[go: up one dir, main page]

DE10214160A1 - Semiconductor arrangement for switching inductive loads such as motor, has Schottky diode that is formed by Schottky contact between source electrode and drift zone of semiconductor surface - Google Patents

Semiconductor arrangement for switching inductive loads such as motor, has Schottky diode that is formed by Schottky contact between source electrode and drift zone of semiconductor surface

Info

Publication number
DE10214160A1
DE10214160A1 DE10214160A DE10214160A DE10214160A1 DE 10214160 A1 DE10214160 A1 DE 10214160A1 DE 10214160 A DE10214160 A DE 10214160A DE 10214160 A DE10214160 A DE 10214160A DE 10214160 A1 DE10214160 A1 DE 10214160A1
Authority
DE
Germany
Prior art keywords
zone
schottky contact
semiconductor
connection
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10214160A
Other languages
German (de)
Other versions
DE10214160B4 (en
Inventor
Franz Hirler
Joachim Krumrey
Walter Rieger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10214160.6A priority Critical patent/DE10214160B4/en
Priority to US10/147,546 priority patent/US6998678B2/en
Publication of DE10214160A1 publication Critical patent/DE10214160A1/en
Application granted granted Critical
Publication of DE10214160B4 publication Critical patent/DE10214160B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/663—Vertical DMOS [VDMOS] FETs having both source contacts and drain contacts on the same surface, i.e. up-drain VDMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft eine Halbleiteranordnung mit einem MOS-Transistor, der eine in einem in vertikaler Richtung eines Halbleiterkörpers (100) verlaufenden Graben angeordnete Gate-Elektrode (40) und eine parallel zu einer Drain-Source-Strecke dieses Transistors geschaltete Schottky-Diode aufweist, wobei zwischen einer Source-Elektrode (60) und dem Halbleiterkörper (100) abwechselnd Bereiche mit Schottky-Kontakt (14) und Bereiche (15) ohne Schottky-Kontakt ausgebildet sind.The invention relates to a semiconductor arrangement with a MOS transistor which has a gate electrode (40) arranged in a trench running in the vertical direction of a semiconductor body (100) and a Schottky diode connected in parallel with a drain-source path of this transistor. areas between Schottky contact (14) and areas (15) without Schottky contact are alternately formed between a source electrode (60) and the semiconductor body (100).

Description

Die vorliegende Erfindung betrifft eine Halbleiteranordnung nach dem Oberbegriff des Patentanspruches 1. Eine derartige Halbleiteranordnung ist in der deutschen Patentanmeldung 101 24 115.1 (Anmeldetag: 17. Mai 2001) beschrieben. The present invention relates to a semiconductor device according to the preamble of claim 1. Such Semiconductor arrangement is in German patent application 101 24 115.1 (Filing date: May 17, 2001).

Eine Halbleiteranordnung mit einem MOS-Transistor und einer parallel zu der Drain-Source-Strecke des MOS-Transistors geschalteten Schottky-Diode ist beispielsweise aus der US 4 811 065 bekannt. Diese bekannte Halbleiteranordnung weist einen DMOS-Transistor mit einer über dem Halbleiterkörper angeordneten Gate-Elektrode auf, wobei sich bei Anlegen einer Ansteuerspannung ein leitender Kanal in lateraler Richtung des Halbleiterkörpers in einem unterhalb der Gate-Elektrode befindlichen Body-Gebiet zwischen einer Source-Zone und einer Drain-Zone ausbildet. In der Drain-Zone fließt der Strom in vertikaler Richtung des Halbleiterkörpers zu einer an der Rückseite von diesem angeordneten Drain-Elektrode. Eine Schottky-Diode wird bei dieser bekannten Halbleiteranordnung durch einen Metall-Halbleiter-Übergang zwischen einer Source- Elektrode der Source-Zone und der Drain-Zone gebildet. A semiconductor device with a MOS transistor and a parallel to the drain-source path of the MOS transistor switched Schottky diode is, for example, from US 4,811,065 known. This known semiconductor arrangement has a DMOS transistor with one over the semiconductor body arranged gate electrode, wherein when a Driving voltage a conductive channel in the lateral direction of the semiconductor body in a below the gate electrode body area located between a source zone and a Drain zone forms. The current flows in in the drain zone vertical direction of the semiconductor body to one at the Rear of this drain electrode arranged. A Schottky diode is used in this known semiconductor device through a metal-semiconductor transition between a source Electrode of the source zone and the drain zone formed.

Derartige, Halbleiteranordnungen finden als Leistungs-Bauelemente zum Schalten von Lasten, insbesondere zum Schalten induktiver Lasten, wie beispielsweise Motoren, Verwendung. Solange der MOS-Transistor in Vorwärtsrichtung betrieben ist, das heißt, solange beispielsweise bei einem n-leitenden MOS- Transistor eine positive Drain-Source-Spannung anliegt, sperrt die Schottky-Diode. Wird der MOS-Transistor in Rückwärtsrichtung, also bei einem n-leitenden MOS-Transistor mit einer negativen Drain-Source-Spannung, betrieben, so leitet die Schottky-Diode und wirkt als Freilaufelement. Eine solche Rückwärtsspannung kann beim Schalten induktiver Lasten mittels des MOS-Transistors durch die in der Last nach dem Sperren des MOS-Transistors induzierte Spannung auftreten. Such, semiconductor devices find as Power components for switching loads, especially for switching inductive loads such as motors. As long as the MOS transistor is operating in the forward direction, that is, as long as, for example, with an n-type MOS Transistor has a positive drain-source voltage, blocks the Schottky diode. If the MOS transistor in Reverse direction, so with an n-type MOS transistor a negative drain-source voltage, operated, so conducts the Schottky diode and acts as a freewheel element. Such Reverse voltage can occur when switching inductive loads by means of the MOS transistor through the in the load after the Locking the MOS transistor induced voltage occur.

Die Schottky-Diode liegt parallel zu einer in dem MOS-Transistor parallel zu dessen Drain-Source-Strecke vorhandenen Body-Diode, die durch den pn-Übergang zwischen dem Body-Gebiet und der Drain-Zone und durch Kurzschließen des Body- Gebietes mit der Source-Zone gebildet ist. Die Flussspannung der Schottky-Diode ist geringer als die Flussspannung der Body-Diode, so dass die Schottky-Diode stets leitet, bevor die Body-Diode in den leitenden Zustand übergeht. Anders als bei der Body-Diode werden in der Schottky-Diode während des leitenden Zustands keine Ladungsträger gespeichert, die zum Sperren der Schottky-Diode wieder abgeführt werden müssen. Der Einsatz der Schottky-Diode als Freilaufelement reduziert gegenüber der Body-Diode als Freilaufelement also die beim Schalten einer induktiven Last auftretenden Schaltverluste, welche insbesondere bei hohen Schaltfrequenzen nicht unerheblich sind. The Schottky diode is parallel to one in the MOS transistor present parallel to its drain-source path Body diode through the pn junction between the Body area and the drain zone and by short-circuiting the body Area is formed with the source zone. The river voltage the Schottky diode is less than the forward voltage of the Body diode so that the Schottky diode always conducts before the Body diode changes to the conductive state. Unlike the body diode are in the Schottky diode during the conductive state no charge carriers stored for Lock the Schottky diode must be removed again. The use of the Schottky diode as a freewheeling element is reduced compared to the body diode as a freewheel element, that of the Switching of an inductive load occurring switching losses, which especially not at high switching frequencies are irrelevant.

Mit der Schottky-Diode ist es daher möglich, die in einem DMOS-Transistor bei dessen Schaltbetrieb auftretenden Speicherladungen als Majoritätsladungsträgerstrom abzuführen, so dass durch diese Speicherladungen bedingte Verlustleistungen vermieden werden können. With the Schottky diode it is therefore possible to use the in one DMOS transistor occurring during its switching operation To discharge storage charges as a majority carrier current, see above that power losses due to these storage charges can be avoided.

Weiterhin ist aus der WO 00/51167 eine Halbleiteranordnung bekannt, bei der eine Schottky-Diode parallel zu einem MOS- Transistor liegt. Der MOS-Transistor ist dabei als Trench- MOSFET mit einer Vielzahl gleichartiger Transistorzellen ausgebildet. Jede der Zellen weist eine in einem Graben eines Halbleiterkörpers ausgebildete Gate-Elektrode auf. Benachbart zu Seitenflächen dieser Gate-Elektroden sind Source-, Body- und Drain-Zonen vorgesehen. Zur Realisierung der Schottky- Diode sind spezielle "Schottky-Zellen" vorhanden, die dadurch ausgebildet sind, dass in bestimmten Halbleiterbereichen zwischen einigen der Gate-Elektroden keine Source- und Body- Zonen vorgesehen sind und sich hier die Drain-Zone von der Rückseite bis an die Vorderseite des Halbleiterkörpers erstreckt, um an der Vorderseite mit einer Metallschicht einen Schottky-Kontakt zu bilden. Furthermore, WO 00/51167 is a semiconductor arrangement known in which a Schottky diode parallel to a MOS Transistor lies. The MOS transistor is a trench MOSFET with a large number of similar transistor cells educated. Each of the cells has one in a trench Semiconductor body formed gate electrode. Adjacent to side surfaces of these gate electrodes are source, body and drain zones are provided. To realize the Schottky Special "Schottky cells" are present due to the diode are formed in certain semiconductor areas no source and body between some of the gate electrodes Zones are provided and here the drain zone from the Back to the front of the semiconductor body extends to one at the front with a metal layer To form Schottky contact.

Eine ähnliche Halbleiteranordnung ist aus der US 6 049 108 bekannt. Auch hier ist eine Parallelschaltung eines MOS- Transistors mit einer Schottky-Diode realisiert, indem der MOS-Transistor als Trench-MOSFET mit einer Vielzahl gleichartig aufgebauter Transistorzellen und die Schottky-Diode als separate "Schottky-Zellen" gestaltet sind, in welchen sich die Drain-Zone zwischen benachbarten Gate-Elektroden bis an die Vorderseite des Halbleiterkörpers erstreckt. A similar semiconductor arrangement is known from US 6 049 108 known. A parallel connection of a MOS Transistor with a Schottky diode realized by the MOS transistor as a trench MOSFET with a variety transistor cells of the same structure and the Schottky diode as separate "Schottky cells" are designed in which the drain zone between adjacent gate electrodes up to extends the front of the semiconductor body.

Da das Vorsehen separater "Schottky-Zellen" im Zellenfeld eines MOS-Transistors zum einen bei dessen Herstellung zusätzliche Verfahrensschritte erfordert, da diese Zellen nicht durch dieselben Prozesse wie die Transistorzellen gebildet werden können, und zum andern die zur Realisierung eines MOS- Transistors mit einer gegebenen Stromfestigkeit erforderliche Fläche erhöht, wird in der bereits eingangs erwähnten Patentanmeldung 101 24 115.1 eine Halbleiteranordnung mit einem MOS-Transistor und einer parallel zu dem MOS-Transistor liegenden Schottky-Diode vorgeschlagen, welche platzsparend und auf einfache Weise realisierbar ist. Die Halbleiteranordnung gemäß der Patentanmeldung 101 24 115.1 weist einen Halbleiterkörper mit einer ersten Anschlusszone eines ersten Leitungstyps, einer zweiten Anschlusszone des ersten Leitungstyps und einer zwischen der ersten Anschlusszone und der zweiten Anschlusszone ausgebildeten Body-Zone eines zweiten Leitungstyps auf, wobei die erste Anschlusszone, die Body- Zone und die zweite Anschlusszone wenigstens abschnittsweise in vertikaler Richtung des Halbleiterkörpers übereinander angeordnet sind. Eine Steuerelektrode ist isoliert gegenüber dem Halbleiterkörper in einem Graben ausgebildet, der sich in vertikaler Richtung des Halbleiterkörpers von der zweiten Anschlusszone durch die Body-Zone bis in die erste Anschlusszone erstreckt. Die zweite Anschlusszone und die Body-Zone sind durch eine Anschlusselektrode kontaktiert, die gegenüber der Steuerelektrode isoliert ist. Weiterhin ist bei dieser Halbleiteranordnung ein Schottky-Kontakt zwischen der Anschlusselektrode und der ersten Anschlusszone gebildet, wobei dieser Schottky-Kontakt in platzsparender Weise benachbart zu der Body-Zone bzw. benachbart zu der Kontaktfläche zwischen der Anschlusselektrode und der Body-Zone ausgebildet ist. Since the provision of separate "Schottky cells" in the cell field of a MOS transistor on the one hand in its manufacture additional process steps are required since these cells are not formed by the same processes as the transistor cells and on the other hand to implement a MOS Transistor required with a given current strength Area increased, is mentioned in the above Patent application 101 24 115.1 a semiconductor device with a MOS transistor and one in parallel to the MOS transistor proposed Schottky diode, which saves space and is easy to implement. The semiconductor device according to patent application 101 24 115.1 has one Semiconductor body with a first connection zone of a first Line type, a second connection zone of the first Line type and one between the first connection zone and the second connection zone trained body zone of a second Line type, with the first connection zone, the body Zone and the second connection zone at least in sections one above the other in the vertical direction of the semiconductor body are arranged. A control electrode is insulated from it formed the semiconductor body in a trench, which is in vertical direction of the semiconductor body from the second Connection zone through the body zone to the first Connection zone extends. The second connection zone and the body zone are contacted by a connecting electrode opposite the Control electrode is insulated. Furthermore, this one A Schottky contact between the semiconductor device Connection electrode and the first connection zone formed, this Schottky contact in a space-saving manner adjacent to the Body zone or adjacent to the contact area between the Connection electrode and the body zone is formed.

Die erste Anschlusszone, die bei einem n-leitenden MOS-Transistor n-dotiert ist, bildet zum einen die Drain-Zone des MOS-Transistors und zum anderen die Anode der durch die erste Anschlusszone und die die Source-Elektrode darstellende Anschlusselektrode gebildeten Schottky-Diode. Die zweite Anschlusszone stellt die Source-Zone des MOS-Transistors dar, und die Steuerelektrode bildet die Gate-Elektrode des MOS- Transistors. Die Source-Zone und die Body-Zone sind durch die Source-Elektrode kurzgeschlossen, um in bekannter Weise einen parasitären Bipolartransistor unwirksam zu machen, der durch die Drain-Zone, die Body-Zone und die Source-Zone gebildet ist und der sonst die maximale Sperrspannung des Transistors reduzieren würde. The first connection zone for an n-type MOS transistor is n-doped, on the one hand forms the drain zone of the MOS transistor and the other the anode through the first Connection zone and the one representing the source electrode Connection electrode formed Schottky diode. The second Connection zone represents the source zone of the MOS transistor, and the control electrode forms the gate electrode of the MOS Transistor. The source zone and the body zone are through the Source electrode shorted to a in a known manner to render parasitic bipolar transistor ineffective by the drain zone, the body zone and the source zone are formed and is otherwise the maximum reverse voltage of the transistor would reduce.

Problematisch an Schottky-Dioden ist ein hoher Leckstrom, der in der Nähe der Durchbruchspannung der Schottky-Dioden durch Avalanche-Multiplikation der Ladungsträger drastisch verstärkt wird. Bei der in der Patentanmeldung 101 24 115.1 beschriebenen Halbleiteranordnung kann sich ein solcher hoher Leckstrom bei verschiedenen Anwendungen, beispielsweise in einem Gleichstrom/Gleichstrom-Konverter als nachteilhaft erweisen. A problem with Schottky diodes is a high leakage current near the breakdown voltage of the Schottky diodes Avalanche multiplication of the charge carriers drastically is reinforced. When in the patent application 101 24 115.1 described semiconductor device can be such a high Leakage current in various applications, for example in a DC / DC converter as disadvantageous prove.

Aufgabe der vorliegenden Erfindung ist es daher, eine Halbleiteranordnung mit einem MOS-Transistor und einem zu dem MOS-Transistor parallelen Schottky-Kontakt zur Verfügung zu stellen, welche platzsparend und einfach realisierbar ist und bei der hohe Leckströme des Schottky-Kontaktes vermieden sind. The object of the present invention is therefore a Semiconductor arrangement with a MOS transistor and one to the MOS transistor parallel Schottky contact available too ask which is space-saving and easy to implement and avoided at the high leakage currents of the Schottky contact are.

Diese Aufgabe wird bei einer Halbleiteranordnung der eingangs genannten Art erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruches 1 angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen. This task is the beginning of a semiconductor device mentioned type according to the invention by the in the characterizing Part of claim 1 specified features solved. Advantageous developments of the invention result from the Dependent claims.

Bei der erfindungsgemäßen Halbleiteranordnung ist also wie bei der Halbleiteranordnung der Patentanmeldung 101 24 115.1 eine durch den Schottky-Kontakt gebildete Schottky-Diode in eine Trench-MOSFET-Zelle integriert, wobei sich aber im Unterschied zu der Halbleiteranordnung der Patentanmeldung 101 24 115.1 bei der erfindungsgemäßen Halbleiteranordnung Bereiche ohne Schottky-Kontakt und Bereiche mit Schottky- Kontakt einander abwechseln. Dabei haben die Bereiche mit Schottky-Kontakt eine höhere Durchbruchspannung als die Bereiche ohne Schottky-Kontakt. Durch diese "abwechselnde" Anordnung von Bereichen mit Schottky-Kontakt und Bereichen ohne Schottky-Kontakt wird die Avalanche-Multiplikation des Leckstromes der Schottky-Dioden nicht wirksam. Weiterhin wird das elektrische Feld am Schottky-Kontakt begrenzt und eine Degradation durch Avalanche-Multiplikation der Ladungsträger verhindert. Eine Anhebung des Leckstromes kann also vermieden werden. In the semiconductor arrangement according to the invention is therefore how in the semiconductor arrangement of patent application 101 24 115.1 a Schottky diode formed by the Schottky contact in a trench MOSFET cell integrated, but in the Difference to the semiconductor arrangement of the patent application 101 24 115.1 in the semiconductor arrangement according to the invention Areas without Schottky contact and areas with Schottky Alternate contact each other. The areas have with Schottky contact has a higher breakdown voltage than that Areas without Schottky contact. Through this "alternating" Arrangement of areas with Schottky contact and areas without Schottky-Kontakt will multiply the Avalanche Leakage current from the Schottky diodes not effective. Furthermore, that will electric field at Schottky contact limited and one Degradation through avalanche multiplication of the charge carriers prevented. An increase in the leakage current can thus be avoided become.

Wie bei der Halbleiteranordnung gemäß der Patentanmeldung 101 24 115.1 wird für den Schottky-Kontakt keine zusätzliche Fläche benötigt, und auf eine Maskierung des Body-Gebietes und der Source-Zone kann verzichtet werden, da die einzelnen Zellen, von der Gestaltung als Gebiete mit Schottky-Kontakt und als Gebiete ohne Schottky-Kontakt abgesehen, in sich gleich aufgebaut sind. As with the semiconductor device according to the patent application 101 24 115.1 is not an additional one for the Schottky contact Area needed, and a masking of the body area and the source zone can be omitted because the individual Cells, from the design as areas with Schottky contact and as areas without Schottky contact, in itself are constructed in the same way.

Wie bei der Halbleiteranordnung gemäß der Patentanmeldung 101 24 115.1 ermöglicht die Unterbringung der Steuerelektrode in einem sich in vertikaler Richtung des Halbleiterkörpers erstreckenden Graben eine besonders platzsparende Realisierung des Bauelementes mit dem MOS-Transistor und dem Schottky-Kontakt (im Folgenden auch als Schottky-Diode bezeichnet). Bei Anlegen einer Ansteuerspannung zwischen der im Graben vorgesehen Gate-Elektrode und der Source-Zone bzw. der die Source-Zone kontaktierenden Source-Elektrode bildet sich in der Body-Zone entlang der Gate-Elektrode ein leitender Kanal in vertikaler Richtung des Halbleiterkörpers zwischen der Source-Zone und der Drain-Zone aus. Die erfindungsgemäße Halbleiteranordnung ist vorzugsweise zellenartig oder streifenartig aufgebaut und weist somit eine Vielzahl im Wesentlichen gleichartiger Strukturen mit jeweils einer Gate- Elektrode und benachbart zu der Gate-Elektrode gebildeten Abfolgen aus einer Source-Zone, einer Body-Zone und einer Drain-Zone auf. Unter "im Wesentlichen gleichartig" soll verstanden werden, dass diese Strukturen abgesehen von den Bereichen mit Schottky-Kontakt und den Bereichen ohne Schottky- Kontakt in gleicher Weise aufgebaut sind. Jede dieser Zellen hat dabei benachbart zu der Body-Zone zwischen der Source- Elektrode und der Drain-Zone einen Bereich mit einem Schottky-Kontakt bzw. einen Bereich ohne Schottky-Kontakt. As with the semiconductor device according to the patent application 101 24 115.1 enables the control electrode to be accommodated in a vertical direction of the semiconductor body extending trench a particularly space-saving Realization of the component with the MOS transistor and Schottky contact (hereinafter also referred to as Schottky diode). When a control voltage is applied between that in the trench provided gate electrode and the source zone or the Source zone contacting source electrode forms in a conductive channel in the body zone along the gate electrode in the vertical direction of the semiconductor body between the Source zone and the drain zone. The invention The semiconductor arrangement is preferably cell-like or constructed like a strip and thus has a large number of Structures of essentially the same type, each with a gate Electrode and formed adjacent to the gate electrode Sequences from a source zone, a body zone and one Drain zone on. Under "essentially similar" should be understood that these structures apart from the Areas with Schottky contact and areas without Schottky Contact are constructed in the same way. Each of these cells has adjacent to the body zone between the source An electrode and the drain zone with an area Schottky contact or an area without Schottky contact.

Alle Zellen sind somit bei der erfindungsgemäßen Halbleiteranordnung im Wesentlichen gleich aufgebaut und können weitgehend durch dieselben Verfahrensschritte hergestellt werden. Zudem verteilt sich der Strom durch die aus der Vielzahl der Schottky-Kontakte gebildeten Schottky-Diode gleichmäßiger auf die Halbleiteranordnung als bei herkömmlichen Halbleiteranordnungen, bei denen nur vereinzelt Schottky- Kontakte bzw. Dioden in dem Zellenfeld des MOS-Transistors vorgesehen sind. All cells are thus in the invention Semiconductor arrangement constructed essentially the same and can largely made by the same process steps become. In addition, the electricity is distributed through the Variety of Schottky contacts formed Schottky diode more evenly on the semiconductor arrangement than in conventional ones Semiconductor arrangements in which only a few Schottky Contacts or diodes in the cell field of the MOS transistor are provided.

Wie bereits oben erwähnt wurde, haben die Bereiche mit Schottky-Kontakt eine höhere Durchbruchspannung als die Bereiche ohne Schottky-Kontakt. Weiterhin ist in den an Bereiche ohne Schottky-Kontakt angrenzenden Gebieten der ersten Anschlusszone ein höher dotiertes Gebiet des gleichen Leitungstyps wie die Body-Zone vorgesehen. Dieses höher dotierte Gebiet kann dabei auch als Kontakt für die Body-Zone dienen. As already mentioned above, the areas have with Schottky contact has a higher breakdown voltage than that Areas without Schottky contact. Furthermore, in the Areas without Schottky contact adjacent areas of the first Connection zone a higher doped area of the same Line type as the body zone provided. This higher endowed Area can also serve as a contact for the body zone.

Bei einer Ausführungsform der erfindungsgemäßen Halbleiteranordnung ist vorgesehen, dass sich die erste Anschlusszone, also vorzugsweise die Drain-Zone, abschnittsweise bis an die Vorderseite des Halbleiterkörpers erstreckt, wobei in Bereichen mit Schottky-Kontakt dieser an der Vorderseite des Halbleiterkörpers zwischen der Source-Elektrode und der Drain- Zone neben dem Kontakt zwischen der Source-Elektrode und der Body-Zone bzw. dem Kontakt zwischen der Source-Elektrode und der Source-Zone gebildet ist. In one embodiment of the invention It is provided that the first connection zone, So preferably the drain zone, in sections up to Extends front of the semiconductor body, wherein in Areas with Schottky contact this on the front of the Semiconductor body between the source electrode and the drain Zone next to the contact between the source electrode and the Body zone or the contact between the source electrode and the source zone is formed.

Bei einer weiteren Ausführungsform der erfindungsgemäßen Halbleiteranordnung ist vorgesehen, dass die Source-Elektrode abschnittsweise in einem in vertikaler Richtung des Halbleiterkörpers verlaufenden zweiten Graben ausgebildet ist, wobei in Bereichen mit Schottky-Kontakt dieser in dem zweiten Graben zwischen der Source-Elektrode und der Drain-Zone angeordnet ist. Bei dieser Ausführungsform, bei welcher durch die zweiten Gräben Mesas gebildet sind, in denen sich die ersten Gräben, die Body-Zonen und die zweiten Anschlusszonen befinden, sind in Bereichen mit Schottky-Kontakt die Mesas vorzugsweise schmaler als in Bereichen ohne Schottky-Kontakt. Die Body-Zone und die Source-Zone sind in üblicher Weise an Seitenwänden des zweiten Grabens angeschlossen und durch die Source-Elektrode kontaktiert und kurzgeschlossen. Zur Verbesserung des beispielsweise p-Anschlusses der Body-Zone kann in die Seitenwände dieses Grabens eine p+-Implantation vorgenommen werden. In a further embodiment of the semiconductor arrangement according to the invention, it is provided that the source electrode is formed in sections in a second trench running in the vertical direction of the semiconductor body, wherein in regions with Schottky contact the latter in the second trench between the source electrode and the drain Zone is arranged. In this embodiment, in which mesas are formed by the second trenches, in which the first trenches, the body zones and the second connection zones are located, the mesas are preferably narrower in areas with Schottky contact than in areas without Schottky contact. The body zone and the source zone are connected in a conventional manner to side walls of the second trench and contacted and short-circuited by the source electrode. To improve the p-connection of the body zone, for example, a p + implantation can be carried out in the side walls of this trench.

Der Halbleiterkörper besteht beispielsweise aus Silizium; er kann aber auch aus einem anderen Halbleitermaterial aufgebaut sein, wie beispielsweise Siliziumcarbid, AIIIBV usw. The semiconductor body consists, for example, of silicon; he but can also be constructed from a different semiconductor material such as silicon carbide, AIIIBV, etc.

Die Dotierung der Drain-Zone im Anschluss an die Source- Elektrode zur Bildung des Schottky-Kontaktes beträgt vorzugsweise weniger als ein 1 × 1017 Ladungsträger cm-3. Die Schottky-Barrierenspannung in den Bereichen mit Schottky-Kontakt kann beispielsweise durch Ionenimplantation eingestellt werden. The doping of the drain zone following the source electrode to form the Schottky contact is preferably less than a 1 × 10 17 charge carrier cm -3 . The Schottky barrier voltage in the areas with Schottky contact can be set, for example, by ion implantation.

Als Metall der Source-Elektrode zur Bildung des Schottky- Kontakts eignen sich insbesondere Aluminium, Wolfram-, Tantal-, Titan-, Platin- oder Kobalt-Silizid. Die Source-Elektrode kann dabei vollständig aus den genannten Materialien bestehen oder auch mehrschichtig mit einer dünnen Schicht dieses Materials im Bereich des Schottky-Kontakts und einer darüber liegenden dickeren Schicht aus Aluminium oder einem hochdotierten, beispielsweise n-leitendem polykristallinem Silizium ausgebildet sein. Generell ist der erste Leitungstyp vorzugsweise n-leitend. Er kann aber auch p-leitend sein. As the metal of the source electrode to form the Schottky Contacts are particularly suitable for aluminum, tungsten, Tantalum, titanium, platinum or cobalt silicide. The Source electrode can be made entirely of the materials mentioned exist or even multi-layered with a thin layer of this material in the area of Schottky contact and one overlying thicker layer of aluminum or a highly doped, for example n-type polycrystalline Silicon be formed. Generally, the first type of line preferably n-type. However, it can also be p-conducting.

Eine zweite Anschlusselektrode, also insbesondere eine Drain- Elektrode, ist vorzugsweise auf der der ersten Anschlusselektrode gegenüberliegenden Seite des Halbleiterkörpers vorgesehen. Es ist aber auch möglich, diese zweite Anschlusselektrode auf der gleichen Seite des Halbleiterkörpers wie die erste Anschlusselektrode unterzubringen (Drain-Up-Konstruktion). A second connection electrode, in particular a drain Electrode, is preferably on that of the first Connection electrode opposite side of the semiconductor body intended. But it is also possible to use this second one Connection electrode on the same side of the semiconductor body as to accommodate the first connection electrode (Drain-up structure).

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen: The invention will be described in more detail below with reference to the drawings explained. Show it:

Fig. 1a und 1b jeweils einen Querschnitt durch einen Halbleiterkörper mit einer erfindungsgemäßen Halbleiteranordnung gemäß einem ersten Ausführungsbeispiel der Erfindung, Fig. 1a and 1b each show a cross section through a semiconductor body with an inventive semiconductor device according to a first embodiment of the invention,

Fig. 2 einen Querschnitt durch den Halbleiterkörper des Ausführungsbeispiels der Fig. 1 in Draufsicht mit einer ersten Ausführungsform (Fig. 2a), einer zweiten Ausführungsform (Fig. 2b) und einer dritten Ausführungsform (Fig. 2c) für die Gestaltung der Gate-Elektroden, Fig. 2 shows a cross section through the semiconductor body of the embodiment of Fig. 1 in plan view with a first embodiment ( Fig. 2a), a second embodiment ( Fig. 2b) and a third embodiment ( Fig. 2c) for the design of the gate electrodes .

Fig. 3a und 3b einen Querschnitt durch einen Halbleiterkörper der erfindungsgemäßen Halbleiteranordnung gemäß einem zweiten Ausführungsbeispiel, das im Unterschied zum ersten Ausführungsbeispiel mit einem planaren Kontakt einen Grabenkontakt aufweist, FIGS. 3a and 3b shows a cross section through a semiconductor body of the semiconductor device according to a second embodiment, which, in contrast to the first embodiment with a planar contact has a grave contact,

Fig. 4 einen Querschnitt durch den Halbleiterkörper gemäß Fig. 3b in Draufsicht, Fig. 4 shows a cross section through the semiconductor body shown in Fig. 3b in top view,

Fig. 5a und 5b einen Querschnitt durch einen Halbleiterkörper der erfindungsgemäßen Halbleiteranordnung gemäß einem dritten Ausführungsbeispiel mit einem Feldplattentrench mit Grabenkontakt, FIGS. 5a and 5b a cross section through a semiconductor body of the semiconductor device according to a third embodiment with a field plate trench with grave contact,

Fig. 6a und 6b jeweils einen Querschnitt durch einen Halbleiterkörper der erfindungsgemäßen Halbleiteranordnung gemäß einem vierten Ausführungsbeispiel mit einem Feldplattentrench mit Grabenkontakt, wobei "Mesas" in Bereichen mit Schottky-Kontakt schmaler sind als in Bereichen ohne Schottky-Kontakt, Figs. 6a and 6b are a cross section through a semiconductor body of the semiconductor device according to the invention according to a fourth embodiment with a field plate trench with grave contact, "mesas" are narrower in regions of Schottky contact than in areas without a Schottky contact,

Fig. 7 einen Querschnitt durch einen Halbleiterkörper der erfindungsgemäßen Halbleiteranordnung gemäß einem fünften Ausführungsbeispiel, bei dem die Drain-Elektrode auf der gleichen Oberseite des Halbleiterkörpers wie die Source-Elektrode vorgesehen ist, und Fig. 7 shows a cross section through a semiconductor body of the semiconductor device according to a fifth embodiment in which the drain electrode as the source electrode is provided on the same face of the semiconductor body, and

Fig. 8 ein elektrisches Ersatzschaltbild der erfindungsgemäßen Halbleiteranordnung. Fig. 8 is an electrical equivalent circuit diagram of the semiconductor device according to the invention.

In den Fig. 1, 3, 5 und 6 geben die Figurenteile (a) Bereiche ohne Schottky-Kontakt und die Figurenteile (b) Bereiche mit Schottky-Kontakt wieder. In Figs. 1, 3, 5 and 6 the figure, parts (a) areas without Schottky contact and the figure, parts (b) areas with Schottky contact them again.

In den Figuren sind einander entsprechende Bauteile jeweils mit den gleichen Bezugszeichen versehen. Corresponding components are in each case in the figures provided with the same reference numerals.

Die Bereiche ohne Schottky-Kontakt, die in den Fig. 1a, 3a, 5a und 6a dargestellt sind, und die Bereiche mit Schottky- Kontakt, die in den Fig. 1b, 3b, 5b und 6b gezeigt sind, können nebeneinander und/oder hintereinander angeordnet werden. Die Fig. 1a und 1b zeigen jeweils einen Querschnitt durch ein erstes Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung, wobei Fig. 1a einen Bereich ohne Schottky- Kontakt und Fig. 1b einen Bereich mit Schottky-Kontakt darstellt. Durch dieses Ausführungsbeispiel ist ein n-leitender MOS-Transistor mit einer parallel zu der Drain (D)-, Source (S)-Strecke D-S des MOS-Transistors geschalteten Schottky- Diode realisiert. Der MOS-Transistor weist dabei eine Vielzahl gleichartig aufgebauter Transistorzellen auf, die gemeinsam verschaltet sind, wobei in den Fig. 1a und 1b zwei derartige Transistorzellen, nämlich eine Zelle ohne Schottky- Kontakt (Fig. 1a) und eine Zelle mit Schottky-Kontakt (Fig. 1b) dargestellt sind. The areas without Schottky contact, which are shown in FIGS . 1a, 3a, 5a and 6a, and the areas with Schottky contact, which are shown in FIGS . 1b, 3b, 5b and 6b, can be adjacent and / or be arranged one behind the other. FIGS. 1a and 1b each show a cross section through a first exemplary embodiment of the semiconductor arrangement according to the invention, FIG. 1a showing an area without Schottky contact and FIG. 1b showing an area with Schottky contact. This exemplary embodiment realizes an n-conducting MOS transistor with a Schottky diode connected in parallel with the drain (D) and source (S) path DS of the MOS transistor. The MOS transistor has a large number of transistor cells of the same construction, which are connected together, in FIGS. 1a and 1b two such transistor cells, namely a cell without Schottky contact ( FIG. 1a) and a cell with Schottky contact ( Fig. 1b) are shown.

Die erfindungsgemäße Halbleiteranordnung hat einen Halbleiterkörper 100 mit einer stark n-dotierten Zone 10, beispielsweise einem Siliziumsubstrat, und einer auf der stark n- dotierten Zone 10 aufgebrachten schwächer n-dotierten Zone 12, beispielsweise einer epitaktischen Schicht. In der schwächer n-dotierten Zone 12 sind von einer Vorderseite 101 des Halbleiterkörpers 100 her p-dotierte Zonen 20 eingebracht, in welchen wiederum stark n-dotierte Zonen 30 ausgebildet sind, wobei die p-dotierte Zone 20 die stark n-dotierte Zone 30 und die schwächer n-dotierte Zone 12 voneinander trennt. The semiconductor arrangement according to the invention has a semiconductor body 100 with a heavily n-doped zone 10 , for example a silicon substrate, and a weaker n-doped zone 12 , for example an epitaxial layer, applied to the heavily n-doped zone 10 . In the weaker n-doped zone 12 , p-doped zones 20 are introduced from a front side 101 of the semiconductor body 100 , in which again heavily n-doped zones 30 are formed, the p-doped zone 20 being the heavily n-doped zone 30 and separates the weaker n-doped zone 12 from one another.

Die stark n-dotierte Zone 10 und die schwächer n-dotierte Zone 12 bilden die Drain-Zone des MOS-Transistors, die an einer Rückseite 102 des Halbleiterkörpers 100 durch eine Metallisierung 70, die den Drain-Anschluss D bildet, kontaktiert ist. Die p-dotierte Zone 20 bildet die Body-Zone und die stark n-dotierte Zone 30 bildet die Source-Zone des MOS- Transistors. The heavily n-doped zone 10 and the weakly n-doped zone 12 form the drain zone of the MOS transistor, which is contacted on a rear side 102 of the semiconductor body 100 by a metallization 70 , which forms the drain connection D. The p-doped zone 20 forms the body zone and the heavily n-doped zone 30 forms the source zone of the MOS transistor.

Ausgehend von der Vorderseite 101 erstrecken sich Gräben (Trenches) 17 in vertikaler Richtung des Halbleiterkörpers 100 durch die Source-Zone 30 und die Body-Zone 20 bis in die schwächer n-dotierte Zone 12, die als Drift-Zone des MOS- Transistors wirkt. In den Gräben 17 sind Gate-Elektroden 40 ausgebildet, die sich ebenfalls in vertikaler Richtung 12 erstrecken, wobei die Gate-Elektroden 40 durch Isolationsschichten 52 gegenüber der Source-Zone 30, der Drift-Zone 12 und der Body-Zone 20 isoliert sind. Für diese Isolationsschichten 52 kann beispielsweise Siliziumdioxid und/oder Siliziumnitrid verwendet werden. Die Drift-Zone 12, die Body- Zone 20 und die Source-Zone 30 sind beiderseits der Gräben in vertikaler Richtung des Halbleiterkörpers 100 übereinander angeordnet. Starting from the front 101 , trenches 17 extend in the vertical direction of the semiconductor body 100 through the source zone 30 and the body zone 20 into the weaker n-doped zone 12 , which acts as the drift zone of the MOS transistor , Gate electrodes 40 are formed in the trenches 17 and also extend in the vertical direction 12 , the gate electrodes 40 being insulated from the source zone 30 , the drift zone 12 and the body zone 20 by insulation layers 52 . For example, silicon dioxide and / or silicon nitride can be used for these insulation layers 52 . The drift zone 12 , the body zone 20 and the source zone 30 are arranged one above the other on both sides of the trenches in the vertical direction of the semiconductor body 100 .

Die Source-Zone 20 ist durch eine Source-Elektrode 60 kontaktiert, wobei diese Source-Elektrode 60 neben der Source-Zone 30 auch im Bereich der Vorderseite 101 des Halbleiterkörpers 100 freiliegende Bereiche der Body-Zone 20 kontaktiert. Die Source-Elektrode 60 schließt die Source-Zone 30 und die Body- Zone 20 kurz, wodurch ein durch die Abfolge der n-dotierten Driftzone 12, der p-dotierten Body-Zone 20 und der n-dotierten Source-Zone 30 gebildeter parasitärer Bipolartransistor wirkungslos wird. Die Gate-Elektrode 40 ist mittels einer Isolationsschicht 50, die oberhalb der Gate-Elektrode 40 an der Vorderseite 101 des Halbleiterkörpers 100 ausgebildet ist, von der Source-Elektrode 60 isoliert. Für diese Isolationsschicht 50 kann wiederum Siliziumdioxid und/oder Siliziumnitrid eingesetzt werden. Die Gate-Elektrode 40 selbst kann beispielsweise aus polykristallinem Silizium bestehen. The source zone 20 is contacted by a source electrode 60 , this source electrode 60 making contact not only with the source zone 30 but also with exposed areas of the body zone 20 in the region of the front side 101 of the semiconductor body 100 . The source electrode 60 short-circuits the source zone 30 and the body zone 20 , as a result of which a parasitic formed by the sequence of the n-doped drift zone 12 , the p-doped body zone 20 and the n-doped source zone 30 Bipolar transistor becomes ineffective. The gate electrode 40 is isolated from the source electrode 60 by means of an insulation layer 50, which is formed above the gate electrode 40 on the front side 101 of the semiconductor body 100 . Silicon dioxide and / or silicon nitride can in turn be used for this insulation layer 50 . The gate electrode 40 itself can consist of polycrystalline silicon, for example.

Die Source-Zone 30 ist also in die Body-Zone 20 eingebettet, und die Unterkante der Source-Zone 30 liegt tiefer als die obere Kante der Gate-Elektrode 40. The source zone 30 is therefore embedded in the body zone 20 , and the lower edge of the source zone 30 lies lower than the upper edge of the gate electrode 40 .

Die Source-Elektrode 60 kontaktiert einerseits p+-leitende Gebiete 15 (vgl. Fig. 1a) und andererseits benachbart zu der Body-Zone 20 in einem Bereich 14 auf der Vorderseite 101 des Halbleiterkörpers 100 freiliegende Bereiche der Drift-Zone 12, die einen Teil der Drain-Zone bildet, wobei die Source- Elektrode 60 und die Drift-Zone 12 in diesem Bereich 14 an der Vorderseite 101 des Halbleiterkörpers 100 einen Schottky- Kontakt herstellen (vgl. Fig. 16). Die p+-leitenden Gebiete 15 erfüllen zwei Aufgaben: sie stellen einen ohmschen Kontakt zur Body-Zone 20 her; ferner kann über ihre Tiefe die Durchbruchspannung eingestellt werden. Damit kann auch die Durchbruchspannung in den Bereichen ohne Schottky-Diode reduziert werden, so dass erfindungsgemäß das maximale elektrische Feld an der Schottky-Diode begrenzt werden kann. Die Drift-Zone 12 kann in dem Bereich 14 gegebenenfalls geringer als in den übrigen Bereichen dotiert sein. Für einen Schottky-Kontakt muss nämlich die Dotierung an der Oberfläche in Silizium kleiner als 1 × 1017 Ladungsträger cm-3 sein. Das heißt, im Bereich 14 liegt die Dotierungskonzentration des Halbleiterkörpers unterhalb von diesem Wert. The source electrode 60 contacts p + -conducting regions 15 on the one hand (see FIG. 1 a) and on the other hand, adjacent to the body zone 20 in an area 14 on the front side 101 of the semiconductor body 100, exposed areas of the drift zone 12 , which are one Forms part of the drain zone, the source electrode 60 and the drift zone 12 producing a Schottky contact in this area 14 on the front side 101 of the semiconductor body 100 (cf. FIG. 16). The p + -conducting regions 15 fulfill two tasks: they make an ohmic contact to the body zone 20 ; the breakdown voltage can also be set via its depth. The breakdown voltage in the regions without a Schottky diode can thus also be reduced, so that, according to the invention, the maximum electric field at the Schottky diode can be limited. The drift zone 12 may be less doped in the area 14 than in the other areas. For a Schottky contact, the doping on the surface in silicon must be less than 1 × 10 17 charge carriers cm -3 . This means that in region 14 the doping concentration of the semiconductor body is below this value.

Die an die Oberseite 101 angrenzende Dotierung des Halbleiterkörpers 100 kann im Bereich 14 auch von der Dotierung der sonstigen epitaktischen Schicht abweichen. The doping of the semiconductor body 100 adjacent to the upper side 101 can also differ in the region 14 from the doping of the other epitaxial layer.

Die Source-Elektrode 60 besteht im Bereich 14 des Schottky- Kontakts aus einem Metall, beispielsweise Aluminium, oder aus einem Silizid, wie beispielsweise Wolfram-Silizid, Tantal- Silizid, Platin-Silizid, Kobalt-Silizid oder Titan-Silizid. Die Source-Elektrode 60 kann dabei vollständig aus diesem Material gebildet sein; sie kann aber auch schichtweise aufgebaut werden, wobei die Source-Elektrode 60 dann im Bereich 14 des Schottky-Kontakts eines der genannten Materialien aufweist, über das dann beispielsweise eine Aluminiumschicht oder eine hochdotierte Schicht aus n-leitendem polykristallinem Silizium aufgebracht sein kann. In the region 14 of the Schottky contact, the source electrode 60 consists of a metal, for example aluminum, or of a silicide, such as, for example, tungsten silicide, tantalum silicide, platinum silicide, cobalt silicide or titanium silicide. The source electrode 60 can be formed entirely from this material; however, it can also be built up in layers, the source electrode 60 then having one of the materials mentioned in the region 14 of the Schottky contact, via which an aluminum layer or a highly doped layer of n-conducting polycrystalline silicon can then be applied.

Bei Anlegen einer Ansteuerspannung zwischen der Gate-Elektrode 40 (G) und der Source-Elektrode 60 (S) bildet sich entlang des Grabens in der Body-Zone 20 ein in vertikaler Richtung zwischen der Source-Zone 30 und der Drift-Zone 12 verlaufender leitender Kanal aus, der einen Stromfluss ermöglicht, wenn eine Spannung zwischen der Drain-Elektrode 70 (D) und der Source-Elektrode 60 (S) vorhanden ist. Liegt eine positive Drain-Source-Spannung vor, welche unterhalb der Durchbruchspannung des Schottky-Kontakts im Bereich 14 ist, so sperrt der Schottky-Kontakt. Ein Stromfluss ist dann zischen der Drain-Zone und der Source-Zone 60 nur über einen in den Figuren gestrichelt eingezeichneten leitenden Kanal in der Body-Zone 20 möglich. When a drive voltage is applied between the gate electrode 40 (G) and the source electrode 60 (S), a line runs along the trench in the body zone 20 in a vertical direction between the source zone 30 and the drift zone 12 conductive channel that allows current to flow when there is a voltage between drain 70 (D) and source 60 (S). If there is a positive drain-source voltage which is below the breakdown voltage of the Schottky contact in region 14 , the Schottky contact blocks. A current flow between the drain zone and the source zone 60 is then only possible via a conductive channel in the body zone 20 shown in dashed lines in the figures.

Bei Anlegen einer negativen Drain-Source-Spannung leitet der Schottky-Kontakt im Bereich 14 und ermöglicht einen Stromfluss zwischen der Source-Elektrode 60 und der Drain- Elektrode 70 unter Umgehung der Struktur mit der Body-Zone 20, der Source-Zone 30 und der Gate-Elektrode 40. When a negative drain-source voltage is applied, the Schottky contact conducts in the region 14 and enables a current to flow between the source electrode 60 and the drain electrode 70 , bypassing the structure with the body zone 20 , the source zone 30 and the gate electrode 40 .

Durch den pn-Übergang zwischen der Body-Zone 20 und dem p+- leitenden Gebiet 15 einerseits und der Drift-Zone 12 andererseits ist zwischen der Source-Elektrode 60 und der Drain- Elektrode 70 eine sogenannte Body-Diode vorhanden, deren Schaltsymbol wie dasjenige der Schottky-Diode in den Figuren eingezeichnet ist. Die Flussspannung dieser durch den pn- Übergang gebildeten Diode ist größer als die Flussspannung der Schottky-Diode, so dass bei Anlegen einer negativen Drain-Source-Spannung diese Body-Diode nicht oder erst bei hohen Strömen leitend wird. Das heißt, diese Body-Diode bleibt im Wesentlichen wirkungslos. Jedenfalls ist die Injektion von Minoritätsladungsträgern zumindest stark reduziert. Due to the pn junction between the body zone 20 and the p + -conducting region 15 on the one hand and the drift zone 12 on the other hand, a so-called body diode is present between the source electrode 60 and the drain electrode 70, the circuit symbol of which that of the Schottky diode is shown in the figures. The forward voltage of this diode formed by the pn junction is greater than the forward voltage of the Schottky diode, so that when a negative drain-source voltage is applied, this body diode does not become conductive, or only at high currents. This means that this body diode remains essentially ineffective. In any case, the injection of minority charge carriers is at least greatly reduced.

Die Zellen der erfindungsgemäßen Halbleiteranordnung sind also im Wesentlichen gleichartig aufgebaut, wobei den Transistorzellen bzw. -bereichen in einem bestimmten Verhältnis (beispielsweise 1 : 1) ein Schottky-Kontakt bzw. das p+ -leitende Gebiet 15 zugeordnet ist. Dies führt im Falle eines Leitens der durch die einzelnen Schottky-Kontakte in den Bereichen 14 gebildeten Schottky-Dioden zu einer gleichmäßigeren Stromverteilung über die Halbleiteranordnung. Außerdem sind alle Zellen der Halbleiteranordnung grundsätzlich durch dieselben Verfahrensschritte herstellbar. The cells of the semiconductor arrangement according to the invention are thus constructed essentially in the same way, with the transistor cells or regions being assigned a Schottky contact or the p + -conducting region 15 in a specific ratio (for example 1: 1). If the Schottky diodes formed by the individual Schottky contacts in the regions 14 are conducted , this leads to a more uniform current distribution over the semiconductor arrangement. In addition, all cells of the semiconductor arrangement can basically be produced by the same method steps.

Fig. 8 zeigt das elektrische Ersatzschaltbild der erfindungsgemäßen Halbleiteranordnung. Ein MOS-Transistor T weist eine parallel zur Drain-Source-Strecke DS geschaltete Schottky- Diode DS auf, die durch den Schottky-Kontakt im Bereich 14 zwischen der Source-Elektrode 60 und der Drift-Zone 12 gebildet ist. Außerdem liegt parallel zur Drain-Source-Strecke DS des Transistors T und zur Schottky-Diode DS die Body-Diode D, die durch den pn-Übergang zwischen der Body-Zone 20 und dem Gebiet 15 einerseits und der Drift-Zone 12 andererseits aufgebaut ist. Fig. 8 shows the electrical equivalent circuit diagram of the semiconductor device according to the invention. A MOS transistor T has a Schottky diode DS connected in parallel with the drain-source path DS, which is formed by the Schottky contact in the region 14 between the source electrode 60 and the drift zone 12 . In addition, parallel to the drain-source path DS of the transistor T and the Schottky diode DS is the body diode D, which is constructed by the pn junction between the body zone 20 and the region 15 on the one hand and the drift zone 12 on the other is.

Fig. 2 zeigt einen Querschnitt durch die Halbleiteranordnung des Ausführungsbeispiels von Fig. 1 in einer Schnittebene A-A', wobei drei verschiedene Ausführungsformen für die Gestaltung der Gate-Elektrode 40, der Body-Zone 20 und der Source-Zone 30 angegeben sind. FIG. 2 shows a cross section through the semiconductor arrangement of the exemplary embodiment from FIG. 1 in a sectional plane A-A ′, three different embodiments being specified for the design of the gate electrode 40 , the body zone 20 and the source zone 30 .

Bei der Ausführungsform gemäß Fig. 2a verlaufen die Gate- Elektrode 40 und die benachbart zu der Gate-Elektrode 40 angeordnete Isolationsschicht 52, die p-dotierte Body-Zone 20 und die n-dotierte Source-Zone 30 langgestreckt in lateraler Richtung des Halbleiterkörpers 100, das heißt senkrecht zu der Zeichenebene gemäß Fig. 1, wobei die p+-dotierten Gebiete 15 und die Bereiche 14 mit Schottky-Kontakt einander abwechseln. In the embodiment according to FIG. 2a, the gate electrode 40 and the insulation layer 52 arranged adjacent to the gate electrode 40 , the p-doped body zone 20 and the n-doped source zone 30 extend elongated in the lateral direction of the semiconductor body 100 1, that is to say perpendicular to the plane of the drawing according to FIG. 1, the p + -doped regions 15 and the regions 14 with Schottky contact alternating with one another.

Bei der Ausführungsform gemäß Fig. 2b sind der Graben und die darin angeordnete Gate-Elektrode 40 säulenförmig ausgebildet, wobei die Isolationsschicht 52, die p-dotierte Body-Zone 20 und die n-dotierte Source-Zone 30 die Gate-Elektrode 40 ringförmig umgeben. Bereiche mit Schottky-Kontakt (12) und Bereiche ohne Schottky-Kontakt (15) können dabei beispielsweise schachbrettartig angeordnet sein. In the embodiment according to FIG. 2 b, the trench and the gate electrode 40 arranged therein are columnar, the insulation layer 52 , the p-doped body zone 20 and the n-doped source zone 30 surrounding the gate electrode 40 in a ring , Areas with Schottky contact ( 12 ) and areas without Schottky contact ( 15 ) can be arranged, for example, like a checkerboard.

Bei der Ausführungsform gemäß Fig. 2c sind der Graben und die darin angeordnete Gate-Elektrode 40 ringförmig um die Body- Zone 30, die Source-Zone 20 und das hochdotierte Gebiet 15 bzw. die an die Oberfläche 101 im Bereich 14 tretende Drain- Zone angeordnet. Auch hier können die Bereiche mit Schottky- Kontakt (12 bzw. 14) und die Bereiche ohne Schottky-Kontakt (15) schachbrettartig gestaltet sein. In the embodiment according to FIG. 2c, the trench and the gate electrode 40 arranged therein are ring-shaped around the body zone 30 , the source zone 20 and the heavily doped region 15 or the drain zone emerging on the surface 101 in the region 14 arranged. Here too, the areas with Schottky contact ( 12 or 14 ) and the areas without Schottky contact ( 15 ) can be designed like a checkerboard.

Die Fig. 3a und 3b zeigen ein weiteres Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung im Querschnitt. Diese Halbleiteranordnung unterscheidet sich von der in den Fig. 1a und 1b dargestellten Halbleiteranordnung durch die Ausbildung der Source-Elektrode 60. Bei dem Ausführungsbeispiel gemäß Fig. 3 erstreckt sich neben dem Graben, in welchem die Gate-Elektrode 40 ausgebildet ist, ein zweiter Graben 62 ausgehend von der Vorderseite 101 in den Halbleiterkörper 100, wobei dieser Graben 62 unterhalb der p-dotierten Body-Zone 20 endet. Die Source-Elektrode 60 ist in diesem Graben 62 ausgebildet, wobei der Schottky-Kontakt im Bereich 14 eines Bodens dieses Grabens 62 zwischen der Source-Elektrode 60 und der Drift-Zone 12 gebildet ist. Bereiche 14 mit Schottky-Kontakt und p+-leitende Gebiete 15 ohne Schottky- Kontakt wechseln dabei einander ab. FIGS. 3a and 3b show another embodiment of the semiconductor device according to the invention in cross section. This semiconductor arrangement differs from the semiconductor arrangement shown in FIGS. 1a and 1b in the design of the source electrode 60 . In the embodiment according to FIG. 3 extends adjacent to the trench in which the gate electrode 40 is formed, a second trench 62, starting from the front side 101 in the semiconductor body 100, where this trench 62 beneath the p-doped body region 20 ends. The source electrode 60 is formed in this trench 62 , the Schottky contact being formed in the region 14 of a bottom of this trench 62 between the source electrode 60 and the drift zone 12 . Areas 14 with Schottky contact and p + -conducting areas 15 without Schottky contact alternate with each other.

Die Source-Elektrode 60 kontaktiert an Seitenflächen dieses Grabens 62 die Source-Zone 30 und bei einer p+-Implantation der Seitenwand auch die Body-Zone 20 und schließt dann dadurch die Body-Zone 20 und die Source-Zone 30 kurz. Bei dem Ausführungsbeispiel gemäß den Fig. 3a und 3b braucht anders als bei dem Ausführungsbeispiel gemäß Fig. 1a und 1b an der Vorderseite 101 des Halbleiterkörpers 100 kein Raum zum Kurzschließen der Source-Zone 30 und der Body-Zone 20 mittels der Source-Elektrode 60 vorgesehen werden, da der Kurzschluss nicht an der Vorderseite 101 sondern an einer in vertikaler Richtung des Halbleiterkörpers 100 verlaufenden Seitenfläche des Grabens 62 erfolgt. Mit dem Ausführungsbeispiel gemäß Fig. 3a und 3b ist somit eine höhere Packungsdichte erzielbar. Mit anderen Worten, es kann eine größere Anzahl von Transistorzellen auf einer gegebenen Fläche realisiert werden. The source electrode 60 contacts the source zone 30 on the side surfaces of this trench 62 and, in the case of a p + implantation of the side wall, also the body zone 20 and then thereby short-circuits the body zone 20 and the source zone 30 . In the exemplary embodiment according to FIGS . 3a and 3b, unlike the exemplary embodiment according to FIGS . 1a and 1b, no space is required on the front side 101 of the semiconductor body 100 to short-circuit the source zone 30 and the body zone 20 by means of the source electrode 60 can be provided since the short circuit does not take place on the front side 101 but on a side surface of the trench 62 running in the vertical direction of the semiconductor body 100 . With the embodiment according to Fig. 3a and 3b is thus a higher packing density achievable. In other words, a larger number of transistor cells can be realized on a given area.

Ein mögliches Herstellungsverfahren für die Halbleiteranordnung gemäß den Fig. 3a und 3b ist gegenüber einem Verfahren zum Herstellen der Halbleiteranordnung gemäß den Fig. 1a und 1b einfacher gestaltet. A possible production method for the semiconductor arrangement according to FIGS . 3a and 3b is simpler compared to a method for producing the semiconductor arrangement according to FIGS. 1a and 1b.

Bei der Herstellung der Halbleiteranordnung gemäß dem Ausführungsbeispiel der Fig. 1a und 1b müssen für die Erzeugung der p-dotierten Body-Zonen 20 und der Source-Zonen 30 Masken auf die Vorderseite des Halbleiterkörpers 100 aufgebracht werden, welche zum einen sicherstellen, dass beim Eindiffundieren der p-dotierten Body-Zone 20 n-dotierte Bereiche der Drift-Zone 12 an der Vorderseite 101 verbleiben, die später zur Bildung des Schottky-Kontakts kontaktiert werden. Außerdem müssen Bereiche der an der Vorderseite 101 des Halbleiterkörpers 100 freiliegenden Body-Zone 20 bzw. des Gebietes 15 bei der Eindiffusion der Source-Zone 30 abgedeckt werden. In the manufacture of the semiconductor arrangement according to the exemplary embodiment in FIGS. 1a and 1b, masks must be applied to the front of the semiconductor body 100 for the production of the p-doped body zones 20 and the source zones 30, which masks ensure, on the one hand, that during diffusion of the p-doped body zone 20, n-doped regions of the drift zone 12 remain on the front side 101 , which are later contacted to form the Schottky contact. In addition, areas of the body zone 20 or the area 15 exposed on the front side 101 of the semiconductor body 100 must be covered when the source zone 30 is diffused in.

Bei einem Herstellungsverfahren für die Halbleiteranordnung des Ausführungsbeispiels der Fig. 3a und 3b kann die epitaktische Schicht der Zone 12 von der Vorderseite 101 des Halbleiterkörpers 100 her zur Bildung der p-dotierten Body-Zone 20 auf der ganzen Fläche p-dotiert werden, wobei anschließend auf der gesamten Vorderseite 101 eine stark n-dotierte Zone 30 eindiffundiert wird. Sodann wird der Graben 62 erzeugt, der durch die Source-Zone 30 und die Body-Zone 20 bis in die Drift-Zone 12 reicht. In a manufacturing method for the semiconductor arrangement of the embodiment of FIGS . 3a and 3b, the epitaxial layer of the zone 12 can be p-doped over the entire area from the front 101 of the semiconductor body 100 to form the p-doped body zone 20 , after which A heavily n-doped zone 30 is diffused into the entire front side 101 . The trench 62 is then produced, which extends through the source zone 30 and the body zone 20 into the drift zone 12 .

Bei dem Ausführungsbeispiel gemäß den Fig. 3a und 3b ist der Schottky-Kontakt bzw. das p+-dotierte Gebiet 15 unterhalb von der Source-Elektrode 60 und der Body-Zone 20 ausgebildet. Somit ist hier bei der erfindungsgemäßen Halbleiteranordnung benachbart zu jedem Anschluss der Source-Elektrode 60 an die Body-Zone 20 bzw. die Source-Zone 30 ein Schottky-Kontakt (vgl. Fig. 3b) bzw. das p+-leitende Gebiet 15 (vgl. Fig. 3a) vorgesehen. In the embodiment shown in FIGS. 3a and 3b formed of the Schottky contact and the p + -doped region 15 below the source electrode 60 and the body region 20. Thus, in the semiconductor arrangement according to the invention, a Schottky contact (see FIG. 3b) or the p + -conducting region 15 (next to each connection of the source electrode 60 to the body zone 20 or the source zone 30 ) see Fig. 3a) provided.

Fig. 4 zeigt einen Querschnitt B-B' durch die Halbleiteranordnung der Fig. 3b, wobei in dem Ausführungsbeispiel die Gate-Elektrode 40 und die benachbart zu der Gate-Elektrode 40 angeordnete Isolationsschicht 52 und die Body-Zone 20 bzw. die Source-Zone 30 langgestreckt in lateraler Richtung des Halbleiterkörpers 100 ausgebildet sind. Der Graben 62 mit der darin angeordneten Source-Elektrode 60 kann dabei ebenfalls langgestreckt in lateraler Richtung des Halbleiterkörpers 100verlaufen, wie in Fig. 4 schraffierte Zonen zeigen. Es besteht auch die Möglichkeit, die Gräben rechteckförmig zu gestalten. FIG. 4 shows a cross section BB ′ through the semiconductor arrangement of FIG. 3b, wherein in the exemplary embodiment the gate electrode 40 and the insulation layer 52 arranged adjacent to the gate electrode 40 and the body zone 20 or the source zone 30 are elongated in the lateral direction of the semiconductor body 100 . The trench 62 with the source electrode 60 arranged therein can also extend elongated in the lateral direction of the semiconductor body 100 , as shown by hatched zones in FIG. 4. It is also possible to make the trenches rectangular.

Die Fig. 5a und 5b zeigen ein weiteres Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung, wobei sich dieses Ausführungsbeispiel von dem Ausführungsbeispiel der Fig. 3a, 3b und 4 dadurch unterscheidet, dass die Gate-Elektrode 40 in einem in der Drift-Zone 12 ausgebildeten Bereich des Grabens als Feldplatte 42 ausgebildet ist. Dabei verjüngt sich die Elektrode 40 in diesem Bereich und ist gegenüber der Drift- Zone 12 von einer dickeren Isolationsschicht 54 als im Bereich der Body-Zone 20 und der Source-Zone 30 umgeben. FIGS. 5a and 5b show a further embodiment of the semiconductor device according to the invention, wherein this embodiment differs from the embodiment of Fig. 3a, 3b and 4 differs in that the gate electrode 40 formed in a in the drift zone 12 portion of the trench is designed as a field plate 42 . The electrode 40 tapers in this area and is surrounded by a thicker insulation layer 54 with respect to the drift zone 12 than in the area of the body zone 20 and the source zone 30 .

Die Ausbildung der Gate-Elektrode 40 als Feldplatte 42 im Bereich der Drift-Zone 12 erhöht die Spannungsfestigkeit des MOS-Transistors. The formation of the gate electrode 40 as a field plate 42 in the area of the drift zone 12 increases the dielectric strength of the MOS transistor.

Die Fig. 6a und 6b zeigen ein weiteres Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung, bei welchem "Mesas" (oder Mesen), die zwischen den Gräben 17 im Wesentlichen die Source-Zonen 30 und die Body-Zonen 20 sowie die Isolationsschicht 52 und den weiteren Graben 62 aufweisen, in Bereichen 14 mit Schottky-Kontakt (vgl. Fig. 6b) schmaler sind als in den Gebieten 15 ohne Schottky-Kontakt. Figs. 6a and 6b show another embodiment of the semiconductor device according to the invention, wherein "mesas" (or mesas), which between the grooves 17 substantially the source regions 30 and body regions 20 and the insulation layer 52 and the further trench 62 , are narrower in areas 14 with Schottky contact (see FIG. 6b) than in areas 15 without Schottky contact.

Fig. 7 zeigt ein weiteres Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung, bei der der MOS-Transistor als sogenannter Drain-Up-Transistor realisiert ist. Die Drain- Zone wird bei diesem MOS-Transistor nicht an der Rückseite 102 des Halbleiterkörpers 100, sondern wie die Source-Zone 30 und die Gate-Elektrode 40 an dessen Vorderseite 101 kontaktiert. Hierzu ist eine Drain-Zone 10A als vergrabene stark n- dotierte Schicht auf dem Halbleitersubstrat 14, das p-dotiert sein kann, ausgebildet. Zudem ist ein stark n-dotierter Bereich 10B vorgesehen, der in vertikaler Richtung des Halbleiterkörpers 100 verläuft und der die vergrabene Schicht 10A an eine Drain-Elektrode 70 an der Vorderseite 101 des Halbleiterkörpers 100 anschließt. Fig. 7 shows a further embodiment of the semiconductor device according to the invention, wherein the MOS transistor is implemented as a so-called drain-up transistor. In this MOS transistor, the drain zone is not contacted on the rear side 102 of the semiconductor body 100 , but, like the source zone 30 and the gate electrode 40, on the front side 101 thereof. For this purpose, a drain zone 10 A is formed as a buried, heavily n-doped layer on the semiconductor substrate 14 , which can be p-doped. In addition, a heavily n-doped region 10 B is provided, which extends in the vertical direction of the semiconductor body 100 and which connects the buried layer 10 A to a drain electrode 70 on the front side 101 of the semiconductor body 100 .

Auch bei diesem Ausführungsbeispiel wechseln Bereiche 14 mit Schottky-Kontakt und stark p+-dotierte Gebiete 15 einander ab. In der Fig. 7 ist das Gebiet 15 in Strichlinien angedeutet und zusätzlich zum Gebiet 14 dargestellt. Tatsächlich sind die Bereiche 14 mit einem Schottky-Kontakt und die stark p-dotierten Gebiete 15 hintereinander oder nebeneinander im Zellenfeld der Halbleiteranordnung ausgestaltet. In this exemplary embodiment too, regions 14 with Schottky contact and heavily p + -doped regions 15 alternate with one another. In FIG. 7, the area 15 is indicated in broken lines and is shown in addition to the area 14 . In fact, the regions 14 with a Schottky contact and the heavily p-doped regions 15 are configured one behind the other or next to one another in the cell field of the semiconductor arrangement.

Im Übrigen entspricht der Aufbau der Halbleiteranordnung dieses Ausführungsbeispiels hinsichtlich des Schottky-Kontakts im Bereich 14 bzw. des stark p-dotierten Gebietes 15 zwischen der Source-Elektrode 60 und der Drift-Zone 12, hinsichtlich der Source-Elektrode 60 und hinsichtlich der Gate-Elektrode 40 dem Aufbau der vorangehenden Ausführungsbeispiele und speziell dem Aufbau des Ausführungsbeispiels der Fig. 3a und 3b, auf die verwiesen wird. Otherwise, the structure of the semiconductor arrangement of this exemplary embodiment corresponds with regard to the Schottky contact in the region 14 or the heavily p-doped region 15 between the source electrode 60 and the drift zone 12 , with regard to the source electrode 60 and with respect to the gate Electrode 40 the structure of the preceding exemplary embodiments and especially the structure of the exemplary embodiment of FIGS . 3a and 3b, to which reference is made.

Es ist auch möglich, die Strukturen gemäß den Ausführungsbeispielen der Fig. 1a, 1b, 3a, 3b, 5a, 5b und 6a, 6b in einem Drain-Up-Transistor gemäß Fig. 7 zu verwenden. It is also possible to use the structures according to the exemplary embodiments in FIGS . 1a, 1b, 3a, 3b, 5a, 5b and 6a, 6b in a drain-up transistor in accordance with FIG. 7.

Der Randabschluss der Zellenfelder der obigen Ausführungsbeispiele ist von üblicher Art. The edge termination of the cell fields of the above Exemplary embodiments are of a conventional type.

Die MOS-Transistoren der obigen Ausführungsbeispiele sind n- Kanal-MOSFETs. Die Erfindung kann in gleicher Weise auch auf p-Kanal-MOSFETs angewandt werden. Ebenso ist es möglich, für die erfindungsgemäße Halbleiteranordnung anstelle eines MOS- Transistors auch einen IGBT auszubilden. Bezugszeichenliste T MOS-Transistor
D Drain-Anschluss
S Source-Anschluss
G Gate-Anschluss
DS Schottky-Diode
DI Body-Diode
10 stark n-dotierte Zone
12 schwach n-dotierte Zone, Drift-Zone
10A Drain-Zone
10B n-dotierter Bereich
14 Schottky-Kontakt
15 p+-dotiertes Gebiet
17 Graben
20 Body-Zone
22 Body-Zone
30 Source-Zone
40 Gate-Elektrode
50, 52 Isolationsschicht
60 Source-Elektrode
62 weiterer Graben
70 Metallisierung
100 Halbleiterkörper
101 Vorderseite
102 Rückseite
The MOS transistors of the above embodiments are n-channel MOSFETs. The invention can also be applied in the same way to p-channel MOSFETs. It is also possible to design an IGBT for the semiconductor arrangement according to the invention instead of a MOS transistor. LIST OF REFERENCE NUMBERS T MOS transistor
D drain connector
S source connector
G gate connector
DS Schottky diode
DI body diode
10 heavily n-doped zone
12 weakly n-doped zone, drift zone
10 A drain zone
10 B n-doped region
14 Schottky contact
15 p + -doped area
17 ditch
20 body zone
22 body zone
30 source zone
40 gate electrode
50 , 52 insulation layer
60 source electrode
62 more trenches
70 metallization
100 semiconductor bodies
101 front
102 back

Claims (15)

1. Halbleiteranordnung, mit:
einem Halbleiterkörper (100) mit einer ersten Anschlusszone (10, 12; 10A, 12) eines ersten Leitungstyps, einer zweiten Anschlusszone (30) des ersten Leitungstyps und einer zwischen der ersten und zweiten Anschlusszone (10, 12, 30; 10A, 12, 30) ausgebildeten Body-Zone (20) eines zweiten Leitungstyps, der zum ersten Leitungstyp entgegengesetzt ist, wobei die erste Anschlusszone (10, 12; 10A, 12), die Body-Zone (20) und die zweite Anschlusszone (30) wenigstens abschnittsweise in vertikaler Richtung des Halbleiterkörpers (100) übereinander angeordnet sind,
einer Steuerelektrode (40), die isoliert gegenüber dem Halbleiterkörper (100) in einem Graben (17) ausgebildet ist, der sich in vertikaler Richtung des Halbleiterkörpers (100) von der zweiten Anschlusszone (30) durch die Body- Zone (20) bis in die erste Anschlusszone (10, 12; 10A, 12) erstreckt,
einer die zweite Anschlusszone (30) kontaktierenden ersten Anschlusselektrode (60), die gegenüber der Steuerelektrode (40) isoliert ist, und
einem Schottky-Kontakt (14), der zwischen der ersten Anschlusselektrode (60) und der ersten Anschlusszone (12) benachbart zu der Body-Zone (20) gebildet ist,
dadurch gekennzeichnet, dass
im Übergangsbereich zwischen der ersten Anschlusselektrode (60) und der ersten Anschlusszone (12) Bereiche mit Schottky-Kontakt (14) und Bereiche (15) ohne Schottky-Kontakt einander abwechseln. 1. semiconductor device, with:
a semiconductor body ( 100 ) with a first connection zone ( 10 , 12 ; 10 A, 12 ) of a first conductivity type, a second connection zone ( 30 ) of the first conductivity type and one between the first and second connection zones ( 10 , 12 , 30 ; 10 A, 12 , 30 ) formed body zone ( 20 ) of a second conduction type, which is opposite to the first conduction type, the first connection zone ( 10 , 12 ; 10 A, 12 ), the body zone ( 20 ) and the second connection zone ( 30 ) are arranged at least in sections in the vertical direction of the semiconductor body ( 100 ) one above the other,
a control electrode ( 40 ) which is insulated from the semiconductor body ( 100 ) in a trench ( 17 ) which extends in the vertical direction of the semiconductor body ( 100 ) from the second connection zone ( 30 ) through the body zone ( 20 ) to in the first connection zone ( 10 , 12 ; 10 A, 12 ) extends,
a first connection electrode ( 60 ) which contacts the second connection zone ( 30 ) and is insulated from the control electrode ( 40 ), and
a Schottky contact ( 14 ) which is formed between the first connection electrode ( 60 ) and the first connection zone ( 12 ) adjacent to the body zone ( 20 ),
characterized in that
Alternate areas with Schottky contact ( 14 ) and areas ( 15 ) without Schottky contact in the transition area between the first connection electrode ( 60 ) and the first connection zone ( 12 ). 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Bereiche mit Schottky-Kontakt (14) eine höhere Durchbruchspannung haben als die Bereiche (15) ohne Schottky- Kontakt. 2. Semiconductor arrangement according to claim 1, characterized in that the areas with Schottky contact ( 14 ) have a higher breakdown voltage than the areas ( 15 ) without Schottky contact. 3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Bereiche (15) ohne Schottky-Kontakt höher dotiert sind als die erste Anschlusszone (12). 3. Semiconductor arrangement according to claim 1 or 2, characterized in that the regions ( 15 ) without Schottky contact are doped higher than the first connection zone ( 12 ). 4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Bereiche (15) ohne Schottky-Kontakt den zweiten Leitungstyp haben. 4. Semiconductor arrangement according to one of claims 1 to 3, characterized in that the regions ( 15 ) without Schottky contact have the second conductivity type. 5. Halbleiteranordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die höher dotierten Bereiche (15) ohne Schottky-Kontakt auch als Kontakt für die Body-Zone (20) dienen. 5. Semiconductor arrangement according to claim 3 or 4, characterized in that the higher doped regions ( 15 ) without Schottky contact also serve as a contact for the body zone ( 20 ). 6. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass sich die erste Anschlusszone (12) abschnittsweise bis an eine Vorderseite (101) des Halbleiterkörpers (100) erstreckt, wobei die Bereiche mit Schottky-Kontakt (14) und die Bereiche (15) ohne Schottky-Kontakt an der Vorderseite (101) des Halbleiterkörpers (100) gebildet sind. 6. Semiconductor arrangement according to one of claims 1 to 5, characterized in that the first connection zone ( 12 ) extends in sections to a front side ( 101 ) of the semiconductor body ( 100 ), the areas with Schottky contact ( 14 ) and the areas ( 15 ) without Schottky contact are formed on the front side ( 101 ) of the semiconductor body ( 100 ). 7. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die erste Anschlusselektrode (60) abschnittsweise in einem in vertikaler Richtung des Halbleiterkörpers (100) verlaufenden weiteren Graben (62) ausgebildet ist, wobei die Bereiche mit Schottky-Kontakt (14) und die Bereiche (15) ohne Schottky-Kontakt angrenzend an den weiteren Graben (62) gebildet sind. 7. Semiconductor arrangement according to one of claims 1 to 5, characterized in that the first connection electrode ( 60 ) is formed in sections in a further trench ( 62 ) running in the vertical direction of the semiconductor body ( 100 ), the regions with Schottky contact ( 14 ) and the areas ( 15 ) without Schottky contact are formed adjacent to the further trench ( 62 ). 8. Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, dass die zweite Anschlusszone (30) an Seitenwänden des weiteren Grabens (62) freiliegt und durch die erste Anschlusselektrode (60) kontaktiert ist. 8. The semiconductor arrangement according to claim 7, characterized in that the second connection zone ( 30 ) on the side walls of the further trench ( 62 ) is exposed and is contacted by the first connection electrode ( 60 ). 9. Halbleiteranordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass zwischen den Gräben (17) gebildete Mesas, in denen sich die weiteren Gräben (62), die Body-Zonen (20) und die zweiten Anschlusszonen (30) befinden, in Bereichen mit Schottky- Kontakt (14) schmaler sind als in Bereichen (15) ohne Schottky-Kontakt. 9. The semiconductor arrangement as claimed in claim 7 or 8, characterized in that mesas formed between the trenches ( 17 ), in which the further trenches ( 62 ), the body zones ( 20 ) and the second connection zones ( 30 ) are located, in regions with Schottky contact ( 14 ) are narrower than in areas ( 15 ) without Schottky contact. 10. Halbleiteranordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Halbleiterkörper (100) aus Silizium besteht und dass zur Bildung des Schottky-Kontakts (14) die Dotierung der ersten Anschlusszone (12) im Bereich des Schottky-Kontakts (14) kleiner als 1 × 1017 Ladungsträger cm-3 ist. 10. Semiconductor arrangement according to one of claims 1 to 9, characterized in that the semiconductor body ( 100 ) consists of silicon and that to form the Schottky contact ( 14 ) the doping of the first connection zone ( 12 ) in the region of the Schottky contact ( 14 ) is less than 1 × 10 17 charge carriers cm -3 . 11. Halbleiteranordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die erste Anschlusselektrode (60) im Bereich des Schottky-Kontakts (14) Aluminium, Wolfram-Silizid, Tantal-Silizid, Platin-Silizid, Kobalt-Silizid oder Titan-Silizid aufweist. 11. Semiconductor arrangement according to one of claims 1 to 10, characterized in that the first connection electrode ( 60 ) in the region of the Schottky contact ( 14 ) aluminum, tungsten silicide, tantalum silicide, platinum silicide, cobalt silicide or titanium Has silicide. 12. Halbleiteranordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Steuerelektrode (40) im Bereich der ersten Anschlusszone (12) als Feldplatte (42) ausgebildet ist, die in diesem Bereich von einer dickeren Isolationsschicht (54) als im Bereich der Body-Zone (20) und der zweiten Anschlusszone (20) umgeben ist. 12. Semiconductor arrangement according to one of claims 1 to 11, characterized in that the control electrode ( 40 ) in the region of the first connection zone ( 12 ) is designed as a field plate ( 42 ) which in this region has a thicker insulation layer ( 54 ) than in the region the body zone is surrounded (20) and said second connection zone (20). 13. Halbleiteranordnung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass in Bereichen mit Schottky-Kontakt (14) die Schottky- Barrierenspannung durch Ionenimplantation eingestellt ist. 13. Semiconductor arrangement according to one of claims 1 to 12, characterized in that the Schottky barrier voltage is set by ion implantation in regions with Schottky contact ( 14 ). 14. Halbleiteranordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass eine zweite Anschlusselektrode (70) auf der der ersten Anschlusselektrode (60) gegenüberliegenden Seite des Halbleiterkörpers (100) vorgesehen ist. 14. Semiconductor arrangement according to one of claims 1 to 13, characterized in that a second connection electrode ( 70 ) is provided on the side of the semiconductor body ( 100 ) opposite the first connection electrode ( 60 ). 15. Halbleiteranordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass eine zweite Anschlusselektrode (70) auf der gleichen Seite (101) des Halbleiterkörpers (100) wie die erste Anschlusselektrode (60) vorgesehen ist. 15. Semiconductor arrangement according to one of claims 1 to 13, characterized in that a second connection electrode ( 70 ) is provided on the same side (101) of the semiconductor body ( 100 ) as the first connection electrode ( 60 ).
DE10214160.6A 2001-05-17 2002-03-28 Semiconductor arrangement with Schottky contact Expired - Fee Related DE10214160B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10214160.6A DE10214160B4 (en) 2002-03-28 2002-03-28 Semiconductor arrangement with Schottky contact
US10/147,546 US6998678B2 (en) 2001-05-17 2002-05-16 Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10214160.6A DE10214160B4 (en) 2002-03-28 2002-03-28 Semiconductor arrangement with Schottky contact

Publications (2)

Publication Number Publication Date
DE10214160A1 true DE10214160A1 (en) 2003-10-23
DE10214160B4 DE10214160B4 (en) 2014-10-09

Family

ID=28458462

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10214160.6A Expired - Fee Related DE10214160B4 (en) 2001-05-17 2002-03-28 Semiconductor arrangement with Schottky contact

Country Status (1)

Country Link
DE (1) DE10214160B4 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10355588A1 (en) * 2003-11-28 2005-06-30 Infineon Technologies Ag MOS transistor means
DE102004057235A1 (en) * 2004-11-26 2006-06-01 Infineon Technologies Ag Vertical trench transistor, has transistor cells with body regions and body contact regions arranged between body regions and contact holes, where dimensions and designs of body regions and body contact regions are selected
WO2006108011A3 (en) * 2005-04-06 2007-04-05 Fairchild Semiconductor Trenched-gate field effect transistors and methods of forming the same
DE102006011283B3 (en) * 2006-03-10 2007-09-27 Infineon Technologies Austria Ag Trench power transistor e.g. lamellar trench power transistor, manufacturing method, involves selecting implantation energy and dose so that principal part of dose is placed below source electrode, and pinch resistance of contact is reduced
US7582519B2 (en) 2002-11-05 2009-09-01 Fairchild Semiconductor Corporation Method of forming a trench structure having one or more diodes embedded therein adjacent a PN junction
DE102009034087A1 (en) * 2009-07-21 2011-01-27 Solsol Gmbh Process for the preparation of a selective solar cell emitter
US8026558B2 (en) 2004-08-03 2011-09-27 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE102007001031B4 (en) * 2006-01-10 2011-11-10 Denso Corporation Semiconductor device with IGBT and diode
EP2565922A4 (en) * 2010-04-28 2017-11-29 Nissan Motor Co., Ltd Semiconductor device
DE112007000700B4 (en) * 2006-03-24 2018-01-11 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and manufacturing process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204179A (en) * 1995-01-26 1996-08-09 Fuji Electric Co Ltd Silicon Carbide Trench MOSFET
JP3641547B2 (en) * 1998-03-25 2005-04-20 株式会社豊田中央研究所 Semiconductor device including lateral MOS element
US6096629A (en) * 1998-11-05 2000-08-01 Taiwan Semiconductor Manufacturing Company Uniform sidewall profile etch method for forming low contact leakage schottky diode contact
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582519B2 (en) 2002-11-05 2009-09-01 Fairchild Semiconductor Corporation Method of forming a trench structure having one or more diodes embedded therein adjacent a PN junction
DE10355588B4 (en) * 2003-11-28 2006-06-14 Infineon Technologies Ag MOS transistor means
DE10355588A1 (en) * 2003-11-28 2005-06-30 Infineon Technologies Ag MOS transistor means
DE112005001675B4 (en) * 2004-08-03 2015-11-26 Fairchild Semiconductor Corporation Power semiconductor device having a top drain using a sinker trench and method of manufacture
US8026558B2 (en) 2004-08-03 2011-09-27 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US8148233B2 (en) 2004-08-03 2012-04-03 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE102004057235A1 (en) * 2004-11-26 2006-06-01 Infineon Technologies Ag Vertical trench transistor, has transistor cells with body regions and body contact regions arranged between body regions and contact holes, where dimensions and designs of body regions and body contact regions are selected
DE102004057235B4 (en) * 2004-11-26 2007-12-27 Infineon Technologies Ag Vertical trench transistor and method for its production
US7511336B2 (en) 2004-11-26 2009-03-31 Infineon Technologies Ag Vertical trench transistor
US8680611B2 (en) 2005-04-06 2014-03-25 Fairchild Semiconductor Corporation Field effect transistor and schottky diode structures
WO2006108011A3 (en) * 2005-04-06 2007-04-05 Fairchild Semiconductor Trenched-gate field effect transistors and methods of forming the same
DE102007001031B4 (en) * 2006-01-10 2011-11-10 Denso Corporation Semiconductor device with IGBT and diode
DE102006011283B3 (en) * 2006-03-10 2007-09-27 Infineon Technologies Austria Ag Trench power transistor e.g. lamellar trench power transistor, manufacturing method, involves selecting implantation energy and dose so that principal part of dose is placed below source electrode, and pinch resistance of contact is reduced
DE112007000700B4 (en) * 2006-03-24 2018-01-11 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and manufacturing process
DE102009034087A1 (en) * 2009-07-21 2011-01-27 Solsol Gmbh Process for the preparation of a selective solar cell emitter
EP2565922A4 (en) * 2010-04-28 2017-11-29 Nissan Motor Co., Ltd Semiconductor device

Also Published As

Publication number Publication date
DE10214160B4 (en) 2014-10-09

Similar Documents

Publication Publication Date Title
DE19539541B4 (en) Lateral trench MISFET and process for its preparation
DE10214151B4 (en) Semiconductor device with increased breakdown voltage in the edge region
DE112006000832B4 (en) Trenched gate field effect transistors and methods of forming the same
DE112007000700B4 (en) High density trench FET with integrated Schottky diode and manufacturing process
DE102005014714B4 (en) Insulated gate semiconductor device
DE102013224134B4 (en) Semiconductor component and method for its production
DE102006036347B4 (en) Semiconductor device with a space-saving edge structure
DE102008039845B4 (en) IGBT with a semiconductor body
DE102019111308A1 (en) SILICON CARBIDE SEMICONDUCTOR ELEMENT
DE102011079747A1 (en) Semiconductor device with switching element and freewheeling diode, and control method therefor
EP0888639A1 (en) Field effect-controlled semiconductor component
DE19811297A1 (en) Avalanche breakdown resistant MOS devices
EP1320133A2 (en) Trench gate IGBT
DE102004041198B4 (en) Lateral semiconductor device with a field electrode and a discharge structure
DE102018127797A1 (en) A SEMICONDUCTOR DEVICE CONTAINING A SILICON CARBIDE BODY AND PRODUCTION METHOD
DE10309400B4 (en) Semiconductor device with increased dielectric strength and / or reduced on-resistance
DE102009029643B4 (en) MOS transistor with increased gate-drain capacitance and method of manufacture
DE102005041838B3 (en) Semiconductor component with space saving edge structure with more highly doped side region
DE112020007553T5 (en) Semiconductor unit, power conversion device and method of manufacturing a semiconductor unit
DE10214160B4 (en) Semiconductor arrangement with Schottky contact
EP1097482B1 (en) J-fet semiconductor device
EP1245050B1 (en) Controllable semiconductor switching element with bidirectional blocking capability
DE10312911A1 (en) Semiconductor component with space saving rim terminal, with body, two sides and rim, with inner zone and edge zone between inner zone and rim, with first conductivity semiconductor zone in inner and edge zone
DE102004009323B4 (en) Vertical trenched DMOS transistor and method of making the same
DE102005048447B4 (en) Semiconductor power device with charge compensation structure and method of making the same

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee