DE10213879C1 - Electronic component has semiconductor chips fitted into respective recesses in surface of electronic circuit board - Google Patents
Electronic component has semiconductor chips fitted into respective recesses in surface of electronic circuit boardInfo
- Publication number
- DE10213879C1 DE10213879C1 DE10213879A DE10213879A DE10213879C1 DE 10213879 C1 DE10213879 C1 DE 10213879C1 DE 10213879 A DE10213879 A DE 10213879A DE 10213879 A DE10213879 A DE 10213879A DE 10213879 C1 DE10213879 C1 DE 10213879C1
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- semiconductor chip
- recess
- semiconductor
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H10W70/68—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H10W70/611—
-
- H10W70/685—
-
- H10W70/682—
-
- H10W72/07227—
-
- H10W72/07236—
-
- H10W72/285—
-
- H10W90/724—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
Die Erfindung betrifft ein elektronisches Bauteil mit einer
elektronischen Leiterplatte und mindestens einem Halbleiter
chip, der eine integrierte Halbleiterschaltung aufweist, die
elektrisch mit der Leiterplatte verbunden ist,
The invention relates to an electronic component with an electronic circuit board and at least one semiconductor chip which has an integrated semiconductor circuit which is electrically connected to the circuit board,
- - wobei die Leiterplatte eine Ausnehmung aufweist, deren Tie fe kleiner ist als die Dicke der Leiterplatte und deren seitliche Abmessungen der Grundfläche des Halbleiterchips entsprechen, und- The circuit board has a recess, the tie fe is smaller than the thickness of the circuit board and its lateral dimensions of the base of the semiconductor chip correspond, and
- - wobei der Halbleiterchip ungehäust zumindest bis zu einem Teil seiner Dicke in die Ausnehmung eingelassen und dadurch unmittelbar an der Leiterplatte befestigt ist.- The semiconductor chip unhoused at least up to one Part of its thickness embedded in the recess and thereby is attached directly to the circuit board.
Speichermodule und andere elektronische Bauteile, die mehrere Halbleiterchips aufweisen, bestehen im wesentlichen aus einer elektronischen Leiterplatte (PCB; printed circuit board), auf der die Halbleiterchips auf einer oder auf beiden Seiten an geordnet sind. Die Leiterplatte enthält eine oder mehrere Leiterplattenschichten, auf denen gedruckte oder anderweitig hergestellte Leiterbahnen angeordnet sind, die die auf der Leiterplatte angeordneten Halbleiterchips untereinander und mit der Steckkontaktleiste der elektronischen Leiterplatte verbinden. Speichermodule sind beispielsweise aus WO 00/14788 A2, WO 01/65595 A2, US 2002/20898 A1 und US 2002/01872 A1 be kannt. Zum elektrischen Verbinden einer der auf einer Seite des Halbleiterchips angeordneten integrierten Halbleiter schaltung mit der Leiterplatte wird der Halbleiterchip in ein Chipgehäuse eingefaßt, dessen erste Kontaktenden mit Kontakt flächen der integrierten Halbleiterschaltung verbunden wer den, etwa durch Bonden. Der aus dem Halbleiterchip und dem Gehäuse bestehende Halbleiterbaustein wird dann mit zweiten Kontaktenden des Chipgehäuses auf die Leiterplatte aufgesetzt und elektrisch mit dieser verbunden, etwa durch Bonden, durch Löten oder durch andere Verfahren. Memory modules and other electronic components, the multiple Semiconductor chips essentially consist of one electronic printed circuit board (PCB), on of the semiconductor chips on one or both sides are ordered. The circuit board contains one or more PCB layers on which are printed or otherwise manufactured conductor tracks are arranged, which on the Printed circuit board arranged semiconductor chips with each other and with the plug connector of the electronic circuit board connect. Memory modules are for example from WO 00/14788 A2, WO 01/65595 A2, US 2002/20898 A1 and US 2002/01872 A1 known. For electrically connecting one of the on one side of the semiconductor chip arranged integrated semiconductor circuit with the circuit board, the semiconductor chip in one Bordered chip housing, the first contact ends with contact areas of the semiconductor integrated circuit who connected by bonding, for example. The one from the semiconductor chip and the The existing semiconductor device is then replaced with a second Contact ends of the chip housing placed on the circuit board and electrically connected to it, for example by bonding Soldering or by other methods.
Die Chipgehäuse zum elektrischen Verbinden eines Halbleiter chips mit einer elektronischen Leiterplatte sind genormt. Zum elektrischen Verbinden mit entsprechendem Kontakten auf der Leiterplatte kommen verschiedene Verfahren wie Bonden (COB; Chip On Board), Auflöten gehäuster Chips, ballgrid-array- Kontaktverbindungen etc. zum Einsatz.The chip housing for the electrical connection of a semiconductor Chips with an electronic circuit board are standardized. To the electrical connection with appropriate contacts on the Printed circuit board come in various processes such as bonding (COB; Chip on board), soldering of packaged chips, ball grid array Contact connections etc. are used.
Der Zwang zu fortschreitender Miniaturisierung führt zu einer Verkleinerung aller Strukturen, beispielsweise der Leiterbah nen auf der Leiterplatte und entsprechender Kontaktanschlüs se. Ferner bestehen Leiterplatten aus mittlerweile sechs übereinander liegenden Schichten, die mit Leiterbahnen ver bunden sind. Schließlich wird durch optimierte Leiterbahnver läufe eine weitere Miniaturisierung erreicht.The constraint to progressive miniaturization leads to one Downsizing of all structures, for example the conductor rail NEN on the circuit board and corresponding contact connections se. Furthermore, printed circuit boards now consist of six superimposed layers that ver are bound. Finally, through optimized interconnect further miniaturization has been achieved.
Um bei einem elektronischen Bauteil die Anzahl von Halblei terchips, die eine Leiterplatte pro vorhandener Leiterplat tenfläche tragen kann, zu erhöhen, kann die Leiterplatte eine Ausnehmung aufweisen, deren Tiefe kleiner ist als die Dicke der Leiterplatte und deren seitliche Abmessungen der Grund fläche des Halbleiterchips entsprechen. Der Halbleiterchip kann dann ungehäust zumindest bis zu einem Teil seiner Dicke in die Ausnehmung eingelassen und dadurch unmittelbar an der Leiterplatte befestigt werden.In order to count the number of semiconductors in an electronic component terchips, the one circuit board per existing circuit board can increase the surface area, the circuit board can Have recess whose depth is less than the thickness the PCB and its lateral dimensions the reason correspond to the area of the semiconductor chip. The semiconductor chip can then be unhoused at least up to a part of its thickness recessed in the recess and thus directly on the PCB are attached.
Bei dieser Bauweise wird auf die Verwendung von Chipgehäusen zum elektrischen Verbinden von Halbleiterchips mit einer Lei terplatte verzichtet. Statt dessen wird, um eine seitliche Fixierung des auf die Leiterplatte aufgesetzten, noch nicht elektrisch verbundenen Halbleiterchips zu ermöglichen, eine Ausnehmung in die Leiterplatte eingebracht, in die der Halb leiterchip eingelassen werden kann.With this design, the use of chip housings for the electrical connection of semiconductor chips with a Lei waived plate. Instead, it becomes a side Fixation of the placed on the circuit board, not yet electrically connected semiconductor chips to enable a Recess made in the circuit board in which the half conductor chip can be inserted.
Eine Leiterplatte wie in der WO 00/14788 A1 oder WO 01/65595 A2 weist eine Ausnehmung gleicher seitlicher Abmessungen wie der Halbleiterchip auf, so daß der in diese Ausnehmung eingelassene Halbleiterchip lateral fixiert und zielsicher elektrisch angeschlossen wer den kann; die Funktionsfähigkeit des gesamten elektronischen Bauteils bleibt gewährleistet. Die Ausnehmung ist nicht so tief wie die Leiterplattendicke, so daß der Halbleiterchip auf der Bodenfläche der Ausnehmung aufliegt und in seitlicher Richtung durch die Seitenwände der Ausnehmung in seiner Lage auf der Grundfläche der Leiterplatte fixiert wird.A printed circuit board as in WO 00/14788 A1 or WO 01/65595 A2 has a recess same lateral dimensions as the semiconductor chip, so that the semiconductor chip embedded in this recess laterally fixed and unerringly electrically connected that can; the functionality of the entire electronic Component remains guaranteed. The recess is not so deep as the circuit board thickness, so that the semiconductor chip rests on the bottom surface of the recess and in the side Direction through the side walls of the recess in position is fixed on the base of the circuit board.
Bei einem in der obigen Bauweise ausgebildeten elektronischen Bauteil besteht das Problem, daß die in die Ausnehmung der Leiterplatte eingelassenen Halbleiterchips kaum wieder aus der Ausnehmung entfernt werden können, wenn nach der elektri schen Kontaktierung des eingelassenen Halbleiterchips mit der Leiterplatte ein elektrischer Funktionstest des Halbleiter chips negativ ausfällt und einen Austausch des Halbleiter chips erforderlich macht. Denn da bei der oben beschriebenen Bauweise die seitlichen Abmessungen der Ausnehmung in der Leiterplatte gerade den seitlichen Abmessungen des eingelas senen Halbleiterchips entsprechen, um eine laterale Justie rung der Chipkontakte zu ermöglichen, ist der Halbleiterchip von der Seite ebensowenig zugänglich wie von seiner am Boden der Ausnehmung angeordneten Vorderseite. Ein nachträgliches Ablösen des Halbleiterchips ist daher erschwert.With an electronic one constructed in the above construction Component there is the problem that in the recess of the Printed circuit board embedded semiconductor chips hardly out again the recess can be removed if after the electri contacting the embedded semiconductor chip with the Printed circuit board an electrical functional test of the semiconductor chips fails and an exchange of the semiconductor chips required. Because there in the above Design the lateral dimensions of the recess in the Printed circuit board just the side dimensions of the recessed its semiconductor chips correspond to a lateral alignment Enabling the chip contacts is the semiconductor chip no more accessible from the side than from his on the ground the recess arranged front. An afterthought Detaching the semiconductor chip is therefore difficult.
Es ist die Aufgabe der vorliegenden Erfindung, ein elektroni sches Bauteil bereitzustellen, bei dem ein in die Ausnehmung der Leiterplatte eingelassener Halbleiterchip auch nachträg lich wieder entfernbar ist, ohne die Leiterplatte, insbeson dere deren Ausnehmung zu zerstören.It is the object of the present invention to provide an electronic To provide cal component, in which one in the recess the semiconductor chip embedded in the retrofit Lich can be removed again, especially without the circuit board to destroy their recess.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Ausnehmung in der Leiterplatte seitliche Ausläufer zum Grei fen des eingelassenen Halbleiterchips aufweist.This object is achieved in that the Recess in the printed circuit board lateral extensions to the Grei fen of the embedded semiconductor chip.
Dadurch, daß die Ausnehmung der Leiterplatte seitliche Aus läufer zum Greifen eines eingelassenen Halbleiterchips auf weisen, wird ein Entfernen eines bereits eingelassenen, elek trisch und mechanisch verbundenen Halbleiterchips erleich tert.The fact that the recess of the circuit board is lateral Runner for gripping an embedded semiconductor chip point, a removal of an already inserted, elec tric and mechanically connected semiconductor chips easier tert.
Vorzugsweise ist vorgesehen, daß der Halbleiterchip in der Ausnehmung der Leiterplatte so orientiert angeordnet ist, daß die integrierte Halbleiterschaltung der Leiterplatte zuge wandt ist und die der integrierten Halbleiterschaltung gegen überliegende Rückseite des Halbleiterchips von der Leiter platte abgewandt ist. Dabei wird der Halbleiterchip auf Kopf, das heißt mit der Seite der integrierten Halbleiterschaltung nach unten in Richtung der Leiterplatte angeordnet, so daß sich die integrierte Halbleiterschaltung innerhalb der Lei terplatte befindet. In dieser Position kann sie auch elek trisch mit der Leiterplatte verbunden werden.It is preferably provided that the semiconductor chip in the Recess of the circuit board is arranged so that the integrated semiconductor circuit of the circuit board is facing and that of the integrated semiconductor circuit overlying rear side of the semiconductor chip from the conductor plate is turned away. The semiconductor chip is turned upside down, that is, with the side of the semiconductor integrated circuit arranged down towards the circuit board so that the integrated semiconductor circuit within the Lei terplatte is located. In this position it can also be elec be connected to the circuit board.
Hierzu ist vorzugsweise vorgesehen, daß die Leiterplatte über elektrische Kontakte in der Bodenfläche der Ausnehmung mit der Halbleiterschaltung des Halbleiterchips elektrisch ver bunden ist. Bei dieser Ausführungsform weist die Leiterplatte in der Bodenfläche ihrer Ausnehmung eine Vielzahl von Kontak ten auf, die über die Bodenfläche leicht erhöht hinausragen und deren Anordnung innerhalb der Bodenfläche spiegelbildlich der Anordnung von Kontaktflächen der integrierten Halbleiter schaltung auf der Fläche des Halbleiterchips entspricht. Wird der Halbleiterchip auf Kopf in die Ausnehmung eingelassen, so kommen die Kontaktflächen der Halbleiterschaltung mit den Kontakten am Boden der Ausnehmung in Berührung und können un mittelbar kontaktiert werden, wobei die Seitenwände der Aus nehmung eine seitliche Führung des Halbleiterchips zum elek trischen Kontaktieren bewirken. Der so eingelassene und elek trisch wie auch mechanisch mit der Leiterplatte verbundene Halbleiterchip ist in seiner Lage gut fixiert. Insbesondere im Falle elektrischer Kontakte in Form eines Ballgrid-Arrays kann eine zusätzliche mechanische Befestigung durch weitere, zusätzliche Kontakte bzw. Kontaktflächen am Rand der Grund fläche der Ausnehmung bzw. des Halbleiterchips erreicht wer den. Da die elektrische Verbindung zwischen den Kontakten und den Kontaktflächen eine Bondverbindung sein kann, läßt sich ein defekter Halbleiterchip auch nachträglich wieder entfer nen, da die Bondverbindung ohne allzu starke Temperaturerhö hung gelöst werden kann.For this purpose, it is preferably provided that the circuit board over with electrical contacts in the bottom surface of the recess the semiconductor circuit of the semiconductor chip electrically ver is bound. In this embodiment, the printed circuit board a large number of contacts in the bottom surface of their recess that protrude slightly higher than the floor surface and their arrangement within the floor surface as a mirror image the arrangement of contact areas of the integrated semiconductors circuit on the surface of the semiconductor chip corresponds. Becomes the semiconductor chip is inserted upside down into the recess, see above the contact surfaces of the semiconductor circuit come with the Contacts at the bottom of the recess and can un be contacted indirectly, the side walls of the off take a lateral guide of the semiconductor chip to the elec effect trical contact. The so let in and elek tric as well as mechanically connected to the circuit board Semiconductor chip is well fixed in its position. In particular in the case of electrical contacts in the form of a ball grid array an additional mechanical attachment can be made by additional additional contacts or contact areas on the edge of the ground area of the recess or the semiconductor chip is reached the. Because the electrical connection between the contacts and The contact areas can be a bond connection a defective semiconductor chip can also be subsequently removed NEN, since the bond connection increases without excessive temperature hung can be solved.
Schließlich ist vorzugsweise vorgesehen, daß der in die Aus nehmung eingelassene Halbleiterchip mit einer aus einer Ab deckmasse gebildeten Schutzschicht bedeckt ist. Diese Schutz schicht bedeckt den Halbleiterchip und den ihn umgebenden Teil der Leiterplatte und verschließt dünne Spalten zwischen den Seitenwänden der Ausnehmung und den Seitenkanten des Halbleiterchips, wodurch die integrierte Halbleiterschaltung gegen Außeneinflüsse abgeschirmt wird. Eine Abdeckmasse bei spielsweise aus einem im erkalteten bzw. gehärteten Zustand stark wärmeleitfähigen Material kann einfacher und preiswer ter auf die Leiterplatte aufgebracht werden als ein Chipge häuse, das zunächst mit den Kontaktflächen des Halbleiter chips und danach mit entsprechenden Kontaktanschlüssen der Leiterplatte verbunden werden muß. Für die Schutzschicht kann eine Abdeckmasse ausgewählt werden, die sich durch leichte Temperaturerhöhung wieder entfernen läßt, um einen defekten oder defekt gewordenen Halbleiterchip nachträglich zu entfer nen.Finally, it is preferably provided that the off Acceptance embedded semiconductor chip with one from an Ab covering layer formed protective layer is covered. This protection layer covers the semiconductor chip and the surrounding chip Part of the circuit board and closes thin gaps between the side walls of the recess and the side edges of the Semiconductor chips, which makes the semiconductor integrated circuit is shielded from external influences. A masking compound at for example from a cooled or hardened state highly thermally conductive material can be easier and cheaper ter be applied to the circuit board as a chip housing, initially with the contact surfaces of the semiconductor chips and then with corresponding contact connections of the PCB must be connected. For the protective layer can a masking compound can be selected, which is characterized by light Temperature increase can be removed to a defective or defective semiconductor chip subsequently removed NEN.
Der Halbleiterchip ist vorzugsweise ein Halbleiterspeicher chip, das elektronische Bauteil vorzugsweise ein Speichermo dul. Speichermodule weisen mehrere, beispielsweise acht oder sechzehn Halbleiterchips (bzw. neun oder achtzehn einschließ lich Fehlerkorrekturchips) auf, wobei die Anzahl auf einer Leiterplatte anzuordnender Halbleiterchips durch die Leiter plattenfläche und herkömmlich auch durch die Größe des ge normten Chipgehäuses begrenzt ist. Da bei dem erfindungsgemäß ausgebildeten elektronischen Bauteil, beispielsweise Spei chermodul keine Chipgehäuse benötigt werden und somit pro Halbleiterchip nur eine sehr viel kleinere Grundfläche der Leiterplatte benötigt wird als für ein Chipgehäuse, kann eine größere Anzahl von Speicherchips auf der Leiterplatte ange ordnet werden. Hiervon profitieren vor allem Speichermodule.The semiconductor chip is preferably a semiconductor memory chip, the electronic component preferably a memory mo dul. Memory modules have several, for example eight or sixteen semiconductor chips (or including nine or eighteen Lich error correction chips), the number on one PCB to be arranged semiconductor chips through the conductors plate area and traditionally also by the size of the ge standardized chip housing is limited. Since with the invention trained electronic component, for example Spei no chip housing are required and therefore pro Semiconductor chip only has a much smaller footprint PCB is needed as for a chip package, one can Larger number of memory chips on the circuit board be classified. Memory modules in particular benefit from this.
Die Ausläufer können vorzugsweise in Form von Kanälen oder anders ausgebildeten Vorsätzen seitlich der Umrisse des Halb leiterchips in der Leiterplatte vorgesehen sein, um den ein gelassenen Chip von der Seite her zu greifen und abzuheben.The extensions can preferably be in the form of channels or differently formed resolutions to the side of the outline of the half conductor chips can be provided in the circuit board around the one grab the left chip from the side and lift it off.
Das erfindungsgemäße elektronische Bauteil kann hergestellt werden, indem eine Leiterplatte mit einer Ausnehmung bereit gestellt wird, deren Tiefe kleiner ist als die Dicke der Lei terplatte und deren seitliche Abmessungen der Grundfläche des Halbleiterchips entsprechen, und indem der Halbleiterchip un gehäust zumindest bis zu einem Teil seiner Dicke in die Aus nehmung eingelassen wird. Die Ausnehmung erlaubt ein voll ständiges oder - bei nur flacher Vertiefung - teilweises Ein lassen des Halbleiterchips in die Leiterplatte und ermöglicht eine seitliche Fixierung während des Zeitpunktes des elektri schen Verbindens des Halbleiterchips mit der Leiterplatte und bis zu diesem Zeitpunkt.The electronic component according to the invention can be manufactured be prepared by placing a circuit board with a recess the depth of which is less than the thickness of the lei terplatte and their lateral dimensions of the base of the Semiconductor chips correspond, and by the semiconductor chip un housed at least up to a part of its thickness in the Aus admission is admitted. The recess allows a full permanent or - with only shallow deepening - partial on leave the semiconductor chip in the circuit board and allows a lateral fixation during the time of the electri connecting the semiconductor chip to the circuit board and up to this point of time.
Durch diese Technik wird es möglich, Halbleiterchips mit sehr kleinen Kontaktflächen zielsicher mit einer Leiterplatte elektrisch zu verbinden, so daß die Notwendigkeit von Chipge häusen entfällt. Dadurch können Halbleiterchips in wesentlich höherer Stückzahl und Dichte auf der Leiterplatte angeordnet werden.This technology makes it possible to use semiconductor chips with very small contact areas with a printed circuit board to connect electrically, so the need of Chipge houses is eliminated. This can make semiconductor chips essential higher number and density arranged on the circuit board become.
In der Bodenfläche der Ausnehmung können elektrische Kontakte vorgesehen sein, deren Lage der Lage von Kontaktflächen der integrierten Halbleiterschaltung entspricht, und der Halblei terchip kann in einer Orientierung, bei der die integrierte Halbleiterschaltung des Halbleiterchips der Leiterplatte zu gewandt ist, in die Ausnehmung der Leiterplatte eingelassen werden. Electrical contacts can be made in the bottom surface of the recess be provided, the location of the location of contact surfaces of the semiconductor integrated circuit corresponds, and the semi-conductor terchip can be in an orientation where the integrated Semiconductor circuit of the semiconductor chip of the circuit board is turned into the recess in the circuit board become.
Die integrierte Halbleiterschaltung kann elektrisch mit der Leiterplatte verbunden wird, indem die Kontakte in der Aus nehmung an die Kontaktflächen der integrierten Halbleiter schaltung gebondet werden. Hierbei wird während des Einlas sens des Halbleiterchips in die Ausnehmung mit Hilfe der leicht vorgeheizten Bondkontakte gleichzeitig die elektrische Verbindung geschlossen.The semiconductor integrated circuit can be electrically connected to the PCB is connected by the contacts in the out take on the contact surfaces of the integrated semiconductors circuit can be bonded. Here is during the Einlas sens of the semiconductor chip in the recess using the slightly preheated bond contacts simultaneously the electrical Connection closed.
Die Ausnehmung in der Leiterplatte kann durch Fräsen oder Stanzen von Leiterplattenschichten hergestellt werden. Diese können einzeln oder in teilweisem Verbund miteinander gefräst oder gestanzt werden, bevor mindestens eine Leiterplatten schicht, die als Boden für die Ausnehmung dient, mit diesem gefrästen oder gestanzten Schichten verbunden wird.The recess in the printed circuit board can be made by milling or Stamping of printed circuit board layers can be produced. This can be milled individually or in part or punched out before at least one circuit board layer that serves as the bottom for the recess with this milled or punched layers is connected.
Das Fräsen sowie das Stanzen erlaubt eine maßgenaue Dimensio nierung der seitlichen Abmessungen der Ausnehmung entspre chend der Grundfläche der einzulassenden Halbleiterchips. Vorzugsweise ist vorgesehen, daß die Ausnehmung so dimensio niert wird, daß ihre seitlichen Abmessungen um höchstens 50 Prozent der Breite einer Kontaktfläche des Halbleiterchips und um nicht mehr als 10 µm größer sind als die Grundfläche des Halbleiterchips.Milling and punching allow dimensionally accurate dimensions Nation of the lateral dimensions of the recess correspond chend the base of the semiconductor chips to be admitted. It is preferably provided that the recess is dimensioned so is niert that their lateral dimensions by a maximum of 50th Percent of the width of a contact area of the semiconductor chip and are no more than 10 µm larger than the base area of the semiconductor chip.
Außerdem kann die Ausnehmung so tief sein, daß der Halblei terchip mindestens zu 25 Prozent seiner Dicke in die Ausneh mung eingelassen werden kann. Bei der Einlaßtiefe ist ein ge wisser Abstand zwischen der Bodenfläche der Ausnehmung und der Oberfläche der integrierten Halbleiterschaltung vorzuse hen, in welchem die Bondkontakte Raum finden.In addition, the recess can be so deep that the half lead terchip at least 25 percent of its thickness in the recess can be let in. At the inlet depth is a ge white distance between the bottom surface of the recess and vorzuse the surface of the semiconductor integrated circuit hen, in which the bond contacts find space.
Schließlich kann auf die Leiterplatte im Bereich der mit dem Halbleiterchip bedeckten Ausnehmung eine Schutzschicht aus einer Abdeckmasse aufgetragen werden. Die Schutzschicht dient zur zusätzlichen mechanischen Stabilisierung, zur Abschirmung der integrierten Halbleiterschaltung gegenüber Umgebungsein flüssen und/oder zur schnelleren Wärmeableitung. Finally, on the circuit board in the area with the Semiconductor chip covered recess a protective layer a masking compound can be applied. The protective layer serves for additional mechanical stabilization, for shielding of the semiconductor integrated circuit with respect to the environment rivers and / or for faster heat dissipation.
Die Erfindung wird nachstehend anhand der Fig. 1 bis 5 be schrieben. Es zeigen:The invention is described below with reference to FIGS. 1 to 5 be. Show it:
Fig. 1 eine elektronische Leiterplatte mit erfindungsgemäß ausgebildeten Ausnehmungen sowie einen Halbleiter chip, Fig. 1 is an electronic circuit board according to the invention with recesses formed and a semiconductor chip,
Fig. 2 ein Verfahren zum Einlassen eines Halbleiterchips in eine Ausnehmung der Leiterplatte, Fig. 2, a method for introducing a semiconductor chip into a recess of the circuit board,
Fig. 3 eine Leiterplatte mit sechzehn in entsprechende Ausnehmungen eingelassenen Halbleiterchips, Fig. 3 is a circuit board having sixteen embedded in corresponding recesses in the semiconductor chip,
Fig. 4 das fertige elektronische Bauteil und Fig. 4 shows the finished electronic component and
Fig. 5 einen Querschnitt durch eine Leiterplatte zur Ver anschaulichung der Herstellung und der Dimensionie rung einer erfindungsgemäßen Ausnehmung. Fig. 5 shows a cross section through a circuit board for Ver illustration of the manufacture and dimensioning tion of a recess according to the invention.
Fig. 1 zeigt eine elektronische Leiterplatte 10, deren Au ßenabmessungen den Grundriß G darstellen, auf dem möglichst viele Halbleiterchips 20 angeordnet und mit der Leiterplatte mechanisch und elektrisch verbunden werden sollen. Ein Halb leiterchip 20 ist exemplarisch links unterhalb der Leiter platte 10 dargestellt. Erfindungsgemäß weist die Leiterplatte 10 für jeden Halbleiterchip 20 eine Ausnehmung 15 in der Lei terplattenoberfläche auf. Die Grundfläche einer Ausnehmung 15 entspricht der Grundfläche g eines Speicherchips 20, so daß dieser in die Ausnehmung 15 eingelassen werden kann. Zusätz lich sind in der Bodenfläche jeder Ausnehmung 15 gestrichelt gezeichnete elektrische Kontakte 11 angeordnet, die zum elek trischen Verbinden der Kontaktflächen 22 des Halbleiterchips 20 mit der Leiterplatte 10 dienen. Der in Fig. 1 dargestell te Halbleiterchip 20 wird auf Kopf, d. h. mit der Seite sei ner integrierten Halbleiterschaltung und deren Kontaktflächen 22 in Richtung zur Leiterplattenoberfläche 10 auf diese auf gesetzt und wird durch die Seitenwände der Ausnehmung 15 seitlich fixiert, bis die elektrischen Verbindungen, vorzugs weise durch Bonden hergestellt sind. Fig. 1 shows an electronic circuit board 10 , whose outer dimensions represent the floor plan G, on which as many semiconductor chips 20 as possible should be arranged and mechanically and electrically connected to the circuit board. A semi-conductor chip 20 is exemplarily shown below the printed circuit board 10 . According to the invention, the circuit board 10 for each semiconductor chip 20 has a recess 15 in the Lei terplattenoberfläche on. The base area of a recess 15 corresponds to the base area g of a memory chip 20 , so that it can be inserted into the recess 15 . In addition Lich 15 dashed electrical contacts 11 are arranged in the bottom surface of each recess, which are used for elec trical connection of the contact surfaces 22 of the semiconductor chip 20 with the circuit board 10 . The semiconductor chip 20 shown in FIG. 1 is placed upside down, ie with the side of its integrated semiconductor circuit and its contact surfaces 22 in the direction of the circuit board surface 10 , and is laterally fixed by the side walls of the recess 15 until the electrical connections, are preferably produced by bonding.
Der Vorgang des Einlassens des Halbleiterchips 20 in eine Ausnehmung 15 ist in Fig. 2 im Querschnitt dargestellt. Der zunächst einzeln dargestellte Halbleiterchip besitzt auf sei ner Oberseite eine integrierte Halbleiterschaltung 21, die eine Vielzahl von Kontaktflächen 22 aufweist. Der Halbleiter chip wird auf Kopf gedreht und über der Ausnehmung 15 der Leiterplatte 10 abgesenkt, so daß die Kontakte 11 am Boden der Ausnehmung 15 und die Kontaktflächen 22 aufeinander zu liegen kommen, wenn der Halbleiterchip 20 in die Vertiefung 15 eingelassen wird. Im eingelassenen Zustand ragt der Halb leiterchip 20 wenn überhaupt nur noch mit einem Teil seiner Dicke über die obere Fläche der Leiterplatte 10 hinaus; die Unterseite des Halbleiterchips befindet sich geschützt und elektrisch mit der Leiterplatte verbunden über der Bodenflä che der Ausnehmung 15. Alternativ zu Fig. 2 kann der Halb leiterchip auch mit der integrierten Halbleiterschaltung 21 nach oben in die Ausnehmung 15 eingelassen werden, wobei auch in diesem Fall die Ausnehmung den Halbleiterchip seitlich fi xiert, um auf der Oberseite Bondverbindungen zwischen dem Chip und der Leiterplatte zielsicher herzustellen.The process of inserting the semiconductor chip 20 into a recess 15 is shown in cross section in FIG. 2. The semiconductor chip, initially shown individually, has an integrated semiconductor circuit 21 on its upper side, which has a multiplicity of contact areas 22 . The semiconductor chip is turned upside down and lowered over the recess 15 of the circuit board 10 so that the contacts 11 on the bottom of the recess 15 and the contact surfaces 22 come to lie when the semiconductor chip 20 is inserted into the recess 15 . In the embedded state, the semiconductor chip 20 protrudes, if at all, only with a part of its thickness beyond the upper surface of the printed circuit board 10 ; the underside of the semiconductor chip is protected and electrically connected to the printed circuit board above the bottom surface of the recess 15 . As an alternative to FIG. 2, the semiconductor chip can also be inserted with the integrated semiconductor circuit 21 upward into the recess 15 , in which case the recess also fixes the semiconductor chip laterally in order to reliably establish bond connections between the chip and the printed circuit board on the upper side ,
Fig. 3 zeigt die Leiterplatte 10 mit insgesamt sechzehn be reits in entsprechende Ausnehmungen eingelassenen Halbleiter chips 20, vorzugsweise Speicherchips wie DRAMs (dynamical random access memory). Deren nun unten liegende integrierte Schaltungen sind elektrisch mit der Leiterplatte 10 und da durch auch untereinander und mit der Kontaktleiste 18 der Leiterplatte verbunden. Da bei dieser Technik keine Chipge häuse verwendet werden, können die Halbleiterchips 20 viel dichter auf der Leiterplatte 10 gepackt werden. Fig. 3 shows the circuit board 10 with a total of sixteen already embedded in corresponding recesses semiconductor chips 20 , preferably memory chips such as DRAMs (dynamic random access memory). Their integrated circuits, which are now at the bottom, are electrically connected to the printed circuit board 10 and therefore also to one another and to the contact strip 18 of the printed circuit board. Since no chip housings are used in this technology, the semiconductor chips 20 can be packed much more densely on the printed circuit board 10 .
Das in Fig. 3 dargestellte elektronische Bauteil, insbeson dere Speichermodul ist als solches bereits funktionsfähig. Zur besseren Handhabung, besseren Abschirmung von Umgebungs einflüssen und zur besseren Wärmeableitung kann zusätzlich, wie in Fig. 4 dargestellt, eine Schutzschicht 30 aus einer gut wärmeleitfähigen Abdeckmasse auf die Leiterplatte und die Halbleiterchips aufgebracht sein. Die Abdeckmasse kann vor zugsweise durch leichte Erwärmung wieder von dem Speichermo dul 40 bereichsweise abgelöst werden, um nachträglich einen defekten Halbleiterchip zu entfernen.The electronic component shown in Fig. 3, in particular memory module is already functional as such. For better handling, better shielding from environmental influences and better heat dissipation, a protective layer 30 made of a highly thermally conductive covering compound can additionally be applied to the printed circuit board and the semiconductor chips, as shown in FIG. 4. The masking compound can be removed from the storage module 40 in regions before, preferably by slight heating, in order to subsequently remove a defective semiconductor chip.
Der zu entfernende Halbleiterchip muß lokal geringfügig er wärmt werden, um die über dem Boden der Ausnehmung gebildeten Bondverbindungen zu lösen. Zusätzlich muß der zu entfernende Halbleiterchip 20 gegriffen werden können, um ihn aus der Ausnehmung herauszuziehen. Hierzu sind, wie in Fig. 3 darge stellt, in jeder Ausnehmung 15 jeweils vier Fortsätze bzw. Ausläufer 17 vorgesehen, die in Form von Kanälen gleicher Tiefe wie die Ausnehmung ausgebildet sind und gleichzeitig mit der Ausnehmung gefertigt wurden, etwa durch Stanzen oder Fräsen einzelner oder mehrerer Leiterplattenschichten. Mit Hilfe der Ausläufer 17 wird die Unterseite der Halbleiter chips 20 mit der Halbleiterschaltung 21 an einzelnen Stellen zugänglich; der Halbleiterchip 20 kann abgezogen werden.The semiconductor chip to be removed must be locally warmed slightly to loosen the bond connections formed above the bottom of the recess. In addition, the semiconductor chip 20 to be removed must be able to be gripped in order to pull it out of the recess. For this purpose, as shown in Fig. 3 Darge, four extensions or extensions 17 are provided in each recess 15 , which are formed in the form of channels of the same depth as the recess and were manufactured simultaneously with the recess, for example by punching or milling individual or several layers of printed circuit boards. With the help of the extensions 17 , the underside of the semiconductor chips 20 with the semiconductor circuit 21 is accessible at individual points; the semiconductor chip 20 can be removed.
Fig. 5 zeigt im Querschnitt eine Leiterplatte 10 mit zwei Vertiefungen 15. Im Bereich der rechten Vertiefung 15 ist die Herstellung der Vertiefung dargestellt. Zu erkennen ist, daß die Leiterplatte aus sechs einzelnen Leiterplattenschichten 1, 2, . . ., 6 besteht, von denen die beiden obersten 1, 2 bereits vor Zusammenfügung mit den unteren Schichten mit Hilfe eines Stanzwerkzeuges 7 oder eines Fräsers 8 bearbeitet wurden, um die Ausnehmung 15 auszubilden. Beim Stanzen oder Fräsen wer den die seitlichen Abmessungen der Ausnehmung 15 so an die Grundfläche des einzulassenden Halbleiterchips 20 angepaßt, daß dieser mit möglichst wenig seitlichem Spiel in die Aus nehmung paßt. Fig. 5 shows in cross-section a circuit board 10 with two recesses 15. The production of the depression is shown in the area of the right depression 15 . It can be seen that the circuit board from six individual circuit board layers 1 , 2 ,. , ., 6 , of which the two uppermost 1, 2 were already machined with a punch 7 or a milling cutter 8 before being joined to the lower layers in order to form the recess 15 . During punching or milling who 15 adapted to the lateral dimensions of the recess at the base of the semiconductor chip 20 to be admitted that it fits with a minimum lateral clearance into the off recess.
Wie in Fig. 5 links dargestellt, sind die seitlichen Abmes sungen S der Vertiefung 15 geringfügig größer als die Grund fläche g des Halbleiterchips 20, und die Tiefe T der Ausneh mung kann so groß gewählt werden, daß der Halbleiterchip der Dicke d vollständig oder auch nur teilweise in der Vertiefung versinkt, wobei ein gewisser Spielraum für die auszubildenden Bondverbindungen zu berücksichtigen ist. Die Verhältnisse von seitlichen und vertikalen Abmessungen zueinander sind nicht maßstäblich.As shown in Fig. 5 left, the lateral dimen- sions S of the recess 15 are slightly larger than the base area g of the semiconductor chip 20 , and the depth T of the Ausneh tion can be chosen so large that the semiconductor chip of thickness d completely or also only partially sinks into the recess, with a certain margin for the bond connections to be formed. The relationships between the lateral and vertical dimensions are not to scale.
Bei dem erfindungsgemäßen Verfahren erübrigen sich Chipgehäu se wie TSOPs, die die Grundfläche der Leiterplatte pro Halb leiterchip wesentlich vergrößern. Anstelle gehäuster Halblei terchips, sogenannter Komponenten, können ungehäuste Halblei terchips direkt mechanisch mit der Leiterplatte verbunden und danach zielsicher elektrisch verbunden werden. Insbesondere kann auch bei nach unten weisender integrierter Halbleiter schaltung 21 eines Halbleiterchips 20 ein Bondverfahren ein gesetzt werden, das eine nachträgliche Ablösung defekter Chips ohne zu starke Temperaturerhöhungen zuläßt. Das zielsi chere Anschließen der Kontakte 22 über der Bodenfläche der Ausnehmung 15 mit Kontaktflächen (pads) von heutzutage etwa 70 × 70 µm wird durch die geringe Toleranz der seitlichen Ab messung der Ausnehmung ermöglicht. Dadurch kann analog zum BOC-Verfahren (Bord On Chip) oder zum MOST-Verfahren eine ho he Speicherdichte bei kostengünstiger Massenfertigung erzielt werden. Als Anwendungen für besonders hohe Packungsdichten bieten sich insbesondere mobile Geräte, wie etwa Handys an.In the method according to the invention, chip housings such as TSOPs are unnecessary, which significantly enlarge the base area of the printed circuit board per semiconductor chip. Instead of packaged semiconductor terchips, so-called components, unpackaged semiconductor terchips can be mechanically connected directly to the circuit board and then electrically connected in a targeted manner. In particular, a bond method can also be used with downward-facing integrated semiconductor circuit 21 of a semiconductor chip 20 , which allows subsequent replacement of defective chips without excessive temperature increases. The more purposeful connection of the contacts 22 above the bottom surface of the recess 15 with contact surfaces (pads) of about 70 × 70 μm today is made possible by the small tolerance of the lateral dimension of the recess. As a result, a high storage density can be achieved with cost-effective mass production analogous to the BOC process (Bord On Chip) or the MOST process. Mobile devices such as cell phones are particularly suitable as applications for particularly high packing densities.
Beim Bonden werden Druck und Temperatur an sich wie bei her kömmlichen Bondverfahren eingestellt, so daß beim Absenken der Halbleiterchips auf Kopf unmittelbar eine Bondverbindung hergestellt wird. Auf diese Weise können Standardmodulplati nen wie DIMMs oder SO-DIMMs (small outline dual inline memory module) eingesetzt werden, deren Glasfaser-Epoxitschichten bis zu einer Tiefe einem Drittel der Chipdicke (ca. 200 µm) gefräst oder gestanzt werden. Die Kontakte am Boden der Aus nehmungen 15 können vorzugsweise vergoldet und mit einem zu sätzlichen Tropfen einer Goldlegierung als Bondmaterial ver sehen werden. Sind Temperatur und Druck für den Bondvorgang optimiert, so wird beim Eindrücken eines Halbleiterchips in die Ausnehmung bzw. Vertiefung gleichzeitig die mechanische und elektrische Verbindung zur Leiterplatte hergestellt.When bonding, pressure and temperature are set per se as in conventional bonding processes, so that when the semiconductor chips are lowered onto the head, a bond is produced directly. In this way, standard module boards such as DIMMs or SO-DIMMs (small outline dual inline memory modules) can be used, whose glass fiber epoxy layers are milled or punched to a depth of one third of the chip thickness (approx. 200 µm). The contacts at the bottom of the recesses 15 can preferably be gold-plated and can be seen with an additional drop of a gold alloy as the bonding material. If the temperature and pressure are optimized for the bonding process, the mechanical and electrical connection to the printed circuit board is simultaneously established when a semiconductor chip is pressed into the recess or depression.
Die Ausnehmungen dienen als "landing pads" für die Halblei terchips und ermöglichen deren seitliche Führung beim Bonden. Auf Grund des wegfallenden Chipgehäuses kann die Packungs dichte der Speicherchips auf der Leiterplatte auf ein vielfa ches erhöht werden. The recesses serve as "landing pads" for the half lead terchips and enable their lateral guidance during bonding. Because of the omitted chip housing, the package density of the memory chips on the printed circuit board on a var ches be increased.
11
, .
22
, . . ., ,. , .,
66
Leiterplattenschichten
PCB layers
77
Stanzwerkzeug
punching tool
88th
Fräswerkzeug
milling tool
1010
Leiterplatte
circuit board
1111
Kontakt
Contact
1515
Ausnehmung
recess
1717
seitlicher Ausläufer der Ausnehmung
lateral extension of the recess
2020
Halbleiterchip
Semiconductor chip
2121
integrierte Halbleiterschaltung
integrated semiconductor circuit
2222
Kontaktfläche
contact area
3030
Schutzschicht aus einer Abdeckmasse
Protective layer made of a covering compound
4040
elektronisches Bauteil, insbesondere Speicher
modul
electronic component, in particular memory module
Claims (6)
wobei die Leiterplatte (10) eine Ausnehmung (15) aufweist, deren Tiefe (T) kleiner ist als die Dicke (D) der Leiter platte (10) und deren seitliche Abmessungen (S) der Grund fläche (g) des Halbleiterchips (20) entsprechen, und
wobei der Halbleiterchip (20) ungehäust zumindest bis zu einem Teil seiner Dicke (d) in die Ausnehmung (15) einge lassen und dadurch unmittelbar an der Leiterplatte (10) be festigt ist,
dadurch gekennzeichnet, daß
die Ausnehmung (15) in der Leiterplatte (10) seitliche Aus läufer (17) zum Greifen des eingelassenen Halbleiterchips (20) aufweist.1. Electronic component ( 40 ) with an electronic circuit board ( 10 ) and at least one semiconductor chip ( 20 ) which has an integrated semiconductor circuit ( 21 ) which is electrically connected to the circuit board ( 10 ),
wherein the circuit board (10) has a recess (15), whose depth (T) is smaller than the thickness (D) of the circuit board (10) and its lateral dimensions (S) of the base surface (g) of the semiconductor chip (20) correspond, and
wherein the semiconductor chip ( 20 ) unhoused at least up to a part of its thickness (d) in the recess ( 15 ) and thereby directly attached to the circuit board ( 10 ) be fastened,
characterized in that
the recess ( 15 ) in the circuit board ( 10 ) has lateral runners ( 17 ) for gripping the embedded semiconductor chip ( 20 ).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10213879A DE10213879C1 (en) | 2002-03-27 | 2002-03-27 | Electronic component has semiconductor chips fitted into respective recesses in surface of electronic circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10213879A DE10213879C1 (en) | 2002-03-27 | 2002-03-27 | Electronic component has semiconductor chips fitted into respective recesses in surface of electronic circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10213879C1 true DE10213879C1 (en) | 2003-07-10 |
Family
ID=7714232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10213879A Expired - Fee Related DE10213879C1 (en) | 2002-03-27 | 2002-03-27 | Electronic component has semiconductor chips fitted into respective recesses in surface of electronic circuit board |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10213879C1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0051165A1 (en) * | 1980-11-03 | 1982-05-12 | BURROUGHS CORPORATION (a Michigan corporation) | Repairable IC package with thermoplastic chip attach |
| DE3934453A1 (en) * | 1989-10-14 | 1991-04-18 | Standard Elektrik Lorenz Ag | Hollowed circuit board for surface-mounted components - permits component replacement by mounting new component over defective component without peripheral damage |
| JPH08255803A (en) * | 1995-03-16 | 1996-10-01 | Sony Corp | Semiconductor module and manufacturing method thereof |
| WO2000014788A2 (en) * | 1998-09-09 | 2000-03-16 | Telefonaktiebolaget Lm Ericsson | An electronic arrangement comprising a component carrier, a carrier for an electronic component, and a method of producing an electronic arrangement |
| WO2001065595A2 (en) * | 2000-02-28 | 2001-09-07 | Sts Atl Corporation | A method of forming an opening or cavity in a substrate for receiving an electronic component |
-
2002
- 2002-03-27 DE DE10213879A patent/DE10213879C1/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0051165A1 (en) * | 1980-11-03 | 1982-05-12 | BURROUGHS CORPORATION (a Michigan corporation) | Repairable IC package with thermoplastic chip attach |
| DE3934453A1 (en) * | 1989-10-14 | 1991-04-18 | Standard Elektrik Lorenz Ag | Hollowed circuit board for surface-mounted components - permits component replacement by mounting new component over defective component without peripheral damage |
| JPH08255803A (en) * | 1995-03-16 | 1996-10-01 | Sony Corp | Semiconductor module and manufacturing method thereof |
| WO2000014788A2 (en) * | 1998-09-09 | 2000-03-16 | Telefonaktiebolaget Lm Ericsson | An electronic arrangement comprising a component carrier, a carrier for an electronic component, and a method of producing an electronic arrangement |
| WO2001065595A2 (en) * | 2000-02-28 | 2001-09-07 | Sts Atl Corporation | A method of forming an opening or cavity in a substrate for receiving an electronic component |
Non-Patent Citations (2)
| Title |
|---|
| US 2002/00 01 872 A1 * |
| US 2002/00 20 898 A1 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112007001249B4 (en) | Coolable semiconductor housing | |
| DE2554965C2 (en) | ||
| DE69325749T2 (en) | Stacked multi-chip modules and manufacturing processes | |
| DE69321864T2 (en) | Method and device for encapsulating three-dimensional semiconductor wafers | |
| DE10138278C1 (en) | Electronic component with electronic components stacked on top of one another and method for producing the same | |
| DE19801312A1 (en) | Semiconductor element with semiconductor chip for multi-chip module | |
| DE3911711A1 (en) | MODULE STRUCTURE WITH INTEGRATED SEMICONDUCTOR CHIP AND CHIP CARRIER | |
| DE112009000686T5 (en) | Semiconductor package with embedded magnetic component and method of manufacture | |
| DE10031951A1 (en) | Multiple chip semiconducting module has adhesive layers with openings coinciding with contact points, conducting bodies for connecting between first and second chip contact points | |
| DE69421750T2 (en) | Potted plastic encapsulation for electronic arrangements | |
| DE202011051190U1 (en) | sensor module | |
| EP1198002B1 (en) | Electric or Electronic Component and Method of Manufacturing the Same | |
| DE102006032073B4 (en) | Electrically conductive composite of a component and a carrier plate | |
| DE19526511A1 (en) | PCB mounting applications of an encapsulated semiconductor package | |
| DE19830158C2 (en) | Intermediate carrier substrate with high wiring density for electronic components | |
| DE69718223T2 (en) | Mass storage and manufacturing process therefor | |
| DE102006011473B4 (en) | Multi-chip package and method of forming multi-chip packages for balanced performance | |
| DE10334426A1 (en) | Semiconductor device | |
| DE10084657B4 (en) | Module card and manufacturing process for this | |
| DE10213879C1 (en) | Electronic component has semiconductor chips fitted into respective recesses in surface of electronic circuit board | |
| DE19749539B4 (en) | Semiconductor device with lead frame and alignment aids | |
| EP1247250B1 (en) | Chipcard arrangement | |
| DE19648492A1 (en) | Three=dimensional multi-chip module, e.g. memory module | |
| DE10247035B4 (en) | Memory module with a heat dissipation device | |
| WO2000057474A1 (en) | Multi-chip module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of patent without earlier publication of application | ||
| 8304 | Grant after examination procedure | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |