[go: up one dir, main page]

DE10210044A1 - Integrierte monolithische SOI-Schaltung mit Kondensator - Google Patents

Integrierte monolithische SOI-Schaltung mit Kondensator

Info

Publication number
DE10210044A1
DE10210044A1 DE10210044A DE10210044A DE10210044A1 DE 10210044 A1 DE10210044 A1 DE 10210044A1 DE 10210044 A DE10210044 A DE 10210044A DE 10210044 A DE10210044 A DE 10210044A DE 10210044 A1 DE10210044 A1 DE 10210044A1
Authority
DE
Germany
Prior art keywords
layer
capacitor
soi
silicon
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10210044A
Other languages
English (en)
Inventor
Wolfgang Schnitt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Intellectual Property and Standards GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Intellectual Property and Standards GmbH filed Critical Philips Intellectual Property and Standards GmbH
Priority to DE10210044A priority Critical patent/DE10210044A1/de
Priority to CNB038052849A priority patent/CN100379030C/zh
Priority to EP03704859A priority patent/EP1485954A2/de
Priority to PCT/IB2003/000726 priority patent/WO2003075361A2/en
Priority to JP2003573710A priority patent/JP2005519475A/ja
Priority to AU2003207385A priority patent/AU2003207385A1/en
Priority to US10/506,155 priority patent/US20050179077A1/en
Publication of DE10210044A1 publication Critical patent/DE10210044A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

Integrierte monolithische Schaltung in SOI-Bauweise, ausgerüstet mit einem SOI-Substrat, das eine Isolierschicht und eine Silizium-Halbleiterschicht mit monokristallinen Bereichen umfasst, und mit einem Kondensator, der eine Grundelektrode, die aus einem monokristallinen Bereich der Silizium-Halbleiterschicht und einer ein Silizid enthaltenden Schicht gebildet ist, ein über der ein Silizid enthaltenden Schicht gebildetes Kondensator-Dielektrikum und eine über dem Kondensator-Dielektrikum gebildete Deckelelektrode umfasst.

Description

  • Die Erfindung betrifft eine integrierte monolithische Schaltung in SOI-Bauweise, die ein SOI-Substrat und einen Kondensator mit einer Grundelektrode, mit einem Dielektrikum und mit einer Deckelektrode umfasst.
  • Ein zentrales Problem integrierter Schaltungen in konventioneller Bauweise ist die Verschlechterung der elektrischen Eigenschaften der aktiven und passiven Bauelemente mit zunehmender Strukturfeinheit durch parasitäre Kapazitäten vom jeweiligen Bauelement zum Siliziumsubstrat und zwischen den Bauelementen.
  • Die SOI-Bauweise (SOI = Silicon on Insulator) stellt eine Lösung dieses Problems dar, indem jedes einzelne Bauelement in einer dünnen, vollständig isolierten Siliziuminsel hergestellt wird. Infolge der fehlenden Verbindung zwischen den Inseln kann kein Latchup-Effekt eintreten und da die aktive Funktion der Transistoren auf den dünnen Siliziumfilm beschränkt ist, mildern sich die Kurzkanaleffekte. Außerdem erlaubt die SOI-Technik die Integration von passiven Komponenten, wie Kondensatoren, Spulen und Widerstände, in die integrierten Schaltung, dadurch kann der Integrationsgrad der Schaltung erhöht werden.
  • Es sind zahlreiche Kondensatorstrukturen für integrierte Schaltungen in Abhängigkeit von der erwünschten speziellen Schaltungsanwendung bekannt. Der einfachste Kondensator ist eine in Sperrrichtung vorgespannte Diode, deren Kapazität jedoch in hohem Maße von der anliegenden Spannung abhängt.
  • Günstige Eigenschaften bietet ein Kondensator, der aus zwei Elektroden, die gegeneinander durch ein Dielektrikum isoliert sind, besteht und auf einer dicken SiO2-Schicht des Substrates aufgebaut ist. Seine Grundelektrode besteht üblicherweise aus polykristallinem hochdotiertem Silizium, das Dielektrikum aus Siliziumnitrid und die Deckelektrode aus der üblichen Metallisierung. Durch die Unterlage aus SiO2 entfällt der vor allem bei hohen Temperaturen störende Reststrom eines pn-Überganges.
  • Weiterhin stehen in der Halbleitertechnologie als Kondensatoren in integrierten monolithischen Schaltungen Substrat/Polysilizium-, Substrat/Aluminium-, Polysilizium/Aluminium- und Metall/Metall-Bauformen zur Schaltungsintegration zur Verfügung.
  • Obwohl die verminderte Störkapazität ein Grund für die Einführung der SOI-Bauweise ist, existieren trotzdem weiterhin Störkapazitäten zwischen dem Substrat und den Schaltungsbauelementen in der Halbleiterschicht. Insbesondere passive Schaltungsbauelemente wie die Kondensatoren, die hinsichtlich ihrer Dimension wesentlich größer als typische aktive Schaltungsbauelemente sind, sind dementsprechend anfälliger hinsichtlich der Wirkung der Störkapazität. Während sich die Abmessungen der aktiven Bauelemente dem Sub-0.5 µm-Bereich nähern, ist es unwahrscheinlich, dass passive Bauelemente je kleiner als 100 µm werden. Deshalb sind Kondensatoren bei drahtlosen Kommunikationsanwendungen, bei denen solche und andere passive Schaltungsbauelemente gewöhnlich notwendig sind, typischerweise 100 mal größer als jedes aktive Schaltungsbauelement.
  • Die nachteiligen Folgen der Störkapazität beeinflussen durch die Reduzierung des Q- Faktors der passiven Komponenten die Schaltungsleistung und vergrößern den Gesamtschaltungsverlust. Die Störkapazität addiert sich darüber hinaus zu jeglichen Designkapazitäten, wodurch die Schaltungsleistung verschlechtert wird. Diese Probleme werden besonders deutlich, wenn die integrierte Schaltung bei Hochfrequenzen betrieben wird, wie sie typischerweise in modernen RF-Kommunikationsschaltungen und digitalen, integrierten Hochgeschwindigkeitsschaltungen angetroffen werden.
  • Deshalb besteht Bedarf an der Reduzierung der Störkapazitäten in integrierten monolithischen Schaltungen in SOI-Bauweise, die für RF- und andere Hochfrequenzanwendungen genutzt werden.
  • Aus WO 0057484 ist ein Kondensator in einer integrierten Schaltung bekannt, der ein SOI-Substrat, eine dotierte Epitaxieschicht eines ersten Leitfähigkeitstyps, die auf dem SOI-Substrat gebildet ist und die erste Kondensatorplatte bildet, eine Oxidschicht, die auf der dotierten Epitaxieschicht gebildet ist und als dielektrische Schicht des Kondensators verwendet wird, und eine Polysiliziumschicht, die auf der Oxidschicht gebildet ist und als zweite Kondensatorplatte verwendet wird, umfasst.
  • Die Dotierung der Epitaxieschicht für die erste Kondensatorplatte (Kondensatorelektrode) des genannten Standes der Technik erhöht zwar deren Leitfähigkeit, es wird aber bei weitem nicht die Leitfähigkeit eines Metalls erreicht. Da die untere Siliziumschicht in üblichen integrierten Schaltungen in SOI-Bauweise in ihrer Dicke auf weniger als 1.5 µm beschränkt ist, ist der Anschlusswert eines solchen Kondensators immer noch so hoch, dass eine integrierte monolithische Schaltung mit einem solchen Kondensator für Anwendungen im Hochfrequenzbereich von mehreren hundert Megahertz bis zu Gigahertz nicht geeignet ist.
  • Es ist eine Aufgabe der vorliegenden Erfindung eine integrierte monolithische Schaltung in SOI-Bauweise mit einem integrierten Kondensator zur Verfügung zu stellen, die als Hochfrequenzschaltung geeignet ist.
  • Erfindungsgemäß wird die Aufgabe gelöst durch eine integrierte monolithische Schaltung in SOI-Bauweise, ausgerüstet mit einem SOI-Substrat, das eine Isolierschicht und eine Silizium -Halbleiterschicht mit monokristallinen Bereichen umfasst, und mit einem Kondensator, der eine Grundelektrode, die aus einem monokristallinen Bereich der Silizium-Halbleiterschicht und einer ein Silizid enthaltenden Schicht gebildet ist, ein über der ein Silizid enthaltenden Schicht gebildetes Kondensator-Dielektrikum, und eine über dem Kondensator-Dielektrikum gebildete Deckelektrode umfasst.
  • Ein Vorteil gemäß der vorliegenden Erfindung besteht darin, dass der Serienwiderstand der Grundelektrode des Kondensators signifikant im Vergleich zu den Kondensatoren des Standes der Technik verringert wird.
  • Ein Maß für den frequenzabhängigen Energieverlust und damit für die Tauglichkeit des Kondensators für Hochfrequenzanwendungen ist der Gütefaktor Q ~ 2πC/R. Die ein Silizid enthaltende Schicht ist eine kristalline Schicht mit metallähnlicher Leitfähigkeit. Daher ist der Energieverlust durch die Silizidschicht geringer als es in der dotierten Epitaxieschicht des Standes der Technik der Fall ist. Als Ergebnis ist der Anschlusswiderstand des Kondensators ~R erniedrigt und der Gütefaktor Q verbessert.
  • Außerdem werden die Stabilitätsprobleme, die bei dotierten Elektroden auftreten können, vermieden.
  • Der Kondensator in der erfindungsgemäßen integrierten monolithischen Schaltung ist spannungsunabhängig, weil wegen des monokristallinen Siliziumsubstrates die Weite der Raumladungszone begrenzt ist.
  • Die Grundelektrode des Kondensators ist temperaturunempfindlich, so dass für die Bildung des Kondensator-Dielektrikums CVD-Prozesse, deren Abscheidetemperaturen oberhalb 600°C liegen, genutzt werden können.
  • Nach einer bevorzugten Ausführungsform der Erfindung enthält das Kondensator- Dielektrikum ein dielektrisches Material aus der Gruppe Siliziumnitrid, Siliziumoxid und Siliziumoxinitrid und ist durch einen LPCVD-Verfahren bei einer Abscheidetemperatur T oberhalb 600°C gebildet.
  • Es kann auch bevorzugt sein, dass das Kondensator-Dielektrikum einen Schichtverbund aus Schichten, die ein dielektrisches Material aus der Gruppe Siliziumnitrid, Siliziumoxid und Siliziumoxidnitrid enthalten, umfasst.
  • Es kann weiterhin bevorzugt sein, dass das Kondensator-Dielektrikum ein dielektrisches Material aus der Gruppe TiOx, Ta2O5, AlN, Bariumtitanat, Bleititanat und Blei-Lanthan- Zirkontitanat enthält.
  • Im Rahmen der vorliegenden Erfindung kann es bevorzugt sein, dass die ein Silizid enthaltende Schicht ein Silizid aus der Gruppe der Silizide TiSi2, MoSi2, WSi2, TaSi2, PtSi, PdSi2, CoSi2, NbSi2, NiSi2 und der Silizide der seltenen Erden enthält. Diese Silizide besitzen eine niedrige elektrische Leitfähigkeit, lassen sich leicht herstellen, bilden glatte Oberflächen und sind korrosionsbeständig.
  • Es ist besonders bevorzugt, dass das Material der Deckelektrode ein Metall umfasst. Insbesondere eine Deckelektrode aus Aluminium ist wirtschaftlich herstellbar und hat den Vorteil, dass sie den Kompatibilitätserfordernissen maximal Rechnung trägt.
  • Bei dem Kondensator gemäß WO 0057484 ist die obere Elektrode aus einer dotierten polykristallinen Siliziumschicht ausgebildet. Der Dotierstoff in dieser dotierten polykristallinen Siliziumschicht wird aufgrund der nachfolgenden Wärmebehandlung in die Kondensatorisolierschicht diffundiert, was in einer Störung der Schichtqualität der Kondensatorisolierschicht resultiert, wodurch die Kapazität und die Durchbruchspannung vermindert werden. Dies wird durch die erfindungsgemäße Lösung vermieden.
  • Es kann auch bevorzugt sein, dass die integrierte monolithische Schaltung einen Kontaktdurchbruch (Via) zu der Grundelektrode umfasst.
  • Die Erfindung kann anhand von zehn Figuren weiter erläutert werden.
  • Fig. 10 zeigt einen Ausschnitt aus einer erfindungsgemäßen integrierten Schaltung mit Kondensator im Querschnitt.
  • Fig. 1 bis 9 zeigen einen Ausschnitt aus einer erfindungsgemäßen integrierten Schaltung mit Kondensator im Querschnitt, die die Herstellung eines Kondensators gemäß der vorliegenden Erfindung veranschaulichen.
  • Die integrierte monolithische Schaltung umfasst aktive und passive Bauelemente. Die Ausbildung der aktiven Schaltungsbauelemente ist üblich und auf ihre Erläuterung wird verzichtet.
  • Wie in Fig. 1 gezeigt, beginnt die Fertigung der erfindungsgemäßen Schaltung mit der Herstellung des SOI-Substrates, d. h. mit Bildung einer Siliziumschicht 201, die eine einkristalline Monosiliziumschicht ist, und einer isolierenden vergrabenen Oxidschicht 101 auf einem Silizium-Handhabungssubstrat 100. Die einkristalline Monosiliziumschicht 201 und die Isolationsschicht bilden zusammen das Silicon-on-Insulator-(SOI)- Substrat.
  • Das SOI-Substrat kann durch jede der herkömmlichen Herstellungsverfahren hergestellt werden. Ein erfolgreiches Verfahren zur Herstellung von SOI-Substraten von hoher Qualität ist das SIMOX-Verfahren. Es beruht auf der Hochdosis-Ionenimplantation von Sauerstoff in schwach dotierte n- oder p-leitende Siliziumwafer, um unterhalb der Scheibenoberfläche eine vergrabene, elektrisch isolierende Schicht aus SiO2 herzustellen.. Alternativ kann das SOI-Substrat durch Waferbonding erzeugt werden, für die Ausgangspunkt zwei thermisch oxidierte Siliziumscheiben sind, die unter Druck zusammengepresst werden, und durch anodisches oder thermisches Bonden mechanisch fest verbunden werden. Durch Abätzen einer der beiden Scheiben auf wenige Mikrometer Dicke entsteht eine kristalline Siliziumschicht auf einem SiO2-Isolator.
  • Ein weiteres bekanntes und geeignetes Verfahren zur Herstellung des SOI-Substrates ist. die FIPOS (Full Isolation by Porous Oxidized Silicon)-Technologie, die die hohe Oxidationsrate poröser Siliziumschichten zur Erzeugung von einkristallinen Siliziuminseln in einem Oxidisolator nutzt.
  • Weitere geeignete, aber aufwendige Verfahren zur Erzeugung des SOI-Substrates sind das ELO (Epitaxial Lateral Overgrowth)-Verfahren, bei dem eine thermisch gewachsenen Oxidschicht auf einer Siliziumscheibe zu Inseln strukturiert wird, die im nachfolgenden Epitaxieprozess ausgehend vom Siliziumsubstrat durch ein laterales Kristallwachstum überzogen werden, und das SOS-Verfahren, das eine Heteroepitaxieverfahren ist, bei der auf kristallinen Isolatoren, wie Saphir oder Spinell mit Hilfe der Siliziumepitaxie eine einkristalline Siliziumscheibe aufgewachsen wird.
  • Grundsätzlich lässt sich ein SOI-Substrat auch durch ein Rekristallisationsverfahren erzeugen, bei dem hochreines Silizium als polykristalliner Siliziumfilm auf einem isolierenden Substrat abgeschieden und nachfolgend durch ein Rekristallisationsverfahren mit energiereicher Strahlung in einkristallines Silizium umgewandelt wird. Sämtliche Rekristallisationsverfahren liefern aber nur SOI-Substrate begrenzter Qualität, da die Größe der einkristallinen Bereiche maximal wenige Quadratzentimeter beträgt.
  • Die Dicke der vergrabenen Oxidschicht (Isolierschicht) liegt bevorzugt zwischen 0.3 und 3 µm, die Dicke der einkristallinen Siliziumschicht zwischen 0.1 und 4 µm.
  • Es wird auf Fig. 2 Bezug genommen. Die Herstellung der integrierten Bauelemente beginnt ausgehend von dem SOI-Substrat zunächst mit der Strukturierung - mit Photolack als Maske - der einkristallinen Monosiliziumschicht für die Grundelektrode des Kondensators. Dabei bieten sich zwei Varianten der Prozessführung an:
    • a) im Trockenätzverfahren kann das Silizium vollständig zwischen den Inseln für die Elektroden und andere aktive und passive Schaltungsbauelemente entfernt werden;
    • b) ca. 55% der Filmdicke des einkristalline Siliziums wird im Trockenätzverfahren entfernt und die Restschicht anschließend im LOCOS-Verfahren zwischen den Inseln in ein Oxid umgewandelt.
  • Es folgt die Dotierung der Inseln aus einkristallinem Monosilizium entsprechend der aufzunehmenden Transistoren mit Bor bzw. Phosphor. Die Inseln für die Grundelektroden 201 werden bevorzugt mit Antimon dotiert. Diese Implantationen lassen sich über die Ionenenergie gesteuert, gezielt oberflächennah, zentral oder an der Rückseite der einkristallinen Siliziumschicht einbringen.
  • Nachdem diese Verarbeitungsschritte abgeschlossen sind, wird eine relativ dicke erste Isolationsschicht aus einem ersten Isolierungsmaterial 301 über der Oberfläche des Bauteils abgeschieden. Durch diese dicke isolierende Schicht wird der Kondensator gegen die weiteren auf dem Substrat integrierten Komponenten abgegrenzt. Beispielsweise kann dafür eine Siliziumoxydschicht durch chemische Abscheidung aus der Dampfphase unter Verwendung einer TEOS-(Tetra-Äthyl-Ortho-Silikat)-Gasquelle bis zu einer Dicke von angenähert 3000 Angström abgeschieden werden. Als nächstes wird eine in den Figuren nicht gezeigte Photolackätzmaske über der Isolierschicht ausgebildet und ein Teil der Isolierschicht wird entfernt, wodurch sich eine Öffnung in der Isolierschicht ergibt. Die Isolationsschicht wird vorzugsweise in einer im wesentlichen isotropen Weise mit einer Fluorwasserstoff- haltigen Säure nass geätzt. Sie kann auch anisotrop durch reaktives Ionenätzens (RIE) unter Verwendung von CF4 als Quellengas geätzt werden, wenn die Isolationsschicht aus Siliziumoxid besteht.
  • In Fig. 3 ist gezeigt, dass durch diesen Ätzvorgang in der Ätzgrube 231 ein Teil der Oberfläche der Monosiliziumschicht freigelegt ist.
  • Es wird auf Fig. 4 Bezug genommen. Anschließend wird ein Teil der Ätzgrube 231 mit einer ein Silizid enthaltenden Schicht 202 wieder aufgefüllt.
  • Silizide sind Metall/Siliziumverbindungen, die in der Siliziumtechnologie als temperaturstabile niederohmige Leitbahnen und Kontakte Verwendung finden. Für die Wahl des Metalls für die ein Silizid enthaltende Schicht gibt es zahlreiche Möglichkeiten. Am häufigsten werden die Silizide MoSi2, Wsi2, TaSi2 und TiSi2 sowie PtSi und PdSi2 angewandt. Daneben sind noch CoSi2, NbSi2, NiSi2 und die Silizide der seltenen Erden zu nennen. Im Rahmen der vorliegenden Erfindung bevorzugte Ausführungsformen benutzen Titan oder Kobalt.
  • Für die Herstellung von Silizidschichten stehen insbesondere folgende Verfahren zur Verfügung:
    • - Salizidierung
    • - Aufdampfen eines Metalls auf Silizium mit anschließender Reaktion bei erhöhter Temperatur
    • - Kathodenzerstäubung (Sputtern)
    • - Abscheidung aus der Gasphase (CVD-Verfahren)
    • - Molekularstrahlepitaxie und
    • - Ionenimplantation.
  • Nach einem bevorzugten Herstellungsverfahren wird die ein Silizid enthaltende Schicht durch Salizidierung hergestellt. Dazu wird zunächst durch Sputtern über das gesamte Bauteil eine Metallschicht, bevorzugt aus Titan, auf dem Monosilizium gebildet. Danach erfolgt die eigentliche Silizidierung. Durch eine erste Temperaturbehandlung bildet sich durch Reaktion mit dem Monosilizium ein Silizid erster Phase auf dem Abschnitt mit Kontakt zur Monosiliziumschicht 201. Eine Reaktion mit der SiO2- haltigen Isolationsschicht findet nicht statt. Im nächsten Schritt wird das nicht zu Silizid umgewandelte Metall selektiv entfernt. In einer zweiten Temperaturbehandlung wird das Silizid erster Phase endgültig siliziert und nimmt dabei einen minimalen spezifischen Widerstand an. Durch die Salizidierung als Herstellverfahren werden zusätzliche teure Photolithographie-Schritte vermieden.
  • Nach einem anderen Herstellungsverfahren kann die ein Silizid enthaltenden Schicht auf dem Monosilizium durch Kathodenzerstäubung erzeugt werden. Dazu wird durch Sputtern durch eine Maske zunächst eine Metallschicht, bevorzugt aus Titan, auf dem Monosilizium gebildet. Danach erfolgt die eigentliche Silizidierung durch eine Wärmebehandlung, wie zum Beispiel ein Glühen bei einer Temperatur von 820°C für 30 Sekunden in einer Stickstoffatmosphäre. Als Ergebnis wird eine feinkristalline ein Silizid enthaltende Schicht 202 auf dem Abschnitt der Monosiliziumschicht 201 ausgebildet, so dass die ein Silizid enthaltende Schicht 202 in Kontakt mit der Insel aus Monosilizium ist.
  • Nach einem anderen Herstellungsverfahren kann für die ein Silizid enthaltende Schicht w das CVD-Verfahren angewandt werden.
  • Die ein Silizid enthaltende Schicht ist typisch 0.1 bis 0.2 µm dick und erreicht damit einen Schichtwiderstand zwischen 0.7 und 1.8 Ω/square einen Wert, der um ein bis zwei Größenordnungen niedriger als bei hochdotiertem Monosilizium dieser Schichtdicke ist.
  • Auf diesen Unterbau werden die zweite und dritte Isolationsschicht 302, 303 und das Kondensator-Dielektrikum 220 aufgebracht.
  • Die auf der ersten Isolationsschicht aufliegende zweite Isolationsschicht ist üblicherweise auch eine relativ dicke Schicht. Es kann dafür ebenfalls eine Siliziumoxydschicht durch chemische Abscheidung aus der Dampfphase unter Verwendung einer TEOS- (Tetra-Äthyl-Ortho-Silikat)-Gasquelle bis zu einer Dicke von angenähert 3000 Angström abgeschieden werden.
  • Es wird nun auf Fig. 5 Bezug genommen. Durch photolithografische Strukturierung einer Lackmaske über der zweiten Isolationsschicht 302 wird nun eine Öffnung in der zweiten Isolationsschicht 302 so ausgebildet, dass ein Abschnitt der Oberfläche der Grundelektrode wieder freigelegt wird.
  • Beim Ätzen der Öffnung in der zweiten Isolationsschicht 302 sollte ein groß dimensionierter Rand sichergestellt werden, um Platz für das Kontaktloch für die Oberflächenkontaktierung zu der Grundelektrode zu schaffen
  • Wie in Fig. 6 gezeigt, wird dann das Kondensator-Dielektrikum 220 gebildet. In einer bevorzugten Ausführungsform ist besteht das Kondensator-Dielektrikum aus einer Siliziumnitridschicht, die in einem Low-Pressure-CVD-Verfahren hergestellt wird, beispielsweise bei 300-400 Millitorr bei 700 bis 800°C aus SiH2Cl2 und NH3. Das Dielektrikum 220 ist vorzugsweise dünn und weist eine Dicke zwischen ungefähr 10 und 100 nm auf.
  • Ein geeignetes Dielektrikum kann auch beispielsweise eine Oxidschicht sein, die durch ein HTO-(High Temperature Oxide)-Verfahren gemäß der Reaktionsgleichung

    SiH2CL2 + 2 N2O → SiO2 + Gase

    zwischen 800 und 900°C erzeugt gebildet wird. Alternativ kann eine Serie von dünnen Dielektrikumsschichten, die aus Siliziumnitrid von ungefähr 70 Angström und Siliziumoxid von etwa 20 Angström bestehen und ein Zweischicht-"NO"-Dielektrikum bilden, oder aus einer sehr dünnen Schicht aus Siliziumoxid, Siliziumnitrid und Siliziumoxid ("ONO"-Dielektrikum) bestehen, für das Dielektrikum verwendet werden. Andere eine hohe Dielektrizitätskonstante aufweisende Filme können ebenfalls verwendet werden. Beispielsweise ist es wahrscheinlich, dass TiOx, Ta2O5, AlN oder Bariumtitanat, Bleititanat und Blei-Lanthan-Zirkontitanat Bariumtitanat bevorzugt werden können, wenn diese Materialien mit ausreichender Gleichförmigkeit und Zuverlässigkeit hergestellt werden können.
  • Das Kondensator-Dielektrikum wird auf der gesamten Oberfläche so ausgebildet, dass sie durch die Öffnung 231 in Kontakt mit einem Abschnitt der Oberfläche der unteren Elektrode steht.
  • Danach wird Kondensator-Dielektrikumsschicht, wie in Fig. 7 gezeigt, durch Photolithographie in einer gewünschten Gestalt gemustert. Insbesondere wird das Kondensator-Dielektrikum in dem Bereich entfernt, in dem später der Kontakt zur Grundelektrode gebildet wird.
  • Wie in Fig. 8 gezeigt wird anschließend eine dritte Isolationsschicht 303 aufgebracht. Die dritte Isolationsschicht ist üblicherweise eine Siliziumdioxidschicht, die durch ein Plasma-Enhanced-Verfahren mit einer Plasmaanregung von beispielsweise 380 kHz und 15 kW bei 300 bis 350°C aus SiH4 und N2O erzeugt wird.
  • Für die Abscheidung des Siliziumoxids stehen auch eine Reihe von anderen Verfahren zur Verfügung, z. B. die Abscheidung aus Tetraethylorthosilikat in einem Heißwandreaktor, die Abscheidung aus Silan und Sauerstoff in einem CVD-Verfahren bei niedrigen Temperaturen, die Abscheidung aus Silan und einer Stickstoffsauerstoffverbindung bei höheren Temperaturen oder die Abscheidung in einem Spin-on Verfahren aus entsprechenden Ausgangsverbindungen (Spin-On-Glass). Für die dritte Isolationsschicht kann auch Polyimid oder BCB verwendet werden.
  • Man kann auch andere Materialkombinationen für den Schichtaufbau der drei Isolationsschichten 301, 302 und 303 wählen. Es müssen jedoch eine Reihe von Verträglichkeitsbedingungen erfüllt sein, insbesondere hinsichtlich Diffusion, Haftung, selektiver Ätzbarkeit wie oben beschrieben, mechanischer und thermischer Spannungen.
  • Durch Strukturierung der Isolationsschichten wird ein Abschnitt der Oberfläche des Kondensator-Dielektrikums wieder freigelegt. Ein zweiter Abschnitt legt den Kontaktbereich 241 zur silizidierten Grundelektrode frei.
  • In einem weiteren Verfahrensschritt wird die Metallisierung aufgebracht, im allgemeinen durch Sputtern von hochreinem Aluminium. Andere geeignete Metalle sind Kupfer, Wolfram und Aluminiumlegierungen mit Silizium und Kupfer.
  • Nach einer bevorzugten Ausführungsform wird ein Metall, z. B. Aluminium abgeschieden und strukturiert, um die Kontakte 240 und 230 zu formen. Als optimal hat sich eine Aluminiumschicht aus hochreinem Aluminium erwiesen, die bei möglichst geringem Restgasdruck, d. h. auch ohne Reaktionsgas, aufgestäubt wird. Man erhält auf diese Weise bei Schichtdicken von 1,2 µm Flächenwiderstände von Rf < 0,025 Ohm.
  • Zur Unterdrückung von Spikes-Bildung kann der Kontakt 240 zur Grundelektrode zwischen der ein Silizid enthaltenden Schicht und der Metallisierung noch eine Diffusionsbarriereschicht umfassen.
  • Es können aber auch zahlreiche herkömmliche Materialien verwendet werden, um die Deckelektrode zu bilden. Für Fachleute ist es klar, dass die Deckelektrode alternativ eine Polysiliziumschicht unter einer Metallschicht in Kontakt mit dem Kondensator- Dielektrikum enthalten kann, wie sie auch in einer Doppel-Polysilizium-Kondensatorstruktur verwendet wird.
  • Schließlich wird die Metallisierung im allgemeinen noch durch eine Schutzschicht vor mechanischem Angriff, Korrosion und Ionenkontaminierung geschützt. Dazu wird das Bauteil mit einer Schicht aus durch ein PECVD-Verfahren abgeschiedenes Siliziumnitrid oder SiO2, aus Phosphorsilikatglas, BCB oder Polyimid abgedeckt.
  • Fig. 9 veranschaulicht einen voll ausgebildeten Kondensator gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung in Querschnittsansicht.
  • Auf einem SOI-Substrat 100 ist die Deckschicht 201 aus monokristallinem Silizium dotiert und zu einer Elektrodengrundschicht für die Grundelektrode des Kondensators geformt. Auf der Elektrodengrundschicht ist eine ein Silizid enthaltende Schicht 202 abgeschieden. Die Grundelektrode weist eine gestapelte Struktur aus einer dotierten Monosiliziumschicht und einer ein Silizid enthaltenden Schicht auf. Eine dielektrische Trennschicht für das Kondensator-Dielektrikum 220 bedeckt die Grundelektrode. Auf der dielektrischen Trennschicht ist die Deckelektrode 230 angeordnet. Über eine Via ist ein Oberflächenkontakt für die Grundelektrode gebildet. Die beiden Elektroden und die dielektrische Trennschicht für das Kondensator-Dielektrikum bilden den Kondensator. Die Grundelektrode ist ebenso wie die Deckelektrode über einen Oberseitenkontakt mit der Potentialquelle verbunden.

Claims (8)

1. Integrierte monolithische Schaltung in SOI-Bauweise, ausgerüstet mit einem SOI- Substrat, das eine Isolierschicht und eine Silizium-Halbleiterschicht mit monokristallinen Bereichen umfasst, und mit einem Kondensator, der eine Grundelektrode, die aus einem monokristallinen Bereich der Silizium-Halbleiterschicht und einer ein Silizid enthaltenden Schicht gebildet ist, ein über der ein Silizid enthaltenden Schicht gebildetes Kondensator-Dielektrikum, und eine über dem Kondensator-Dielektrikum gebildete Deckelektrode umfasst.
2. Integrierte monolithische Schaltung in SOI-Bauweise gemäß Anspruch 1, dadurch gekennzeichnet, dass das Kondensator-Dielektrikum ein dielektrisches Material aus der Gruppe Siliziumnitrid, Siliziumoxid und Siliziumoxidnitrid enthält.
3. Integrierte monolithische Schaltung in SOI-Bauweise gemäß Anspruch 1, dadurch gekennzeichnet, dass das Kondensator-Dielektrikum einen Schichtverbund aus Schichten, die ein dielektrisches Material aus der Gruppe Siliziumnitrid, Siliziumoxid und Siliziumoxidnitrid enthalten, umfasst.
4. Integrierte monolithische Schaltung in SOI-Bauweise gemäß Anspruch 1, dadurch gekennzeichnet, dass das Kondensator-Dielektrikum ein dielektrisches Material aus der Gruppe TiOx, Ta2O5, AlN, Bariumtitanat, Bleititanat und Blei-Lanthan-Zirkontitanat enthält.
5. Integrierte monolithische Schaltung in SOI-Bauweise gemäß Anspruch 1, dadurch gekennzeichnet, dass das Kondensator-Dielektrikum durch ein LPCVD-Verfahren bei T > 600°C gebildet ist.
6. Integrierte monolithische Schaltung in SOI-Bauweise gemäß Anspruch 1, dadurch gekennzeichnet, dass die ein Silizid enthaltende Schicht ein Silizid aus der Gruppe der Silizide TiSi2, MoSi2, Wsi2, TaSi2, PtSi, PdSi2, CoSi2, NbSi2, NiSi2 und der Silizide der seltenen Erden enthält.
7. Integrierte monolithische Schaltung in SOI-Bauweise gemäß Anspruch 1, dadurch gekennzeichnet, dass das Material der Deckelektrode ein Metall umfasst.
8. Integrierte monolithische Schaltung in SOI-Bauweise gemäß Anspruch 1, dadurch gekennzeichnet, dass sie einen Kontaktdurchbruch (Via) zu der Grundelektrode umfasst.
DE10210044A 2002-03-07 2002-03-07 Integrierte monolithische SOI-Schaltung mit Kondensator Withdrawn DE10210044A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10210044A DE10210044A1 (de) 2002-03-07 2002-03-07 Integrierte monolithische SOI-Schaltung mit Kondensator
CNB038052849A CN100379030C (zh) 2002-03-07 2003-02-26 具有电容器的单片集成soi电路
EP03704859A EP1485954A2 (de) 2002-03-07 2003-02-26 Monolithische integrierte soi-schaltung mit kondensator
PCT/IB2003/000726 WO2003075361A2 (en) 2002-03-07 2003-02-26 Monolithic integrated soi circuit with capacitor
JP2003573710A JP2005519475A (ja) 2002-03-07 2003-02-26 キャパシタを備えたモノリシック集積ｓｏｉ回路
AU2003207385A AU2003207385A1 (en) 2002-03-07 2003-02-26 Monolithic integrated soi circuit with capacitor
US10/506,155 US20050179077A1 (en) 2002-03-07 2003-02-26 Monolithic integrated soi circuit with capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10210044A DE10210044A1 (de) 2002-03-07 2002-03-07 Integrierte monolithische SOI-Schaltung mit Kondensator

Publications (1)

Publication Number Publication Date
DE10210044A1 true DE10210044A1 (de) 2003-09-18

Family

ID=27762762

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10210044A Withdrawn DE10210044A1 (de) 2002-03-07 2002-03-07 Integrierte monolithische SOI-Schaltung mit Kondensator

Country Status (7)

Country Link
US (1) US20050179077A1 (de)
EP (1) EP1485954A2 (de)
JP (1) JP2005519475A (de)
CN (1) CN100379030C (de)
AU (1) AU2003207385A1 (de)
DE (1) DE10210044A1 (de)
WO (1) WO2003075361A2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605410B2 (en) * 2006-02-23 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102254821B (zh) * 2011-07-11 2012-12-19 中国科学院上海微系统与信息技术研究所 基于soi材料的mos电容器及其制作方法
US8916435B2 (en) * 2011-09-09 2014-12-23 International Business Machines Corporation Self-aligned bottom plate for metal high-K dielectric metal insulator metal (MIM) embedded dynamic random access memory
CN103904137A (zh) * 2014-03-21 2014-07-02 中国电子科技集团公司第十三研究所 Mos电容及其制作方法
US9793203B2 (en) 2015-10-02 2017-10-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolation device
US9812389B2 (en) 2015-10-01 2017-11-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolation device
US9847293B1 (en) * 2016-08-18 2017-12-19 Qualcomm Incorporated Utilization of backside silicidation to form dual side contacted capacitor
US10418438B2 (en) 2017-02-09 2019-09-17 Microchip Technology Incorporated Capacitor structure with an extended dielectric layer and method of forming a capacitor structure
CN110113022B (zh) * 2019-05-13 2023-09-26 南方科技大学 一种薄膜体声波谐振器及其制作方法
DE112020003302T5 (de) * 2019-09-17 2022-04-07 Murata Manufacturing Co., Ltd. Halbleitervorrichtung
EP3886162A1 (de) * 2020-03-26 2021-09-29 Murata Manufacturing Co., Ltd. Kontaktstrukturen in rc-netzwerkkomponenten
US11469169B2 (en) 2020-11-23 2022-10-11 Globalfoundries Singapore Pte. Ltd. High voltage decoupling capacitor and integration methods

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0185375B1 (ko) * 1989-05-23 1999-03-20 엔. 라이스 머레트 분리 금속 플레이트 캐패시터 및 이의 제조 방법
US5841182A (en) * 1994-10-19 1998-11-24 Harris Corporation Capacitor structure in a bonded wafer and method of fabrication
JPH1041468A (ja) * 1996-07-24 1998-02-13 Yokogawa Electric Corp Ｍｃｍ用シリコン基板とその製造方法
US6177716B1 (en) * 1997-01-02 2001-01-23 Texas Instruments Incorporated Low loss capacitor structure
EP0936678B1 (de) * 1998-02-16 2007-03-21 Infineon Technologies AG Schaltungsanordnung mit mindestens einem Kondensator und Verfahren zu deren Herstellung
JP2000208719A (ja) * 1999-01-19 2000-07-28 Seiko Epson Corp 半導体装置及びその製造方法
CN1129176C (zh) * 1999-08-17 2003-11-26 世界先进积体电路股份有限公司 介电层的制造方法
DE10124032B4 (de) * 2001-05-16 2011-02-17 Telefunken Semiconductors Gmbh & Co. Kg Verfahren zur Herstellung von Bauelementen auf einem SOI-Wafer
US6511873B2 (en) * 2001-06-15 2003-01-28 International Business Machines Corporation High-dielectric constant insulators for FEOL capacitors

Also Published As

Publication number Publication date
AU2003207385A8 (en) 2003-09-16
EP1485954A2 (de) 2004-12-15
AU2003207385A1 (en) 2003-09-16
CN100379030C (zh) 2008-04-02
US20050179077A1 (en) 2005-08-18
JP2005519475A (ja) 2005-06-30
WO2003075361A3 (en) 2003-12-31
WO2003075361A2 (en) 2003-09-12
CN1639877A (zh) 2005-07-13

Similar Documents

Publication Publication Date Title
DE102020130156B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112011100788B4 (de) Elektrisches Bauelement, insbesondere CMOS-Bauelement, und Verfahren zum Herstellen eines Halbleiterbauelements
US5565383A (en) Method for selective formation of silicide films without formation on vertical gate sidewalls using collimated sputtering
DE102016203640B4 (de) Bildung eines Kontakts mit Luft-Zwischenraum zur Reduzierung einer parasitären Kapazität
US5304506A (en) On chip decoupling capacitor
DE102020122828B4 (de) Halbleitervorrichtungen, aufweisend rückseitige durchkontaktierungen und verfahren zu deren bildung
DE3245276A1 (de) Verfahren zum ausbilden von submikrometer-merkmalen in halbleiterbauelementen
DE102015211087B4 (de) Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
DE102013108147B4 (de) Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen
DE69736460T2 (de) Verfahren zur Herstellung von gerichtet abgeschiedenem Silizid über Transistorelektroden
DE102020109608B4 (de) Dummy-finnen und verfahren zu deren herstellung
DE102020130171A1 (de) Abstandselemente für Halbleitervorrichtungen, welche rückseitige Stromschienen aufweisen
JPS6336566A (ja) 半導体装置の製造方法
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE10210044A1 (de) Integrierte monolithische SOI-Schaltung mit Kondensator
DE102004044619B4 (de) Kondensatorstruktur in Grabenstrukturen von Halbleiterbauteilen und Halbleiterbauteile mit derartigen Kondensatorstrukturen und Verfahren zur Herstellung derselben
DE19637189A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102020114867B4 (de) Verfahren
DE102023105425A1 (de) Halbleiterbauelemente mit rückseitiger stromdurchkontaktierung und verfahren zum bilden dieser
DE102021110397B4 (de) Source-/drainregionen und verfahren zu deren bildung
DE102021113003B4 (de) Nano-fet-halbleiterbauelement und verfahren zur bildung
EP2230684B1 (de) Herstellungsverfahren für integrierte Schaltungsanordnung mit niederohmigen Kontakten
DE102022100016A1 (de) Kontrolle von oberflächenschäden in dioden
JPS59195870A (ja) 半導体装置
TW200845390A (en) Semiconductor structure including stepped source/drain region

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee