DE10210744A1

DE10210744A1 - Gerät zum Testen von integrierten Schaltkreisen

Info

Publication number: DE10210744A1
Application number: DE10210744A
Authority: DE
Inventors: Hiroshi Sakayori
Original assignee: Agilent Technologies Japan Ltd
Current assignee: Agilent Technologies Inc
Priority date: 2001-03-30
Filing date: 2002-03-12
Publication date: 2002-10-31
Also published as: US20040178816A1; US20020140451A1; US6864699B2; JP2002296329A; US6737881B2

Abstract

Ein Gerät zum Testen von digitalen und analogen Signalen von einem integrierten Schaltkreis umfasst ein Addierglied oder ein Subtrahierglied 17, dem ein analoges Signal, das von dem integrierten Schaltkreis eines zu testenden Bauelements ausgegeben wird und ein Signal, das von einem Treiber 11 ausgegeben wird, zugeführt wird, einen Integrator 14, dem ein analoges Signal zugeführt wird, das von dem Addierglied oder Subtrahierglied 17 ausgegeben wird, einen Umschalter 22 zur selektiven Übertragung eines analogen Signals, das vom Integrator 14 ausgegeben wird, und eines digitales Signals, das von dem integrierten Schaltkreis an den Vergleicher 13 ausgegeben wird, und einen Umschalter 24 zur selektiven Übertragung eines Signals, das von einem Speicher 20 ausgegeben wird und eines Signals, das von einem Vergleicher 13 an den Treiber 11 ausgegeben wird. Mindestens einer der Umschalter 22, 24 wird abhängig davon betätigt, ob ein zu testendes Signal analog oder digital ist.

Description

Die vorliegende Erfindung betrifft ein Gerät zum Testen eines integrierten Schalt kreises (im Folgenden als "IC" bezeichnet), und insbesondere ein Gerät zum Testen eines IC, der sowohl digitale als auch analoge Schaltkreiskomponenten umfasst.

Ein herkömmliches Gerät zum Testen eines IC ist in Fig. 7 der beigefügten Zeich nungen gezeigt. Wie in Fig. 7 gezeigt, weist das herkömmliche Gerät zum Testen eines IC eine Stromversorgung 1, eine Steuereinheit 2, ein zeitbasiertes Synchro nisationssystem 3 zum Sychronisieren verschiedener Messkomponenten mit einem gegebenen Zeitsteuerungssignal und eine Geräteschnittstelle 4 zum Anschluss der Messkomponenten an ein zu testendes IC-Bauelement auf. Das herkömmliche Gerät zum Testen eines IC weist als Messkomponenten ebenfalls eine digitale E/A- Vorrichtung (häufig eine Vielzahl von E/A-Vorrichtungen) 5 zum Austausch von digitalen Signalen mit einem Digitalsignalanschluss des zu testenden IC- Bauelements zur Bestimmung, ob das zu testende IC-Bauelement akzeptabel ist oder nicht, einen Audio-Band-AWG (Generator für beliebige Wellenformen) 6 und einen Video-Band-AWG 7 zum Anlegen von bekannten Signalen an einen Analog signaleingangsanschluss des zu testenden IC-Bauelements und ein Audio-Band- Digitalisiergerät 8 und ein Video-Band-Digitalisiergerät 9 zur Erfassung eines Sig nals von einem Analogsignalausgangsanschluss des zu testenden Bauelements auf, um zu bestimmen, ob das zu testende IC-Bauelement akzeptabel ist oder nicht. Das herkömmliche IC-Testgerät kann eine Vielzahl von AWGs und eine Vielzahl von Digitalisiergeräten mit verschiedenen Bändern und verschiedenen Auflösungen aufweisen, abhängig von der verarbeiteten Signalfrequenz und dem erforderlichen Genauigkeitsgrad.

Zum Testen eines IC-Bauelements legt das herkömmliche IC-Testgerät ein vorher bestimmtes Signal an das zu testende IC-Bauelement an und vergleicht ein Aus gangssignal von dem zu testenden IC-Bauelement mit einem Erwartungswert. Zum Testen eines IC, der sowohl digitale als auch analoge Schaltkreiskomponenten um fasst, ist es notwendig, einen Digitalausgabetest unter Verwendung eines Digital vergleichers und einen Analogausgabetest unter Verwendung eines Analogver gleichers durchzuführen.

Insbesondere wird ein digitales Testsignal, das von einem Digitalsignalgenerator erzeugt wird, an den zu testenden IC angelegt, und ein analoges Signal, das von dem zu testenden IC ausgegeben wird, wird von einem Analog-Digital-Wandler in numerische Daten umgewandelt, die in einem Erfassungsspeicher gespeichert werden. Daraufhin verarbeitet ein Prozessor die numerischen Daten, die in dem Erfassungsspeicher gespeichert wurden, um die Parameter zu berechnen, die zur Auswertung der Analogausgabeeigenschaften des zu testenden ICs notwendig sind, und bestimmt unter Verwendung der Parameter, ob der zu testende IC akzeptabel ist oder nicht. Ein digitales Signal, das von dem zu testenden IC aus gegeben wird, wird von einem Digitalsignalauswertungsgerät mit einem Wert ver glichen, der von einem akzeptablen IC erwartet wird, um zu bestimmen, ob der zu testende IC akzeptabel ist oder nicht.

Gemäß dem oben genannten herkömmlichen Verfahren werden verschiedene Testeinheiten verwendet, um die digitalen und analogen Ausgabesignale von einem IC zu testen, der sowohl digitale als auch analoge Schaltkreiskomponenten umfasst. Daher ist es notwendig, einen derartigen IC mit zwei Testern zu testen, d. h. einem digitalen IC-Tester und einem analogen IC-Tester, oder mit einem einzi gen großen IC-Tester, der digitale und analoge Testschaltkreise umfasst.

Herkömmlicherweise muss das Testsystem optimale Testgeräte zur Verarbeitung jeweiliger Attribute (z. B. digitaler und analoger Art, Frequenzbänder, Auflösungen usw.) eines Signals aufweisen, das an ein zu testendes Bauelement angelegt wird oder von diesem ausgegeben wird. Des Weiteren erfordert das Testen einer Reihe von Bauelementen, dass eine Anzahl von Testgeräten mit verschiedenen Be triebseigenschaften zur Verfügung steht.

Bei jedem Test muss das Testgerät an die entsprechenden Anschlüsse des zu testenden Bauelements angeschlossen werden. Diese Anschlüsse müssen in Ab hängigkeit von dem zu messenden Bauteil eventuell verändert werden. Durch die Veränderung der Anschlüsse wird der Test zeitaufwendig, da sie verursacht, dass die mechanischen Anschlüsse, wie beispielsweise Relais, ein- und ausgeschaltet werden. Da sich die Auslegung der Anschlüsse von zu testenden Bauelementen im Allgemeinen von Bauelement zu Bauelement unterscheidet, ist es notwendig, An schlussvorrichtungen herzustellen, die für die jeweiligen zu testenden Bauelemente bestimmt sind.

Entsprechend dem jüngsten Trend von multifunktionellen ICs gibt es eine zu nehmende Anzahl von ICs, in die ein großer digitaler Schaltkreis und ein einfacher analoger Schaltkreis integriert sind. Die Herstellung eines großen analogen Test schaltkreises zur Verwendung mit ICs, die digitale und analoge Schalt kreiskomponenten umfassen, treibt die Kosten für das Testen von ICs in die Höhe.

Es ist eine Aufgabe der vorliegenden Erfindung, ein Gerät mit einer einfachen Kon struktion bereitzustellen, das die Funktionen und Leistungen aufweist, die von einer Vielzahl herkömmlicher Testgeräte ausgeführt wurden.

Gemäß der vorliegenden Erfindung wird ein Gerät zum Testen eines integrierten Schaltkreises in analogen und digitalen Komponenten eines zu testenden Bau elements geschaffen, indem ein analoges Signal und ein digitales Signal, die von dem integrierten Schaltkreis ausgegeben werden, überwacht werden, wobei das Gerät Folgendes umfasst: einen Vergleicher, einen Speicher zum Empfang eines Ausgangssignals von dem Vergleicher, einen Treiber zum Empfang eines Aus gangssignals von dem Speicher, ein Addierglied oder ein Subtrahierglied, das ein analoges Signal, das von dem integrierten Schaltkreis ausgegeben wird, und ein Signal, das vom Speicher ausgegeben wird, akzeptieren kann, einen Integrator, der ein analoges Signal akzeptiert, das von dem Addierglied oder dem Subtrahierglied ausgegeben wird, einen ersten Umschalter zur selektiven Übertragung eines analogen Signals, das vom Integrator ausgegeben wird, und eines digitalen Sig nals, das von dem integrierten Schaltkreis an den Vergleicher ausgegeben wird, und einen zweiten Umschalter zur selektiven Übertragung eines Signals, das vom Speicher ausgegeben wird, und eines Signals, das vom Vergleicher an den Treiber ausgegeben wird, wobei mindestens einer der Umschalter abhängig davon betätigt wird, ob ein zu testendes Signal von dem integrierten Schaltkreis des zu testenden Bauelements ein analoges Signal oder ein digitales Signal ist. Das Gerät kann des Weiteren einen dritten Umschalter und ein digitales Filter, die zwischen dem Ver gleicher und dem Speicher angeschlossen sind, zur Übertragung des Signals, das von dem Vergleicher über das digitale Filter selektiv an den Speicher ausgegeben wird, umfassen.

Die vorliegende Erfindung schafft ebenfalls ein Gerät zum Testen eines integrierten Schaltkreises in analogen und digitalen Komponenten eines zu testenden Bauele ments durch Überwachen eines analogen Signals und eines digitalen Signals, die von dem integrierten Schaltkreis ausgegeben werden, wobei das Gerät Folgendes umfasst: einen Vergleicher, einen Speicher zum Empfang eines Ausgangssignals von dem Vergleicher, einen Treiber zum Empfang eines Ausgangssignals von dem Speicher, ein Addierglied oder ein Subtrahierglied, das ein analoges Signal, das von dem integrierten Schaltkreis ausgegeben wird, und ein Signal, das vom Treiber ausgegeben wird, akzeptieren kann, einen Integrator, der ein analoges Signal akzeptiert, das von dem Addierglied oder dem Subtrahierglied ausgegeben wird, einen ersten Umschalter zur selektiven Übertragung eines analogen Signals, das vom Integrator ausgegeben wird, und eines digitalen Signals, das von dem integri erten Schaltkreis an den Vergleicher ausgegeben wird, und einen zweiten Um schalter zur selektiven Übertragung eines Signals, das vom Speicher ausgegeben wird, und eines Signals, das vom Vergleicher an den Treiber ausgegeben wird, wobei mindestens einer der Umschalter abhängig davon betätigt wird, ob ein zu testendes Signal von dem integrierten Schaltkreis des zu testenden Bauelements ein analoges Signal oder ein digitales Signal ist. Das Gerät kann des Weiteren einen dritten Umschalter und ein digitales Filter, die zwischen dem Vergleicher und dem Speicher angeschlossen sind, zur Übertragung des Signals, das von dem Vergleicher über das digitale Filter selektiv an den Speicher ausgegeben wird, umfassen. Das Gerät kann des Weiteren eine Verzögerungsschaltung umfassen, die zwischen dem Vergleicher und dem Addierglied oder dem Subtrahierglied angeschlossen ist. Das Gerät kann des Weiteren eine Verzögerungsschaltung umfassen, die zwischen dem Vergleicher und dem zweiten Umschalter angeschlossen ist. Bei dem Gerät kann der Treiber in einer Rückführschleife angeordnet sein, die sich von dem Vergleicher zu dem Addierglied oder dem Sub trahierglied erstreckt.

Das Testgerät gemäß der vorliegenden Erfindung kann eine Vielzahl von Bauteilen testen, ohne die Anschlüsse zwischen ihm selbst und dem zu testenden integrier ten Schaltkreis zu verändern. Wenn zu testende integrierte Schaltkreise An schlüsse in identischen Positionen aufweisen, kann das Testgerät verschiedene integrierte Schaltkreise testen, ohne die Anschlüsse zu verändern. Das Testgerät kann dementsprechend integrierte Schaltkreise zu verringerten Testkosten testen.

Während in der Praxis im Allgemeinen ein digitales Signal in ein Gerät eingegeben wurde und ein digitales Signal von diesem Gerät ausgegeben wurde, ermöglicht die vorliegende Erfindung, dass ein Testgerät ein digitales Signal eingibt und ausgibt und ebenfalls ein analoges Signal eingibt und ausgibt. Die Fähigkeit, ein digitales Signal und ein analoges Signal einzugeben und auszugeben vereint die Kompo nenten, die von der gestrichelten Linie in Fig. 7 eingeschlossen sind, d. h. die digi tale E/A-Einheit 5, den Audio-Band-AWG 6, den Video-Ba_nd-AWG 7, das Audio- Band-Digitalisiergerät 8 und das Video-Band-Digitalisiergerät 9.

Es folgt nun eine kurze Beschreibung der Zeichnungen:

Fig. 1(a) und 1(b) sind Blockdiagramme, die ein Messsystem zum Testen von analogen und digitalen Eingangssignalen und von analogen und digitalen Aus gangssignalen gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigen;

Fig. 2 ist ein Blockdiagramm eines gesamten IC-Testers des Messsystems, das in Fig. 1 gezeigt ist;

Fig. 3 ist ein Blockdiagramm, das die Art und Weise zeigt, in der das Messsystem, das in Fig. 2 gezeigt ist, arbeitet, wenn ein digitales Signal darin eingegeben wird und daraus ausgegeben wird;

Fig. 4 ist ein Blockdiagramm, das die Art und Weise zeigt, in der das Messsystem, das in Fig. 2 gezeigt ist, arbeitet, wenn ein analoges Signal darin eingegeben wird;

Fig. 5 ist ein Blockdiagramm, das die Art und Weise zeigt, in der das Messsystem, das in Fig. 2 gezeigt ist, arbeitet, wenn ein analoges Signal daraus ausgegeben wird;

Fig. 6 ist ein Blockdiagramm eines Messsystems gemäß einer zweiten Aus führungsform der vorliegenden Erfindung, das des Weiteren die Funktionen eines Umschalters und eines digitalen Filters umfasst, die zu dem in Fig. 2 gezeigten Messsystem hinzugefügt sind;

Fig. 7 ist ein Blockdiagramm eines herkömmlichen IC-Testsystems, das einen Ab schnitt, der von der strichpunktierten Linie eingeschlossen ist, und einen digitalen E/A-Kanal umfasst, die gemäß der vorliegenden Erfindung durch eine einzige Geräteeinheit zu implementieren sind;

Fig. 8 ist ein Blockdiagramm, das die Art und Weise zeigt, in der das Messsystem, das in Fig. 6 gezeigt ist, arbeitet, wenn ein digitales Signal darin eingegeben und daraus ausgegeben wird;

Fig. 9 ist ein Blockdiagramm, das die Art und Weise zeigt, in der das Messsystem, das in Fig. 6 gezeigt ist, arbeitet, wenn ein analoges Signal darin eingegeben wird; und

Fig. 10 ist ein Blockdiagramm, das die Art und Weise zeigt, in der das Messsys tem, das in Fig. 6 gezeigt ist, arbeitet, wenn ein analoges Signal daraus ausgege ben wird.

Es folgt nun eine ausführliche Beschreibung der bevorzugten Ausführungsformen.

Es versteht sich, dass die Stromversorgung 1, die Steuereinheit 2, das zeitbasierte Synchronisationssystem 3 zur Synchronisierung verschiedener Messkomponenten mit einem gegebenen Zeitsteuerungssignal und die Geräteschnittstelle 4 zum An schluss der Messkomponenten an ein zu testendes IC-Bauelement des herkömmli chen IC-Testgeräts, das in Fig. 7 gezeigt ist, ebenfalls in der vorliegenden Er findung verwendet werden können.

Ein Messsystem gemäß einer ersten Ausführungsform der vorliegenden Erfindung wird unten unter Bezugnahme auf Fig. 1(a) und 1(b) beschrieben. Eine Grun danordnung des Messsystems wird unten unter Bezugnahme auf Fig. 1(a) und 1(b) beschrieben. Zuerst wird ein Signalausgangsabschnitt des Messsystems unter Be zugnahme auf Fig. 1(a) beschrieben. Der Signalausgangsabschnitt umfasst einen Treiber 11, der zur Bestimmung eines Ausgangspegels mit einem Ausgangssignal der Steuereinheit versorgt wird, einen Testvektor zur Durchführung eines digitalen Tests und einen Bitstrom zur Durchführung eines analogen Tests sowie ein Analogfilter (Tiefpassfilter) 12, das mit einem von zwei geteilten Ausgangssignalen vom Treiber 11 versorgt wird. Zur Ausgabe eines digitalen Signals verwendet der Signalausgangsabschnitt eins der beiden geteilten Signale vom Treiber 11, und zwar das, das Signale ohne das Analogfilter 12 direkt ausgibt. Abhängig von dem Ausgangssignal der Steuereinheit gibt der Treiber 11 entweder ein binäres Signal aus, das hoch oder tief ist, oder er trennt sein Ausgangssignal ab, um einen Hochimpedanzmodus bereitzustellen. Zur Ausgabe eines analogen Signals liefert der Signalausgangsabschnitt eins von zwei geteilten Ausgangssignalen vom Treiber 11 zum Analogfilter 12, um das Analogfilter als ÄÓ D/A-Wandler zu betreiben. Zu die sem Zeitpunkt werden die Datengeschwindigkeit und die Grenzfrequenz des Analogfilters 12 so gesteuert, dass ein D/A-Wandler mit einer Vielzahl von Fre quenzbändern und Auflösungen bereitgestellt wird.

Ein Signaleingangsabschnitt des Messsystems wird unten unter Bezugnahme auf Fig. 1(b) beschrieben. Der Signaleingangsabschnitt umfasst einen Vergleicher 13 zum Vergleich eines digitalen Eingangssignals mit einem Bezugspegelsignal von einer Schwellenwertsteuereinheit, einen Integrator 14, eine Verzögerungsschaltung 15 zur Verzögerung eines Ausgangssignals vom Vergleicher 13 um eine vorher bestimmte Zeit, ein Digitalfilter 16 und ein Addierglied 17. Zur Erfassung des Pegels des digitalen Eingangssignals werden das digitale Eingangssignal und das Bezugspegelsignal von der Schwellenwertsteuereinheit vom Vergleicher 13 mite inander verglichen. Der Vergleicher 13 gibt ein Vergleichsergebnis an einen Speicher 20 aus, der das Vergleichsergebnis speichert. Zum Messen eines analo gen Eingangssignals verbindet der Signaleingangsabschnitt den Integrator 14 und die Verzögerungsschaltung 15 mit dem Vergleicher 13, um sie als ÄÓ A/D-Wandler zu betreiben. Eine digitale Wellenform, die vom Vergleicher 13 umgewandelt wird, wird über das Digitalfilter 16 zum Speicher 20 geliefert, der die digitale Wellenform speichert. Zu diesem Zeitpunkt werden die Zeitkonstante des Integrators 14 und die Taktfrequenz und die Grenzfrequenz des Digitalfilters 16 so gesteuert, dass ein A/D-Wandler mit einer Vielzahl von Frequenzbändern und Auflösungen bereit gestellt wird.

Der Signalausgangsabschnitt, der in Fig. 1(a) gezeigt ist, und der Signaleingang sabschnitt, der in Fig. 1(b) gezeigt ist, werden zu einem IC-Tester gemäß der vor liegenden Erfindung kombiniert, wie in Fig. 2 gezeigt. Diejenigen Komponenten, die von der gestrichelten Linie eingeschlossen sind, werden gemäß der vorlieg enden Erfindung hinzugefügt, während der Treiber 11, der Vergleicher 13 und der Speicher 20, die schraffiert gezeigt sind, Komponenten sind, die in einem herkömmlichen digitalen Tester verwendet werden.

Der Betrieb des IC-Testers gemäß der vorliegenden Erfindung, wenn ein digitales Signal darin eingebenen und daraus ausgegeben wird, wird unten unter Bezug nahme auf Fig. 3 beschrieben. Zuerst werden die Umschalter 22, 24 betätigt, so dass ein digitales Ausgangssignal von einem zu testenden IC-Bauelement von einem digitalen Eingangsanschluss 30 über den Vergleicher 13 zum Speicher 20 geliefert wird. Das digitale Ausgangssignal und ein Wert, der von einem akzept ablen IC-Bauelement erwartet wird, werden von einer Digitalsignalbestimmungs einheit (nicht gezeigt) miteinander verglichen, um zu bestimmen, ob das zu testende IC-Bauelement akzeptabel ist oder nicht. Zur Ausgabe eines digitalen Signals werden Testdaten, die im Speicher 20 gespeichert sind, über den Um schalter 24 und den Treiber 11 an einen digitalen Ausgangsanschluss 34 aus gegeben.

Der Betrieb des IC-Testers gemäß der vorliegenden Erfindung, wenn ein analoges Signal darin eingebenen und daraus ausgegeben wird, wird unten unter Bezug nahme auf Fig. 4 und 5 beschrieben. Wenn ein analoges Eingangssignal von einem zu testenden IC-Bauelement zum IC-Tester geliefert wird, wie in Fig. 4 gezeigt, wird das analoge Eingangssignal von einem analogen Eingangsanschluss 32 über das Addierglied 17 und den Integrator 14 zum Umschalter 22 übertragen. Der Umschalter 22 und ein Umschalter 25 werden so betätigt, dass das analoge Eingangssignal über den Vergleicher 13 und das Digitalfilter 16 zum Speicher 20 übertragen wird. Der Umschalter 24 wird so betätigt, dass ein analoges Aus gangssignal, das vom Vergleicher 13 verzweigt wird, durch eine Rückführschleife über die Verzögerungsschaltung 15 zum Addierglied 17 übertragen wird. Die Rückführschleife, die den Integrator 14 und das Addierglied 17 umfasst, stellt einen ÄÓ A/D-Wandler bereit.

Zur Ausgabe eines analogen Ausgangssignals wird der Umschalter 24 so betätigt, dass Testdaten, die im Speicher 20 gespeichert sind, über den Treiber 11, das Analogfilter 12 und einen Verstärker 26 zu einem analogen Ausgangsanschluss 36 übertragen werden, wie in Fig. 5 gezeigt. Der Umschalter 22 wird so betätigt, dass verhindert wird, dass das analoge Eingangssignal von dem zu testenden IC- Bauelement von dem analogen Eingangsanschluss 32 zum Speicher 20 übertragen wird.

Ein Messsystem gemäß einer zweiten Ausführungsform der vorliegenden Erfindung wird unten unter Bezugnahme auf Fig. 6 beschrieben. Der Betrieb des Messsys tems gemäß der zweiten Ausführungsform, wenn ein analoges Signal daraus aus gegeben wird, wie in Fig. 10 gezeigt, und wenn ein digitales Signal daraus aus gegeben und darin eingegeben wird, wie in Fig. 8 gezeigt, ist derselbe wie der Be trieb des Messsystems gemäß der ersten Ausführungsform und wird unten nicht beschrieben. Zum Empfang eines analogen Eingangssignals wird, wie in Fig. 9 gezeigt, ein Ausgangssignal vom Vergleicher 13 zur Verzögerungsschaltung 15 geliefert, die zwei geteilte Ausgangssignale erzeugt. Eins der Ausgangssignale von der Verzögerungsschaltung 15 wird zu einem Digitalfilter 27 geliefert, während das andere Ausgangssignal von der Verzögerungsschaltung 15 zum Treiber 11 geliefert wird. Das Addierglied 17 und der Integrator 14 werden hinzugefügt, um einen ÄÓ A/D-Wandler bereitzustellen. Das Messsystem gemäß der zweiten Aus führungsform unterscheidet sich vom Messsystem gemäß der ersten Aus führungsform dahingehend, dass der Treiber 11, der in einem Schaltkreis für ein Standarddigitalsignal bereitgestellt ist, als eine Komponente des A/D-Wandlers verwendet wird. Um eine derartige Anordnung zu erreichen, ist es notwendig, das Messsystem so zu konstruieren, dass ein Signalpfad bereitgestellt wird, der in einer Rückführschleife vom Vergleicher 13 zum Addierglied 17 den Treiber 11 umfasst.

Die Amplituden des analogen Eingangs- und Ausgangssignals können leicht eingestellt werden, indem ein Ausgangsspannungsbereich des Treibers 11 variiert wird. Die Amplituden des analogen Eingangs- und Ausgangssignals können exak ter realisiert werden, indem ein Differentialanalogschaltkreis verwendet wird oder das Ausgangssignal vom Treiber moduliert wird, wenn das analoge Signal ein- und ausgegeben wird.

Bei den oben genannten Ausführungsformen sollte der Integrator 14 vorzugsweise einen Integrator höherer Ordnung, wie beispielsweise einer zweiten Ordnung oder höher, umfassen. Jedoch kann der Integrator 14 einen Integrator einer ersten Ord nung umfassen. Der Speicher kann in Form einer Vielzahl von Speichern vorliegen, die für verschiedene Betriebsmodi bestimmt sind, d. h. zur Ausgabe eines digitalen Signals und Eingabe eines analogen Signals, oder in Form einer Vielzahl von Speicherbereichen, die jeweils derartigen verschiedenen Betriebsmodi zugewiesen sind. Bei dem letzteren Speicherbereichszuweisungsschema können die Speicher bereiche mit oder ohne Beschränkungen zugewiesen werden, oder sie können dy namisch oder statisch zugewiesen werden.

Die vorliegende Erfindung ermöglicht, dass ein einziges Testgerät sowohl digitale als auch analoge Signale testet. Zum Testen von analogen Signalen kann eine Vielzahl von Leistungstests mit verschiedenen Frequenzbändern und ver schiedenen Auflösungen ausgeführt werden. Als Folge davon kann der Test mit einer minimalen Anzahl von Geräten ausgeführt werden, selbst wenn viele Bauelemente gemessen werden sollen und viele Bauteile gemessen werden sollen. Die Prinzipien der vorliegenden Erfindung sind ebenfalls auf Mehrbauelemen tetests anwendbar, bei denen zum Zweck der Testkostenreduzierung eine Vielzahl von Bauelementen gleichzeitig gemessen werden.

Da die Anzahl der Gerätearten, die hergestellt werden müssen, gemäß der vorlieg enden Erfindung verringert werden kann, können die Teilekosten und die Kosten, die erforderlich sind, um Ersatzgeräte herzustellen, verringert werden. Des Weiteren kann ein Messsystem, das in der Lage ist, sowohl analoge als auch digi tale Signale zu verarbeiten, zu niedrigen Kosten realisiert werden, indem einfache Komponenten, wie beispielsweise ein Addierglied, ein Integrator und Umschalter, hinzugefügt werden.

Die gesamte Offenbarung der japanischen Patentanmeldung Nr. 2001-98038, die am 30. März 2001 angemeldet wurde, einschließlich der Beschreibung, Ansprüche, Zeichnungen und Zusammenfassung, ist durch Bezugnahme in ihrer Gesamtheit hierin einbezogen.

Claims

1. Gerät zum Testen eines integrierten Schaltkreise: eines zu testenden Bauelements durch Überwachen eines analogen Signals und eines digitalen Signals, die von dem integrierten Schaltkreis ausgegeben werden, wobei das Gerät umfasst: einen Vergleicher, einen Speicher zum Empfang eines Aus gangssignals von dem Vergleicher, einen Treiber zum Empfang eines Aus gangssignals von dem Speicher, ein Addierglied oder ein Subtrahierglied, das ein analoges Signal, das von dem integrierten Schaltkreis ausgegeben wird, und ein Signal, das vom Speicher ausgegeben wird, akzeptieren kann, einen Integrator, der ein analoges Signal akzeptiert, das von dem Addierglied oder dem Subtrahierglied ausgegeben wird, einen ersten Umschalter zur selektiven Übertragung eines analogen Signals, das vom Integrator ausgegeben wird, und eines digitalen Signals, das von dem integrierten Schaltkreis an den Ver gleicher ausgegeben wird, und einen zweiten Umschalter zur selektiven Über tragung eines Signals, das vom Speicher ausgegeben wird, und eines Signals, das vom Vergleicher an den Treiber ausgegeben wird, wobei mindestens einer der Umschalter abhängig davon betätigt wird, ob ein zu testendes Signal ana log oder digital ist.

2. Gerät nach Anspruch 1, das des Weiteren einen dritten Umschalter und ein Digitalfilter, die zwischen dem Vergleicher und dem Speicher angeschlossen sind, zur Übertragung des Signals, das von dem Vergleicher über das Digitalfilter selektiv an den Speicher ausgegeben wird, umfasst.

3. Gerät nach Anspruch 1 oder 2, das des Weiteren eine Verzögerung sschaltung umfasst, die zwischen dem Vergleicher und dem Addierglied oder dem Subtrahierglied angeschlossen ist.

4. Gerät zum Testen eines integrierten Schaltkreises eines zu testenden Bauelements durch Überwachen eines analogen Signals und eines digitalen Signals, die von dem integrierten Schaltkreis ausgegeben werden, wobei das Gerät Folgendes umfasst: einen Vergleicher, einen Speicher zum Empfang eines Ausgangssignals von dem Vergleicher, einen Treiber zum Empfang eines Ausgangssignals von dem Speicher, ein Addierglied oder ein Subtrahier glied, das ein analoges Signal, das von dem integrierten Schaltkreis ausgege ben wird, und ein Signal, das vom Treiber ausgegeben wird, akzeptieren kann, einen Integrator, der ein analoges Signal akzeptiert, das von dem Addierglied oder dem Subtrahierglied ausgegeben wird, einen ersten Umschalter zur se lektiven Übertragung eines analogen Signals, das vom Integrator ausgegeben wird, und eines digitalen Signals, das von dem integrierten Schaltkreis an den Vergleicher ausgegeben wird, und einen zweiten Umschalter zur selektiven Übertragung eines Signals, das vom Speicher ausgegeben wird, und eines Signals, das vom Vergleicher an den Treiber ausgegeben wird, wobei minde stens einer der Umschalter abhängig davon betätigt wird, ob ein zu testendes Signal analog oder digital ist.

5. Gerät nach Anspruch 4, das des Weiteren einen dritten Umschalter und ein Digitalfilter, die zwischen dem Vergleicher und dem Speicher angeschlossen sind, zur Übertragung des Signals, das von dem Vergleicher über das Digitalfilter selektiv an den Speicher ausgegeben wird, umfasst.

6. Gerät nach Anspruch 4 oder 5, das des Weiteren eine Verzögerung sschaltung umfasst, die zwischen dem Vergleicher und dem Addierglied oder Subtrahierglied angeschlossen ist.

7. Gerät nach Anspruch 4 oder 5, das des Weiteren eine Verzögerung sschaltung umfasst, die zwischen dem Vergleicher und dem zweiten Umschal ter angeschlossen ist.

8. Gerät nach einem der Ansprüche 4 bis 7, wobei der Treiber in einer Rückführschleife angeordnet ist, die sich von dem Vergleicher zu dem Addier glied oder Subtrahierglied erstreckt.