[go: up one dir, main page]

DE10206751A1 - Method for depositing III-V semiconductor layers on a non-III-V substrate - Google Patents

Method for depositing III-V semiconductor layers on a non-III-V substrate

Info

Publication number
DE10206751A1
DE10206751A1 DE10206751A DE10206751A DE10206751A1 DE 10206751 A1 DE10206751 A1 DE 10206751A1 DE 10206751 A DE10206751 A DE 10206751A DE 10206751 A DE10206751 A DE 10206751A DE 10206751 A1 DE10206751 A1 DE 10206751A1
Authority
DE
Germany
Prior art keywords
layer
iii
substrate
masking
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10206751A
Other languages
German (de)
Inventor
Holger Juergensen
Alois Krost
Armin Dadgar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aixtron SE
Original Assignee
Aixtron SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aixtron SE filed Critical Aixtron SE
Priority to DE10206751A priority Critical patent/DE10206751A1/en
Priority to TW091124715A priority patent/TW561526B/en
Priority to AU2002358678A priority patent/AU2002358678A1/en
Priority to KR10-2004-7009668A priority patent/KR20040070255A/en
Priority to JP2003555567A priority patent/JP2005513799A/en
Priority to EP02792976A priority patent/EP1456872A1/en
Priority to PCT/EP2002/014096 priority patent/WO2003054939A1/en
Publication of DE10206751A1 publication Critical patent/DE10206751A1/en
Priority to US10/872,914 priority patent/US7128786B2/en
Ceased legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H10P14/271—
    • H10P14/276—
    • H10P14/2901—
    • H10P14/2905—
    • H10P14/2921—
    • H10P14/3216—
    • H10P14/3221—
    • H10P14/3248—
    • H10P14/3414—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

The invention relates to a method for depositing III-V semiconductor layers on a non III-V substrate, especially a sapphire, silicon or silicon oxide substrate, or another substrate containing silicon. According to said method, a III-V layer, especially a buffer layer, is deposited on the substrate or on a III-V germination layer, in a process chamber of a reactor containing gaseous starting materials. In order to reduce the defect density of the overgrowth, a masking layer consisting of an essentially amorphous material is deposited directly on the III-V germination layer or directly on the substrate, said masking layer partially covering or approximately partially covering the germination layer. The masking layer can be a quasi-monolayer and can consist of various materials.

Description

Die Erfindung betrifft ein Verfahren zum Abscheiden von III-V-Halbleiterschichten auf einem Nicht-III-V-Substrat, insbesondere Saphir-, Silizium-, Siliziumoxid-Substrat oder einem anderen siliziumhaltigen Substrat, wobei in einer Prozesskammer eines Reaktors aus gasförmigen Ausgangsstoffen auf eine III-V-Keimschicht eine III-V-Schicht, insbesondere Pufferschicht abgeschieden wird. The invention relates to a method for separating III-V semiconductor layers on a non-III-V substrate, in particular sapphire, silicon, Silicon oxide substrate or another silicon-containing substrate, wherein in a process chamber of a reactor made of gaseous starting materials on a III-V seed layer, a III-V layer, in particular a buffer layer, is deposited becomes.

Das epitaktische Wachstum von Gruppe-III-Gruppe-V-Halbleitern auf Fremdsubstraten ist derzeit aus Kostengründen angestrebt, weil bspw. Silizium- Substrate deutlich preisgünstiger sind, als III-V-Substrate und insbesondere Galliumarsenidsubstrate und weil eine Integrationsmöglichkeit mit der übrigen Silizium-Elektronik angestrebt wird. Das Abscheiden von III-V-Halbleitern, bspw. Galliumarsenid oder Indiumphosphid oder Mischkristallen daraus führt aufgrund der meist vorhandenen Gitterfehlanpassung zu einer hohen Defektdichte der aufgewachsenen Schicht. Die Abscheidung der Galliumarsenid- bzw. Indiumphosphid-Schicht erfolgt erfindungsgemäß im MOCVD-Verfahren, in dem gasförmige Ausgangsstoffe, bspw. TMG, TMI, TMAI, Arsin oder Phosphin NH3 in die Prozesskammer eines Reaktors eingeleitet werden, wo auf einem beheizten Substrathalter das Siliziumsubstrat liegt. The epitaxial growth of group III group V semiconductors Foreign substrates are currently sought for cost reasons because, for example, silicon Substrates are significantly cheaper than III-V substrates and in particular Gallium arsenide substrates and because one possibility of integration with the rest Silicon electronics is sought. The deposition of III-V semiconductors, for example, gallium arsenide or indium phosphide or mixed crystals due to the mostly existing lattice mismatch to a high one Defect density of the grown layer. The deposition of the gallium arsenide or According to the invention, indium phosphide layer takes place in the MOCVD process, in the gaseous starting materials, for example TMG, TMI, TMAI, arsine or phosphine NH3 be introduced into the process chamber of a reactor, where on a heated substrate holder is the silicon substrate.

Die Aufgabe der Erfindung besteht darin, ein Verfahren anzugeben, mittels welchem die Defektdichte der aufgewachsenen Schicht reduziert werden kann. The object of the invention is to specify a method by means of which the defect density of the grown layer can be reduced.

Gelöst wird die Aufgabe durch die in den Ansprüchen angegebene Erfindung, wobei der Anspruch 1 darauf abzielt, dass unmittelbar auf die III-V-Keimschicht eine die Keimschicht unvollständig oder nahezu unvollständig bedeckende Maskierungsschicht aus im Wesentlichen amorphem Material abgeschieden wird. Dieses Material soll möglichst noch die Eigenschaft besitzen, ein III-V-Wachstum abzuweisen. Die Maskierungsschicht wird erfindungsgemäß als Quasi-Monolage abgeschieden. Es entsteht somit ein Quasi-Monolayer. Die Maskierungsschicht besteht bevorzugt aus einem anderen Halbleitermaterial als die Keimschicht bzw. die darauf abgeschiedene Schicht, bspw. die Pufferschicht. Die Maskierungsschicht kann aus Six Ny oder SiOx bestehen. Sie kann aber auch aus Metall bestehen. Zufolge des Abscheidens dieser Maskierungsschicht auf der in der Regel weniger als 100 nm dicken Keimschicht wird die Keimschicht bis auf zufällig verteilte Inselbereiche abgedeckt. Nach dem Abscheiden der Maskierungsschicht entsteht somit eine sehr dünne Schicht auf der III-V-Keimschicht oder dem Substrat, auf welcher kein III-V-Material wächst. Der überwiegende Bereich der Oberfläche ist maskiert. Diese Schicht bzw. Maske ist aber nicht geschlossen, sondern bildet inselförmige Freiräume, in denen eine freie III-V-Oberfläche der Keimschicht vorhanden ist. Diese inselartigen III- V-Oberflächenabschnitte bilden Keimzonen für die danach abzuscheidende III- V-Pufferschicht. Nach Abscheiden der Keimschicht wird die Pufferschicht aus einem oder mehreren gasförmigen III-Material und einem oder mehreren gasförmigen V-Material abgeschieden. Dabei erfolgt das Keimwachstum zunächst nur im Bereich der freien III-V-Oberflächen, also an den Inseln, an entfernt voneinander liegenden Orten. Die Wachstumsparameter dieser Schicht (Pufferschicht) werden zunächst so gewählt, dass im Wesentlichen laterales Wachstum stattfindet. Die Keime wachsen demzufolge zunächst aufeinander zu, bis eine im Wesentlichen geschlossene Schicht entstanden ist. Bei diesem Verfahren entstehen großflächig Bereiche mit sehr geringer Defektdichte. Nach dem Schließen der Oberfläche können die Wachstumsparameter derart geändert werden, dass das Wachstum vornehmlich in der vertikalen Richtung stattfindet. The object is achieved by the invention specified in the claims, with the aim of claim 1 that a masking layer of essentially amorphous material covering the nucleus layer incompletely or almost incompletely is deposited directly on the III-V nucleus layer. If possible, this material should still have the property of repelling III-V growth. According to the invention, the masking layer is deposited as a quasi-monolayer. This creates a quasi-monolayer. The masking layer preferably consists of a different semiconductor material than the seed layer or the layer deposited thereon, for example the buffer layer. The masking layer can consist of Si x N y or SiO x . But it can also consist of metal. As a result of the deposition of this masking layer on the generally less than 100 nm thick seed layer, the seed layer is covered except for randomly distributed island areas. After the masking layer has been deposited, a very thin layer is formed on the III-V seed layer or on the substrate, on which no III-V material grows. The majority of the surface is masked. However, this layer or mask is not closed, but rather forms island-shaped free spaces in which a free III-V surface of the germ layer is present. These island-like III-V surface sections form germ zones for the III-V buffer layer to be deposited thereafter. After the seed layer has been deposited, the buffer layer is deposited from one or more gaseous III material and one or more gaseous V material. The germ growth initially takes place only in the area of the free III-V surfaces, that is to say on the islands, at distant locations. The growth parameters of this layer (buffer layer) are initially selected so that essentially lateral growth takes place. The germs therefore initially grow towards each other until an essentially closed layer has formed. With this method, areas with very low defect density are created over a large area. After the surface has been closed, the growth parameters can be changed such that the growth takes place primarily in the vertical direction.

In der beigefügten Zeichnung 1 ist auf das Siliziumsubstrat eine mit k bezeichnete Keimschicht aus bspw. Galliumarsenid, Aluminiumnitrid, Aluminiumgalliumnitrid, Galliumaluminiumarsenid oder dergleichen abgeschieden. Auf diese Keimschicht k wird sodann in der zuvor beschriebenen Weise eine Maskierungsschicht aus bspw. Siliziumnitrid oder Siliziumoxid abgeschieden. Dies kann dadurch erfolgen, dass ein siliziumhaltiges Gas und ein stickstoffhaltiges Gas oder ein sauerstoffhaltiges Gas in die Prozesskammer eingeleitet werden. Als Maskierungsschicht ist prinzipiell jede Schicht geeignet, auf der eine weitere Bekeimung des III-V-Materials beim darauffolgenden Abscheiden der Pufferschicht unterdrückt wird. Auf der maskierten Keimschicht erfolgt dann das Abscheiden der eigentlichen Pufferschicht. Dies ist in der Zeichnung 2 dargestellt. Das Wachstum erfolgt dort zunächst nur in lateraler Richtung. Die einzelnen Inseln vergrößern sich in Richtung aufeinander zu. Es herrscht verstärkt ein laterales Wachstum. Die Keime können so schnell koalisieren. Je nach Kristalltyp lassen sich außerdem z. B. durch schräge Facetten Versetzungen vorzugsweise in die laterale Richtung abbiegen. Neue Versetzungen bilden sich dann nur in den Koaleszenzregionen der lateral wachsenden Schichten. Für eine niedrige Defektdichte ist daher ein großer Abstand der Kristallkeime bzw. noch offenen Stellen der Masken anzustreben. Dieser kann einige µm betragen. In the accompanying drawing 1, a with k is on the silicon substrate designated seed layer made of, for example, gallium arsenide, aluminum nitride, Aluminum gallium nitride, gallium aluminum arsenide or the like deposited. On this seed layer k then becomes a in the manner described above Masking layer deposited from, for example, silicon nitride or silicon oxide. This can be done in that a silicon-containing gas and a nitrogen-containing Gas or an oxygen-containing gas can be introduced into the process chamber. In principle, any layer on which one is suitable is suitable as a masking layer further germination of the III-V material during the subsequent separation of the Buffer layer is suppressed. This then takes place on the masked seed layer Separate the actual buffer layer. This is in drawing 2 shown. The growth there initially takes place only in the lateral direction. The individual islands enlarge towards each other. It is increasingly prevalent a lateral growth. The germs can coalize so quickly. Depending on Crystal type can also z. B. by oblique facets dislocations preferably turn in the lateral direction. New transfers are formed then only in the coalescence regions of the laterally growing layers. For a low defect density is therefore a large distance between the crystal nuclei or to strive for open positions of the masks. This can be a few µm.

Die Zeichnung 3 zeigt mit c die vollständige III-V-Schicht. Drawing 3 shows the complete III-V layer with c.

Die Keimschicht selbst dient zum gleichmäßigen Bekeimen des Substrates und bei unpolaren Substraten zur Orientierung des darauf wachsenden Kristalls. So ist dies bei Verwendung des isolierenden Saphirs als Substrates nicht erforderlich und eine direkt auf dem Substrat abgeschiedene In-situ Six NY-Maske kann auch hier zur Verbesserung der kristallographischen Eigenschaften genutzt werden. Solch eine Maskierung ist bei siliziumhaltigen Substraten wie, SiC- oder SiGe-Schichten und insbesondere bei reinem Silizium nicht kontrollierbar, da das Substrat zu schnell komplett nitriert bzw. oxidiert und die Keimschicht zur Vorgabe der Polarität notwendig ist. The seed layer itself serves to uniformly germinate the substrate and, in the case of non-polar substrates, to orient the crystal growing thereon. This is not necessary when using the insulating sapphire as a substrate, and an in-situ Si x N Y mask deposited directly on the substrate can also be used here to improve the crystallographic properties. Such a masking cannot be controlled in the case of silicon-containing substrates such as SiC or SiGe layers and in particular in the case of pure silicon, since the substrate is completely nitrided or oxidized too quickly and the seed layer is necessary for specifying the polarity.

Zum Erzielen einer gleichmäßigen Bekeimung kann diese auch bei niedrigeren Temperaturen als bei den späteren Wachstumstemperaturen durchgeführt werden und/oder mit Ausgangsstoffen, wie z. B. Aluminium, die eine niedrigere Mobilität besitzen. Somit kann ein in der Regel unerwünschtes Inselwachstum der Keimschicht vermieden und die Polarität bzw. Orientierung für das anschließende Schichtwachstum vorgegeben werden. Bei III-Nitrid-Schichten sind außerdem aluminiumhaltige Keimschichten besonders geeignet, um die Kristallorientierung zu verbessern. To achieve even germination, this can also be achieved with lower ones Temperatures than carried out at the later growth temperatures are and / or with starting materials, such as. B. aluminum, the one have lower mobility. This can be a generally undesirable Island growth of the seed layer avoided and the polarity or orientation for that subsequent layer growth can be specified. For III nitride layers aluminum-containing germ layers are also particularly suitable for the To improve crystal orientation.

Eine Variante der Erfindung sieht vor, dass mehrere Maskierungsschichten innerhalb der Pufferschicht abgeschieden werden. Auch hier erfolgt das Aufbringen der Maskierungsschicht In-situ, also unmittelbar nach dem Aufbringen einer III-V-Schicht in derselben Prozesskammer, ohne dass das Substrat abgedeckt oder der Prozesskammer entnommen wird. Die Schichten können auf vielerlei Arten hergestellt werden. So kann bspw. zur Erzeugung einer Maskierungsschicht lediglich Sauerstoff in die Prozesskammer eingebracht werden. Es entsteht dann eine Oxidbildung. Dies ist insbesondere dann vorteilhaft, wenn die III-V-Schicht aluminiumhaltig ist. Es bildet sich dann eine Aluminiumoxidmaskierungsschicht. Es kann ebenfalls Silizium zusammen mit Sauerstoff abgeschieden werden. Auch metallische Masken sind verwendbar. Beispielsweise kommt Wolfram in Betracht. A variant of the invention provides that several masking layers be deposited within the buffer layer. This also happens here Application of the masking layer in situ, i.e. immediately after application a III-V layer in the same process chamber without the substrate covered or removed from the process chamber. The layers can be on can be made in many different ways. For example, to generate a Masking layer only oxygen can be introduced into the process chamber. It an oxide is then formed. This is particularly advantageous if the III-V layer contains aluminum. Then one forms Aluminum oxide masking layer. It can also contain silicon along with oxygen be deposited. Metallic masks can also be used. For example comes tungsten.

Eine amorphe Maskierungsschicht besitzt die Wirkung, dass die Kristallperiodizität unterbrochen wird. Die Maskierungsschicht lässt sich auch durch eine Degradation der Halbleiteroberfläche z. B. bei hohen Temperaturen erzielen. Die Öffnungen der Maskierungsschichten können einen Abstand von mehreren 100 Nannometer bis einigen Mikrometer besitzen. Da das Wachstum von den Öffnungen ausgeht, wachsen die Schichten oberhalb der Masken einkristallin, bis sich die einzelnen Keime berühren. Die Keime wachsen in diesem Falle quasi versetzungsfrei bis zu den Koaleszenzstellen. Dort kann es erneut zu Ausbildungen von Versetzungen kommen. An amorphous masking layer has the effect that the Crystal periodicity is interrupted. The masking layer can also be Degradation of the semiconductor surface z. B. achieve at high temperatures. The Apertures of the masking layers can be a distance of several hundred Have nanometers up to a few micrometers. Because the growth of the If the openings go out, the layers above the masks grow single-crystal until the individual germs touch each other. In this case, the germs grow, so to speak dislocation-free up to the coalescence points. There it can again Formations of transfers come.

Es ist vorgesehen, dass auf einen ersten Bereich einer Pufferschicht erneut eine Maske abgeschieden wird. Dieser Pufferschicht-Abschnitt wirkt dann gewissermaßen als Keimschicht für eine darauf abzuscheidende III-V-Halbleiterschicht. Diese Schichtenfolge kann vielfach wiederholt werden, was insgesamt zur einer Verringerung der Versetzungsdichte führt. Auch dann wird der Prozess so geführt, dass jeweils nach dem Abscheiden einer Maskierungsschicht die Prozessparameter so eingestellt werden, dass zunächst bevorzugt ein laterales Wachstum stattfindet, damit sich die Lücken schließen. It is envisaged that again on a first region of a buffer layer Mask is deposited. This buffer layer section then acts to a certain extent as a seed layer for a layer to be deposited thereon III-V semiconductor layer. This layer sequence can be repeated many times, what overall leads to a reduction in the dislocation density. Even then the Process performed so that each time a masking layer is deposited the process parameters are set so that initially a lateral growth takes place so that the gaps close.

Alle offenbarten Merkmale sind (für sich) erfindungswesentlich. In die Offenbarung der Anmeldung wird hiermit auch der Offenbarungsinhalt der zugehörigen/beigefügten Prioritätsunterlagen (Abschrift der Voranmeldung) vollinhaltlich mit einbezogen, auch zu dem Zweck, Merkmale dieser Unterlagen in Ansprüche vorliegender Anmeldung mit aufzunehmen. All of the features disclosed are (in themselves) essential to the invention. In the The disclosure content of the application is hereby also disclosed associated / attached priority documents (copy of the pre-registration) fully included, also for the purpose of describing the characteristics of these documents To include claims of the present application.

Claims (15)

1. Verfahren zum Abscheiden von III-V-Halbleiterschichten auf einem Nicht- III-V-Substrat, insbesondere Saphir-, Silizium-, Siliziumoxid-Substrat oder einem anderen siliziumhaltigen Substrat, wobei in einer Prozesskammer eines Reaktors aus gasförmigen Ausgangsstoffen auf das Substrat oder auf eine III-V-Keimschicht eine III-V-Schicht, insbesondere Pufferschicht abgeschieden wird, dadurch gekennzeichnet, dass unmittelbar auf die III-V- Keimschicht oder direkt auf das Substrat eine die Keimschicht unvollständig oder nahezu unvollständig bedeckende Maskierungsschicht aus im Wesentlichen amorphem Material abgeschieden wird. 1. A method for depositing III-V semiconductor layers on a non-III-V substrate, in particular sapphire, silicon, silicon oxide substrate or another silicon-containing substrate, wherein in a process chamber of a reactor made of gaseous starting materials on the substrate or a III-V seed layer, in particular a buffer layer, is deposited on a III-V seed layer, characterized in that a masking layer of essentially amorphous material covering the seed layer incompletely or almost incompletely directly on the III-V seed layer or directly on the substrate is deposited. 2. Verfahren nach Anspruch 1 oder insbesondere danach, dadurch gekennzeichnet, dass die Maskierungsschicht ein Quasi-Monolayer ist. 2. The method according to claim 1 or in particular according thereto, thereby characterized in that the masking layer is a quasi-monolayer. 3. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Maskierungsschicht aus einem anderen Halbleitermaterial als die Keimschicht bzw. die Pufferschicht besteht. 3. The method according to one or more of the preceding claims or in particular thereafter, characterized in that the masking layer from a different semiconductor material than the seed layer or Buffer layer exists. 4. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Maskierungsschicht Six Ny oder SiOx ist. 4. The method according to one or more of the preceding claims or in particular according thereto, characterized in that the masking layer is Si x N y or SiO x . 5. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Maskierungsschicht ein Metall ist. 5. The method according to one or more of the preceding claims or in particular thereafter, characterized in that the masking layer is a metal. 6. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Wachstumsparameter der Pufferschicht zunächst auf verstärkt laterales Wachstum eingestellt werden, bis zum Schließen der Schicht. 6. The method according to one or more of the preceding claims or especially afterwards, characterized in that the Growth parameters of the buffer layer are initially set to increased lateral growth until the layer closes. 7. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Keimschicht dünner als 100 nm ist. 7. The method according to one or more of the preceding claims or especially thereafter, characterized in that the seed layer is thinner than 100 nm. 8. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass in der III-V-Pufferschicht eine Vielzahl von Maskierungsschichten abgeschieden sind. 8. The method according to one or more of the preceding claims or especially afterwards, characterized in that in the III-V buffer layer a plurality of masking layers are deposited. 9. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass zyklisch Pufferschichtabschnitte und Maskierungsschichten abgeschieden werden. 9. The method according to one or more of the preceding claims or especially after that, characterized in that cyclical Buffer layer sections and masking layers are deposited. 10. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Maskierungsschicht eine das Abscheiden einer III-V-Schicht abweisende Oberfläche hat. 10. The method according to one or more of the preceding claims or in particular thereafter, characterized in that the masking layer has a surface that repels the deposition of a III-V layer. 11. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass die Keimschicht und/ oder die Pufferschicht aluminiumhaltig ist und die Maskierungsschicht durch Einleiten von Sauerstoff erzeugt wird. 11. The method according to one or more of the preceding claims or especially after that, characterized in that the seed layer and / or the buffer layer contains aluminum and the masking layer is generated by introducing oxygen. 12. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass der Abscheideprozess ein MOCVD-Prozess, ein CVD-Prozess oder eine In-situ-Abfolge dieser Prozesse ist. 12. The method according to one or more of the preceding claims or especially after that, characterized in that the deposition process a MOCVD process, a CVD process or an in situ sequence of these Processes is. 13. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass der Abscheide ein VPE- oder MBE-Prozess ist. 13. The method according to one or more of the preceding claims or especially afterwards, characterized in that the separator is a VPE or MBE process is. 14. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass auf der Pufferschicht Bauelementeschichtenfolgen abgeschieden werden. 14. The method according to one or more of the preceding claims or especially afterwards, characterized in that on the buffer layer Device layer sequences are deposited. 15. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche oder insbesondere danach, dadurch gekennzeichnet, dass aus den Bauelementeschichtenfolgen Bauelemente gefertigt werden. 15. The method according to one or more of the preceding claims or especially afterwards, characterized in that from the Component layers follow components.
DE10206751A 2001-12-21 2002-02-19 Method for depositing III-V semiconductor layers on a non-III-V substrate Ceased DE10206751A1 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE10206751A DE10206751A1 (en) 2001-12-21 2002-02-19 Method for depositing III-V semiconductor layers on a non-III-V substrate
TW091124715A TW561526B (en) 2001-12-21 2002-10-24 Method for depositing III-V semiconductor layers on a non-III-V substrate
AU2002358678A AU2002358678A1 (en) 2001-12-21 2002-12-11 Method for depositing iii-v semiconductor layers on a non iii-v substrate
KR10-2004-7009668A KR20040070255A (en) 2001-12-21 2002-12-11 Method for depositing iii-v semiconductor layers on a non iii-v substrate
JP2003555567A JP2005513799A (en) 2001-12-21 2002-12-11 Method for depositing a III-V semiconductor film on a non-III-V substrate
EP02792976A EP1456872A1 (en) 2001-12-21 2002-12-11 Method for depositing iii-v semiconductor layers on a non iii-v substrate
PCT/EP2002/014096 WO2003054939A1 (en) 2001-12-21 2002-12-11 Method for depositing iii-v semiconductor layers on a non iii-v substrate
US10/872,914 US7128786B2 (en) 2001-12-21 2004-06-21 Process for depositing III-V semiconductor layers on a non-III-V substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10163715 2001-12-21
DE10206751A DE10206751A1 (en) 2001-12-21 2002-02-19 Method for depositing III-V semiconductor layers on a non-III-V substrate

Publications (1)

Publication Number Publication Date
DE10206751A1 true DE10206751A1 (en) 2003-07-03

Family

ID=7710693

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10206751A Ceased DE10206751A1 (en) 2001-12-21 2002-02-19 Method for depositing III-V semiconductor layers on a non-III-V substrate

Country Status (2)

Country Link
KR (1) KR20040070255A (en)
DE (1) DE10206751A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10335081A1 (en) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Method for producing a multiplicity of optoelectronic semiconductor chips and optoelectronic semiconductor chip
DE10335080A1 (en) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Method for producing a multiplicity of optoelectronic semiconductor chips and optoelectronic semiconductor chip
DE102006008929A1 (en) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Layer structure production for nitride semiconductor component on silicon surface, involves preparation of substrate having silicon surface on which nitride nucleation layer is deposited with masking layer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101730926B (en) * 2007-07-26 2012-09-19 硅绝缘体技术有限公司 Methods for producing improved epitaxial materials

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10335081A1 (en) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Method for producing a multiplicity of optoelectronic semiconductor chips and optoelectronic semiconductor chip
DE10335080A1 (en) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Method for producing a multiplicity of optoelectronic semiconductor chips and optoelectronic semiconductor chip
US7896965B2 (en) 2003-07-31 2011-03-01 Osram Opto Semiconductors Gmbh Method for the production of a plurality of optoelectronic semiconductor chips and optoelectronic semiconductor chip
US8017416B2 (en) 2003-07-31 2011-09-13 Osram Opto Semiconductors Gmbh Method for the production of a plurality of opto-electronic semiconductor chips and opto-electronic semiconductor chip
DE102006008929A1 (en) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Layer structure production for nitride semiconductor component on silicon surface, involves preparation of substrate having silicon surface on which nitride nucleation layer is deposited with masking layer

Also Published As

Publication number Publication date
KR20040070255A (en) 2004-08-06

Similar Documents

Publication Publication Date Title
EP1456872A1 (en) Method for depositing iii-v semiconductor layers on a non iii-v substrate
DE10392313B4 (en) Gallium nitride based devices and manufacturing processes
DE602004003910T2 (en) Buffer structure for heteroepitaxy on a silicon substrate
DE3884682T2 (en) Process for growing a III-V group compound semiconductor crystal on a Si substrate.
EP2815421B1 (en) Method for producing iii-n templates and the reprocessing thereof and iii-n template
DE102012103686B4 (en) Epitaxial substrate, method for producing an epitaxial substrate and optoelectronic semiconductor chip with an epitaxial substrate
DE10320160A1 (en) Production of semiconductor bodies for e.g. optoelectronic components comprises forming a mask layer on the substrate or on an initial layer having windows to the substrate, back-etching, and further processing
EP1908099B1 (en) Semi-conductor substrate and method and masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
DE10051632A1 (en) Substrate for crystal growth, has base on which crystal system containing separate crystals which are different from epitaxial crystal layer, and epitaxial crystal layer having island-like crystals, are formed
DE112004000383T5 (en) Gallium nitride single crystal substrate and method of making the same
DE3300716C2 (en)
DE112006002430T5 (en) Method for producing superlattices using alternating high and low temperature layers for blocking parasitic current paths
DE10206751A1 (en) Method for depositing III-V semiconductor layers on a non-III-V substrate
DE60303014T2 (en) Intermediate for the production of optical, electronic or optoelectronic components
WO2014118162A1 (en) Semiconductor layer sequence and method for producing a semiconductor layer sequence
EP2478551A1 (en) Semi-polar, wurtzite-type, group iii nitride based semiconductor layers and semiconductor components based thereon
EP1425784A1 (en) Method for the production of iii-v- nitride-conductor-based semiconductor layers
DE102012204553A1 (en) Preparing template, comprises growing crystalline III-N-material on substrate, and depositing intermediate layer on substrate as mask material or in crystalline III-N material, where intermediate layer includes III-N-nucleation layer
DE69318271T2 (en) Process for the growth of compound semiconductors on a silicon wafer
DE10218498B4 (en) Method for producing a semiconductor layer and electronic component
DE69025994T2 (en) Method of manufacturing a semiconductor substrate
DE69938609T2 (en) EPITACTIC SUBSTRATE OF ALUMINUM GALLIUM NITRIDE SEMICONDUCTORS AND METHOD OF PRODUCTION THEREOF
DE112018003360T5 (en) SiC EPITAXIAL WAFER AND METHOD FOR PRODUCING THE SAME
DE10300053A1 (en) Production of a III-V compound semiconductor used in the production of a semiconductor element comprises forming a strip mask on a crystal substrate layer, and growing a III-V semiconductor layer on the crystal substrate layer
DE10327612B4 (en) Method for producing a plurality of semiconductor chips

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: AIXTRON AG, 52134 HERZOGENRATH, DE

R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: RIEDER & PARTNER PATENTANWAELTE - RECHTSANWALT, DE

Representative=s name: RIEDER & PARTNER PATENTANWAELTE - RECHTSANWALT, 42

R081 Change of applicant/patentee

Owner name: AIXTRON SE, DE

Free format text: FORMER OWNER: AIXTRON AG, 52134 HERZOGENRATH, DE

Effective date: 20111104

R082 Change of representative

Representative=s name: RIEDER & PARTNER MBB PATENTANWAELTE - RECHTSAN, DE

Effective date: 20111104

Representative=s name: RIEDER & PARTNER PATENTANWAELTE - RECHTSANWALT, DE

Effective date: 20111104

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R006 Appeal filed
R008 Case pending at federal patent court
R003 Refusal decision now final
R011 All appeals rejected, refused or otherwise settled