-
GEBIET DER ERFINDUNG
-
Die Erfindung bezieht sich auf das technische Gebiet der Protokollverifikation für Kommunikationsbusse, insbesondere auf ein Verifikationssystem für ein I2S-Busprotokoll (Inter-IC Sound).
-
HINTERGRUND DER ERFINDUNG
-
Ein I2S-Bus (Inter-IC Sound) als Standard für die Audiodatenübertragung ist in Audiogeräten weit verbreitet. Die bestehende Technologie zur Verifizierung des I2S-Busprotokolls beinhaltet die Verwendung von FPGA (Field-Programmable Gate Array) oder anderen festen Schaltungen zur Simulation von I2S-Geräten und zur Kommunikation mit dem zu prüfenden Gerät (DUT), um schließlich die Kommunikationsergebnisse zu validieren. Der Inhalt der Kommunikation ist jedoch im Allgemeinen durch die Schaltung begrenzt.
-
Die derzeitige Verifizierung des I2S-Busprotokolls verwendet FPGA- oder feste I2S-Schaltungen zur Kommunikation mit dem DUT. Eine solche Verifikation ist jedoch nicht für das vielfältige Angebot an Audiogeräten mit I2S-Schaltungen auf dem Verbrauchermarkt geeignet. Es ist schwierig, die verschiedenen Szenarien abzudecken, die sich aus den unterschiedlichen Gerätetypen ergeben können, die den I2S-Bus verwenden. Außerdem mangelt es dieser Methode an Zufälligkeit im Validierungsprozess und sie erfordert hohe Kosten und begrenzte Vielseitigkeit, um eine große Anzahl von I2S-Schaltungen zu erstellen. Andererseits wäre die Verwendung von FPGA zur Simulation der I2S-Geräte für die Verifizierung umständlich und fehleranfällig, da der Code in verschiedenen Szenarien ersetzt werden muss. Darüber hinaus kann mit Hilfe der festen I2S-Schaltungen oder der FPGA-Simulation nur die normale Kommunikation zwischen dem Prüfling (DUT) und dem I2S-Baustein validiert werden, was eine Prüfung auf Zufälligkeit nicht zulässt, so dass Validierungsingenieure leicht anormale Buskommunikation übersehen können. Diese übersehenen abnormalen Situationen werden bei normalen Tests wahrscheinlich nicht gefunden, können aber fatale Folgen haben, wenn sie im tatsächlichen Chip-Produkt auftreten.
-
Aus diesem Grund ist es für die bestehenden technischen Lösungen schwierig, spezifische Fehler zu lokalisieren und zu identifizieren, wenn ein fehlerhafter Prüfling (DUT) über den I2S-Bus angeschlossen ist, und die Fähigkeit zur Fehlerbehebung ist begrenzt.
-
Daher ist es notwendig, ein verbessertes Verifikationssystem für den I2S-Bus zu entwickeln, um die oben genannten Mängel zu beheben.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Die Aufgabe der vorliegenden Erfindung ist es, ein Verifikationssystem für ein I2S-Busprotokoll bereitzustellen. Durch die Konfiguration verschiedener Systemparameter kann das Verifikationssystem der vorliegenden Erfindung alle Gerätetypen abdecken, die auf den I2S-Protokollstandard angewendet werden, wodurch die Verifikation schnell erreicht wird und alle Daten auf der Schnittstelle überwacht werden, um die Verifikation der I2S-Busgeräte zu realisieren.
-
Um den oben genannten Zweck zu erreichen, umfasst ein Verifikationssystem für ein I2S-Busprotokoll, das auf einer UVM (Universal Verification Methodology)-Verifikationsplattform basiert, eine Empfangs- und Konvertierungseinheit, eine Konfigurationseinheit, eine Taktsteuereinheit und eine Datenkonvertierungseinheit. Die Empfangs- und Konvertierungseinheit ist so konfiguriert, dass sie einen von der UVM-Verifikationsplattform gesendeten Steuerbefehl empfängt und den Steuerbefehl in einen anderen Ausführungsbefehl umwandelt, der von anderen Einheiten erkannt und ausgeführt werden kann. Die Konfigurationseinheit ist so eingerichtet, dass sie die Systemparameter auf der Grundlage des von der Empfangs- und Konvertierungseinheit gesendeten Ausführungsbefehls so konfiguriert, dass die Systemparameter den Anforderungen der UVM-Verifikationsplattform entsprechen. Die Taktsteuereinheit ist so konfiguriert, dass sie auf der Grundlage des von der Empfangs- und Konvertierungseinheit gesendeten Ausführungsbefehls öffnet oder schließt und ein Taktsignal mit einer entsprechenden Zeitsequenz gemäß den Systemparametern erzeugt, durch die das Verifikationssystem mit dem zu prüfenden Gerät kommuniziert. Die Datenkonvertierungseinheit ist so konfiguriert, dass sie Dateninformationen von der UVM - Verifikationsplattform über die Empfangs- und Konvertierungseinheit empfängt, die Dateninformationen in einen Datentyp konvertiert, der mit dem DUT übereinstimmt, und die Dateninformationen zur Verifikation an die zu testende Vorrichtung sendet; oder die Datenkonvertierungseinheit ist so konfiguriert, dass sie Dateninformationen von der zu testenden Vorrichtung empfängt, die Dateninformationen in einen Datentyp konvertiert, der mit der UVM-Verifikationsplattform übereinstimmt, und die Dateninformationen zur Verifikation an die UVM-Verifikationsplattform sendet.
-
In einer bevorzugten Ausführungsform ist ferner eine Vorspeichereinheit enthalten und so konfiguriert, dass sie die von der UVM-Verifikationsplattform über die Empfangs- und Konvertierungseinheit gesendeten Dateninformationen und die von dem zu prüfenden Gerät über die Datenkonvertierungseinheit gesendeten Dateninformationen vorspeichert.
-
In einer bevorzugten Ausführungsform werden in der Konfigurationseinheit eine Kommunikationsrolle, ein Kommunikationstakt, ein Kommunikationsmodus, eine Datenübertragungsrichtung und eine gültige Datenlänge des Verifikationssystems basierend auf Spezifikationen eines I2S-Kommunikationsprotokolls und der UVM - Verifikationsplattform konfiguriert.
-
In einer bevorzugten Ausführungsform umfasst die Kommunikationsrolle des Systems einen Master und einen Slave, der Kommunikationsmodus umfasst einen Halbduplex-Kommunikationsmodus und einen Vollduplex-Kommunikationsmodus, und die Datenübertragungsrichtung umfasst Dateneingabe und Datenausgabe.
-
In einer bevorzugten Ausführungsform werden in der Konfigurationseinheit eine Frequenz und eine Zeitfolge des Kommunikationstakts konfiguriert.
-
Vorzugsweise ist die Datenkonvertierungseinheit so konfiguriert, dass sie die von der Empfangs- und Konvertierungseinheit empfangenen Daten in serielle Daten und die von dem zu prüfenden Gerät empfangenen Daten in parallele Daten konvertiert.
-
In einer bevorzugten Ausführungsform ist die Datenumwandlungseinheit so konfiguriert, dass sie eine empfangene Datenlänge mit der in der Konfigurationseinheit eingestellten gültigen Datenlänge vergleicht; wenn die empfangene Datenlänge kleiner als die gültige Datenlänge ist, wird eine binäre Nullauffüllung an den unteren Bits der empfangenen Daten durchgeführt; wenn die empfangene Datenlänge größer als die gültige Datenlänge ist, werden die unteren Bits der empfangenen Daten ignoriert.
-
In einer bevorzugten Ausführungsform enthält das Verifikationssystem ferner eine Schnittstelleneinheit, die mit einer Bittaktsignalleitung, einer Rahmentaktsignalleitung und zwei seriellen Datenleitungen versehen ist, wobei jede Leitung in Punkt-zu-Punkt-Verbindung mit dem zu prüfenden Gerät steht.
-
Vorzugsweise ist im Halbduplex-Kommunikationsmodus eine der beiden seriellen Datenleitungen nicht verbunden; im Vollduplex-Kommunikationsmodus haben die beiden seriellen Datenleitungen eine entgegengesetzte Übertragungsrichtung.
-
Im Vergleich zum Stand der Technik ist das Verifikationssystem für ein I2S-Busprotokoll in der vorliegenden Erfindung ein dediziertes Verifikationssystem für den I2S-Bus und basiert auf der UVM-Verifikationsplattform. In dem Verifikationssystem für ein I2S-Busprotokoll der vorliegenden Erfindung werden verschiedene Systemparameter in der Konfigurationseinheit konfiguriert, die Kommunikation zwischen verschiedenen I2S-Geräten und dem Prüfling (DUT) über die Busschnittstelle simuliert und alle Daten auf der Schnittstelle überwacht, wodurch die Vollständigkeit und Korrektheit der Entwurfsfunktion überprüft wird. Darüber hinaus können die Verifikationsingenieure mit diesem Verifikationssystem die Attribute der Verifikationsplattform entsprechend den spezifischen Designspezifikationen flexibel ändern und so die Integrität und Effizienz des Verifikationsprozesses sicherstellen.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Die Figuren erleichtern das Verständnis der verschiedenen Ausführungsformen der vorliegenden Erfindung:
- 1 ist ein schematisches Diagramm des Verifikationssystems für ein I2S-Busprotokoll gemäß einer Ausführungsform der vorliegenden Erfindung; und
- In 2 eine schematische Darstellung der Verbindung zwischen der Schnittstelleneinheit des Verifikationssystems für ein I2S-Busprotokoll und dem Prüfling (DUT) gemäß einer Ausführungsform der vorliegenden Erfindung gezeigt.
-
DETAILLIERTE BESCHREIBUNG DER DARGESTELLTEN AUSFÜHRUNGSFORMEN
-
Unter Bezugnahme auf die beigefügten Zeichnungen werden die Ausführungsformen der vorliegenden Erfindung beschrieben. Ähnliche Bezugsziffern in den Zeichnungen stehen für ähnliche Elemente. Wie oben beschrieben, stellt die vorliegende Erfindung ein Verifikationssystem für ein I2S-Busprotokoll bereit, das alle im I2S-Protokollstandard spezifizierten Gerätetypen abdecken kann, indem verschiedene Systemparameter konfiguriert werden, wodurch eine schnelle Verifizierung und Überwachung aller Daten auf der Schnittstelle ermöglicht und eine Verifizierung von I2S-Busgeräten erreicht wird.
-
Das Verifikationssystem für ein I2S-Busprotokoll der vorliegenden Erfindung basiert auf einer UVM-Verifikationsplattform und umfasst eine Empfangs- und Konvertierungseinheit, eine Konfigurationseinheit, eine Taktsteuereinheit und eine Datenkonvertierungseinheit. Die Empfangs- und Konvertierungseinheit ist so konfiguriert, dass sie Steuerbefehle von der UVM-Verifikationsplattform empfängt und die Steuerbefehle in verschiedene Ausführungsbefehle umwandelt, die von anderen Einheiten erkannt und ausgeführt werden können. Die Konfigurationseinheit ist so ausgelegt, dass sie die Systemparameter auf der Grundlage der von der Empfangs- und Konvertierungseinheit gesendeten Ausführungsbefehle konfiguriert, so dass die Systemparameter den Anforderungen der UVM-Verifikationsplattform entsprechen, wodurch verschiedene Prüflinge (DUTs) nach der Parameterkonfiguration an die UVM-Verifikationsplattform angepasst werden können und die UVM-Verifikationsplattform dementsprechend Verifikationsoperationen an ihnen durchführen kann. Die Taktsteuereinheit ist so konfiguriert, dass sie auf der Grundlage der von der Empfangs- und Konvertierungseinheit gesendeten Ausführungsbefehle öffnet oder schließt und ein Taktsignal mit einer entsprechenden zeitlichen Abfolge gemäß den von der Konfigurationseinheit konfigurierten Systemparametern erzeugt, durch die das Verifikationssystem für ein I2S-Busprotokoll mit dem DUT kommuniziert. Die Datenkonvertierungseinheit ist so konfiguriert, dass sie Dateninformationen von der UVM - Verifikationsplattform über die Empfangs- und Konvertierungseinheit empfängt, die Dateninformationen in einen Datentyp konvertiert, der dem des Prüflings (DUT) entspricht, und die Dateninformationen zur Verifikation an den Prüfling sendet. Alternativ ist die Datenkonvertierungseinheit so konfiguriert, dass sie Dateninformationen vom Prüfling (DUT) empfängt, die Dateninformationen in einen Datentyp konvertiert, der dem der UVM-Verifikationsplattform entspricht, und die Dateninformationen zur Verifikation an die UVM-Verifikationsplattform sendet.
-
In einer bevorzugten Ausführungsform der vorliegenden Erfindung umfasst das Verifikationssystem für ein I2S-Busprotokoll, wie in 1 gezeigt, ferner eine Vorabspeichereinheit. Die Vorspeichereinheit ist so konfiguriert, dass sie die von der UVM - Verifikationsplattform über die Empfangs- und Konvertierungseinheit gesendeten Dateninformationen und die von dem Prüfling (DUT) über die Datenkonvertierungseinheit gesendeten Dateninformationen vorspeichert. Auf diese Weise werden die von der UVM - Verifikationsplattform an den Prüfling (DUT) gesendeten Daten oder die vom Prüfling an die UVM - Verifikationsplattform gesendeten Daten in der Vorspeichereinheit zwischengespeichert, bis ein Sendebefehl empfangen wird oder die Taktsteuereinheit einen Takt zum Senden von Daten erzeugt. Somit ist sichergestellt, dass die Datenübertragung zwischen dem Verifikationssystem und dem Prüfling (DUT) gemäß einem festgelegten Befehl und einer zeitlichen Abfolge erfolgt, wodurch die Genauigkeit und Aktualität der Kommunikation gewährleistet wird. In der vorliegenden Erfindung werden verschiedene Systemparameter in der Konfigurationseinheit konfiguriert, und die Daten zwischen der UVM-Verifikationsplattform und dem Prüfling (DUT) werden durch die Datenkonvertierungseinheit konvertiert, so dass die normale Kommunikation zwischen dem Prüfling (DUT) und der UVM-Verifikationsplattform erreicht wird, was es der UVM-Verifikationsplattform ermöglicht, normale Verifikationen an verschiedenen Prüflingen durchzuführen und die Verifikationen für die I2S-Bus-Geräte zu erreichen.
-
Das Verifikationssystem für ein I2S-Busprotokoll der vorliegenden Erfindung (siehe 2) umfasst ferner eine Schnittstelleneinheit. Die Schnittstelleneinheit ist mit einer Bittaktsignalleitung (BCLK), einer Rahmentaktsignalleitung (LRCK) und zwei seriellen Datenleitungen (SDATA1, SDATA0) versehen, wobei jede Leitung in Punkt-zu-Punkt-Verbindung mit dem Prüfling (DUT) steht. Die beiden seriellen Datenleitungen werden hauptsächlich für verschiedene Übertragungsmodi verwendet, die unterschiedliche Verbindungsmethoden haben.
-
In der Vorab-Speichereinheit umfasst der Vorab-Speicherprozess der Daten insbesondere das Vor-Senden und das Vor-Empfangen. Wenn die Empfangs- und Konvertierungseinheit den Ausführungsbefehl „Übertragung starten“ ausgibt, werden die Daten in der Vorabspeichereinheit gelesen und von der Datenkonvertierungseinheit konvertiert. Danach wird die Vorabspeichereinheit gelöscht. Dann wird bei der ersten fallenden Flanke der Bittaktsignalleitung (BCLK) das höchstwertige Bit der Daten an die serielle Datenleitung (SDATA0/1) gesendet, und die restlichen Bits werden entsprechend der Taktreihenfolge gesendet. Wenn die Empfangs- und Konvertierungseinheit feststellt, dass die aktuelle Datenkommunikation abgeschlossen ist, werden die vorgespeicherten Daten von der Empfangs- und Konvertierungseinheit gelesen, und die Vorabspeichereinheit wird gelöscht.
-
Insbesondere werden in der Konfigurationseinheit die Kommunikationsrolle, der Kommunikationstakt, der Kommunikationsmodus, die Datenübertragungsrichtung und die Datengültigkeitslänge des Verifikationssystems auf der Grundlage der Spezifikationen des I2S-Kommunikationsprotokolls und der UVM-Verifikationsplattform konfiguriert, so dass die Parameter mit den Spezifikationen des I2S-Kommunikationsprotokolls und der UVM-Verifikationsplattform übereinstimmen, wodurch die normale Kommunikation zwischen dem DUT und der UVM - Verifikationsplattform ermöglicht wird. Die Kommunikationsrolle des Verifikationssystems umfasst insbesondere einen Master und einen Slave. Wenn der Master als Kommunikationsrolle konfiguriert ist, sendet die Taktsteuereinheit Bittaktsignale und Rahmentaktsignale mit der angegebenen Taktfrequenz. Wenn der Slave als Kommunikationsrolle konfiguriert ist, überwacht die Taktsteuereinheit die Bittaktsignale und die Rahmentaktsignale. Der Kommunikationsmodus umfasst einen Halbduplex-Kommunikationsmodus und einen Vollduplex-Kommunikationsmodus, wobei die Verbindung zwischen der Schnittstelleneinheit der vorliegenden Erfindung und dem Prüfling (DUT) je nach Kommunikationsmodus unterschiedlich ist. Im Kommunikationsmodus Halbduplex ist die serielle Datenleitung (SDATA1) nicht angeschlossen, und nur die serielle Datenleitung (SDATA0) ist mit dem Prüfling (DUT) verbunden. Im Kommunikationsmodus Vollduplex sind die Übertragungsrichtungen der beiden seriellen Datenleitungen (SDATA1, SDATA0) entgegengesetzt. Die Datenübertragungsrichtung kann Dateneingang und Datenausgang umfassen. Für die Datenausgaberichtung erhält die Datenkonvertierungseinheit die Daten von der Empfangs- und Konvertierungseinheit (von der UVM-Verifikationsplattform) und gibt sie an den Prüfling (DUT) aus. Für die Richtung der Dateneingabe erhält die Datenkonvertierungseinheit Daten vom Prüfling (DUT) und gibt sie über die Vorabspeichereinheit an die UVM - Verifikationsplattform aus. Darüber hinaus werden in der Konfigurationseinheit die Frequenz und die zeitliche Abfolge des Kommunikationstaktes so konfiguriert, dass die Frequenz und die zeitliche Abfolge des Kommunikationstaktes des Verifikationssystems mit dem Prüfling (DUT) übereinstimmen, wodurch die Kommunikation zwischen dem Verifikationssystem und dem Prüfling (DUT) mit der gleichen Taktfrequenz ermöglicht wird.
-
Bei der vorliegenden Erfindung ist die Datenkonvertierungseinheit so konfiguriert, dass sie die Daten aus der Empfangs- und Konvertierungseinheit in serielle Daten und die Daten aus dem Prüfling (DUT) in parallele Daten konvertiert. Im Rahmen der vorliegenden Erfindung sind die von der UVM - Verifikationsplattform ausgegebenen Daten parallele Daten, während die vom Prüfling (DUT) ausgegebenen Daten serielle Daten sind. Um eine normale Kommunikation zwischen den beiden Parteien zu ermöglichen, müssen die von jeder Partei ausgegebenen Daten in eine Form konvertiert werden, die von der anderen Partei erkannt und übertragen werden kann. Konkret vergleicht die Datenkonvertierungseinheit die empfangene Datenlänge mit der in der Konfigurationseinheit konfigurierten gültigen Datenlänge. Wenn die Länge der empfangenen Daten kleiner ist als die gültige Datenlänge, werden die unteren Bits der empfangenen Daten mit binären Nullen aufgefüllt. Wenn beispielsweise die von der Datenumwandlungseinheit empfangene Datenlänge 1 ist und die in der Konfigurationseinheit konfigurierte gültige Datenlänge n beträgt, wird an den n-l unteren Bits der empfangenen Daten (beginnend mit dem niedrigstwertigen Bit) ein binäres Null-Padding durchgeführt. Ist die von der Datenumwandlungseinheit empfangene Datenlänge größer als die in der Konfigurationseinheit konfigurierte gültige Datenlänge, werden die unteren Bits der empfangenen Daten ignoriert. Wenn beispielsweise die von der Datenkonvertierungseinheit empfangene Datenlänge i ist und die in der Konfigurationseinheit konfigurierte gültige Datenlänge j ist, werden die unteren j-i Bits der empfangenen Daten ignoriert (beginnend mit dem niederwertigsten Bit). Auf diese Weise wird sichergestellt, dass die Länge der empfangenen Daten mit der im Voraus konfigurierten gültigen Datenlänge übereinstimmt, wodurch eine effektive Datenübertragung auf der Grundlage der konfigurierten Parameter gewährleistet wird.
-
Der Arbeitsprozess des Verifikationssystems für ein I2S-Busprotokoll wird in Verbindung mit 1 und 2 wie folgt beschrieben.
-
Zunächst sendet die UVM-Verifikationsplattform einen Befehl zur „Parameterkonfiguration“ an das Verifikationssystem, der auf den Attributen des Prüflings (DUT) basiert (z. B. agiert der Prüfling als Slave, hat eine Datenbitbreite von 16 Bit und eine Tonabtastfrequenz von 44,1 kHz und unterstützt nur Halbduplexkommunikation). Beim Empfang des Befehls weist die Empfangs- und Konvertierungseinheit die Konfigurationseinheit an, die Kommunikationsrolle als Master, die gültige Datenlänge als 16, die Taktfrequenz als 1411200 (44100*16*2), die Datenübertragungsrichtung als Datenausgang und den Kommunikationsmodus als Halbduplex-Kommunikation zu konfigurieren. Die UVM-Verifikationsplattform sendet den Befehl „Daten senden 0x1ABC“ an das Verifikationssystem. Nach Erhalt des Befehls gibt die Empfangs- und Konvertierungseinheit die Daten 0x1ABC in die Vorspeichereinheit ein und sendet den Befehl „Übertragung starten“ an die Taktsteuereinheit und die Datenkonvertierungseinheit. Nach Erhalt des Befehls „Start der Übertragung“ liest die Taktsteuereinheit die Parameter aus der Konfigurationseinheit, zieht dann die Bittaktsignalleitung (BCLK) und die Rahmentaktsignalleitung (LRCK) herunter und erzeugt einen Takt der Bittaktsignalleitung (BCLK) auf der Grundlage der Taktfrequenz in den Konfigurationsparametern.
-
Gleichzeitig empfängt die Datenkonvertierungseinheit den Befehl „Übertragung starten“, liest die vorgespeicherten Daten 0x1ABC aus der Vorspeichereinheit, löscht die vorgespeicherten Daten und konvertiert die Daten dann in die binäre Form (0001101010111100). Beginnend mit der ersten fallenden Flanke der Bittaktsignalleitung (BCLK) gibt die Datenumwandlungseinheit bei jeder fallenden Flanke der Bittaktsignalleitung (BCLK) das höchstwertige Bit der Binärdaten an die serielle Datenleitung (SDATA0) aus. Wenn die Taktsteuereinheit feststellt, dass die Datenausgabe die gültige Länge von 16 erreicht hat, wird der Pegel der Rahmentaktsignalleitung (LRCK) umgeschaltet, der Takt an der Bittaktsignalleitung (BCLK) angehalten, und die Datenumwandlungseinheit ist so konfiguriert, dass sie auf einen nächsten Befehl „Übertragung starten“ von der Empfangs- und Konvertierungseinheit wartet. Wenn die Kommunikation fortgesetzt werden muss, gibt die Empfangs- und Konvertierungseinheit neue Daten in die Vorspeichereinheit ein und sendet den Befehl „Übertragung starten“, um den oben beschriebenen Vorgang zu wiederholen. Wenn die Kommunikation nicht benötigt wird, wird ein Befehl „Übertragung stoppen“ gesendet, und beim Empfang des Befehls „Übertragung stoppen“ werden die Taktsteuereinheit und die Datenumwandlungseinheit in den Ausgangszustand zurückgesetzt.
-
Zweitens sendet die UVM-Verifikationsplattform einen Befehl zur „Parameterkonfiguration“ an das Verifikationssystem, der auf den Attributen des Prüflings (DUT) basiert (z. B. fungiert der Prüfling als Slave, hat eine Datenbitbreite von 8 Bit und eine Tonabtastfrequenz von 48 kHz und unterstützt nur Halbduplex-Kommunikation). Nach Erhalt des Befehls weist die Empfangs- und Konvertierungseinheit die Konfigurationseinheit an, die Kommunikationsrolle als Master, die gültige Datenlänge als 16, die Taktfrequenz als 768000 (48000*8*2), die Datenübertragungsrichtung als Dateneingang und den Kommunikationsmodus als Halbduplex-Kommunikation zu konfigurieren. Die UVM - Verifikationsplattform sendet einen Befehl „Daten empfangen“ an das Verifikationssystem. Nach Erhalt des Befehls sendet die Empfangs- und Konvertierungseinheit den Befehl „Übertragung starten“ an die Taktsteuereinheit und die Datenkonvertierungseinheit. Nach Erhalt des Befehls „Start der Übertragung“ liest die Taktsteuereinheit die Parameter aus der Konfigurationseinheit, zieht dann die Bittaktsignalleitung (BCLK) und die Rahmentaktsignalleitung (LRCK) herunter und erzeugt einen Takt der Bittaktsignalleitung (BCLK) auf der Grundlage der Taktfrequenz in den Konfigurationsparametern. Gleichzeitig empfängt die Datenumwandlungseinheit den Befehl „Übertragung starten“, beginnt mit der Erfassung des Pegels der seriellen Datenleitung (SDATA0) bei der zweiten ansteigenden Flanke der Bittaktsignalleitung (BCLK) und wandelt dann die erfassten Daten (Binärzahl 01011010), die vom Prüfling (DUT) ausgegeben werden, in Hexadezimal-Code (0x5A). Da die empfangene Datenlänge von 8 kleiner ist als die gültige Datenlänge von 16, fügt die Datenkonvertierungseinheit bei den folgenden steigenden Flanken der Bittaktsignalleitung (BCLK) weiterhin Nullen in den 8 unteren Bits der Daten ein. Die endgültigen hexadezimalen Daten lauten 0x5A00, die in der Pre-Store-Einheit als die bereits empfangenen Daten gespeichert werden. Wenn die Taktsteuereinheit feststellt, dass die empfangenen Daten die gültige Datenlänge von 16 erreicht haben, wird der Pegel der Rahmentaktsignalleitung (LRCK) umgeschaltet, der Takt an der Bittaktsignalleitung (BCLK) angehalten, und die Datenkonvertierungseinheit ist so konfiguriert, dass sie auf einen nächsten Befehl „Übertragung starten“ von der Empfangs- und Konvertierungseinheit wartet. Die Empfangs- und Konvertierungseinheit liest die zuvor empfangenen Daten 0x5A00 aus der Vorspeichereinheit, löscht die Vorspeichereinheit und leitet die Daten zur Datenvalidierung und -korrektheit an die UVM-Verifikationsplattform zurück. Wenn die Kommunikation fortgesetzt werden soll, sendet die Empfangs- und Konvertierungseinheit den Befehl „Übertragung starten“, um den oben beschriebenen Vorgang zu wiederholen. Wird die Kommunikation nicht benötigt, wird der Befehl „Übertragung stoppen“ gesendet, und nach Erhalt des Befehls „Übertragung stoppen“ werden die Taktsteuereinheit und die Datenumwandlungseinheit in den Ausgangszustand zurückgesetzt
-
Zusammenfassend lässt sich sagen, dass das Verifikationssystem für ein I2S-Busprotokoll der vorliegenden Erfindung ein dediziertes Verifikationssystem für den I2S-Bus ist und auf der UVM-Verifikationsplattform basiert. In dem Verifikationssystem für ein I2S-Busprotokoll der vorliegenden Erfindung werden verschiedene Systemparameter in der Konfigurationseinheit konfiguriert, die Kommunikation zwischen verschiedenen I2S-Geräten und dem Prüfling (DUT) über die Busschnittstelle simuliert und alle Daten auf der Schnittstelle überwacht, wodurch die Vollständigkeit und Korrektheit der Entwurfsfunktion überprüft wird. Darüber hinaus können die Verifikationsingenieure mit diesem Verifikationssystem die Attribute der Verifikationsplattform entsprechend den spezifischen Entwurfsspezifikationen flexibel ändern und so die Integrität und Effizienz des Verifikationsprozesses sicherstellen.
-
Die oben genannten Ausführungsformen stellen nur einige Ausführungsformen der vorliegenden Erfindung dar, und die Beschreibungen davon sind relativ spezifisch und detailliert, sollten aber nicht als Einschränkung des Umfangs der patentierten Erfindung ausgelegt werden. Es sollte darauf hingewiesen werden, dass für den Fachmann mehrere Änderungen und Verbesserungen vorgenommen werden können, ohne vom Konzept der vorliegenden Erfindung abzuweichen, die alle zum Schutzbereich der vorliegenden Erfindung gehören. Der Schutzbereich des Patents der vorliegenden Erfindung richtet sich daher nach den beigefügten Ansprüchen