DE102022209808A1

DE102022209808A1 - Vertical field effect transistor structure and method of manufacturing a vertical field effect transistor structure

Info

Publication number: DE102022209808A1
Application number: DE102022209808.0A
Authority: DE
Inventors: Jens Baringhaus
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2022-09-19
Filing date: 2022-09-19
Publication date: 2024-03-21

Abstract

Die Erfindung betrifft eine Vertikale Feldeffekttransistorstruktur mit einem Substrat (30) mit einer ersten Substratoberfläche (30a), einer auf der ersten Substratoberfläche (30a) epitaktisch aufgewachsenen Siliziumkarbidschicht (32), aus welcher eine Vielzahl von an der Siliziumkarbidschicht (32) verankerten Finnenstrukturen (36) an einer von der ersten Substratoberfläche (30a) weg gerichteten Seite der Siliziumkarbidschicht (32) herausstrukturiert ist, und einer Vielzahl von Gate-Elektroden (42), wobei je eine der Gate-Elektroden (42) zwischen zwei benachbarten Finnenstrukturen (36) liegt und die Finnenstrukturen (36) und die Siliziumkarbidschicht (32) mittels mindestens eines Gate-Dielektrikums (44) von den Gate-Elektroden (42) elektrisch isoliert sind, wobei die Finnenstrukturen (36) je eine erste Seitenwand (36a) aufweisen, welche mit einer Höchstabweichung kleiner-gleich 1° der (1120)-Kristallfläche der Siliziumkarbidschicht (32) entspricht. Ebenso betrifft die Erfindung ein Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur.The invention relates to a vertical field effect transistor structure with a substrate (30) with a first substrate surface (30a), a silicon carbide layer (32) grown epitaxially on the first substrate surface (30a), from which a plurality of fin structures (36) anchored on the silicon carbide layer (32). ) is structured out on a side of the silicon carbide layer (32) directed away from the first substrate surface (30a), and a plurality of gate electrodes (42), one of the gate electrodes (42) lying between two adjacent fin structures (36). and the fin structures (36) and the silicon carbide layer (32) are electrically insulated from the gate electrodes (42) by means of at least one gate dielectric (44), the fin structures (36) each having a first side wall (36a), which with corresponds to a maximum deviation of less than or equal to 1° of the (1120) crystal surface of the silicon carbide layer (32). The invention also relates to a method for producing a vertical field effect transistor structure.

Description

Die Erfindung betrifft eine vertikale Feldeffekttransistorstruktur und ein Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur.The invention relates to a vertical field effect transistor structure and a method for producing a vertical field effect transistor structure.

Stand der TechnikState of the art

1a und 1b zeigen eine schematische Darstellung und eine Draufsicht eines herkömmlichen FinMOS, welcher der Anmelderin als interner Stand der Technik bekannt ist. 1a and 1b show a schematic representation and a top view of a conventional FinMOS, which is known to the applicant as internal prior art.

Der in 1a und 1b schematisch wiedergegebene herkömmliche FinMOS umfasst einen Substratwafer 10 mit einer ersten Waferoberfläche 10a und einer von der ersten Waferoberfläche 10a weg gerichteten zweiten Waferoberfläche 10b und eine auf der ersten Waferoberfläche 10a epitaktisch aufgewachsene und n-dotierte Siliziumkarbidschicht 12. An einer von dem Substratwafer 10 weg gerichteten Seite der Siliziumkarbidschicht 12 sind Finnenstrukturen 14 aus der Siliziumkarbidschicht 12 herausstrukturiert, wobei die an der Siliziumkarbidschicht 12 verankerten Finnenstrukturen 14 (im Wesentlichen) streifenförmig ausgebildet sind. Für die (nahezu) streifenförmigen Finnenstrukturen 14 ist jeweils eine parallel zu der ersten Waferoberfläche 10a ausgerichtete Längsrichtung definierbar, in welcher die Finnenstrukturen 14 ihre maximale Ausdehnung aufweisen. Wie in 1b erkennbar ist, ist die Längsrichtung der Finnenstrukturen 14 typischerweise senkrecht zu der [1120]-Richtung der Siliziumkarbidschicht 12 ausgerichtet. Jede der Finnenstrukturen 14 weist je ein n-dotiertes Source-Gebiet 16 an ihrem von dem Substratwafer 10 weg gerichteten Ende und je ein p-dotiertes Kanalgebiet 18 benachbart zu dem jeweiligen Source-Gebiet 16 auf. Zwischen zwei benachbarten Finnenstrukturen 14 liegt je eine Gate-Elektrode 20, wobei ein Gate-Dielektrikum 22 die Finnenstrukturen 14 und die Siliziumkarbidschicht 12 von der Gate-Elektrode 20 elektrisch isoliert. Der herkömmliche FinMOS der 1a und 1b hat auch eine auf einer von dem Substratwafer 10 weg gerichteten Seite der Finnenstrukturen 14 angeordnete Source-Elektrode 24 und eine an der zweiten Waferoberfläche 10b angeordnete Drain-Elektrode 26.The in 1a and 1b Schematically shown conventional FinMOS comprises a substrate wafer 10 with a first wafer surface 10a and a second wafer surface 10b directed away from the first wafer surface 10a and an n-doped silicon carbide layer 12 epitaxially grown on the first wafer surface 10a. On a side directed away from the substrate wafer 10 The silicon carbide layer 12 has fin structures 14 structured out of the silicon carbide layer 12, the fin structures 14 anchored to the silicon carbide layer 12 being (essentially) strip-shaped. For the (almost) strip-shaped fin structures 14, a longitudinal direction aligned parallel to the first wafer surface 10a can be defined, in which the fin structures 14 have their maximum extent. As in 1b can be seen, the longitudinal direction of the fin structures 14 is typically aligned perpendicular to the [1120] direction of the silicon carbide layer 12. Each of the fin structures 14 has an n-doped source region 16 at its end directed away from the substrate wafer 10 and a p-doped channel region 18 adjacent to the respective source region 16. There is a gate electrode 20 between two adjacent fin structures 14, with a gate dielectric 22 electrically insulating the fin structures 14 and the silicon carbide layer 12 from the gate electrode 20. The conventional FinMOS 1a and 1b also has a source electrode 24 arranged on a side of the fin structures 14 directed away from the substrate wafer 10 and a drain electrode 26 arranged on the second wafer surface 10b.

Wie in 1a erkennbar ist, ist für die Siliziumkarbidschicht 12 eine Oberkante 28 definierbar, an welcher die flächige Siliziumdioxidschicht 12 in die Finnenstrukturen 14 übergeht und welche die von dem Substratwafer 10 weg gerichteten und zwischen den Finnenstrukturen 14 liegenden Teiloberflächen 12a der Siliziumkarbidschicht 12 umfasst. Die Oberkante 28 ist parallel zu der ersten Waferoberfläche 10a des Substratwafers 10 orientiert. Es hat sich für das epitaktische Aufwachsen der Siliziumkarbidschicht 12 auf der ersten Substratoberfläche 10a als vorteilhaft herausgestellt, wenn die erste Waferoberfläche 10a um 4° entlang der [1120]-Richtung gegenüber der kristallographisch perfekten (0001)-Kristallfläche des Substratwafers 10 verkippt ist. Außerdem stehen die Finnenstrukturen 14 (nahezu) senkrecht an der Oberkante 28 der Siliziumkarbidschicht 12 hervor, sodass Seitenwände 14a bis 14d der Finnenstrukturen 14 in einem Winkel von etwa 90° zu der Oberkante 28 geneigt sind. Da die Oberkante 28 parallel zu der Waferoberfläche 10a des Substratwafers 10 ausgerichtet ist und beide um 4° entlang der [1120]-Richtung gegenüber der (0001)-Kristallfläche verkippt sind, entsprechen die Seitenwände 14a bis 14d der Finnenstrukturen 14 keiner kristallographisch perfekten Oberfläche.As in 1a can be seen, an upper edge 28 can be defined for the silicon carbide layer 12, at which the flat silicon dioxide layer 12 merges into the fin structures 14 and which includes the partial surfaces 12a of the silicon carbide layer 12 that are directed away from the substrate wafer 10 and lie between the fin structures 14. The upper edge 28 is oriented parallel to the first wafer surface 10a of the substrate wafer 10. It has proven to be advantageous for the epitaxial growth of the silicon carbide layer 12 on the first substrate surface 10a if the first wafer surface 10a is tilted by 4° along the [1120] direction relative to the crystallographically perfect (0001) crystal surface of the substrate wafer 10. In addition, the fin structures 14 protrude (almost) vertically from the upper edge 28 of the silicon carbide layer 12, so that side walls 14a to 14d of the fin structures 14 are inclined at an angle of approximately 90 ° to the upper edge 28. Since the upper edge 28 is aligned parallel to the wafer surface 10a of the substrate wafer 10 and both are tilted by 4° along the [1120] direction relative to the (0001) crystal surface, the side walls 14a to 14d of the fin structures 14 do not correspond to a crystallographically perfect surface.

Offenbarung der ErfindungDisclosure of the invention

Die vorliegende Erfindung schafft eine vertikale Feldeffekttransistorstruktur mit den Merkmalen des Anspruchs 1 und ein Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur mit den Merkmalen des Anspruchs 6.The present invention provides a vertical field effect transistor structure having the features of claim 1 and a method for producing a vertical field effect transistor structure having the features of claim 6.

Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Unteransprüche.Preferred further training is the subject of the respective subclaims.

Vorteile der ErfindungAdvantages of the invention

Die vorliegende Erfindung schafft vertikale Feldeffekttransistorstrukturen mit Finnenstrukturen aus Siliziumkarbid, wobei je eine erste Seitenwand pro Finnenstruktur der (1120)-Kristallfläche von Siliziumkarbid entspricht und somit senkrecht zu den (0001)-Kristallebenen von Siliziumkarbid ausgerichtet ist. Durch die (perfekte) Ausrichtung der ersten Seitenwand senkrecht zu den (0001)-Kristallebenen ist eine (nahezu) atomar glatte erste Seitenwand realisiert, welche als Interface zwischen der damit ausgebildeten Finnenstruktur und dem mindestens einen angrenzenden Gate-Dielektrikum dient. Die (nahezu) atomare Glattheit der je einen ersten Seitenwand der Finnenstrukturen einer erfindungsgemäßen vertikalen Feldeffekttransistorstruktur führt zu einer reduzierten Streuwahrscheinlichkeit von durch die Finnenstrukturen fließenden Elektronen und damit zur deutlichen Erhöhung der Kanalmobilität an dem jeweiligen Interface.The present invention creates vertical field effect transistor structures with fin structures made of silicon carbide, with a first side wall per fin structure corresponding to the (1120) crystal surface of silicon carbide and thus oriented perpendicular to the (0001) crystal planes of silicon carbide. Due to the (perfect) alignment of the first side wall perpendicular to the (0001) crystal planes, an (almost) atomically smooth first side wall is realized, which serves as an interface between the fin structure formed therewith and the at least one adjacent gate dielectric. The (almost) atomic smoothness of the first side wall of the fin structures of a vertical field effect transistor structure according to the invention leads to a reduced scattering probability of electrons flowing through the fin structures and thus to a significant increase in the channel mobility at the respective interface.

Bei einer vorteilhaften Ausführungsform der vertikalen Feldeffekttransistorstruktur weist die epitaktisch aufgewachsene Siliziumkarbidschicht auf ihrer von der ersten Substratoberfläche weg gerichteten Seite zwischen zwei benachbarten Finnenstrukturen je eine Zwischenfinnen-Oberfläche auf, welche mit einer Höchstabweichung kleiner-gleich 1° der (0001)-Kristallfläche der Siliziumkarbidschicht entspricht. Dies ermöglicht auch eine (nahezu) atomar glatte Ausbildung der zwischen den Finnenstrukturen liegenden Zwischenfinnen-Oberflächen der Siliziumkarbidschicht bei der hier beschriebenen Ausführungsform der vertikalen Feldeffekttransistorstruktur.In an advantageous embodiment of the vertical field effect transistor structure, the epitaxially grown silicon carbide layer has, on its side directed away from the first substrate surface, an intermediate fin surface between two adjacent fin structures, which corresponds to the (0001) crystal surface of the silicon carbide layer with a maximum deviation of less than or equal to 1° . This also enables the intermediate fin surfaces lying between the fin structures to be (almost) atomically smooth the silicon carbide layer in the embodiment of the vertical field effect transistor structure described here.

Vorzugsweise ist das Substrat ein Siliziumkarbidsubstrat, dessen erste Substratoberfläche um 2° bis 7° gegenüber der (0001)-Kristallfläche des Siliziumkarbidsubstrats entlang der [1120]-Richtung des Siliziumkarbidsubstrats verkippt ist. Diese Verkippung der ersten Substratoberfläche gegenüber der (0001)-Kristallfläche des Siliziumkarbidsubstrats bietet Vorteile für das epitaktische Aufwachsen der Siliziumkarbidschicht direkt auf der ersten Substratoberfläche. Insbesondere kann die erste Substratoberfläche um 3° bis 5°, speziell um 4°, gegenüber der (0001)-Kristallfläche des Siliziumkarbidsubstrats entlang der [1120]-Richtung des Siliziumkarbidsubstrats verkippt sein. Preferably, the substrate is a silicon carbide substrate whose first substrate surface is tilted by 2° to 7° relative to the (0001) crystal surface of the silicon carbide substrate along the [1120] direction of the silicon carbide substrate. This tilting of the first substrate surface relative to the (0001) crystal surface of the silicon carbide substrate offers advantages for the epitaxial growth of the silicon carbide layer directly on the first substrate surface. In particular, the first substrate surface can be tilted by 3° to 5°, especially by 4°, relative to the (0001) crystal surface of the silicon carbide substrate along the [1120] direction of the silicon carbide substrate.

Bevorzugter Weise weisen die Finnenstrukturen je ein n-dotiertes Source-Gebiet an einem von dem Substrat weg gerichteten Ende der jeweiligen Finnenstruktur auf, wobei die vertikale Feldeffekttransistorstruktur eine Source-Elektrode auf einer von dem Substrat weg gerichteten Seite der Finnenstrukturen und eine Drain-Elektrode auf einer von der ersten Substratoberfläche weg gerichteten zweiten Substratoberfläche des Substrats umfasst. Die Vielzahl von Finnenstrukturen der hier beschriebenen Ausführungsform der vertikalen Feldeffekttransistorstruktur werden somit von der (einzigen) Source-Elektrode elektrisch kontaktiert, was einen minimalen On-Widerstand der auf diese Weise realisierten vertikalen Feldeffekttransistorstruktur bewirkt.Preferably, the fin structures each have an n-doped source region at an end of the respective fin structure directed away from the substrate, the vertical field effect transistor structure having a source electrode on a side of the fin structures directed away from the substrate and a drain electrode a second substrate surface of the substrate directed away from the first substrate surface. The plurality of fin structures of the embodiment of the vertical field effect transistor structure described here are thus electrically contacted by the (single) source electrode, which causes a minimal on-resistance of the vertical field effect transistor structure realized in this way.

Beispielsweise kann die vertikale Feldeffekttransistorstruktur ein FinMOS oder ein FinFET sein. Die vorliegende Erfindung ist damit vielseitig einsetzbar.For example, the vertical field effect transistor structure can be a FinMOS or a FinFET. The present invention can therefore be used in a variety of ways.

Die vorausgehend beschriebenen Vorteile können auch realisiert werden durch ein Ausführen eines korrespondierenden Verfahrens zum Herstellen einer vertikalen Feldeffekttransistorstruktur.The advantages described above can also be realized by carrying out a corresponding method for producing a vertical field effect transistor structure.

Bei einer vorteilhaften Ausführungsform des Verfahrens wird zum Herausstrukturieren der Finnenstrukturen und Ausbilden ihrer Seitenwände zuerst eine Vielzahl von an der Siliziumkarbidschicht verankerten streifenförmigen Ausgangsstrukturen an der von der Substratoberfläche weg gerichteten Seite der Siliziumkarbidschicht aus der Siliziumkarbidschicht herausstrukturiert, und anschließend werden mittels eines Abtragungsverfahrens mit einer kristallorientierungsabhängigen Abtragungsrate die Finnenstrukturen mit der je einen ersten Seitenwand, welche mit der Höchstabweichung kleiner-gleich 1° der (1120)-Kristallfläche der Siliziumkarbidschicht entspricht, aus den Ausgangsstrukturen herausstrukturiert. Mittels der hier beschriebenen Vorgehensweise können die Halbleiterfinnen mit (nahezu) atomar glattem Kanalinterface durch das Ausführen von relativ einfachen Verfahrensschritten gewonnen werden.In an advantageous embodiment of the method, in order to structure out the fin structures and form their side walls, a plurality of strip-shaped initial structures anchored to the silicon carbide layer are first structured out of the silicon carbide layer on the side of the silicon carbide layer directed away from the substrate surface, and then using a removal process with a crystal orientation-dependent removal rate the fin structures each with a first side wall, which has a maximum deviation of less than or equal to 1° of the (11 2 0) crystal surface corresponds to the silicon carbide layer, structured out of the initial structures. Using the procedure described here, the semiconductor fins with (almost) atomically smooth channel interfaces can be obtained by carrying out relatively simple process steps.

Beispielsweise können die streifenförmigen Ausgangsstrukturen mittels eines anisotropen Trenchprozesses aus der Siliziumkarbidschicht herausstrukturiert werden. Alternativ oder ergänzend kann das Abtragungsverfahren eine thermische Oxidation zumindest der streifenförmigen Ausgangsstrukturen und einen anschließenden Ätzprozess zum Ätzen des oxidierten Siliziumkarbids umfassen. Die hier aufgezählten Verfahrensschritte sind vergleichsweise einfach ausführbar und ermöglichen zusätzlich eine kostengünstige Herstellung von vertikalen Feldeffekttransistorstrukturen.For example, the strip-shaped initial structures can be structured out of the silicon carbide layer using an anisotropic trenching process. Alternatively or additionally, the removal process can include a thermal oxidation of at least the strip-shaped initial structures and a subsequent etching process for etching the oxidized silicon carbide. The process steps listed here are comparatively easy to carry out and also enable cost-effective production of vertical field effect transistor structures.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

Weitere Merkmale und Vorteile der vorliegenden Erfindung werden nachfolgend anhand der Figuren erläutert. Es zeigen:

1a und 1b eine schematische Darstellung und eine Draufsicht eines herkömmlichen FinMOS;
2 eine schematische Darstellung einer Ausführungsform der vertikalen Feldeffekttransistorstruktur; und
3a bis 3c schematische Darstellungen von Zwischenprodukten zum Erläutern einer Ausführungsform des Verfahrens zum Herstellen einer vertikalen Feldeffekttransistorstruktur.

Further features and advantages of the present invention are explained below with reference to the figures. Show it:

1a and 1b a schematic representation and a top view of a conventional FinMOS;
2 a schematic representation of an embodiment of the vertical field effect transistor structure; and
3a to 3c schematic representations of intermediate products to explain an embodiment of the method for producing a vertical field effect transistor structure.

Ausführungsformen der ErfindungEmbodiments of the invention

2 zeigt eine schematische Darstellung einer Ausführungsform der vertikalen Feldeffekttransistorstruktur. 2 shows a schematic representation of an embodiment of the vertical field effect transistor structure.

Die in 2 schematisch wiedergegebene vertikale Feldeffekttransistorstruktur hat ein Substrat 30 mit einer ersten Substratoberfläche 30a und mit einer von der ersten Substratoberfläche 30a weg gerichteten zweiten Substratoberfläche 30b. Vorzugsweise ist das Substrat 30 ein n-dotiertes Substrat 30, speziell ein hoch n-dotiertes Substrat 30. Das Substrat 30 ist bevorzugter Weise ein (n-dotiertes/hoch n-dotiertes) Siliziumkarbidsubstrat 30.In the 2 The vertical field effect transistor structure shown schematically has a substrate 30 with a first substrate surface 30a and with a second substrate surface 30b directed away from the first substrate surface 30a. Preferably, the substrate 30 is an n-doped substrate 30, specifically a highly n-doped substrate 30. The substrate 30 is preferably an (n-doped/highly n-doped) silicon carbide substrate 30.

Auf der ersten Substratoberfläche 30a ist eine Siliziumkarbidschicht 32 epitaktisch so aufgewachsen, dass die Siliziumkarbidschicht 32 die erste Substratoberfläche 30a kontaktiert. Vorzugsweise ist die erste Substratoberfläche 30a um einen Winkel zwischen 2° bis 7° gegenüber der (0001)-Kristallfläche des Siliziumkarbidsubstrats 30 entlang der [1120]-Richtung des Siliziumkarbidsubstrats 30 verkippt. Insbesondere kann die erste Substratoberfläche 30a um den Winkel zwischen 3° bis 6°, speziell um den Winkel zwischen 3,5° bis 5°, insbesondere um den Winkel gleich 4°, gegenüber der (0001)-Kristallfläche des Siliziumkarbidsubstrats 30 entlang der [1120]-Richtung des Siliziumkarbidsubstrats 30 geneigt ausgerichtet sein. Dies gewährleistet weniger Kristallfehlstrukturen in der auf der ersten Substratoberfläche 30a epitaktisch aufgewachsenen Siliziumkarbidschicht 32.A silicon carbide layer 32 is epitaxially grown on the first substrate surface 30a in such a way that the silicon carbide layer 32 contacts the first substrate surface 30a. Preferably, the first substrate surface 30a is tilted by an angle between 2° to 7° relative to the (0001) crystal surface of the silicon carbide substrate 30 along the [1120] direction of the silicon carbide substrate 30. In particular, the first substrate can be surface 30a by the angle between 3 ° to 6 °, especially by the angle between 3.5 ° to 5 °, in particular by the angle equal to 4 °, with respect to the (0001) crystal surface of the silicon carbide substrate 30 along the [1120] direction of the silicon carbide substrate 30 be aligned inclined. This ensures fewer crystal defects in the silicon carbide layer 32 grown epitaxially on the first substrate surface 30a.

Die epitaktisch aufgewachsene Siliziumkarbidschicht 32 kann als eine Driftzone der vertikalen Feldeffekttransistorstruktur genutzt sein. Deshalb ist die Siliziumkarbidschicht 32 vorzugsweise n-dotiert, insbesondere schwach n-dotiert. An einer von der ersten Substratoberfläche 30a weg gerichteten Seite der Siliziumkarbidschicht 32 ist eine Vielzahl von Vertiefungen 34 derart in die Siliziumkarbidschicht 32 strukturiert, dass eine Vielzahl von an der Siliziumkarbidschicht 32 verankerten Finnenstrukturen 36 aus der Siliziumkarbidschicht 32 herausstrukturiert ist. Eine parallel zu der ersten Substratoberfläche 30a ausgerichtete minimale Breite der Vertiefungen 34 ist um zumindest einen Faktor 2, vorzugsweise um zumindest einen Faktor 5, größer als eine parallel zu der ersten Substratoberfläche 30a ausgerichtete maximale Breite der Finnenstrukturen 36. Die Ausbildung der Finnenstrukturen 36 als „schmale“ Finnenstrukturen 36 bewirkt eine hohe Kanaldichte und einen minimalen On-Widerstand der damit ausgebildeten vertikalen Feldeffekttransistorstruktur. Vorzugsweise ist für die Finnenstrukturen 36 jeweils eine parallel zu der ersten Substratoberfläche 30a ausgerichtete Längsrichtung definierbar, in welcher die Finnenstrukturen 36 ihre maximale Ausdehnung aufweisen. Insbesondere kann die Längsrichtung der Finnenstrukturen 36 senkrecht zu der [1120]-Richtung der Siliziumkarbidschicht 32 ausgerichtet sein. Eine Draufsicht der vertikalen Feldeffekttransistorstruktur der 2 kann somit der 1b entsprechen/ähnlich sein.The epitaxially grown silicon carbide layer 32 can be used as a drift zone of the vertical field effect transistor structure. Therefore, the silicon carbide layer 32 is preferably n-doped, in particular weakly n-doped. On a side of the silicon carbide layer 32 directed away from the first substrate surface 30a, a plurality of depressions 34 are structured into the silicon carbide layer 32 in such a way that a plurality of fin structures 36 anchored to the silicon carbide layer 32 are structured out of the silicon carbide layer 32. A minimum width of the depressions 34 aligned parallel to the first substrate surface 30a is larger by at least a factor of 2, preferably by at least a factor of 5, than a maximum width of the fin structures 36 aligned parallel to the first substrate surface 30a. The design of the fin structures 36 as “ “Narrow” fin structures 36 result in a high channel density and a minimal on-resistance of the vertical field effect transistor structure formed with it. Preferably, a longitudinal direction aligned parallel to the first substrate surface 30a can be defined for the fin structures 36, in which the fin structures 36 have their maximum extent. In particular, the longitudinal direction of the fin structures 36 can be aligned perpendicular to the [1120] direction of the silicon carbide layer 32. A top view of the vertical field effect transistor structure 2 can therefore 1b correspond/be similar.

Vorzugsweise ist an je einem von dem Substrat 30 weg gerichteten Ende der Finnenstrukturen 36 je ein n-dotiertes Source-Gebiet 38 ausgebildet. Das jeweilige n-dotierte Source-Gebiet 38 der Finnenstrukturen 36 kann insbesondere jeweils ein stark n-dotiertes Source-Gebiet 38 sein. Optionaler Weise kann noch auf einer zu dem Substrat 30 ausgerichteten Seite der n-dotierten Source-Gebiete 38 der Finnenstrukturen 36 je ein p-dotiertes Kanalgebiet 40 an jeder Finnenstruktur 36 liegen. Sofern die Finnenstrukturen 36 mit dem je einen n-dotierten Source-Gebiet 38 und dem je einen benachbarten p-dotierten Kanalgebiet 40 ausgebildet sind, kann die vertikale Feldeffekttransistorstruktur als FinMOS eingesetzt sein. Sind die Finnenstrukturen 36 nur mit dem je einen n-dotierten Source-Gebiet 38, aber ohne das p-dotierte Kanalgebiet 40 ausgebildet, so kann die vertikale Feldeffekttransistorstruktur ein FinFET sein.An n-doped source region 38 is preferably formed at each end of the fin structures 36 directed away from the substrate 30. The respective n-doped source region 38 of the fin structures 36 can in particular be a heavily n-doped source region 38. Optionally, a p-doped channel region 40 can also be located on each fin structure 36 on a side of the n-doped source regions 38 of the fin structures 36 that is aligned with the substrate 30. If the fin structures 36 are formed with an n-doped source region 38 and an adjacent p-doped channel region 40, the vertical field effect transistor structure can be used as a FinMOS. If the fin structures 36 are formed only with one n-doped source region 38, but without the p-doped channel region 40, the vertical field effect transistor structure can be a FinFET.

Die vertikale Feldeffekttransistorstruktur der 2 hat auch eine Vielzahl von Gate-Elektroden 42, obwohl nur eine der Gate-Elektroden 42 bildlich wiedergegeben ist. Je eine der Gate-Elektroden 42 liegt zwischen zwei benachbarten Finnenstrukturen 36. Mindestens ein Gate-Dielektrikum 44 ist an der vertikalen Feldeffekttransistorstruktur derart gebildet und/oder abgeschieden, dass die Finnenstrukturen 14 und die Siliziumkarbidschicht 32 mittels des mindestens einen Gate-Dielektrikums 44 von den Gate-Elektroden 42 elektrisch isoliert sind. Sofern vorhanden, können insbesondere die n-dotierten Source-Gebiete 38 und/oder die p-dotierten Kanalgebiete 40 mittels des mindestens einen Gate-Dielektrikums 44 von den benachbarten Gate-Elektrode 42 elektrisch isoliert sein.The vertical field effect transistor structure of the 2 also has a plurality of gate electrodes 42, although only one of the gate electrodes 42 is depicted. One of the gate electrodes 42 lies between two adjacent fin structures 36. At least one gate dielectric 44 is formed and/or deposited on the vertical field effect transistor structure in such a way that the fin structures 14 and the silicon carbide layer 32 are separated from the by means of the at least one gate dielectric 44 Gate electrodes 42 are electrically insulated. If present, in particular the n-doped source regions 38 and/or the p-doped channel regions 40 can be electrically insulated from the adjacent gate electrodes 42 by means of the at least one gate dielectric 44.

Außerdem weisen die Finnenstrukturen 36 je eine erste Seitenwand 36a auf, welche als Interface zwischen dem mindestens einen die erste Seitenwand 36a kontaktierenden Gate-Dielektrikum 44 und der damit ausgestatteten Finnenstruktur 36 dient und mit einer Höchstabweichung kleiner-gleich 1° der (1120)-Kristallfläche der Siliziumkarbidschicht 32 entspricht. Die je eine erste Seitenwand 36a der Finnenstrukturen 36 ist somit (perfekt) senkrecht zu den (0001)-Kristallflächen der Siliziumkarbidschicht 32 orientiert, weshalb sie auf einfache Weise (nahezu) atomar glatt geformt werden kann. Je eine von der ersten Seitenwand 36a der gleichen Finnenstruktur 36 weg gerichtete zweite Seitenwand 36b der Finnenstrukturen 36 entspricht typischerweise keiner kristallographisch perfekten Oberfläche. Auch je eine sich von der ersten Seitenwand 36a zu der zweiten Seitenwand 36b der gleichen Finnenstruktur 36 erstreckende (nicht dargestellte) dritte Seitenwand und je eine sich von der ersten Seitenwand 36a zu der zweiten Seitenwand 36b der gleichen Finnenstruktur 36 erstreckende und von der dritten Seitenwand der gleichen Finnenstruktur 36 weg gerichtete (nicht skizzierte) vierte Seitenwand brauchen keiner kristallographisch perfekten Oberfläche entsprechen. Wie anhand der nachfolgenden Beschreibung deutlich wird, macht die vorteilhaften Orientierung der je einen ersten Seitenwand 36a der Finnenstrukturen 36 eine spezielle Orientierung der zweiten, dritten und vierten Seitenwände 36b der Finnenstrukturen 36 unnötig.In addition, the fin structures 36 each have a first side wall 36a, which serves as an interface between the at least one gate dielectric 44 contacting the first side wall 36a and the fin structure 36 equipped therewith and with a maximum deviation of less than or equal to 1° of the (1120) crystal surface the silicon carbide layer 32 corresponds. The first side wall 36a of each of the fin structures 36 is thus oriented (perfectly) perpendicular to the (0001) crystal surfaces of the silicon carbide layer 32, which is why they can be shaped to be (almost) atomically smooth in a simple manner. A second side wall 36b of the fin structures 36 directed away from the first side wall 36a of the same fin structure 36 typically does not correspond to a crystallographically perfect surface. Also a third side wall (not shown) extending from the first side wall 36a to the second side wall 36b of the same fin structure 36 and one each extending from the first side wall 36a to the second side wall 36b of the same fin structure 36 and from the third side wall The same fin structure 36 facing away (not sketched) fourth side wall does not need to correspond to a crystallographically perfect surface. As becomes clear from the following description, the advantageous orientation of the first side wall 36a of the fin structures 36 makes a special orientation of the second, third and fourth side walls 36b of the fin structures 36 unnecessary.

Aufgrund der (im Wesentlichen) atomaren Glattheit der je einen ersten Seitenwand 36a der Finnenstrukturen 36, und damit des jeweiligen Interfaces zwischen dem p-dotierten Kanalgebiet 40 und dem mindestens einen mechanisch kontaktierenden Gate-Dielektrikum 44, weist der Kanal in dem p-dotierten Kanalgebiet 40 entlang der ersten Seitenwand 36a eine signifikant höhere Mobilität auf. Entsprechend fließt im eingeschalteten Zustand der vertikalen Feldeffekttransistorstruktur der 2 ein größerer Anteil des Stroms entlang der je einen ersten Seitenwand 36a der Finnenstrukturen 36 als verglichen mit den zweiten, dritten und vierten Seitenwänden 36b der Finnenstrukturen 36. Insgesamt ist durch die hohe Mobilität entlang der je einen ersten Seitenwand 36a der Finnenstrukturen 36 der Gesamtwiderstand der vertikalen Feldeffekttransistorstruktur der 2 gegenüber dem oben erläuterten Stand der Technik verringert.Due to the (essentially) atomic smoothness of each first side wall 36a of the fin structures 36, and thus of the respective interface between the p-doped channel region 40 and the at least one mechanically contacting gate dielectric 44, the channel points in the p-doped channel region 40 along the first side wall 36a has significantly higher mobility. Ent speaking, when the vertical field effect transistor structure is switched on, it flows 2 a larger proportion of the current along the first side wall 36a of the fin structures 36 than compared to the second, third and fourth side walls 36b of the fin structures 36. Overall, due to the high mobility along the first side wall 36a of the fin structures 36, the total resistance of the vertical Field effect transistor structure 2 reduced compared to the prior art explained above.

Bei dem oben beschriebenen FinMOS des Stands der Technik bewirkt die Fehlorientierung der ersten Waferoberfläche 10a des Wafersubstrats 10 um 4°, dass keine der Seitenwände 14a bis 14d der Finnenstrukturen 14 einer kristallographisch perfekten Oberfläche entsprechen. Hierdurch ist das Interface zwischen dem mindestens einen Gate-Dielektrikum 22 und den Finnenstrukturen 14 an keiner der Seitenwände 14a bis 14d eben ausbildbar, sondern weist eine vergleichsweise große Rauheit auf. Dies reduziert die Kanalmobilität bei dem herkömmlichen FinMOS. Demgegenüber ist die Kanalmobilität bei der vertikalen Feldeffekttransistorstruktur der 2 aufgrund der je einen ersten Seitenwand 36a ihrer Finnenstrukturen 36 deutlich erhöht.In the prior art FinMOS described above, the misorientation of the first wafer surface 10a of the wafer substrate 10 by 4° causes none of the side walls 14a to 14d of the fin structures 14 to correspond to a crystallographically perfect surface. As a result, the interface between the at least one gate dielectric 22 and the fin structures 14 cannot be formed on any of the side walls 14a to 14d, but rather has a comparatively large roughness. This reduces the channel mobility in the traditional FinMOS. In contrast, the channel mobility in the vertical field effect transistor structure is 2 significantly increased due to the first side wall 36a of each of their fin structures 36.

Vorzugsweise ist die Höchstabweichung der je einen ersten Seitenwand 36a der Finnenstrukturen 36 von der (1120)-Kristallfläche der Siliziumkarbidschicht 32 kleiner-gleich 0,7°, insbesondere kleiner-gleich 0,5°, bevorzugter Weise kleiner-gleich 0,3°, speziell kleiner-gleich 0,1°. Eine Rauheit der je einen ersten Seitenwand 36a der Finnenstrukturen 36 kann kleiner-gleich 10 nm (Nanometer), insbesondere kleiner-gleich 5 nm (Nanometer), vorzugsweise kleiner-gleich 1 nm (Nanometer), sein.Preferably, the maximum deviation of each first side wall 36a of the fin structures 36 from the (1120) crystal surface of the silicon carbide layer 32 is less than or equal to 0.7°, in particular less than or equal to 0.5°, preferably less than or equal to 0.3°, specifically less than or equal to 0.1°. A roughness of each first side wall 36a of the fin structures 36 can be less than or equal to 10 nm (nanometers), in particular less than or equal to 5 nm (nanometers), preferably less than or equal to 1 nm (nanometers).

Die epitaktisch aufgewachsene Siliziumkarbidschicht 32 weist auf ihrer von der ersten Substratoberfläche 30a weg gerichteten Seite zwischen zwei benachbarten Finnenstrukturen 36 je eine Zwischenfinnen-Oberfläche 32a auf. Die Zwischenfinnen-Oberflächen 32a entsprechen mit einer Höchstabweichung kleiner-gleich 1° der (0001)-Kristallfläche der Siliziumkarbidschicht 32. Damit können auch die Zwischenfinnen-Oberflächen 32a (nahezu) atomar glatt ausgebildet sein/werden. Beispielsweise können die Zwischenfinnen-Oberflächen 32a der (0001)-Kristallfläche der Siliziumkarbidschicht 32 mit einer Höchstabweichung kleiner-gleich 0,7°, vorzugsweise kleiner-gleich 0,5°, bevorzugter Weise kleiner-gleich 0,3°, speziell kleiner-gleich 0,1°, entsprechen. Entsprechend kann eine Rauheit der Zwischenfinnen-Oberflächen 32a kleiner-gleich 10 nm (Nanometer), insbesondere kleiner-gleich 5 nm (Nanometer), vorzugsweise kleiner-gleich 1 nm (Nanometer), sein. Die je eine erste Seitenwand 36a der Finnenstrukturen 36 und die daran angrenzende Zwischenfinnen-Oberflächen 32a können insbesondere senkrecht zueinander ausgerichtet sein. Demgegenüber kann die je eine zweite Seitenwand 36b der Finnenstrukturen 36 in einem beliebigen Winkel zu der daran angrenzenden Zwischenfinnen-Oberflächen 32a orientiert sein.The epitaxially grown silicon carbide layer 32 has an intermediate fin surface 32a between two adjacent fin structures 36 on its side facing away from the first substrate surface 30a. The intermediate fin surfaces 32a correspond to the (0001) crystal surface of the silicon carbide layer 32 with a maximum deviation of less than or equal to 1°. This means that the intermediate fin surfaces 32a can also be designed to be (almost) atomically smooth. For example, the intermediate fin surfaces 32a of the (0001) crystal surface of the silicon carbide layer 32 may have a maximum deviation of less than or equal to 0.7°, preferably less than or equal to 0.5°, more preferably less than or equal to 0.3°, especially less than or equal to 0.1°. Accordingly, a roughness of the intermediate fin surfaces 32a can be less than or equal to 10 nm (nanometers), in particular less than or equal to 5 nm (nanometers), preferably less than or equal to 1 nm (nanometers). The first side wall 36a of the fin structures 36 and the intermediate fin surfaces 32a adjacent thereto can in particular be aligned perpendicular to one another. In contrast, the second side wall 36b of the fin structures 36 can be oriented at any angle to the intermediate fin surfaces 32a adjacent thereto.

Es wird hier ausdrücklich darauf hingewiesen, dass die Vorteile der je einen ersten Seitenwand 36a der Finnenstrukturen 36, welche jeweils mit der Höchstabweichung kleiner-gleich 1° der (1120)-Kristallfläche der Siliziumkarbidschicht 32 entspricht, bei der vertikalen Feldeffekttransistorstruktur der 2 zusammen mit den Vorteilen der Verkippung der ersten Substratoberfläche 30a um 2° bis 7° gegenüber der (0001)-Kristallfläche des Siliziumkarbidsubstrats 30 genutzt werden können. Wie anhand der unteren Beschreibung deutlich wird, kann mittels des Ausführens eines vorteilhaften Verfahrens die vertikale Feldeffekttransistorstruktur der 2 hergestellt werden, ohne dass dabei die je eine erste Seitenwand 36a der Finnenstrukturen 36 in einem (im Wesentlichen) rechten Winkel zu der ersten Substratoberfläche 30a auszurichten ist. Entsprechend entfällt auch die Beschränkung zur Orientierung der Zwischenfinnen-Oberflächen 32a parallel zu der ersten Substratoberfläche 30a.It is expressly pointed out here that the advantages of the first side wall 36a of the fin structures 36, which each have a maximum deviation of less than or equal to 1° of the (11 2 0) crystal surface of the silicon carbide layer 32 corresponds to the vertical field effect transistor structure 2 together with the advantages of tilting the first substrate surface 30a by 2 ° to 7 ° compared to the (0001) crystal surface of the silicon carbide substrate 30 can be used. As is clear from the description below, by carrying out an advantageous method, the vertical field effect transistor structure of the 2 can be produced without the first side wall 36a of the fin structures 36 having to be aligned at a (substantially) right angle to the first substrate surface 30a. Accordingly, the restriction on orienting the intermediate fin surfaces 32a parallel to the first substrate surface 30a is no longer applicable.

Bevorzugter Weise weist die vertikale Feldeffekttransistorstruktur auch eine Source-Elektrode 46 auf einer von dem Substrat 30 weg gerichteten Seite der Finnenstrukturen 36 auf. Die Finnenstrukturen 36 können somit von der einzigen Source-Elektrode 46 elektrisch kontaktiert werden. Vorzugsweise umfasst die vertikale Feldeffekttransistorstruktur auch eine Drain-Elektrode 48, welche auf der zweiten Substratoberfläche 30b befestigt ist. Evtl. kann die vertikale Feldeffekttransistorstruktur noch p-dotierte Abschirmgebiete aufweisen, welche jedoch in 2 der besseren Übersichtlichkeit wegen nicht bildlich wiedergegeben sind.Preferably, the vertical field effect transistor structure also has a source electrode 46 on a side of the fin structures 36 directed away from the substrate 30. The fin structures 36 can thus be electrically contacted by the single source electrode 46. Preferably, the vertical field effect transistor structure also includes a drain electrode 48 which is attached to the second substrate surface 30b. The vertical field effect transistor structure may possibly also have p-doped shielding regions, which, however, are in 2 For the sake of clarity, they are not shown graphically.

Die in 2 bildlich wiedergegebene vertikale Feldeffekttransistorstruktur kann beispielsweise als Traktionsinverter, speziell in einem elektrischen Antriebsstrang im EV/HEV, oder als Inverter eingesetzt sein/werden. Die vertikale Feldeffekttransistorstruktur kann für eine Vielzahl von Geräten, wie z.B. für ein Haushaltsgerät, insbesondere für eine Waschmaschine, genutzt werden. Es wird darauf hingewiesen, dass eine Verwendbarkeit der vertikalen Feldeffekttransistorstruktur auf kein spezielles Einsatzgebiet beschränkt ist.In the 2 The vertical field effect transistor structure shown in the image can be used, for example, as a traction inverter, especially in an electric drive train in EV/HEV, or as an inverter. The vertical field effect transistor structure can be used for a variety of devices, such as a household appliance, in particular a washing machine. It should be noted that the usability of the vertical field effect transistor structure is not limited to any specific area of application.

3a bis 3c zeigen schematische Darstellungen von Zwischenprodukten zum Erläutern einer Ausführungsform des Verfahrens zum Herstellen einer vertikalen Feldeffekttransistorstruktur. 3a to 3c show schematic representations of intermediate products to explain an embodiment of the method for producing a vertical field effect transistor structure.

Bei einem Ausführen des im Weiteren beschriebenen Verfahrens wird eine Siliziumkarbidschicht 32 auf einer ersten Substratoberfläche 30a eines Substrats 30 epitaktisch aufgewachsen. Das Substrat 30 kann insbesondere ein Siliziumkarbidsubstrat 30 sein. Die Siliziumkarbidschicht 32 wird mit einer senkrecht zu der ersten Substratoberfläche 30a ausgerichteten minimalen Schichtdicke gebildet, welche größer-gleich einer Summe eines späteren kompakten Bereichs der Siliziumkarbidschicht 32 und der Höhen der späteren Finnenstrukturen 36 ist.When carrying out the method described below, a silicon carbide layer 32 is grown epitaxially on a first substrate surface 30a of a substrate 30. The substrate 30 can in particular be a silicon carbide substrate 30. The silicon carbide layer 32 is formed with a minimum layer thickness aligned perpendicular to the first substrate surface 30a, which is greater than or equal to a sum of a later compact area of the silicon carbide layer 32 and the heights of the later fin structures 36.

Vorzugsweise ist die erste Substratoberfläche 30a, auf welcher die Siliziumkarbidschicht 32 epitaktisch aufgewachsen wird, um 2° bis 7°, vorzugsweise um 3° bis 6°, insbesondere um 3,5° bis 5°, speziell um 4°, gegenüber der (0001)-Kristallfläche des Siliziumkarbidsubstrats 30 entlang der [1120]-Richtung des Siliziumkarbidsubstrats verkippt. Dies reduziert eine Häufigkeit von Kristallfehlorientierungen in der epitaktisch aufgewachsenen Siliziumkarbidschicht 32. Nach dem epitaktischen Aufwachsen der Siliziumkarbidschicht 32 kann ein von dem Substrat 30 weg gerichtetes Endbereich 50 der Siliziumkarbidschicht 32 (vorzugsweise stark) n-dotiert werden. Optionaler Weise kann noch ein benachbart auf einer zu dem Substrat 30 ausgerichteten Seite des Endbereichs 50 liegender Zwischenbereich 52 p-dotiert werden. Das Zwischenprodukt ist in 3a wiedergegeben.Preferably, the first substrate surface 30a, on which the silicon carbide layer 32 is grown epitaxially, is 2° to 7°, preferably 3° to 6°, in particular 3.5° to 5°, especially 4°, compared to the (0001 ) crystal surface of the silicon carbide substrate 30 tilted along the [1120] direction of the silicon carbide substrate. This reduces a frequency of crystal misorientations in the epitaxially grown silicon carbide layer 32. After the epitaxial growth of the silicon carbide layer 32, an end region 50 of the silicon carbide layer 32 directed away from the substrate 30 can be n-doped (preferably heavily). Optionally, an intermediate region 52 located adjacent to a side of the end region 50 that is aligned with the substrate 30 can also be p-doped. The intermediate product is in 3a reproduced.

Aus der Siliziumkarbidschicht 32 wird eine Vielzahl von Finnenstrukturen 36 so herausstrukturiert, dass die Finnenstrukturen 36 an einer von der ersten Substratoberfläche 30a weg gerichteten Seite der Siliziumkarbidschicht 32 an der Siliziumkarbidschicht 32 verankert werden. Wie in 3b erkennbar ist, werden zum Herausstrukturieren der späteren Finnenstrukturen 36 und Ausbilden ihrer späteren Seitenwände 36a und 36b zuerst eine Vielzahl von an der Siliziumkarbidschicht 32 verankerten streifenförmigen Ausgangsstrukturen 54 an der von der ersten Substratoberfläche 30a weg gerichteten Seite der Siliziumkarbidschicht 32 aus der Siliziumkarbidschicht 32 herausstrukturiert. Vorzugsweise werden dazu Ätzgräben 56 ausgehend von der von der ersten Substratoberfläche 30a weg gerichteten Seite der Siliziumkarbidschicht 32 (nahezu) senkrecht in die Siliziumkarbidschicht 32 strukturiert. Die streifenförmigen Ausgangsstrukturen 54 können insbesondere mittels eines anisotropen Trenchprozesses aus der Siliziumkarbidschicht 32 strukturiert werden. Bevorzugter Weise werden die Seitenoberflächen 54a und 54b der streifenförmigen Ausgangsstrukturen 54 (im Wesentlichen) senkrecht zu der ersten Substratoberfläche 30a geformt.A plurality of fin structures 36 are structured out of the silicon carbide layer 32 in such a way that the fin structures 36 are anchored to the silicon carbide layer 32 on a side of the silicon carbide layer 32 that is directed away from the first substrate surface 30a. As in 3b can be seen, in order to structure out the later fin structures 36 and form their later side walls 36a and 36b, a large number of strip-shaped initial structures 54 anchored to the silicon carbide layer 32 are first structured out of the silicon carbide layer 32 on the side of the silicon carbide layer 32 directed away from the first substrate surface 30a. For this purpose, etching trenches 56 are preferably structured (almost) perpendicularly into the silicon carbide layer 32, starting from the side of the silicon carbide layer 32 directed away from the first substrate surface 30a. The strip-shaped initial structures 54 can be structured from the silicon carbide layer 32 in particular by means of an anisotropic trenching process. Preferably, the side surfaces 54a and 54b of the strip-shaped starting structures 54 are formed (substantially) perpendicular to the first substrate surface 30a.

Die streifenförmigen Ausgangsstrukturen 54 können mit einer maximalen Ausdehnung in einer parallel zu der ersten Substratoberfläche 30a ausgerichteten Längsrichtung geformt werden, welche (im Wesentlichen) senkrecht zu der [1120]-Richtung der Siliziumkarbidschicht 32 ausgerichtet ist. Wie in 3b auch erkennbar ist, können die streifenförmigen Ausgangsstrukturen 54 durch das entsprechende Dotieren des Endbereichs 50 und/oder des Zwischenbereichs 52 der Siliziumkarbidschicht 32 auch mit je einem aus dem Endbereich 50 herausstrukturierten n-dotierten Bereich 58 an ihrem von dem Substrat 30 weg gerichteten Ende und/oder mit je einem aus dem Zwischenbereich 52 herausstrukturierten p-dotiert Bereich 60 ausgebildet werden.The strip-shaped starting structures 54 can be formed with a maximum extension in a longitudinal direction oriented parallel to the first substrate surface 30a, which is oriented (substantially) perpendicular to the [1120] direction of the silicon carbide layer 32. As in 3b can also be seen, the strip-shaped starting structures 54 can also be provided with an n-doped region 58 structured out of the end region 50 at their end directed away from the substrate 30 by corresponding doping of the end region 50 and/or the intermediate region 52 of the silicon carbide layer 32 and/or or with a p-doped region 60 structured out of the intermediate region 52.

Anschließend werden, wie in 3c schematisch wiedergegeben ist, mittels eines Abtragungsverfahrens mit einer kristallorientierungsabhängigen Abtragungsrate die Finnenstrukturen 36 derart aus den streifenförmigen Ausgangsstrukturen 54 herausstrukturiert, dass die Finnenstrukturen 36 mit je einer ersten Seitenwand 36a ausgebildet werden, welche mit einer Höchstabweichung kleiner-gleich 1° der (1120)-Kristallfläche der Siliziumkarbidschicht 32 entspricht. Unter der kristallorientierungsabhängigen Abtragungsrate ist eine Abtragungsrate zu verstehen, bei welcher das Abtragen des Siliziumkarbids abhängig von der Kristallorientierung und idealerweise selbstlimitierend ab Erreichen einer Kristallfläche ist. Beispielsweise können als das Abtragungsverfahren eine thermische Oxidation zumindest der streifenförmigen Ausgangsstrukturen 54 und ein anschließender Ätzprozess zum Ätzen des oxidierten Siliziumkarbids ausgeführt werden. Das Ausführen eines derartigen Abtragungsverfahrens mit der kristallorientierungsabhängigen Abtragungsrate bewirkt eine automatische Ausrichtung/Orientierung der je einen ersten Seitenwand 36a der Finnenstrukturen 36 derart, dass die je eine erste Seitenwand 36a mit der gewünschten Höchstabweichung kleiner-gleich 1° der (1120)-Kristallfläche der Siliziumkarbidschicht 32 entspricht. Auf diese Weise ist auch die gewünschte atomare Glattheit der je einen ersten Seitenwand 36a der Finnenstrukturen 36 mittels eines vergleichsweise geringen Arbeitsaufwands und zu relativ niedrigen Herstellungskosten möglich.Then, as in 3c is shown schematically, by means of a removal process with a crystal orientation-dependent removal rate, the fin structures 36 are structured out of the strip-shaped initial structures 54 in such a way that the fin structures 36 are each formed with a first side wall 36a, which have a maximum deviation of less than or equal to 1° of the (11 2 0) crystal surface of the silicon carbide layer 32 corresponds. The crystal orientation-dependent removal rate is to be understood as meaning a removal rate at which the removal of the silicon carbide is dependent on the crystal orientation and ideally self-limiting once a crystal surface is reached. For example, a thermal oxidation of at least the strip-shaped initial structures 54 and a subsequent etching process for etching the oxidized silicon carbide can be carried out as the removal process. Carrying out such a removal process with the crystal orientation-dependent removal rate causes an automatic alignment/orientation of the first side wall 36a of the fin structures 36 in such a way that the first side wall 36a with the desired maximum deviation of less than or equal to 1° of the (1120) crystal surface of the silicon carbide layer 32 corresponds. In this way, the desired atomic smoothness of each first side wall 36a of the fin structures 36 is possible using a comparatively low amount of work and at relatively low manufacturing costs.

Wie in 3c schematisch dargestellt ist, kann auf diese Weise je eine der Seitenoberflächen 54a und 54b der Ausgangsstrukturen 54 „automatisch“ in die je eine erste Seitenwand 36a der Finnenstrukturen 36, welche der (1120)-Kristallfläche der Siliziumkarbidschicht 32 entspricht, überführt werden. Ebenso können die Finnenstrukturen 36 mit je einem aus dem n-dotierten Bereich 58 geformten n-dotierten Source-Gebiet 38 an einem von dem Substrat weg gerichteten Ende der jeweiligen Finnenstruktur 36 und/oder mit je einem aus dem p-dotiert Bereich 60 gebildeten p-dotierten Kanalgebiet 40 ausgebildet werden. As in 3c is shown schematically, in this way one of the side surfaces 54a and 54b of the initial structures 54 can be “automatically” transferred into the first side wall 36a of the fin structures 36, which corresponds to the (1120) crystal surface of the silicon carbide layer 32. Likewise, the fin structures 36 can each have an n-doped source region 38 formed from the n-doped region 58 at an end of the respective fin structure 36 directed away from the substrate and/or each have a p formed from the p-doped region 60 -doped channel region 40 can be formed.

Nach dem Formen der Finnenstrukturen 36 wird noch eine Vielzahl von Gate-Elektroden 42 gebildet, wobei je eine der Gate-Elektroden 42 zwischen zwei benachbarten Finnenstrukturen 36 angeordnet wird. Vor dem Bilden der Vielzahl von Gate-Elektroden 42 wird noch mindestens ein Gate-Dielektrikum 44 derart abgeschieden und/oder gebildet, dass die Finnenstrukturen 36 und die Siliziumkarbidschicht 32 mittels des mindestens einen Gate-Dielektrikums 44 von den Gate-Elektroden 42 elektrisch isoliert werden. Da zum Abscheiden/Bilden des mindestens einen Gate-Dielektrikums 44 und zum Bilden der Vielzahl von Gate-Elektroden 42 standardgemäße Verfahrensschritte ausgeführt werden können, ist auf eine bildliche Wiedergabe dieser Verfahrensschritte verzichtet. Optionaler Weise können dann noch eine Source-Elektrode 46 auf einer von dem Substrat 30 weg gerichteten Seite der Finnenstrukturen 30 und/oder eine Drain-Elektrode 48 auf einer von der ersten Substratoberfläche 30a weg gerichteten zweiten Substratoberfläche 30b des Substrats 30 gebildet werden.After the fin structures 36 have been formed, a plurality of gate electrodes 42 are formed, with one of the gate electrodes 42 being arranged between two adjacent fin structures 36. Before forming the plurality of gate electrodes 42, at least one gate dielectric 44 is deposited and/or formed in such a way that the fin structures 36 and the silicon carbide layer 32 are electrically insulated from the gate electrodes 42 by means of the at least one gate dielectric 44 . Since standard process steps can be carried out to deposit/form the at least one gate dielectric 44 and to form the plurality of gate electrodes 42, these process steps are not depicted graphically. Optionally, a source electrode 46 can then be formed on a side of the fin structures 30 directed away from the substrate 30 and/or a drain electrode 48 on a second substrate surface 30b of the substrate 30 directed away from the first substrate surface 30a.

Claims

Vertical field effect transistor structure comprising: a substrate (30) with a first substrate surface (30a); a silicon carbide layer (32) grown epitaxially on the first substrate surface (30a), from which a plurality of fin structures (36) anchored on the silicon carbide layer (32) are structured out on a side of the silicon carbide layer (32) directed away from the first substrate surface (30a). ; and a plurality of gate electrodes (42), one of the gate electrodes (42) lying between two adjacent fin structures (36) and the fin structures (36) and the silicon carbide layer (32) by means of at least one gate dielectric (44). are electrically insulated from the gate electrodes (42); characterized in that the fin structures (36) each have a first side wall (36a), which has a maximum deviation of less than or equal to 1° of the (11 2 0) crystal surface of the silicon carbide layer (32).

Vertical field effect transistor structure Claim 1 , wherein the epitaxially grown silicon carbide layer (32) has an intermediate fin surface (32a) on its side facing away from the first substrate surface (30a) between two adjacent fin structures (36), which has a maximum deviation of less than or equal to 1° of (0001 ) crystal surface of the silicon carbide layer (32).

Vertical field effect transistor structure Claim 1 or 2 , wherein the substrate (30) is a silicon carbide substrate (30), the first substrate surface (30a) of which is 2° to 7° relative to the (0001) crystal surface of the silicon carbide substrate (30) along the [1120] direction of the silicon carbide substrate (30). is tilted.

Vertical field effect transistor structure according to one of the preceding claims, wherein the fin structures (36) each have an n-doped source region (38) at an end of the respective fin structure (36) directed away from the substrate (30), and wherein the vertical field effect transistor structure has a Source electrode (46) on a side of the fin structures (36) directed away from the substrate (30) and a drain electrode (48) on a second substrate surface (30b) of the substrate (30) directed away from the first substrate surface (30a). ).

Vertical field effect transistor structure according to one of the preceding claims, wherein the vertical field effect transistor structure is a FinMOS or a FinFET.

Method for producing a vertical field effect transistor structure comprising the steps: epitaxially growing a silicon carbide layer (32) on a first substrate surface (30a) of a substrate (30); Structuring out a plurality of fin structures (36) anchored on the silicon carbide layer (32) from the silicon carbide layer (32) on a side of the silicon carbide layer (32) directed away from the first substrate surface (30a); and forming a plurality of gate electrodes (42), one of the gate electrodes (42) being arranged between two adjacent fin structures (36) and the fin structures (36) and the silicon carbide layer (32) by means of at least one gate dielectric ( 44) are electrically insulated from the gate electrodes (42); characterized in that the fin structures (36) are each formed with a first side wall (36a), which has a maximum deviation of less than or equal to 1° of the (11 2 0) crystal surface of the silicon carbide layer (32).

. Procedure according to Claim 6 , in order to structure out the fin structures (36) and form their side walls (36a, 36b), first a plurality of strip-shaped starting structures (54) anchored to the silicon carbide layer (32) on the side of the silicon carbide layer (32) directed away from the first substrate surface (30a). ) is structured out of the silicon carbide layer (32), and then by means of a removal process with a crystal orientation-dependent removal rate the fin structures (36) each with a first side wall (36a), which have a maximum deviation of less than or equal to 1° of the (1120) crystal tall surface of the silicon carbide layer (32) corresponds to the initial structures (54).

Procedure according to Claim 7 , wherein the strip-shaped initial structures (54) are structured out of the silicon carbide layer (32) using an anisotropic trenching process.

Procedure according to Claim 7 or 8th , wherein the removal process comprises a thermal oxidation of at least the strip-shaped initial structures (54) and a subsequent etching process for etching the oxidized silicon carbide.

Procedure according to one of the Claims 6 until 9 , wherein the fin structures (36) are each formed with an n-doped source region (38) at an end of the respective fin structure (36) directed away from the substrate (30), and wherein a source electrode (46) on one side of the fin structures (36) directed away from the substrate (30) and a drain electrode (48) are formed on a second substrate surface (30b) of the substrate (30) directed away from the first substrate surface (30a).