[go: up one dir, main page]

DE102022000424A1 - Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht - Google Patents

Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht Download PDF

Info

Publication number
DE102022000424A1
DE102022000424A1 DE102022000424.0A DE102022000424A DE102022000424A1 DE 102022000424 A1 DE102022000424 A1 DE 102022000424A1 DE 102022000424 A DE102022000424 A DE 102022000424A DE 102022000424 A1 DE102022000424 A1 DE 102022000424A1
Authority
DE
Germany
Prior art keywords
area
layer
maximum diameter
osb
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022000424.0A
Other languages
English (en)
Inventor
Atsushi Nishikawa
Alexander Lösing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azur Space Solar Power GmbH
Original Assignee
Azur Space Solar Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azur Space Solar Power GmbH filed Critical Azur Space Solar Power GmbH
Priority to DE102022000424.0A priority Critical patent/DE102022000424A1/de
Priority to PCT/EP2022/000115 priority patent/WO2023147835A1/de
Priority to EP22851020.2A priority patent/EP4441775A1/de
Priority to CN202280090282.1A priority patent/CN118633139A/zh
Priority to TW112102002A priority patent/TWI846277B/zh
Publication of DE102022000424A1 publication Critical patent/DE102022000424A1/de
Priority to US18/795,048 priority patent/US20240395546A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P90/00
    • H10P14/3416
    • H10P14/2905
    • H10P10/12

Landscapes

  • Recrystallisation Techniques (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

Herstellungsverfahren für eine Halbleiterscheibe Silizium mit einer III-N-Schicht, aufweisend einen oberen Schichtbereich mit einer Oberseite und einen unteren Schichtbereich mit einer Unterseite, wobei der untere Schichtbereich eine Siliziumschicht umfasst und die Halbleiterscheibe eine Gesamtdicke von mindestens 1,2 mm aufweist und die Halbleiterscheibe entlang der Gesamtdicke in den oberen Schichtbereich und in den unteren Schichtbereich aufgeteilt ist, und der obere Schichtbereich einen umlaufenden Randbereich aufweist und der untere Schichtbereich einen zweiten maximalen Durchmesser aufweist, und zwischen dem oberen Schichtbereich und dem unteren Schichtbereich ein Anschlussbereich ausgebildet ist, wobei der Anschlussbereich einen dritten Durchmesser aufweist und der dritte Durchmesser kleiner ist als der erste maximale Durchmesser, mit herstellen einer Nitridschicht mit einer ausgebildeten III-N-Schicht auf dem oberen Schichtbereich und erzeugen eines umlaufenden kantenverrundeten oder angefasten Randbereichs bei dem oberen Schichtbereich, und bearbeiten des unteren Schichtbereichs derart.

Description

  • Die Erfindung betrifft ein Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht.
  • Aus DE 10 2006 030 305 und der DE 102 569 11 sind Silizium Halbleiterscheiben mit einer aufliegenden Nitridschicht bekannt.
  • Vor diesem Hintergrund besteht die Aufgabe der Erfindung darin, eine Vorrichtung anzugeben, die den Stand der Technik weiterbildet.
  • Die Aufgabe wird durch ein Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht mit den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Gemäß dem Gegenstand der Erfindung wird ein Herstellungsverfahren für eine Halbleiterscheibe bereitgestellt, wobei die Halbleiterscheibe Silizium und eine III-N-Schicht umfasst, aufweisend einen oberen Schichtbereich mit einer Oberseite und einen unteren Schichtbereich mit einer Unterseite.
  • Der untere Schichtbereich umfasst eine Siliziumschicht oder besteht aus einer Siliziumschicht.
  • Die Halbleiterscheibe weist eine Gesamtdicke von mindestens 1,2 mm auf und ist scheibenförmig ausgebildet. Des Weiteren ist die Halbleiterscheibe entlang der Gesamtdicke in den oberen Schichtbereich und in den unteren Schichtbereich aufgeteilt. Die maximale Dicke der Halbleiterscheibe beträgt 3 mm.
  • Der obere Schichtbereich weist einen umlaufenden Randbereich und einen ersten maximalen Durchmesser von mindestens 145 mm auf.
  • Der obere Schichtbereich weist eine Dicke größer als 30 µm und kleiner als 950 µm auf. Der untere Schichtbereich weist einen zweiten maximalen Durchmesser auf und ist zwischen dem oberen Schichtbereich und dem unteren Schichtbereich ein Anschlussbereich ausgebildet.
  • Der Anschlussbereich weist einen dritten Durchmesser auf, wobei der dritte Durchmesser kleiner ist als der erste maximale Durchmesser.
  • Erzeugen bei dem oberen Schichtbereich eines umlaufenden kantenverrundeten oder angefasten Randbereichs.
  • In einem Verfahrensschritt Herstellen einer Nitridschicht auf dem oberen Schichtbereich, wobei die Nitridschicht eine III-N-Schicht umfasst.
  • Bearbeiten des unteren Schichtbereichs derart, dass der zweite maximale Durchmesser dem ersten maximalen Durchmesser entspricht oder der zweite maximale Durchmesser unterschiedlich zu dem ersten maximalen Durchmesser ausgebildet wird.
  • Ferner wird der dritte Durchmesser kleiner als der zweite maximale Durchmesser oder so groß wie der zweite maximale Durchmesser ausgebildet.
  • Es sei angemerkt, dass sich der Begriff „III-N“ auf die Spalte der III-wertigen Elemente des Periodensystems, wie insbesondere Bor, Aluminium, Gallium und Indium in Verbindung mit Sickstoff bezieht. Anders ausgedrückt, die Halbleiterscheibe weist neben Silizium insbesondere in der Nitridschicht wenigstens das Element Stickstoff in einer Verbindung mit einem der Elemente der III-Spalte des Periodensystems auf. Insbesondere umfasst der Begriff „III-N“ auch Schichten wie AlGaN oder GaN.
  • Vorzugsweise wird an der Oberseite der Nitridschicht eine Schicht umfassend oder bestehend aus GaN ausgebildet.
  • Ein Vorteil des Herstellungsverfahrens ist, dass nach dem Herstellen der Nitridschicht auf der Oberseite des oberen Schichtbereichs mittels des Bearbeiten des umlaufenden Randes die Halbleiterscheibe für eine weitere Prozessierung in einer Halbleiterfertigung einfacher zu verwenden ist.
  • Ein anderer Vorteil der großen Dicke der Halbleiterscheibe ist, dass die vorwiegend aus Silizium bestehenden Halbleiterscheibe bei einem Herstellen der Nitridschicht nicht oder nur wenig tensil oder kompressiv verspannt. Anders ausgedrückt, die vorwiegend aus Silizium bestehende Halbleiterscheibe wird bei der Herstellung der Nitridschicht an der Oberseite nur wenig oder nicht verkrümmt. In einer Weiterbildung beträgt die Verbiegung der Halbleiterscheibe weniger als 300 µm oder weniger als 100 µm oder weniger als 30 µm.
  • Ein weiterer Vorteil ist, dass mit der großen Dicke von wenigstens 1,2 mm sich auf kostengünstige Weise vorzugsweise zwei Siliziumhalbleiterscheiben von typischerweise verwendeten Dicken fügen lassen, um die gewünschte Gesamtdicke zu erreichen.
  • In der Tabelle 1 sind die typischerweise, oft auch SEMI Standard genannt, verwendeten Dicken der Halbleiterscheiben in Abhängigkeit des Durchmessers der Halbleiterscheibe aufgeführt. Des Weiteren sind zu einem Vergleich die erfindungsgemäßen Mindestdicke in Abhängigkeit des Durchmessers, sowie die typischen Dicken gemäß der vorliegenden Erfindung angeführt. Tabelle 1
    Durchmesser 150 mm 200 mm 300 mm > 300 mm (z. B: 450 mm)
    SEMI-Standard Dicke d.h. typische Dicke in der Halbleiterindustrie 625 µm bis 675 µm 725 µm 775 µm ≥ 775 µm (z.B. für 450 mm Durchmesser: 925 µm)
    Erfindungsgemäße Mindestdicke 1,2 mm 1,2 mm 1,2 mm 1,2 mm
    Typische Mindestdicke für die Ausbildung einer Nitridschicht 1,2 mm 1,5 mm > 1,5 mm 1,5 mm - 3 mm
  • Es versteht sich, dass die in der Tabelle 1 angeführten Durchmesser eine Toleranz von üblicherweise bis zu +/- 200 µm aufweisen können. Des Weiteren sei angemerkt, dass in einer Ausführungsform die jeweiligen Toleranzen bei den Durchmessern auch größer oder kleiner ausgebildet sind. Auch sei angemerkt, dass in einer anderen Weiterbildung die Halbleiterscheiben auch andere Durchmesser aufweisen, wobei die Mindestdicke bei allen Durchmessern jedoch größer als 1,0 mm ist.
  • In einer Ausführungsform umfasst der obere Schichtbereich eine Siliziumschicht oder besteht aus einer Siliziumschicht, wobei die Nitridschicht auf der Siliziumschicht aufliegt und die Oberseite der Halbleiterscheibe ausbildet. In einer Ausführungsform umfasst der obere Schichtbereich eine Siliziumhalbleiterscheibe nach SEMI Standarddicke.
  • In einer anderen Ausführungsform liegt die Dicke des oberen Schichtbereichs zwischen 100 µm und 900 µm oder zwischen 500 µm und 800 µm.
  • In einer Weiterbildung weist die Siliziumschicht des oberen Schichtbereichs eine Dicke zwischen 30 µm und 950 µm oder zwischen 100 µm und 900 µm oder zwischen 500 µm und 800 µm auf.
  • In einer Weiterbildung ist die Dicke D2 des unteren Schichtbereichs USB größer als 10 µm und kleiner als 950 µm.
  • In einer Weiterbildung besteht die Halbleiterscheibe zu mehr als 40 % oder zu mehr als 60% oder zu mehr als 80% und höchstens zu 90 % oder höchstens zu 98% oder höchstens zu 99 % aus Silizium.
  • In einer Weiterbildung wird die Halbleiterscheibe in der gesamten Dicke mittels eines Sägeschritts oder auf andere Art und Weise aus einem Ingot gewonnen, so dass die Halbleiterscheibe entlang der Gesamtdicke monolithisch, d.h. einstückig ausgebildet ist. Anschließend wird innerhalb des Übergangsbereichs der Durchmesser der Halbleiterscheibe verringert, so dass der dritte Durchmesser kleiner als der erste Durchmesser ist.
  • In einer Ausführungsform weist die Halbleiterscheibe in dem Anschlussbereich, d.h. in dem Bereich zwischen dem oberen Schichtbereich und dem unteren Schichtbereich eine Verbindungsfläche auf. Anders ausgedrückt, die Halbleiterscheibe weist einen zweistückigen Aufbau auf. Sie ist an der Verbindungsfläche gefügt. Es versteht sich, dass zur Verfügung auch Hilfsmittel wie Klebstoff oder Metallschichten oder eine Kombination von mehreren Materialien umfasst sind.
  • In einer Weiterbildung wird an der Verbindungsfläche ein Halbleiterbond ausgebildet. Es sei angemerkt, dass der Begriff Halbleiterbond synonym mit dem Begriff Waferbond verwendet wird. In einer Ausführungsform wird der obere Bereich mit dem unteren Bereich unmittelbar stoffschlüssig, vorzugsweise ohne die Ausbildung von Zwischenschichten gefügt. Unter Zwischenschichten werden hierbei Schichten verstanden, die eine andere chemische Zusammensetzung aufweisen, als die chemische Zusammensetzung der beiden Halbleiterscheiben die gefügt sind.
  • In einer anderen Ausführungsform wird der Halbleiterbond unter Verwendung einer Siliziumdioxidschicht durchgeführt, wobei die Siliziumdioxidschicht eine Dicke zwischen einer Monolage und einer Dicke kleiner als 10 µm oder kleiner als 1 µm oder kleiner als 100 nm aufweist. Anders ausgedrückt, die Siliziumdioxidschicht bildet eine Zwischenschicht zwischen dem oberen Schichtbereich und dem unteren Schichtbereich aus.
  • In einer Ausführungsform weicht nach den Prozessschritten Erzeugen des Randbereichs und Bearbeiten des unteren Schichtbereichs der erste maximale Durchmesser höchstens 10 mm oder höchstens um 2 mm von dem zweiten maximalen Durchmesser ab oder der erste Durchmesser entspricht dem zweiten Durchmesser oder die beiden Durchmesser sind gleich groß.
  • In einer anderen Ausführungsform wird nach den Prozessschritten Erzeugen des Randbereichs und Bearbeiten des unteren Schichtbereichs der zweite maximale Durchmesser höchstens 5 mm kleiner oder höchstens 2 mm größer als der erste maximale Durchmesser ausgebildet.
  • In einer anderen Weiterbildung wird der erste maximale Durchmesser gleich groß wie der zweite maximale Durchmesser oder der erste maximale Durchmesser wird gleich dem zweiten maximalen Durchmesser ausgebildet.
  • In einer Weiterbildung wird der umlaufende Randbereich des oberen Schichtbereichs kantig oder nicht kantig ausgebildet. In einer anderen Ausführungsform wird der umlaufende Randbereich des oberen Schichtbereichs abgerundet oder der umlaufende Randbereich des oberen Schichtbereichs wird nach dem JEITA Standard oder dem SEMI-Standard ausgebildet.
  • In einer anderen Weiterbildung wird bei dem unteren Schichtbereich ein umlaufender abgerundeter Randbereich ausgebildet. In einer Ausführungsform wird bei dem unteren Schichtbereich ein entlang der Dicke D2 der Halbleiterscheibe zunehmenden Durchmesser und / oder abnehmenden Durchmesser ausgebildet.
  • In einer anderen Ausführungsform umfasst die Nitridschicht eine oder mehrere III-N- und / oder Metallnitrid-Schichten. Insbesondere werden in der Nitridschicht einfach oder mehrere Schichten umfassend oder bestehend aus AlGaN, GaN, AIN, InN und TiN ausgebildet.
  • In einer anderen Weiterbildung werden mehrere Nitridschichten ausgebildet.
  • In einer Weiterbildung wird die Nitridschicht mit einer Dicke von wenigstens 1 µm oder von wenigstens 4 µm und höchstens eine Dicke von 30 µm erzeugt. In einer Ausführungsform wird die GaN Schicht an der Oberseite des oberen Schichtbereichs mit einer Dicke von zwischen 0,5 µm und 10 µm oder zwischen 1,0 µm und 5 µm hergestellt.
  • In einer anderen Weiterbildung wird bei dem oberen umlaufenden Randbereich keine rechtwinklige Kante erzeugt. In einer Weiterbildung ist der obere umlaufende Randbereich und der untere umlaufende Randbereich jeweils kantenverrundet.
  • In einer Ausführungsform wird an der Oberseite der Nitridschicht eine Schicht umfassend oder bestehend aus GaN ausgebildet.
  • Es sei angemerkt, dass die Gesamtdicke GD als eine Summe aus der Dicke D1 des oberen Schichtbereichs und der Dicke D2 des unteren Schichtbereichs und der Dicke D3 der Nitridschicht ausgebildet ist.
  • In einer Ausführungsform wird das Erzeugen des Randbereichs bei dem oberen Schichtbereich vor oder nach dem Herstellen der Nitridschicht durchgeführt.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. Hierbei werden gleichartige Teile mit identischen Bezeichnungen beschriftet. Die dargestellten Ausführungsformen sind stark schematisiert, d.h. die Abstände und die lateralen und die vertikalen Erstreckungen sind nicht maßstäblich und weisen, sofern nicht anders angegeben, auch keine ableitbaren geometrischen Relationen zueinander auf. Darin zeigen, die
    • 1 eine Ansicht auf eine erste Ausführungsform einer nach dem Herstellungsverfahren erzeugte Halbleiterscheibe umfassend Silizium mit einer III-N-Schicht,
    • 2 eine Ansicht auf eine zweite Ausführungsform einer nach dem Herstellungsverfahren erzeugte Halbleiterscheibe umfassend Silizium mit einer III-N-Schicht,
    • 3 eine Ansicht auf eine dritte Ausführungsform einer nach dem Herstellungsverfahren erzeugte Halbleiterscheibe umfassend Silizium mit einer III-N-Schicht,
    • 4 eine Ansicht auf eine vierte Ausführungsform einer nach dem Herstellungsverfahren erzeugte Halbleiterscheibe umfassend Silizium mit einer III-N-Schicht,
    • 5 Abfolge von mehreren Herstellungsschritten, referenziert mit I bis IV, für eine Herstellung einer Halbleiterscheibe umfassend Silizium mit einer III-N-Schicht.
  • Die Abbildung der 1 zeigt eine erste Ausführungsform, aufweisend eine nach dem Herstellungsverfahren erzeugten Halbleiterscheibe umfassend Silizium mit einer III-N-Schicht mit einem oberen Schichtbereich OSB mit einer Oberseite OS und einer Dicke D1 und einem unteren Schichtbereich USB mit einer Dicke D2 mit einer Unterseite US, wobei auf der Oberseite OS des oberen Schichtbereichs OSB eine Nitridschicht NSB mit einer Dicke D3 ausgebildet ist.
  • Der obere Schichtbereich OSB besteht aus einer Siliziumschicht SIS, wobei die Nitridschicht NSB auf der Siliziumschicht SIS aufliegt und die Oberseite NS ausbildet. Die Siliziumschicht SIS des oberen Schichtbereichs OSB beträgt zwischen 100 µm und 950 µm.
  • Die Nitridschicht NSB umfasst wenigstens eine III-N- und / oder Metallnitrid-Schicht
  • In der dargestellten Ausführungsform ist an der Oberfläche NS der Nitridschicht NSB eine dünne III-N-Schicht ausgebildet. Vorzugsweise umfasst oder besteht die III-N-Schicht aus GaN.
  • Es versteht sich, dass in einer nicht dargestellten Ausführungsform die III-N-Schicht zusätzlich oder alternativ an einer anderen Stelle der Nitridschicht NSB ausgebildet ist.
  • Die Nitridschicht NSB weist eine Dicke von wenigstens 1 µm oder von wenigstens 4 µm und höchstens eine Dicke von 30 µm auf.
  • Die Dicke D1 des oberen Schichtbereichs OSB ist kleiner als 950 µm. Die Dicke D2 des unteren Schichtbereichs USB ist größer als 10 µm und kleiner als 950 µm.
  • Der untere Schichtbereich USB umfasst oder besteht aus einer Siliziumschicht SIS.
  • Die Halbleiterscheibe 10 weist eine Gesamtdicke GD von mindestens 1,2 mm auf und ist scheibenförmig ausgebildet. Die maximale Dicke der Halbleiterscheibe 10 beträgt 3 mm.
  • Wie oben ausgeführt, ist die Halbleiterscheibe 10 entlang der Gesamtdicke GD in den oberen Schichtbereich OSB und in den unteren Schichtbereich USB aufgeteilt. Der obere Schichtbereich OSB weist einen umlaufenden Randbereich RB auf, wobei der obere Randbereich RB keine rechtwinklige Kante, sondern eine verrundete Kante aufweist. Des Weiteren weist der obere Schichtbereich OSB einen ersten maximalen Durchmesser DM1 von mindestens 145 mm auf.
  • Der untere Schichtbereich USB weist einen zweiten maximalen Durchmesser DM2 auf, wobei der untere Randbereich URB keine rechtwinklige Kante, sondern eine verrundete Kante aufweist. Zwischen dem oberen Schichtbereich OSB und dem unteren Schichtbereich USB ist ein Anschlussbereich ASB ausgebildet, wobei der Anschlussbereich ASB einen dritten Durchmesser DÜ aufweist. Hierbei entspricht der erste maximale Durchmesser DM1 dem zweiten maximalen Durchmesser DM2.
  • Der dritte Durchmesser DÜ ist kleiner ist als der erste maximale Durchmesser DM1 und kleiner als der zweite maximale Durchmesser DM2 ausgebildet.
  • Zwischen dem oberen Schichtbereich OSB und dem unteren Schichtbereich USB ist bei dem Anschlussbereich ASB ein Halbleiterbond ausgebildet.
  • Der erste maximale Durchmesser DM1 weicht höchstens um 2 mm von dem zweiten maximalen Durchmesser DM2 ab. Der umlaufende Randbereich RB des oberen Schichtbereichs OSB ist vorzugsweise abgerundet ausgebildet oder eine Form nach dem JEITA Standard oder dem SEMI-Standard ausgebildet.
  • Der untere Schichtbereich USB weist einen umlaufenden abgerundeten Randbereich URB auf. Der untere Schichtbereich USB besteht aus Silizium, wobei an der Unterseite US in einer nicht dargestellten Ausführungsform eine Oxidschicht ausgebildet ist.
  • In der Abbildung der 2 ist eine zweite Ausführungsform einer nach dem Herstellungsverfahren erzeugten Halbleiterscheibe umfassend Silizium mit einer III-N-Schicht dargestellt. Im Folgenden werden nur die Unterschiede zu der Abbildung der 1 erläutert.
  • Der untere Schichtbereich USB weist einen entlang der Dicke D2 ausgehend von dem Anschlussbereich ASB in Richtung zu der Unterseite US einen gleichbleibenden Durchmesser DM2 auf.
  • In der Abbildung der 3 ist eine dritte Ausführungsform einer nach dem Herstellungsverfahren erzeugten Halbleiterscheibe umfassend Silizium mit einer III-N-Schicht dargestellt. Im Folgenden werden nur die Unterschiede zu der Abbildung der 1 erläutert.
  • Der untere Schichtbereich USB weist einen entlang der Dicke D2 ausgehend von dem Anschlussbereich ASB in Richtung zu der Unterseite US einen abnehmenden Durchmesser DM2 auf.
  • In der Abbildung der 4 ist eine vierte Ausführungsform einer nach dem Herstellungsverfahren erzeugten Halbleiterscheibe umfassend Silizium mit einer III-N-Schicht dargestellt. Im Folgenden werden nur die Unterschiede zu der Abbildung der 1 erläutert.
  • Der untere Schichtbereich USB weist einen entlang der Dicke D2 ausgehend von dem Anschlussbereich ASB in Richtung zu der Unterseite US einen größer werdenden Durchmesser DM2 auf.
  • In der Abbildung der 5 ist eine Abfolge von mehreren Herstellungsschritten, referenziert mit I bis IV, für die Erzeugung einer nach dem Herstellungsverfahren erzeugten dicken Halbleiterscheibe umfassend Silizium mit einer III-N-Schicht dargestellt. Im Folgenden werden nur die Unterschiede zu der Abbildung der 1 erläutert.
  • Aus einem Ingot IN, dargestellt in dem ersten Schritt I, wird wie in dem Schritt IIa dargestellt, eine dicke Halbleiterscheibe WD mit wenigstens 1,2 mm Dicke abgesägt oder auf andere Art und Weise abgetrennt. Es versteht sich, dass nach dem Sägen oder Abtrennen weitere Schritte, insbesondere Polierschritte durchgeführt werden. In einem alternativen Schritt, dargestellt in dem Schritt IIb, werden zwei einzelne Halbleiterscheiben WD mit einer Dicke von D1 und einer Dicke D2 gewonnen.
  • Nachfolgend werden die weiteren Schritte IIIa, IIIb mit zwei einzelnen Halbleiterscheiben, die zu einer dicken Halbleiterscheibe 10 gefügt werden, erläutert.
  • In dem Schritt IIIa wird die runde umlaufende Kante RB bei dem oberen Schichtbereich OSB und die runde umlaufende Kante URB bei dem unteren Schichtbereich USB hergestellt. Anschließend wird auf dem oberen Schichtbereich OSB die Nitridschicht NSB erzeugt.
  • In dem Schritt IIIb wird die runde, umlaufende Kante RB nur bei dem oberen Schichtbereich OSB erzeugt. Bei dem unteren Schichtbereich USB wird entweder entlang der Dicke D2 ein konstanter oder eine abnehmender Durchmesser erzeugt. Anschließend wird auf dem oberen Schichtbereich OSB die Nitridschicht NSB erzeugt.
  • In einem nachfolgenden Schritt IV wird der untere Schichtbereich USB entfernt und in einem letzten Schritt bei einem Kantenbereich FK an der Oberseite des oberen Schichtbereichs OSB die Nitridschicht NSB mittels Ätzung, und / oder mittels Schleifen oder mit anderen Verfahren entfernt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102006030305 [0002]
    • DE 10256911 [0002]

Claims (16)

  1. Herstellungsverfahren für eine Halbleiterscheibe (10) mit Silizium und mit einer III-N-Schicht, aufweisend einen oberen Schichtbereich (OSB) mit einer Oberseite (OS) und einen unteren Schichtbereich (USB) mit einer Unterseite (US), wobei - der untere Schichtbereich (USB) eine Siliziumschicht (SIS) umfasst oder aus einer Siliziumschicht besteht, und - die Halbleiterscheibe (10) eine Gesamtdicke (GD) von mindestens 1,2 mm aufweist und scheibenförmig ausgebildet ist, und - die Halbleiterscheibe (10) entlang der Gesamtdicke (GD) in den oberen Schichtbereich (OSB) und in den unteren Schichtbereich (USB) aufgeteilt ist, und der obere Schichtbereich (OSB) einen umlaufenden Randbereich (RB) aufweist, und der obere Schichtbereich (OSB) einen ersten maximalen Durchmesser (DM1) von mindestens 145 mm aufweist und der obere Schichtbereich (OSB) eine Dicke größer als 30 µm und kleiner als 950 µm aufweist, der untere Schichtbereich (USB) einen zweiten maximalen Durchmesser (DM2) aufweist, und zwischen dem oberen Schichtbereich (OSB) und dem unteren Schichtbereich (USB) ein Anschlussbereich (ASB) ausgebildet ist, wobei der Anschlussbereich (ASB) einen dritten Durchmesser (DÜ) aufweist und der dritte Durchmesser (DÜ) kleiner ist als der erste maximale Durchmesser (DM1), - erzeugen eines umlaufenden kantenverrundeten oder angefasten Randbereichs (RB) bei dem oberen Schichtbereich (OSB), - herstellen einer Nitridschicht (NSB) mit einer ausgebildeten III-N-Schicht auf dem oberen Schichtbereich (OSB) - bearbeiten des unteren Schichtbereichs (USB) derart, dass der zweite maximale Durchmesser (DM2) dem ersten maximalen Durchmesser (DM1) entspricht oder der zweite maximale Durchmesser (DM2) unterschiedlich zu dem ersten maximalen Durchmesser (DM1) wird, der dritte Durchmesser (DÜ) kleiner als der zweite maximale Durchmesser (DM2) oder so groß wie der zweite maximale Durchmesser (DM2) ausgebildet wird.
  2. Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiterscheibe (10) mit einer Gesamtdicke (GD) mittels eines Säge- oder Abtrennschritts aus einem Ingot gewonnen wird, so dass die Halbleiterscheibe (10) entlang der Gesamtdicke (GD) monolithisch ausgebildet ist.
  3. Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass zwei Halbleiterscheiben mittels eines Fügeverfahrens derart gefügt werden, dass in dem Übergangsbereich eine Verbindungsfläche ausgebildet wird.
  4. Herstellungsverfahren nach Anspruch 3, dadurch gekennzeichnet, dass an der Verbindungsfläche ein Halbleiterbond ausgebildet wird und der Halbleiterbond eine Siliziumdioxidschicht umfasst, wobei die Siliziumdioxidschicht eine Dicke zwischen einer Monolage und einer Dicke kleiner als 10 µm oder kleiner als 1 µm oder kleiner als 100 nm aufweist.
  5. Herstellungsverfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das Halbleiterscheibe (10) zu mehr als 40 % oder zu mehr als 60% oder zu mehr als 80% aber maximal zu 99 % aus Silizium besteht.
  6. Herstellungsverfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass nach den Prozessschritten erzeugen des Randbereichs und bearbeiten des unteren Schichtbereichs (USB) der erste maximale Durchmesser (DM1) höchstens 10 mm von dem zweiten maximalen Durchmesser (DM2) abweicht oder der erste maximale Durchmesser (DM1) dem zweiten maximalen Durchmesser (DM2) entspricht oder die beiden Durchmesser (DM1, DM2) gleich groß sind.
  7. Herstellungsverfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass nach den Prozessschritten Erzeugen des Randbereichs und Bearbeiten des unteren Schichtbereichs (USB) der zweite maximale Durchmesser (DM2) höchstens 5 mm kleiner oder höchstens 2 mm größer als der erste maximale Durchmesser (DM1) wird.
  8. Herstellungsverfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der umlaufende Randbereich (RB) des oberen Schichtbereichs (OSB) kantig oder nicht kantig ausgebildet oder der umlaufende Randbereich (RB) des oberen Schichtbereichs (OSB) abgerundet ausgebildet wird oder der umlaufende Randbereich (RB) des oberen Schichtbereichs (OSB) nach dem JEITA Standard oder dem SEMI-Standard ausgebildet wird.
  9. Herstellungsverfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass bei dem unteren Schichtbereich (USB) ein umlaufender abgerundeter Randbereich (URB) ausgebildet wird.
  10. Herstellungsverfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass bei dem unteren Schichtbereich (USB) einen entlang einer Dicke (D2) des unteren Schichtbereichs (USB) ein zunehmender Durchmesser (DM2) und/oder abnehmende Durchmesser (DM2) ausgebildet wird.
  11. Herstellungsverfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass bei der Herstellung der Nitridschicht (NSB) wenigstens eine oder mehrere III-N- und / oder eine oder mehrere Metall-Nitrid-Schichten hergestellt werden.
  12. Herstellungsverfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Nitridschicht (NSB) mit einer Dicke D3 von wenigstens 1 µm oder von wenigstens 4 µm und höchstens eine Dicke D3 von 30 µm ausgebildet wird.
  13. Herstellungsverfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der obere umlaufende Randbereich (RB) derart umformt wird, so dass sich keine rechtwinklige Kante ausbildet.
  14. Herstellungsverfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der obere Schichtbereich (OSB) eine Siliziumschicht (SIS) umfasst oder aus einer Siliziumschicht (SIS) besteht.
  15. Herstellungsverfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Siliziumschicht (SIS) des oberen Schichtbereichs (OSB) eine Dicke zwischen 30 µm und 950 µm oder 100 µm und 900 µm oder zwischen 500 µm und 800 µm umfasst.
  16. Herstellungsverfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das Erzeugen des Randbereichs (RB) bei dem oberen Schichtbereich (OSB) vor oder nach dem Herstellen der Nitridschicht (NSB) durchgeführt wird.
DE102022000424.0A 2022-02-03 2022-02-03 Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht Pending DE102022000424A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102022000424.0A DE102022000424A1 (de) 2022-02-03 2022-02-03 Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht
PCT/EP2022/000115 WO2023147835A1 (de) 2022-02-03 2022-12-23 Herstellungsverfahren für eine halbleiterscheibe mit silizium und mit einer iii-n-schicht
EP22851020.2A EP4441775A1 (de) 2022-02-03 2022-12-23 Herstellungsverfahren für eine halbleiterscheibe mit silizium und mit einer iii-n-schicht
CN202280090282.1A CN118633139A (zh) 2022-02-03 2022-12-23 用于具有硅并且具有iii-n层的半导体晶片的制造方法
TW112102002A TWI846277B (zh) 2022-02-03 2023-01-17 具有矽及iii-n層之半導體晶圓的製造方法
US18/795,048 US20240395546A1 (en) 2022-02-03 2024-08-05 Method for producing a semiconductor wafer comprising silicon and comprising a iii-n layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022000424.0A DE102022000424A1 (de) 2022-02-03 2022-02-03 Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht

Publications (1)

Publication Number Publication Date
DE102022000424A1 true DE102022000424A1 (de) 2023-08-03

Family

ID=85157084

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022000424.0A Pending DE102022000424A1 (de) 2022-02-03 2022-02-03 Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht

Country Status (6)

Country Link
US (1) US20240395546A1 (de)
EP (1) EP4441775A1 (de)
CN (1) CN118633139A (de)
DE (1) DE102022000424A1 (de)
TW (1) TWI846277B (de)
WO (1) WO2023147835A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10256911A1 (de) 2002-11-30 2004-06-17 Armin Dr. Dadgar Gruppe-III-Nitrid Transistorbauelement auf einem Siliziumsubstrat
DE102006030305B3 (de) 2006-06-26 2007-12-13 Azzurro Semiconductors Ag Gruppe-III-Nitrid-basiertes Halbleitertransistorbauelement
US8628674B2 (en) 2004-12-28 2014-01-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for trimming a structure obtained by the assembly of two plates
US9355852B2 (en) 2013-07-11 2016-05-31 Mitsubish Electric Corporation Method for manufacturing semiconductor device
DE102016124650A1 (de) 2015-12-24 2017-06-29 Infineon Technologies Austria Ag Halbleiterwafer und verfahren
US10074533B1 (en) 2017-08-04 2018-09-11 Industrial Technology Research Institute Structure of epitaxial wafer and method of fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275752A (ja) * 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
WO2005027204A1 (ja) * 2003-09-08 2005-03-24 Sumco Corporation 貼り合わせウェーハおよびその製造方法
CN105917035B (zh) * 2014-01-17 2019-06-18 三菱化学株式会社 GaN基板、GaN基板的制造方法、GaN结晶的制造方法和半导体器件的制造方法
JP2015140270A (ja) * 2014-01-28 2015-08-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP6863423B2 (ja) * 2019-08-06 2021-04-21 信越半導体株式会社 電子デバイス用基板およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10256911A1 (de) 2002-11-30 2004-06-17 Armin Dr. Dadgar Gruppe-III-Nitrid Transistorbauelement auf einem Siliziumsubstrat
US8628674B2 (en) 2004-12-28 2014-01-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for trimming a structure obtained by the assembly of two plates
DE102006030305B3 (de) 2006-06-26 2007-12-13 Azzurro Semiconductors Ag Gruppe-III-Nitrid-basiertes Halbleitertransistorbauelement
US9355852B2 (en) 2013-07-11 2016-05-31 Mitsubish Electric Corporation Method for manufacturing semiconductor device
DE102016124650A1 (de) 2015-12-24 2017-06-29 Infineon Technologies Austria Ag Halbleiterwafer und verfahren
US10074533B1 (en) 2017-08-04 2018-09-11 Industrial Technology Research Institute Structure of epitaxial wafer and method of fabricating the same

Also Published As

Publication number Publication date
US20240395546A1 (en) 2024-11-28
TWI846277B (zh) 2024-06-21
EP4441775A1 (de) 2024-10-09
CN118633139A (zh) 2024-09-10
TW202341248A (zh) 2023-10-16
WO2023147835A1 (de) 2023-08-10

Similar Documents

Publication Publication Date Title
DE3335116C2 (de)
DE102018205905A1 (de) SiC-Waferherstellungsverfahren
DE102015208500A1 (de) Waferbearbeitungsverfahren
DE102004006494A1 (de) Halbleiterwafer und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018210393B4 (de) Bearbeitungsverfahren für ein Substrat
DE102021203616B4 (de) Waferherstellungsverfahren
DE102019201438A1 (de) Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
DE112016006777B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
DE102016015056A1 (de) Herstellungsverfahren eines Schichtstapels aus einem p+-Substrat, einer p--Schicht, einer n--Schicht und einer dritten Schicht
DE102020200724A1 (de) Trägerplattenentfernungsverfahren
DE102005021048A1 (de) Vorrichtung zum Stabilisieren eines Werkstücks bei einer Bearbeitung
DE102019218879B4 (de) Waferbearbeitungsverfahren
DE102022000424A1 (de) Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht
DE102018002426A1 (de) Stapelförmiges III-V-Halbleiterzeug und Herstellungsverfahren
DE102021207413B4 (de) Trägerplatten-entfernungsverfahren
DE10355728B4 (de) Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung
DE102013105736B4 (de) Verwendung eines Metallisierungsschemas als Ätzmaske
DE102022000425A1 (de) III-N-Silizium Halbleiterscheibe
DE102019007185A1 (de) Verstärkter halbleiterchip und diesbezügliche verfahren
DE102014219908A1 (de) Herstellungsverfahren für eine Fotomaske
WO2012152307A1 (de) Bauelementträgerverbund mit einer bauelementträgerbereiche abtrennenden grabenstruktur und verfahren zur herstellung einer mehrzahl von bauelementträgerbereichen
DE19916071A1 (de) Verfahren zum Vereinzeln von Halbleiterbauelementen und Trennvorrichtung
DE102010011020A1 (de) Trägerplatte
WO2008074464A1 (de) Kantenverrundung von wafern

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: EISENFUEHR SPEISER PATENTANWAELTE RECHTSANWAEL, DE

R082 Change of representative

Representative=s name: EISENFUEHR SPEISER PATENTANWAELTE RECHTSANWAEL, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021180000

Ipc: H10P0014000000