DE102021203365A1

DE102021203365A1 - Verfahren zum Testen eines Messsystems sowie Testsystem

Info

Publication number: DE102021203365A1
Application number: DE102021203365.2A
Authority: DE
Inventors: Josef Schmid
Original assignee: Isyst Intelligente Systeme GmbH
Current assignee: Isyst Intelligente Systeme GmbH
Priority date: 2021-04-01
Filing date: 2021-04-01
Publication date: 2021-09-30
Also published as: WO2022207374A1

Abstract

Die Erfindung betrifft ein Verfahren sowie ein Testsystem zum Testen eines Messsystems, insbesondere ein Messsystem zur Abstandsmessung speziell bei Automobilen, bei dem das Messsystem einen Messtakt aufweist und periodisch mit dem Messtakt getaktet jeweils einen Messpuls aussendet, wobei der Messpuls von einem Testsystem erfasst wird, welches einen Ausgangspuls erzeugt und diesen an das Messystem übermittelt, wobei der Ausgangspuls bezogen auf den Messpuls um eine Verzögerungszeit verzögert abgegeben wird, die sich zusammensetzt aus einem Vielfachen des Systemtaktes zuzüglich einer Simulations-Verzögerung, die zu einer simulierten, vorgegebenen Laufzeit des Messpulses korreliert. Bevorzugt weist das Testsystem einen Systemtakt mit einem Taktsignal auf und eine Phasenverschiebung des Messpulses in Relation zu dem Taktsignal wird ermittelt, wobei die Phasenverschiebung bei der Bestimmung der Verzögerungszeit berücksichtigt wird.

Description

Die Erfindung betrifft ein Verfahren zum Testen eines hochauflösenden Messsystems mithilfe eines Testsystems, wobei das Messsystem insbesondere ein Messsystem zur Abstandsmessung speziell bei Automobilen ist. Die Erfindung betrifft weiterhin ein Testsystem für ein solches Verfahren.
Zum Testen der Funktionsfähigkeit und der Funktionalität von Messsystemen werden häufig Simulations- oder Testsysteme verwendet, welche die von dem Messsystem zu messenden Messgrößen simulieren, um beispielsweise unterschiedliche reale Szenarien abzubilden, um zu überprüfen, wie das Messsystem und ein damit verbundenes Steuersystem reagieren.
Ein Beispiel hierfür sind Messsysteme zur Abstandsmessung speziell im Kraftfahrzeugbereich, wie sie zusehends für Assistenzsysteme oder für einen autonomen Fahrbetrieb eingesetzt werden, z.B. für Advanced Driving Systems (AD), Automated and Assisted Driving Systems (ADAS) oder für Connected and Automated Vehicles (CAVs).
Abstandsmesssysteme sind beispielsweise als Radar-, Ultraschall- oder auch Laser-Systeme (LIDAR) ausgebildet. Diese beruhen im Allgemeinen darauf, dass ein Messpuls ausgesendet und ein reflektiertes Antwortsignal erfasst und ausgewertet wird. Anhand der Laufzeit bis zum Eintreffen des Antwortsignals wird auf die Entfernung eines Gegenstands zurückgeschlossen, welcher zur Reflexion des Messpulses geführt hat.
Es ist bekannt, mit Hilfe von oder in Testsystemen derartige Antwortsignale für unterschiedliche Entfernungen zu simulieren. Ein derartiges Testsystem weist typischerweise einen Empfänger sowie einen Sender auf. Mittels des Empfängers wird der von dem Messsystem abgegebene Messpuls erfasst und über den Sender wird ein Ausgangspuls ausgegeben, welcher das Antwortsignal simuliert. Zwischen dem Empfang des Messpulses und dem Abgeben des Ausgangspulses wird eine definierte Verzögerung eingestellt, die zu der Laufzeit eines realen Antwortsignals korreliert, welches simuliert werden soll.
Derartige Testanordnungen, bei denen das zu testende reale Messsystem in die Testumgebung mit eingebunden ist, werden auch als Hardware in the Loop-Systeme (HIL) bezeichnet. Das zu testende System oder die zu testende Hardware, also vorliegend das Messsystem, werden allgemein als DUT (Device Under Test) bezeichnet.
Von besonderer Bedeutung ist eine möglichst genaue Einstellung der Verzögerung zwischen Messpuls und Ausgangspuls. Aufgrund der hohen Geschwindigkeit der Signalausbreitung (z.B. Lichtgeschwindigkeit im Falle LIDAR) führt eine ungenaue Einstellung der Verzögerung zu ungenauen Ergebnissen. Dies macht sich speziell im Nahbereich bemerkbar, wenn also Entfernungen im Bereich von wenigen Metern oder einigen 10 m zuverlässig simuliert werden sollen.
Ausgehend hiervon liegt der Erfindung die Aufgabe zugrunde, ein zuverlässiges Testen solcher Messsysteme zu ermöglichen, die auf der Auswertung von Laufzeiten eines Messpulses beruhen, und zwar mit Hilfe eines Testsystems, welches die Laufzeit eines Messpulses durch Ausgabe eines verzögerten Ausgangspulses simuliert.
Die Aufgabe wird gemäß der Erfindung gelöst durch ein Verfahren zum Testen und insbesondere auch zum Validieren der Funktionalitäten und der Funktionsfähigkeit eines hochfrequenten Messsystems, insbesondere ein Messsystem zur Abstandsmessung und zwar speziell bei Kraftfahrzeugen. Das Messsystem weist allgemein einen Messtakt auf und sendet periodisch mit dem Messtakt getaktet einen Messpuls aus. Der Messpuls wird von einem Testsystem erfasst, welches einen verzögerten Ausgangspuls erzeugt und zwar als Maß für die von dem Messsystem zu messende Messgröße. Bei dieser handelt es sich insbesondere um die Laufzeit des Messpulses bzw. hieraus abgeleitet eine Entfernung und damit einen Abstand zu einem (fiktiven) Gegenstand. Dieser Ausgangspuls simuliert daher ein Antwortsignal oder reflektiertes Signal, welches in einem vorgegebenen Abstand von dem Messsystem an einem realen Gegenstand reflektiert werden würde.
Mit Hilfe des Testsystems wird daher das Messystem auf seine Funktion getestet und insbesondere wird validiert, ob das Messsystem einem gewünschten Anforderungsprofil entspricht.
Der Ausgangspuls wird in Relation zu dem auf den von dem Messsystem ausgegebenen Messpuls um eine Verzögerungszeit verzögert abgegeben, wobei die Verzögerungszeit sich zusammensetzt aus einem insbesondere ganzzahligen Vielfachen, insbesondere dem Einfachen des Messtaktes zuzüglich einer Simulations-Verzögerung. Die Simulations-Verzögerung korreliert dabei zu einer simulierten Laufzeit des Messpulses, also zu einer Laufzeit, die der Messpuls benötigen würde, bis er nach einer Reflexion an einem (realen) Gegenstand wieder vom Messsystem erfasst werden würde. Die Simulations-Verzögerung korreliert daher zu einem (fiktiven) Abstand.
Diese Ausgestaltung beruht auf der Überlegung, dass speziell bei kurzen zu simulierenden Abständen und damit bei kurzen Laufzeiten das Problem besteht, dass interne Signalverarbeitungszeiten des Testsystems zu einer verzögerten Abgabe des Ausgangspulses führen können. Dadurch würde das Messergebnis verfälscht werden. Speziell besteht die Gefahr, dass bei kurzen Abständen die einzustellende Simulations-Verzögerungszeit geringer ist als die Signalverarbeitungszeit des Testsystems, die auch als Totzeit bezeichnet wird.
Durch die Einstellung der Verzögerungszeit als Summe eines ganzzahligen Vielfachens des Messtaktes zuzüglich der Simulations-Verzögerung wird quasi der Ausgangspuls und damit das simulierte Antwortsignal in einen nachfolgenden Messzyklus, bevorzugt in den unmittelbar nachfolgenden Messzyklus des Messsystems verschoben. Ein jeweiliger Messzyklus ist dabei jeweils definiert durch die periodisch abgegebenen Messpulse. Durch den Messtakt ist eine Zykluszeit definiert, und zwar durch die Zeit zwischen zwei aufeinanderfolgenden Messpulsen.
Das Testsystem empfängt daher einen ersten Messpuls und stellt die Verzögerungszeit derart ein, dass der abgegebene Ausgangspuls beim Messsystem erst nach einem weiteren, insbesondere dem folgenden, zweiten Messpuls beim Messsystem eintrifft. Die Verzögerungszeit wird dabei derart eingestellt, dass der zeitliche Abstand zwischen dem weiteren Messpuls und dem Eintreffen des Ausgangspulses beim Messsystem exakt der Laufzeit entspricht, die der Messpuls benötigen würde, bis er nach einer Reflexion an einem Gegenstand mit definiertem Abstand von dem Messsystem wieder beim Messystem auftrifft. Das Messsystem wertet dann die Laufzeit zwischen dem weiteren (zweiten) Messpuls und dem Ausgangspuls aus. Durch diese Maßnahme werden effektiv Verzögerungen durch Signalverarbeitungszeiten vermieden und es ist eine hochgenaue Einstellung der Verzögerungszeit ermöglicht, sodass auch kurze Abstände zuverlässig simuliert werden können.
Ein weiterer Vorteil des Verschiebens besteht darin, dass auch ein Abstand eines Gegenstands simuliert werden kann, dessen Abstand innerhalb des Abstandsbereichs vom Messsystem zum Testsystem liegt. Derartige kurze Abstände beispielsweise im Bereich unter 10m konnten bisher nicht simuliert / emuliert werden.
Sofern vorliegend von einem hochfrequenten Messsystem gesprochen wird, so wird hierunter insbesondere verstanden, dass der Messtakt des Messsystems im Kilohertz Bereich liegt, speziell im Bereich zwischen 10 kHz und 100 kHz und vorzugsweise beispielsweise im Bereich von 30 kHz bis 60 kHz, beispielsweise von 50 kHz. Ein Messtakt von 50 kHz entspricht dabei einer Taktzeit (Zykluszeit, Taktperiode) von 20 µs. Die Pulsdauer des Messpulses liegt typischerweise deutlich unter dieser Taktzeit, beispielsweise um zumindest den Faktor 100. Typische Pulsdauern des Messpulses liegen beispielsweise bei 200 ns.
Mit dem Ausdruck „die Simulations-Verzögerung korreliert zu einer simulierten Laufzeit des Messpulses“ wird berücksichtigt, dass für die Einstellung der Verschiebung des vom Testsystem ausgegebenen Ausganspulses (also für die Einstellung der zeitlichen Differenz zwischen dem beim Testsystem eingehenden Messpuls und dem Ausganspuls) Randbedingungen, insbesondere der physikalische Abstand zwischen Messsystem und Testsystem und ergänzend vorzugsweise auch die Totzeit zu berücksichtigen sind.
Die Simulations-Verzögerung entspricht üblicherweise exakt einer Gesamtlaufzeit des Messpulses, die dieser benötigt für die Strecke „Messsystem- (fiktiver) Gegenstand in einem definierten Messabstand - Messsystem“ jedoch unter Berücksichtigung einer realen Laufzeit, die für die (doppelte) Strecke zwischen Messsystem und Testsystem benötigt wird.
Die vom Testsystem eingestellte (gesamte) Verzögerungszeit enthält neben einem variablen, vom Testsystem einstellbaren Teil i.d.R. auch einen festen Teil, nämlich die Totzeit.
Allgemein stellt das Testsystem eine Simulations-Verzögerung derart ein, dass beim Messystem nach einem ersten abgegebenen Messpuls der von dem Testsystem abgegebene Ausgangspuls erst zu einem nachfolgenden Messzyklus beim Messsystem eintrifft und zwar so, dass der zeitliche Abstand zwischen dem Messpuls des nachfolgenden Messzyklus und dem beim Messsystem eingehenden Ausgangspuls der (simulierten) Entfernung zwischen dem Messsystem und dem (simulierten) Gegenstand entspricht.
Ist der (fiktive, virtuelle) Messabstand größer als der Abstand (Strecke) zwischen dem Messsystem und dem Testsystem, so bestimmt sich die Simulations-Verzögerung aus der Gesamtlaufzeit abzüglich der benötigten realen Laufzeit des Signals für die Strecke zwischen Messsystem und Testsystem, d.h. die Gesamtlaufzeit ist die Summe aus der realen Laufzeit und der positiven Simulations-Verzögerung.
Ist demgegenüber der gewünschte (fiktive, virtuelle) Messabstand kleiner als der Abstand (Strecke) zwischen dem Messsystem und dem Testsystem, so bestimmt sich eine (rechnerisch negative) Simulations-Verzögerung aus der benötigten realen Laufzeit des Signals für die Strecke zwischen Messsystem und Testsystem abzüglich der Gesamtlaufzeit, d.h. die Gesamtlaufzeit ist die Summe aus der realen Laufzeit und der negativen Simulations-Verzögerung.
Die Totzeit des Testsystems, also die erforderliche Zeit für die Signalverarbeitung bis zum Aussenden des Ausgangspulses wird mitbestimmt durch Ein- und Ausgangsverzögerungen des Testsystems, inklusive interne Konfigurationseinstellungen (Multiplexer). Hierauf hat insbesondere auch ein vorgegebenen Systemtakt des Testsystems maßgeblichen Einfluss. Derartige Totzeiten können beispielsweise 20 ns und mehr betragen. Dies entspricht einer Entfernung von 3 m und mehr. Dies bedeutet, dass ohne die zuvor beschriebene Kompensation infolge der Verschiebung um einen Messzyklus ein eventuelles Messergebnis für einen simulierten Nahbereich stark verfälscht wäre.
Gemäß einer bevorzugten Ausgestaltung weist das Testsystem einen Systemtakt mit einem gepulsten Taktsignal (Clock-Signal) auf und es wird eine Phasenverschiebung des vom Testsystem empfangenen Messpulses in Relation zu dem Taktsignal ermittelt. Diese Phasenverschiebung wird anschließend bei der Bestimmung der Verzögerungszeit berücksichtigt und kompensiert.
Diese Ausgestaltung beruht dabei auf der Überlegung, dass für die Erkennung des Messpulses bei einem ungünstigen Phasenversatz zwischen dem Eingang des Messpulses und dem Taktsignal nahezu ein vollständiger Systemtakt, also die Zeitdauer zwischen 2 aufeinanderfolgenden Taktsignalen, vergehen kann und dass bis zur Abgabe des Ausgangspulses nochmals zumindest ein Systemtakt vergehen kann. Insgesamt können daher mindestens zwei Systemtakte bis zur Abgabe des Ausgangspulses vergehen. Hierdurch entsteht - beispielsweise bei einem Systemtakt von 10 ns - die oben erwähnte Ungenauigkeit von mehreren Metern und führt wegen der asynchronen Natur zu Taktzittern (Jitter) und damit auch zu Entfernungsschwankungen. Um diese Ungenauigkeit zumindest zu reduzieren wird die Phasenbeziehung, also der Zeitversatz zwischen dem Messpuls und dem Taktsignal ermittelt. Bezugspunkt für die Erfassung der Phasenbeziehung ist dabei typischerweise die ansteigende oder abfallende Flanke des jeweiligen Signalpulses entweder des Messpulses oder des (gepulsten) Taktsignals.
Die ermittelte Phasenbeziehung wird bei der Ausgabe des Ausganspulses berücksichtigt und zwar bevorzugt derart, dass die Phasenbeziehung zwischen Messpuls und dem Systemtakt der Phasenbeziehung des Ausgangspulses und dem Systemtakt zuzüglich der Simulations-Verzögerungszeit entspricht.
Zur Ermittlung der Phasenverschiebung wird der Messpuls bevorzugt an einen Messblock mit einer Vielzahl von einzelnen Delay-Bausteinen angelegt. Jeder dieser Delay-Bausteine weist jeweils eine zeitliche Verzögerung auf, also eine definierte Zeitdauer, wobei die Verzögerung die Zeit ist, die verstreicht, bis - nach dem Anlegen eines Eingangssignals - sich der Zustand des Delay-Bausteins verändert und dieser quasi schaltet. Derartige Delay-Bausteine sind grundsätzlich bekannt. Speziell sind sie beispielsweise durch Inverter oder auch durch Multiplexer verwirklicht. Für die Bestimmung der Phasenverschiebung wird die Anzahl der Delay-Bausteine ermittelt, die im Zeitraum zwischen dem Messpuls, insbesondere einer Pulsflanke des Messpulses, und dem Taktsignal, insbesondere einer Pulsflanke des Taktsignals geschaltet haben. Die Anzahl der geschalteten Delay-Bausteine multipliziert mit der Zeitdauer der Verzögerung ergibt die Phasenverschiebung.
Dieser Messblock weist allgemein einen seriellen Aufbau auf, so dass sich die einzelnen Verzögerungen linear aufaddieren. Beispielsweise sind die einzelnen Delay-Bausteine seriell hintereinander angeordnet, sodass sich die Verzögerung durch Addition der einzelnen Verzögerungen der Delay-Bausteine ergibt.
Die Delay-Bausteine weisen vorzugsweise eine Zeitdauer für die Verzögerung im Bereich von ein 1/10 bis 1/100 oder auch bis 1/1000 des Systemtaktes auf. Die Verzögerungen können alternativ auch in Binärstufen realisiert sein, z.B. im Bereich 1/8 bis 1/128 oder auch bis 1/1024 des Systemtaktes. Im Vergleich zu einem System ohne Berücksichtigung der Phasenverschiebung wird daher die Genauigkeit der Erfassung des eingehenden Messpulses um den entsprechenden Faktor, beispielsweise um den Faktor 10,100 oder 1000 erhöht.
Der Systemtakt liegt vorzugsweise im Bereich zwischen 50 MHz bis beispielsweise 500 MHz. Speziell liegt er bei 100 MHz oder auch bei 400 MHz. Dies entspricht Taktzeiten von 10 ns bzw. von 2,5 ns. Die Zeitdauer für die Verzögerung der Delay-Bausteine liegt entsprechend beispielsweise im Bereich von 100 ps, bei einer Taktzeit von 10 ns. Allgemein liegt die Verzögerung eines jeweiligen Delay-Bausteins im Bereich zwischen 10ps und 500ps, insbesondere im Bereich zwischen 50ps bis 300ps.
Die Anzahl der Delay-Bausteine in dem Messblock ist bevorzugt derart bemessen, dass die Zeitdauer der Verzögerung pro Baustein multipliziert mit der Anzahl der Bausteine zumindest und bevorzugt genau die Taktzeit ergibt. Liegt also im gewählten Beispiel die Verzögerung bei 100 ps, so werden bei einer Taktzeit des Systemtaktes von 10 ns 100 Bausteine eingesetzt, deren aufsummierte GesamtVerzögerung die 10 ns ergeben.
Der Systemtakt, also die Taktzeit des Testsystems liegt allgemein typischerweise um etwa den Faktor 1000 unter der Taktzeit des Messtaktes des Messsystems. D.h. die Taktzeit des Testsystems ist im Allgemeinen um etwa den Faktor 1000 schneller als der Messtakt, also als die Taktzeit des Messsystems.
In bevorzugter Ausgestaltung werden die folgenden Schritte durchgeführt:

a) Zunächst wird wie zuvor beschrieben die Phasenverschiebung ermittelt.
b) Anschließend oder gleichzeitig mit der Ermittlung der Phasenverschiebung wird der Messpuls mit dem Taktsignal synchronisiert. Dies bedeutet, dass der Messpuls so weit zeitlich verschoben (verzögert) wird, dass er keine Phasenverschiebung mehr zum Taktsignal aufweist. Dies bedeutet insbesondere, dass eine Pulsflanke des Messpulses und des Taktsignals zeitgleich vorliegen. Hierzu werden übliche Verfahren zur Synchronisierung zweier Impulse eingesetzt.
c) Weiterhin erfolgt ein zeitliches Verschieben des Messpulses um ein ganzzahliges Vielfaches des Systemtaktes. Hierzu weist das Testsystem, speziell eine Steuereinheit des Testsystems, welche beispielsweise durch ein FPGA (Field Programmable Gate Array) gebildet ist, eine erste insbesondere einstellbare Verzögerungsschaltung auf.
d) Danach erfolgt ein weiteres Verschieben des Messpulses entsprechend der zuvor ermittelten Phasenverschiebung. Für die Verschiebung des Messpulses entsprechend der Phasenverschiebung ist eine weitere (zweite) Verzögerungsschaltung in der hardwaretechnischen Umsetzung vorgesehen.

Gemäß einer Variante nimmt der Messpuls nach diesem weiteren Verschieben wieder die gleiche Phasenlage im Verhältnis zum Systemtakt ein, wie dies vor dem Synchronisieren vorlag. Dies bedeutet, dass das verschobene Signal (Messpuls) exakt wieder die gleiche Phasenlage bezüglich des Taktsignals einnimmt. Damit wird ein Zeitabstand zwischen Eingang des Messpulses und dem Taktsignal quasi bei der Verschiebung beibehalten.
Grundsätzlich wird der Messpuls noch um die Simulations-Verzögerung verschoben, bevor dann der Ausgangspuls ausgegeben wird. Dies kann grundsätzlich auch vor dem Schritt d) erfolgen, bei dem die Phasenverschiebung berücksichtigt wird.
Durch diese einzelnen Schritte wird daher zum einen erreicht, dass zunächst die Phasenverschiebung ermittelt wird, durch das anschließende Synchronisieren wird ein definiertes Verschieben um ein Vielfaches des Systemtaktes ermöglicht und anschließend wird durch die ergänzende Verschiebung um die zuvor ermittelte Phasenverschiebung die ursprüngliche Phasenlage wieder hergestellt, oder zumindest berücksichtigt.
Die sich aus den Schritten c) und d) ergebende Verschiebung wird dabei bevorzugt derart eingestellt, dass diese Verschiebung gemäß einer ersten Ausführungsvariante exakt der Taktzeit oder einem ganzzahligen Vielfachen des Messtaktes entspricht, d.h. der Messpuls wird um exakt ein oder mehrere Messzyklen verschoben.
In einer bevorzugten Ausgestaltung ist demgegenüber vorgesehen, dass diese Verschiebung derart eingestellt ist, dass die Verschiebung dem Messtakt (oder einem ganzzahligen Vielfachen des Messtaktes) abzüglich eines Abstandsfensters entspricht. Das Abstandsfenster wird beispielsweise auf 5-20 % des Messtaktes eingestellt, also beispielsweise auf 0,5 µs bis 5 µs und insbesondere auf 1-2 µs. Dadurch wird ein zeitlicher Abstand des verschobenen Messpulses zu dem nachfolgenden weiteren (zweiten) Messpuls geschaffen, welcher von den Testsystem empfangen wird.
Wie bereits erwähnt, wird vorzugsweise anschließend in einem (letzten) Schritt die Verschiebung um die Simulations-Verzögerung und - sofern das Abstandsfenster eingestellt ist - zuzüglich um das Abstandsfenster vorgenommen, bevor der Ausgangspuls abgegeben wird. Für diese weitere Verschiebung um die Simulations-Verzögerung und gegebenenfalls ergänzt um das Abstandsfensters ist vorzugsweise eine weitere, dritte Verzögerungsschaltung bei der hardwaretechnischen Umsetzung vorgesehen. Die Verzögerungsschaltung wird auch als Delay-line bezeichnet
Für die Verschiebung um die Simulations-Verzögerung ist allgemein die Totzeit des Testsystems zu berücksichtigen. Dies ist bekannt oder kann ermittelt werden. Die von der Verzögerungsschaltung eingestellte Verzögerung berücksichtigt daher die sowieso vorhandene Totzeit.
Von besonderer Bedeutung ist vorliegend, dass der eingehende Messpuls um ein ganzzahliges Vielfaches des Systemtaktes verschoben wird. Die Verschiebung bestimmt sich daher insbesondere ausschließlich nach dem Systemtakt des Testsystems.
In bevorzugter Ausgestaltung ist das Testsystem derart ausgebildet, dass mit diesem ein Abstand (des Messsystems) zu einem Gegenstand simuliert wird, welcher kleiner ist als der physikalische Abstand zwischen dem Testsystem und dem Messsystem, so dass also der zu simulierende Gegenstand zwischen dem Messsystem und dem Testsystem liegt. D.h. die Simulations-Verzögerung wird derart gewählt, dass die simulierte und vom Messystem ausgewertete Laufzeit einem Abstand entspricht, welcher kleiner dem physikalischen Abstand zwischen dem Testsystem und dem Messsystem ist. Speziell werden Abstände simuliert, die kleiner 10m oder auch kleiner 3m sind. Dies ist mit herkömmlichen Testverfahren nicht möglich.
Das hier beschriebene Verfahren mit der Verschiebung um zumindest und insbesondere genau einen Messtakt in einen nachfolgenden Messzyklus ermöglicht daher in vorteilhafter Weise, auch kürzeste Abstände zu simulieren. Durch das Verschieben kann daher der komplette Abstandsbereich (Messsystem zum fiktiven Objekt) simuliert werden. Entscheidend hierfür ist, dass durch die Verschiebung die Signalverarbeitungszeit (Totzeit) und der Abstand des Testsystems zum Messsystem keine Rolle mehr spielt und quasi eliminiert wird.
Hierzu wird die Simulation-Verzögerung entsprechend gewählt, so dass der Ausgangspuls zeitlich sehr nahe nach dem weiteren (zweiten) Messpuls beim Messsystem eingeht.
Da sich die Verzögerungszeit zwischen eingehendem Messpuls und Ausganspuls zusammensetzt aus einem Vielfachen des Messtaktes zuzüglich einer zu der simulierten Laufzeit korrespondierenden Simulations-Verzögerung, ist diese rein rechnerisch negativ. In diesem Fall wird insbesondere auf die oben beschriebene Variante mit dem Abstandsfenster zurückgegriffen.
Typischerweise weist ein derartiges Testsystem mehrere (Simulations-) Kanäle auf, wobei für die Kanäle unterschiedliche Simulations-Verzögerungen fest vorgegeben sind oder programmierbar sind. Durch Auswahl eines jeweiligen Kanals werden unterschiedliche simulierte Abstände eingestellt.
Für die Ermittlung der Verzögerungszeit, die durch das Testsystem eingestellt wird, wird regelmäßig auch eine (reale) Signallaufzeit zwischen dem Messsystem und dem Testsystem berücksichtigt. Es wird also berücksichtigt, dass das Testsystem von dem Messsystem einen vorgegebenen Messabstand aufweist, der typischerweise im Bereich von wenigen Metern, beispielsweise von 0,5 m bis 4 m liegt.
Bevorzugt ist das Testsystem zwischen einem Normalbetrieb und einem Kompensationsbetrieb umschaltbar, wobei lediglich im Kompensationsbetrieb die Verzögerungszeit wie zuvor beschriebenen bestimmt wird, sodass der Messpuls in einen nachfolgenden Messzyklus des Messsystems verschoben wird. Bei der tatsächlichen Einstellung der Verzögerungszeit (was durch die beschriebenen Verzögerungsschaltungen (Delay-lines) erreicht wird, wird vorzugsweise die Totzeit mit berücksichtigt.
Dagegen wird im Normalbetrieb lediglich die Simulations-Verzögerung (vorzugsweise ebenfalls unter Berücksichtigung der Totzeit) eingestellt, über die der Abstand simuliert wird. Diese beiden Betriebsmodi können auch als Nahbereich-Modus und Fern-Modus angesehen werden, wobei im Nahbereich-Modus der Kompensationsbetrieb erfolgt. Im Normalbetrieb oder im Fern-Modus, bei dem beispielsweise Entfernungen von 100 m oder mehr simuliert werden, hat die Signalverarbeitungszeit des Testsystems keinen oder nur geringen Einfluss. Es kann aber bei der Einstellung der DelayLine-Verzögerung die Totzeit mitberücksichtigt werden.
Für die korrekte Einstellung der Verzögerungszeit im Kompensationsbetrieb kommt es wesentlich auch auf die exakte Bestimmung der Phasenverschiebung an. Da für die Ermittlung der Phasenverschiebung Delay-Bausteine eingesetzt werden, kommt es auf die Güte dieser Delay-Bausteine an. Wie zuvor beschrieben, liegen die Verzögerungen dieser Delay-Bausteine im Bereich von 100 ps. Untersuchungen haben gezeigt, dass infolge von Bauteiltoleranzen - beispielsweise zwischen Bausteinen aus unterschiedlichen Produktionschargen von derartigen Delay-Bauteilen - die Verzögerung stark, beispielsweise um bis zu den Faktor 2 variieren kann. Dies führt in ungünstigen Fällen dazu, dass 2 Testsysteme, die im Grunde baugleich sind, die jedoch aus unterschiedlichen Chargen Delay-Bausteine aufweisen, zu unterschiedlichen Verzögerungen des Ausgangspulses führen können, sodass die vom Messsystem ermittelten Abstände stark schwanken.
Um dies zu vermeiden ist in zweckdienlicher Ausgestaltung eine Kalibrierung des Testsystems vorgesehen. Und zwar wird eine Verzögerungszeit der Delay-Bausteine individuell für das Testsystem bestimmt und bei der Ermittlung der Verzögerungszeit und speziell bei der Ermittlung der Phasenverschiebung berücksichtigt. Hierzu ist insbesondere eine Kalibriereinheit als fester Bestandteil des Testsystems vorgesehen, die in der Steuereinheit, zumindest in einer die Steuereinheit aufweisenden Steuervorrichtung integriert ist.
Hierzu ist als Kalibriereinheit bevorzugt ein Ringoszillator mit Delay-Bausteinen ausgebildet, speziell besteht der Ringoszillator aus diesen Delay-Bauteilen und anhand einer Eigenfrequenz des Ringoszillators wird die Zeitdauer der Verzögerung eines jeweiligen Delay-Bausteins berechnet. Hierbei wird anhand der Eigenfrequenz des Ringoszillators zunächst eine Gesamt Verzögerungszeit der für den Ringoszillator verwendeten Delay-Bausteine ermittelt und diese dann durch die Anzahl der verwendeten Delay-Bausteine dividiert.
Weiterhin handelt es sich bei den verwendeten Delay-Bausteinen gemäß einer ersten bevorzugten Ausgestaltung um baugleiche Bauteile, wie sie auch für den Messblock verwendet werden, über die die Phasenverschiebung ermittelt wird. Dies bedeutet, dass der Ringoszillator als eine zusätzliche Einheit zusätzlich zu dem Messblock ausgebildet ist. Sofern vorliegend von baugleichem Bauteil gesprochen wird, so wird hierunter verstanden, dass die Bauteile aus einer gleichen Produktionscharge stammen.
Alternativ hierzu sind alle oder zumindest ein Teil der für den Messblock verwendeten Delay-Bauteile Teil der Kalibriereinheit, speziell des Ringoszillators und bilden diesen vorzugsweise. Mit dem Erfassen der Eigenfrequenz des Ringoszillators werden unmittelbar die Verzögerungszeiten der verwendeten Delay-Bauteile ermittelt.
Bei dem realen Messystem handelt sich bevorzugt um ein LIDAR-System, welches bevorzugt in Kraftfahrzeugen für ein Assistenzsystem eingesetzt wird. Bei einem solchen LIDAR-System werden daher als Messpulse Laserpulse abgegeben. Es handelt sich daher bei dem Messpuls als auch bei dem Ausgangspuls des Testsystems um optische Signale.
Die Aufgabe wird weiterhin erfindungsgemäß gelöst durch ein Testsystem mit den Merkmalen des Anspruchs 16. Die zuvor im Hinblick auf das Verfahren ausgeführten Vorteile und bevorzugten Ausgestaltungen sind sinngemäß auch auf das Testsystem zu übertragen.
Das Testsystem weist dabei allgemein einen Empfänger zum Empfang eines insbesondere optischen Messpulses auf, welcher mit einem dem Testsystem bekannten Messtakt eines realen Messsystems getaktet ist. Weiterhin umfasst das Testsystem einen Sender zur Ausgabe eines ebenfalls vorzugsweise optischen Ausgangspulses. Schließlich weist das Testsystem zumindest eine Steuereinheit auf, welche zwischen dem Empfang des Messpulses und dem Senden des Ausgangspulses eine Verzögerungszeit einstellt, die derart gewählt ist, dass der Ausgangspuls bezogen auf den Messpuls um eine Verzögerungszeit verzögert abgegeben wird, die sich zusammensetzt aus einem Vielfachen des Messtaktes zuzüglich einer Simulations-Verzögerung, die zu einer simulierten, vorgegebenen Laufzeit des Messpulses korreliert.
Bei der Steuereinheit handelt es sich insbesondere um eine integrierte elektronische Schaltung (IC), die insbesondere in einer Baueinheit ausgeführt ist. Bevorzugt wird ein FPGA eingesetzt. Daneben kann die Steuereinheit alternativ auch als ASIC (Application Specific Integrated Circuit), ASSP (Application Specific Standard Product) oder SOC (System on Chip) ausgebildet sein.
Die Programmierung dieser Steuereinheit, also die Einrichtung der Hardware derart, dass diese die zuvor angegebenen Verfahrensschritte ausführt, erfolgt insbesondere mittels einer an sich bekannten Hardwarebeschreibungssprache. (Hardware Description Language, HDL). Ein Beispiel hierfür ist VHDL. Andere Hardwarebeschreibungssprachen können auch eingesetzt werden (z.B. Verilog).
Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand der Figuren näher erläutert. Diese zeigen in vereinfachten Darstellungen:

1 ein Schaubild eines Messaufbaus mit einem Messsystem und einem Testsystem,
2 eine Gegenüberstellung des zeitlichen Verlaufs eines vom Messsystem ausgegebenen Messpulses und eines vom Testsystem ausgegebenen Ausgangspulses,
3a,b die Gegenüberstellung der zeitlichen Verläufe der vom Messsystem ausgegebenen Messpulse gegenüber einem um eine Feinverschiebung verschobenen Puls sowie gegenüber dem vom Testsystem insgesamt um eine Verzögerungszeit verzögert ausgegebenen Ausgangspuls zur Erläuterung der Ermittlung der Verzögerungszeit, wobei 3a eine Situation erläutert, bei der der zu simulierende Gegenstand einen Abstand größer dem Abstand zwischen Testsystem und Messsystem aufweist und 3b eine Situation erläutert, bei der bei der der zu simulierende Gegenstand einen Abstand kleiner dem Abstand zwischen Testsystem und Messsystem aufweist,
4 eine Gegenüberstellung der zeitlichen Verläufe eines Taktsignals eines Systemtakts des Testsystems gegenüber einem eingehenden Messpulses sowie weiterhin gegenüber einem mit dem Systemtakt synchronisierten Messpuls und schließlich gegenüber dem um die Feinverschiebung verschobenen Puls zur Erläuterung der Bestimmung einer Phasenverschiebung zwischen Messpuls und Systemtakt,
5 eine Blockbild-Darstellung einer Schaltungsanordnung mit Delay-Bausteinen, die einen Mess- und Synchronisierungsblock bildet zur Bestimmung der Phasenverschiebung zwischen Messpuls und Systemtakt sowie zur Synchronisierung des Messpulses mit dem Systemtakt,
6 ergänzend zu der Blockbild-Darstellung gemäß der 5 die Gegenüberstellung der zeitlichen Verläufe des Systemtaktes, des eingehenden Messpulses und der ausgehenden Signalpegel der Delay-Bausteine,
7 eine vereinfachte Blockbild-Darstellung zur Illustration der einzelnen Verzögerungsschritte zwischen dem eingehenden Messpuls und dem ausgehenden Ausgangspuls sowie
8 eine Blockbild-Darstellung einer Steuervorrichtung des Testsystems mit einer Steuereinheit, über die die Verzögerung zwischen eingehendem Messpuls und ausgehendem Ausgangspuls erzeugt wird.

In den Figuren sind gleichwirkende Teile mit den gleichen Bezugszeichen versehen.
Der in der 1 dargestellte Mess- oder Testaufbau umfasst im Wesentlichen ein reales Messsystem 2 sowie ein Testsystem 4. Bei dem realen Messystem handelt es sich insbesondere um ein System zur Abstandsmessung, wie es insbesondere in Kraftfahrzeugen eingesetzt wird. Speziell handelt sich hierbei um ein LIDAR-System. Das Messsystem 2 weist einen Sender 6 zur Abgabe eines Messtakt-Signals PIN, also einer Abfolge von periodisch wiederkehrenden Messpulsen PIN1, PIN2 ...PINn auf. Im Falle eines LIDAR-Systems handelt es sich hierbei um Laserpulse. Weiterhin weist das Messsystem 2 einen Empfänger 8 zum Empfang eines Signalpulses auf. Weiterhin weist das Messsystem 2 eine Verarbeitungseinheit 10 auf, anhand derer eine Signallaufzeit zwischen dem Senden und Empfangen des Messpulses ermittelt und hieraus ein Abstand zu einem Gegenstand abgeleitet wird.
Im realen Betrieb dient diese Abstandsmessung beispielsweise als eine Eingangsgröße für ein Assistenzsystem bei einem autonomen oder teilautonomen Fahrbetrieb eines Kraftfahrzeugs. Um die Funktionsfähigkeit oder auch die Funktionalität des Messsystems 2 (Device Under Test, DUT) im Labormaßstab zu testen ist das Testsystem 4 vorgesehen. Dieses ist unmittelbar vor dem Messsystem 2 und zu diesem um einen Abstand a beabstandet positioniert. Das Testsystem 4 weist ebenfalls einen Empfänger 8 zum Empfang des Messtakt-Signals PIN sowie einen Sender 6 zur Abgabe eines Ausgangspulses POUT auf. Weiterhin weist das Testsystem 4 eine Steuereinheit 16 auf, mit deren Hilfe eine Verzögerungszeit D zwischen einem eingehenden Messpuls PINn und dem Ausgangspuls POUT eingestellt wird (vgl. auch 3). Das Testsystem 4 simuliert dabei einen Abstand eines Gegenstandes va (virtueller Abstand), simuliert daher quasi einen virtuellen Gegenstand 12 im Abstand a+va vom Messsystem 2. Hierzu sind im Testsystem 4 ein oder mehrere virtuelle Abstände va hinterlegt und das Testsystem 4 ermittelt hierzu korrespondierende virtuelle Verzögerungen, die nachfolgend als Simulations-Verzögerung VD bezeichnet werden.
Der zeitliche Ablauf zwischen Messpuls PIN und Ausgangspuls POUT ist vereinfacht in der 2 dargestellt. Hieraus ist zu erkennen, dass - bezogen jeweils auf die ansteigende Pulsflanke der beiden Pulse - der Ausgangspuls POUT um die Simulations-Verzögerung VD verzögert ist. Durch diese verzögerte Ausgabe wird also der virtuelle Abstand va simuliert. Bevorzugt können dem Testsystem 4 unterschiedliche virtuelle Abstände va vorgegeben werden. Dies erfolgt beispielsweise über Tabellen, die der Steuereinheit 16 bekannt gemacht werden.
Das zu den 1 und 2 beschriebene System funktioniert vergleichsweise problemlos bei großen virtuellen Abständen von beispielsweise 100 m oder mehr. Bei einer Simulation eines Nahbereichs, also bei einer Überprüfung, wie das Messsystem 2 auf Gegenstände im Nahbereich von beispielsweise lediglich einigen 10 m oder weniger als 10 m reagiert, entstehen jedoch aufgrund der extrem kurzen Signallaufzeiten Probleme aufgrund der erforderlichen Signalverarbeitungszeit innerhalb des Testsystems 4.
Wie beispielsweise in der 3a im unteren Bereich durch die gestrichelten Pfeile sowie durch den gestrichelten Ausgangspuls dargestellt ist, besteht das Problem, dass die Simulations-Verzögerung VD geringer ist als die erforderliche Signalverarbeitungszeit, auch Totzeit TD genannt. Dies bedeutet, dass beim normalen Betrieb das Testsystem 4 einen Nahbereich nicht oder nur unzureichend simulieren kann.
Bei der Einstellung der gesamten Verzögerung D oder auch der Simulations-Verzögerung VD ist diese Totzeit TD zu berücksichtigten. Die virtuelle Verzögerung VD setzt sich beispielsweise zusammen aus der Totzeit TD und einer am Testsystem einstellbaren Verzögerung nachfolgend als Delay DL bezeichnet. Zur Einstellung des Delays DL ist eine Schaltungsvorrichtung implementiert, die sogenannte DelayLine. Die Totzeit kann kalibriert bzw. vermessen werden, beispielsweise durch die Einstellung DL=0 und der Vermessung der zeitlichen Differenz der Pulse POUT-PIN.
Um auch einen solchen Nahbereich zuverlässig und mit hoher Genauigkeit zu simulieren ist das Testsystem 4 nunmehr derart ausgebildet, dass das Ausgangssignal POUT insgesamt um die Verzögerungszeit D bezogen auf den Eingang des Messpulses PINn ausgegeben wird, wobei die Verzögerungszeit D derart bemessen ist, dass der Ausgangspuls POUT in einem nachfolgenden Messzyklus des Messtakt-Signals PIN, also nachfolgend zu einem weiteren Messpuls, insbesondere nachfolgend zu einem zweiten Messpuls PIN2 ausgegeben wird. Diese Situation ist in der 3a dargestellt. Bei dieser Darstellung handelt es sich noch um eine vereinfachte Darstellung, da eine erforderliche Signallaufzeit zwischen dem Messystem 2 und dem Testsystem 4 noch nicht berücksichtigt ist. In der vereinfachten Darstellung ist insbesondere angenommen, dass die Abgabe des Messpuls PIN am Messsystem 2 und dessen Eingang am Testsystem 4 quasi zeitgleich erfolgt. Die Simulations-Verzögerung wird vorliegend mit VD' gekennzeichnet.
Die Verzögerungszeit D ist dabei derart bemessen, dass der Ausgangspuls POUT um die Simulations-Verzögerung VD' versetzt zu dem weiteren Messpuls PIN2 erfolgt. Der Ausgangspuls POUT weist allgemein eine Pulsdauer PW auf. Bezogen auf das Bezugssystem des Messsystems 2 empfängt dieses also nach Abgabe des weiteren Messpulses PIN2 einen simulierten, reflektierten Ausgangspuls POUT, der um die Simulations- Verzögerung VD' verzögert empfangen wird und ermittelt aus dieser simulierten Laufzeit einen Abstand.
Insgesamt wird daher der Ausgangspuls POUT (exakt) um ein ganzzahliges Vielfaches der Zykluszeit des Messtaktes, im Folgenden kurz als Messtakt Tp bezeichnet, zuzüglich der Simulations-Verzögerung VD' verschoben. Für die Verzögerung D ergibt sich daher: $D = Tp + VD'$
In einem Zwischenschritt erfolgt innerhalb des Testsystems 4 dabei zunächst eine Feinverschiebung PFT des Pulses, wie sie speziell im Zusammenhang mit der 4 genauer erläutert wird. Diese Feinverschiebung PFT ist dabei insgesamt bevorzugt derart gewählt, dass der hierbei verschobene Puls um ein zeitliches Abstandsfenster X von dem weiteren Messpuls PIN2 beabstandet ist.
Die Feinverschiebung ergibt sich daher zu $PFT = Tp - X$
Für die Verzögerung D ergibt sich dann: $D = Tp + VD' = PFT + X + VD'$
Für die am Testsystem mit Hilfe der DelayLine einzustellende Verzögerung DL für die (weitere) Verschiebung des um PFT feinverschobenen Pulses ergibt sich somit unter Berücksichtigung der Totzeit: $DL + TD = D - PFT = X + VD'$
Die einstellbare Verzögerung der DelayLine DL ergibt sich damit zu: $DL = X + VD' - TD$
Bei der bisherigen Betrachtung in 3a blieb der reale Abstand a zwischen Testsystem 4 und Messsystem 2 noch außer Betracht und es wurde zunächst nur eine rechnerische Simulations-Verzögerung VD berücksichtigt.
Bei der Ermittlung einer tatsächlich von dem Testsystem 4 einzustellenden Simulations-Verzögerung nachfolgend mit VD" bezeichnet, ist jedoch grundsätzlich noch zu berücksichtigen, dass die Pulse PIN sowie POUT den realen Abstand a, genauer eine Strecke s in der Zeit TS zwischen den Empfängern 8 und Sendern 6, durchlaufen müssen. Es gilt zumindest näherungsweise: s = a = c * TS.
Dies ist in der 3b dargestellt, in der zusätzlich der zeitliche Ablauf der von dem Messsystem 2 abgegebenen Messpulse, hier als P(DUT) bezeichnet, mit dargestellt ist. Es ist gut zu erkennen, dass zwischen Abgabe P(DUT) und Empfang des Pulses PIN1 am Testsystem 4 eine Zeitdauer TS vergeht.
Weiterhin wird ein Fall betrachtet, bei dem der zu simulierende, virtuelle Abstand va kleiner ist als der Abstand a und damit vom Testsystem aus gesehen negativ, d.h. das virtuelle Objekt liegt zwischen Messsystem 2 und Testsystem 4. In diesem Fall muss daher bei der Bestimmung der Verzögerung D gemäß 3b die Simulations-Verzögerung VD" rechnerisch von Tp abgezogen werden und es ergibt sich: $D = Tp - VD'' = PFT + X - VD''$
Für die DelayLine, also für die am Testsystem zusätzlich zu der Feinverschiebung PFT einzustellende Verzögerung ergibt sich inklusive der Totzeit somit: $DL + TD = D - PFT = X - VD''$
Die einstellbare Verzögerung der DelayLine DL ergibt sich damit zu: $DL = X - VD'' - TD$
Wobei wg. va < a auch gilt: VD" < TS.
Durch die Verschiebung in einen (den) nachfolgenden Messzyklus des Messsystems 2 besteht der besondere Vorteil, dass der Ausgangspuls POUT quasi in beliebiger Nähe zum zweiten Messpuls PIN2 abgegeben werden kann und damit quasi beliebige Abstände vom Messsystem 2 aus zu einem Gegenstand simuliert werden können, insbesondere auch virtuelle Abstände va, die kleiner als der Abstand a sind und zwischen Messsystem 2 und Testsystem 4 liegen. Die Simulations-Verzögerung wird also derart gewählt, dass unter Berücksichtigung des realen Abstandes a beim Messystem 2 der Ausgangspuls POUT derart zeitnah nach dem zweiten ausgegebenen Messpuls P(DUT) beim Messsystem 2 eingeht (und damit vor dem Eingang des zweiten Messpuls PIN2 beim Testsystem 4 abgegeben wird), dass das Messystem 2 einen Abstand auswertet, welcher geringer ist als der physikalische Abstand a zum Testsystem.
In diesem Fall muss quasi der Ausgangspuls POUT vom Testsystem 2 abgegeben werden, bevor das Messystem 2 den zweiten Messpuls PIN2 abgibt. Es ist daher für die Gleichung D = Tp - VD" eine rechnerisch negative Simulations-Verzögerung VD" erforderlich wie oben gezeigt.
Die Feinverschiebung PFT erfolgt dabei in allen Fällen folgendermaßen, wie anhand der 4 erläutert wird:

Das Testsystem 4, speziell die Steuereinheit 16, die bevorzugt als ein FPGA ausgebildet ist, weist ein Systemtakt-Signal CLK auf bzw. wird mit einem solchen beaufschlagt. Dieses Systemtakt-Signal CLK weist eine Takt- oder Zykluszeit T auf, die nachfolgend auch kurz als Systemtakt T bezeichnet wird. Der Systemtakt T liegt dabei typischerweise im Bereich von beispielsweise 2,5 ns bis 50 ns und speziell bei 10 ns, was einer Taktung von 100 MHz entspricht. Typischerweise sind bei diesem Systemtakt die Pulsdauern des HI-Pegels und des LO-Pegels identisch.

Im Unterschied zu diesem Systemtakt T ist der Messtakt Tp, also die Zykluszeit des Messtakt-Signals PIN deutlich, um beispielsweise den Faktor 1000 größer. Die Taktrate liegt beispielsweise im Bereich zwischen 10 kHz und 100 kHz, beispielsweise bei 50 kHz, was einem Messtakt Tp von 20 µs entspricht. Bei dem Messtakt-Signal PIN sind der HI-Pegel und der LO-Pegel ungleich, speziell liegt der HI-pegel beispielsweise bei weniger als 1/5 oder 1/10 der Zykluszeit des Messtaktes Tp an und beträgt beispielsweise 100 ns.
Zurückkommend auf 4 ist anhand des Messpulses PINn dargestellt, dass dieser asynchron zum Systemtakt-Signal CLK eintrifft. Zwischen dem Messpuls PINn und dem ersten Puls des Systemtakt-Signals CLK, welcher dem Messpuls PINn nachfolgt, besteht eine Phasenverschiebung FT. Wie nachfolgend noch erläutert wird, wird diese Phasenverschiebung FT vom Testsystem 4 ermittelt und für die Berechnung der Verzögerungszeit D berücksichtigt.
Um eine definierte Verschiebung des Messpulses PINn zu ermöglichen, wird dieser zunächst in einem 1. Schritt mit dem Systemtakt-Signal CLK synchronisiert, d. h. zunächst um die Phasenverschiebung FT verschoben, sodass also der Messpuls PINn synchron zum Systemtakt-Signal CLK ist.
Anschließend wird der Puls um ein ganzzahliges Vielfaches des Systemtaktes T (n*T) verschoben, sodass in Summe sich zunächst das gepunktete, verschobene Pulssignal ergibt, welches zu diesem Zeitpunkt noch synchron mit dem Systemtakt-Signal CLK ist.
Anschließend wird dieser Puls korrespondierend um die Phasenverschiebung FT, und zwar um die inverse Phasenverschiebung T-FT verschoben. Das derart verschobene Pulssignal ist das um die Feinverschiebung PFT verschobene Signal. Dieses Pulssignal weist dabei bezüglich des Systemtakt-Signals CLK den gleichen Phasenversatz auf wie der Messpuls PINn.
Die Verschiebung im 2. Schritt um ein ganzzahliges Vielfaches des Systemtaktes n*T ist dabei derart, d. h. n wird entsprechend gewählt, dass sich die dargestellte Feinverschiebung PFT als PFT = Tp -X ergibt. Das Abstandsfenster X wird dabei allgemein derart gewählt und beispielsweise durch eine entsprechende Programmierung der Steuereinheit 16 (z.B. FPGA) eingestellt, dass es beispielsweise im Bereich zwischen 1-2 µs liegt, insbesondere bei der zuvor genannten Zykluszeit des Messtaktes Tp von etwa 20 µs. Damit ist ein ausreichender Abstand des verschobenen Pulses zu dem weiteren, 2. Messpuls PIN2 gegeben.
Dieser feinverschobene Puls PFT wird schließlich um das Abstandsfenster X zuzüglich der (rechnerischen, ohne Berücksichtigung des realen Abstandes A) Simulations-Verzögerung VD verschoben (3).
In einer alternativen Ausbildung besteht auch die Möglichkeit, dass die gesamte Feinverschiebung PFT exakt einem Messtakt Tp entspricht und lediglich in der letzten Verschiebungsstufe oder Verzögerungsstufe nur noch die Simulations-Verzögerung VD erfolgen muss.
Insgesamt entspricht die Feinverschiebung PFT einer Verschiebung um ein ganzzahliges Vielfaches des Systemtaktes T. Die gesamte Feinverschiebung stellt sich als Summe von mehreren einzelnen Verschiebungen wie folgt dar: $PFT = FT + n * T + T - FT = (n + 1) * T .$
Mittels dieser Verschiebung PFT erfolgt daher - in Verbindung mit einer Verschiebung um das Abstandsfenster X - eine hochgenaue Verschiebung des eingehenden Messpulses PIN um exakt ein oder auch mehrere Messzyklen des Messtaktes Tp. Hervorzuheben ist, dass diese Verschiebung PFT alleine durch den Systemtakt bestimmt ist.
Durch diese Maßnahme mit der Berücksichtigung der Phasenverschiebung FT sind Fehler infolge einer Asynchronität zwischen Messpuls PIN und Systemtakt-Signal CLK vermieden oder reduziert. Durch die Verschiebung in einen nachfolgenden Messzyklus des Messtakt-Signals PIN ist gewährleistet, dass auch bei kurzen Signallaufzeiten und damit kurzen zu simulierenden Abständen keine Fehler infolge einer erforderlichen Signalverarbeitungszeit (Totzeit) auftreten.
Für den Schritt zur Bestimmung der Phasenverschiebung FT und gleichzeitig auch für die Synchronisierung des Messpulses PINn mit dem Systemtakt-Signal CLK weist die Steuereinheit 16 (vergleiche hierzu insbesondere 5) einen Mess- und Synchronisierungsblock auf, der nachfolgend kurz als Messblock 18 bezeichnet ist. Bei diesem handelt sich um eine Schaltungsanordnung von mehreren Bausteinen. Dieser Messblock 18 weist dabei grundsätzlich eine Vielzahl von einzelnen Delay-Bausteinen D1, D2 ... Dn auf. Jeder dieser Delay-Bausteine Dn weist eine Verzögerung d zwischen dem Anlegen eines Eingangssignals und der Abgabe eines Ausgangssignals an. Dies bedeutet, dass zwischen einem eingehenden Signal und einem Schalten des jeweiligen Delay-Bausteins Dn (Umschalten des Ausganspegels) eine definierte Verzögerung d verstreicht. Bei den einzelnen Delay-Bausteinen Dn handelt es sich beispielsweise um Inverter oder auch um eine Multiplexer-Anordnung, wie sie grundsätzlich bekannt sind.
Die Schaltzeiten dieser Bausteine und damit die Verzögerung d liegt beispielsweise im Bereich von 100 ps. Diese Schaltanordnung mit den Delay-Bausteine Dn wird mit dem Messpuls PINn beaufschlagt. Gemäß der 5 sind die einzelnen Delay-Bausteine Dn in Serie hintereinander geschaltet. Nach jedem Baustein Dn wird dessen Schaltzustand abgegriffen und ausgewertet. Die zeitliche Abfolge ist in der 6 dargestellt. Zu erkennen ist zunächst das Systemtakt-Signal CLK und der hierzu um die Phasenverschiebung FT verschobene Messpuls PINn. Sobald dieser anliegt, schaltet nach der Verzögerung d der erste Delay-Baustein D1 und gibt ein High-Level Ausgangssignal ab, welches als Schalten gewertet wird. Dieses Ausgangssignal liegt verzögert um die Verzögerung d nachfolgend am zweiten Baustein D2 usw. an. Beim nächsten Takt des Systemtakt-Signals CLK werden die Schaltzustände der einzelnen Bausteine Dn ausgelesen und anhand der Anzahl der geschalteten Bausteine Dn wird bei bekannter Verzögerung d mit vergleichsweise hoher Genauigkeit die Phasenverschiebung FT ermittelt.
Gleichzeitig wird dieser Messblock 18 auch zu einer Synchronisierung und damit Verschiebung des Messpulses PINn herangezogen, wie dies in der 5 im unteren Bildbereich dargestellt ist. Eine derartige Synchronisierung eines Pulses mit einem vorgegebenen Takt ist grundsätzlich bekannt. Die Synchronisierung des Pulses erfolgt parallel zur Bestimmung der Phasenverschiebung FT. Der synchronisierte Puls SYNC wir schließlich von dem Messblock 18 abgegeben.
Die gesamte Verzögerungszeit D und die einzelnen Schritte zu deren Bestimmung werden nachfolgend anhand der Darstellung der 7 erläutert:

Der eingehende Messpuls PIN wird zunächst am Messblock 18 eingespeist. In diesem erfolgt wie eben beschrieben die Bestimmung der Phasenverschiebung FT sowie die Synchronisation mit dem Systemtakt-Signal CLK. Dieses synchronisierte Signal SYNC wird in einem ersten Verarbeitungsblock 20 weiter verarbeitet. Und zwar wird insbesondere das Signal um ein Vielfaches des Systemtaktes T mithilfe einer ersten Verzögerungsschaltung um n*T verschoben. Dieses verschobene Signal wird einem zweiten Verarbeitungsblock 22 zugeführt, in dem eine weitere Verschiebung um die inverse Phasenverschiebung T-FT mit Hilfe einer zweiten Verzögerungsschaltung erfolgt, so dass sich insgesamt der feinverschobene Puls PFT ergibt. Die Phasenverschiebung FT wird mit Hilfe eines Transponders 27 zu T-FT gewandelt und dem zweiten Verarbeitungsblock 22 weitergeleitet. Mit Hilfe des Transponders 27 erfolgt daher eine Art Komplement-Bildung zur Phasenverschiebung FT. Die Erzeugung dieses feinverschobenen Pulses PFT erfolgt insgesamt innerhalb der Steuereinheit 16 in einem Kompensationsblock 24.

In einem nachfolgenden dritten Verarbeitungsblock 25 mit einer dritten Verzögerungsschaltung erfolgt schließlich die weitere Verschiebung um das Abstandsfenster X zuzüglich der Simulations-Verzögerung, bevor dann der Ausgangspuls POUT ausgegeben wird.
Eine Blockbilddarstellung der Steuereinheit 16 ist in vereinfachter Darstellung in der 8 dargestellt. Diese ist bevorzugt als eine integrierte Schaltung und insbesondere als ein FPGA ausgebildet oder weist zumindest eine solche integrierte Schaltung auf. Die Steuereinheit 16 weist vorzugsweise mehrere Signalverarbeitungseinheiten 17 auf, die jeweils einen Kanal bilden. Beispielsweise sind 4 oder auch mehr derartiger Signalverarbeitungseinheiten 17 implementiert. Die Steuereinheit 16 und damit zumindest eine (und vorzugsweise genau eine) ausgewählte Signalverarbeitungseinheit 17 wird eingangsseitig mit dem Messpuls-Signal PIN beaufschlagt wird und gibt ausgangsseitig den Ausgangspuls POUT aus. Die Signale PIN und POUT werden vorzugsweise individuell pro Kanal ausgelegt und separat konfiguriert. Innerhalb der Signalverarbeitungseinheit 17 ist der zuvor beschriebene Kompensationsblock 24 dargestellt, welcher den feinverschobenen Puls PFT ausgibt. Weiterhin ist der dritte Verzögerungsblock 25 dargestellt, welcher eingangsseitig - je nach Betriebsmodus - entweder mit dem feinverschobenen Signal PFT oder mit dem Messpuls PIN direkt beaufschlagt wird. Schließlich wird ausgangsseitig der Ausgangspuls POUT ausgegeben.
Die Steuereinheit 16 weist weiterhin eine Kommunikationsschnittstelle 26 auf, über die die Signalverarbeitungseinheiten17 eingestellt und konfiguriert werden können.
Bei dieser handelt es sich um eine an sich bekannte Schnittstelle, beispielsweise um eine sogenannte SPI-Schnittstelle (Serial Peripheral Interface, SPI-Bus). Diese weist typischerweise mehrere Anschlusspins auf (3 Eingänge: SCLK, CSN, MOSI, 1 Ausgang: MISO), über die eine Eingabe und Ausgabe erfolgt. Speziell werden hierdurch mehrere Register adressiert, um Einstellungen vorzunehmen. Diese Register 28, 30 ,32, 34, 38, 40, 42 werden nachfolgend allgemein als „Anschluss“ bezeichnet und sind mehrfach ausgelegt, um die Signalverarbeitungseinheiten 17 individuell zu konfigurieren.
So ist beispielsweise über einen (Programmier-) Anschluss 28 einstellbar, um wie viel das Signal im ersten Verzögerungsblock 20 verschoben werden soll, es wird also insbesondere der Faktor n für die ganzzahliges Verschiebung um das Taktsignal T eingestellt.
Grundsätzlich besteht auch die Möglichkeit, neben der Verschiebung auch die Pulsweite des Messpulses zu verändern, d.h. die Pulsweite PW (vgl. 3) des Ausgangspulses POUT und auf einen gewünschten Wert, beispielsweise auf ein ganzzahliges Vielfaches der Zykluszeit T des Systemtaktes einzustellen (m*T).
Insbesondere werden hierbei Sicherheitsanforderungen speziell im Hinblick auf die Personensicherheit berücksichtigt. So ist beispielsweise bei Lasersystemen eine maximale Lichtintensität (Laser Safety), zu beachten. Durch die Einstellung einer kurzen Pulsweite kann diese reduziert werden.
Weiterhin ist ein Auswahlanschluss 30 vorgesehen, über den zwischen zwei Betriebsmodi, nämlich einem Normalbetrieb und einem Kompensationsbetrieb umgeschaltet werden kann. Im Normalbetrieb wird der Messpuls PIN direkt dem dritten Verarbeitungsblock 25 zugeführt, wohingegen im Kompensationsbetrieb der Messpuls PINn über den Kompensationsblock 24 geleitet und das fein verschobene Signal PFT dem dritten Verarbeitungsblock 25 zugeführt wird.
Der Verarbeitungsblock 32 überwacht das Eingangssignal PIN (Watchdog). Erfolgt keine Pulsflanke in einer vorgegebenen Zeit (z.B. 2 * Tp), so wird dies an einem Kontrollanschluss 34 ausgegeben.
Von besonderer Bedeutung ist weiterhin eine Kalibriereinheit 36, die mit einem Kalibrieranschluss 38 verbunden ist.
Weiterhin ist ein Konfigurationsanschluss 40 vorgesehen, über den die Verzögerung des dritten Verarbeitungsblocks 25 konfigurierbar ist. Speziell werden über diesen Konfigurationsanschluss der virtuelle Abstand und damit die Simulations-Verzögerung VD vorgegeben.
Schließlich weist die Kommunikationsschnittstelle 26 noch einen Schaltanschluss 42 auf, mit dem die Steuereinheit 16, zumindest ein jeweiliger Kanal, aktivierbar ist, sodass also die Ausgabe des jeweiligen Ausgangspulses POUT aktiviert oder deaktiviert werden kann.
Ergänzend ist noch eine Debug-Schnittstelle als Registeranschluss 44 vorgesehen um unabhängig von der Kommunikationsschnittstelle (SPI) Einstellungen und Messungen vornehmen zu können.
Über den Konfigurationsanschluss 40 ist eine feste Simulations-Verzögerung VD für eine jeweilige Signalverarbeitungseinheit 17 einstellbar. Die jeweilige Signalverarbeitungseinheit 17 definiert insofern einen Kanal mit vorgegebener Simulations- Verzögerung VD. Vorzugsweise sind mehrere derartige Kanäle und damit Signalverarbeitungseinheiten 17 innerhalb der Steuereinheit 16 vorgesehen, beispielsweise 4 oder auch mehr, sodass unterschiedliche Simulations-Verzögerungen VD eingestellt werden können, wobei jeder Kanal einen separaten Anschluss PIN und POUT haben kann. Die Aktivierung eines jeweiligen Kanals (einer jeweiligen Signalverarbeitungseinheit 17) erfolgt dann über den Schaltanschluss 42.
Bei den einzelnen Verzögerungsschaltungen der Verarbeitungseinheiten 20, 22, 25 handelt es sich um an sich bekannte Schaltungsanordnungen, mit denen die Pulse um eine vorgegebene, einstellbare Verzögerungszeit verzögert werden können. Diese Verzögerungsschaltungen sind beispielsweise ähnlich wie der Messblock 18 aufgebaut und weisen mehrere in Serie geschaltete Delay-Bausteine Dn auf. Die Verzögerungszeit wird dadurch eingestellt, dass eine bestimmte Anzahl dieser Delay-Bausteine Dn zur Auswahl der Gesamt Verzögerungszeit herangezogen werden.
Über die Kalibriereinheit 36 erfolgt die Ermittlung und Überprüfung der Verzögerung d der einzelnen Delay-Bausteine Dn der jeweiligen Signalverarbeitungseinheit 17. Hierzu ist bevorzugt ein (einziger) in der Steuereinheit 16 integrierter Ringoszillator aufgebaut, welcher die Kalibriereinheit 36 bildet oder mit ausbildet. Für diesen Ringoszillator sind mehrere Delay-Bausteine Dn zu einem Ring verschaltet. Es wird die Eigenfrequenz des hierdurch gebildeten Ringoszillators ausgemessen. Anhand dieser Eigenfrequenz (Resonanzfrequenz des gebildeten Ringoszillators) lässt sich in einfacher Weise auf die mittlere Verzögerung d der verwendeten Delay-Bausteine Dn rückschließen. So führt die Eigenfrequenz zunächst zu einer Gesamtverzögerung, welche dividiert durch die Anzahl der eingesetzten Bausteinen Dn schließlich eine gemittelte individuelle Verzögerung d der eingesetzten Bausteinen Dn ergibt. Bei den Bausteinen Dn im Messblock 18 sowie in der Kalibriereinheit 36 handelt sich um baugleiche Bausteine Dn. Hierunter wird insbesondere verstanden, dass diese zumindest aus einer gleichen Produktionscharge stammen. Anhand der ermittelten (gemittelten) Verzögerung d wird auf die Verzögerung d der im Messblock 18 verwendeten Bausteine Dn zurückgeschlossen. Alternativ könnten grundsätzlich auch die im Messblock 18 verwendeten Bausteine Dn direkt als Bauteile des Ringoszillators verwendet werden. Dies wäre jedoch mit Nachteilen bei der Genauigkeit der Bestimmung der Frequenz des Ringoszillators und damit der Bestimmung der Verzögerung der Delay-Bausteine Dn verbunden. Speziell ist vorgesehen, dass die Anzahl der für den Ringoszillator verwendeten Bausteine größer (z.B. um Faktor von zumindest 10 oder zumindest 100 bis zu Faktor 1000) ist als die Anzahl der für den Messblock 18 verwendeten Delay-Bausteine Dn.
Der so ermittelte Wert für die Verzögerung d wird beispielsweise über den Programmier- Anschluss 28 dem Messblock 18 bekannt gegeben, um eine genaue Bestimmung der Phasenverschiebung FT zu ermöglichen.
In der 8 ist lediglich eine einzige Signalverarbeitungseinheit 17 dargestellt. Bevorzugt sind mehrere Signalverarbeitungseinheiten 17, in der Steuereinheit 16 enthalten, wobei jede Signalverarbeitungseinheit 17 wie erwähnt quasi einen eigenen Kanal aufweist und für die unterschiedlichen Kanäle unterschiedliche Simulations-Verzögerungen VD für die jeweiligen Anschlüsse PIN und POUT eingestellt sind.
Bevorzugt ist die gesamte Steuereinheit 16 auf einem IC, insbesondere einem FPGA untergebracht.
Die Erfindung ist nicht auf das vorstehend beschriebene Ausführungsbeispiel beschränkt. Vielmehr können auch andere Varianten der Erfindung von dem Fachmann hieraus abgeleitet werden, ohne den Gegenstand der Erfindung zu verlassen. Insbesondere sind ferner alle im Zusammenhang mit dem Ausführungsbeispiel beschriebenen Einzelmerkmale auch auf andere Weise miteinander kombinierbar, ohne den Gegenstand der Erfindung zu verlassen.
Bezugszeichenliste

2: Messsystem
4: Testsystem
6: Sender
8: Empfänger
10: Verarbeitungseinheit
12: Gegenstand
16: Steuereinheit
17: Signalverarbeitungseinheit
18: Messblock
20: erster Verarbeitungsblock
22: zweiter Verarbeitungsblock
24: Kompensationsblock
25: dritter Verarbeitungsblock
26: Kommunikationsschnittstelle
27: Transponder
28: (Programmier-) Anschluss
30: Auswahlanschluss
32: Überwachungseinheit
34: Kontrollanschluss
36: Kalibriereinheit
38: Kalibrieranschluss
40: Konfigurationsanschluss
42: Schaltanschluss
44: Registeranschluss
Tp: Zykluszeit Messtakt, Messtakt
T: Zykluszeit Systemtakt, Systemtakt
TD: Totzeit
PW: Pulsweite
PIN: Messtakt-Signal
PIN1, 2: Messpuls
POUT: Ausgangspuls
D: Verzögerungszeit
DL: Delay
va: virtueller Abstand
VD: Simulations-Verzögerung (virtual Delay), rechnerisch
VD': einzustellende Simulations-Verzögerung (unter Berücksichtigung von TD)
VD'': einzustellende Simulations-Verzögerung (unter Berücksichtigung von TS)
a: Abstand Messsystem-Testsystem
s: Strecke für die Pulse zwischen Messsystem - Testsystem (s=a)
TS: Pulslaufzeit für Strecke s=a
CLK: Systemtakt-Signal
FT: Phasenverschiebung (zum nachfolgenden Puls des Systemtaktes)
PFT: Pulsfeinverschiebung
X: Abstandsfenster (zeitliche Verzögerung)
d: Verzögerung Delay-Baustein
SYNC: synchronisiertes Signal

Claims

Verfahren zum Testen eines Messsystems, insbesondere ein Messsystem zur Abstandsmessung speziell bei Automobilen, bei dem das Messsystem einen Messtakt aufweist und periodisch mit dem Messtakt getaktet jeweils einen Messpuls aussendet, wobei der Messpuls von einem Testsystem erfasst wird, welches einen Ausgangspuls erzeugt und diesen an das Messystem übermittelt, wobei - der Ausgangspuls bezogen auf den Messpuls um eine Verzögerungszeit verzögert abgegeben wird, die sich zusammensetzt aus einem Vielfachen des Messtaktes zuzüglich einer Simulations-Verzögerung, die zu einer simulierten, vorgegebenen Laufzeit des Messpulses korreliert.
Verfahren nach Anspruch 1, bei dem das Testsystem einen Systemtakt mit einem Taktsignal aufweist und eine Phasenverschiebung des Messpulses in Relation zu dem Taktsignal ermittelt wird, wobei die Phasenverschiebung bei der Bestimmung der Verzögerungszeit berücksichtigt wird.
Verfahren nach dem vorhergehenden Anspruch, bei dem zur Ermittlung der Phasenverschiebung der Messpuls an einen Messblock mit einer Vielzahl von einzelnen Delay-Bausteinen angelegt wird, welche jeweils nach einer Verzögerung schalten, wobei die Anzahl der Delay-Bausteine ermittelt wird, die zwischen Messpuls und Taktsignal geschaltet haben.
Verfahren nach dem vorhergehenden Anspruch, bei dem ein jeweiliger Delay-Baustein eine Verzögerungszeit im Bereich von 1/10 bis 1/100 oder bis 1 / 1000 des Systemtaktes aufweist.
Verfahren nach einem der Ansprüche, 2 bis 4, bei dem folgende Schritte durchgeführt werden a) Ermitteln der Phasenverschiebung gemäß einem der Ansprüche 2 bis 4, b) Synchronisieren des Messpulses mit dem Systemtakt c) Verschieben des Messpulses um ein ganzzahliges Vielfaches des Systemtaktes d) weiteres Verschieben des Messpulses entsprechend der ermittelten Phasenverschiebung.
Verfahren nach dem vorhergehenden Anspruch, bei dem in den Schritten c) und / oder d) eine Verschiebung um den Messtakt abzüglich eines Abstandsfensters erfolgt.
Verfahren nach einem der beiden vorhergehenden Ansprüche, bei dem zusätzlich die Verschiebung um die Simulations-Verzögerung erfolgt - und im Falle einer vorhergehenden Einstellung eines Abstandsfensters eine Verschiebung zuzüglich um das Abstandsfenster erfolgt - wobei anschließend der Ausgangspuls ausgegeben wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Testsystem einen Systemtakt mit einem Taktsignal aufweist und der Ausgangspuls bezogen auf den Messpuls um ein ganzzahliges Vielfaches des Systemtaktes verschoben wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem für die Berechnung der Verzögerungszeit zusätzlich eine Signallaufzeit zwischen dem Messsystem und dem Testsystem berücksichtigt wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Testsystem physikalisch um einen Abstand von dem Messsystem beabstandet ist und die Simulations-Verzögerung derart gewählt ist, dass die simulierte Laufzeit einem Abstand entspricht, welcher kleiner dem physikalischen Abstand zwischen dem Messsystem und dem Testsystem ist.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Testsystem zwischen einem Normalbetrieb und einem Kompensationsbetrieb umschaltbar ist, wobei lediglich im Kompensationsbetrieb die Verzögerungszeit nach einem der vorhergehenden Ansprüche ermittelt wird und im Normalbetrieb lediglich die Simulations-Verzögerung eingestellt wird.
Verfahren nach einem der vorhergehenden Ansprüche und nach Anspruch 3, bei dem eine Verzögerungszeit der Delay-Bausteine individuell für das verwendete Testsystem ermittelt und für die Ermittlung der Phasenverschiebung und/ oder der Kompensation und der Einstellung der Simulations-Verzögerung berücksichtigt wird.
Verfahren nach dem vorhergehenden Anspruch, bei dem das Testsystem einen Ringoszillator mit Delay-Bausteinen aufweist und anhand einer Eigenfrequenz des Ringoszillators die Verzögerung der Delay-Bausteine berechnet wird.
Verfahren nach einem der beiden vorhergehenden Ansprüche, bei dem es sich bei den Delay -Bausteinen um die Delay-Bausteine handelt, welche für die Ermittlung der Phasenverschiebung herangezogen werden oder um zusätzliche, baugleiche Delay-Bausteine.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem es sich bei dem realen Messystem um ein LIDAR-System handelt und sowohl der Messpuls als auch der Ausgangspuls optische Signale sind.
Testsystem für ein Verfahren nach einem der vorhergehenden Ansprüche, mit - einem Empfänger zum Empfang eines Messpulses mit einem bekannten Messtakt eines Messsystems, - mit einem Sender zur Ausgabe eines Ausgangspulses - mit einer Steuereinheit, welche zwischen dem Empfang des Messpulses und dem Senden des Ausgangspulses eine Verzögerungszeit bestimmt derart, dass der Ausgangspuls bezogen auf den Messpuls um eine Verzögerungszeit verzögert abgegeben wird, die sich zusammensetzt aus einem Vielfachen des Messtaktes zuzüglich einer Simulations-Verzögerung, die zu einer simulierten, vorgegebenen Laufzeit des Messpulses korreliert, wobei weiterhin die Steuereinheit bevorzugt durch einen IC, insbesondere durch ein FPGA gebildet ist.