DE102021132537B3 - Strommessschaltung - Google Patents

Abstract

In dieser Patentanmeldung wird eine Schaltung zur Strommessung beschrieben. Gemäß einem Ausführungsbeispiel weist die Schaltung einen Lasttransistor und eine mit dem Lasttransistor gekoppelte Strommessschaltung auf. Der Lasttransistor hat einen Hauptstrompfad, der zwischen einen ersten Versorgungsknoten und einen Output-Pin zum Anschließen einer Last geschaltet ist. Die Strommessschaltung weist einen mit dem Lasttransistor gekoppelten Sense-Transistor auf. Die Strommessschaltung ist dazu ausgebildet, einen Messstrom zu liefern, der einen durch den Lasttransistor fließenden Laststrom repräsentiert. Die Schaltung weist weiter einen Analog-Digital-Wandler mit Stromeingang auf sowie einen Digital-Analog-Wandler auf. Der Analog-Digital-Wandler ist dazu ausgebildet, ein Digitalsignal auszugeben, das einen Eingangsstrom des Analog-Digital-Wandlers repräsentiert Der Digital-Analog-Wandler ist dazu ausgebildet, einen Ausgangsstrom auszugeben, der von dem Digitalsignal abhängt. Eine Steuerschaltung ist dazu ausgebildet, mittels Schaltern in einem ersten Modus den Messstrom an einem Sense-Pin auszugeben und in einem zweiten Modus den Messstrom als Eingangsstrom dem Analog-Digital-Wandler zuzuleiten und den Ausgangsstrom des Digital-Analog-Wandlers an dem Sense-Pin auszugeben.

Description

• TECHNISCHES GEBIET
• Diese Beschreibung betrifft eine Strommessschaltung, insbesondere eine sogenannte Sense-Transistor-Schaltung, die auch für die Messung sehr kleiner Ströme geeignet ist.
• HINTERGRUND
• Ein häufig im Zusammenhang mit Leistungstransistoren eingesetztes Konzept zur Strommessung besteht in der Verwendung eines sogenannten Sense-Transistors. Ein Leistungstransistor (beispielsweise ein DMOS Transistor) besteht üblicherweise aus einer Vielzahl parallel geschalteter Transistorzellen (Transistorzellenfeld). Einige wenige Transistorzellen des Zellenfeldes bilden jedoch einen separaten Transistor (den Sense-Transistor). Dieser Sense-Transistor wird im selben Arbeitspunkt betrieben wie der Leistungstransistor, weist jedoch eine deutlich geringere aktive Fläche auf als der Leistungstransistor. Die durch Leistungstransistor und Sense-Transistor fließenden Ströme sind in einer solchen Anordnung ungefähr proportional, wobei der Proportionalitätsfaktor K (zumindest theoretisch) dem Verhältnis der aktiven Flächen der beiden Transistoren entspricht. Das heißt, die aktive Fläche des Sense-Transistors ist um den Faktor K kleiner als die aktive Fläche des Leistungstransistors. Ein Beispiel für dieses Strommesskonzept (Kombination von Last- und Sense-Transistor) ist in der Publikation DE 10 2012 209 499 A1 dargelegt. Ein weiteres Beispiel zeigt die Publikation DE 11 2018 005 096 T5 . Die Publikation DE 10 2020 131 640 A1 zeigt eine weitere Anwendung des Sense-Transistor-Konzepts.
• Der Proportionalitätsfaktor K kann in praktischen Anwendungen Werte größer als 10000 annehmen. Bei K=10000 würde ein Laststrom durch den Leistungstransistor von 10A einen Messstrom von 1 mA zur Folge haben. In vielen Anwendungen weisen jedoch die elektrischen Lasten, die vom Leistungstransistor geschalten werden, einen Energiesparmodus auf (Low Power Mode, Power Down Mode, Idle Mode, etc.), in dem die Stromaufnahme sehr gering ist. Wenn beispielsweise der durch den Leistungstransistor fließende Strom nur mehr 1 mA beträgt, dann würde bei K = 1 0000 der Messstrom nur mehr rund 100 nA betragen.
• Es hat sich gezeigt, dass der Proportionalitätsfaktor K nicht konstant ist, sondern bei sehr kleinen Strömen von seinem nominellen Wert abweicht, was entsprechende Messfehler nach sich zieht. Eine Ursache für diesen Effekt liegt in dem sehr kleinen Spannungsabfall über dem Leistungstransistor. Aus diesem Grund kann eine Steuerung vorgesehen sein, die bei niedriger Drain-Source-Spannung am Leistungstransistor, dessen Gate-Spannung reduziert, um den Einschaltwiderstand zu erhöhen, was dafür sorgt, dass eine genauere Strommessung mit dem Sense-Transistor möglich ist.
• Bei einem abrupten Anstieg des Laststroms ist jedoch die Steuerung nicht in der Lage, die Gate-Spannung wieder schnell genug zu erhöhen, weshalb es an der Last aufgrund des erhöhten Einschaltwiderstandes zu transienten Spannungseinbrüchen kommen kann.
• Die Erfinder haben es sich zur Aufgabe gemacht, eine verbesserte Strommessschaltung zu entwickeln, die bei sehr kleinen Strömen die oben geschilderten Probleme vermeidet oder zumindest mildert.
• ZUSAMMENFASSUNG
• Die genannte Aufgabe wird durch die Schaltung gemäß Anspruch 1 gelöst. Verschiedene Ausführungsbeispiel und Weiterentwicklungen sind Gegenstand der abhängigen Ansprüche.
• Im Folgenden wird eine Schaltung zur Strommessung beschrieben. Gemäß einem Ausführungsbeispiel weist die Schaltung einen Lasttransistor und eine mit dem Lasttransistor gekoppelte Strommessschaltung auf. Der Lasttransistor hat einen Hauptstrompfad, der zwischen einen ersten Versorgungsknoten und einen Output-Pin zum Anschließen einer Last geschaltet ist. Die Strommessschaltung weist einen mit dem Lasttransistor gekoppelten Sense-Transistor auf. Die Strommessschaltung ist dazu ausgebildet, einen Messstrom zu liefern, der einen durch den Lasttransistor fließenden Laststrom repräsentiert. Die Schaltung weist weiter einen Analog-Digital-Wandler mit Stromeingang auf sowie einen Digital-Analog-Wandler auf. Der Analog-Digital-Wandler ist dazu ausgebildet, ein Digitalsignal auszugeben, das einen Eingangsstrom des Analog-Digital-Wandlers repräsentiert Der Digital-Analog-Wandler ist dazu ausgebildet, einen Ausgangsstrom auszugeben, der von dem Digitalsignal abhängt. Eine Steuerschaltung ist dazu ausgebildet, mittels Schaltern in einem ersten Modus den Messstrom an einem Sense-Pin auszugeben und in einem zweiten Modus den Messstrom als Eingangsstrom dem Analog-Digital-Wandler zuzuleiten und den Ausgangsstrom des Digital-Analog-Wandlers an dem Sense-Pin auszugeben.
• Des Weiteren wird ein korrespondierendes Verfahren zur Strommessung beschrieben. Gemäß einem Ausführungsbeispiel umfasst das Verfahren das Bereitstellen eines Messstrom mittels einer Strommessschaltung, die einen mit einem Lasttransistor gekoppelten Sense-Transistor aufweist, sowie das Ausgeben des Messstroms an einem Sense-Pin in einem ersten Modus einer integrierten Schaltung, die den Lasttransistor und den Sense-Transistor enthält. Das Verfahren umfasst weiter das Erzeugen eines Digitalwerts, der den Messstrom repräsentiert in einem zweiten Modus der integrierten Schaltung sowie das Erzeugen eines Ausgangsstroms abhängig von dem Digitalwert. Dieser Ausgangsstrom wird in dem zweiten Modus der integrierten Schaltung an dem Sense-Pin ausgegeben.
• Figurenliste
• Nachfolgend werden Ausführungsbeispiele anhand von Abbildungen näher erläutert. Die Darstellungen sind nicht zwangsläufig maßstabsgetreu und die Ausführungsbeispiele sind nicht nur auf die dargestellten Aspekte beschränkt. Vielmehr wird Wert darauf gelegt, die den Ausführungsbeispielen zugrunde liegenden Prinzipien darzustellen. Zu den Abbildungen:
• 1 illustriert ein Beispiel einer Strommessschaltung, die zur Strommessung einen Sense-Transistor verwendet.
• 2 illustriert eine Strommessschaltung mit einem Sense-Transistor gemäß einem Ausführungsbeispiel, das für kleine Ströme besser geeignet ist als die Schaltung aus 1.
• 3 illustriert eine Modifikation der Schaltung aus 2.
• 4 illustriert eine exemplarische Implementierung des Analog-Digital-Wandlers und des Digital-Analog-Wandlers in den Beispielen aus 3 und 4.
• 5 ist ein Flussdiagramm zur Illustration eines Beispiels eines Verfahrens zur Strommessung, welches mit der Schaltung aus 2 und 3 durchgeführt werden kann.
• DETAILLIERTE BESCHREIBUNG
• 1 zeigt eine exemplarische Implementierung einer Strommessschaltung mit einem Sense-Transistor. In dem dargestellten Beispiel wird eine elektrische Last R_LOAD mit Hilfe eines Leistungstransistors T_L geschalten. Der durch den Leistungstransistors T_L und folglich auch durch die Last R_LOAD fließende Strom ist mit i_L bezeichnet. Der Leistungstransistor T_L ist als High-Side-Schalter ausgebildet. Das heißt, der Hauptstrompfad des Leistungstransistors T_L (Drain-Source-Strompfad im Falle eines MOS-Transistors) ist zwischen einen Versorgungsanschluss VS und einen Ausgang (Output-Pin OUT) geschaltet, an dem die Last R_LOAD angeschlossen werden kann.
• Mit dem Lasttransistor T_L ist eine Strommessschaltung gekoppelt, die einen mit dem Lasttransistor T_L gekoppelten Sense-Transistor Ts aufweist. Die Strommessschaltung ist dazu ausgebildet, einen Messstrom i₀ zu liefern, der den durch den Lasttransistor T_L fließenden Laststrom iL repräsentiert. Wie eingangs erwähnt, ist der Messstrom i₀ ungefähr proportional zu dem Laststrom iL, d.h. i₀ = i_L/K (Proportionalitätsfaktor K). Für einen Strommessung müssen die Transistoren Ts und T_L eine ähnliche Charakteristik aufweisen und (ungefähr) im selben Arbeitspunkt betrieben werden. Daher sind die Gate-Elektroden und die Drain-Elektroden der beiden Transistoren T_L und T_S miteinander verbunden. Zudem sind die Drain-Elektroden der Transistoren T_L und T_S mit dem Versorgungsanschluss VS verbunden, an dem im Betrieb eine Versorgungsspannung Vs anliegt. Damit beide Transistoren T_L und T_S im selben Arbeitspunkt betrieben werden, müssen auch die Drain-Source-Spannungen an beiden Transistoren T_L und Ts gleich sein. Dies wird mit Hilfe des Operationsverstärkers OA und dem weiteren Transistor T₀ erreicht, die zusammen dafür sorgen, dass die Source-Spannung am Sense-Transistor Ts auf den gleichen Wert geregelt wird wie die Source-Spannung am Last-Transistor T_L. Dies ist jedoch lediglich ein Beispiel. Der Operationsverstärker ist nicht unbedingt nötig. Es sind auch andere Konzepte bekannt, die (ungefähre) Proportionalität zwischen Messstrom i₀ und Laststrom i_L zu gewährleisten. Die Konkrete Implementierung wird von den Anforderungen der Anwendung abhängen.
• Der Sense-Transistor Ts und der weitere Transistor T₀ sind in Serie geschaltet, d.h. ihre Drain-Source-Strompfade sind in Serie geschaltet und durch beide Transistoren T_S und T₀ fließt derselbe Messstrom i₀. In dem dargestellten Beispiel ist der Transistor T₀ ein p-Kanal-Transistor, wohingegen die Transistoren Ts und T_L n-Kanal-Transistoren sind. Das Gate des Transistors T₀ wird von dem Ausgangssignal des Operationsverstärkers OA angesteuert, wobei die Eingänge des Operationsverstärkers OA mit den Source-Elektroden der Transistoren Ts und T_L verbunden sind.
• Der Operationsverstärker OA weist eine Feedback-Schleife mit dem Transistor T₀ auf. Der invertierende Eingang des Operationsverstärkers OA ist mit der Source-Elektrode des Sense-Transistors Ts verbunden, und der nicht-invertierende Eingang des Operationsverstärkers OA ist mit der Source-Elektrode des Leistungstransistors T_L verbunden. Wenn die Source-Spannung am Sense-Transistor Ts kleiner ist als die Source-Spannung am Leistungstransistors T_L, dann steigt die Spannung am Ausgang des Operationsverstärkers OA und damit die Gate-Spannung am Transistor T₀, was dazu führt, dass der Einschaltwiderstand des Transistors T₀ steigt. Die Feedback-Schleife des Operationsverstärkers OA ist stabil und folglich wird der Operationsverstärkers OA den Transistor T₀ genau so ansteuern, dass die Spannungen an den Source-Elektroden der Transistoren T_L und Ts im Wesentlichen gleich sind.
• In dem dargestellten Beispiel wird der Messstrom i₀ an einem Sense-Pin IS ausgegeben. Der ausgegebene Strom ist in 1 mit i_S bezeichnet (i_S=i₀ in dem Beispiel aus 1). Mit dem Sense-Pin IS kann ein Messwiderstand Rs verbunden sein. Üblicherweise ist der Messwiderstand Rs zwischen den Sense-Pin IS und eine Referenzspannung (z.B. Massepotential, 0 V) geschaltet. Die resultierende Spannung Vis am Sense-Pin IS ist dann gleich dem Produkt aus Messstrom i_S und Widerstand Rs (V_IS = R_S·i_S = i_L·R_S/K). In dem dargestellten Beispiel kann die Ausgabe des Stroms i_S am Sense-Pin IS mit Hilfe des elektronischen Schalters S₁ aktiviert und deaktiviert werden. Die Steuerlogik 10 kann den Schalter S₁ ein- und ausschalten, beispielsweise nach Maßgabe eines an einem Diagnose-Pin DEN empfangenen Signals. In anderen Implementierungen kann die Steuerlogik 10 über andere Kommunikationsverbindungen mit anderen Komponenten kommunizieren, beispielsweise über einen seriellen Bus.
• Untersuchungen haben ergeben, dass bei kleiner werdenden Drain-Source-Spannungen an den Transistoren T_L, T_S (die bei kleinem Laststrom auftreten) der Proportionalitätsfaktor K zunehmend von seinem nominellen Wert abweicht, was Messfehler verursacht. Ein bekannter Ansatz, die Situation zu verbessern, besteht darin, die Drain-Source-Spannung am Leistungstransistor T_L nach unten zu begrenzen, und die Gate-Spannung so einzustellen, dass die Drain-Source-Spannung einen Mindestwert nicht unterschreitet. Ein solches Konzept ist als Gate-Back-Regulation (siehe 1, Funktionsblock GBR) bekannt.
• Eine Gate-Back-Regulation führt dazu, dass bei sehr niedrigen Lastströmen (und folglich niedriger Drain-Source-Spannung am Transistor T_L) die Gate-Spannung reduziert wird, um den Einschaltwiderstand R_ON des Transistors zu erhöhen. Letzteres hat aber zur Folge, dass bei abrupt ansteigendem Laststrom (z.B. wenn die Last einen Standby-Modus verlässt) die Spannung an der Last einbrechen kann. Ein solches Unterspannungsereignis kann in der Last zu einer unerwünschten Abschaltung oder anderen Fehlern führen.
• Das Beispiel aus 2 kann als Verbesserung der Schaltung aus 1 betrachtet werden, da auch die Gate-Back-Regulation verzichtet wird und die damit verbundenen Probleme nicht auftreten können. Bei sehr kleinen Laststromwerten kann die Strommessung mit Hilfe des Analog-Digital-Wandlers iADC und des Digital-Analog-Wandlers DAC erfolgen. Diese werden von der Steuerlogik mittels Schalter S₁ und S₂ zwischen den Transistor T₀ und den Sense-Pin IS geschaltet. Die übrigen Komponenten (Transistoren T_L, T_S„ Operationsverstärker OA, Transistor T₀) sind gleich wie in 1 und es wird auf zugehörige Beschreibung weiter oben verwiesen.
• In dem dargestellten Beispiel kann die Steuerlogik die Schaltung in drei verschiedenen Modi betreiben, die beispielsweise basierend auf einem an einem Diagnose-Pin DEN empfangenen Diagnosesignal ausgewählt werden können. Die Steuerlogik ist dazu ausgebildet, mit Hilfe der Schalter S1 und S2 die Strommessschaltung so zu konfigurieren, dass in einem ersten Modus der Messstrom i₀ an dem Sense-Pin IS ausgegeben wird. In diesem Modus ist der Schalter S₁ geschlossen (ein) und der Schalter S₂ geöffnet (aus). In diesem Modus arbeitet die Schaltung im Wesentlichen wie die Schaltung aus 1.
• Die Strommessschaltung kann weiter so konfiguriert werden, dass in einem zweiten Modus, der Messstrom i₀ zum Stromeingang des Analog-Digital-Wandlers iADC umgeleitet wird. In diesem Fall entspricht der Eingangsstrom i₁ des Analog-Digital-Wandlers iADC dem Strom i₀. Der Analog-Digital-Wandlers iADC erzeugt einen Digitalwert, der den Messstrom i₀ repräsentiert. Dieser Digitalwert wird dem Digital-Analog-Wandler DAC zugeführt, der basierend auf dem Digitalwert wieder einen analogen Ausgangsstrom i₂ erzeugt, der den Digitalwert repräsentiert. Dieser Ausgangsstrom i₂ wird an dem Sense-Pin IS ausgegeben (anstatt des Stroms i₀). Zu diesem Zweck sind der Schalter S₁ geschlossen und der Schalter S₂ geöffnet. In einem dritten Modus sind beide Schalter offen und die Stromausgabe am Sense-Pin IS ist blockiert, d.h. es wird kein Strom ausgegeben.
• Der zweite Modus ist insbesondere für die Messung sehr kleiner Lastströme i_L geeignet. Eventuelle Abweichungen zwischen dem tatsächlichen Proportionalitätsfaktor K=i_L/i₀ und dem idealen/nominellen Faktor können durch Anpassung/Fine-Tuning des Referenzstroms i_REF (steuerbare Stromquelle Q_REF), der von dem Analog-Digital-Wandler iADC verwendet wird, kalibriert werden. Der Ausgangsstrombereich des DAC (Ausgangsstrom i₂) kann deutlich größer sein als der Eingangsstrombereich des Analog-Digital-Wandlers iADC (Eingangsstrom i₁). Das heißt, zusammen weisen der Analog-Digital-Wandler iADC und der Digital-Analog-Wandler DAC eine Verstärkung i₂/i₁ auf, die signifikant größer als eins sein kann (z.B. i₂/i₁=100).
• In manchen Ausführungsbeispielen kann mit Hilfe der Steuerlogik noch ein vierter Betriebsmodus implementiert sein, in dem an dem Sense-Pin IS ein definierter konstanter Strom ausgegeben wird. Zu diesem Zweck kann die Steuerlogik z.B. die Schalter S₁ und S₂ öffnen. Damit ist der Eingangsstrom i₁ des Analog-Digital-Wandlers iADC null. Gleichzeitig wird dem DAC jedoch ein digitales Eingangssignal zugeführt (das z.B. von der Steuerlogik erzeugt werden kann), die den gewünschten konstanten Strom i₂ zur Folge hat, der an dem Pin IS ausgegeben wird. Der konstante Strom kann einem Anwender helfen, einen eventuell vorhandenen Fehler (aufgrund von Toleranzen) des Widerstandswertes Rs zu ermitteln.
• Der Betriebsmodus kann von der Steuerlogik basierend auf einem Diagnosesignal ausgewählt werden, welches an dem Diagnose-Pin DEN oder - in manchen Ausführungsbeispielen - über eine beliebige andere Kommunikationsverbindung von einer externen Steuerung empfangen werden kann. Geeignete Kommunikationsverbindungen können z.B. serielle Datenleitungen sein, wie sie z.B. von einem SPI-Bus zur Verfügung gestellt werden können (SPI = Serial Peripheral Interface). Im dargestellten Beispiel wird der dritte Betriebsmodus ausgewählt, wenn das Diagnose-Signal am Pin DEN einen Low-Pegel aufweist. In diesem Fall ist der am Pin IS ausgegebene Strom null (is=0). Der erste Betriebsmodus wird ausgewählt, wenn das Diagnose-Signal am Pin DEN einen konstanten High-Pegel aufweist. In diesem Fall ist der am Pin IS ausgegebene Strom gleich dem Messstrom i₀ (i_S=i₀). Der zweite Betriebsmodus (Low Current Mode) wird ausgewählt, wenn das Diagnose-Signal am Pin DEN mit einer ersten bestimmten ersten Frequenz f₀ zwischen Low-Pegel und High-Pegel wechselt. In diesem Fall ist der am Pin IS ausgegebene Strom gleich dem Ausgangsstrom i₂ des DAC (i_S=i₂) und dieser repräsentiert den Messstrom i₁=i₀. Der vierte Betriebsmodus kann ausgewählt werden, wenn das Diagnose-Signal am Pin DEN mit einer ersten bestimmten zweiten Frequenz f₁ zwischen Low-Pegel und High-Pegel wechselt.
• 3 illustriert eine Modifikation der Schaltung aus 2. Der wesentliche Unterschied zu dem vorherigen Beispiel besteht darin, dass im zweiten Modus (Low Current Mode) zusätzlich der Proportionalitätsfaktor K zwischen Laststrom i_L und Messstrom i₀ verändert wird. Wie bereits erwähnt ist der Proportionalitätsfaktor K - zumindest theoretisch - gleich dem Verhältnis i_L/i₀ sowie gleich dem Verhältnis A_TL/A_TS, wobei A_TL die aktive Fläche des Leistungstransistors T_L bezeichnet und A_TS die aktive Fläche des Sense-Transistors Ts bezeichnet. Das Verhältnis A_TL/A_TS der aktiven Flächen ist gleich dem Verhältnis N_TL/N_TS der Transistorzellen, die den Leistungstransistors T_L (N_TL Zellen) und den Sense-Transistors Ts (N_TS Zellen) bilden (sofern alle Zellen dieselbe Größe aufweisen, was in der Regel der Fall ist).
• In dem in 3 dargestellten Beispiel kann die Steuerlogik die aktive Fläche des Sense-Transistors erhöhen, indem z.B. zuvor nicht verwendete Transistorzellen dem Sense-Transistor Ts hinzugefügt werden. Dieses Konzept wird in 3 durch den zusätzlichen Sense-Transistor Ts' symbolisiert, der bei geschlossenem Schalter S₃ (S₃ an) dem Sense-Transistor Ts parallel geschaltet ist und bei geöffnetem Schalter S₃ (S₃ aus) inaktiv ist. Die Transistoren Ts und Ts' können demnach als ein einziger Sense-Transistor verstanden werden, dessen Zellenanzahl von N_TS auf N_TS+N_TS' erhöht werden kann. Folglich ändert sich durch Zuschalten der zusätzlichen Transistorzellen der Proportionalitätsfaktor von N_TL/N_TS auf N_TL/(N_TS+N_TS'). Beispielsweise kann für N_TL=10000, N_TS=1 und N_TS'=9 der Proportionalitätsfaktor von K= 10000 auf K= 1000 reduziert werden. Bei gleichbleibendem Laststrom i_L wird in diesem Beispiel durch die größere Anzahl N_TS+N_TS' von Transistorzellen im Sense-Transistor der Messstrom i₀ um den Faktor zehn größer.
• In dem in 3 dargestellten Beispiel werden die Schalter S₃ und S₂ gleichzeitig geschaltet. Das heißt, der Schalter S₃ ist im zweiten Modus (Low Current Mode) an, wodurch die aktive Fläche des Sense-Transistors Ts+Ts' vergrößert wird, und in den anderen Modi aus. In anderen Ausführungsbeispielen kann auch ein weiterer Modus implementiert werden, in dem die Schalter S₁ und S₃ an sind und der Schalter S₂ aus ist. In diesem Fall wird der Messstrom i₀ am Pin IS ausgegeben, wobei der Proportionalitätsfaktor durch den vergrößerten Sense-Transistor entsprechend kleiner ist. Im Übrigen ist das Beispiel aus 3 gleich wie das Beispiel aus 2 und es wird auf die zugehörige Beschreibung weiter oben verwiesen.
• 4 zeigt exemplarisch mögliche Implementierungen des Analog-Digital-Wandlers iADC sowie des Digital-Analog-Wandlers DAC. In dem dargestellten Beispiel ist der Analog-Digital-Wandler iADC ein 2-Bit-Parallelumsetzer (flash converter, direct-conversion converter) mit Stromeingang (Eingangsstrom i₁, vgl. 2). In anderen Ausführungsbeispielen kann auch ein Analog-Digital-Wandler mit einer höheren Auflösung (z.B. 8 oder 12 Bits) verwendet werden. Zudem können auch andere Analog-Digital-Wandlungsprinzipien (z.B. sukzessive Approximation,, Dual-Slope-Verfahren, etc.) eingesetzt werden.
• Gemäß 4 umfasst der Analog-Digital-Wandlers iADC einen ersten Stromspiegel CM1 und einen zweiten Stromspiegel CM2 sowie die steuerbare Referenzstromquelle Q_REF, welche den Referenzstrom i_REF bereitstellt. Dieser Referenzstrom i_REF ist dem Eingangszweig (Transistor T_R) des Stromspiegels CM1 zugeführt und dieser Referenzstrom i_REF wird mit unterschiedlicher Skalierung (mirror ratio) auf die vier Ausgangszweige (Transistoren T₁-T₄) des Stromspiegels CM1 „gespiegelt“ (2^b Ausgangszweige für b Bits Auflösung). Die skalierten Referenzströme in den vier Ausgangszweigen des Stromspiegels CM₁ können beispielsweise 5µA, 14µA, 23µ Aund 36µA sein. Die Zahlenwerte sind natürlich lediglich als Beispiel zu verstehen und können je nach Anwendung auch anders dimensioniert werden. Diese skalierten Referenzströme sind in dem hier diskutierten Beispiel eine linear ansteigende Folge von Strömen, um eine lineare Charakteristik des Analog-Digital-Wandlers zu erhalten.
• Der zweite Stromspiegel CM2 ist dazu ausgebildet, den Eingangsstrom i₁ von dem Eingangszweig (Transistor T₁₀) in die vier Ausgangszweige (Transistoren T₁₁-T₁₄) zu spiegeln. Im Stromspiegel CM2 ist in dem hier diskutierten Beispiel die Skalierung (mirror ratio) für jeden Ausgangszweig gleich. Die Transistoren des ersten Stromspiegels CM1 sind High-Side-Transistoren (z.B. p-Kanal-MOSFETs) und die Transistoren des zweiten Stromspiegels CM2 sind Low-Side-Transistoren (z.B. n-Kanal-MOSFETs). Die Ausgangszweige des ersten Stromspiegels CM1 sind mit den korrespondierenden Ausgangszweigen des zweiten Stromspiegels verbunden und an den gemeinsamen Schaltungsknoten ist jeweils der Eingang eines Komparators angeschlossen. Die Komparatoren zeigen an, ob die Spannung an den gemeinsamen Schaltungsknoten der beiden Stromspiegel hoch oder niedrig ist. Die oben erwähnte Folge von Referenzströmen (z.B. 5µA, 14µA, 23µA und 36µA) kann als Folge von Schwellenwerten gesehen werden. Im Wesentlichen bilden die beiden Stromspiegel CM1 und CM2 zusammen vier Stromkomparatoren, wobei die Schwellenwerte durch Fine-Tuning des Referenzstroms i_REF angepasst werden können.
• Die 2^b binären Ausgangssignale D0, D1, D2, D3 der Komparatoren repräsentieren den Eingangsstrom i₁ und könnten theoretisch in einen b-Bit-Digitalwert konvertiert werden, was allerdings nicht notwendig ist. Die Ausgangssignale D0-D3 sind jeweils „1“ (High-Pegel) wenn der in den jeweiligen Ausgangszweig des Stromspiegels CM2 gespiegelte Eingangsstrom i₁ größer ist, als der zugehörige Schwellenwert (z.B. 5µA, 14µA, 23µA und 36µA), der durch den Referenzstrom i_REF vorgegeben ist, und andernfalls „0“ (im vorliegenden Beispiel haben die Komparatoren eine invertierende Charakteristik).
• Der Digital-Analog-Wandler DAC weist ebenfalls zwei Stromspiegel auf, nämlich den dritten Stromspiegel CM3 und den vierten Stromspiegel CM4. Eine weitere Stromquelle Qc erzeugt einen konstanten Strom ic (z.B. ic=10µA), der dem Eingangszeig (Transistor T₂₀) des Stromspiegels CM3 zugeführt und in die vier Ausgangszweige (Transistor T₂₁-T₂₄) gespiegelt wird (jeweils mit einer Skalierung (mirror ratio) von eins). Die Ausgangszweige des Stromspiegels CM3 können mit Hilfe des Schalter S₂₁ bis S₂₄ abhängig vom Logikpegel der Signals D0-D3 aktiviert und unterbrochen (deaktiviert) werden. Die Ströme ic aller aktiven Ausgangszweige addieren sich im Schaltungsknoten S zum Strom i₂'. In dem zuvor erwähnten Beispiel (ic=10µA) kann der Strom i₂' die Werte 0µA, 10µA, 20µA, 30µA und 40µA annehmen.
• Der Strom i₂ wird mit Hilfe des Stromspiegels CM4 (Transistoren T₃₀ und T₃₁) noch um einen Faktor G verstärkt (mirror ratio G im Stromspiegel CM4). In dem hier dargestellten Faktor ist der Faktor G z.B. 100. Der Ausgangsstrom i₂=G·i₂' des Stromspiegels CM4 ist auch der Ausgangsstrom des DAC.
• 5 enthält ein Flussdiagramm, welches ein Beispiel eines Verfahrens zur Strommessung illustriert, welches mit Hilfe der oben beschriebenen Schaltung durchgeführt werden kann. Gemäß 5 umfasst das Verfahren das Bereitstellen eines Messstrom (siehe 5, Schritt M1) mittels einer Strommessschaltung, die einen mit einem Lasttransistor gekoppelten Sense-Transistor aufweist (vgl. z.B. 2 und 3, Strom i₀, Sense-Transistor T_S). Das Verfahren umfasst das Ausgeben des Messstroms an einem Sense-Pin in einem ersten Modus einer integrierten Schaltung (siehe 5, Schritt M2), die den Lasttransistor und den Sense-Transistor enthält, sowie das Erzeugen eines Digitalwerts, der den Messstrom repräsentiert in einem zweiten Modus der integrierten Schaltung. Dieser Modus kann ist insbesondere für die Messung kleiner Ströme geeignet. Das Verfahren umfasst schließlich das Erzeugen eines Ausgangsstroms (vgl. 2 und 3, Strom i₂) abhängig von dem Digitalwert und Ausgeben des Ausgangsstroms an dem Sense-Pin in dem zweiten Modus der integrierten Schaltung.
• Gemäß einem Ausführungsbeispiel kann an einem Diagnose-Pin (siehe z.B. 2, Pin DEN) ein Diagnose-Signals empfangen werden. Die Betriebsmodi können abhängig von dem Diagnose-Signal ausgewählt werden. Beispielsweise kann die integrierte Schaltung nach Maßgabe eines Pegels oder einer Modulationsfrequenz (oder eines anderen Modulationsparameters) des Diagnose-Signals in den in den ersten oder den zweiten (je nach Implementierung auch in den dritten oder vierten) Modus wechseln.
• Um die Strommessung im zweiten Betriebsmodus zu kalibrieren, kann sowohl der Laststroms i_L des Lasttransistors beispielsweise in einem End-of-Line-Test gemessen werden als auch der im zweiten Modus ausgegebenen Ausgangsstrom i₂ gemessen werden. Der Ausgangsstrom i₂ kann basierend auf dem gemessenen Laststrom angepasst werden. Dieses Anpassen des Ausgangsstroms i₂ kann dadurch erfolgen, dass der Referenzstrom i_REF des Analog-Digital-Wandlers iADC, der den Digitalwert erzeugt, kalibriert wird (siehe 3 und 4, Stromquelle Q_REF).

Claims (12)

1. Eine Schaltung, die aufweist: einen Lasttransistor (T_L) mit einem Hauptstrompfad, der zwischen einen ersten Versorgungsknoten (VS) und einen Output-Pin (OUT) zum Anschließen einer Last (R_LOAD) geschaltet ist; eine mit dem Lasttransistor (T_L) gekoppelte Strommessschaltung (T_S, T₀, OA), die einen mit dem Lasttransistor (T_L) gekoppelten Sense-Transistor (Ts) aufweist, wobei die Strommessschaltung dazu ausgebildet ist, einen Messstrom (i₀) zu liefern, der einen durch den Lasttransistor (T_L) fließenden Laststrom (i_L) repräsentiert; einen Analog-Digital-Wandler (iADC) mit Stromeingang, der dazu ausgebildet ist ein Digitalsignal auszugeben, das einen Eingangsstrom (i₁) des Analog-Digital-Wandlers (iADC) repräsentiert; einen Digital-Analog-Wandler (DAC), der dazu ausgebildet ist, einen Ausgangsstrom (i₂) auszugeben, der von dem Digitalsignal abhängt; und eine Steuerschaltung, die dazu ausgebildet ist, mittels Schaltern (S₁, S₂) in einem ersten Modus den Messstrom (i₀) an einem Sense-Pin (IS) auszugeben und in einem zweiten Modus den Messstrom (i₀) als Eingangsstrom dem Analog-Digital-Wandler (iADC) zuzuleiten und den Ausgangsstrom (i₂) des Digital-Analog-Wandlers (DAC) an dem Sense-Pin (IS) auszugeben.
2. Die Schaltung gemäß Anspruch 1, die weiter aufweist: eine Stromquelle (Q_REF), die dazu ausgebildet ist, einen Referenzstrom (I_REF) für den Analog-Digital-Wandler (iADC) bereit zu stellen.
3. Die Schaltung gemäß Anspruch 1 oder 2, wobei die Steuerschaltung dazu ausgebildet ist, abhängig von einem an einem Diagnose-Pin (DEN) empfangenen Diagnose-Signal den ersten oder den zweiten Modus auszuwählen.
4. Die Schaltung gemäß Anspruch 1 oder 2, wobei die Steuerschaltung dazu ausgebildet ist, den ersten oder den zweiten Modus abhängig von einem Diagnose-Signal auszuwählen, das über eine Kommunikationsverbindung von einem externen Controller empfangenen wird.
5. Die Schaltung gemäß einem der Ansprüche 1 bis 4, wobei die Steuerschaltung dazu ausgebildet ist, in einem dritten Modus, die Ausgabe eines Stroms am Sense-Pin (IS) zu blockieren.
6. Die Schaltung gemäß einem der Ansprüche 1 bis 5, wobei die Steuerschaltung dazu ausgebildet ist, in einem vierten Modus, einen definierten, vom Laststrom (i_L) unabhängigen und konstanten Strom am Sense-Pin (IS) auszugeben.
7. Die Schaltung gemäß einem der Ansprüche 1 bis 6, wobei der Sense-Transistor (T_S) aus einer oder mehreren Transistorzellen aufgebaut ist und wobei die Steuerschaltung dazu ausgebildet ist, mittels Schaltern die Anzahl der Transsitorzellen des Sense-Transistors (T_S) zu verändern.
8. Die Schaltung gemäß Anspruch 7, wobei im zweiten Modus der Sense-Transistor (T_S) mehr aktive Transistorzellen aufweist als im ersten Modus.
9. Ein Verfahren, das aufweist: Bereitstellen eines Messstrom (i₀) mittels einer Strommessschaltung, die einen mit einem Lasttransistor (T_L) gekoppelten Sense-Transistor (T_S) aufweist, und Ausgeben des Messstroms an einem Sense-Pin (IS) in einem ersten Modus einer integrierten Schaltung, die den Lasttransistor (T_L) und den Sense-Transistor (T_S) enthält; Erzeugen eines Digitalwerts, der den Messstrom (i₀) repräsentiert in einem zweiten Modus der integrierten Schaltung; Erzeugen eines Ausgangsstroms (i₂) abhängig von dem Digitalwert und Ausgeben des Ausgangsstroms an dem Sense-Pin (IS) in dem zweiten Modus der integrierten Schaltung.
10. Das Verfahren gemäß Anspruch 9, das weiter aufweist: Empfangen eines Diagnose-Signals an einem Diagnose-Pin (DEN) und Wechseln in den ersten oder den zweiten Modus abhängig von dem Diagnose-Signal.
11. Das Verfahren gemäß Anspruch 9 oder 10, das weiter aufweist: Messen eines Laststroms (i_L) des Lasttransistors (T_L) in einem End-of-Line-Test; Messen des im zweiten Modus ausgegebenen Ausgangsstroms (i₂) und Anpassen des Ausgangsstroms (i₂) basierend auf dem gemessenen Laststrom (i_L).
12. Das Verfahren gemäß Anspruch 11, wobei das Anpassen des Ausgangsstroms (i₂) dadurch erfolgt, dass ein Referenzstrom (i_REF) eines Analog-Digital-Wandlers, der den Digitalwert erzeugt, kalibriert wird.

Images