DE102021109003B4

DE102021109003B4 - Verfahren zur Chiptrennung unterstützt von einem Rückseitengraben und einem Haftmittel darin und elektronischer Chip

Info

Publication number: DE102021109003B4
Application number: DE102021109003.2A
Authority: DE
Inventors: Gunther Mackh; Martin Brandl
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2021-04-12
Filing date: 2021-04-12
Publication date: 2022-12-08
Anticipated expiration: 2041-04-13
Also published as: DE102021109003A1; CN115206879A; US20220328355A1; US20250357214A1; US12424495B2

Abstract

Ein Verfahren zum Trennen eines elektronischen Chips (100) von einem Wafer (102), wobei das Verfahren ein Bilden von mindestens einem Graben (104) in einer Rückseite (106) des Wafers (102) um zumindest einen Teil des abzutrennenden elektronischen Chips (100), ein Bilden einer Rückseitenmetallisierung (108), welche zumindest einen Teil der Rückseite (106) und zumindest einen Teil des mindestens einen Grabens (104) bedeckt, ein Befestigen einer Haftschicht (110) eines Tapes (112) an zumindest einem Teil der Rückseitenmetallisierung (108), und ein Trennen des elektronischen Chips (100) mittels Entfernens von Material von einer Vorderseite (114) des Wafers (102) entlang eines Trennungspfads (116) aufweist, welcher einen Teil des mindestens einen Grabens (104) enthält, derartig, dass während des Trennens die Haftschicht (110) zumindest einen Teil des mindestens einen Grabens (104) über einer Höhe der Rückseitenmetallisierung (108) auf der Rückseite (106) füllt.

Description

Hintergrund der Erfindung
Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Trennen eines elektronischen Chips von einem Wafer und auf einen elektronischen Chip.
Beschreibung des Stands der Technik
Packages können als eingekapselte elektronische Chips mit elektrischen Verbindungen bezeichnet werden, welche sich aus der Einkapselung heraus erstrecken, und welche an eine elektronische Peripherie montiert werden, zum Beispiel auf eine gedruckte Leiterplatte. Vor dem Verpacken wird ein Halbleiter-Wafer zu einer Mehrzahl von elektronischen Chips vereinzelt. Nach dem Trennen des Wafers zu den vereinzelten elektronischen Chips können die elektronischen Chips des Wafers anschließend für eine Weiterverarbeitung aufgenommen werden.
Die Vereinzelung kann mittels Schneidens des Wafers von einer Vorderseite davon bewerkstelligt werden. Insbesondere bei der Anwesenheit einer Rückseitenmetallisierung kann das nachfolgende Aufnehmen (engl.: pickup) der vereinzelten elektronischen Chips eine ungünstig hohe Aufnahmekraft erfordern. Dies kann insbesondere sehr dünne elektronische Chips anfällig für eine Beschädigung machen und kann auf eine unerwünschte Weise die Aufnahmezeit verlängern, welche für das sequenzielle Aufnehmen der elektronischen Chips von einem zerteilten Wafer notwendig ist. Ferner ist die Aufnahmefähigkeit herkömmlich ein limitierender Faktor in Bezug auf eine minimale Dicke und/oder eine maximale Größe der zu handhabenden elektronischen Chips.
US 2012/0 313 224 A1 offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend einen elektronischen Chip mit einem Halbleiterkörper, welcher einen aktiven Bereich an einer Vorderseite und eine Metallisierung an einer Rückseite hat. Eine umlaufende Einbuchtung ist bei einer umlaufenden Ecke des Halbleiterkörpers gebildet. Ein Dotierstoff kann in dem Bereich der umlaufenden Einbuchtung des Halbleiterkörpers vorhanden sein. Die einzelnen elektronischen Chips werden mittels Entfernens von Material von der Vorderseite vereinzelt.
US 2015/0 249 133 A1 offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung, welche ein Halbleiterelement aufweist. Um einzelne Halbleiterelemente zu erhalten, ist ein Siliziumcarbid-Substrat mit Aussparungen bereitgestellt. Mittels einer Klinge wird das Siliziumcarbid-Substrat in den Bereichen der Aussparungen geschnitten.
US 2011/0 062 564 A1 offenbart Verfahren zum Trennen eines Halbleiter-Wafers zu einer Mehrzahl von einzelnen Plättchen. Die Verfahren umfassen ein Bilden einer Fotoresist-Maske auf einer Rückseite des Halbleiter-Wafers und ein Trennen mittels eines Nassätzprozesses, wobei geneigte Seitenwände der einzelnen Plättchen erzielt werden.
US 2017/0 148 697 A1 offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung. Ein Halbleiter-Wafer, welcher eine Mehrzahl von aktiven Bereichen aufweist, wird auf einem Zerteilungstapes platziert. Nachfolgend wird der Halbleiter-Wafer entlang Sägebahnen zerteilt, um eine Mehrzahl von Halbleitervorrichtungen zu erzeugen.
Zusammenfassung der Erfindung
Es mag ein Bedarf bestehen, elektronische Chips eines Wafers mit hinreichend kleinen Aufnahmekräften zu handhaben.
Gemäß einer beispielhaften Ausführungsform ist ein Verfahren zum Trennen eines elektronischen Chips von einem Wafer bereitgestellt, wobei das Verfahren ein Bilden von mindestens einem Graben in einer Rückseite des Wafers um zumindest einen Teil des abzutrennenden elektronischen Chips, ein Bilden einer Rückseitenmetallisierung, welche zumindest einen Teil der Rückseite und zumindest einen Teil des mindestens einen Grabens bedeckt, ein Befestigen einer Haftschicht eines Tapes an zumindest einem Teil der Rückseitenmetallisierung, und ein Trennen des elektronischen Chips mittels Entfernens von Material von einer Vorderseite des Wafers entlang eines Trennungspfads aufweist, welcher einen Teil des mindestens einen Grabens enthält, derartig, dass während des Trennens die Haftschicht zumindest einen Teil des mindestens einen Grabens über einer Höhe der Rückseitenmetallisierung auf der Rückseite füllt.
Gemäß einer anderen beispielhaften Ausführungsform ist ein elektronischer Chip bereitgestellt, welcher einen Halbleiterkörper, einen aktiven Bereich bei einer Vorderseite des Halbleiterkörpers, eine Rückseitenmetallisierung bei einer Rückseite des Halbleiterkörpers, eine umlaufende Einbuchtung bei einer umlaufenden Ecke des Halbleiterkörpers zwischen der Rückseite und Seitenwänden des Halbleiterkörpers, und ein Dotierstoff selektiv in einem Bereich des Halbleiterkörpers neben der umlaufenden Einbuchtung aufweist, wobei eine Dotierstoffkonzentration entlang zumindest eines Teils eines Umfangs der Einbuchtung bei der Rückseite des Halbleiterkörpers größer ist als in einem zentralen Abschnitt bei der Rückseite des Halbleiterkörpers.
Gemäß einer beispielhaften Ausführungsform können elektronische Chips von einem Wafer auf eine Weise getrennt werden, dass geringe Aufnahmekräfte, welche einer Vereinzelung folgen, erreicht werden können. Dies kann mittels Bildens eines Grabens in dem Wafer von seiner Rückseite vor der Vereinzelung bewerkstelligt werden, welche wiederum nach dem Bilden einer Rückseitenmetallisierung ausgeführt werden kann. Bevorzugt, jedoch nicht notwendigerweise, kann die Grabenbildung mittels selektiven Dotierens späterer Grabenbereiche des Wafers, gefolgt von einem Ätzen der dotierten Bereiche mit einer höheren Ätzrate im Vergleich mit einer Ätzrate von nicht dotierten Bereichen bewerkstelligt werden. Noch vor der Vereinzelung kann eine Haftschicht eines temporären oder Zerteilungstapes (engl.: dicing tape) an der mit dem Graben versehenen Rückseitenmetallisierung des mit dem Graben versehenen Wafers befestigt werden. Mit diesem Ansatz kann die nachfolgende Vereinzelung von der gegenüberliegenden Vorderseite, zum Beispiel unter Verwendung einer Zerteilungsklinge oder mittels Laserabtragung, aufgrund der vorangehenden Grabenbildung zu einer nach oben gebogenen Konfiguration von Rändern der strukturierten Rückseitenmetallisierung der erhaltenen elektronischen Chips führen. Dies kann die Bildung von nach unten hervorstehenden Graten (insbesondere beim Vereinzeln unter Verwendung einer Zerteilungsklinge) oder einer Umformung (engl.: recast) (insbesondere beim Vereinzeln mittels Laserabtragung) in der Nähe eines Trennungspfads (zum Beispiel einer Schneidlinie) unterdrücken, und kann einen unerwünschten, die Aufnahmekraft erhöhenden Kriecheffekt (engl.: crawling effect) zwischen den Graten oder der Umformung und dem Tape verhindern. Der genannte Kriecheffekt kann so stark sein, dass er die erforderliche Aufnahmekraft bestimmt, so dass der Kriecheffekt in Bezug auf das Herstellen zunehmend dünnerer elektronischer Chips ein limitierender Faktor sein kann. Auf vorteilhafte Weise kann die Haftschicht des Tapes zumindest einen Teil des Grabens füllen, bis zu einem Ausmaß, welches sich über eine Höhe der Rückseitenmetallisierung in dem Grabenbereich hinaus erstreckt. Bevorzugt ist zumindest ein Teil des Grabens über einer Basislinie- Höhe - welche als eine horizontale Höhe definiert sein kann, welche zu einer Schnittstelle zwischen der Rückseitenmetallisierung und dem Wafer außerhalb des Grabens (der Gräben) korrespondiert - während der Bildung des Trennungspfads mit einem Haftmittel der Haftschicht des Tapes gefüllt. Als Ergebnis unterstützt der Kleber die Rückseitenmetallisierung gegen Risse und Bruch. Folglich können defektfreie getrennte elektronische Chips von dem haftenden Tape mit einer hinreichend kleinen Aufnahmekraft für eine nachfolgende Verarbeitung aufgenommen werden, zum Beispiel in Bezug auf eine Bestückung. Anschaulich fördern das grabenbasierte Aufwärtsbiegen der Rückseitenmetallisierung benachbart zu dem Trennungspfad und die sichergestellte mechanische Integrität der Rückseitenmetallisierung und des Wafer-Materials in der Nähe des Trennungspfads ein leichtes Anheben von intakten einzelnen elektronischen Chips von der Haftschicht des Tapes. Beispielhafte Ausführungsformen können insbesondere sehr dünne elektronische Chips zuverlässig vor einer Beschädigung schützen und können die Aufnahmezeit des sequenziellen Aufnehmens der elektronischen Chips von einem zerteilten Wafer signifikant verkürzen. Mit der Herstellungsarchitektur gemäß beispielhaften Ausführungsformen kann die Aufnahmefähigkeit in Bezug auf eine minimale Dicke und/oder maximale Größe von zu handhabenden elektronischen Chips gesteigert werden.
Als ein Fingerabdruck der beschriebenen Herstellungsarchitektur, welche die Grabenbildung involviert, kann ein elektronischer Chip gemäß einer beispielhaften Ausführungsform eine umlaufende Einbuchtung an der Rückseite haben, welche sich entlang einer umfänglichen Ecke des elektronischen Chips erstreckt. Ferner können Dotierstoffrückstände in dem Halbleitermaterial benachbart zu der umlaufenden Einbuchtung vorliegen. Ein entsprechend konfigurierter elektronischer Chip kann mit einer kleinen Aufnahmekraft aufgenommen werden und ist vor einer unerwünschten Beschädigung während der Herstellung gut geschützt, selbst wenn er extrem dünn ist.
Beschreibung von weiteren beispielhaften Ausführungsformen
Im Folgenden sind weitere beispielhafte Ausführungsformen des Verfahrens und des elektronischen Chips erläutert.
Im Kontext der vorliegenden Anmeldung kann der Begriff „Wafer“ insbesondere ein Halbleitersubstrat bezeichnen, welches so verarbeitet wurde, dass es eine Mehrzahl von integrierten Schaltkreiselementen in einem aktiven Bereich des Wafers bildet, und welches zu einer Mehrzahl von einzelnen elektronischen Chips vereinzelt werden kann. Zum Beispiel kann ein Wafer eine Scheibenform haben und kann eine matrixartige Anordnung elektronischer Chips in Reihen und Spalten aufweisen. Es ist möglich, dass ein Wafer eine kreisförmige Geometrie oder eine mehreckige Geometrie (zum Beispiel eine rechteckige Geometrie oder eine dreieckige Geometrie) hat.
Im Kontext der vorliegenden Anmeldung kann der Begriff „elektronischer Chip“ insbesondere ein nacktes Plättchen bezeichnen, d.h. einen nicht verpackten (zum Beispiel nicht eingeformten) Chip aus einem verarbeiteten Halbleiter, zum Beispiel ein vereinzeltes Stück eines Halbleiter-Wafers. Allerdings kann ein Halbleiterchip auch ein bereits verpacktes (zum Beispiel eingeformtes oder laminiertes) Plättchen sein. Ein oder mehrere integrierte Schaltkreiselemente (zum Beispiel ein MEMS, eine Diode, ein Transistor, etc.) können in dem Halbleiterchip gebildet sein. Ein solcher Halbleiterchip kann mit einer Metallisierung auf einer Vorderseite (welche zu einem aktiven Bereich korrespondiert) und/oder auf einer Rückseite ausgestattet sein, insbesondere mit einer oder mehreren Kontaktflächen.
Im Kontext der vorliegenden Anmeldung kann der Begriff „Trennen“ insbesondere die Prozedur des Vereinzelns einer Mehrzahl von getrennten elektronischen Chips von einem integralen Wafer als Sektionen des früheren Wafers bezeichnen. Eine solche Trennung oder Vereinzelung kann insbesondere mittels Sägens oder mittels Laserschneidens bewerkstelligt werden.
Im Kontext der vorliegenden Anmeldung kann der Begriff „Graben“ insbesondere eine Einbuchtung, eine längliche Aussparung, oder eine Vertiefung bezeichnen, welche in einem Körper, insbesondere einem Halbleiterkörper, des Wafers gebildet ist. Zum Beispiel kann der Graben oder die Einbuchtung umfänglich geschlossen um oder entlang eines Umfangs eines elektronischen Chips sein, welcher von dem Wafer zu trennen ist. Zum Beispiel kann der Graben eine rechteckige Form in einer Umfangsrichtung haben. In einer Erstreckungsrichtung in den Halbleiterkörper des Wafers kann ein Querschnitt des Grabens bevorzugt eine konkave abgerundete Form haben.
Im Kontext der vorliegenden Anmeldung kann der Begriff „Vorderseite“ insbesondere eine Hauptoberfläche eines Wafers oder eines elektronischen Chips bezeichnen, in und/oder auf welcher mindestens ein integriertes Schaltkreiselement (zum Beispiel ein Transistor oder eine Diode) monolithisch integriert sein kann. Somit kann eine Vorderseite zu einer Hauptoberfläche des Wafers oder des elektronischen Chips mit einem aktiven Bereich korrespondieren.
Im Kontext der vorliegenden Anmeldung kann der Begriff „Rückseite“ insbesondere eine Hauptoberfläche eines Wafers oder eines elektronischen Chips bezeichnen, welche einer Vorderseite davon gegenüberliegt oder davon abgewandt ist. Zum Beispiel kann die Rückseite eines Wafers oder eines elektronischen Chips frei von monolithisch integrierten Schaltkreiselementen sein.
Im Kontext der vorliegenden Anmeldung kann der Begriff „Trennungspfad“ insbesondere eine Trajektorie bezeichnen, entlang welcher das Material des Wafers zum Abtrennen der einzelnen elektronischen Chips von der Wafer-Masse entfernt wird. Zum Beispiel kann ein Trennungspfad ein Schneidpfad sein, entlang welchem eine Schneidklinge oder ein Messer (oder alternativ ein Laserstrahl) sich bewegt und das Material des Wafers während der Chiptrennung entfernt.
Im Kontext der vorliegenden Anmeldung kann der Begriff „aktiver Bereich“ insbesondere einen Oberflächenbereich eines Halbleiterkörpers oder eines Wafers oder eines elektronischen Chips bezeichnen, in und/oder auf welchem Oberflächenbereich mindestens ein monolithisch integriertes Schaltkreiselement gebildet ist. Insbesondere kann ein solcher aktiver Bereich einen Oberflächenbereich eines Wafers oder eines elektronischen Chips bei einer Vorderseite davon bilden.
Im Kontext der vorliegenden Anmeldung kann der Begriff „umlaufende Einbuchtung bei einer umlaufenden Ecke“ insbesondere eine Vertiefung oder eine Einkerbung bezeichnen, welche sich in das Halbleitermaterial eines elektronischen Chips erstreckt, und sich entlang eines geschlossenen Umfangs erstreckt. Genauer kann sich die Einbuchtung in eine Ecke eines zum Beispiel im Wesentlichen quaderförmigen elektronischen Chips zwischen der unteren Hauptoberfläche und Seitenwänden erstrecken, um dadurch eine abgestufte Geometrie mit zwei äußeren Ecken und einer inneren Ecke dazwischen zu bilden. Jede der zuvor genannten Ecken kann durch einen scharfen Rand oder einen abgerundeten Rand definiert sein. Es ist auch möglich, dass die umlaufende Einbuchtung zumindest teilweise mit einem gebogenen Abschnitt einer Rückseitenmetallisierung ausgekleidet ist.
Im Kontext der vorliegenden Anmeldung kann der Begriff „Dotierstoff“ insbesondere eine Bahn eines Verunreinigungselements bezeichnen, welches in einen Halbleiterkörper eines Wafers oder eines elektronischen Chips eingebracht ist und welches die Eigenschaften des Halbleiterkörpers lokal ändert, und insbesondere seine Eigenschaften in Bezug auf die Ätzfähigkeit. Wenn sie in kristalline Substanzen (insbesondere einen Halbleiter, zum Beispiel Silizium oder Germanium) implantiert sind, werden die Dotierstoffatome in das Kristallgitter inkorporiert. Allerdings kann der Dotierstoff auch in eine nicht-kristalline oder poly-kristalline Substanz eingebracht werden. Wenn der Halbleiterkörper ein Gruppe IV Material (zum Beispiel Silizium) ist, können die Dotierstoffatome insbesondere aus einem Gruppe III Material (zum Beispiel Bor) oder einem Gruppe V Material (zum Beispiel Antimon) sein. Es ist auch möglich, dass die Dotierstoffatome sowohl ein Gruppe III Material als auch ein Gruppe V Material aufweisen. In noch einer anderen Ausführungsform können die Dotierstoffatome eine Gegen-Dotierung bilden (d. h. können ein inverser Dotierungstyp sein) im Vergleich mit dem Halbleitersubstrat.
Bei einer Ausführungsform weist das Verfahren ein Bilden von zwei beabstandeten Gräben in der Rückseite des Wafers um zumindest einen Teil des elektronischen Chips auf. Auf äußerst vorteilhafte Weise kann ein Teilabschnitt von jedem der zwei Gräben einen Teil des Trennungspfads bilden. Genauer kann die Trennung der elektronischen Chips von der Wafer-Masse mittels Schneidens durch das Halbleitermaterial zwischen den Gräben und teilweise einschließlich der Gräben bewerkstelligt werden. Als Ergebnis kann eine geneigte oder abgestufte Geometrie des Wafers und/oder der Rückseitenmetallisierung direkt benachbart zu einem Trennungspfad erhalten werden, was eine leichte Aufnahme der getrennten elektronischen Chips mit geringer Kraft fördern kann.
Insbesondere wenn ein Trennungspfad zum Trennen eines elektronischen Chips Teile von zwei Gräben enthält, können die Gräben zwischen verschiedenen elektronischen Chips geteilt werden, welche von dem Wafer zu trennen sind. Zum Beispiel können die elektronischen Chips in einer matrixartigen Weise in Reihen und Spalten in dem scheibenförmigen Wafer angeordnet sein. Das Vereinzeln von mehreren elektronischen Komponenten kann dann ein Schneiden entlang der Reihen und Spalten mittels Entfernens von Basismaterial zwischen den Gräben und korrespondierend zu einem Teil der Gräben aufweisen. Zum Beispiel können verschiedene Gräben gerade entlang der Reihen und der Spalten des Wafers zum Trennen der elektronischen Chips dazwischen angeordnet sein.
Bei einer Ausführungsform weist das Verfahren ein Bilden der zwei beabstandeten Gräben parallel zueinander und/oder um einen gemeinsamen Mittelpunkt auf. Zum Beispiel können die zwei Gräben beide umfänglich geschlossen sein, wobei der kleinere Graben sich innerhalb der Grenzen des größeren Grabens erstreckt. In anderen Worten kann der kleinere Graben ein geschlossener Ringgraben sein, welcher sich vollständig in einem anderen geschlossenen Ringgraben erstreckt, welcher den größeren Graben darstellt. Dies kann es einer Schneidklinge oder einem Laserstrahl ermöglichen, entlang eines Trennungspfads zu schneiden, welcher sich durch den gesamten Wafer erstreckt und sich entlang eines Raums zwischen den zwei Gräben erstreckt.
Bei einer Ausführungsform weist das Verfahren ein Trennen des elektronischen Chips entlang des Trennungspfads auf, welcher einen Bereich zwischen den zwei beabstandeten Gräben enthält. Mittels Entfernens des Materials zwischen den beabstandeten Gräben kann eine Form eines seitlichen Randes der getrennten elektronischen Chips teilweise mittels der Grabengeometrie definiert sein. Folglich kann die Geometrie bei dem seitlichen Rand zumindest teilweise mittels der Grabengeometrie definiert sein.
Bei einer Ausführungsform weist das Verfahren ein Bilden des mindestens einen Grabens umfänglich geschlossen entlang des gesamten abzutrennenden elektronischen Chips auf. Somit kann der abgetrennte elektronische Chip eingerichtet sein, mittels einer kleinen Aufnahmekraft entlang seines gesamten Umfangs anhebbar zu sein, da die Aufnahmekraft-reduzierende Wirkung des Grabens um den gesamten Umfang herum wirksam sein kann. Alternativ kann sich der mindestens eine Graben nur entlang eines Teils eines Umfangs des Grabens erstrecken, so dass eine geringe Aufnahmekraft entlang eines Abschnitts eines Umfangs des elektronischen Chips gefördert wird, während der Trennungsprozess insbesondere auf eine schnelle Weise ausgeführt werden kann.
Bei einer Ausführungsform weist das Verfahren das Bilden des mindestens einen Grabens mit einer Tiefe auf, welche kleiner als oder gleich wie eine Dicke der Haftschicht ist. Wenn sichergestellt ist, dass die Tiefe des Grabens (der Gräben) die Dicke der Kleberschicht nicht übersteigt, kann gefördert werden, dass die Kleberschicht den Graben (die Gräben) bis zu einem signifikanten Ausmaß füllt, insbesondere vollständig. In anderen Worten können Gräben mit einer ausreichend kleinen Tiefe (zumindest fast) vollständig mit dem Tape-Kleber gefüllt werden, um während des Zerteilens alle Bereiche voll zu unterstützen.
Bei einer Ausführungsform weist das Verfahren das Bilden des mindestens einen Grabens mit einer Tiefe von nicht größer als 10 µm auf, insbesondere in einem Bereich von 3 µm bis 10 µm. Eine Dimension von 10 µm kann eine geeignete Dicke der Haftschicht des Tapes sein, welche den Wafer und die elektronischen Chips zuverlässig klebt, während sie eine ausreichend kleine Aufnahmekraft ermöglicht. Gräben mit einer Tiefe in dem Bereich von 3 µm bis 10 µm können gut mit dem Haftmaterial der direkt angrenzenden Haftschicht gefüllt werden, während sie auf eine schnelle Weise hergestellt werden können und in einer Weise, welche eine kleine Aufnahmekraft fördert. Ferner ist eine Grabentiefe von nicht größer als 10 µm auch gut kompatibel mit einer Trennung von ultradünnen elektronischen Chips, welche eine Dicke von 60 µm und kleiner haben, bei welchen eine Begrenzung der Aufnahmekraft hinsichtlich ihrer begrenzten mechanischen Robustheit äußerst vorteilhaft ist.
Bei einer Ausführungsform weist das Verfahren das Bilden des mindestens einen Grabens mit einer Breite auf, welche kleiner als eine Breite des Trennungspfads ist. Insbesondere kann der mindestens eine Graben mit einer Breite von nicht größer als 70 %, oder sogar nicht größer als 50 %, der Breite des Trennungspfads gebildet werden. Entlang des Trennungspfads (entlang welchem ein Sägeprozess verlaufen kann), sollte eine ausreichende Stütze bleiben, und ein Volumen der Gräben sollte keine übermäßige Größe haben.
Bei einer Ausführungsform weist das Verfahren das Trennen des elektronischen Chips mittels einem aus der Gruppe auf, bestehend aus Schneiden mit einer mechanischen Klinge und Laserverarbeiten. Das mechanische Schneiden eines Wafers zu einzelnen elektronischen Chips kann unerwünschte Grate einer Rückseitenmetallisierung in der Nähe einer Schneidlinie erzeugen. Entsprechend kann das Schneiden eines Wafers zu einzelnen elektronischen Chips mittels Laserverarbeitens eine unerwünschte Umformung der Rückseitenmetallisierung in der Nähe der Schneidlinie erzeugen. In Bezug auf das klingenbezogene mechanische Schneiden kann das metallische Material während der Trennung deformiert oder nach unten gebogen werden. In Bezug auf das Laserschneiden kann das Material einer Rückseitenmetallisierung geschmolzen oder auf andere Weise umgeordnet werden, so dass sich eine sich nach unten erstreckende Umformung bildet. Ein solcher Grat oder Umformung kann zu einem Kratzen zwischen der Rückseitenmetallisierung und dem Tape führen und kann dadurch die Aufnahmekraft in einer unerwünschten Weise erhöhen. Allerdings kann die Bildung von Gräben bei seitlichen Enden eines Trennungspfads, entlang welchem das Wafer-Material während der Vereinzelung entfernt wird, dieses unerwünschte Kratzen-Phänomen stark unterdrücken.
Bei einer Ausführungsform weist das Verfahren das Trennen mittels Führens der mechanischen Klinge durch den gesamten Wafer, durch die gesamte Haftschicht, und (bevorzugt nur teilweise) in eine Folie des Tapes unter der Haftschicht auf. Mittels Vortreibens einer mechanischen Zerteilungsklinge über den Wafer hinaus durch die gesamte Haftschicht und bis zu einer Folie des Tapes kann eine vollständige Vereinzelung sichergestellt werden, und Artefakte der elektronischen Chips, welche benachbart zu dem Trennungspfad sind, können verhindert werden, um dadurch die Aufnahmekraft stark zu reduzieren.
Bei einer Ausführungsform weist das Verfahren das Trennen des elektronischen Chips derartig auf, dass die Haftschicht während des Trennens den gesamten Graben oder die Gräben füllt. Indem sichergestellt ist, dass ein gesamter Graben während der Vereinzelung mit Kleber gefüllt ist, können die gesamte Rückseitenmetallisierung und das Material des Halbleiterkörpers zuverlässig gegen Bruch und die Bildung von Graten oder einer Umformung geschützt werden. Dadurch kann durch das effiziente Reduzieren eines Grat-zu-Kleber Hafteffekts eine starke Reduzierung der Aufnahmekraft der vereinzelten elektronischen Chips bewerkstelligt werden.
Bei einer Ausführungsform weist das Verfahren das Bilden des mindestens einen Grabens mittels Bedeckens der Rückseite des Wafers mit einer strukturierten Maske, mittels Dotierens des Wafers durch die strukturierte Maske, und mittels Ätzens des Wafers nach dem Entfernen der strukturierten Maske auf. Gemäß einer solchen bevorzugten Ausführungsform kann das selektive Dotieren von Graben-definierenden Abschnitten auf der Rückseite eines Halbleiterkörpers eines Wafers unter Verwendung einer strukturierten Maske (zum Beispiel einer photolithographisch verarbeiteten Maske) es ermöglichen, dotierte Oberflächenbereiche des Halbleiterkörpers präzise zu definieren. Nach dem Entfernen der Maske führt ein Nassätzen (zum Beispiel unter Verwendung von HNA, d. h. einer Ätzlösung, welche Fluorwasserstoffsäure, Salpetersäure, und Essigsäure umfasst) aufgrund eines effizienteren Ätzens des dotierten Halbleitermaterials im Vergleich zu dem nicht-dotierten Halbleitermaterial zu der Grabenbildung. Bevorzugt kann ein Ätzmedium verwendet werden, welches in einer ätzverstärkenden Weise auf Dotierungsunterschiede reagiert. Zum Beispiel kann HNA (hier verursacht ein Anteil der Essigsäure den verstärkenden Effekt in Abhängigkeit von der Dotierungskonzentration) für diesen Zweck verwendet werden. Der beschriebene Prozess ermöglicht die Bildung von Gräben mit einer hohen Präzision und einem sehr geringen Aufwand.
Bei einer anderen Ausführungsform weist das Verfahren das Bilden des mindestens einen Grabens mittels Bedeckens der Rückseite des Wafers mit einer strukturierten Maske, und mittels Ätzens des Wafers durch die strukturierte Maske auf. Auch dieser Ansatz ermöglicht die Bildung von Gräben, wobei ein Dotierungsprozess weggelassen werden kann. Allerdings kann der Gesamtaufwand der oben beschriebenen dotierstoffbasierten Grabenbildung sogar geringer sein.
Bei einer Ausführungsform weist das Verfahren das Aufnehmen des getrennten elektronischen Chips von dem Tape nach dem Trennen auf. Wenn ein Wafer zu einer Mehrzahl von elektronischen Chips getrennt wird, kann die Mehrzahl der getrennten elektronischen Chips sequenziell von dem haftfähigen Tape aufgenommen werden. Dies zeigt, dass der Aufnahmeprozess einen hohen Beitrag des Gesamtaufwands in Bezug auf den Zeitaufwand hat. Durch das Reduzieren der Aufnahmezeit können beispielhafte Ausführungsformen den Gesamtaufwand der Vereinzelung und des Aufnahmeprozesses signifikant reduzieren.
Bei einer Ausführungsform weist das Aufnehmen des getrennten elektronischen Chips ein Anheben des elektronischen Chips von dem Tape mittels mindestens eines Stifts auf, welcher eine Anhebekraft auf die Rückseite des elektronischen Chips ausübt. Solche Stifte oder Nadeln können das Tape einschließlich seiner Haftschicht durchdringen und können dadurch eine nach oben gerichtete Anhebekraft ausüben. Insbesondere bei der Anwesenheit von sehr dünnen elektronischen Chips, welche eine Dicke von nicht größer als 60 µm haben, kann das Anheben der elektronischen Chips auch zu einem Biegen oder sogar Oszillieren derartiger Chips führen, was den Aufnahmeprozess empfindlich und zeitaufwendig macht. Auf vorteilhafte Weise kann eine Reduzierung der Aufnahmekraft mittels des grabenbasierten Vereinzelungskonzepts von beispielhaften Ausführungsformen derartige herkömmliche Nachteile reduzieren oder sogar verhindern.
Bei einer Ausführungsform weist das Aufnehmen des getrennten elektronischen Chips ein Saugen des angehobenen elektronischen Chips bei der Vorderseite des elektronischen Chips auf (insbesondere während oder nach dem Anheben des elektronischen Chips mittels des oben genannten mindestens einen Stifts). Während und/oder nach dem Anheben eines getrennten elektronischen Chips von der Rückseite mittels des oben beschriebenen einen oder mehreren Stiften kann der angehobene elektronische Chip von dem Rest des Wafers mittels einer Düse oder Ähnlichem aufgenommen werden, welche eine Vakuumsaukraft auf den jeweiligen elektronischen Chip bei seiner Vorderseite ausübt. Durch eine solche Vakuumdüse kann der elektronische Chip gehandhabt werden oder zu einem Ziel transportiert werden, zum Beispiel einer Bestückungsposition.
Bei einer Ausführungsform hat der elektronische Chip eine Dicke von kleiner als 100 µm, insbesondere kleiner als 60 µm. Moderne Chiptechnologien, zum Beispiel im Sinne von Leistungshalbleiteranwendungen, reduzieren zunehmend die Chipdicke. Während dies signifikante Vorteile in Bezug auf das Packaging, die Kompaktheit, und die Performance hat, sind extrem dünne elektronische Chips eine Herausforderung in Bezug auf die Handhabung. Dies gilt insbesondere für die Aufgabe des Aufnehmens eines solchen extrem dünnen elektronischen Chips. Allerdings kann mit dem beschriebenen Konzept der Grabenbildung auf der Rückseite, gefolgt von einer Trennung von der Vorderseite, die Aufnahmekraft signifikant reduziert werden, und sogar sehr dünne elektronische Chips können ohne das Risiko einer Beschädigung und in einer zeiteffizienten Weise gehandhabt werden.
Bei einer Ausführungsform ist der elektronische Chip zum Erfahren eines vertikalen Stromflusses zwischen der Vorderseite und der Rückseite während des Betriebs konfiguriert. Insbesondere kann der elektrische Strom zwischen einer Kontaktfläche auf einer unteren Hauptoberfläche der elektronischen Komponente durch das Halbleitermaterial der elektronischen Komponente zu einer anderen Kontaktfläche bei einer oberen Hauptoberfläche der elektronischen Komponente fließen. Zum Beispiel kann der elektronische Chip, welcher einen vertikalen Stromfluss erfährt, als ein Feldeffekttransistorchip konfiguriert sein, bei welchem eine Source-Kontaktfläche und eine Gate-Kontaktfläche auf einer Hauptoberfläche angeordnet sind, und eine Drain-Kontaktfläche auf der gegenüberliegenden anderen Hauptoberfläche des elektronischen Chips angeordnet ist.
Elektronische Chips, welche einen vertikalen Stromfluss während des Betriebs haben, können sowohl eine Vorderseitenmetallisierung als auch eine Rückseitenmetallisierung erfordern. Das Ausstatten eines Wafers mit der Rückseitenmetallisierung kann allerdings Herausforderungen in Bezug auf die Bildung von Graten oder einer Umformung während der Vereinzelung involvieren. Wie oben beschrieben ist, können beispielhafte Ausführungsformen solche Herausforderungen allerdings bewältigen, mittels Triggerns eines Aufwärtsbiegens eines Chiprandes an seiner Unterseite aufgrund einer Vereinzelung entlang eines oder zwei Gräben, auf welchen eine Rückseitenmetallisierung gebildet ist.
Allerdings können andere beispielhafte Ausführungsformen auch auf elektronische Chips ohne einen vertikalen Stromfluss angewendet werden. Für diese Art von elektronischen Chips kann eine Rückseitenmetallisierung zum Beispiel so gebildet werden, dass sie mit Anforderungen eines Chipbefestigungshaftmittels, für Kühlzwecke, etc. in Einklang ist.
Bei einer Ausführungsform ist die umlaufende Einbuchtung bei der Rückseite abgerundet. Diese Rundung ist der Fingerabdruck eines Ätzprozesses, mittels welchem ein Graben mit einem runden Oberflächenprofil gebildet wird.
Bei einer Ausführungsform wird die umlaufende Einbuchtung mittels eines kontinuierlich gekrümmten (zum Beispiel im Wesentlichen S-förmigen) Oberflächenabschnitts des Halbleiterkörpers begrenzt. Auch diese Geometrie resultiert aus einer Bildung der Gräben mittels Ätzens.
Bei einer Ausführungsform ist eine Konzentration des Dotierstoffs mindestens 10¹⁷ Atome pro cm³, insbesondere mindestens 10¹⁸ Atome pro cm³. Insbesondere kann die Konzentration des Dotierstoffs mindestens 10 mal, insbesondere mindestens 100 mal, bevorzugt mindestens 1000 mal eine intrinsische Trägerkonzentration in einem Halbleiterkörper sein. Entsprechend ist eine Konzentration entlang zumindest eines Teils eines Umfangs der Einbuchtung bei einer Rückseite des Halbleiterkörpers größer als (insbesondere mindestens 10 mal, weiter insbesondere mindestens 100 mal, bevorzugt mindestens 1000 mal) eine Konzentration in einem zentralen Abschnitt bei der Rückseite des Halbleiterkörpers. Je größer die Differenz zwischen der Dotierstoffkonzentration der lokal begrenzten Dotierstoffimplantation für die Grabenbildungszwecke einerseits und einer intrinsischen unspezifischen Trägerkonzentration in dem Halbleiterkörper andererseits ist, desto größer ist die Genauigkeit der Bildung der Gräben in Bezug auf die Dimensionen, die Position, und die Form. Im Fall eines Gegen-Dotierens der Dotierstoffatome im Vergleich mit einem Halbleitersubstrat (d. h. Gegen-Dotieren mit Dotierstoffatomen eines inversen Dotierstofftyps im Vergleich mit dem Halbleitersubstrat), können andere (insbesondere kleinere) Konzentrationen des Dotierstoffs als die genannten geeignet sein.
Bei einer Ausführungsform ist der elektronische Chip ein Leistungshalbleiterchip. Ein solcher Leistungshalbleiterchip kann ein oder mehrere integrierte Schaltkreiselemente darin integriert haben, zum Beispiel Transistoren (zum Beispiel Feldeffekttransistoren wie Metalloxid Halbleiter Feldeffekttransistoren und/oder Bipolartransistoren wie isoliertes Gate Bipolartransistoren) und/oder Dioden. Beispielhafte Anwendungen, welche mit solchen integrierten Schaltkreiselementen bereitgestellt sein können, sind Schaltzwecke. Zum Beispiel kann ein solches anderes integriertes Schaltkreiselement einer Leistungshalbleitervorrichtung in eine Halbbrücke oder eine Vollbrücke integriert sein. Beispielhafte Anwendungen sind Automobilanwendungen.
Der eine oder die mehreren elektronischen Chips (insbesondere Halbleiterchips) können mindestens eines aus der Gruppe aufweisen, bestehend aus einer Diode und einem Transistor, genauer einem isoliertes Gate Bipolartransistor. Zum Beispiel können der eine oder die mehreren elektronischen Chips als Halbleiterchips für Leistungsanwendungen verwendet werden, zum Beispiel im Automobilbereich. Bei einer Ausführungsform kann der mindestens eine Halbleiterchip einen logischen IC oder einen Halbleiterchip für RF Leistungsanwendungen aufweisen. Bei einer Ausführungsform wird der/die Halbleiterchip(s) als ein oder mehrere Sensoren oder Aktoren in mikroelektromechanischen Systemen (MEMS) verwendet, zum Beispiel als Drucksensoren oder Beschleunigungssensoren, als ein Mikrofon, als ein Lautsprecher, etc.
Als Substrat oder Wafer für die Halbleiterchips kann ein Halbleitersubstrat, d.h. ein Siliziumsubstrat, verwendet werden. Alternativ kann ein Siliziumoxid oder ein anderes Isolatorsubstrat bereitgestellt sein. Es ist auch möglich, ein Germaniumsubstrat oder ein III-V-Halbleitermaterial zu implementieren. Zum Beispiel können beispielhafte Ausführungsformen in GaN oder SiC Technologie implementiert sein.
Ferner können beispielhafte Ausführungsformen Standard-Halbleiterverarbeitungstechnologien verwenden, zum Beispiel geeignete Ätztechnologien (einschließlich isotropischen und anisotropischen Ätztechnologien, insbesondere Plasmaätzen, Trockenätzen, Nassätzen), Strukturiertechnologien (welche lithographische Masken involvieren können), Abscheidetechnologien (zum Beispiel chemische Dampfabscheidung (CVD), plasmaverstärkte chemische Dampfabscheidung (PECVD), Atomlagenabscheidung (ALD), Sputtern, etc.).
Die oben genannten und andere Ziele, Merkmale, und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung und den beigefügten Ansprüchen ersichtlich, zusammen mit den beigefügten Zeichnungen, in welchen gleiche Teile oder Elemente mit den gleichen Bezugsziffern bezeichnet sind.
Figurenliste
Die beigefügten Zeichnungen, welche enthalten sind, um ein tieferes Verständnis von beispielhaften Ausführungsformen der Erfindung bereitzustellen und einen Teil der Beschreibung darstellen, zeigen beispielhafte Ausführungsformen der Erfindung.
In den Zeichnungen:

1 bis 5 zeigen verschiedene Strukturen, welche während des Ausführens eines Verfahrens zum Trennen und Aufnehmen eines elektronischen Chips von einem Wafer gemäß einer beispielhaften Ausführungsform erhalten werden.
6 bis 11 zeigen verschiedene Strukturen, welche während des Ausführens eines Verfahrens zum Trennen und Aufnehmen eines elektronischen Chips von einem Wafer gemäß einer beispielhaften Ausführungsform und in einem anderen Ansatz erhalten werden, welcher für Vergleichszwecke beschrieben ist.
12 ist ein Diagramm, welches experimentelle Ergebnisse eines Stiftabstand-zu-Aufnahmekraft-Verhältnisses gemäß einer beispielhaften Ausführungsform und bei einem konventionellen Ansatz zeigt.
13 zeigt eine Querschnittsansicht eines elektronischen Chips, welcher gemäß einer beispielhaften Ausführungsform hergestellt ist.
14 bis 16 zeigen verschiedene Strukturen, welche während des Ausführens eines Verfahrens zum Trennen und Aufnehmen eines elektronischen Chips von einem Wafer gemäß einer beispielhaften Ausführungsform erhalten werden.
17 zeigt eine Draufsicht eines elektronischen Chips, welcher gemäß einer beispielhaften Ausführungsform hergestellt ist.

Ausführliche Beschreibung von beispielhaften Ausführungsformen
Die Darstellung in der Zeichnung ist schematisch und nicht maßstabsgetreue.
Bevor beispielhafte Ausführungsformen genauer mit Bezug auf die Figuren beschrieben sind, sind einige allgemeine Überlegungen zusammengefasst, basierend auf welchen beispielhafte Ausführungsformen entwickelt wurden.
Dünne Leistungsvorrichtungen können ein Rückseitenmetall haben, was auf der Wafer-Rückseite zu Graten während des mechanischen Zerteilens oder zu einer Umformung während eines Ablationslaser-Zerteilens führt. Die Grate oder die Umformung bestimmen signifikant die Haftung an dem Tape und die benötigte Aufnahmekraft.
Es kann wünschenswert sein, ein derartiges Grate- oder Umformungsphänomen bei der Chiphaftung zu reduzieren oder sogar zu eliminieren.
Gemäß einer beispielhaften Ausführungsform können die Aufnahmekräfte, welche zum Aufnehmen eines getrennten elektronischen Chips von einem Wafer auf einem Klebeband erforderlich sind, mittels des Bildens von Gräben unter einer Rückseitenmetallisierung des Wafers vor einer Vereinzelung von einer Vorderseite entlang eines Trennungspfads signifikant reduziert werden, welcher bei einem Rand davon einen Teil des Grabens oder bevorzugt Teile von zwei gegenüberliegenden Gräben umfasst. Dies kann es ermöglichen, selbst sehr dünne Chips mit einem einfachen und schnellen Aufnahmeprozess mit geringer Kraft aufzunehmen. Beispielhafte Ausführungsformen können besonders vorteilhaft für die Handhabung elektronischer Chips von Leistungsvorrichtungen mit einem niedrigen eingeschalteter-Zustand-Widerstand (RDSON) Wert eingesetzt werden. Darüber hinaus kann ein solcher Ansatz zu einem schnelleren Aufnahmeprozess führen. Dies ist äußerst vorteilhaft, da das Aufnehmen von elektronischen Chips von einem vereinzelten Wafer ein serieller Prozess ist und daher einen signifikanten Einfluss auf den Gesamtaufwand in Bezug auf die Chip-Handhabung hat. Daneben können es beispielhafte Ausführungsformen ermöglichen, während des Aufnehmens weniger Chip-Risse zu erhalten.
Gemäß einer bevorzugten Ausführungsform kann die Bildung von einem oder mehreren Gräben wie folgt ausgeführt werden: zunächst kann eine Modifikation einer Wafer-Rückseiten-Beanspruchungsentlastung mittels lokalen Dotierens bei einem Halbleiterkörper des Wafers bei einer oder mehreren Positionen ausgeführt werden, bei welchen nachfolgend die Bildung von Gräben und danach die Vereinzelung ausgeführt werden sollen. Auf vorteilhafte Weise kann das Aufnahmeverhalten mittels der lokalen Wafer-Rückseitendotierung gefördert werden. Genauer kann eine beispielhafte Ausführungsform ein strukturiertes Implantat auf der Wafer-Rückseite derartig aufbringen, dass ein folgender Nassätzprozess Spannungen abbaut und zu flachen Einbuchtungen auf der Wafer-Rückseite führt. Auf vorteilhafte Weise können die Aufnahmekräfte mittels Reduzierens eines Hafteffekts von Graten zu dem Kleber und dem Tape reduziert werden. Genauer können Grate oder die Umformung der Rückseitenmetallisierung mittels des Bildens von Gräben in dem Halbleiterkörper unter der Rückseitenmetallisierung und mittels teilweisen oder bevorzugt vollständigen Füllens der Gräben mit dem haftfähigen Material einer Haftschicht eines temporären Tapes unterdrückt werden, welches vor der Vereinzelung an der Rückseitenmetallisierung angebracht wird. Anschaulich kann dies einen unerwünschten Kriecheffekt von Graten oder der Umformung der Rückseitenmetallisierung mit dem haftfähigen Tape reduzieren. Auf vorteilhafte Weise kann eine Randhaftung der getrennten elektronischen Komponente oder des Chips mittels eines leichten Aufwärtsbiegens der Rückseitenmetallisierung benachbart zu dem Graben (den Gräben) unterdrückt werden.
Bei einer bevorzugten Ausführungsform kann jeder zu trennende elektronische Chip von zwei Gräben umgeben sein, wobei jeder Graben zu einem jeweiligen Rand einer Zerteilungsklinge oder eines Schneidlaserstrahls korrespondiert. Auf vorteilhafte Weise kann jede Grabenbreite kleiner als eine Breite einer Kerbe oder eines Trennungspfads sein. Bei Ausführungsformen mag die Grabentiefe nicht größer als 10 µm sein, da der Graben bevorzugt vollständig mit Tapekleber gefüllt wird, welcher eine typische Dicke von annäherungsweise 10 µm hat. Gleichzeitig sollte die Grabentiefe bevorzugt mindestens 1 µm sein, um einen ausreichend starken Einfluss in Bezug auf das Aufwärtsbiegen eines freien Randes einer Rückseitenmetallisierung zum Reduzieren einer Aufnahmekraft zu erreichen. Durch das Befolgen der zuvor genannten Designregeln kann es möglich sein, alle Bereiche während des Zerteilens vollständig zu stützen. Es kann vorteilhaft sein, eine Grabentiefe von 10 µm nicht zu überschreiten, wenn die elektronischen Chips als ultradünne Plättchen verkörpert sind, welche eine Dicke unter 60 µm haben, bei welcher das Aufnehmen am kritischsten ist.
In Bezug auf die Grabenbildung kann es möglich sein, ein Implantatbasiertes Strukturieren unter Verwendung einer Ätzlösung auszuführen, welche empfindlich gegenüber der Dotierstoffkonzentration ist, und wobei die Ätzrate mit steigender Implantatdosis ansteigt. Sowohl der gleiche Dotierstoff-Typ wie in dem Basismaterial (beide n-leitend oder beide p-leitend) als auch ein gegensätzlicher Dotierstoff-Typ (einer n-leitend und der andere p-leitend) sind möglich.
Alternativ kann es auch möglich sein, die Gräben mittels eines selektiven Ätzprozesses zu bilden, welcher eine höhere Ätzrate in einem nicht-dotierten Halbleitermaterial im Vergleich zu dem dotierten Halbleitermaterial hat. Die Logik der Grabenbildung kann dann im Vergleich mit der zuvor genannten Ausführungsform invers sein.
Bei Ausführungsformen kann ein Prozess der Wafer-Rückseiten-Beanspruchungsentlastung mittels lokalen Dotierens ausgeführt werden, welcher ein Schleifen der Wafer-Rückseite aufweist. Danach kann eine RückseitenLithographie ausgeführt werden. Dem kann ein Rückseiten-Implantierprozess des Dotierens von Oberflächenabschnitten des Wafers folgen (zum Beispiel Dotieren mit Bor oder Arsen). Nachfolgend kann ein Resist mittels Abziehens entfernt werden. Danach können flache Vertiefungen oder Gräben bei den implantierten Bereichen aufgrund einer lokal höheren Ätzrate erzeugt werden. Als nächstes kann eine Rückseitenmetallabscheidung ausgeführt werden (zum Beispiel Gold-Zinn oder silberbasiert). Nachfolgend kann ein Tape, welches eine Haftschicht hat, an der Rückseitenmetallisierung montiert werden, so dass das Haftmittel die Vertiefungen oder Gräben bevorzugt vollständig eingebettet. Ein Glasträger, welcher vorher den Träger an der Vorderseite getragen haben kann, kann dann entfernt werden. Danach kann der Wafer zerteilt werden (zum Beispiel mechanisch oder mittels Laserverarbeitens). Danach kann der getrennte elektronische Chip oder das Plättchen von dem Tape bei der Rückseite unter Verwendung von einem oder mehreren Auswurfstiften oder Nadeln angehoben werden. Dadurch kann der elektronische Chip vollständig von dem Tape abgelöst werden.
Gemäß einer beispielhaften Ausführungsform kann ein Prozessfluss für die Wafer-Rückseiten-Metallabscheidung derartig konfiguriert sein, dass die Aufnahmekräfte, welche zum Aufnehmen erforderlich sind, im Vergleich zu herkömmlichen Ansätzen reduziert sind. Grate, welche während des mechanischen Zerteilens erzeugt werden können, oder die Umformung, welche während des Ablationslaser-Zerteilens gebildet werden kann, können die Haftung der elektronischen Chips an dem Tape und somit die notwendigen Aufnahmekräfte signifikant bestimmen. Allerdings kann eine Reduzierung der Aufnahmekräfte äußerst wünschenswert sein, da dies das Aufnehmen von sogar noch dünneren Plättchen mit einfachen Aufnahmeprozessen ermöglichen kann. Folglich kann ein Aufnahmeprozess mit geringer Kraft insbesondere vorteilhaft zum Reduzieren des RDSON-Werts von Leistungsvorrichtungen sein. Ein schnellerer Aufnahmeprozess, welcher durch beispielhafte Ausführungsformen ermöglicht wird, kann ein Vorteil sein, weil das Aufnehmen ein serieller Prozess ist und daher einen signifikanten Beitrag zu den Aufwänden während der Vereinzelung und der Handhabung von Chips leistet. Ferner kann eine reduzierte Aufnahmekraft das Risiko von Plättchenrissen während des Aufnehmens reduzieren. Diese Vorteile können mittels des Bildens von Gräben eines Halbleiterkörpers unter einer Rückseitenmetallisierung und benachbart zu einem Trennungspfad zwischen benachbarten elektronischen Chips erzielt werden.
Insbesondere können solche Gräben mittels eines strukturierten Implantierungsprozesses auf der Wafer-Rückseite so erzeugt werden, dass eine nachfolgende Nassätzen-Beanspruchungsentlastung selektiv in Dotierstoff-Implantationsbereichen zu flachen Einbuchtungen auf der Wafer-Rückseite führt. Diese Einbuchtungen können bevorzugt in der Nähe von Zerteilungskanälen angeordnet sein. Verschiedene Ausführungsformen können verschiedene Dotierstoffe enthalten (insbesondere der Gruppe III oder V Materialien, zum Beispiel Bor oder Arsen). In verschiedenen Ausführungsformen können verschiedene Layouts der eingekerbten Vertiefungen, verschiedene Zerteilungsverfahren, etc. implementiert sein.
Beispielhafte Ausführungsformen können das Risiko für die Rissbildung während des Aufnehmens reduzieren und/oder können das Aufnehmen von dünneren Plättchen (insbesondere mit einer verbesserten Performance) und/oder einen schnelleren Aufnahmeprozess ermöglichen. An Ecken der Chiprückseite oder an Rändern der Chiprückseite können Bereiche mit einem erhöhten Dotierungspegel erzeugt werden.
Die vorliegenden Erfinder haben überraschenderweise herausgefunden, dass ein seitlicher Chiprand einen signifikanten Beitrag zu einer Haftkraft bereitstellt, welche von einer Aufnahmekraft zum Anheben und Aufnehmen eines getrennten elektronischen Chips von einem Tape oder einer Zerteilungsfolie zu überschreiten ist. Forschungen haben gezeigt, dass dies insbesondere für sehr dünne elektronische Chips gilt, welche eine Dicke von kleiner als 100 µm, und insbesondere unter 60 µm, haben. Mit solchen ultradünnen elektronischen Chips ist das Aufnehmen eine besondere Herausforderung, da Aufnahmekräfte auch eine mechanische Belastung auf den elektronischen Chip ausüben, welcher dadurch anfällig für eine Beschädigung während des Aufnahmeprozesses wird. Diese Herausforderung kann sogar noch kritischer werden aufgrund der Tatsache, dass ein Chiprand anfällig für die Bildung von Graten (im Fall eines mechanischen Zerteilens) oder einer Umformung (im Fall von Laserzerteilen) ist, welche die Haftkraft des elektronischen Chips auf dem Klebeband und folglich die erforderliche Aufnahmekraft aufgrund eines mechanischen Ineinandergreifens oder eines Kriecheffekts zwischen dem Tape und der Rückseitenmetallisierung erhöhen. Auf äußerst vorteilhafte Weise kann eine beispielhafte Ausführungsform die Chiphaftung insbesondere bei einem Chiprand reduzieren, wobei dadurch das Aufnehmen von selbst sehr dünnen elektronischen Chips mit moderaten Aufnahmekräften ermöglicht wird. Dies kann mittels des Erzeugens von einem oder mehreren Gräben auf der Rückseite des Wafers erreicht werden, welche eine Tiefe von bevorzugt nicht größer als die Dicke einer Haftschicht eines Tapes haben, an welchem der Wafer haftet.
Es wurde überraschenderweise herausgefunden, dass die Grabenposition(en) während der Vereinzelung (bevorzugt vollständig) mechanisch gestützt werden sollten, da der Effekt der übermäßigen Haftung an dem Chiprand andernfalls sogar verstärkt sein kann. Auf vorteilhafte Weise kann eine solche Stütze der Grabenpositionen durch das Füllen der Gräben mit einem haftfähigen Material des Tapes erreicht werden, entweder vollständig oder mindestens bis zu einer vertikalen Höhe über der Basishöhe der Oberseite der Rückseitenmetallisierung. Dies stützt die Rückseitenmetallisierung während der Vereinzelung und stellt sicher, dass die freien Enden der Rückseitenmetallisierung des getrennten elektronischen Chips bei den kritischen Chiprändern nach oben statt nach unten hervorstehen.
1 bis 5 zeigen verschiedene Strukturen, welche während des Ausführens eines Verfahrens zum Trennen und Aufnehmen eines elektronischen Chips 100 von einem Wafer 102 gemäß einer beispielhaften Ausführungsform erhalten werden.
Bezugnehmend auf 1 ist eine Querschnittsansicht eines Bulk-Substrats in Form eines Halbleiterkörpers 122, zum Beispiel ein Siliziumkörper, eines Silizium-Wafers 102 gezeigt. Ein Träger 150, welcher hier als ein Glasträger verkörpert ist, ist auf einer Vorderseite 114 des Wafers 102 angeordnet. In einem Oberflächenabschnitt des Wafers 102 auf der Vorderseite 114 ist ein aktiver Bereich 124 gebildet, in welchem ein oder mehrere integrierte Schaltkreiselemente monolithisch integriert sein können.
Gemäß 1 und wie schematisch mit dem Bezugszeichen 151 gezeigt ist, wird der Wafer 102 von einer Rückseite 106 gedünnt, zum Beispiel mittels Schleifens. Mittels des Schleifprozesses kann die Dicke des Wafers 102 zum Beispiel auf 50 µm bis 60 µm reduziert werden. Danach kann ein weiterer Dünnen-Prozess auf der Rückseite 106 ausgeführt werden, zum Beispiel mittels weiteren Entfernens von 20 µm des Wafers 102 mittels Nassätzens.
Wie in 2 gezeigt ist, kann die Rückseite 106 des Wafers 102 mit einer Schicht eines Fotoresists bedeckt werden. Danach kann die Schicht aus Fotoresist strukturiert werden, um dadurch eine strukturierte Maske 118 zu bilden. Mittels Strukturierens können spezifische Oberflächenabschnitte der Rückseite 106 des Wafers 102 freigelegt werden, wohingegen der Rest der Oberfläche auf der Rückseite 106 des Wafers 102 mit dem Fotoresist-Material der strukturierten Maske 118 bedeckt bleibt. Danach können die freiliegenden Oberflächenabschnitte des Wafers 102 auf der Rückseite 106 durch die strukturierte Maske 118 dotiert werden, so dass definierte und lokal begrenzte Bereiche des Dotierstoffs 128 in einem Oberflächenabschnitt des Wafers 102 auf der Rückseite 106 gebildet werden können.
Daher kann einer lithographischen Behandlung der Rückseite 106 eine Dotierstoffimplantierung (zum Beispiel ein Dotierstoff 128, welcher als Bor, Arsen oder Antimon verkörpert ist) bei der Rückseite 106 folgen. Danach kann die strukturierte Maske 118 entfernt werden, zum Beispiel mittels Resists-Abziehens. Anschaulich definiert das Implantatsprofil in Übereinstimmung mit der strukturierten Maske 118 die Form von später gebildeten Vertiefungen oder Gräben 104 bei den definierten Positionen des Dotierstoffs 128. Zum Beispiel kann die Verwendung eines Quad-Modus Implantierungsprozesses es ermöglichen, ein flaches glattes Grabenprofil zu bilden. Spuren des Implantats oder Dotierstoffs 128 verbleiben in dem verarbeiteten Wafer 102 und in einem fertig hergestellten elektronischen Chip 100.
Obwohl dies in 2 nicht gezeigt ist, kann der Prozess mit einem weiteren Ätzen des Wafers 102 von seiner Rückseite 106 fortgeführt werden, nachdem die strukturierte Maske 118 entfernt wurde. Dadurch können die Gräben 104, 130 (siehe 3) in der Rückseite 106 des Wafers 102 bei den Positionen des Dotierstoffs 128 gebildet werden. Für diesen Zweck kann ein selektiver Nassätzprozess ausgeführt werden, welcher eine höhere Ätzrate in dotiertem Halbleitermaterial des Wafers 102 (d. h. in den Bereichen des Dotierstoffs 128) hat, verglichen mit nicht-dotiertem Halbleitermaterial des Wafers 102. Obwohl dies in der Querschnittsansicht von 2 nicht gezeigt ist, können die Gräben 104, 130 umfänglich geschlossene Aussparungen in der unteren Oberfläche oder Rückseite 106 des Wafers 102 sein und können einen jeweiligen Teil des Wafers 102 umgeben, welcher zu einem elektronischen Chip 100 korrespondiert, welcher von der Wafer-Masse abzutrennen ist. Auf vorteilhafte Weise und noch bezugnehmend auf 2 und zusätzlich auf 3, kann das Verfahren das Bilden von zwei beabstandeten Gräben 104, 130 in der Rückseite 106 des Wafers 102 um einen zu vereinzelnden elektronischen Chip 100 aufweisen. Zum Beispiel kann jeder der Gräben 104, 130 auf der Rückseite 106 des Wafers 102 eine geschlossene (zum Beispiel rechteckige) Aussparung sein, wobei ein Graben 104 mit einem kleineren Durchmesser vollständig innerhalb der Grenzen eines Grabens 130 mit einem größeren Durchmesser angeordnet sein kann. Somit kann jeder der Gräben 104, 130 umfänglich geschlossen um den gesamten abzutrennenden elektronischen Chip 100 gebildet werden. Genauer können die zwei beabstandeten Gräben 104, 130 eine Mehrzahl von verbundenen Grabensektionen umfassen, wobei sich jedes korrespondierende Paar der Grabensektionen der Gräben 104, 130 parallel zueinander erstreckt. Ferner können beide Gräben 104, 130 um einen gemeinsamen Mittelpunkt 153 gebildet sein.
Die Gräben 104, 130 können sich auch als gerade Schnittlinien erstrecken, welche sich entlang von Reihen und Spalten zwischen verschiedenen elektronischen Chips 100 des zu trennenden Wafers 102 erstrecken. Die Trennung der elektronischen Chips 100 kann dann mittels Schneidens entlang der Gräben 104, 130 entlang zweier rechtwinkliger Richtungen ausgeführt werden.
Bei einer alternativen Ausführungsform (nicht gezeigt) können die Gräben 104, 140 ohne die Bildung des Dotierstoffs 128 in freiliegenden Oberflächenabschnitten des Wafers 102 auf der Rückseite 106 gebildet werden, und ein selektives Ätzen des Halbleitermaterials des Wafers 102 kann durch die Öffnungen der strukturierten Maske 118 zur Grabenbildung ausgeführt werden, bevor die strukturierte Maske 118 entfernt wird. Allerdings kann die zuvor beschriebene Ausführungsform, welche die Bildung von Bereichen des Dotierstoffs 128 involviert, aufgrund eines schnelleren Ätzprozesses zum Definieren der Gräben 104, 130 einen geringeren Gesamtaufwand involvieren.
Um die Struktur zu erhalten, welche in 3 gezeigt ist, kann die freiliegende Rückseite 106 für den Zweck einer Spannungsentlastung und zum Bilden der Gräben 104, 130 bei den Positionen des Dotierstoffs 128 dem oben beschriebenen Ätzprozess unterzogen werden, zum Beispiel einem Nassätzprozess. Durch diesen Ätzprozess kann weiteres Halbleitermaterial von der Rückseite 106 des Wafers 102 entfernt werden. Während des Ätzprozesses werden die Gräben 104, 130 in Form von flachen Vertiefungen nur bei den implantierten Bereichen des Dotierstoffs 128 erzeugt, aufgrund der höheren Ätzrate des dotierten Halbleitermaterials im Vergleich mit dem nicht-dotierten Halbleitermaterial des Wafers 102. Zum Beispiel kann das Ätzen des nicht-dotierten Halbleitermaterials 5 µm von dem Wafer 102 entfernen, während der gleiche Ätzprozess von dem dotierten Halbleitermaterial in den Bereichen des Dotierstoffs 128 10 µm von dem Wafer 102 entfernen kann.
Danach wird eine Rückseitenmetallisierung 108 (zum Beispiel aus AuSn) auf der gesamten Rückseite 106 und auch in den Oberflächenbereichen der Gräben 104, 130 gebildet. Zum Beispiel kann eine Dicke der Rückseitenmetallisierung 108 in einem Bereich von 1 µm bis 5 µm sein. Die Rückseitenmetallisierung 108 kann einen zuverlässigen elektrischen Kontakt bereitstellen und kann zu einer effizienten Wärmeableitung beitragen. Die Rückseitenmetallisierung 108 kann als eine konforme Schicht mit einer im Wesentlichen homogenen Dicke gebildet werden. Somit kann die Rückseitenmetallisierung 108 die gesamte Rückseite 106 und die Gräben 104, 130 bedecken.
Wie einem Detail 152 in 3 entnommen werden kann, kann jeder Graben 104, 130 mit einer Tiefe „d“ von zum Beispiel 5 µm gebildet werden. Ferner kann die Tiefe „d“ kleiner als oder gleich wie eine Dicke „D“ einer Haftschicht 110 eines Tapes 112 sein, welches nachfolgend an einer Unterseite der Struktur gemäß 3 befestigt wird, siehe 4. Eine Breite „w“ von jedem Graben 104, 130 kann kleiner als eine Breite „W“ eines Trennungspfads 116 sein, d. h. als die Breite einer Schneidlinie, mittels welcher der Wafer 102 zu mehreren elektronischen Chips 100 gemäß 4 vereinzelt wird. Zum Beispiel kann die Breite „w“ von jedem Graben 104, 130 10 µm sein.
Um die Struktur zu erhalten, welche in 4 gezeigt ist, wird das Tape 112 auf eine haftende Weise an der Rückseitenmetallisierung 108 auf der Rückseite 106 montiert. Danach wird der Träger 150 von der Vorderseite 114 entfernt, und der Wafer 102 wird mittels Zerteilens (zum Beispiel mechanisch oder unter Verwendung eines Lasers) entlang eines Trennungspfads 116 zu den einzelnen elektronischen Chips 100 getrennt.
Wie einem Detail 154 in 4 entnommen werden kann, kann die Haftschicht 110 des Tapes 112 an der Rückseitenmetallisierung 108 befestigt werden. Genauer kann das Tape 112 eine Folie 136 (zum Beispiel eine Kunststofffolie) und die Haftschicht 110 umfassen, welche auf einer Oberseite der Folie 136 aufgetragen ist, welche dem Wafer 102 zugewandt ist. Die Haftschicht 110 kann sich auf vorteilhafte Weise während der Trennung der elektronischen Chips 100 in die Gräben 104, 130 erstrecken, wie in einem weiteren Detail unten mit Bezug auf 9 beschrieben ist.
Nach dem Befestigen des Tapes 110 an der Rückseite 106 und dem Freilegen der Vorderseite 114 mittels Entfernens des optionalen Trägers 150, werden die elektronischen Chips 100 von dem Wafer 102 mittels Entfernens von Material von der Vorderseite 114 des Wafers 102 entlang eines vertikalen und umfänglich geschlossenen Trennungspfads 116 getrennt. In einer vertikalen Richtung erstreckt sich der Trennungspfad 116 vollständig durch den Wafer 102 und enthält auch einen Teil der Gräben 104, 130. Das Verhältnis zwischen den Gräben 104, 130 in dem Wafer 102, der Rückseitenmetallisierung 108 auf dem Wafer 102, der Haftschicht 110 des Tapes 112 und dem Trennungspfad 116 kann derartig eingestellt werden, dass die Haftschicht 110 während des Trennens die Gräben 104, 130 bevorzugt vollständig füllt. Auf vorteilhafte Weise sollte die Haftschicht 110 die Gräben 104, 130 während der Trennung mindestens teilweise über einer oberen Basislinienhöhe 155 der Rückseitenmetallisierung 108 auf der Rückseite 106 füllen (wie unten in einem weiteren Detail mit Bezug auf 9 und 10 beschrieben ist). Bei einer solchen Konfiguration unterstützt die Haftschicht 110 die Rückseitenmetallisierung 108 gegen eine Rissbildung während des Trennungsprozesses. Ferner reduziert der nach oben gebogene Abschnitt der Rückseitenmetallisierung 108 in einem Schnittstellenbereich zwischen einer Unterseite und einer Seitenwand des getrennten elektronischen Chips 100, welcher eine Folge der Gräben 104, 130 ist, die Aufnahmekraft, welche zum Aufnehmen des elektronischen Chips 100 von dem Tape 112 erforderlich ist. Somit kann das Aufnehmen des elektronischen Chips 100 von dem Tape 112 ohne das Risiko bewerkstelligt werden, den kleinen elektronischen Chip 100 während der Handhabung zu beschädigen.
Um jeden elektronischen Chip 100 von der Wafer-Masse vollständig zu trennen, erstreckt sich der Trennungspfad 116 ferner umfänglich um die Seitenwände des getrennten elektronischen Chips 100. Darüber hinaus tritt die Trennung eines jeweiligen elektronischen Chips 100 entlang eines Trennungspfads 116 auf, welcher einen Bereich zwischen den zwei beabstandeten Gräben 104, 130 enthält. Insbesondere wird das Material des Wafers 102 der Rückseitenmetallisierung 108 und ein Teil des Tapes 112 zwischen den Gräben 104, 130 entfernt, einschließlich des Materials über einem jeweiligen Teilabschnitt von jedem Graben 104, 130.
Jeder elektronische Chip 100, welcher gemäß 4 abgetrennt ist, kann eine sehr kleine Dicke „L“ von zum Beispiel 40 µm haben. Der Prozess des Trennens (wie bereits beschrieben) und des Aufnehmens (wie im Folgenden beschrieben) kann selbst bei elektronischen Chips 100 ausgeführt werden, welche eine sehr geringe Dicke haben. Ein elektronischer Chip 100 mit einer solchen geringen Dicke „L“ kann auch zum Erfahren eines vertikalen Stromflusses zwischen der Vorderseite 114 und der Rückseite 106 während des Betriebs des elektronischen Chips 100 konfiguriert sein. Zum Beispiel kann der elektronische Chip 100 ein Leistungshalbleiterchip mit einem monolithisch integrierten Feldeffekttransistor sein.
Bevorzugt ist die Rückseite 106 des Wafers 102, welche mit der Rückseitenmetallisierung 108 bedeckt ist, während des Zerteilungsprozesses vollständig via den Zerteilungstapekleber der haftfähigen Schicht 110 gestützt, um ein Verspannen der Rückseite zu verhindern, und um Rückstände von Zerteilungsverschmutzungen zwischen der Rückseite 106 des elektronischen Chips 100 und dem Tape 112 zu vermeiden. Eine Kleberschichtdicke „D“ kann zum Beispiel ungefähr 10 µm sein, um die beschriebenen Randbedingungen perfekt zu erfüllen. Dieser Kleber oder Haftschicht 110 sollte bevorzugt die Vertiefungen oder Gräben 104, 130 während der Trennung teilweise oder vollständig füllen. Bevorzugt überschreitet die Grabenhöhe oder Tiefe „d“ nicht die Kleberschichtdicke „D“, um ein ausgeprägtes Füllen der Gräben 104, 130 mit Kleber während der Trennung zu fördern.
Darüber hinaus kann die Verwendung von zwei kleinen Gräben 104, 130 (welche bei Zerteilungskanalrändern positioniert sind, d. h. bei dem linksseitigen Ende und bei dem rechtsseitigen Ende des Trennungspfads 116) leichter mit dem umgebenden Tapekleber der Haftschicht 110 zu füllen sein als ein sehr breiter und sehr tiefer Rückseitengraben über die gesamte Zerteilungsstraße oder Trennungspfad 116.
5 zeigt, wie ein getrennter elektronischer Chip 100 nach dem Trennungsprozess gemäß 4 von dem Tape 112 aufgenommen wird. Während des Aufnehmens des getrennten elektronischen Chips 100 wird der elektronische Chip 100 von dem Tape 112 mittels Auswurfstiften 120 oder Nadeln angehoben, welche eine vertikale Hebekraft auf die Rückseite 106 des elektronischen Chips 100 ausüben. Aufgrund dieser Hebekraft wird der elektronische Chip 100 nach oben bewegt und wird von dem Tape 112 abgelöst. Auf vorteilhafte Weise fördern die nach oben gekrümmten oder geneigten Randabschnitte der Rückseitenmetallisierung 108 des vereinzelten elektronischen Chips 100, welche auch zu der Bildung einer umlaufenden Einbuchtung 126 führen können, ein Ablösen des elektronischen Chips 100 von dem Tape 112 mit einer geringen Kraft. Die Bildung von unerwünschten Graten bei den seitlichen Enden der Rückseitenmetallisierung 108 (welche herkömmlicherweise mit dem Material des Tapes 112 ineinandergreifen, um dadurch die Aufnahmekraft zu erhöhen) kann aufgrund des beschriebenen Herstellungsprozesses zuverlässig verhindert werden, welcher die Gräben 104, 130 und ihr Füllen mit dem Haftmittel während der Trennung involviert. Die reduzierte Aufnahmekraft kann auch den kleinen elektronischen Chip 100 gegen eine mechanische Beschädigung während des Aufnehmens und der Handhabung zuverlässig schützen.
Obwohl dies nicht in den Figuren gezeigt ist, kann der Aufnahmeprozess auch von einer Oberseite unterstützt werden, mittels Saugens des angehobenen elektronischen Chips 100 bei der Vorderseite 114 des elektronischen Chips 100 unter Verwendung einer Vakuumsaugdüse (nicht gezeigt). Während er von der Vakuumsaugdüse gehalten wird, kann der getrennte elektronische Chip 100 an einen anderen Ort transportiert werden, zum Beispiel für Bestückungszwecke.
Zusammenfassend weist der Prozess, welcher gemäß 5 gezeigt ist, das Anheben des plättchenartigen elektronischen Chips 100 von der Unterseite mit Auswurfstiften 120, das Lösen von einem Randverklemmen aufgrund der Bildung der Gräben 104, 130 unter Verwendung eines zusätzlichen Implantats in Form des Dotierstoffs 128, und ein vollständiges Ablösen des elektronischen Chips 100 von dem Tape 112 auf. Mittels der beschriebenen vorteilhaften Maßnahmen wird ein Ablösen der Ränder des kleinen elektronischen Chips 100 von dem Tape 112 möglich.
Ein Bereich 200 in 4 und ein Bereich 202 in 5 zeigen für Vergleichszwecke ein Szenario, bei welchem keine Gräben 104, 130 vor der Trennung einer elektronischen Komponente gebildet werden, und bei welchem keine zusätzliche Implantation ausgeführt wird. Ebenfalls bezugnehmend auf ein Detail 206 in 4, zeigt ein sich nach unten erstreckender Grat 204 einer Rückseitenmetallisierung 208 auf einem elektronischen Chip 212 ein starkes mechanisches Ineinandergreifen oder Verzahnen mit einem Tape 210 und führt dadurch zu einer unerwünschten hohen Aufnahmekraft. Der elektronische Chip 212 ist aufgrund der übermäßigen Kraft, welche auf den kleinen elektronischen Chip 212 während des Aufnehmens einwirkt, anfällig für eine Rissbildung.
6 bis 11 zeigen verschiedene Strukturen, welche während des Ausführens eines Verfahrens zum Trennen und Aufnehmen eines elektronischen Chips 100 von einem Wafer 102 gemäß einer beispielhaften Ausführungsform und bei anderen Ansätzen erhalten werden, welche für Vergleichszwecke beschrieben sind. In jeder von 6 bis 11 ist eine Herstellungsarchitektur gemäß einer beispielhaften Ausführungsform auf der linken Seite gezeigt. Dieser Herstellungsprozess ist ähnlich wie oben mit Bezug auf 1 bis 4 beschrieben ist. Mit dem Bezugszeichen 220 ist für Vergleichszwecke ein Szenario ohne Grabenbildung in einem Wafer 214 gezeigt.
6 zeigt einen Dünnen einer Wafer-Rückseite ähnlich wie in 1. Wie in 6 gezeigt ist, ist der Wafer 102 mit einer Vorderseitenmetallisierung 198 auf der Vorderseite 114 bereitgestellt.
Bezugnehmend auf 7 wird eine Resist-Schicht an der Rückseite 106 angebracht und wird so strukturiert, dass sie auf der linken Seite eine strukturierte Maske 118 bildet. Noch bezugnehmend auf die linke Seite von 7 wird der Dotierstoff 28 in freiliegende Oberflächenabschnitte des Wafers 102 implantiert, in welchen die strukturierte Maske 118 abwesend ist. Danach wird das Fotoresist, welches die strukturierte Maske 118 bildet, entfernt. Somit kann ein Prozess ausgeführt werden, aufweisend eine Rückseitenlithographie, eine Rückseitenimplantation (zum Beispiel unter Verwendung eines Bor-Dotierstoffs), und ein Resist-Abziehen.
Um die Struktur zu erhalten, welche auf der linken Seite von 8 gezeigt ist, wird ein Spannungsentlastung-Nassätzprozess auf der Rückseite 106 ausgeführt, während gleichzeitig selektiv bei den implantierten Bereichen flache Vertiefungen oder Gräben 104, 130 gebildet werden, aufgrund einer höheren Ätzrate in den Bereichen, welche zu dem Dotierstoff 128 korrespondieren, im Vergleich mit dem nicht-dotierten Halbleitermaterial des Wafers 102. Danach wird die Rückseitenmetallisierung 108 mittels Metallabscheidung (zum Beispiel aus AuSn) gebildet.
Auf der rechten Seite, welche mit dem Bezugszeichen 220 gezeigt ist, wird eine konforme Rückseitenmetallisierung 208 gebildet.
Bezugnehmend auf die linke Seite von 9 werden die elektronischen Chips 100 mittels mechanischen Schneidens unter Verwendung einer mechanischen Klinge 134 (oder Messers) von dem Wafer 102 getrennt. Genauer werden die elektronischen Chips 100 von dem Wafer 102 mittels Führens der mechanischen Klinge 134 durch den gesamten Wafer 102, durch eine gesamte Haftschicht 110 des Tapes 112, und teilweise in eine Folie 136 des Tapes 112 unter der Haftschicht 110 getrennt. Mittels Vortreibens in die Folie 136 des Tapes 112 kann eine vollständige Trennung der elektronischen Chips 100 garantiert werden.
Bevorzugt wird zumindest ein Teil von jedem der Gräben 104, 130 über einer Basislinienhöhe 155 - welche als eine horizontale Höhe definiert werden kann, welche zu einer Schnittstelle zwischen der Rückseitenmetallisierung 108 und dem Wafer 102 außerhalb der Gräben 104, 130 korrespondiert - mit dem Haftmittel der Haftschicht 110 des Tapes 112 während der Bildung des Trennungspfads 116 gefüllt, welcher einen jeweiligen elektronischen Chip 100 von dem Wafer 102 trennt. Auf vorteilhafte Weise wird das Trennen des elektronischen Chips 100 derartig ausgeführt, dass die Haftschicht 110 während des Trennens die gesamten Gräben 104, 130 füllt. Somit wird gemäß 9 das Tape 112 an der Rückseite 106 montiert, um die Vertiefungen oder Gräben 104, 130 in dem haftfähigen Material der Haftschicht 110 (zum Beispiel Kleber) vollständig zu füllen. Danach kann der stützende Träger 150 entfernt werden. Ferner wird der Wafer 102 nachfolgend vereinzelt mittels (zum Beispiel mechanischen oder Laser) Zerteilens zu den einzelnen elektronischen Chips 100, mittels Schneidens entlang des Trennungspfads 116.
Ein korrespondierender Prozess wird auf der rechten Seite von 9 ausgeführt, vergleiche Bezugszeichen 220. Allerdings sind keine Gräben 104, 130 vorhanden.
Wie in 10 gezeigt ist, kann die mechanische Klinge 134 dann entfernt werden.
Bezugnehmend auf die linke Seite von 10 und 11 kann der vereinzelte plättchenartige elektronische Chip 100 mit Auswurfstiften 120 während eines Aufnahmeprozesses angehoben werden. Auf vorteilhafte Weise tritt aufgrund der nach oben gebogenen seitlichen Enden der Rückseitenmetallisierung 108 eines jeweiligen Chips 100 kein Randverklemmen auf. Ein vollständiges Ablösen des elektronischen Chips 100 von dem Tape 112 wird mit einer niedrigen Aufnahmekraft ermöglicht. Aufgrund des Füllens der Gräben 104, 130 mit dem Haftmaterial der Haftschicht 110 des Tapes 112 auch über einer Basislinienhöhe 155 der Rückseitenmetallisierung 108 während des Vereinzelns (siehe auch Bezugszeichen 182), stützt das Haftmittel die Rückseitenmetallisierung 108 gegen Risse und stellt dadurch die mechanische Integrität des getrennten elektronischen Chips 100 sicher.
Wie auf der rechten Seite von 10 und 11 gezeigt ist und bezugnehmend auf ein Bezugszeichen 220 findet ohne die zusätzliche Implantation des Dotierstoffs 128 und ohne die Bildung der Gräben 104, 130 ein schwereres Ablösen des Chiprands von dem Tape 210 statt. Nach unten (statt nach oben) gebogene Grate 204 der Rückseitenmetallisierung 208 halten die Chipränder stark an dem Tape 210 verhaftet und führen daher zu einer unerwünscht hohen Aufnahmekraft, was ein hohes Risiko einer Beschädigung des kleinen elektronischen Chips 212 involviert.
Wieder bezugnehmend auf die linke Seite von 11 arbeitet der Aufnahmeprozess reibungslos und mit einer geringen Kraft, wie oben mit Bezug auf 5 beschrieben ist.
Wieder bezugnehmend auf die rechte Seite von 11 findet ohne die zusätzliche Implantation ein schwereres Ablösen des elektronischen Chips 212 von dem Tape 210 statt.
12 ist ein Diagramm 184, welches experimentelle Ergebnisse eines Stiftabstand-zu-Anhebekraft-Verhältnisses zeigt, gemäß einer beispielhaften Ausführungsform und bei einem herkömmlichen Ansatz. Genauer ist eine Stift- oder Nadelhöhe (in Mikrometern) entlang einer Abszisse 186 geplottet. Entlang einer Ordinate 188 ist eine Aufnahmekraft (in cN) geplottet. Anschaulich korrespondiert ein Fortschreiten entlang der Abszisse 186 in Richtung der rechten Seite zu einem Ansteigen des Auswurfstifts oder Nadel, was die Kraft erhöht. Eine erste Kurve 190 bezieht sich auf ein herkömmliches Szenario mit einem Randverklemmen. Eine zweite Kurve 192 bezieht sich auf ein Szenario einer beispielhaften Ausführungsform ohne Randverklemmen einer getrennten elektronischen Komponente 100 während des Aufnehmens. Das Diagramm 184 wird mittels Ausführens einer Aufnahmekraftmessung erhalten.
Ein Vergleichen der Kurven 190, 192 zeigt, dass die Kurve 192 eine reibungslosere und sanftere Ablösung eines elektronischen Chiprands von einem Tape anzeigt. Bei einer Position 194 ist der elektronische Chip 100 von dem Tape 112 abgelöst. Wie mit dem Bezugszeichen 196 gezeigt ist, ist die Aufnahmekraft einer beispielhaften Ausführungsform signifikant geringer als bei dem vergleichenden herkömmlichen Ansatz gemäß der Kurve 190. Bei dem herkömmlichen Ansatz gemäß der Kurve 190 wird der elektronische Chip von dem Tape auf eine diskontinuierliche Weise mit einer hohen mechanischen Last abgelöst, was eine unerwünschte Oszillation oder sogar einen Riss des elektronischen Chips auslösen kann. Im Gegensatz dazu ermöglichte eine beispielhafte Ausführungsform die Aufnahme des elektronischen Chips von dem Tape mit einer kleineren Kraft und in einer kontinuierlicheren Weise.
13 zeigt eine Querschnittsansicht eines elektronischen Chips 100, welcher gemäß einer beispielhaften Ausführungsform hergestellt ist. Zum Beispiel kann der elektronische Chip 100 ein MOSFET (Metalloxid Halbleiter Feldeffekttransistor) Chip, ein IGBT (isoliertes Gate Bipolartransistor) Chip sein, und kann eine monolithisch integrierte Diode haben. Während des Betriebs kann der elektronische Chip 100 einen vertikalen Stromfluss erfahren, wie in 13 mit dem Bezugszeichen 180 schematisch gezeigt ist. Die Dicke L des elektronischen Chips 100 kann extrem klein sein, kann zum Beispiel kleiner als 60 µm sein.
Der gezeigte elektronische Chip 100 ist als ein Halbleiterleistungschip konfiguriert und weist einen Halbleiterkörper 122 auf, zum Beispiel ein Stück aus Silizium. Ein aktiver Bereich 124 an einer Vorderseite 114 des Halbleiterkörpers 122 ist mittels integrierter Schaltkreistechnologie so bearbeitet, dass zum Beispiel Bestandteile eines Feldeffekttransistors in dem aktiven Bereich 124 an der Vorderseite 114 monolithisch integriert sind. Darüber hinaus ist eine Vorderseitenmetallisierung 198 auf dem aktiven Bereich 124 gebildet. Ferner ist eine Rückseitenmetallisierung 108 an einer Rückseite 106 des Halbleiterkörpers 122 gebildet, welche der Vorderseite 114 gegenüberliegt. Wenn der elektronische Chip 100 während des Betriebs einen vertikalen Stromfluss zwischen der Vorderseite 114 und der Rückseite 106 erfährt, fließt der Strom entlang einer Richtung gemäß dem Bezugszeichen 180 zwischen der Vorderseitenmetallisierung 198 und der Rückseitenmetallisierung 108.
Als ein Fingerabdruck des Herstellungsverfahrens zum Herstellen des elektronischen Chips 100 gemäß 13 in Übereinstimmung mit einer der Ausführungsformen, welche mit Bezug auf 1 bis 11 beschrieben ist, ist eine umlaufende Einbuchtung 126 bei einer umlaufenden Ecke 138 des Halbleiterkörpers 122 zwischen einer Rückseite 108 (d. h. der unteren Hauptoberfläche des elektronischen Chips 100) und Seitenwänden 123 des Halbleiterkörpers 122 gebildet. Die umlaufende Einbuchtung 126 korrespondiert zu einem Abschnitt eines früheren Grabens 104, 130, welcher zum Reduzieren einer Aufnahmekraft nach dem Vereinzeln des elektronischen Chips 102 von einer Wafer-Masse gebildet ist, wie oben beschrieben ist. Ferner ist der Dotierstoff 128 (zum Beispiel implantierte Boratome) selektiv in einem Bereich des Halbleiterkörpers 122 neben der umlaufenden Einbuchtung 126 vorhanden.
Als Ergebnis des selektiven Ätzprozesses, welcher zum Erzeugen eines jeweiligen Grabens 104, 130 ausgeführt wird, kann die umgebende Einbuchtung 126 an der Rückseite 106 abgerundet sein. Darüber hinaus kann die umgebende Einbuchtung 126 mittels eines kontinuierlich gekrümmten Oberflächenabschnitts des Halbleiterkörpers 122 begrenzt sein, was auch die Folge der vorangehenden Erzeugung eines jeweiligen Grabens 104, 130 ist. Zum Beispiel ist eine Konzentration des Dotierstoffs 128 mindestens 10¹⁷ Atome pro cm³, und kann mindestens das 1000-fache einer natürlichen Verunreinigung in dem Halbleiterkörper 122 sein. Insbesondere kann eine Dotierstoffkonzentration entlang des gesamten Umfangs der Einbuchtung 126 bei der Rückseite 106 des Halbleiterkörpers 122 signifikant größer als in einem zentralen Bereich bei der Rückseite 106 des Halbleiterkörpers 122 sein. Die Anwesenheit des Dotierstoffs 128 ist eine Folge des Umstands, dass der jeweilige Graben 104, 130 selektiv in den Halbleiterkörper 122 geätzt wurde, mit einer deutlich gesteigerten Ätzrate in dem dotierten Halbleitermaterial im Vergleich mit dem nicht-dotierten Halbleitermaterial.
14 bis 16 zeigen verschiedene Strukturen, welche während des Ausführens eines Verfahrens zum Trennen und Aufnehmen eines elektronischen Chips 100 von einem Wafer 102 gemäß einer beispielhaften Ausführungsform erhalten werden.
Bezugnehmend auf 14 ist ein Querschnitt durch einen Zerteilungskanalrand an der Chiprückseite gezeigt. Genauer zeigt das Bezugszeichen 197 die Implantation eines Dotierstoffs 128 mittels eines Quad-Modus Implantationsprozesses. Durch eine solche geneigte Implantation des Dotierstoffs 128 kann das gezeigte Dotierungsprofil erhalten werden. Ein späterer Zerteilungskanal ist in 14 mit dem Bezugszeichen 195 angedeutet.
15 zeigt ein Ätzprofil 175, welches mittels Nassätzens der Rückseite 106 des Halbleiterkörpers 122 erhalten wird. Somit ist eine finale Rückseitengeometrie nach dem Nassätzen gezeigt. Diese Geometrie kann aufgrund einer höheren Ätzrate in dem dotierten Silizium im Vergleich mit dem nicht-dotierten Silizium erhalten werden, zum Beispiel wenn HNA als Nassätzmittel verwendet wird.
16 zeigt eine Geometrie einer Änderung, wenn der Halbleiterkörper 122 unter Verwendung einer Zerteilungsklinge 134 in dem Zerteilungskanal zerteilt wird. Wie mit dem Bezugszeichen 191 gezeigt ist, verbleibt eine gewisse Implantatsdosis oder Dotierstoff 128 bei der umlaufenden Einbuchtung 126 in dem fertig hergestellten elektronischen Chip 100. Bezugnehmend auf das Bezugszeichen 189 ist die charakteristische Form der Nassätzoberfläche gezeigt.
17 zeigt eine Draufsicht einer Unterseite eines elektronischen Chips 100, welcher gemäß einer beispielhaften Ausführungsform hergestellt ist.
Wie in 17 gezeigt ist, ist die Dotierstoffkonzentration entlang des gesamten Umfangs der Einbuchtung 126 an der Rückseite 106 des Halbleiterkörpers 122 größer als in einem zentralen Bereich an der Rückseite 106 des Halbleiterkörpers 122. Genauer erstreckt sich eine Ausdehnung „H“, entlang welcher sich der Dotierstoff 128 bei jeder Ecke des elektronischen Chips 100 in den Halbleiterkörper 122 erstreckt, größer als eine Ausdehnung „h“, entlang welcher sich der Dotierstoff 128 bei jedem Rand des elektronischen Chips 100 in den Halbleiterkörper 122 erstreckt. Wie gezeigt ist, ist der Dotierstoff 128 nur in einem umfänglichen Bereich des Halbleiterkörpers 122 neben der umfänglichen Einbuchtung 126 vorhanden. Insbesondere erstreckt sich bei der Rückseite 106 der Dotierstoff 128 in den Ecken 125 tiefer (d. h. um die Ausdehnung „H“) in ein Inneres des Halbleiterkörpers 122 als an den Rändern 127 (korrespondierend zu der Ausdehnung „h“, wobei h<H) des Halbleiterkörpers 122. Dies ist die Folge einer Implantationsgeometrie, welche in 17 mit dem Bezugszeichen 185 gezeigt ist. Somit folgt ein Eckenabrunden aufgrund einer höheren Implantationsdosis bei den Chipecken bei einem Quad-Modus Implantationsprozess.

Claims

Ein Verfahren zum Trennen eines elektronischen Chips (100) von einem Wafer (102), wobei das Verfahren aufweist: • Bilden von mindestens einem Graben (104) in einer Rückseite (106) des Wafers (102) um zumindest einen Teil des abzutrennenden elektronischen Chips (100); • Bilden einer Rückseitenmetallisierung (108), welche zumindest einen Teil der Rückseite (106) und zumindest einen Teil des mindestens einen Grabens (104) bedeckt; • Befestigen einer Haftschicht (110) eines Tapes (112) an zumindest einem Teil der Rückseitenmetallisierung (108); und • Trennen des elektronischen Chips (100) mittels Entfernens von Material von einer Vorderseite (114) des Wafers (102) entlang eines Trennungspfads (116), welcher einen Teil des mindestens einen Grabens (104) enthält, derartig, dass während des Trennens die Haftschicht (110) zumindest einen Teil des mindestens einen Grabens (104) über einer Höhe der Rückseitenmetallisierung (108) auf der Rückseite (106) füllt.
Das Verfahren gemäß Anspruch 1, wobei das Verfahren aufweist Bilden von zwei beabstandeten Gräben (104, 130) in der Rückseite (106) des Wafers (102), wobei sich jeder um zumindest einen Teil des elektronischen Chips (100) erstreckt.
Das Verfahren gemäß Anspruch 2, wobei das Verfahren aufweist Bilden der zwei beabstandeten Gräben (104, 130) parallel zueinander und/oder um einen gemeinsamen Mittelpunkt.
Das Verfahren gemäß Anspruch 2 oder 3, wobei das Verfahren aufweist Trennen des elektronischen Chips (100) entlang des Trennungspfads (116), welcher einen Bereich zwischen den zwei beabstandeten Gräben (104, 130) enthält.
Das Verfahren gemäß irgendeinem der Ansprüche 1 bis 4, wobei das Verfahren aufweist Bilden des mindestens einen Grabens (104) umfänglich geschlossen um den gesamten abzutrennenden elektronischen Chip (100).
Das Verfahren gemäß irgendeinem der Ansprüche 1 bis 5, wobei das Verfahren aufweist Bilden des mindestens einen Grabens (104) mit einer Tiefe (d), welche kleiner als oder gleich wie eine Dicke (D) der Haftschicht (110) ist.
Das Verfahren gemäß irgendeinem der Ansprüche 1 bis 6, wobei das Verfahren aufweist Bilden des mindestens einen Grabens (104) mit einer Tiefe (d) von nicht größer als 10 µm, insbesondere in einem Bereich von 3 µm bis 10 µm .
Das Verfahren gemäß irgendeinem der Ansprüche 1 bis 7, wobei das Verfahren aufweist Bilden des mindestens einen Grabens (104) mit einer Breite (w), welche kleiner als eine Breite (W) des Trennungspfads (116) ist.
Das Verfahren gemäß irgendeinem der Ansprüche 1 bis 8, wobei das Verfahren aufweist Trennen des elektronischen Chips (100) mittels einem aus der Gruppe bestehend aus Schneiden mit einer mechanischen Klinge (134) und Laserverarbeiten.
Das Verfahren gemäß Anspruch 9, wobei das Verfahren aufweist Trennen des elektronischen Chips (100) mittels Führens der mechanischen Klinge (134) durch den gesamten Wafer (102), durch die gesamte Haftschicht (110), und in eine Folie (136) des Tapes (112) unter der Haftschicht (110).
Das Verfahren gemäß irgendeinem der Ansprüche 1 bis 10, wobei das Verfahren aufweist Trennen des elektronischen Chips (100) derartig, dass die Haftschicht (110) während des Trennens den gesamten mindestens einen Graben (104) füllt.
Das Verfahren gemäß irgendeinem der Ansprüche 1 bis 11, wobei das Verfahren aufweist Bilden des mindestens einen Grabens (104) mittels Bedeckens der Rückseite (106) des Wafers (102) mit einer strukturierten Maske (118), mittels Dotierens des Wafers (102) durch die strukturierte Maske (118), und mittels Ätzens des Wafers (102) nach dem Entfernen der strukturierten Maske (118).
Das Verfahren gemäß irgendeinem der Ansprüche 1 bis 11, wobei das Verfahren aufweist Bilden des mindestens einen Grabens (104) mittels Bedeckens der Rückseite (106) des Wafers (102) mit einer strukturierten Maske (118), und mittels Ätzens des Wafers (102) durch die strukturierte Maske (118).
Das Verfahren gemäß irgendeinem der Ansprüche 1 bis 13, wobei das Verfahren aufweist Aufnehmen des getrennten elektronischen Chips (100) von dem Tape (112) nach dem Trennen.
Das Verfahren gemäß Anspruch 14, wobei das Aufnehmen des getrennten elektronischen Chips (100) aufweist Anheben des elektronischen Chips (100) von dem Tape (112) mittels mindestens einen Stifts (120), welcher eine Anhebekraft auf die Rückseite (106) des elektronischen Chips (100) ausübt.
Das Verfahren gemäß Anspruch 14 oder 15, wobei das Aufnehmen des getrennten elektronischen Chips (100) aufweist Saugen des angehobenen elektronischen Chips (100) bei der Vorderseite (114) des elektronischen Chips (100).
Das Verfahren gemäß irgendeinem der Ansprüche 1 bis 16, wobei der elektronische Chip (100) eine Dicke (L) von kleiner als 100 µm hat, insbesondere kleiner als 60 µm.
Das Verfahren gemäß irgendeinem der Ansprüche 1 bis 17, wobei der elektronische Chip (100) zum Erfahren eines vertikalen Stromflusses zwischen der Vorderseite (114) und der Rückseite (106) während des Betriebs konfiguriert ist.
Ein elektronischer Chip (100), wobei der elektronische Chip (100) aufweist: • einen Halbleiterkörper (122); • einen aktiven Bereich (124) bei einer Vorderseite (114) des Halbleiterkörpers (122); • eine Rückseitenmetallisierung (108) bei einer Rückseite (106) des Halbleiterkörpers (122); • eine umlaufende Einbuchtung (126) bei einer umlaufenden Ecke (138) des Halbleiterkörpers (122) zwischen der Rückseite (106) und Seitenwänden (123) des Halbleiterkörpers (122); und • ein Dotierstoff (128) selektiv in einem Bereich des Halbleiterkörpers (122) neben der umlaufenden Einbuchtung (126); • wobei eine Dotierstoffkonzentration entlang zumindest eines Teils eines Umfangs der Einbuchtung (126) bei der Rückseite (106) des Halbleiterkörpers (122) größer ist als in einem zentralen Abschnitt bei der Rückseite (106) des Halbleiterkörpers (122).
Der elektronische Chip (100) gemäß Anspruch 19, aufweisend zumindest eines der folgenden Merkmale: wobei der Dotierstoff (128) nur in einem umlaufenden Bereich des Halbleiterkörpers (122) neben der umlaufenden Einbuchtung (126) vorliegt; wobei sich der Dotierstoff (128) bei der Rückseite (106) bei Ecken (125) des Halbleiterkörpers (122) tiefer in ein Inneres des Halbleiterkörpers (122) erstreckt als bei Rändern (127) des Halbleiterkörpers (122); wobei die umlaufende Einbuchtung (126) bei der Rückseite (106) abgerundet ist; wobei die umlaufende Einbuchtung (126) durch einen kontinuierlich gekrümmten Oberflächenabschnitt des Halbleiterkörpers (122) begrenzt ist; wobei eine Konzentration des Dotierstoffs (128) mindestens 10¹⁷ Atome pro cm³ ist, insbesondere mindestens 10¹⁸ Atome pro cm³; wobei der elektronische Chip (100) zum Erfahren eines vertikalen Stromflusses zwischen der Vorderseite (114) und der Rückseite (106) während des Betriebs konfiguriert ist; wobei der elektronische Chip (100) eine Dicke (L) von kleiner als 100 µm hat, insbesondere kleiner als 60 µm.