DE10202904A1 - Vorrichtung und Verfahren zum parallelen und unabhängigen Test spannungsversorgter Halbleiterspeichereinrichtungen - Google Patents
Vorrichtung und Verfahren zum parallelen und unabhängigen Test spannungsversorgter HalbleiterspeichereinrichtungenInfo
- Publication number
- DE10202904A1 DE10202904A1 DE10202904A DE10202904A DE10202904A1 DE 10202904 A1 DE10202904 A1 DE 10202904A1 DE 10202904 A DE10202904 A DE 10202904A DE 10202904 A DE10202904 A DE 10202904A DE 10202904 A1 DE10202904 A1 DE 10202904A1
- Authority
- DE
- Germany
- Prior art keywords
- test
- voltage
- units
- semiconductor devices
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Die Erfindung betrifft eine Vorrichtung zum parallelen und unabhängigen Prüfen einer Mehrzahl von auf einem Wafer (10) angeordneten Halbleitereinrichtungen (14), bei der die Halbleitereinrichtungen (14) jeweils über eine steuerbare Abtrennvorrichtung (11), eine Spannungsregeleinheit (12) und eine Strombegrenzungseinheit (13) mit einer gemeinsamen Spannungsversorgungseinheit (5, 7) verbunden sind, sowie ein Verfahren zum Betrieb einer solchen Vorrichtung.
Description
- Die vorliegende Erfindung betrifft eine Vorrichtung zur gleichzeitigen und voneinander unabhängigen Prüfung einer Mehrzahl von auf einem Wafer angeordneten spannungsversorgten Halbleitereinrichtungen, umfassend eine programmierbare Prüfvorrichtung mit einer Mehrzahl von mit den Halbleitereinrichtungen verbundenen Ausgangs- und Eingangskanälen für einen Funktionstest der Halbleitereinrichtungen, mindestens eine Spannungsversorgungseinheit zur Spannungsversorgung der Halbleitereinrichtungen während des Funktionstests und mindestens eine Nadelkarte zur gleichzeitigen Kontaktierung der Mehrzahl von Halbleitereinrichtungen, wobei die Mehrzahl eine echte Teilmenge aller auf dem Wafer angeordneten Halbleitereinrichtungen ist. Ferner betrifft die Erfindung ein Verfahren zum Betrieb einer solchen Vorrichtung.
- Prüfvorrichtungen für Halbleitereinrichtungen (im Folgenden auch Prüflinge) verfügen über Spannungsversorgungseinheiten zur Versorgung der Prüflinge während des Tests, über programmierbare Steuerausgänge etwa zur Steuerung einer externen Prüfbeschaltung, sowie über programmierbare Ein- und Ausgangskanäle. Ein- und Ausgangskanäle können dabei mindestens teilweise als bidirektionale Kanäle (im Folgenden I/O-Ports) vorliegen. Über die T/O-Ports werden die zu prüfenden Halbleitereinrichtungen mit Testmustern angesteuert bzw. deren Reaktionen an die Prüfvorrichtung zurückgemeldet. Die Gesamtzahl der I/O-Ports einer programmierbaren Prüfvorrichtung lässt in der Regel den gleichzeitigen Test mehrerer Prüflinge zu.
- Werden die Halbleitereinrichtungen noch vor einem Vereinzeln auf dem gemeinsamen Wafer geprüft (Wafer-Level-Test), so wird eine Gruppe von Halbleitereinrichtungen auf dem selben Wafer mittels einer Nadelkarte gemeinsam kontaktiert und geprüft. Dabei ist jedem Prüfling an der Prüfvorrichtung ein eigener Satz von I/O-Ports sowie ein eigener Satz interner Spannungsversorgungseinheiten der Prüfvorrichtung zugeordnet.
- Im Folgenden wird dabei zur Vereinfachung davon ausgegangen, dass die Prüflinge lediglich an einem Versorgungspotential betrieben werden, doch gelten sämtliche Überlegungen für Prüflinge, die an mehr als einem Versorgungspotential betrieben werden, entsprechend.
- Eine Kontaktierung des Wafers durch die Nadelkarte erfolgt durch mechanisches Anpressen von auf der Nadelkarte angeordneten Kontaktnadeln auf Kontaktflächen, die auf der Oberfläche des Wafers vorgesehenen sind. In einem ersten Testschritt wird die Kontaktierung überprüft. In einem zweiten Testschritt wird die Halbleitereinrichtung mit einem Versorgungspotential an den Versorgungsanschlüssen und definierten Signalpegeln an den Eingängen beaufschlagt. Signalpegel und Versorgungspotential können dabei die für die Halbleitereinrichtung spezifizierten Werte überschreiten (static wafer level burn-in).
- Eine Reihe von Fehlermechanismen in der Halbleitereinrichtung äußert sich als Kurzschluss oder niederohmige Verbindung zwischen den Versorgungsanschlüssen der Halbleitereinrichtung und ist durch eine erhöhte Stromaufnahme an den Versorgungsanschlüssen detektierbar. Zur Selektion defekter Prüflinge sind in Ausgangspfaden interner Spannungsversorgungseinheiten der Prüfvorrichtung Strommessgeräte vorgesehen.
- Mit steigender Integrationsdichte und größerem Scheibendurchmesser der Wafer steigt die Anzahl der Prüflinge pro Wafer. Handelt es sich bei den Prüflingen um Halbleiterspeichereinrichtungen, so können mehr als 1000 Halbleitereinrichtungen auf einem Wafer angeordnet sein. Dagegen bleibt die Anzahl der Spannungsversorgungseinheiten in der Prüfvorrichtung aus praktischen Gründen beschränkt, da es sich bei den internen Spannungsversorgungseinheiten um präzise, programmierbare Spannungsversorgungseinheiten handelt.
- Bei einem einfachen parallelen Anschließen mehrerer Prüflinge an eine gemeinsame interne Spannungsversorgungseinheit blockiert ein defekter Prüfling mit Kurzschluss zwischen den Versorgungsanschlüssen die Prüfung aller an der gemeinsamen internen Spannungsversorgungseinheit angeschlossenen Prüflinge. Da die fehlerhafte Stromaufnahme keinem der Prüflinge innerhalb dieser Gruppe eindeutig zugeordnet werden kann, führt dieses Verfahren zu Ausbeuteverlusten.
- In der Deutschen Patentanmeldung 101 33 261.0 wird eine Prüfvorrichtung zum Test von auf einem gemeinsamen Wafer angeordneten Halbleitereinrichtungen beschrieben, bei der eine Programmsteuerung der Prüfvorrichtung während der Prüfung über programmierbare Steuerkanäle eine Schaltmatrix programmiert, über deren Schalteinrichtungen (z. B. Relais, FETs) jeweils eine Spannungsversorgungseinheit auf mehrere Prüflinge verteilt wird. Dabei kann jeder Prüfling einzeln an die Spannungsversorgungseinheit an- oder von der Spannungsversorgungseinheit abgeschaltet werden.
- Eine solche Vorrichtung ist schematisch in der Fig. 5 dargestellt. Eine Prüfvorrichtung 1 mit einer Mehrzahl interner Spannungsversorgungseinheiten 5 und Strommessgeräten 6 jeweils in den Ausgangspfaden der internen Spannungsversorgungseinheiten 5, sowie Ausgangskanälen 2 und bidirektionalen Kanälen 3 zur Stimulation der Prüflinge und Auswertung der Reaktion der Prüflinge, programmiert über Steuerkanäle 4 eine Ansteuervorrichtung 9. Über Ausgangsleitungen der Ansteuereinrichtung 9 werden Abtrennvorrichtungen 11 in Versorgungspfaden zwischen jeweils einer internen Spannungsversorgungseinheit 5 und einem Prüfling 14 gesteuert. Im gezeichneten Beispiel befinden sich dabei die Abtrennvorrichtungen 11 auf einer Nadelkarte 20, die über Kontaktnadeln 21 eine in Chipeinheiten 15 gegliederten Wafer 10 kontaktiert.
- Eine solche Vorrichtung kann beispielsweise nun so betrieben werden, dass nach einer Kontaktprüfung die an einer gemeinsamen internen oder auch externen Spannungsversorgungseinheit angeschlossenen Halbleitereinrichtungen 14 zunächst nacheinander jeweils einzeln über die Abtrennvorrichtungen 11 an die interne Spannungsversorgungseinheit 5 angeschlossen werden. Prüflinge, für die eine Stromaufnahme gemessen wird, die eine zulässige maximale Stromaufnahme überschreitet, werden für die folgenden Prüfungen über die Abtrennvorrichtungen 11 abgeschaltet.
- Bei einer solchen Anordnung können die aufwändigen, internen Spannungsversorgungseinheiten der Prüfvorrichtung durch externe Spannungsversorgungseinheiten ersetzt oder ergänzt werden. Die Anzahl der an einer gemeinsamen Spannungsversorgungseinheit anschließbaren Prüflinge ist dann nicht mehr durch einen maximalen Laststrom der internen Spannungsversorgungseinheiten begrenzt.
- Nachteilig an der in der Deutschen Patentanmeldung 101 33 261.0 beschriebenen Vorrichtung ist die sequenzielle Messung der Stromaufnahme der jeweils an einer gemeinsamen Spannungsversorgungseinheit angeschlossenen Halbleitereinrichtungen. Aufgrund von Einschwing- und Relaxationsvorgängen beträgt die Testzeit für die Stromaufnahme etwa 0,5 s. Dazu addiert sich die Umschaltzeit der Abtrennvorrichtungen von etwa 0,1 s. Bei einer Mehrzahl von 64 an einer gemeinsamen Spannungsversorgungseinheit angeschlossenen Halbleitereinrichtungen ergibt sich als Gesamtmesszeit zur Erfassung der Stromaufnahme der Prüflinge ein Wert von 38,4 s.
- Weiterhin nachteilig ist der Spannungsabfall zwischen dem Ausgang der Spannungsversorgungseinheit und den Anschlüssen des Prüflings. Dabei kann insbesondere ein Kontaktübergangswiderstand zwischen der Kontaktnadel und einer Kontaktfläche auf dem Wafer wesentliche und stark schwankende Beiträge (> 1 Ohm) liefern. Dazu addiert sich der Spannungsabfall über die Zuleitungen zur Nadelkarte.
- Wird nun zum Test des Prüflings an der unteren Grenze seines spezifizierten Betriebsspannungsbereichs (Niedrigspannungstest) die Ausgangsspannung der Spannungsversorgungseinheit auf den Wert der unteren Grenze des Betriebsspannungsbereiches eingestellt, so wird der Prüfling tatsächlich bei einer wesentlich geringeren Betriebsspannung geprüft. Dies führt in der Folge zu Ausbeuteverlusten, da die tatsächliche Testschärfe größer ist als die geforderte.
- Wird andererseits ein Niedrigspannungstest mit einer Ausgangsspannung über der unteren Grenze des Betriebsspannungsbereichs ausgeführt, so wird der Prüfling bei einer niederohmigen Kontaktierung eben nicht an der Grenze des Betriebsspannungsbereichs geprüft. Die Prüfschärfe ist dann eingeschränkt.
- In der Deutschen Patentanmeldung 101 07 180.9 wird eine Vorrichtung zur Verbesserung der Genauigkeit einer Spannungsversorgung von Speicherchips auf einem Wafer während eines Funktionstests beschrieben, bei der die Genauigkeit der Spannungsversorgung von Speicherchips auf einem Wafer durch Verlegen eines Messortes verbessert wird.
- Der Vorrichtung liegt dabei eine dem Fachmann vertraute Technik der Spannungsregelung an einer Last mit Hilfe eines Lastpfades Force und eines hochohmigen Messpfades Sense zugrunde.
- Ein solcher Aufbau ist schematisch in Fig. 4 dargestellt. Eine interne Spannungsversorgungseinheit 5 einer Prüfvorrichtung 1 versorgt über einen Lastpfad Force einen Prüfling 14. Eine Stromaufnahme wird über ein internes Strommessgerät 6 im Lastpfad Force gemessen. Das Versorgungspotential am Ort des Prüflings 14 wird über einen hochohmigen Messpfad Sense an die Spannungsversorgungseinheit 5 zurückgemeldet, die daraufhin die Spannung an ihrem Ausgang zum Lastpfad nachregelt.
- Infolge des Laststroms ergibt sich über die Zuleitungen bis zur Nadelkarte 20 und über die Kontaktwiderstände zwischen den Kontaktnadeln 21 und Kontaktflächen auf dem Wafer 10 ein Spannungsabfall. Aufgrund der Hochohmigkeit des Messpfades Sense fließt im Messpfad Sense ein sehr viel geringerer Strom. Im Messpfad Sense ergeben sich daher nur jeweils geringe Spannungsabfälle über die Übergangswiderstände der Kontaktnadeln 21 zu den Kontaktflächen auf dem Wafer 10, sowie in den Zuleitungen.
- In der beschriebenen Vorrichtung ist jede interne Spannungsversorgungseinheit der Prüfvorrichtung mit genau einer Halbleitereinrichtung verbunden.
- Werden Halbleitereinrichtungen nach einem Vereinzeln zeitlich aufwändigen Testprozeduren unterzogen (z. B. dynamic Burn-In), so werden die vereinzelten Halbleitereinrichtungen zur Beschränkung des Testaufwands üblicherweise jeweils zu einer Mehrzahl an eine einzige Spannungsversorgungseinheit angeschlossen. Diese Spannungsversorgungseinheit vermag dann üblicherweise im Kurzschlussfall eine ausreichende Stromstärke zu liefern, um einen eventuell auftretenden Kurzschluss in einer Halbleitereinrichtung nach kurzer Zeit aufzuheben, so dass der Test der anderen an der selben Spannungsversorgungseinheit angeschlossenen Halbleitereinrichtungen weitergeführt werden kann.
- Dieses Verfahren eignet sich wegen dem hohen Stromfluß über die Kontaktnadeln und den Zuführungen auf dem Wafer üblicherweise nicht für auf einem gemeinsamen Wafer angeordnete Halbleitereinrichtungen.
- Aus der U.S. 5,600,257 ist eine Vorrichtung und ein Verfahren für den gemeinsamen Test oder Burn-In aller auf einem Wafer angeordneten Halbleitereinrichtungen bekannt. Dabei werden die auf einem Produkt-Wafer angeordneten Halbleitereinrichtungen über eine Verbindungseinheit jeweils mit einem Testchip auf einem Test-Wafer verbunden. Ein Testchip kann dabei ein Spannungsregler mit Strombegrenzungsfunktion sein. Bei dieser Vorrichtung werden alle Anschlüsse auf dem Wafer in einem Schritt kontaktiert.
- Nachteilig an der in der U.S. 5,600,257 beschriebenen Vorrichtung ist der Umstand, dass für jeden Typ von Produkt- Wafer in aufwändiger Weise ein eigener Test-Wafer zur Verfügung gestellt werden muss. Insbesondere erfordert eine zuverlässige Kontaktierung bei einer hohen Zahl von Halbleitereinrichtungen auf dem Wafer mit jeweils einer hohen Zahl von Anschlüssen pro Halbleitereinrichtung einen sehr hohen mechanischen Aufwand, zum Beispiel mehrere 10 000 Kontaktnadeln für DRAMs (dynamic random access memories) auf einem 300 mm Wafer.
- Es ist daher Aufgabe der Erfindung, eine mechanisch unaufwändige Vorrichtung zur Verfügung zu stellen, mit dem eine Mehrzahl von auf einem Wafer angeordneten Halbleitereinrichtungen an einer gemeinsamen Spannungsversorgungseinheit betrieben werden kann, wobei die Halbleitereinrichtungen gleichzeitig und unabhängig voneinander geprüft werden und zugleich das Versorgungspotential am Ort der Halbleitereinrichtungen geregelt ist. Es ist weiter Aufgabe der Erfindung, ein Verfahren zum Betrieb einer solchen Vorrichtung zur Verfügung zu stellen.
- Diese Aufgabe wird bei einer Vorrichtung der Eingangs genannten Art erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst. Das die Aufgabe lösende Verfahren weist die im kennzeichnenden Teil des Patenanspruchs 12 angegebenen Merkmale auf. Vorteilhafte Weiterbildungen der Erfindung ergeben sich jeweils aus den Unteransprüchen.
- Bei einer Vorrichtung der erfindungsgemäßen Art wird also eine Mehrzahl von auf einem Wafer angeordneten Halbleitereinrichtungen über Versorgungspfade mit einer gemeinsamen Spannungsversorgungseinheit verbunden. In jedem Versorgungspfad ist eine steuerbare Spannungsregeleinheit und für jede Halbleitereinrichtung jeweils eine ausschließlich dieser einen Halbleitereinrichtung zugeordnete Strombegrenzungseinheit im Versorgungspfad vorgesehen.
- Das von der Spannungsregeleinheit zur Verfügung gestellte Versorgungspotential ist abhängig vom jeweiligen Abschnitt der Prüfung wählbar. Die Strombegrenzungseinheit stellt einen unabhängigen und gleichzeitigen Test mehrerer Halbleitereinrichtungen an einer Spannungsversorgungseinheit sicher, indem die Strombegrenzungseinheit den durch sie fließenden Versorgungsstrom in üblicher Technik begrenzt oder eine abnorme Stromaufnahme der Halbleitereinrichtung feststellt und in der Folge eine Abtrennung der betroffenen Halbleitereinrichtung von der gemeinsamen Spannungsversorgungseinheit bewirkt.
- Bei einer solchen Vorrichtung wird die Prüfung von an einer gemeinsamen Spannungsversorgungseinheit angeschlossenen Halbleitereinrichtungen durch eine an derselben Spannungsversorgungseinheit angeschlossenen Halbleitereinrichtung mit einem Kurzschluss zwischen den Versorgungsanschlüssen in keiner Weise mehr beeinflusst.
- Es ergeben sich keine weiteren Ausbeuteverluste durch das gleichzeitige Prüfen mehrerer Halbleitereinrichtungen an einer gemeinsamen Spannungsversorgungseinheit.
- In bevorzugter Weise sind die Strombegrenzungseinheiten als Strommesseinheiten ausgeführt.
- In einer ersten Ausführungsform der Erfindung weist die Strommesseinheit einen Steuerausgang auf. Überschreitet die gemessene Stromaufnahme eine maximal zulässige Stromaufnahme der Halbleitereinrichtung, dann liefert die Strombegrenzungseinheit am Steuerausgang ein Ausgangssignal, das eine im Versorgungspfad angeordnete Abtrennvorrichtung anzusteuern vermag, so dass eine defekte Halbleitereinrichtung mit Hilfe der Abtrennvorrichtung von der gemeinsamen Spannungsversorgungseinheit abgetrennt wird.
- Einer zweiten Ausführungsform gemäß sind die Strommesseinheiten jeweils über eine Strommesswertschnittstelle mit der Prüfvorrichtung verbunden. Über die Strommesswertschnittstelle werden die Messwerte für die Stromaufnahme der Halbleitereinrichtungen an die Prüfvorrichtung übermittelt. Im weiteren Prüfverlauf kann die Prüfvorrichtung über eine Ansteuereinrichtung der bekannten Art die Abtrennvorrichtung im Versorgungspfad der betroffenen Halbleitereinrichtung steuern.
- In einer weiteren Ausführungsform der Erfindung sind die Spannungsregeleinheiten mit einer gemeinsamen steuerbaren Referenzspannungsquelle verbunden. Die Steuerung der Spannungsregeleinheiten erfolgt dabei mittelbar über die Steuerung der Referenzspannungsquelle. Als Referenzspannungsquelle kann dann eine der internen, hochpräzisen und programmierbaren Versorgungseinheiten der Prüfvorrichtung dienen.
- Die Ausgangsspannung der Spannungsregeleinheiten wird in bekannter Art der Ausgangsspannung der Referenzspannungsquelle nachgeführt.
- Gemäß einer weiteren Ausführungsform der Erfindung ist jede steuerbare Spannungsregeleinheit mit einem programmierbaren Spannungsgenerator verbunden. Die Ausgangsspannung des programmierbaren Spannungsgenerators ist dabei über einen Registerwert einstellbar. Das Register seinerseits kann nun über programmierbare Steuerkanäle der Prüfvorrichtung gesetzt werden.
- Die Abtrennvorrichtungen, die steuerbaren Spannungsregeleinheiten, sowie die Strombegrenzungseinheiten können vollständig oder teilweise auf einer Nadelkarte angeordnet sein, mit der die Kontaktierung der Anschlüsse der Halbleitereinrichtungen auf dem Wafer (im Folgenden Kontaktierung des Wafers) erfolgt. Die Nadelkarte trägt Kontaktnadeln, über die elektrische Signale von und zu den Halbleitereinrichtungen auf dem Wafer übertragen werden, sowie eine mechanische Schnittstelle für flexible Verbindungsleitungen zwischen der Nadelkarte und der Prüfvorrichtung. Ein erster Nachteil an dieser Anordnung ist der Umstand, dass für jeden Wafertyp eine passende Nadelkarte vorzusehen ist. Ein zweiter Nachteil bei einer Anordnung der Spannungsregeleinheiten auf der Nadelkarte ist der Umstand, dass wegen des vagen Kontaktwiderstandes für eine präzise Versorgungspotentialführung am Prüfling auf die Force/Sense-Technik zurückgegriffen werden muss. Diese wiederum erfordert Mehraufwand, etwa durch die erhöhte Anzahl an erforderlichen Kontaktnadeln. Außerdem ist dann für jede Halbleitereinrichtung eine nur dieser Halbleitereinrichtung zugeordnete Spannungsregeleinheit vorzusehen.
- In einer bevorzugten Ausführungsform der Erfindung sind daher die steuerbaren Spannungsregeleinheiten, sowie die Strombegrenzungseinheiten, zumindest teilweise auf dem Wafer selbst angeordnet. Dies ist von besonderem Vorteil, weil ohne Verlust an Präzision für das Versorgungspotential der Halbleitereinrichtung auf einen Messpfad verzichtet werden kann, sich in jedem Fall aber eine zusätzliche Kontaktnadel pro Halbleiterchip zum Führen des Messpfades erübrigt. Ferner kann ebenfalls ohne wesentliche Einschränkung der Genauigkeit der Spannungsversorgung der Halbleitereinrichtungen eine Spannungsregeleinheit zur Regelung der Versorgungsspannung einer Mehrzahl von Halbleitereinrichtungen herangezogen werden.
- Bei einer vorteilhaften Anordnung der Abtrennvorrichtungen auf den Wafern kann die Anzahl benötigter Kontaktnadeln pro zu prüfender Halbleitereinrichtung weiter reduziert werden.
- Bevorzugterweise werden dann auch Verbindungsleitungen zwischen den Spannungsversorgungseinheiten, den Abtrennvorrichtungen, den Referenzspannungsquellen, den Spannungsregeleinheiten, der Prüfvorrichtung und den Referenzspannungsgeneratoren jeweils mindestens teilweise in Form von Bussystemen in einem Kerf zwischen den Halbleitereinrichtungen auf dem Wafer geführt. Für diese Verbindungsleitungen können dann jeweils für eine Mehrzahl von Halbleitereinrichtungen gemeinsame Anschlusseinrichtungen vorgesehen werden, so dass sich die Anzahl der Kontaktnadeln weiter verringern lässt.
- In einer anderen vorteilhaften Ausprägung der Erfindung werden die Abtrennvorrichtungen, die Spannungsregeleinheiten und die Strombegrenzungseinheiten in einer Verdrahtungsschnittstelle zwischen der Prüfvorrichtung und der Nadelkarte angeordnet. Die Verdrahtungsschnittstelle ist dabei eine Vorrichtung, über die die flexiblen Zuleitungen zu den Nadelkarten zu elektrischen Anschlusseinrichtungen für die Ein- und Ausgänge der Prüfvorrichtung geführt werden. Da die Abtrennvorrichtungen, die Spannungsregeleinheiten und die Strombegrenzungseinheiten ausschließlich in den Versorgungspfaden angeordnet sind, die für alle Typen von Prüflingen in gleicher Weise von der Verdrahtungsschnittstelle zum Wafer geführt werden, ermöglicht eine einzige derartige Verdrahtungsschnittstelle die Prüfung verschiedener Wafertypen und verschiedener Halbleitereinrichtungen. Die Spannungsregelung der Versorgungspotentiale erfolgt dann in Force/Sense-Technik, wobei jeder Halbleitereinrichtung eine Spannungsregeleinheit und jeder Spannungsregeleinheit eine einzige Halbleitereinrichtung zugeordnet ist.
- Durch das Regeln der Versorgungspotentiale am Ort der Halbleitereinrichtungen durch die Force/Sense-Technik werden Ausbeuteverluste durch das Prüfen der Halbleitereinrichtungen mit zu geringem Versorgungspotential bei einem Niedrigspannungstest vermieden.
- Bei einem Verfahren der erfindungsgemäßen Art zum gleichzeitigen und unabhängigen Prüfen einer Mehrzahl von auf einem Wafer angeordneten spannungsversorgten Halbleitereinrichtungen an mindestens einer gemeinsamen Spannungsversorgungseinheit mittels einer programmierbaren Prüfvorrichtung mit Ein- und Ausgängen für einen Funktionstest der Halbleitereinrichtungen wird nun jeweils mittels einer steuerbaren Spannungsregeleinheit das Versorgungspotential einer Halbleitereinrichtung unabhängig von der gemeinsamen Spannungsversorgungseinheit geregelt, der Strom in den Versorgungspfaden der Halbleitereinrichtung mittels einer Strombegrenzungseinheit begrenzt oder im Fehlerfall die Versorgungspfade mittels der Abtrennvorrichtung unterbrochen.
- In bevorzugter Weise erfasst die als Strommesseinheit ausgeführte Strombegrenzungseinheit die Stromaufnahme der Halbleitereinrichtung im Versorgungspfad und bewirkt bei einer gemessenen Stromaufnahme, die höher ist als eine maximal zulässige Stromaufnahme, eine Unterbrechung des Versorgungspfades mittels einer im Versorgungspfad angeordneten Abtrennvorrichtung.
- Nach einer weiteren Ausführungsform des Verfahrens werden die von den Strommesseinheiten ermittelten Messwerte über eine Strommesswertschnittstelle an die Prüfvorrichtung übertragen. Die Prüfvorrichtung vergleicht den Messwert mit einem maximal zulässigen Wert für die Stromaufnahme der Halbleitereinrichtung und bewirkt über eine Ansteuereinrichtung bekannter Art eine Unterbrechung des Versorgungspfades.
- In beiden Fällen wird eine Beeinträchtigung der Prüfung von an der selben Spannungsversorgungseinheit angeschlossenen Halbleitereinrichtungen verhindert.
- In besonders einfacher Weise erfolgt die Ansteuerung der steuerbaren Spannungsregeleinheiten über eine gemeinsame Referenzspannungsquelle. Dabei folgen die Ausgangsspannungen der Spannungsregeleinheiten in üblicher Technik der Referenzspannung der Referenzspannungsquelle. Nachteilig an diesem Verfahren ist ein eventueller Spannungsabfall in Zuführungen der Referenzspannung und damit unpräzise Versorgungspotentiale an den Halbleitereinrichtungen. Dies gilt insbesondere für eine Realisierung der Spannungsregeleinheiten auf dem Wafer, da dann die Referenzspannung über eine Kontaktnadel und eine Kontaktfläche auf dem Wafer geführt wird. Zudem kann sich der Referenzspannung jederzeit eine eingestreute Störspannung überlagern.
- Daher wird in besonders bevorzugter Weise jede der steuerbaren Spannungsregeleinheiten mit einem programmierbaren Referenzspannungsgenerator verbunden, dessen Ausgangswert über ein Register gesteuert wird. Das Register wird dabei durch die Prüfvorrichtung mittels programmierbarer Steuerkanäle gesetzt.
- Da der Wert für die Ausgangsspannung der steuerbaren Spannungsregeleinheiten digital zur Spannungsregeleinheit übertragen wird, ist dieses Verfahren weniger fehlerträchtig.
- Sowohl das erfindungsgemäße Verfahren, als auch die erfindungsgemäße Vorrichtung lassen sich von einem Fachmann auf Halbleitereinrichtungen, die im Betrieb mehr als ein Versorgungspotential benötigen, erweitern.
- Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert, wobei für einander entsprechende Bauteile die gleichen Bezugszeichen verwendet werden.
- Es zeigen:
- Fig. 1 eine schematische Darstellung der Vorrichtung nach einem ersten Ausführungsbeispiel der Erfindung,
- Fig. 2 eine schematische Darstellung der Vorrichtung nach einem zweiten Ausführungsbeispiel der Erfindung,
- Fig. 3 eine schematische Darstellung der Vorrichtung nach einem dritten Ausführungsbeispiel der Erfindung,
- Fig. 4 eine schematische Darstellung einer ersten herkömmlichen Vorrichtung,
- Fig. 5 eine schematische Darstellung einer zweiten herkömmlichen Vorrichtung.
- Die Fig. 4 und 5 wurden bereits Eingangs erläutert.
- Fig. 1 zeigt eine Prüfvorrichtung 1 zur Prüfung einer Mehrzahl von auf einem Wafer 10 angeordneten Halbleitereinrichtungen 14. Dabei bleibt die Darstellung auf die für die Erfindung wesentlichen Teile zur Prüfung einer einzelnen Halbleitereinrichtung beschränkt.
- Die Prüfvorrichtung 1 verfügt über eine Mehrzahl von Ausgangskanälen 2 und bidirektionalen Kanälen 3. Über diese Kanäle 2, 3 werden die Halbleitereinrichtungen 14 mit Testsignalen stimuliert und deren Reaktionen erfasst und ausgewertet.
- Während des Tests wird jeweils eine Mehrzahl von Halbleitereinrichtungen 14 auf einem Wafer 10 über eine gemeinsame Spannungsversorgungseinheit 7 versorgt. In dieser Darstellung ist die gemeinsame Spannungsversorgungseinheit 7 als externe Spannungsversorgungseinheit gezeigt. Im Versorgungspfad zwischen einer Halbleitereinrichtung 14 und der Spannungsversorgungseinheit 7 sind nacheinander jeweils eine Abtrennvorrichtung 11, eine Spannungsregeleinheit 12, sowie eine Strombegrenzungseinheit 13 angeordnet. In gleicher Weise sind auch in den Versorgungspfaden anderer auf dem Wafer 10 angeordnete Halbleitereinrichtungen Abtrennvorrichtungen 11, Spannungsregeleinheiten 12 und Strombegrenzungseinheiten 13 vorgesehen, auf deren Darstellung zur besseren Übersichtlichkeit verzichtet wird.
- Eine Ausgangsspannung der Spannungsregeleinheiten 12 wird über einen Ausgang der Referenzspannungsquelle 19 gesteuert. Die Referenzspannung am Ausgang der Referenzspannungsquelle 19 wiederum wird in Abhängigkeit eines Abschnitts der Prüfung (Niedrigspannungstest, Höchstspannungstest) etwa über die Prüfvorrichtung 1 vorgegeben. Die Abtrennvorrichtung 11 ist durch die Prüfvorrichtung 1 über eine Ansteuereinrichtung 9 nach bekannter Art steuerbar.
- Eine Strombegrenzungseinheit 13 misst die Stromaufnahme der Halbleitereinrichtung 14, vergleicht die Stromaufnahme mit einem zulässigen Maximalwert und trennt die Halbleitereinrichtung 14 bei einem überschreiten des zulässigen Maximalwertes mit Hilfe der Abtrennvorrichtung 11 von der gemeinsamen Spannungsversorgungseinheit 7.
- Weiterhin wird der gemessene Wert der Stromaufnahme über eine Strommesswertschnittstelle 18 an die Prüfvorrichtung 1 übertragen. Die Abtrennvorrichtung 11, die Spannungsregeleinheit 12, und die Strombegrenzungseinheit 13 sind in einer Verdrahtungsschnittstelle 22 angeordnet. Von der Verdrahtungsschnittstelle 22 führen flexible Zuleitungen 23 zu einer Nadelkarte 20. Über Kontaktnadeln 21 werden elektrische Signale von der Nadelkarte 20 zu Anschlusseinrichtungen auf dem Wafer 10 geführt.
- Fig. 2 zeigt eine Prüfvorrichtung 1 zur Prüfung einer Mehrzahl von auf einem Wafer 10 angeordneten Halbleitereinrichtungen 14. Dabei bleibt die Darstellung auf die für die Erfindung wesentlichen Teile beschränkt.
- Die Prüfvorrichtung 1 verfügt über eine Mehrzahl von Ausgangskanälen 2 und bidirektionalen Kanälen 3. Über diese Kanäle 2, 3 werden die Halbleitereinrichtungen 14 mit Testsignalen stimuliert und deren Reaktionen erfasst und ausgewertet.
- Während des Tests wird jeweils eine Mehrzahl von Halbleitereinrichtungen 14 über eine gemeinsame Spannungsversorgungseinheit 7 versorgt. In dieser Darstellung ist die gemeinsame Spannungsversorgungseinheit 7 als externe Spannungsversorgungseinheit gezeigt. Im Versorgungspfad der Halbleitereinrichtung 14 sind nacheinander jeweils eine Abtrennvorrichtung 11, eine Spannungsregeleinheit 12, sowie eine Strombegrenzungseinheit 13 angeordnet.
- Eine Ausgangsspannung der Spannungsregeleinheit 12 wird über einen Ausgang eines der Spannungsregeleinheit 12 zugeordneten Referenzspannungsgenerators 16 gesteuert. Die Ausgangsspannung des Referenzspannungsgenerators 16 wiederum wird über den Wert eines Generatorregisters 17 programmiert. Der Wert der Generatorregister 17 wird über ein gemeinsames Register 8 gesteuert. Das Register 8 kann beispielsweise über programmierbare Kontrollkanäle der Prüfvorrichtung 1 gesetzt werden. Die Abtrennvorrichtung 11 ist durch die Prüfvorrichtung 1 über eine Ansteuereinrichtung 9 nach bekannter Art steuerbar.
- Eine Strombegrenzungseinheit 13 misst die Stromaufnahme der Halbleitereinrichtung 14, vergleicht die Stromaufnahme mit einem zulässigen Maximalwert und trennt die Halbleitereinrichtung 14 bei einem Überschreiten des zulässigen Maximalwertes mit Hilfe der Abtrennvorrichtung 11 von der gemeinsamen Spannungsversorgungseinheit 7.
- Weiterhin wird der gemessene Wert der Stromaufnahme über eine Strommesswertschnittstelle 18 an die Prüfvorrichtung 1 übertragen. Zumindest Teile der aus der Abtrennvorrichtung 11, der Spannungsregeleinheit 12, der Strombegrenzungseinheit 13, dem Referenzspannungsgenerator 16 und dem Generatorregister 17 gebildeten Prüfeinheit 24 befinden sich in diesem Beispiel auf dem Wafer.
- Die in Fig. 3 dargestellte Vorrichtung unterscheidet sich von der in Fig. 2 beschriebenen Vorrichtung in der Führung der Spannungsregeleinheiten 12. Zur Steuerung der Spannungsregeleinheiten 12 wird in diesem Fall eine Referenzspannungsquelle 19 benutzt. Als Referenzspannungsquelle 19 kann dabei auch eine der präzisen internen Spannungsversorgungseinheiten der Prüfvorrichtung 1 dienen. Bezugszeichenliste 1 Prüfvorrichtung
2 Ausgangskanäle
3 bidirektionale Kanäle
4 Steuerkanäle
5 interne Spannungsversorgungseinheit
6 internes Strommessgerät
7 Spannungsversorgungseinheit
8 Register
9 Ansteuereinrichtung
10 Wafer
11 Abtrennvorrichtung
12 Spannungsregeleinheit
13 Strombegrenzungseinheit
14 Halbleitereinrichtung
15 Chipeinheit
16 Referenzspannungsgenerator
17 Generatorregister
18 Strommesswertschnittstelle
19 Referenzspannungsquelle
20 Nadelkarte
21 Kontaktnadel
22 Verdrahtungsschnittstelle
23 flexible Zuleitung
24 Prüfeinheit
Claims (17)
1. Vorrichtung zur gleichzeitigen und voneinander
unabhängigen Prüfung einer Mehrzahl von auf einem Wafer (10)
angeordneten spannungsversorgten Halbleitereinrichtungen (14),
umfassend
eine programmierbare Prüfvorrichtung (1) mit einer Mehrzahl von mit den Halbleitereinrichtungen (14) verbundenen Ausgangs- und Eingangskanälen (2, 3) für einen Funktionstest der Halbleitereinrichtungen (14),
mindestens eine Spannungsversorgungseinheit (5, 7) zur Spannungsversorgung der Halbleitereinrichtungen (14) während des Funktionstests und
mindestens eine Nadelkarte (20) zur gleichzeitigen Kontaktierung der Mehrzahl von Halbleitereinrichtungen (14), wobei die Mehrzahl eine echte Teilmenge aller auf dem Wafer (10) angeordneten Halbleitereinrichtungen (14) ist,
gekennzeichnet durch
eine Mehrzahl von jeweils in Versorgungspfaden zwischen der Spannungsversorgungseinheit (5, 7) und jeweils einer Halbleitereinrichtung (14) angeordneten steuerbaren Spannungsregeleinheiten (12) und Strombegrenzungseinheiten (13), wobei
jeweils durch die steuerbare Spannungsregeleinheit (12) ein wählbares Versorgungspotential der Halbleitereinrichtung (14) über einen Abschnitt der Prüfung geregelt und
eine Stromstärke im Versorgungspfad mittels der Strombegrenzungseinheit (13) ermittelbar und/oder beeinflussbar ist.
eine programmierbare Prüfvorrichtung (1) mit einer Mehrzahl von mit den Halbleitereinrichtungen (14) verbundenen Ausgangs- und Eingangskanälen (2, 3) für einen Funktionstest der Halbleitereinrichtungen (14),
mindestens eine Spannungsversorgungseinheit (5, 7) zur Spannungsversorgung der Halbleitereinrichtungen (14) während des Funktionstests und
mindestens eine Nadelkarte (20) zur gleichzeitigen Kontaktierung der Mehrzahl von Halbleitereinrichtungen (14), wobei die Mehrzahl eine echte Teilmenge aller auf dem Wafer (10) angeordneten Halbleitereinrichtungen (14) ist,
gekennzeichnet durch
eine Mehrzahl von jeweils in Versorgungspfaden zwischen der Spannungsversorgungseinheit (5, 7) und jeweils einer Halbleitereinrichtung (14) angeordneten steuerbaren Spannungsregeleinheiten (12) und Strombegrenzungseinheiten (13), wobei
jeweils durch die steuerbare Spannungsregeleinheit (12) ein wählbares Versorgungspotential der Halbleitereinrichtung (14) über einen Abschnitt der Prüfung geregelt und
eine Stromstärke im Versorgungspfad mittels der Strombegrenzungseinheit (13) ermittelbar und/oder beeinflussbar ist.
2. Vorrichtung nach Anspruch 1,
dadurch gekennzeichnet, dass
die Strombegrenzungseinheiten (13) als Strommesseinheiten
ausgeführt sind und jeweils eine im selben Versorgungspfad
angeordnete Abtrennvorrichtung (11) über ein Ausgangssignal
der Strombegrenzungseinheit (13) steuerbar ist.
3. Vorrichtung nach einem der Ansprüche 1 oder 2,
dadurch gekennzeichnet, dass
die Strommesseinheiten (13) über eine
Strommesswertschnittstelle (18) mit der Prüfvorrichtung (1) verbunden sind und
Messwerte der Strommesseinheiten (13) an die Prüfvorrichtung
(1) übertragbar sind.
4. Vorrichtung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, dass
jeweils eine Mehrzahl von steuerbaren Spannungsregeleinheiten
(12) mit einer gemeinsamen steuerbaren
Referenzspannungsquelle (19) verbunden ist und die Spannungsregeleinheiten (19)
durch die Referenzspannungsquelle (19) steuerbar sind.
5. Vorrichtung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, dass
jede der steuerbaren Spannungsregeleinheiten (12) mit einem
programmierbaren Spannungsgenerator (16) verbunden ist und
die programmierbaren Spannungsgeneratoren (16) über die
Prüfvorrichtung (1) programmierbar sind.
6. Vorrichtung nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, dass
die steuerbaren Spannungsregeleinheiten (12) und die
Strombegrenzungseinheiten (13) auf dem Wafer (10) angeordnet sind.
7. Vorrichtung nach Anspruch 6,
dadurch gekennzeichnet, dass
die Abtrennvorrichtungen (11) auf dem Wafer (10) angeordnet
sind.
8. Vorrichtung nach einem der Ansprüche 6 oder 7,
dadurch gekennzeichnet, dass
Verbindungsleitungen zwischen der Spannungsversorgungseinheit
(5, 7), den Abtrennvorrichtungen (11), den
Referenzspannungsquellen (19), den Spannungsregeleinheiten (12), der
Prüfvorrichtung (1) und den Referenzspannungsgeneratoren (16)
jeweils mindestens abschnittsweise als Bussysteme auf dem Wafer
(10) in einem Kerfzwischen den Halbleitereinrichtungen (14)
geführt und mit jeweils einer Mehrzahl von
Halbleitereinrichtungen (14) gemeinsamen Anschlusseinrichtungen
versehen sind.
9. Vorrichtung nach einem der Ansprüche 2 bis 5,
dadurch gekennzeichnet, dass
die Abtrennvorrichtungen (11) auf einer
Verdrahtungsschnittstelle (22) zwischen der Prüfvorrichtung (1) und einer
Nadelkarte (20) angeordnet sind, wobei auf der Nadelkarte (22)
Kontaktnadeln (21) zur Kontaktierung des Wafers (10) und
flexible Zuleitungen (23) angeordnet sind und durch die
Verdrahtungsschnittstelle (22) die flexiblen Zuleitungen (23) an die
Prüfvorrichtung (1) anschließbar sind.
10. Vorrichtung nach einem der Ansprüche 1 bis 5
dadurch gekennzeichnet, dass
die Strombegrenzungseinheiten (13) und die
Spannungsregeleinheiten (12) auf einer Verdrahtungsschnittstelle (22) zwischen
der Prüfvorrichtung (1) und einer Nadelkarte (20) angeordnet
sind, wobei auf der Nadelkarte (22) Kontaktnadeln (21) zur
Kontaktierung des Wafers (10) und flexible Zuleitungen (23)
angeordnet sind und durch die Verdrahtungsschnittstelle (22)
die flexiblen Zuleitungen (23) an die Prüfvorrichtung (1)
anschließbar sind.
11. Vorrichtung nach einem der Ansprüche 1 bis 10,
dadurch gekennzeichnet, dass
jede Spannungsregeleinheit (12) genau einer
Halbleitereinrichtung (14) zugeordnet und während eines Abschnitts der
Prüfung das Versorgungspotential jeder Halbleitereinrichtung
(14) durch die zugeordnete Spannungsregeleinheit (12) einzeln
regelbar ist.
12. Verfahren zur gleichzeitigen und voneinander unabhängigen
Prüfung einer Mehrzahl von auf einem Wafer (10) angeordneten
spannungsversorgten Halbleitereinrichtungen (14) mittels
einer programmierbaren Prüfvorrichtung (1) mit einer Mehrzahl von mit den Halbleitereinrichtungen (14) verbundenen Ausgangs- und Eingangskanälen (2, 3) für einen Funktionstest der Halbleitereinrichtungen (14),
mindestens einer Spannungsversorgungseinheit (5, 7) zur Spannungsversorgung der Halbleitereinrichtungen (14) während des Funktionstests und
mindestens einer Nadelkarte (20) zur gleichzeitigen Kontaktierung der Mehrzahl von Halbleitereinrichtungen (14), wobei die Mehrzahl eine echte Teilmenge aller auf dem Wafer (10) angeordneten Halbleitereinrichtungen (14) ist,
dadurch gekennzeichnet, dass
durch eine in einem Versorgungspfad zwischen der Spannungsversorgungseinheit (5, 7) und einer Halbleitereinrichtung (14) angeordnete steuerbare Spannungsregeleinheit (12) ein Versorgungspotential der Halbleitereinrichtung (14) unabhängig von den Spannungsversorgungseinheiten (5, 7) geregelt wird und
eine Stromaufnahme einer einzelnen Halbleitereinrichtung (14) über den Versorgungspfad (14) mittels einer Strombegrenzungseinheit (13) begrenzt oder bei einem Überschreiten einer maximal zulässigen Stromaufnahme der Versorgungspfad einer einzelnen Halbleitereinrichtung (14) unterbrochen wird.
einer programmierbaren Prüfvorrichtung (1) mit einer Mehrzahl von mit den Halbleitereinrichtungen (14) verbundenen Ausgangs- und Eingangskanälen (2, 3) für einen Funktionstest der Halbleitereinrichtungen (14),
mindestens einer Spannungsversorgungseinheit (5, 7) zur Spannungsversorgung der Halbleitereinrichtungen (14) während des Funktionstests und
mindestens einer Nadelkarte (20) zur gleichzeitigen Kontaktierung der Mehrzahl von Halbleitereinrichtungen (14), wobei die Mehrzahl eine echte Teilmenge aller auf dem Wafer (10) angeordneten Halbleitereinrichtungen (14) ist,
dadurch gekennzeichnet, dass
durch eine in einem Versorgungspfad zwischen der Spannungsversorgungseinheit (5, 7) und einer Halbleitereinrichtung (14) angeordnete steuerbare Spannungsregeleinheit (12) ein Versorgungspotential der Halbleitereinrichtung (14) unabhängig von den Spannungsversorgungseinheiten (5, 7) geregelt wird und
eine Stromaufnahme einer einzelnen Halbleitereinrichtung (14) über den Versorgungspfad (14) mittels einer Strombegrenzungseinheit (13) begrenzt oder bei einem Überschreiten einer maximal zulässigen Stromaufnahme der Versorgungspfad einer einzelnen Halbleitereinrichtung (14) unterbrochen wird.
13. Verfahren nach Anspruch 12,
dadurch gekennzeichnet, dass
in jedem Versorgungspfad jeder Halbleitereinrichtung (14) jeweils eine Abtrennvorrichtung (11) angeordnet ist, jeweils eine als Strommesseinheit ausgeführte Strombegrenzungseinheit (13) die Stromaufnahme der Halbleitereinrichtung (14) im Versorgungspfad erfasst und bei einer erfassten Stromaufnahme,
die höher als eine maximal zulässige Stromaufnahme ist, eine Unterbrechung des Versorgungspfads mittels der Abtrennvorrichtung (11) bewirkt.
in jedem Versorgungspfad jeder Halbleitereinrichtung (14) jeweils eine Abtrennvorrichtung (11) angeordnet ist, jeweils eine als Strommesseinheit ausgeführte Strombegrenzungseinheit (13) die Stromaufnahme der Halbleitereinrichtung (14) im Versorgungspfad erfasst und bei einer erfassten Stromaufnahme,
die höher als eine maximal zulässige Stromaufnahme ist, eine Unterbrechung des Versorgungspfads mittels der Abtrennvorrichtung (11) bewirkt.
14. Verfahren nach einem der Ansprüche 12 oder 13,
dadurch gekennzeichnet, dass
die Strommesseinheiten (13) über eine gemeinsame
Strommesswertschnittstelle (18) mit der Prüfvorrichtung (1) verbunden
sind und über die Strommesswertschnittstelle (18) Messwerte
der Strommesseinheiten (13) an die Prüfvorrichtung (1)
übertragen werden.
15. Verfahren nach Anspruch 14,
dadurch gekennzeichnet, dass
die Abtrennvorrichtungen (11) mittels mindestens einer von
Steuerkanälen (4) der Prüfvorrichtung (1) programmierbaren
Ansteuereinrichtung (9) steuerbar sind, in der
Prüfvorrichtung (1) die von den Strommesseinheiten (13) übertragenen
Messwerte bewertet werden und bei einer erfassten
Stromaufnahme, die höher als eine maximal zulässige Stromaufnahme
ist, eine Unterbrechung des zugeordneten Versorgungspfads
mittels der Abtrennvorrichtung (11) bewirkt wirkt.
16. Verfahren nach einem der Ansprüche 12 bis 15,
dadurch gekennzeichnet, dass
jeweils mindestens eine Mehrzahl der steuerbaren
Spannungsregeleinheiten (12) mit einer gemeinsamen
Referenzspannungsquelle (19) verbunden sind und die Spannungsregeleinheiten
(12) abhängig vom Abschnitt der Prüfung durch die
Referenzspannungsquelle (19) gesteuert werden.
17. Verfahren nach einem der Ansprüche 12 bis 15,
dadurch gekennzeichnet, dass
jede der steuerbaren Spannungsregeleinheiten (12) mit einem
programmierbaren Referenzspannungsgenerator (16) verbunden
ist und die Referenzspannungsgeneratoren (16) über die
Prüfvorrichtung (1) in Abhängigkeit eines Abschnitts der Prüfung
programmiert werden.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10202904A DE10202904B4 (de) | 2002-01-25 | 2002-01-25 | Vorrichtung und Verfahren zum parallelen und unabhängigen Test spannungsversorgter Halbleiterspeichereinrichtungen |
| US10/352,729 US6903565B2 (en) | 2002-01-25 | 2003-01-27 | Apparatus and method for the parallel and independent testing of voltage-supplied semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10202904A DE10202904B4 (de) | 2002-01-25 | 2002-01-25 | Vorrichtung und Verfahren zum parallelen und unabhängigen Test spannungsversorgter Halbleiterspeichereinrichtungen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10202904A1 true DE10202904A1 (de) | 2003-09-18 |
| DE10202904B4 DE10202904B4 (de) | 2004-11-18 |
Family
ID=27588062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10202904A Expired - Fee Related DE10202904B4 (de) | 2002-01-25 | 2002-01-25 | Vorrichtung und Verfahren zum parallelen und unabhängigen Test spannungsversorgter Halbleiterspeichereinrichtungen |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6903565B2 (de) |
| DE (1) | DE10202904B4 (de) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004017284A1 (de) * | 2004-04-07 | 2005-10-27 | Infineon Technologies Ag | Integrierte Halbleiterschaltung und Verfahren zur Prüfung der integrierten Halbleiterschaltung |
| DE102004027854A1 (de) * | 2004-06-08 | 2006-01-19 | Infineon Technologies Ag | Testvorrichtung und Verfahren zum Testen von zu testenden Schaltungseinheiten |
| DE102005005101A1 (de) * | 2005-02-04 | 2006-08-17 | Infineon Technologies Ag | Testsystem zum Testen von integrierten Schaltungen sowie ein Verfahren zum Konfigurieren eines Testsystems |
| US10073133B2 (en) | 2016-04-08 | 2018-09-11 | Infineon Technologies Ag | Current distribution device protected against over-voltage conditions |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10313872B3 (de) * | 2003-03-21 | 2004-06-09 | Infineon Technologies Ag | Integrierte Schaltung mit einer Testschaltung |
| DE10341836B4 (de) * | 2003-09-09 | 2013-05-29 | Infineon Technologies Ag | Testvorrichtung zum Testen von elektrischen Schaltungen sowie Verfahren zum parallelen Testen von elektrischen Schaltungen |
| US20060139045A1 (en) * | 2004-12-29 | 2006-06-29 | Wesley Gallagher | Device and method for testing unpackaged semiconductor die |
| US20070206797A1 (en) * | 2006-03-01 | 2007-09-06 | Skyetek, Inc. | Seamless rfid tag security system |
| US7977959B2 (en) * | 2007-09-27 | 2011-07-12 | Formfactor, Inc. | Method and apparatus for testing devices using serially controlled intelligent switches |
| CN117060366B (zh) * | 2023-08-14 | 2024-08-13 | 深圳市诚金晖精密机械有限公司 | 一种高精度程控可调电源电路 |
| FR3154502B1 (fr) | 2023-10-19 | 2025-11-28 | Idemiafrance | Dispositif pour tester une pluralité de circuits intégrés sur une galette en semi-conducteur |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6233184B1 (en) * | 1998-11-13 | 2001-05-15 | International Business Machines Corporation | Structures for wafer level test and burn-in |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4727318A (en) * | 1984-10-04 | 1988-02-23 | Sony/Tektronix Corporation | Apparatus for measuring characteristics of electronic devices |
| US5087874A (en) * | 1989-08-28 | 1992-02-11 | David Robinson | Apparatus and method for locating a short |
| US6064213A (en) * | 1993-11-16 | 2000-05-16 | Formfactor, Inc. | Wafer-level burn-in and test |
| DE4413257A1 (de) * | 1994-04-16 | 1995-10-19 | Philips Patentverwaltung | Integrierte Schaltungsanordnung mit einem EEPROM, Halbleiterscheibe mit solchen integrierten Schaltungen sowie Verfahren zur Verwendung einer solchen Halbleiterscheibe |
| US5600257A (en) | 1995-08-09 | 1997-02-04 | International Business Machines Corporation | Semiconductor wafer test and burn-in |
| US5939875A (en) * | 1997-03-17 | 1999-08-17 | Hewlett-Packard Company | Universal probe interface |
| US6339338B1 (en) * | 2000-01-18 | 2002-01-15 | Formfactor, Inc. | Apparatus for reducing power supply noise in an integrated circuit |
| DE10107180B4 (de) | 2001-02-15 | 2004-07-22 | Infineon Technologies Ag | Testsystem zur Funktionsprüfung eines Halbleiterbauelements auf einem Wafer undVerwendung des Testsystems |
| DE10133261A1 (de) | 2001-07-09 | 2003-01-30 | Infineon Technologies Ag | Vorrichtung zum unabhängigen Testen mehrerer spannungsversorgter Halbleitereinrichtungen |
-
2002
- 2002-01-25 DE DE10202904A patent/DE10202904B4/de not_active Expired - Fee Related
-
2003
- 2003-01-27 US US10/352,729 patent/US6903565B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6233184B1 (en) * | 1998-11-13 | 2001-05-15 | International Business Machines Corporation | Structures for wafer level test and burn-in |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004017284A1 (de) * | 2004-04-07 | 2005-10-27 | Infineon Technologies Ag | Integrierte Halbleiterschaltung und Verfahren zur Prüfung der integrierten Halbleiterschaltung |
| DE102004017284B4 (de) * | 2004-04-07 | 2012-06-06 | Qimonda Ag | Integrierte Halbleiterschaltung und Verfahren zur Prüfung der integrierten Halbleiterschaltung |
| DE102004027854A1 (de) * | 2004-06-08 | 2006-01-19 | Infineon Technologies Ag | Testvorrichtung und Verfahren zum Testen von zu testenden Schaltungseinheiten |
| US7276896B2 (en) | 2004-06-08 | 2007-10-02 | Infineon Technologies Ag | Test apparatus and method for testing circuit units to be tested |
| DE102004027854B4 (de) * | 2004-06-08 | 2008-05-15 | Qimonda Ag | Testvorrichtung und Verfahren zum Testen von zu testenden Schaltungseinheiten |
| DE102005005101A1 (de) * | 2005-02-04 | 2006-08-17 | Infineon Technologies Ag | Testsystem zum Testen von integrierten Schaltungen sowie ein Verfahren zum Konfigurieren eines Testsystems |
| US7427870B2 (en) | 2005-02-04 | 2008-09-23 | Infineon Technologies Ag | Test system for testing integrated circuits and a method for configuring a test system |
| US10073133B2 (en) | 2016-04-08 | 2018-09-11 | Infineon Technologies Ag | Current distribution device protected against over-voltage conditions |
Also Published As
| Publication number | Publication date |
|---|---|
| US6903565B2 (en) | 2005-06-07 |
| DE10202904B4 (de) | 2004-11-18 |
| US20030141890A1 (en) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3516755C2 (de) | ||
| DE60122066T2 (de) | Integrierte schaltung mit testinterface | |
| DE60308870T2 (de) | Kompensation von testsignalverschlechterung aufgrund einer fehlfunktion des zu testenden bauelements | |
| DE3408704C2 (de) | Verfahren zum Prüfen von starren oder flexiblen elektrischen Verbindungsnetzwerk-Schaltungen und Vorrichtung zur Durchführung des Verfahrens | |
| DE2360801C2 (de) | Schaltungsprüfeinrichtung für integrierte Schaltkreise auf Schichtschaltungsträgern | |
| DE19801557B4 (de) | Kontakt-Prüfschaltung in einer Halbleitereinrichtung | |
| DE2319011A1 (de) | Verfahren zum eektrischen pruefen eines chips untereinander verbindenden leiternetzes auf einem substrat | |
| DE2744299C2 (de) | Verfahren zum elektrischen Prüfen eines Leiterbahnmusters auf einem Substrat | |
| DE10355116B4 (de) | Ein- und Ausgangsschaltung eines integrierten Schaltkreises, Verfahren zum Testen eines integrierten Schaltkreises sowie integrierter Schaltkreis mit einer solchen Ein- und Ausgangsschaltung | |
| DE10202904B4 (de) | Vorrichtung und Verfahren zum parallelen und unabhängigen Test spannungsversorgter Halbleiterspeichereinrichtungen | |
| DE69030755T2 (de) | Verfahren und Gerät zur Prüfung von Leiterplatten mit gesteuerter Rückspeisungsbelastung | |
| DE102005005101A1 (de) | Testsystem zum Testen von integrierten Schaltungen sowie ein Verfahren zum Konfigurieren eines Testsystems | |
| DE19808664C2 (de) | Integrierte Schaltung und Verfahren zu ihrer Prüfung | |
| DE19912417B4 (de) | IC-Testgerät | |
| DE10338079A1 (de) | Testanordnung zum Testen von Halbleiterschaltungschips | |
| EP1046921B1 (de) | Anordnung zur Durchführung von Burn-In-Behandlungen von Halbleitervorrichtungen auf Waferebene | |
| DE10341836B4 (de) | Testvorrichtung zum Testen von elektrischen Schaltungen sowie Verfahren zum parallelen Testen von elektrischen Schaltungen | |
| DE10107180B4 (de) | Testsystem zur Funktionsprüfung eines Halbleiterbauelements auf einem Wafer undVerwendung des Testsystems | |
| DE10335164B4 (de) | Vorrichtung und Verfahren zum parallelen Testen von mehreren integrierten Schaltkreisen | |
| DE102006007439B4 (de) | Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen | |
| DE10146177A1 (de) | Verfahren zum Testen einer integrierten Schaltung mit einem zusätzlichen Schaltungsteil sowie integrierte Schaltung | |
| DE102023132727A1 (de) | Verfahren zum testen von halbleiterchips und prüfvorrichtung zum testen von halbleiterchips | |
| DE10243603B4 (de) | Verfahren zur Verwendung beim Trimmen, Halbleiter-Bauelement-Test-Gerät zum Durchführen des Verfahrens und Halbleiter-Bauelement-Test-System | |
| DE102021118672A1 (de) | Testsystem und -verfahren für chip-entkopplungskondensatorschaltungen | |
| EP0275094B1 (de) | Anordnung zum Prüfen von integrierten Schaltkreisen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |