DE102024118074A1

DE102024118074A1 - Support structure, electrical component and method for manufacturing an electrical component

Info

Publication number: DE102024118074A1
Application number: DE102024118074.9A
Authority: DE
Inventors: Thomas Schwarz; Michael Zitzlsperger
Original assignee: Ams Osram International GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2024-06-26
Filing date: 2024-06-26
Publication date: 2025-12-31
Also published as: WO2026002667A1

Abstract

Eine Trägerstruktur (1) für ein elektrisches Bauelement (10), umfasst einen Grundkörper (2), eine Mehrzahl von Leiterbahnen (3) an einer Hauptseite (20) des Grundkörpers (2) und eine strukturierte Deckschicht (4) an der Hauptseite (20) des Grundkörpers (2). Gemäß einer ersten Alternative bildet die strukturierte Deckschicht (4) in Sicht auf die Hauptseite (20) ein Negativbild der Leiterbahnen (3), so dass die Leiterbahnen (3) frei von der Deckschicht (4) sind. Gemäß einer zweiten Alternative bildet die strukturierte Deckschicht (4) in Sicht auf die Hauptseite (20) ein Positivbild der Leiterbahnen (3), so dass die Leiterbahnen (3) vollständig von der Deckschicht (4) bedeckt sind und Bereiche der Hauptseite (20) außerhalb der Leiterbahnen (3) frei von der Deckschicht (4) sind.
A support structure (1) for an electrical component (10) comprises a base body (2), a plurality of conductive traces (3) on a main surface (20) of the base body (2), and a structured cover layer (4) on the main surface (20) of the base body (2). According to a first alternative, the structured cover layer (4) forms a negative image of the conductive traces (3) when viewed from the main surface (20), so that the conductive traces (3) are free of the cover layer (4). According to a second alternative, the structured cover layer (4) forms a positive image of the conductive traces (3) when viewed from the main surface (20), so that the conductive traces (3) are completely covered by the cover layer (4), and areas of the main surface (20) outside the conductive traces (3) are free of the cover layer (4).

Description

Es wird eine Trägerstruktur für ein elektrisches Bauelement angegeben. Darüber hinaus wird ein elektrisches Bauelement, das insbesondere eine derartige Trägerstruktur aufweist, angegeben. Ferner wird ein Verfahren zur Herstellung eines solchen elektrischen Bauelements angegeben.A support structure for an electrical component is described. Furthermore, an electrical component that specifically incorporates such a support structure is described. Finally, a method for manufacturing such an electrical component is described.

Eine zu lösende Aufgabe besteht unter anderem darin, eine verbesserte Trägerstruktur, auf der insbesondere kleine elektrische Bauelemente aufgebracht werden können, anzugeben. Weitere zu lösende Aufgaben bestehen unter anderem darin, ein verbessertes elektrisches Bauelement sowie ein Verfahren zur Herstellung eines solchen elektrischen Bauelements anzugeben.One task to be solved is to specify an improved support structure on which, in particular, small electrical components can be mounted. Further tasks include specifying an improved electrical component and a method for manufacturing such an electrical component.

Diese Aufgaben werden durch eine Trägerstruktur mit den Merkmalen des unabhängigen Patentanspruchs 1, elektrischen Bauelementen mit den Merkmalen der unabhängigen Ansprüche 9 und 11 sowie durch ein Verfahren mit den Merkmalen des Anspruchs 14 gelöst. Vorteilhafte Weiterbildungen und weitergehende Ausführungsformen sind Gegenstand der abhängigen Ansprüche.These problems are solved by a support structure with the features of independent claim 1, electrical components with the features of independent claims 9 and 11, and by a method with the features of claim 14. Advantageous further developments and further embodiments are the subject of the dependent claims.

Gemäß zumindest einer Ausführungsform umfasst die Trägerstruktur einen Grundkörper. Der Grundkörper ist beispielsweise eine Folie. Der Grundkörper ist insbesondere vergleichsweise dünn. Eine Dicke, gemessen senkrecht zur Haupterstreckungsebene des Grundkörper, beträgt beispielsweise zwischen 50 um und 150 µm. Vorzugsweise ist der Grundkörper transparent. Zum Beispiel kann auf der Trägerstruktur ein elektrischer Chip aufgebracht werden. Beispielsweise handelt sich bei dem elektrischen Chip um ein lichtemittierendes Element wie beispielsweise ein optoelektronischer Halbleiterchip. Bevorzugt ist der Grundkörper transparent für Strahlung, die von dem optoelektronischen Halbleiterchip im bestimmungsgemäßen Betrieb emittiert wird. Der Grundkörper umfasst beispielsweise Polyethylenterephthalat (PET).According to at least one embodiment, the support structure comprises a base body. The base body is, for example, a film. The base body is particularly thin. Its thickness, measured perpendicular to the principal plane of extension of the base body, is, for example, between 50 µm and 150 µm. Preferably, the base body is transparent. For example, an electronic chip can be applied to the support structure. The electronic chip is, for example, a light-emitting element such as an optoelectronic semiconductor chip. Preferably, the base body is transparent to radiation emitted by the optoelectronic semiconductor chip during intended operation. The base body comprises, for example, polyethylene terephthalate (PET).

Gemäß zumindest einer Ausführungsform umfasst die Trägerstruktur eine Mehrzahl von Leiterbahnen an einer Hauptseite des Grundkörpers. Die Leiterbahnen sind beispielsweise mit einem Metall wie Kupfer gebildet. Die Leiterbahnen sind insbesondere eine strukturierte Metallisierung auf dem Grundkörper. Eine Dicke der Leiterbahnen, senkrecht zur Hauptseite, beträgt beispielsweise 2 µm. Die Hauptseite erstreckt sich insbesondere parallel zur Haupterstreckungsebene des Grundkörpers. Eine Breite der Leiterbahn, beispielsweise gemessen in Sicht auf die Hauptseite, beträgt beispielsweise zwischen 5 µm und 10 µm.According to at least one embodiment, the support structure comprises a plurality of conductive traces on a main surface of the base body. The conductive traces are formed, for example, with a metal such as copper. In particular, the conductive traces are a structured metallization on the base body. The thickness of the conductive traces, perpendicular to the main surface, is, for example, 2 µm. The main surface extends, in particular, parallel to the main plane of extension of the base body. The width of the conductive trace, measured, for example, in relation to the main surface, is, for example, between 5 µm and 10 µm.

Die Leiterbahnen können gitterförmig angeordnet sein. Damit ist insbesondere gemeint, dass die Leiterbahnen ein Gittermuster bilden können. Ein derartiges Gittermuster ist aus dem englischen auch als „Mesh“ bekannt. Ein Abstand Leiterbahnen, gemessen parallel zur Hauptseite, beträgt beispielsweise zwischen 100 µm und 200 µm.The conductor tracks can be arranged in a grid pattern. This means, in particular, that the conductor tracks can form a grid pattern. Such a grid pattern is also known as a "mesh." The spacing of the conductor tracks, measured parallel to the main surface, is, for example, between 100 µm and 200 µm.

Wird beispielsweise bei bestimmungsgemäßer Verwendung der Trägerstruktur ein elektrischer Chip auf der Trägerstruktur angeordnet, so kann der elektrische Chip über die Leiterbahn elektrisch kontaktiert werden.For example, if an electrical chip is placed on the carrier structure when the carrier structure is used as intended, the electrical chip can be electrically contacted via the conductor track.

Gemäß zumindest einer Ausführungsform umfasst die Trägerstruktur eine strukturierte Deckschicht an der Hauptseite des Grundkörper. Insbesondere bedeckt die Deckschicht in Sicht auf die Hauptseite des Grundkörpers den Grundkörper teilweise.According to at least one embodiment, the support structure comprises a structured cover layer on the main surface of the base body. In particular, the cover layer partially covers the base body when viewed from the main surface.

Gemäß zumindest einer Ausführungsform bildet in einer ersten Alternative die strukturierte Deckschicht in Sicht auf die Hauptseite ein Negativbild der Leiterbahnen. Das heißt, die Leiterbahnen sind frei von der Deckschicht. Insbesondere ist in Sicht auf die Hauptseite die Hauptseite vollständig von der Deckschicht zusammen mit den Leiterbahnen bedeckt, so dass der Grundkörper in dieser Ansicht nicht mehr erkennbar ist. Vorzugsweise sind alle Bereiche des Grundkörpers, die nicht von den Leiterbahnen bedeckt sind von der Deckschicht bedeckt und umgekehrt.According to at least one embodiment, in a first alternative, the structured cover layer forms a negative image of the conductor tracks when viewed from the main surface. That is, the conductor tracks are free of the cover layer. In particular, when viewed from the main surface, the main surface is completely covered by the cover layer together with the conductor tracks, so that the base body is no longer recognizable in this view. Preferably, all areas of the base body that are not covered by the conductor tracks are covered by the cover layer, and vice versa.

Gemäß zumindest einer Ausführungsform bildet in einer zweiten Alternative die strukturierte Deckschicht in Schicht auf die Hauptseite ein positives Bild der Leiterbahnen, so dass die Leiterbahnen vollständig von der Deckschicht bedeckt sind und Bereiche der Hauptseite außerhalb der Leiterbahnen frei von der Deckschicht sind. Das heißt insbesondere, dass in Sicht auf die Hauptseite die Leiterbahnen überdeckt sind, so dass die Leiterbahnen nicht mehr erkennbar sind.According to at least one embodiment, in a second alternative, the structured cover layer forms a positive image of the conductor tracks on the main surface, such that the conductor tracks are completely covered by the cover layer and areas of the main surface outside the conductor tracks are free of the cover layer. This means, in particular, that when viewed from the main surface, the conductor tracks are covered, so that the conductor tracks are no longer visible.

Gemäß zumindest einer Ausführungsform weisen die Leiterbahnen eine Anschlussstruktur mit einer ersten Anschlussstelle und einer zweiten Anschlussstelle auf. An die erste Anschlussstelle und zweite Anschlussstelle sind unterschiedliche elektrische Potenziale anlegbar. Die erste und zweite Anschlussstelle weisen insbesondere einen Abstand von höchstens 50 µm oder höchstens 25 µm auf. Der Abstand wird insbesondere parallel zur Hauptseite gemessen.According to at least one embodiment, the conductor tracks have a connection structure with a first connection point and a second connection point. Different electrical potentials can be applied to the first and second connection points. The first and second connection points are, in particular, spaced at a maximum distance of 50 µm or 25 µm. The distance is measured, in particular, parallel to the main surface.

Während der bestimmungsgemäßen Verwendung der Trägerstruktur kann im Bereich der Anschlussstruktur der elektrische Chip aufgebracht werden. Dabei wird der elektrische Chip im elektrischen Kontakt der ersten beziehungsweise zweiten Anschlussstelle gebracht. Beispielsweise bildet die erste Anschlussstelle eine Kathode und die zweite Anschlussstelle eine Anode für den elektrischen Chip oder umgekehrt. Damit kann der elektrische Chip im bestimmungsgemäßen Betrieb bestromt und kontaktiert werden. Vorteilhafterweise können elektrische Kontaktflächen des elektrischen Chips einen geringen Abstand zueinander aufweisen, da auch die Anschlussstellen einen verhältnismäßig geringen Abstand von höchstens 50 µm oder höchstens 25 µm zueinander aufweisen. Damit kann es sich bei dem elektrischen Chip beispielsweise um eine µLED oder ein Mikrosensor oder einen kleinen integrierten Schaltkreis, auch µIC genannt, handeln.During the intended use of the carrier structure, the electrical chip can be applied in the area of the connection structure. The electrical chip is then placed in the electrical The first and second contact points are brought into direct contact. For example, the first contact point forms a cathode and the second contact point an anode for the electronic chip, or vice versa. This allows the electronic chip to be powered and contacted during intended operation. Advantageously, the electrical contact surfaces of the electronic chip can be close together, as the contact points themselves are also relatively close together, at most 50 µm or 25 µm apart. Therefore, the electronic chip can be, for example, a microLED, a microsensor, or a small integrated circuit, also known as a micro-IC.

Der hier beschriebenen Trägerstruktur liegen insbesondere die folgenden technischen Überlegungen zu Grunde. Verbindungstechniken von kleinen elektrischen Bauteilen, wie beispielsweise Mikro LEDs, erfordern ein präzises Aufbringen von Kontaktmaterialien wie einem Lot, ohne dass ein Kurzschluss zwischen den Kontaktflächen auftritt. Gleichzeitig sollen die Verbindungstechniken kostengünstig sein.The following technical considerations underlie the support structure described here. Connection techniques for small electrical components, such as micro LEDs, require the precise application of contact materials like solder without causing a short circuit between the contact surfaces. At the same time, these connection techniques should be cost-effective.

Typischerweise werden anisotrop leitende Folien und Klebstoffe als Kontaktmaterial eingesetzt. Diese sind typischerweise allerdings nicht transparent und können nur durch Anwendung von Druck eine Verbindung herstellen. Alternativ kann ein Lot über einen autokatalytischen Prozess aufgebracht werden, wobei allerdings nur Zinn mit einem Schmelzpunkt von etwa 230° C abgeschieden werden kann. Eine weitere Alternative stellt ein Druckprozess dar, die mit Ritzen einer Substratsoberfläche kombiniert werden kann, um ein Umschließen der Kontaktflächen mit dem Kontaktmaterial zu ermöglichen. Dabei werden allerdings hohe Anforderungen an die Justage und genaue Prozessführung gestellt.Typically, anisotropically conductive films and adhesives are used as contact materials. However, these are usually not transparent and can only form a connection through the application of pressure. Alternatively, a solder can be applied via an autocatalytic process, although this only allows the deposition of tin with a melting point of approximately 230°C. Another alternative is a printing process, which can be combined with scoring a substrate surface to enable the contact surfaces to be encased by the contact material. However, this places high demands on alignment and precise process control.

Die hier beschriebene Trägerstruktur macht von der Idee Gebrauch, in der ersten Alternative eine Deckschicht zwischen den Leiterbahnen anzuordnen. Dabei ist die Deckschicht bevorzugt elektrisch isolierend, so dass die Leiterbahnen elektrisch voneinander getrennt werden können. Die Deckschicht kann dabei derart fein strukturiert sein, dass sie zwischen den Anschlussstellen der Trägerstruktur und zwischen Kontaktflächen des elektrischen Chips angeordnet sein kann. Damit können sowohl die Anschlussstellen als auch die Kontaktflächen elektrisch voneinander getrennt gehalten werden, und die Gefahr eines Kurzschlusses kann signifikant verringert werden.The support structure described here utilizes the idea of placing a cover layer between the conductor tracks, as in the first alternative. This cover layer is preferably electrically insulating, allowing the conductor tracks to be electrically isolated from one another. The cover layer can be so finely structured that it can be positioned between the connection points of the support structure and between the contact pads of the electronic chip. This allows both the connection points and the contact pads to be kept electrically isolated from each other, significantly reducing the risk of a short circuit.

Darüber hinaus kann durch vergleichsweises günstiges Reflow-Löten der elektrische Chip elektrisch mit der Trägerstruktur verbunden werden. Dabei wird insbesondere das elektrische Bauelement auf die Deckschicht aufgebracht und ein Zwischenraum zwischen den Kontaktflächen des Bauelements und den Anschlussstellen der Trägerstruktur wird mit einem Lot oder einer Lotpaste gefüllt. Vorteilhafterweise ist damit kein Präzisionsdruck zum Aufbringen von einem Kontaktmaterial notwendig. Gleichzeitig können Zwischenräume zwischen dem elektrischen Chip und der Trägerstruktur einfach und zuverlässig mit dem Kontaktmaterial gefüllt werden.Furthermore, the electronic chip can be electrically connected to the substrate using the relatively inexpensive reflow soldering process. In this process, the electronic component is applied to the top layer, and the gap between the component's contact pads and the substrate's connection points is filled with solder or solder paste. Advantageously, this eliminates the need for precision printing to apply a contact material. Simultaneously, gaps between the electronic chip and the substrate can be filled easily and reliably with the contact material.

Bei der Deckschicht kann es sich bei der ersten Alternative insbesondere um einen so genannten Negativ-Photolack handeln, der durch Bestrahlung durch den Grundkörper hindurch vernetzt werden kann. Bei Entwicklung des Negativ-Photolacks werden die Bereiche, die der Strahlung nicht ausgesetzt waren, entfernt. Damit ist die Strukturierung der Deckschicht besonders einfach möglich.For the top layer, the first alternative can be a so-called negative photoresist, which can be cross-linked through the substrate by irradiation. During development of the negative photoresist, the areas not exposed to radiation are removed. This makes structuring the top layer particularly easy.

In der zweiten Alternative macht die hier beschriebene Trägerstruktur von der Idee Gebrauch, die Leiterbahn mit einer Deckschicht zu beschichten. Dabei kann eine Lücke zwischen verschiedenen Bereichen der Deckschicht ausgebildet werden, so dass diese elektrisch voneinander isoliert werden können. In dieser Alternative ist die Deckschicht vorzugsweise elektrisch leitend. Bei bestimmungsgemäßer Verwendung der Trägerstruktur kann auf die Deckschicht der elektrische Chip platziert werden und elektrisch kontaktiert werden. Dabei kann durch die Lücke eine elektrische Trennung der Anschlussstellen beziehungsweise Kontaktflächen des elektrischen Chips erreicht werden.In the second alternative, the support structure described here utilizes the idea of coating the conductor track with a cover layer. A gap can be formed between different areas of the cover layer, allowing them to be electrically isolated from one another. In this alternative, the cover layer is preferably electrically conductive. When the support structure is used as intended, the electronic chip can be placed on the cover layer and electrically connected. The gap provides electrical isolation between the connection points or contact surfaces of the electronic chip.

Bei der Deckschicht kann es sich bei der zweiten Alternative insbesondere um einen so genannten Positiv-Photolack handeln, der durch Bestrahlung durch den Grundkörper hindurch geschwächt werden kann. Dabei können die Leiterbahnen als Schattenmaske dienen. Bei Entwicklung des Positiv-Photolacks werden die Bereiche, die der Strahlung ausgesetzt waren, entfernt. Damit ist die Strukturierung der Deckschicht besonders einfach möglich.In the second alternative, the top layer can be a so-called positive photoresist, which can be weakened by irradiation through the substrate. The conductive traces can then serve as a shadow mask. During the development of the positive photoresist, the areas exposed to the radiation are removed. This makes structuring the top layer particularly easy.

Gemäß zumindest einer Ausführungsform der Trägerstruktur ist zwischen den Leiterbahnen und dem Grundkörper zumindest eine Zwischenschicht angeordnet. Die Zwischenschicht kann Acryl, Silikon, Epoxid, PET, PC oder Glas umfassen. Bevorzugt ist die Zwischenschicht transparent, insbesondere für Strahlung, die im Betrieb des elektrischen Chips von dem elektrischen Chip erzeugt werden kann.According to at least one embodiment of the support structure, at least one intermediate layer is arranged between the conductive traces and the base body. The intermediate layer can comprise acrylic, silicone, epoxy, PET, PC, or glass. Preferably, the intermediate layer is transparent, particularly to radiation that may be generated by the electronic chip during its operation.

Es ist auch möglich, dass mehrere Zwischenschichten vorhanden sind. In diesem Fall kann jede der Zwischenschichten zumindest eines der oben genannten Materialien umfassen.It is also possible that multiple intermediate layers are present. In this case, each of the intermediate layers can contain at least one of the materials mentioned above.

Gemäß zumindest einer Ausführungsform der Trägerstruktur sind die Leiterbahnen zumindest teilweise in der Zwischenschicht oder in den Zwischenschichten eingebettet. Damit ist insbesondere gemeint, dass die Zwischenschicht oder die Zwischenschichten die Leiterbahnen zumindest teilweise umgibt beziehungsweise umgeben. Bei Herstellung der Leiterbahnen, kann so ein Verlauf der Leiterbahnen vorgegeben werden und die Leiterbahnen können besonders einfach herstellt werden.According to at least one embodiment of the support structure, the conductor tracks are at least partially embedded in the intermediate layer or layers. This means, in particular, that the intermediate layer or layers at least partially surround or enclose the conductor tracks. During the manufacturing process, the conductor track layout can be predetermined, and the conductor tracks can be manufactured particularly easily.

Gemäß zumindest einer Ausführungsform der Trägerstruktur sind die Leiterbahnen an einer von dem Grundköper abgewandten Seite geschwärzt. Zum Beispiel sind die Leiterbahnen mit Palladium, Titan, einem Kupfernitrid oder einem Kupferoxid beschichtet und damit geschwärzt. Vorteilhafterweise kann damit ein Risiko von Reflexen, die an einer metallenen Leiterbahn auftreten können, verringert werden. Folglich können optische Eigenschaften der Trägerstruktur verbessert werden, insbesondere in dem Fall, dass ein lichtemittierendes Element als elektrischer Chip auf die Trägerstruktur aufgebracht wird.According to at least one embodiment of the support structure, the conductor tracks are blackened on the side facing away from the base body. For example, the conductor tracks are coated with palladium, titanium, copper nitride, or copper oxide and thus blackened. Advantageously, this reduces the risk of reflections that can occur on a metallic conductor track. Consequently, the optical properties of the support structure can be improved, particularly if a light-emitting element is applied to the support structure as an electronic chip.

Bevorzugt sind sowohl die von dem Grundkörper abgewandte Seite der Leiterbahnen und eine dem Grundkörper zugewandte Seite geschwärzt, insbesondere mit zumindest einem der oben genannten Materialien.Preferably, both the side of the conductor tracks facing away from the base body and a side facing the base body are blackened, in particular with at least one of the above-mentioned materials.

Gemäß zumindest einer vorteilhaften Ausführungsform sind die Leiterbahnen allseitig geschwärzt. Das heißt, alle Außenflächen der Leiterbahnen können geschwärzt sein, insbesondere mittels zumindest einem der oben genannten Materialien. Vorteilhafterweise kann damit ein Risiko von Reflexen, die an einer metallenen Leiterbahn auftreten können, weiter verringert werden. Folglich können optische Eigenschaften der Trägerstruktur weiter verbessert werden, insbesondere in dem Fall, dass ein lichtemittierendes Element als elektrischer Chip auf die Trägerstruktur aufgebracht wird.According to at least one advantageous embodiment, the conductor tracks are blackened on all sides. That is, all outer surfaces of the conductor tracks can be blackened, in particular by means of at least one of the materials mentioned above. Advantageously, this further reduces the risk of reflections that can occur on a metallic conductor track. Consequently, the optical properties of the substrate can be further improved, especially if a light-emitting element is applied to the substrate as an electronic chip.

Gemäß zumindest einer Ausführungsform beträgt eine Breite der Leiterbahn, beispielsweise gemessen in Sicht auf die Hauptseite, beispielsweise zwischen 2 µm und 10 µm. Ferner können die Leiterbahnen regelmäßig und gitterförmig angeordnet sein. Damit ist insbesondere gemeint, dass die Leiterbahnen ein regelmäßiges Gittermuster bilden können. In einem regelmäßigen Gittermuster sind vorzugsweise die Leiterbahnen zumindest bereichsweise äquidistant. Ein derartiges Gittermuster ist aus dem Englischen auch als „Mesh“ bekannt. Ein Abstand Leiterbahnen, gemessen parallel zur Hauptseite, beträgt in dem Gittermuster beispielsweise zwischen 100 µm und 200 µm.According to at least one embodiment, the width of the conductor track, measured, for example, in relation to the main surface, is between 2 µm and 10 µm. Furthermore, the conductor tracks can be arranged regularly and in a grid pattern. This means, in particular, that the conductor tracks can form a regular grid pattern. In a regular grid pattern, the conductor tracks are preferably equidistant, at least in certain areas. Such a grid pattern is also known as a "mesh." The spacing of the conductor tracks, measured parallel to the main surface, is, for example, between 100 µm and 200 µm in the grid pattern.

Gemäß der vorliegenden Ausführungsform sind die Leiterbahnen, im Verhältnis zu ihrem Abstand zueinander, verhältnismäßig schmal. Vorteilhafterweise ist dadurch die Trägerstruktur im Wesentlichen transparent, insbesondere wenn für den Grundkörper transparente oder durchsichtige Materialien verwendet werden. Das heißt insbesondere, dass für einen menschlichen Beobachter die Trägerstruktur transparent oder durchsichtig erscheinen kann. Insbesondere eine gleichmäßige, gitterförmige Anordnung der Leiterbahnen ein transparenter Eindruck geschaffen werden, da Bereiche mit vergleichsweise eng zueinander angeordneten Leiterbahnen für den menschlichen Beobachter dunkler erscheinen können.According to the present embodiment, the conductor tracks are relatively narrow compared to their spacing. Advantageously, this makes the support structure essentially transparent, particularly when transparent or see-through materials are used for the base body. This means, in particular, that the support structure can appear transparent or see-through to a human observer. A uniform, grid-like arrangement of the conductor tracks, in particular, creates a transparent impression, since areas with comparatively closely spaced conductor tracks may appear darker to the human observer.

Wird im Anwendungsfall auf der Trägerstruktur ein elektrisches Bauteil wie ein Chip oder ein optoelektronisches Bauteil wie ein optoelektronischer Halbleiterchip, zum Beispiel eine µLED, mit verhältnismäßig kleinen räumlichen Abmessungen auf der Trägerstruktur angeordnet, kann Bauelement aus Trägerstruktur und Chip transparent erscheinen.In the application case, if an electrical component such as a chip or an optoelectronic component such as an optoelectronic semiconductor chip, for example a µLED, with relatively small spatial dimensions is arranged on the support structure, the component consisting of the support structure and the chip can appear transparent.

Gemäß zumindest einer Ausführungsform der Trägerstruktur ist die Deckschicht transparent. Insbesondere ist die Deckschicht transparent für Strahlung, die im Betrieb von dem elektrischen Chip erzeugt werden kann, beispielsweise wenn der elektrische Chip ein lichtemittierendes Element ist. Damit können vorteilhafterweise optische Eigenschaften der Trägerstruktur verbessert werden.According to at least one embodiment of the support structure, the top layer is transparent. In particular, the top layer is transparent to radiation that can be generated by the electronic chip during operation, for example, if the electronic chip is a light-emitting element. This advantageously improves the optical properties of the support structure.

Gemäß zumindest einer Ausführungsform der Trägerstruktur ist gemäß der ersten Alternative die Deckschicht ein Negativ-Photolack oder ein Silikon oder ein Epoxid. Bevorzugt ist die Deckschicht in dieser Alternative elektrisch isolierend. Vorteilhafterweise lassen sich durch eine elektrisch isolierende Deckschicht Leiterbahnen, die an die unterschiedlichen Potentiale anlegbar sind, elektrisch voneinander trennen.According to at least one embodiment of the support structure, the top layer is a negative photoresist, a silicone, or an epoxy resin, as described in the first alternative. Preferably, the top layer in this alternative is electrically insulating. Advantageously, an electrically insulating top layer allows conductive traces that can be applied to different potentials to be electrically separated from one another.

Gemäß zumindest einer Ausführungsform der Trägerstruktur ist gemäß der zweiten Alternative die Deckschicht ein elektrisch leitfähiger Positiv-Photolack. Vorteilhafterweise kann damit ein elektrischer Chip direkt an die Deckschicht elektrisch angeschlossen werden. Das heißt, auf ein Kontaktmaterial wie ein Lot oder dergleichen, kann verzichtet werden.According to at least one embodiment of the support structure, the top layer in the second alternative is an electrically conductive positive photoresist. Advantageously, this allows an electronic chip to be directly connected to the top layer. This means that a contact material such as solder or the like is not required.

Es wird des Weiteren ein elektronisches Bauelement angegeben. Das elektrische Bauelement kann eine hier beschriebene Trägerstruktur umfassen. Das heißt, sämtliche für die Trägerstruktur offenbarten Merkmale sind auch die, die das elektronische Bauelement offenbart und umgekehrt.Furthermore, an electronic component is specified. The electronic component can comprise a support structure described herein. That is, all features disclosed for the support structure are also those disclosed for the electronic component, and vice versa.

Gemäß zumindest einer ersten Ausführungsform des elektrischen Bauelements weist das elektrische Bauelement eine hier beschriebene Trägerstruktur gemäß der ersten Alternative auf. Ferner weist das elektrische Bauelement mindestens einen elektronischen Chip auf.According to at least one first embodiment of the electrical component, the electrical component has a support structure as described herein according to the first alternative. Furthermore, the electrical component has at least one electronic chip.

Der elektronische Chip weist insbesondere eine erste elektrische Kontaktfläche und eine zweite elektrische Kontaktfläche auf. Die erste elektrische Kontaktfläche ist beispielsweise eine Anode und die zweite elektrische Kontaktfläche beispielsweise eine Kathode des elektrischen Chips oder umgekehrt. Die erste und zweite Kontaktfläche sind beispielsweise jeweils mit einem Metall gebildet.The electronic chip has, in particular, a first electrical contact surface and a second electrical contact surface. The first electrical contact surface is, for example, an anode and the second electrical contact surface, for example, a cathode of the electronic chip, or vice versa. The first and second contact surfaces are each formed, for example, from a metal.

Die erste elektrische Kontaktfläche ist bevorzugt mit der ersten Anschlussstelle der Anschlussstruktur der Trägerstruktur elektrisch verbunden. Die zweite elektrische Kontaktfläche ist bevorzugt mit der zweiten Anschlussstelle der Anschlussstruktur der Trägerstruktur elektrisch verbunden. Über die Trägerstruktur kann damit der elektrische Chip im Betrieb bestromt und kontaktiert werden.The first electrical contact surface is preferably electrically connected to the first connection point of the support structure's connection element. The second electrical contact surface is preferably electrically connected to the second connection point of the support structure's connection element. The support structure thus allows the electrical chip to be powered and contacted during operation.

Bevorzugt ist zumindest ein Teil der Deckschicht zwischen der ersten und zweiten Kontaktfläche angeordnet. Weiter bevorzugt trennt dieser Teil der Deckschicht die erste und zweite Kontaktfläche elektrisch voneinander. Beispielsweise ist die Deckschicht in einem Raum zwischen der ersten und zweiten Kontaktfläche an einer Seite des elektrischen Chips angeordnet, die der Trägerstruktur zugewandt ist. An dieser Seite sind bevorzugt auch die erste und zweite Kontaktfläche angeordnet. Vorzugsweise ist die Deckschicht in dieser Ausführungsform elektrisch isolierend.Preferably, at least a portion of the cover layer is arranged between the first and second contact surfaces. More preferably, this portion of the cover layer electrically separates the first and second contact surfaces from each other. For example, the cover layer is arranged in a space between the first and second contact surfaces on a side of the electronic chip facing the substrate. Preferably, the first and second contact surfaces are also arranged on this side. In this embodiment, the cover layer is preferably electrically insulating.

In einer bevorzugten Weiterbildung der ersten Ausführungsform des elektrischen Bauelements ist zwischen der ersten Kontaktfläche und der ersten Anschlussstelle sowie zwischen der zweiten Kontaktfläche und der zweiten Anschlussstelle ein Kontaktmaterial angeordnet. Bei dem Kontaktmaterial handelt es sich beispielsweise um ein Lot, eine Lotpaste oder einen elektrisch leitfähigen Kleber.In a preferred embodiment of the first electrical component, a contact material is arranged between the first contact surface and the first connection point, as well as between the second contact surface and the second connection point. The contact material is, for example, solder, solder paste, or an electrically conductive adhesive.

Beispielsweise weist die Deckschicht eine größere Dicke auf als die Leiterbahnen. Damit kann sich zwischen den Leiterbahnen und dem elektrischen Chip ein Zwischenraum bilden, wenn der elektrische Chip auf die Deckschicht aufgesetzt wird. Dieser Zwischenraum wird vorzugsweise durch das Kontaktmaterial gefüllt, um eine elektrische Verbindung zwischen dem elektrischen Chip und den Leiterbahnen herzustellen und den Zwischenraum auszufüllen.For example, the top layer has a greater thickness than the conductor tracks. This allows a gap to form between the conductor tracks and the electronic chip when the chip is placed on the top layer. This gap is preferably filled by the contact material to establish an electrical connection between the electronic chip and the conductor tracks and to fill the gap.

Während der Herstellung des elektrischen Bauelements wird das Kontaktmaterial beispielsweise in flüssiger Form oder in zähflüssiger Form aufgebracht und dringt bevorzugt in den Zwischenraum vor. Anschließend kann das Kontaktmaterial ausgehärtet oder umschmolzen werden, um den Zwischenraum zu füllen und die elektrische Verbindung zwischen Leiterbahnen und elektrischen Chip herzustellen. Dabei kann dem Kontaktmaterial beispielsweise ein Lösungsmittel entzogen werden, insbesondere wenn das Kontaktmaterial eine Lotpaste ist, in der Lotkugeln in einem Flussmittel-Material beziehungsweise Lösungsmittel gelöst sind.During the manufacturing of the electrical component, the contact material is applied, for example, in liquid or viscous form, and preferentially penetrates the gap. The contact material can then be hardened or remelted to fill the gap and establish the electrical connection between the conductor tracks and the electronic chip. In this process, a solvent can be removed from the contact material, particularly if the contact material is a solder paste in which solder balls are dissolved in a flux or solvent.

Gemäß zumindest einer zweiten Ausführungsform des elektrischen Bauelements weist das elektrische Bauelement eine hier beschriebene Trägerstruktur gemäß der zweiten Alternative auf. Ferner weist das elektrische Bauelement mindestens einen elektronischen Chip auf.According to at least one second embodiment of the electrical component, the electrical component has a support structure as described herein in the second alternative. Furthermore, the electrical component has at least one electronic chip.

Bevorzugt ist zumindest ein Teil der Deckschicht zwischen der ersten Kontaktfläche und der ersten Anschlussstelle sowie zwischen der zweiten Kontaktfläche und der zweiten Anschlussstelle angeordnet. Weiter bevorzugt ist die Deckschicht elektrisch leitfähig.Preferably, at least a portion of the covering layer is arranged between the first contact surface and the first connection point, as well as between the second contact surface and the second connection point. Furthermore, the covering layer is preferably electrically conductive.

Vorteilhafterweise kann bei der zweiten Ausführungsform der elektrische Chip direkt auf der Deckschicht platziert werden und eine elektrisch leitfähige Verbindung zwischen dem Chip und den Leiterbahnen über die elektrisch leitfähige Deckschicht erreicht werden.Advantageously, in the second embodiment, the electrical chip can be placed directly on the top layer and an electrically conductive connection between the chip and the conductor tracks can be achieved via the electrically conductive top layer.

Gemäß zumindest einer Weiterbildung der ersten oder zweiten Ausführungsform des elektrischen Bauelements ist ein Abstand zwischen der ersten und zweiten Kontaktfläche höchstens 50 µm oder höchstens 25 µm. Der Abstand wird beispielsweise parallel zu einer Seite des elektrischen Chips gemessen, die der Trägerstruktur zugewandt ist.According to at least one further development of the first or second embodiment of the electrical component, the distance between the first and second contact surfaces is at most 50 µm or at most 25 µm. The distance is measured, for example, parallel to a side of the electrical chip facing the support structure.

Die hier beschriebene Trägerstruktur erlaubt es den elektrischen Chip trotz des verhältnismäßig kleinen Abstands zwischen den Kontaktflächen zuverlässig elektrisch anzuschließen. In der ersten Ausführungsform wird eine elektrische Isolation zwischen den Anschlussstellen der Anschlussstruktur der Trägerstruktur sowie zwischen den Kontaktflächen mittels der Deckschicht erreicht. In der zweiten Ausführungsform kann der elektrische Chip direkt auf der Deckschicht aufgebracht werden, weshalb ein aufwendiger Verbindungsprozess zwischen elektrischem Chip und Trägerstruktur vorteilhafterweise entfällt.The support structure described here allows the electronic chip to be reliably electrically connected despite the relatively small distance between the contact surfaces. In the first embodiment, electrical insulation between the connection points of the support structure and between the contact surfaces is achieved by means of the cover layer. In the second embodiment, the electronic chip can be applied directly to the cover layer, thus advantageously eliminating a complex bonding process between the electronic chip and the support structure.

Gemäß zumindest einer Weiterbildung der ersten oder zweiten Ausführungsform des elektrischen Bauelements ist der elektrische Chip ein optoelektronischer Halbleiterchip, der zur Emission elektromagnetischer Strahlung ausgebildet ist. Insbesondere weist der optoelektronische Halbleiterchip einen Halbleiterkörper mit einer aktiven Zone auf, in der im bestimmungsgemäßen Betrieb die elektromagnetische Strahlung erzeugt wird. Bevorzugt basiert der Halbleiterkörper auf einem III-V-Verbindungshalbleiterleiter. Der optoelektronische Halbleiterchip kann zur Emission von Strahlung im sichtbaren Bereich des elektromagnetischen Spektrums, zur Emission von Infrarotstrahlung oder zur Emission von UV-Strahlung eingerichtet sein. Gemäß zumindest einer Weiterbildung der ersten oder zweiten Ausführungsform des elektrischen Bauelements ist der elektronische Chip eine µLED. Bevorzugt ist der elektronische Chip eine horizontale µLED, auch als hµLED bezeichnet. Der elektronische Chip ist zum Beispiel als Flip-Chip ausgebildet.According to at least one further development of the first or second embodiment of the electrical component, the electronic chip is an optoelectronic semiconductor chip configured to emit electromagnetic radiation. In particular, the optoelectronic semiconductor chip has a semiconductor body with an active zone in which the electromagnetic radiation is generated during intended operation. Preferably, the semiconductor body is based on a III-V compound semiconductor. The optoelectronic semiconductor chip can be configured to emit radiation in the visible region of the electromagnetic spectrum, infrared radiation, or ultraviolet radiation. According to at least one further development of the first or second embodiment of the electrical component, the electronic chip is a microLED. Preferably, the electronic chip is a horizontal microLED, also referred to as an hµLED. The electronic chip is, for example, configured as a flip chip.

Als breite Definition könnte man eine µLED oder Mikro-LED als beliebige Leuchtdiode (engl. „light emitting diode“, abgekürzt „LED“) - i.A. nicht Laser - mit besonders kleiner Größe sehen.As a broad definition, a µLED or micro-LED could be seen as any light-emitting diode (abbreviated "LED") - generally not a laser - with a particularly small size.

Im Regelfall - dies ist neben der Größe auch ein sehr bedeutendes Kriterium - ist bei Mikro-LEDs ein Aufwachssubstrat entfernt, so dass typische Höhen solcher Mikro-LEDs beispielsweise im Bereich von 1,5 µm bis 20 µm liegen.As a rule - this is also a very important criterion besides size - a growth substrate is removed in micro-LEDs, so that typical heights of such micro-LEDs are, for example, in the range of 1.5 µm to 20 µm.

Grundsätzlich muss eine Mikro-LED nicht unbedingt eine rechteckige Strahlungsemissionsfläche aufweisen. Generell könnte z.B. eine LED mit einer Strahlungsemissionsfläche, bei der in Draufsicht auf die Schichten des Halbleiterkörpers jede laterale Erstreckung der Strahlungsemissionsfläche kleiner oder gleich 100 µm oder kleiner oder gleich 70 µm ist.In principle, a micro-LED does not necessarily have to have a rectangular emission surface. Generally, for example, an LED could have an emission surface where, when viewed from above, each lateral extent of the emission surface is less than or equal to 100 µm or less than or equal to 70 µm.

Beispielsweise wird bei rechteckigen Mikro-LEDs häufig eine Kantenlänge - insbesondere in Draufsicht auf die Schichten des Schichtstapels - kleiner oder gleich 70 µm oder kleiner oder gleich 50 µm als Kriterium genannt.For example, for rectangular micro-LEDs, an edge length of less than or equal to 70 µm or less than or equal to 50 µm is often cited as a criterion, especially when looking at the layers of the layer stack from above.

Meistens werden derartige Mikro-LEDs auf Wafern mit - für die µLED zerstörungsfrei - lösbaren Haltestrukturen bereitgestellt.Most of these micro-LEDs are provided on wafers with holding structures that can be removed without damaging the µLED.

Als Anwendungen von Mikro-LEDs kommen derzeit vor allem Displays in Betracht. Dabei bilden die Mikro-LEDs Pixel oder Subpixel aus und emittieren Licht einer definierten Farbe. Durch die kleine Pixelgröße und eine hohe Dichte mit geringem Abstand eignen sich Mikro-LEDs unter anderem für kleine monolithische Displays für AR-Anwendungen, insbesondere Datenbrillen. Zudem wird an weiteren Anwendungen gearbeitet, insbesondere der Anwendung in der Datenkommunikation oder auch pixelierte Beleuchtungsanwendungen.Currently, the primary application for micro-LEDs is in displays. Micro-LEDs form pixels or subpixels and emit light of a defined color. Due to their small pixel size and high density with close spacing, micro-LEDs are suitable for small monolithic displays for AR applications, particularly smart glasses. Further applications are also being developed, especially in data communication and pixelated lighting applications.

In der Literatur findet man verschiedene Schreibweisen für Mikro-LED, z.B. µLED, µ-LED, uLED, u-LED oder Micro Light Emitting Diode.In the literature you will find various spellings for micro-LED, e.g. µLED, µ-LED, uLED, u-LED or Micro Light Emitting Diode.

Es ist alternativ möglich, dass der elektronische Chip ein Mikrosensor oder ein µIC ist.Alternatively, the electronic chip could be a microsensor or a µIC.

Gemäß zumindest einer Weiterbildung der ersten oder zweiten Ausführungsform des elektrischen Bauelements ist an einer von dem Grundkörper beziehungsweise der Trägerstruktur abgewandten Seite des elektrischen Chips zumindest eine Schutzschicht aufgebracht. Bevorzugt ist die Schutzschicht transparent, insbesondere in dem Fall, dass im Betrieb von dem elektrischen Chip Strahlung emittiert wird.According to at least one further development of the first or second embodiment of the electrical component, at least one protective layer is applied to a side of the electrical chip facing away from the base body or the support structure. Preferably, the protective layer is transparent, particularly if the electrical chip emits radiation during operation.

Die Schutzschicht kann Acryl, Silikon, Epoxid, PET, PC, PMMA oder Glas umfassen. Durch die Schutzschicht kann der elektrische Chip vor Umwelteinflüssen geschützt werden.The protective layer can consist of acrylic, silicone, epoxy, PET, PC, PMMA, or glass. This protective layer shields the electronic chip from environmental influences.

Es ist möglich, dass sich die Schutzschicht auf die Trägerstruktur erstreckt. Beispielsweise bedeckt die Schutzschicht die Trägerstruktur und/oder den elektrischen Chip mit Blick auf die Hauptseite des Grundkörpers. Vorteilhafterweise kann damit auch die Trägerstruktur vor Umwelteinflüssen geschützt werden.It is possible for the protective layer to extend onto the substrate. For example, the protective layer covers the substrate and/or the electronic chip facing the main surface of the substrate. Advantageously, this also protects the substrate from environmental influences.

Gemäß zumindest einer Weiterbildung der ersten oder zweiten Ausführungsform des elektrischen Bauelements sind auf der Trägerstruktur mehrere elektronische Chips montiert. Beispielsweise umfasst die Trägerstruktur mehrere Anschlussstrukturen, wobei jede Anschlussstruktur einem elektronischen Chip zugeordnet ist. Beispielsweise sind die elektronischen Chips an Knotenpunkten eines regelmäßigen Gitters angebracht.According to at least one further development of the first or second embodiment of the electrical component, several electronic chips are mounted on the support structure. For example, the support structure comprises several connection structures, each connection structure being assigned to an electronic chip. For example, the electronic chips are attached to the nodes of a regular grid.

Die mehreren elektronischen Chips können verschiedene Arten von Chips umfassen. So können zum Beispiel einige der elektronischen Chips µLEDs und mindestens ein elektronischer Chip kann ein µIC, beispielsweise zur Steuerung der µLED sein. Ebenso ist es möglich, dass alle elektronischen Chips µLEDs oder µICs sind.The multiple electronic chips can comprise different types of chips. For example, some of the electronic chips could be microLEDs, and at least one electronic chip could be a micro-IC, for instance, for controlling the microLEDs. It is also possible that all the electronic chips are either microLEDs or micro-ICs.

Es wird des Weiteren ein Verfahren zur Herstellung eines elektrischen Bauelements angegeben. Mit dem Verfahren kann insbesondere ein hier beschriebenes elektrisches Bauelement hergestellt werden. Das heißt, sämtliche für das elektrische Bauelement und die Trägerstruktur offenbarten Merkmale sind auch für das Verfahren offenbart und umgekehrt.Furthermore, a method for manufacturing an electrical component is disclosed. In particular, the electrical component described herein can be manufactured using this method. That is to say, all features disclosed for the electrical component and the support structure are also disclosed for the method, and vice versa.

In mindestens einer Ausführungsform des Verfahrens wird ein Grundkörper mit einer Mehrzahl von Leiterbahnen an einer Hauptseite des Grundkörpers bereitgestellt.In at least one embodiment of the method, a base body with a plurality of conductor tracks is provided on a main side of the base body.

In einem nachfolgenden Schritt des Verfahrens wird ein Deckmaterial auf der Hauptseite des Grundkörpers aufgebracht. Das Deckmaterial ist beispielsweise zähflüssig. Das Deckmaterial kann zu der Deckschicht strukturiert oder ausgehärtet werden. Das Deckmaterial ist zum Beispiel ein Photolack, der entwickelt werden kann.In a subsequent step of the process, a coating material is applied to the main surface of the substrate. This coating material is, for example, viscous. It can be textured or cured to form a coating layer. The coating material could, for example, be a photoresist that can be developed.

In einem Schritt des Verfahrens wird zumindest ein elektronischer Chip auf dem Grundkörper aufgebracht. Der Chip kann direkt oder indirekt auf dem Grundkörper aufgebracht werden.In one step of the process, at least one electronic chip is applied to the substrate. The chip can be applied directly or indirectly to the substrate.

In einem Schritt des Verfahrens wird das Deckmaterial zu der Deckschicht strukturiert. Dabei wird das Deckmaterial durch den Grundkörper hindurch bestrahlt. Das heißt, der Grundkörper wird aus einer Richtung gegenüberliegend der Hauptseite bestrahlt. Der Grundkörper ist bevorzugt transparent für Strahlung, mit der das Deckmaterial bestrahlt wird. Bei der Strahlung handelt es sich beispielsweise um UV-Strahlung.In one step of the process, the coating material is structured to form the coating layer. During this process, the coating material is irradiated through the base material. This means the base material is irradiated from a direction opposite the main surface. The base material is preferably transparent to the radiation used to irradiate the coating material. This radiation is, for example, UV radiation.

Gemäß zumindest einer Ausführungsform des Verfahrens wird der Schritt des Aufbringens des zumindest einen elektrischen Chips vor dem Strukturieren des Deckmaterials ausgeführt. Das heißt insbesondere, der Chip wird auf das Deckmaterial aufgebracht. Insbesondere wird der elektronische Chip auf einer von dem Grundkörper abgewandte Seite des Deckmaterials aufgebracht.According to at least one embodiment of the method, the step of applying the at least one electronic chip is performed before structuring the cover material. In particular, the chip is applied to the cover material. Specifically, the electronic chip is applied to a side of the cover material facing away from the base body.

Gemäß einer alternativen Ausführungsform zu der eben angegebenen Ausführungsform wird der Schritt des Strukturierens des Deckmaterials vor dem Aufbringen des elektronischen Chips ausgeführt. Das heißt insbesondere, der Chip wird auf die Deckschicht aufgebracht. Insbesondere wird der elektronische Chip auf einer von dem Grundkörper abgewandte Seite der Deckschicht aufgebracht.According to an alternative embodiment to the embodiment just described, the step of structuring the cover material is performed before the electronic chip is applied. In particular, the chip is applied to the cover layer. Specifically, the electronic chip is applied to a side of the cover layer facing away from the base body.

Durch das Aufbringen des Chips auf das strukturierte Deckmaterial beziehungsweise die Deckschicht kann das Risiko eines Verrutschens oder einer Dejustage des Chips während des Strukturierens, insbesondere des Entwickelns des Deckmaterials zu der Deckschicht verringert werden.By applying the chip to the structured cover material or cover layer, the risk of the chip slipping or becoming misaligned during structuring, especially during the development of the cover material into the cover layer, can be reduced.

Gemäß zumindest einer Ausführungsform des Verfahrens wird die strukturierte Deckschicht derart ausgebildet, dass die Deckschicht ein Negativbild der Leiterbahnen bildet, in Sicht auf die Hauptseite.According to at least one embodiment of the method, the structured cover layer is designed such that the cover layer forms a negative image of the conductor tracks, in view of the main side.

Zum Beispiel handelt es sich bei dem Deckmaterial um einen Negativ-Photolack. Durch Bestrahlung wird das Deckmaterial vernetzt in Bereichen, die der Strahlung ausgesetzt sind. For example, the topcoat material is a negative photoresist. Irradiation causes the topcoat material to cross-link in the areas exposed to the radiation.

Dabei bilden die Leiterbahnen insbesondere eine Schattenmaske für das Deckmaterial. Beim Entwickeln des Fotolacks verbleiben vernetzte Bereich auf dem Grundkörper.The conductive traces primarily form a shadow mask for the top layer. During the development of the photoresist, cross-linked areas remain on the substrate.

Insbesondere wird dabei ein elektrisches Bauelement gemäß der ersten Ausführungsform hergestellt.In particular, an electrical component is manufactured according to the first embodiment.

Gemäß zumindest einer Ausführungsform des Verfahrens steht nach dem Strukturieren des Deckmaterials und/oder nach dem Aufbringen des Chips der elektronische Chip ausschließlich über die Deckschicht in Kontakt mit dem Grundkörper. In einem Schritt, der nach dem Strukturieren des Deckmaterials nachfolgt, wird ein Zwischenraum zwischen dem Grundkörper und dem elektronischen Chip mit einem Kontaktmaterial gefüllt, so dass der elektronische Chip elektrisch leitfähig mit den Leiterbahnen verbunden wird. Insbesondere wird der elektronische Chip elektrisch leitfähig mit der Anschlussstruktur der Trägerstruktur verbunden. Beispielsweise wird die erste Kontaktfläche des elektronischen Chips mit der ersten Anschlussstelle der Anschlussstruktur verbunden und die zweite Kontaktfläche des elektronischen Chips wird mit der zweiten Anschlussstelle der Anschlussstruktur verbunden.According to at least one embodiment of the method, after structuring the cover material and/or after depositing the chip, the electronic chip is in contact with the substrate exclusively via the cover layer. In a subsequent step following the structuring of the cover material, a gap between the substrate and the electronic chip is filled with a contact material, thus electrically connecting the electronic chip to the conductor tracks. In particular, the electronic chip is electrically connected to the terminal structure of the substrate. For example, the first contact surface of the electronic chip is connected to the first terminal of the terminal structure, and the second contact surface of the electronic chip is connected to the second terminal of the terminal structure.

Beispielsweise weist die Deckschicht eine größere Dicke auf als die Leiterbahnen. Damit kann sich zwischen den Leiterbahnen und dem elektrischen Chip der Zwischenraum bilden, wenn das Deckmaterial strukturiert wird. Dieser Zwischenraum wird vorzugsweise durch das Kontaktmaterial gefüllt, um eine elektrische Verbindung zwischen dem elektrischen Chip und den Leiterbahnen herzustellen und den Zwischenraum auszufüllen.For example, the cover layer has a greater thickness than the conductive traces. This allows a gap to form between the conductive traces and the electronic chip if the cover material is structured. This gap is preferably filled by the contact material to establish an electrical connection between the electronic chip and the conductive traces and to fill the gap.

Beispielsweise wird das Kontaktmaterial in flüssiger Form oder in zähflüssiger Form aufgebracht und dringt bevorzugt in den Zwischenraum vor. Zum Beispiel wird das Kontaktmaterial mittels Drucken, etwa Sieb- oder Schablonendrucken, oder Dispensen aufgebracht. Vorteilhafterweise kann damit ein verhältnismäßig einfacher und kostengünstiger Prozess zum Aufbringen des Lots verwendet werden. Insbesondere ist keine präzise Justage notwendig, wie bei anderen Lotverfahren mittels derer µLED oder kleine elektronische Chips gelötet werden können.For example, the contact material is applied in liquid or viscous form and preferentially penetrates the gap. The contact material can be applied by printing, such as screen or stencil printing, or by dispensing. Advantageously, this allows for a relatively simple and cost-effective soldering process. In particular, no precise alignment is required, unlike other soldering methods used to solder microLEDs or small electronic chips.

Anschließend kann das Kontaktmaterial ausgehärtet werden, um den Zwischenraum zu füllen und die elektrische Verbindung zwischen Leiterbahnen und elektrischen Chip herzustellen. Dabei kann dem Kontaktmaterial beispielsweise ein Lösungsmittel entzogen werden, insbesondere wenn das Kontaktmaterial eine Lotpaste ist, in der Lotkugeln in einem Flussmittel-Material beziehungsweise Lösungsmittel gelöst sind.The contact material can then be cured to fill the gap and establish the electrical connection between the conductor tracks and the electronic chip. During this process, a solvent can be removed from the contact material, particularly if it is a solder paste containing solder balls dissolved in a flux or solvent.

Gemäß zumindest einer Ausführungsform des Verfahrens wird die strukturierte Deckschicht derart ausgebildet, dass die Deckschicht in Sicht auf die Hauptseite die Leiterbahnen vollständig bedeckt und auf die Leiterbahnen beschränkt ist. Insbesondere sind Bereiche der Hauptseite außerhalb der Leiterbahnen frei von der Deckschicht.According to at least one embodiment of the method, the structured cover layer is designed such that, when viewed from the main surface, the cover layer completely covers the conductor tracks and is limited to the conductor tracks. In particular, areas of the main surface outside the conductor tracks are free of the cover layer.

Insbesondere wird dabei ein elektrisches Bauelement gemäß der zweiten Ausführungsform hergestellt.In particular, an electrical component is manufactured according to the second embodiment.

Gemäß zumindest einer Ausführungsform des Verfahrens steht nach dem Strukturieren des Deckmaterials und/oder nach dem Aufbringen des Chips der elektronische Chip ausschließlich über die Deckschicht in Kontakt mit dem Grundkörper.According to at least one embodiment of the method, after structuring the cover material and/or after applying the chip, the electronic chip is in contact with the base body exclusively via the cover layer.

Gemäß zumindest einer Ausführungsform des Verfahrens ist die Deckschicht elektrisch leitfähig und der elektronische Chip ist elektrisch leitfähig mit den Leiterbahnen, insbesondere mit der Anschlussstruktur der Trägerstruktur, mittels der Deckschicht verbunden. Beispielsweise wird mittels der Deckschicht die erste Kontaktfläche des elektronischen Chips mit der ersten Anschlussstelle der Anschlussstruktur verbunden und die zweite Kontaktfläche des elektronischen Chips wird mit der zweiten Anschlussstelle der Anschlussstruktur verbunden. Vorteilhafterweise kann dabei auf ein Kontaktmaterial wie ein Lot oder dergleichen verzichtet werden.According to at least one embodiment of the method, the cover layer is electrically conductive, and the electronic chip is electrically connected to the conductor tracks, in particular to the connection structure of the substrate, by means of the cover layer. For example, the first contact surface of the electronic chip is connected to the first connection point of the connection structure, and the second contact surface of the electronic chip is connected to the second connection point of the connection structure by means of the cover layer. Advantageously, a contact material such as solder or the like can be dispensed with.

Gemäß zumindest einer Ausführungsform wird nachfolgend nach dem Strukturieren des Deckmaterials ein weiteres Deckmaterial flächig auf der Hauptseite aufgebracht. Nachfolgend kann die strukturierte Deckschicht entfernt werden und das weitere Deckmaterial zu einer weiteren Deckschicht ausgehärtet werden. Insbesondere bildet die weitere Deckschicht ein Negativbild zu den Leiterbahnen. Beispielsweise bildet die Deckschicht, die entfernt wird, ein Positivbild der Leiterbahnen.According to at least one embodiment, after structuring the cover material, a further cover material is applied over the entire surface of the main surface. Subsequently, the structured cover layer can be removed, and the further cover material can be cured to form a further cover layer. In particular, the further cover layer forms a negative image of the conductor tracks. For example, the cover layer that is removed forms a positive image of the conductor tracks.

Das weitere Deckmaterial kann ein Silikon, ein Acryl, ein Glas oder ein Epoxid sein. Alternativ kann das weitere Deckmaterial ein Photolack sein. Das weitere Deckmaterial kann mittels Strahlung, mittels Wärme oder chemisch ausgehärtet werden.The additional coating material can be silicone, acrylic, glass, or epoxy. Alternatively, it can be a photoresist. This coating material can be cured by radiation, heat, or chemical means.

Weitere Vorteile und vorteilhafte Ausgestaltungen und Weiterbildungen der Trägerstruktur, des elektrischen Bauelements und des Verfahrens ergeben sich aus den im Folgenden im Zusammenhang mit schematischen Zeichnungen dargestellten Ausführungsbeispielen. Gleiche, gleichartige und gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht grundsätzlich als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für ein besseres Verständnis übertrieben groß dargestellt sein.Further advantages and beneficial designs and developments of the support structure, the electrical component, and the method will become apparent from the exemplary embodiments presented below in conjunction with schematic drawings. Identical, similar, and functionally identical elements are designated with the same reference numerals in the figures. The figures and the relative sizes of the elements depicted in the figures are not necessarily to scale. Rather, individual elements may be exaggerated for clarity and/or better understanding.

Es zeigen:

1 ein hier beschriebenes elektrisches Bauelement umfassend eine hier beschriebene Trägerstruktur gemäß einem ersten Ausführungsbeispiel in schematischer Schnittansicht,
2 das elektrische Bauelement gemäß dem ersten Ausführungsbeispiel in Draufsicht,
3 ein hier beschriebenes elektrisches Bauelement umfassend eine hier beschriebene Trägerstruktur gemäß einem zweiten Ausführungsbeispiel in schematischer Schnittansicht,
4 ein hier beschriebenes elektrisches Bauelement umfassend eine hier beschriebene Trägerstruktur gemäß einem dritten Ausführungsbeispiel in schematischer Schnittansicht,
5, 6, 7, 8 bis 9 verschiedene Verfahrensstadien eines hier beschriebenen Verfahrens zur Herstellung eines elektrischen Bauelements gemäß eines ersten Ausführungsbeispiels in schematischer Schnittansicht,
10, 11 bis 12 verschiedene Verfahrensstadien eines hier beschriebenen Verfahrens zur Herstellung eines elektrischen Bauelements gemäß eines zweiten Ausführungsbeispiels in schematischer Schnittansicht,
13, 14, 15, 16 bis 17 verschiedene Verfahrensstadien eines hier beschriebenen Verfahrens zur Herstellung eines elektrischen Bauelements gemäß eines dritten Ausführungsbeispiels in schematischer Schnittansicht.

They show:

1 an electrical component described herein comprising a support structure described herein according to a first embodiment in schematic sectional view,
2 the electrical component according to the first embodiment in top view,
3 an electrical component described herein comprising a support structure described herein according to a second embodiment in schematic sectional view,
4 an electrical component described herein comprising a support structure described herein according to a third embodiment in schematic sectional view,
5 , 6 , 7 , 8 until 9 Various process stages of a process described here for the manufacture of an electrical component according to a first embodiment in schematic sectional view,
10 , 11 until 12 Various process stages of a process described here for the manufacture of an electrical component according to a second embodiment in schematic sectional view,
13 , 14 , 15 , 16 until 17 Various process stages of a process described here for the manufacture of an electrical component according to a third embodiment in schematic sectional view.

1 zeigt ein hier beschriebenes elektrische Bauelement 10, das eine Trägerstruktur 1 umfasst, gemäß eines ersten Ausführungsbeispiels. Auf der Trägerstruktur 1 ist ein elektronischer Chip 6 angeordnet. Der elektronische Chip 6 ist eine µLED, insbesondere eine hµLED. Der elektronische Chip 6 ist zur Emission elektromagnetischer Strahlung eingerichtet. Der elektronische Chip 6 umfasst einen Halbleiterkörper mit einer aktiven Zone, in der im Betrieb die Strahlung erzeugt wird. 1 Figure 1 shows an electrical component 10 described herein, comprising a support structure 1, according to a first embodiment. An electronic chip 6 is arranged on the support structure 1. The electronic chip 6 is a microLED, in particular an h-microLED. The electronic chip 6 is configured to emit electromagnetic radiation. The electronic chip 6 comprises a semiconductor body with an active zone in which the radiation is generated during operation.

Die Trägerstruktur 1 umfasst einen Grundkörper 2. Der Grundkörper 2 ist beispielsweise eine Folie und umfasst Polyethylenterephthalat (PET). Der Grundkörper 2 ist transparent für Strahlung, die im Betrieb des Chips 6 erzeugt wird. Der Grundkörper 2 weist eine Dicke, gemessen senkrecht zu seiner Haupterstreckungsebene, von 100 µm auf.The support structure 1 comprises a base body 2. The base body 2 is, for example, a film and comprises polyethylene terephthalate (PET). The base body 2 is transparent to radiation generated during the operation of the chip 6. The base body 2 has a thickness of 100 µm, measured perpendicular to its main plane of extension.

Der Grundkörper 2 weist eine Hauptseite 20 auf, auf der Leiterbahnen 3 angeordnet sind. Die Leiterbahnen 3 umfassen Kupfer. Die Leiterbahnen 3 weisen jeweils eine Dicke von 2 µm auf.The base body 2 has a main surface 20 on which conductor tracks 3 are arranged. The conductor tracks 3 comprise copper. The conductor tracks 3 each have a thickness of 2 µm.

Die Leiterbahnen 3 sind in einem Gitter oder „Mesh“ angeordnet. Eine Breite der Leiterbahnen 3, erkennbar in Draufsicht auf die Hauptseite 20 (2) beträgt zwischen 5 µm und 10 µm. Ein Abstand der Leiterbahnen 3 in dem Gitter beträgt zwischen 100 µm und 200 µm.The conductor tracks 3 are arranged in a grid or "mesh". The width of the conductor tracks 3, visible in a top view of the main side 20 ( 2 The spacing between the conductor tracks 3 in the grid is between 5 µm and 10 µm.

Die Leiterbahnen 3 sind in Sicht auf die Hauptseite 20 geschwärzt (siehe 2). Beispielsweise sind die Leiterbahnen 3 mit Palladium, einem Kupfernitrid oder einem Kupferoxid beschichtet und dadurch geschwärzt.The conductor tracks 3 are blackened in view of the main page 20 (see 2 For example, the conductor tracks 3 are coated with palladium, a copper nitride or a copper oxide and are therefore blackened.

Zwischen den Leiterbahnen 3 und dem Grundkörper 2 ist eine Zwischenschicht 5 umfassend Acryl angeordnet. Die Leiterbahnen 3 sind in der Zwischenschicht 5 eingebettet. Die Zwischenschicht 5 kann die Herstellung der Leiterbahnen 3 vereinfachen. Die Zwischenschicht 5 ist bevorzugt transparent.An intermediate layer 5 comprising acrylic is arranged between the conductive traces 3 and the base body 2. The conductive traces 3 are embedded in the intermediate layer 5. The intermediate layer 5 can simplify the fabrication of the conductive traces 3. The intermediate layer 5 is preferably transparent.

Auf der Hauptseite 20 des Grundkörpers 2 ist neben den Leiterbahnen 3 eine Deckschicht 4 angeordnet. Die Deckschicht 4 ist ein Photolack, insbesondere ein Negativ-Photolack. Die Deckschicht 4 bildet in Sicht auf die Hauptseite 20 ein Negativbild der Leiterbahnen 3 (2). Das heißt, in Sicht auf die Hauptseite 20 ist die Hauptseite 20 vollständig von den Leiterbahnen 3 zusammen mit der Deckschicht 4 überdeckt.On the main surface 20 of the base body 2, a cover layer 4 is arranged next to the conductor tracks 3. The cover layer 4 is a photoresist, in particular a negative photoresist. The cover layer 4 forms a negative image of the conductor tracks 3 when viewed from the main surface 20 ( 2 ). That is, in view of the main page 20, the main page 20 is completely covered by the conductor tracks 3 together with the cover layer 4.

Der elektronische Chip 6 ist auf der Deckschicht 4 angeordnet. Der elektronische Chip 6 ist auf einer Seite der Deckschicht 4 angeordnet, die von dem Grundkörper 2 abgewandt ist.The electronic chip 6 is arranged on the top layer 4. The electronic chip 6 is arranged on one side of the top layer 4 that faces away from the base body 2.

Die Deckschicht 4 weist eine größere Dicke auf als die Leiterbahnen 3 und/oder ist auf der Zwischenschicht 5 aufgebracht, so dass ein Zwischenraum zwischen dem elektronischen Chip 6 und den Leiterbahnen 3 entsteht. Der Zwischenraum ist mit einem Kontaktmaterial 7 gefüllt. Das Kontaktmaterial 7 ist ein Lot oder eine Lotpaste oder ein elektrisch leitfähiger Kleber.The top layer 4 has a greater thickness than the conductor tracks 3 and/or is applied to the intermediate layer 5, creating a gap between the electronic chip 6 and the conductor tracks 3. This gap is filled with a contact material 7. The contact material 7 is a solder, solder paste, or electrically conductive adhesive.

Die Leiterbahnen 3 weisen eine Anschlussstruktur auf. Die Anschlussstruktur umfasst eine erste Anschlussstelle 31 und eine zweite Anschlussstelle 32. Im bestimmungsgemäßen Betrieb sind an die erste Anschlussstelle 31 und die zweite Anschlussstelle 32 unterschiedliche elektrische Potentiale anlegbar. Die erste Anschlussstelle 31 und die zweite Anschlussstelle 32 weisen einen Abstand 30, gemessen parallel zur Hauptseite 20, von höchstens 50 µm oder höchstens 25 µm auf.The conductor tracks 3 have a connection structure. The connection structure comprises a first connection point 31 and a second connection point 32. In normal operation, different electrical potentials can be applied to the first connection point 31 and the second connection point 32. The first connection point 31 and the second connection point 32 have a distance 30, measured parallel to the main surface 20, of at most 50 µm or at most 25 µm.

Der elektronische Chip 6 weist eine erste elektrische Kontaktfläche 61 und eine zweite elektrische Kontaktfläche 62 auf. Die erste elektrische Kontaktfläche 61 ist mit der ersten Anschlussstelle 31 und die zweite elektrische Kontaktfläche 62 ist mit der zweiten Anschlussstelle 32 mittels des Kontaktmaterials 7 verbunden. Die erste Kontaktfläche 61 ist beispielsweise eine Kathode des elektronischen Chips 6 und die zweite Kontaktfläche 62 ist eine Anode oder umgekehrt.The electronic chip 6 has a first electrical contact surface 61 and a second electrical contact surface 62. The first electrical contact surface 61 is connected to the first terminal 31 and the second electrical contact surface 62 is connected to the second terminal 32 by means of the contact material 7. The first contact surface 61 is, for example, a cathode of the electronic chip 6 and the second contact surface 62 is an anode, or vice versa.

Die Deckschicht 4 ist zwischen den Anschlussstellen 31, 32 (Kontaktflächen 61, 62 angeordnet). Ein Abstand zwischen den Kontaktflächen 61, 62 beträgt höchstens 50 µm oder höchstens 25 µm. Im vorliegenden Ausführungsbeispiel ist die Deckschicht 4 elektrisch isolierend. Damit können die Anschlussstellen 31, 32 sowie die Kontaktflächen 61, 62 elektrisch voneinander getrennt werden und die Gefahr eines Kurzschlusses ist trotz des geringen Abstands zwischen den Kontaktflächen 61, 62 beziehungsweise der Anschlussstellen 31, 32 verhältnismäßig gering.The cover layer 4 is arranged between the connection points 31, 32 (contact surfaces 61, 62). The distance between the contact surfaces 61, 62 is at most 50 µm or at most 25 µm. In the present embodiment, the cover layer 4 is electrically insulating. This allows the connection points 31, 32 and the contact surfaces 61, 62 to be electrically isolated from each other, and the risk of a short circuit is relatively low despite the small distance between the contact surfaces 61, 62 and the connection points 31, 32.

3 zeigt ein hier beschriebenes elektrisches Bauelement 10, das eine Trägerstruktur 1 umfasst, gemäß eines zweiten Ausführungsbeispiels. Im Gegensatz zu dem ersten Ausführungsbeispiel sind die Leiterbahnen 3 und die Deckschicht 4 direkt auf dem Grundkörper 2 aufgebracht. 3 shows an electrical component 10 described here, which comprises a support structure 1, according to a second embodiment. In contrast to the first embodiment, the conductor tracks 3 and the cover layer 4 are applied directly to the base body 2.

Ferner umfasst im Gegensatz zu dem ersten Ausführungsbeispiel eine Schutzschicht 8. Die Schutzschicht 8 ist auf der Trägerstruktur 1 und dem elektronischen Chip 6 aufgebracht. Die Schutzschicht 8 ist transparent für Strahlung, die im Betrieb im Chip 6 erzeugt wird. Die Schutzschicht 8 umfasst Silikon, Acryl, Glas und/oder Epoxid. Mittels der Schutzschicht 8 lassen sich die Trägerstruktur 1 und der Chip 6 vor Umwelteinflüssen schützen.Furthermore, in contrast to the first embodiment, this embodiment includes a protective layer 8. The protective layer 8 is applied to the support structure 1 and the electronic chip 6. The protective layer 8 is transparent to radiation generated in the chip 6 during operation. The protective layer 8 comprises silicone, acrylic, glass, and/or epoxy. The protective layer 8 protects the support structure 1 and the chip 6 from environmental influences.

4 zeigt ein hier beschriebenes elektrisches Bauelement 10, das eine Trägerstruktur 1 umfasst, gemäß eines dritten Ausführungsbeispiels. Im Gegensatz zu dem zweiten Ausführungsbeispiel bildet die Deckschicht 4 ein Positivbild der Leiterbahnen 3. Das heißt, die Deckschicht 4 bedeckt die Leiterbahnen 3 und ist auf diese beschränkt. Die Deckschicht 4 ist in diesem Ausführungsbeispiel ein elektrisch leitfähiger Positiv-Photolack. 4 Figure 1 shows an electrical component 10 described herein, comprising a support structure 1, according to a third embodiment. In contrast to the second embodiment, the cover layer 4 forms a positive image of the conductor tracks 3. That is, the cover layer 4 covers the conductor tracks 3 and is limited to them. In this embodiment, the cover layer 4 is an electrically conductive positive photoresist.

Der Chip 6 ist in direktem Kontakt zu der Deckschicht 4. Über die Deckschicht 4 wird eine elektrische Verbindung zwischen dem Chip 6 und den Anschlussstellen 31, 32 der Trägerstruktur 1 erreicht. Vorteilhafterweise kann damit auf ein Aufbringen eines Kontaktmaterials 7 verzichtet werden und ein relativ aufwendiger Lotprozess kann entfallen.The chip 6 is in direct contact with the top layer 4. An electrical connection between the chip 6 and the terminals 31, 32 of the support structure 1 is established via the top layer 4. Advantageously, this eliminates the need for a contact material 7 and a relatively complex soldering process.

Bei dem Verfahren gemäß dem ersten Ausführungsbeispiel wird ein Grundkörper 2 mit einer Hauptseite 20 bereitgestellt. Auf der Hauptseite 20 sind Leiterbahnen 3 angeordnet. Auf der Hauptseite 20 wird ein Deckmaterial 40 aufgebracht, insbesondere flächig aufgebracht. Wie in 5 erkennbar ist, wird ein elektronischer Chip 6 auf das Deckmaterial 40 aufgebracht. Das Deckmaterial 40 ist insbesondere ein Negativ-Photolack, der noch nicht vernetzt ist.In the method according to the first embodiment, a base body 2 with a main surface 20 is provided. Conductive traces 3 are arranged on the main surface 20. A covering material 40 is applied to the main surface 20, in particular applied over a surface. As in 5 As can be seen, an electronic chip 6 is applied to the top layer 40. The top layer 40 is, in particular, a negative photoresist that is not yet cross-linked.

Der Grundkörper 2 und die Leiterbahnen 3 weisen bevorzugt die gleichen Merkmale auf wie der Grundkörper 2 und die Leiterbahnen 3 der 1, 2, 3 bis 4. Der Grundkörper 2 weist eine Dicke 21 von 100 µm auf und die Leiterbahnen 3 weisen eine Dicke 33 von 2 µm auf. Die Dicke wird senkrecht zur Hauptseite 20 bestimmt.The base body 2 and the conductor tracks 3 preferably have the same features as the base body 2 and the conductor tracks 3 of the 1 , 2 , 3 until 4 The base body 2 has a thickness 21 of 100 µm and the conductor tracks 3 have a thickness 33 of 2 µm. The thickness is determined perpendicular to the main surface 20.

Der Chip 6 ist eine hµLED und weist an einer dem Grundkörper 2 zugewandten Seite eine erste Kontaktfläche 61 und eine zweite Kontaktfläche 62 zur Bestromung des Chips 6 auf. An einer von dem Grundkörper 2 abgewandten Seite weist der Chip 6 eine Kantenlänge 63 von unter 100 µm, beispielsweise 80 µm auf. Bei dem Chip 6 kann es sich um den gleichen Chip wie in Verbindung mit den 1, 2, 3 bis 4 beschrieben, handeln.The chip 6 is an hµLED and has a first contact surface 61 and a second contact surface 62 on a side facing the base body 2 for supplying current to the chip 6. On a side facing away from the base body 2, the chip 6 has an edge length 63 of less than 100 µm, for example 80 µm. The chip 6 can be the same chip as used in conjunction with the 1 , 2 , 3 until 4 described, act.

In einem nachfolgenden Verfahrensschritt wird das Deckmaterial 40 durch den Grundkörper 2 mit Strahlung 9 bestrahlt (6). Die Strahlung 9 ist UV-Strahlung. Der Grundkörper 9 ist transparent für die Strahlung 9. Die Leiterbahnen 3 sind intransparent für die Strahlung 9. Das heißt, die Leiterbahnen 3 sind eine Schattenmaske für das Deckmaterial 40.In a subsequent process step, the covering material 40 is irradiated with radiation 9 by the base body 2 ( 6 The radiation 9 is UV radiation. The base body 9 is transparent to the radiation 9. The conductor tracks 3 are opaque to the radiation 9. That is, the conductor tracks 3 form a shadow mask for the cover material 40.

Der Negativ-Photolack des Deckmaterials 40 ist vernetzt in Bereichen, in denen er der Strahlung 9 ausgesetzt ist. Das heißt, das Deckmaterial 40 ist vernetzt in Bereichen, die nicht von den Leiterbahnen abgeschattet sind.The negative photoresist of the top layer material 40 is cross-linked in areas where it is exposed to radiation 9. That is, the top layer material 40 is cross-linked in areas that are not shaded by the conductor tracks.

Nachfolgend wird das Deckmaterial 40 entwickelt, wodurch nicht-vernetzte Bereich des Deckmaterials 40 entfernt werden (7). Dabei wird das Deckmaterial 40 zu der Deckschicht 4 strukturiert. In dem Ausschnitt der 7 verbleibt die Deckschicht 4 lediglich in einem Bereich zwischen der ersten Anschlussstelle 31 und der zweiten Anschlussstelle 32 der Trägerstruktur 1 beziehungsweise zwischen der ersten und zweiten Kontaktfläche 61, 62. Damit können die erste und zweite Anschlussstelle 31, 32 beziehungsweise die erste und zweite Kontaktfläche 61, 62 elektrisch getrennt werden und die Gefahr eines Kurzschlusses wird reduziert.The following process develops the top layer material 40, thereby removing non-crosslinked areas of the top layer material 40 ( 7 The top material 40 is structured to form the top layer 4. In the section of the 7 The cover layer 4 remains only in an area between the first connection point 31 and the second connection point 32 of the support structure 1, or between the first and second contact surfaces 61, 62. This allows the first and second connection points 31, 32, or the first and second contact surfaces 61, 62, to be electrically separated, thus reducing the risk of a short circuit.

In einem alternativen Ausführungsbeispiel ist es möglich, dass ein Aufbringen des Deckmaterials 40 und eine Entwicklung des Negativ-Fotolacks des Deckmaterials 40 vor dem Aufbringen des Chips 6 erfolgt. Das heißt, in einem ersten Schritt wird das Deckmaterial 40 auf den Grundkörper 2 aufgebracht und, wie in 6 illustriert, eine Bestrahlung des Deckmaterials 40 durchgeführt, und das Deckmaterial 40 zu der Deckschicht 4 entwickelt. Anschließend wird der Chip 6 auf eine von dem Grundkörper 2 abgewandte Seite der Deckschicht 4 aufgebracht, sodass die Kontaktflächen 61, 62 den zugeordneten Anschlussstellen 31, 32 gegenüberliegen. Bei dieser Schrittfolge wird somit ein, wie in der 7 illustriertes Zwischenprodukt erzielt. Nachfolgend kann das Verfahren gemäß dem alternativen Ausführungsbeispiel analog zu dem Verfahren nach dem ersten Ausführungsbeispiel weitergeführt werden, wie im Folgenden ausgeführt ist.In an alternative embodiment, it is possible to apply the top layer material 40 and develop the negative photoresist of the top layer material 40 before applying the chip 6. That is, in a first step, the top layer material 40 is applied to the base body 2 and, as described in 6 As illustrated, the covering material 40 is irradiated, and the covering material 40 is developed into the covering layer 4. Subsequently, the chip 6 is applied to a side of the covering layer 4 facing away from the base body 2, so that the contact surfaces 61, 62 are opposite the associated connection points 31, 32. In this sequence of steps, a process is thus carried out as described in the 7 The illustrated intermediate product is obtained. The process can then be continued according to the alternative embodiment analogously to the process according to the first embodiment, as explained below.

Ein Vorteil des Verfahrens gemäß dem alternativen Ausführungsbeispiel ist, dass während des Entwickelns des Negaitv-Photolacks des Deckmaterials 40 der Chip 6 nicht abgelöst werden oder verrutschen kann.An advantage of the method according to the alternative embodiment is that the chip 6 cannot be detached or slip during the development of the negative photoresist of the cover material 40.

Bei dem Verfahren nach dem ersten Ausführungsbeispiel und/oder dem Verfahren nach dem alternativen Ausführungsbeispiel wird in einem nachfolgenden Schritt ein Kontaktmaterial 7 zum Herstellen einer elektrischen Verbindung zwischen den Kontaktbereichen 61, 62 und den zugeordneten Anschlussstellen 31, 32 aufgebracht. Das Kontaktmaterial 7 ist bei dem vorliegenden Ausführungsbeispiel ein Lot, das in flüssiger Form mittels Druckens aufgebracht wird (8). Vorteilhafterweise kann damit ein verhältnismäßig einfacher und kostengünstiger Prozess zum Aufbringen des Lots verwendet werden.In the method according to the first embodiment and/or the method according to the alternative embodiment, a process is carried out according to In the following step, a contact material 7 is applied to establish an electrical connection between the contact areas 61, 62 and the associated terminals 31, 32. In the present embodiment, the contact material 7 is a solder that is applied in liquid form by means of pressure ( 8 Advantageously, this allows for a relatively simple and cost-effective process to be used for applying the solder.

Wie in 9 illustriert, dringt das Kontaktmaterial 7 in einen Zwischenraum zwischen den Kontaktflächen 61, 62 und den Anschlussstellen 31, 32 vor, womit eine elektrische Verbindung zwischen dem Chip 6 und den Leiterbahnen 3 hergestellt wird. Es wird damit ein elektrisches Bauelement 10 hergestellt, beispielsweise ein Bauelement 10 wie in Verbindung mit 3 beschrieben.As in 9 As illustrated, the contact material 7 penetrates a space between the contact surfaces 61, 62 and the connection points 31, 32, thereby establishing an electrical connection between the chip 6 and the conductor tracks 3. This creates an electrical component 10, for example, a component 10 as shown in connection with 3 described.

Das Verfahren gemäß dem zweiten Ausführungsbeispiel der 10, 11 bis 12 unterscheidet sich von dem Verfahren gemäß dem ersten Ausführungsbeispiel (5, 6, 7, 8 bis 9) dadurch, dass das Kontaktmaterial 7 eine Lotpaste ist. Die Lotpaste umfasst Lotkugeln 71, die in einem Lösungsmittel, auch als Flussmittel-Material 72 bezeichnet, gelöst sind. Das Kontaktmaterial 7 wird bei diesem Ausführungsbeispiel mit einer Schablone 11 aufgebracht (10). Vorteilhafterweise kann damit ein verhältnismäßig einfacher und kostengünstiger Prozess zum Aufbringen des Lots verwendet werden.The method according to the second embodiment of the 10 , 11 until 12 differs from the method according to the first embodiment ( 5 , 6 , 7 , 8 until 9 ) by the fact that the contact material 7 is a solder paste. The solder paste comprises solder balls 71 dissolved in a solvent, also referred to as flux material 72. In this embodiment, the contact material 7 is applied using a stencil 11 ( 10 Advantageously, this allows for a relatively simple and cost-effective process to be used for applying the solder.

Nachfolgend dringt das Kontaktmaterial 7 in den Zwischenraum zwischen den Kontaktflächen 61, 62 und den Anschlussstellen 31, 32 vor (11). Dabei kann das Flussmittel-Material 72 zumindest teilweise entfernt werden. Zum Beispiel kann das Flussmittel-Material 72 zumindest teilweise verdampft werden.Subsequently, the contact material 7 penetrates into the space between the contact surfaces 61, 62 and the connection points 31, 32 ( 11 The flux material 72 can be at least partially removed. For example, the flux material 72 can be at least partially evaporated.

Reste des Kontaktmaterials 7, die zum Beispiel auf dem Chip 6 verbleiben (11) können nachfolgend entfernt werden, um ein elektrisches Bauelement 10 herzustellen (12). Zum Beispiel können die Reste des Kontaktmaterials 7 mittels eines Wasserstrahls, Druckluft, einer Klebefolie und/oder einer Bürste entfernt werden.Residues of the contact material 7, which, for example, remain on the chip 6 ( 11 ) can subsequently be removed to produce an electrical component 10 ( 12 For example, the residues of the contact material 7 can be removed using a water jet, compressed air, an adhesive film and/or a brush.

Bei dem Verfahren gemäß der 13, 14, 15, 16 bis 17 wird im Gegensatz zu dem Verfahren gemäß dem ersten Ausführungsbeispiel ein Positiv-Photolack als Deckmaterial 40 verwendet und auf der Hauptseite 20 des Grundkörpers 2 angeordnet (13). Nachfolgend wird der Chip 6 aufgebracht.In the procedure according to the 13 , 14 , 15 , 16 until 17 In contrast to the method according to the first embodiment, a positive photoresist is used as the top material 40 and arranged on the main surface 20 of the base body 2 ( 13 Next, chip 6 is applied.

In 14 ist illustriert, wie das Deckmaterial 40 mit Strahlung 9 zur Strukturierung durch den Grundkörper 2 hindurch bestrahlt wird. Die Strahlung 9 ist UV-Strahlung. Dabei wirken die Leiterbahnen 3 als Schattenmaske.In 14 Figure 1 illustrates how the cover material 40 is irradiated with radiation 9 through the base body 2 for structuring. The radiation 9 is UV radiation. The conductive traces 3 act as a shadow mask.

Der Positiv-Photolack lässt sich in Bereichen, die der Strahlung 9 ausgesetzt sind beim Entwickeln entfernen ( 15), so dass das Deckmaterial 40 zu einer Deckschicht 4 strukturiert wird, die ein Positivbild der Leiterbahnen 3 bildet. Das heißt, die Deckschicht 4 bedeckt die Leiterbahnen 3 und ist in Sicht auf die Hauptseite 20 auf diese beschränkt.The positive photoresist can be removed during development in areas exposed to radiation 9 ( 15 ), so that the covering material 40 is structured into a covering layer 4, which forms a positive image of the conductor tracks 3. That is, the covering layer 4 covers the conductor tracks 3 and is limited to them in view of the main surface 20.

Der Positiv-Photolack der Deckschicht 4 ist elektrisch leitfähig, womit ein elektrisches Bauelement 10, beispielsweise gemäß 4 hergestellt ist. Vorteilhafterweise kann auf einen Lotprozess dabei verzichtet werden.The positive photoresist of the top layer 4 is electrically conductive, thus enabling an electrical component 10, for example according to 4 is manufactured. Advantageously, a soldering process can be omitted.

In einem weiteren alternativen Ausführungsbeispiel kann das Aufbringen, Bestrahlen und Entwickeln des Deckmaterials 40 beziehungsweise des Positiv-Photolacks des Deckmaterials 40 vor dem Aufbringen des Chips 6 erfolgen. Das heißt, in einem ersten Schritt wird das Deckmaterial 40 auf den Grundkörper 2 aufgebracht und, wie in 14 illustriert, eine Bestrahlung des Deckmaterials 40 durchgeführt und das Deckmaterial zu der Deckschicht 4 entwickelt. Anschließend wird der Chip 6 auf eine von dem Grundkörper 2 abgewandte Seite der Deckschicht 4 aufgebracht, sodass die Kontaktflächen 61, 62 den zugeordneten Anschlussstellen 31, 32 gegenüberliegen. Dabei wird insbesondere ein Bauelement 10 gemäß der 15 hergestellt.In another alternative embodiment, the application, irradiation, and development of the cover material 40 or the positive photoresist of the cover material 40 can take place before the application of the chip 6. That is, in a first step, the cover material 40 is applied to the substrate 2 and, as described in 14 As illustrated, the covering material 40 is irradiated and the covering material is developed into the covering layer 4. Subsequently, the chip 6 is applied to a side of the covering layer 4 facing away from the base body 2, so that the contact surfaces 61, 62 are opposite the associated connection points 31, 32. In particular, a component 10 is applied according to the 15 manufactured.

Ein Vorteil des Verfahrens gemäß dem weiteren alternativen Ausführungsbeispiel ist, dass während des Entwickelns des Positiv-Photolacks des Deckmaterials 40 der Chip 6 nicht abgelöst werden kann.An advantage of the method according to the further alternative embodiment is that the chip 6 cannot be detached during the development of the positive photoresist of the cover material 40.

Optional kann das Verfahren gemäß des dritten Ausführungsspiel und/oder gemäß des weiteren alternativen Ausführungsbeispiels weitergeführt werden, indem ein weiteres Deckmaterial 41 flächig auf die Hauptseite 20 aufgebracht wird (16). Das weitere Deckmaterial 41 ist zum Beispiel ein Silikon, ein Glas oder ein Epoxid.Optionally, the procedure can be continued according to the third embodiment and/or according to the further alternative embodiment by applying another covering material 41 over a surface onto the main surface 20 ( 16 ). The other covering material 41 is, for example, a silicone, a glass or an epoxy.

Das weitere Deckmaterial 41 kann nachfolgend zu einer weiteren Deckschicht 42 ausgehärtet werden. Zusätzlich kann die Deckschicht 4 entfernt werden (17). Dadurch bildet die weitere Deckschicht 42 ein Negativbild der Leiterbahnen 3.The additional top layer 41 can subsequently be cured to form a further top layer 42. Additionally, the top layer 4 can be removed ( 17 ). As a result, the further cover layer 42 forms a negative image of the conductor tracks 3.

Nachfolgend kann, wie in Zusammenhang mit den 8, 9, 10, 11 bis 12 erläutert, ein Kontaktmaterial 7 aufgebracht werden, um ein elektrisches Bauelement 10 herzustellen.The following explains how this relates to the 8 , 9 , 10 , 11 until 12 explained, a contact material 7 is applied to produce an electrical component 10.

Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.The invention is not limited to the description provided by means of the exemplary embodiments. Rather, the invention encompasses every new feature as well as every combination of features, which in particular includes every combination of features in the claims, even if that feature or combination itself is not explicitly stated in the claims or exemplary embodiments.

BezugszeichenlisteReference symbol list

11: TrägerstrukturSupport structure
22: Grundkörperbasic body
33: Leiterbahnconductor track
44: DeckschichtTop layer
55: ZwischenschichtIntermediate shift
66: elektrischer Chipelectrical chip
77: KontaktmaterialContact material
88: Schutzschichtprotective layer
99: Strahlungradiation
1010: elektrisches Bauelementelectrical component
1111: Schablonetemplate
2020: HauptseiteMain page
2121: Dicke des TrägersBeam thickness
3030: AbstandDistance
3131: erste Anschlussstellefirst junction
3232: zweite Anschlussstellesecond junction
3333: Dicke der Leiterbahnconductor track thickness
4040: DeckmaterialCover material
4141: weiteres Deckmaterialadditional decking material
4242: weitere Deckschichtfurther top layer
6161: erste Kontaktflächefirst contact surface
6262: zweite Kontaktflächesecond contact surface
6363: Kantenlänge des elektronischen ChipsEdge length of the electronic chip
7171: Lotkugelplumb ball
7272: Flussmittel-Material von LotpasteFlux material of solder paste

Claims

A support structure (1) for an electrical component (10), comprising a base body (2), a plurality of conductor tracks (3) on a main surface (20) of the base body (2), and a structured cover layer (4) on the main surface (20) of the base body (2), wherein - according to a first alternative, the structured cover layer (4) forms a negative image of the conductor tracks (3) in relation to the main surface (20), such that the conductor tracks (3) are free of the cover layer (4), or - according to a second alternative, the structured cover layer (4) forms a positive image of the conductor tracks (3) in relation to the main surface (20), such that the conductor tracks (3) are completely covered by the cover layer (4) and areas of the main surface (20) outside the conductor tracks (3) are free of the cover layer (4).

Support structure (1) according to Claim 1 , wherein - the conductor tracks (3) have a connection structure with a first connection point (31) and a second connection point (32), - different electrical potentials can be applied to the first and second connection points (31, 32), - the first and second connection points (31, 32) have a distance (30) of at most 50 µm.

Support structure (1) according to Claim 1 or 2 , wherein at least one intermediate layer (5) is arranged between the conductor tracks (3) and the base body (2), and the conductor tracks (3) are at least partially embedded in the at least one intermediate layer (5).

Carrier structure (1) according to one of the preceding claims, wherein the conductor tracks (3) are blackened at least on one side facing away from the base body (2), and the cover layer (4) is transparent.

Support structure (1) according to one of the preceding claims, wherein the conductor tracks (3) are blackened on all sides.

Carrier structure (1) according to one of the preceding claims, wherein the conductor tracks (3) - each have a width between 2 µm and 10 µm, - form a regular grid pattern, and the spacing of the conductor tracks (3) in the grid pattern is between 100 µm and 200 µm.

Support structure (1) according to one of the preceding claims, wherein according to the first alternative the top layer (4) comprises a negative photoresist or a silicone or an epoxy.

Support structure (1) according to one of the Claims 1 until 6 , wherein, according to the second alternative, the top layer (4) comprises an electrically conductive positive photoresist.

Electrical component (10) comprising - a support structure (1) according to one of the preceding Claims 2 until 7 according to the first alternative and - at least one electronic chip (6), wherein - the electronic chip (6) has a first electrical contact surface (61) and a second electrical contact surface (62), - the first electrical contact surface (61) is connected to the first connection point (31), - the second electrical contact surface (62) is connected to the second connection point (32), - at least a part of the cover layer (4) is arranged between the first and second contact surfaces (61, 62) and electrically separates the first and second contact surfaces (61, 62) from each other.

Electrical component (10) according to Claim 9 , wherein a contact material (7) is arranged between the first contact surface (61) and the first connection point (31) and between the second contact surface (62) and the second connection point (32).

Electrical component (10) comprising - a support structure (1) according to one of the preceding Claims 2 until 6 or 8 according to the second alternative and - at least one electronic chip (6), wherein - the electronic chip (6) has a first electrical contact surface (61) and a second electrical contact surface (62), - the first electrical contact surface (61) is connected to the first connection point (31), - the second electrical contact surface (62) is connected to the second connection point (32), - at least a part of the cover layer (4) is arranged between the first contact surface (61) and the first connection point (31) and between the second contact surface (62) and the second connection point (32), and - the cover layer (4) is electrically conductive.

Electrical component (10) according to one of the Claims 9 until 11 , wherein the distance (30) between the first and second contact surfaces (61, 62) is at most 50 µm.

Electrical component (10) according to one of the Claims 9 until 12 , where the electrical chip (6) is a µLED.

Method for manufacturing an electrical component (10) comprising the steps of: - providing a base body (2) of a support structure (1) having a plurality of conductor tracks (3) on a main surface (20) of the base body (2), - applying a cover material (40) to the main surface (20) of the base body (2), - applying at least one electronic chip (6) to the base body (2), - structuring the cover material (40) into a cover layer (4), wherein the cover material (40) is irradiated by the base body (2).

Procedure according to Claim 14 , wherein the step of applying the at least one electronic chip (6) takes place before structuring the cover material (40), so that the chip (6) is applied to the cover material (40).

Procedure according to Claim 14 , wherein the step of structuring the cover material (40) is carried out before the application of the electronic chip (6), so that the chip (6) is applied to the cover layer (4).

Procedure according to one of the Claims 14 until 16 , wherein the structured cover layer (4) is formed such that the cover layer (4) forms a negative image of the conductor tracks (3) in view of the main side (20).

Procedure according to Claim 17 , wherein after structuring the cover material (40) the electronic chip (6) is in contact with the base body (2) exclusively via the cover layer (4) and subsequently, after structuring the cover material (40), a space between the base body (2) and the chip (6) is filled with a contact material (7) so that the chip (6) is electrically connected to the conductor tracks (3).

Procedure according to one of the Claims 14 until 16 , wherein - the structured cover layer (4) is designed such that the cover layer (4) completely covers the conductor tracks (3) in view of the main surface (20) and is limited to the conductor tracks (3), - after structuring the cover material (40) the electronic chip (6) is in contact with the base body (2) exclusively via the cover layer (4), - the cover layer (4) is electrically conductive and the chip (6) is electrically connected to the conductor tracks (3) by means of the cover layer (4).

Procedure according to Claim 19 , wherein following the structuring of the cover material (40) - another cover material (41) is applied over the entire surface of the main surface (20), - the structured cover layer (4) is removed, - the further cover material (41) is cured to form a further cover layer (42), so that the further cover layer (42) forms a negative image of the conductor tracks (3).