DE102013203929B4

DE102013203929B4 - Verfahren zur ansteuerung eines halbleiterbauelements

Info

Publication number: DE102013203929B4
Application number: DE102013203929.8A
Authority: DE
Inventors: Markus Ladurner; Robert Illing
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2012-03-30
Filing date: 2013-03-07
Publication date: 2021-03-11
Anticipated expiration: 2033-03-08
Also published as: US10153762B2; DE102013203929A1; US20130257515A1; CN103368559B; CN103368559A

Abstract

Verfahren zur Ansteuerung eines Halbleiterbauelements (3), das einen Halbleiterkörper (35) aufweist, sowie einen monolithisch in den Halbleiterkörper (35) integrierten Transistor (3);
wobei der Transistor (3) einen ersten Teiltransistor (1) und einen zweiten Teiltransistor (2) aufweist;
wobei der erste Teiltransistor (1) einen ersten Lastkontakt (11), einen zweiten Lastkontakt (12), eine zwischen dem ersten Lastkontakt (11) und dem zweiten Lastkontakt (12) des ersten Teiltransistors (1) ausgebildete erste Laststrecke aufweist, sowie einen ersten Steuerkontakt (13) zur Steuerung eines elektrischen Stroms durch die erste Laststrecke;
wobei der zweite Teiltransistor (2) einen ersten Lastkontakt (21), einen zweiten Lastkontakt (22), eine zwischen dem ersten Lastkontakt (21) und dem zweiten Lastkontakt (22) des zweiten Teiltransistors (2) ausgebildete zweite Laststrecke aufweist, sowie einen zweiten Steuerkontakt (23) zur Steuerung eines elektrischen Stroms durch die zweite Laststrecke;
wobei der erste Lastkontakt (11) des ersten Teiltransistors (1) mit dem ersten Lastkontakt (21) des zweiten Teiltransistors (2) elektrisch leitend verbunden ist;
wobei der zweite Lastkontakt (12) des ersten Teiltransistors (1) mit dem zweiten Lastkontakt (22) des zweiten Teiltransistors (2) elektrisch leitend verbunden ist;
wobei der erste Teiltransistor (1) in einem eingeschalteten Zustand einen ersten Widerstand (R1_ON) aufweist, sowie in einem ausgeschalteten Zustand einen höheren zweiten Widerstand; und
wobei der zweite Teiltransistor (2) in einem eingeschalteten Zustand einen dritten Widerstand (R2_ON) aufweist, sowie in einem ausgeschalteten Zustand einen höheren vierten Widerstand;
wobei das Verfahren umfasst:
Einschalten des ersten Teiltransistors (1) zur einem ersten Zeitpunkt (t1);
Einschalten des zweiten Teiltransistors (2) zu einem dem ersten Zeitpunkt (t1) nachfolgenden zweiten Zeitpunkt (t2),
wobei der erste Teiltransistor (1) über den ersten Steuerkontakt (13) und der zweite Teiltransistor (2) über den zweiten Steuerkontakt (23) gesteuert wird, wobei das Steuern durch einen Steuerschaltkreis (4) erfolgt und wobei der Steuerschaltkreis (4) einen bidirektionalen Schalter (7) aufweist, der zwischen den ersten Steuerkontakt (13) und den zweiten Steuerkontakt (23) geschaltet ist.

Description

TECHNISCHES GEBIET
Ausgestaltungen der Erfindung betreffen ein Verfahren zur Ansteuerung eines Halbleiterbauelements.
HINTERGRUND
In herkömmlichen Schaltkreisen wie beispielsweise Umrichtern oder Motorantrieben kann ein Transistor dazu verwendet werden, eine induktive Last mit elektrischer Energie zu versorgen. Da während des Abkommutierens hohe induktive Spannungen auftreten, erreicht das Produkt aus dem Spannungsabfall über dem Transistor und dem Transistorstrom sehr hohe Werte.
Aus der DE 10 2008 010 467 A1 ist eine Schaltungsanordnung bekannt, bei der eine Laststrecke eines ersten steuerbaren Halbleiterbauelements und eine Laststrecke eines zweiten steuerbaren Halbleiterbauelements elektrisch zueinander parallel geschaltet sind.
Das zweite steuerbare Halbleiterbauelement besitzt einen Halbleiterkörper basierend auf dem Halbleitergrundmaterial Siliziumkarbid. Es weist damit eine hohe Schaltgeschwindigkeit auf und ist unempfindlich gegenüber hohen Stromspitzen und gegenüber Lawinendurchbrüchen. Das erste steuerbare Halbleiterbauelement hingegen besitzt einen Halbleiterkörper basierend auf einem vom Siliziumkarbid verschiedenen Halbleitergrundmaterial, beispielsweise Silizium, und weist eine geringere Sättigungsspannung auf als das zweite Halbleiterbauelement.
Beim Betrieb einer solchen Schaltungsanordnung fließt der Strom durch eine von der Schaltungsanordnung versorgte Last in der Einschaltphase und/oder in der Ausschaltphase ganz oder zumindest überwiegend über das zweite steuerbare Siliziumkarbid-Halbleiterbauelement. Ein zeitlich außerhalb der Einschalt- bzw. Ausschaltphase fließender Strom hingegen fließt ganz oder zumindest überwiegend über das erste steuerbare Halbleiterbauelement.
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleiterbauelement wirkungsvoll zu betreiben, ohne dass die maximal zulässige Leistungsaufnahme des Bauelements überschritten wird.
ÜBERBLICK ÜBER DIE ERFINDUNG
Gemäß einem Aspekt der Erfindung wird ein Verfahren zur Ansteuerung eines Halbleiterbauelements bereitgestellt. Ein Halbleiterbauelement weist einen Halbleiterkörper und einen monolithisch in den Halbleiterkörper integrierten Transistor auf. Der Transistor umfasst einen ersten Teiltransistor und einen zweiten Teiltransistor. Der erste Teiltransistor besitzt einen ersten Lastkontakt, einen zweiten Lastkontakt, eine zwischen dem ersten Lastkontakt und dem zweiten Lastkontakt des ersten Teiltransistors ausgebildete erste Laststrecke, sowie einen ersten Steuerkontakt zur Steuerung eines elektrischen Stromes durch die erste Laststrecke. Entsprechend umfasst der zweite Teiltransistor einen ersten Lastkontakt, einen zweiten Lastkontakt, eine zwischen dem ersten Lastkontakt und dem zweiten Lastkontakt des zweiten Teiltransistors ausgebildete zweite Laststrecke, sowie einen zweiten Steuerkontakt zur Steuerung eines elektrischen Stroms durch die zweite Laststrecke. Der erste Lastkontakt des ersten Teiltransistors ist elektrisch leitend am ersten Lastkontakt des zweiten Teiltransistors angeschlossen. Weiterhin besitzt der erste Teiltransistor einen ersten Einschaltwiderstand und der zweite Teiltransistor besitzt einen zweiten Einschaltwiderstand. Zu einem ersten Zeitpunkt wird der erste Teiltransistor eingeschaltet, und zu einem nachfolgenden zweiten Zeitpunkt wird der zweite Teiltransistor eingeschaltet. Der erste Teiltransistor wird über den ersten Steuerkontakt gesteuert und der zweite Teiltransistor wird über den zweiten Steuerkontakt gesteuert, wobei das Steuern durch einen Steuerschaltkreis erfolgt und wobei der Steuerschaltkreis einen bidirektionalen Schalter aufweist, der zwischen den ersten Steuerkontakt und den zweiten Steuerkontakt geschaltet ist.
Gemäß einem weiteren Aspekt der Erfindung wird ein Verfahren zum Ausschalten eines Halbleiterbauelements bereitgestellt. Ein Halbleiterbauelement besitzt einen Halbleiterkörper und einen monolithisch in den Halbleiterkörper integrierten Transistor. Der Transistor umfasst einen ersten Teiltransistor, der sich in seinem eingeschalteten Zustand befindet, sowie einen zweiten Teiltransistor, der sich ebenfalls in seinem eingeschalteten Zustand befindet. Der erste Teiltransistor besitzt einen ersten Lastkontakt, einen zweiten Lastkontakt, eine zwischen dem ersten Lastkontakt und dem zweiten Lastkontakt des ersten Teiltransistors ausgebildete erste Laststrecke, sowie einen ersten Steuerkontakt zur Steuerung eines elektrischen Stroms durch die erste Laststrecke. Entsprechend besitzt auch der zweite Teiltransistor einen ersten Lastkontakt, einen zweiten Lastkontakt, eine zwischen dem ersten Lastkontakt und dem zweiten Lastkontakt des zweiten Teiltransistors ausgebildete zweite Laststrecke, sowie einen zweiten Steuerkontakt zur Steuerung eines elektrischen Stroms durch die zweite Laststrecke. Der erste Lastkontakt des ersten Teiltransistors ist elektrisch leitend mit dem ersten Lastkontakt des zweiten Teiltransistors verbunden. Der zweite Lastkontakt des ersten Teiltransistors ist elektrisch leitend mit dem zweiten Lastkontakt des zweiten Teiltransistors verbunden. Weiterhin besitzt der erste Teiltransistor einen ersten Einschaltwiderstand und der zweite Teiltransistor besitzt einen zweiten Einschaltwiderstand. Der zweite Teiltransistor wird zu einem ersten Zeitpunkt ausgeschaltet, und danach wird der zweite Teiltransistor zu einem zweiten Zeitpunkt ausgeschaltet. Der erste Teiltransistor wird über den ersten Steuerkontakt gesteuert und der zweite Teiltransistor wird über den zweiten Steuerkontakt gesteuert, wobei das Steuern durch einen Steuerschaltkreis erfolgt und wobei der Steuerschaltkreis einen bidirektionalen Schalter aufweist, der zwischen den ersten Steuerkontakt und den zweiten Steuerkontakt geschaltet ist.
Figurenliste
Das Prinzip der Erfindung wird nachfolgend unter Bezugnahme auf die beigefügten Figuren anhand von Ausführungsbeispielen erläutert. Die Darstellung in den Figuren ist nicht notwendigerweise maßstäblich. In den Figuren zeigen gleiche Bezugszeichen einander entsprechende Teile.

1 zeigt ein Schaltbild eines Schaltkreises mit einem Halbleiterbauelement, das durch einen Steuerschaltkreis angesteuert wird;
2 zeigt ein Schaltbild eines Transfergates, das in dem Schaltkreis gemäß 1 verwendet werden kann,
3 zeigt ein Schaltbild eines Schutzschaltkreises, der in dem Schaltkreis gemäß 1 verwendet werden kann;
4A zeigt ein Schaltbild eines ersten Teilschaltkreises, der in dem Schaltkreis gemäß 1 verwendet werden kann, um ein Signal zum Einschalten und zum Ausschalten des zweiten Teiltransistors zu erzeugen;
4B zeigt ein Schaltbild eines zweiten Teilschaltkreises, der in dem Schaltkreis gemäß 1 verwendet werden kann, um ein Signal zum Einschalten und zum Ausschalten des zweiten Teiltransistors zu erzeugen;
4C zeigt ein Schaltbild eines dritten Teilschaltkreises, der in dem Schaltkreis gemäß 1 verwendet werden kann, um ein Signal zum Einschalten und zum Ausschalten des zweiten Teiltransistors zu erzeugen;
5 zeigt ein Timingdiagramm, welches das Timing verschiedener repräsentativer Signale des Schaltkreises gemäß 1 veranschaulicht;
6 ist eine Draufsicht auf einen Abschnitt eines Transistors, welcher einen ersten und einen zweiten Teiltransistor aufweist; und
7 ist ein Schaltbild, welches eine Modifikation des Schaltkreises gemäß 1 zeigt.

AUSFÜHRLICHE BESCHREIBUNG ILLUSTRATIVER AUSFÜHRUNGSBEISPIELE
In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen verwiesen, die einen Teil der Beschreibung bilden und in denen zur Veranschaulichung spezielle Ausgestaltungen gezeigt werden, mit denen sich die Erfindung realisieren lässt. In diesem Zusammenhang verwendete richtungsgebundene Terminologie wie beispielsweise „oben“, „unten“, „vorne“, „hinten“, „vorderes“, „hinteres“ usw. wird in Bezug auf die Ausrichtung der jeweiligen Figuren verwendet. Da die Komponenten der Ausführungsformen in einer Anzahl unterschiedlicher Ausrichtungen positioniert werden können, dient die richtungsgebundene Terminologie lediglich zur Veranschaulichung und ist in keinerlei Weise einschränkend zu verstehen. Es versteht sich, dass die Erfindung auch anhand anderer Ausgestaltungen realisiert werden kann, die sich strukturell oder logisch von den gezeigten Ausführungsformen unterscheiden. Die folgende ausführliche Beschreibung ist deshalb nicht in einem einschränkenden Sinn aufzufassen, der Schutzumfang der vorliegenden Erfindung wird durch die beigefügten Patentansprüche festgelegt. Es versteht sich, dass die Merkmale der verschiedenen beschriebenen beispielhaften Ausführungsformen beliebig miteinander kombiniert werden können, soweit nichts anderes angegeben ist oder sofern die Kombination bestimmter Merkmale technisch nicht ausgeschlossen ist.
1 zeigt einen Halbleiterschaltkreis. Ein Halbleiterbauelement 30 umfasst einen Transistor 3, der monolithisch in einem Halbleiterkörper 35 integriert ist. Der Transistor 3 weist einen ersten Teiltransistor 1 und einen zweiten Teiltransistor 2 auf. Beispielsweise kann es sich bei dem Transistor 3, dem ersten Teiltransistor 1 und dem zweiten Teiltransistor 2 um DMOS-Transistoren (DMOS = Double Diffusion Metal Oxide) handeln. Allerdings ist die Erfindung nicht auf DMOS-Transistoren beschränkt. Jede andere Art von Feldeffekttransistoren kann ebenso gut verwendet werden.
Der erste Teiltransistor 1 besitzt einen ersten Lastkontakt 11, eine zweiten Lastkontakt 12, sowie einen ersten Steuerkontakt 13. Eine erste Laststrecke, die über den ersten Steuerkontakt 13 angesteuert werden kann, ist zwischen dem ersten Lastkontakt 11 und dem zweiten Lastkontakt 12 ausgebildet. Entsprechend besitzt auch der zweite Teiltransistor 2 einen ersten Lastkontakt 21, einen zweiten Lastkontakt 22, sowie eine zweiten Steuerkontakt 23. Eine zweite Laststrecke, welche über den zweiten Steuerkontakt 23 angesteuert werden kann, ist zwischen dem ersten Lastkontakt 21 und dem zweiten Lastkontakt 22 ausgebildet.
Um die erste Laststrecke und die zweite Laststrecke elektrisch zueinander parallel zu schalten, ist der erste Lastkontakt 11 des ersten Teiltransistors 1 elektrisch an den ersten Lastkontakt 21 des zweiten Teiltransistors 2 angeschlossen und der zweite Lastkontakt 12 des ersten Teiltransistors 1 ist elektrisch an den zweiten Lastkontakt 22 des zweiten Teiltransistors 2 angeschlossen.
Der Transistor 3 besitzt einen ersten Lastanschluss 31, einen zweiten Lastanschluss 32, sowie einen ersten Steueranschluss 33 und einen zweiten Steueranschluss 34. Der erste Steuerkontakt 13 ist an dem ersten Steueranschluss 33 angeschlossen und der zweite Steuerkontakt 23 ist and dem zweiten Steueranschluss 34 angeschlossen. Eine Hauptlaststrecke des Transistors 3, die sowohl über den ersten Steueranschluss 33 als auch über den zweiten Steueranschluss 34 angesteuert werden kann, ist zwischen dem ersten Lastanschluss 31 und den zweiten Lastanschluss 32 ausgebildet.
Wenn der erste Teiltransistor 1 durch ein geeignetes Steuersignal, welches über den ersten Steueranschluss 33 an den ersten Steuerkontakt 13 angelegt ist, vollständig eingeschaltet ist (sich also in seinem leitenden Zustand befindet), besitzt die erste Laststrecke ihren geringstmöglichen Widerstand, welcher nachfolgend auch als „erster Einschaltwiderstand R1_ON“ bezeichnet wird. Entsprechend besitzt die zweite Laststrecke, wenn der zweite Teiltransistor 2 durch ein geeignetes Steuersignal, welches über den zweiten Steueranschluss 34 an den zweiten Steuerkontakt 23 angelegt ist, vollständig eingeschaltet ist (sich also in seinem leitenden Zustand befindet), ihren geringstmöglichen Widerstand, welcher nachfolgend auch als „zweiter Einschaltwiderstand R2_ON“ bezeichnet wird.
Da der erste Steuerkontakt 13 und der zweite Steuerkontakt 23 unabhängig voneinander betrieben werden können, kann der Widerstand R3 der Hauptlaststrecke des Transistors 3 an die erforderliche Funktion des Schaltkreises angepasst werden, indem nur der erste Teiltransistor 1, nur der zweite Teiltransistor 2, oder sowohl der erste Teiltransistor 1 als auch der zweite Teiltransistor 2 eingeschaltet werden. Wenn der erste Teiltransistor 1 eingeschaltet ist und der zweite Teiltransistor 2 ausgeschaltet ist, ist der Widerstand R3 der Hauptlaststrecke gleich R1_ON, und wenn der erste Teiltransistor 1 ausgeschaltet ist und der zweite Teiltransistor 2 eingeschaltet ist, ist der Widerstand R3 der Hauptlaststrecke gleich R2_ON. Wenn sowohl der erste Teiltransistor 1 als auch der zweite Teiltransistor 2 eingeschaltet sind, ist der Widerstand R3 der Hauptlaststrecke gleich dem Einschaltwiderstand R3_ON des Transistors 3. Dieser Einschaltwiderstand R3_ON kann wie folgt ermittelt werden: ${R3}_{ON} = \frac{R 1_{ON} \cdot {R2}_{ON}}{R 1_{ON} + {R2}_{ON}}$
Wenn sowohl der erste Teiltransistor 1 als auch der zweite Teiltransistor 2 ausgeschaltet sind, ist auch der Transistor 3 ausgeschaltet.
Der erste Einschaltwiderstand R1_ON und der zweite Einschaltwiderstand R2_ON können gleich oder verschieden sein. Vorzugsweise ist der erste Einschaltwidertand R1_ON größer als der zweite Einschaltwiderstand R2_ON. Beispielsweise kann der erste Einschaltwiderstand R1_ON wenigstens das Zweifache des zweiten Einschaltwiderstands R2_ON betragen, oder um wenigstens das Zweifache größer sein als der zweite Einschaltwidertand R2_ON.
In dem folgenden Beispiel, welches nicht dazu gedacht ist, den Schutzbereich der vorliegenden Erfindung zu beschränken, beträgt der erste Einschaltwiderstand R1_ON = 16 mΩ, und der zweite Einschaltwiderstand R2_ON = 5,33 mΩ. Daher ist, wenn der erste Teiltransistor 1 eingeschaltet und der zweite Teiltransistor 2 ausgeschaltet ist, der Widerstand R3 = R1_ON = 16 mΩ, und wenn der erste Teiltransistor 1 ausgeschaltet ist und der zweite Teiltransistor eingeschaltet ist, beträgt der Widerstand R3 = R2_ON = 5,33 mΩ, und wenn sowohl der erste Teiltransistor 1 als auch der zweite Teiltransistor 2 eingeschaltet sind, beträgt der Widerstand R3 ca. 4 mΩ. Zusammengefasst kann der Haupttransistor 3 auf einfache Weise in drei verschiedenen leitenden Zuständen betrieben werden, indem der Transistor 3 unter Verwendung von einem oder mehreren herkömmlichen Digitalsignalen, welche an den ersten Steueranschluss 33 und den zweiten Steueranschluss 34 angelegt werden, angesteuert werden.
In dem Schaltkreis gemäß 1 wird der Transistor 3 dazu verwendet, eine Last 6, beispielsweise eine induktive Last (z. B. einen Motor oder einen Transformator) mit elektrischer Energie zu versorgen. Hierzu besitzt die Last 6 einen ersten Kontakt 61, welcher an den zweiten Hauptanschluss 32 angeschlossen ist. Der erste Lastanschluss 31 ist an ein erstes elektrisches Versorgungspotential U_B+ angeschlossen und der zweite Kontakt 62 der Last 6 ist an ein zweites Versorgungspotential U_B- angeschlossen. Wenn das erste Versorgungspotential U_B+ und das zweite Versorgungspotential U_B- verschieden sind, tritt ein Spannungsabfall über der Hauptlaststrecke des Transistors 3 und ebenso über den ersten und zweiten Laststrecken auf.
Um das eingangs erwähnte Problem zu vermeiden, erfolgt das vollständige Einschalten des ersten Teiltransistors 1 und des zweiten Teiltransistors 2 nacheinander und auch das Ausschalten erfolgt nacheinander, was nachfolgend unter Bezugnahme auf 5 erläutert wird, welche ein Timingdiagramm darstellt, das die zeitliche Abfolge verschiedener repräsentativer Signale des Schaltkreises gemäß 1 veranschaulicht.
5 zeigt sechs Diagramme, welche nachfolgend von oben nach unten beschrieben werden. Ein erstes Steuersignal IN1, das dem ersten Steueranschluss 33 zugeführt wird, ein zweites Steuersignal IN2, das dem zweiten Steuerkontakt 34 zugeführt wird, der Spannungsabfall UDS über der Hauptlaststrecke zwischen dem ersten Hauptkontakt 31 und dem zweiten Hauptkontakt 32, der elektrische Strom IDS durch die Hauptlaststrecke zwischen dem ersten Hauptkontakt 31 und dem zweiten Hauptkontakt 32, die Leistung P = UDS-IDS, sowie der Widerstand R3 der Hauptlaststrecke zwischen dem ersten Hauptkontakt 31 und dem zweiten Hauptkontakt 32.
Das erste Steuersignal IN1 und das zweite Steuersignal IN2 werden durch einen Steuerschaltkreis 4 bereitgestellt. Wie in 1 gezeigt ist, kann der Steuerschaltkreis 4 einen Controller 40 aufweisen, der ein Steuersignal bereitstellt, das einem Treiber 45 zugeführt wird. Der Treiber 45 stellt ein Ausgangssignal IN1 bereit. Bei einem oder beiden der Steuersignale IN1 und IN2 kann es sich um digitale Signale handeln, d. h. um Signale, die zwischen lediglich zwei vorgegebenen Zuständen (in 5 mit „ON“ und „OFF“ gekennzeichnet) wechseln. Allerdings ist es ebenso möglich, analoge Signale für IN1 und IN2 zu verwenden. Ausgehend von einem Zustand, in dem sowohl der erste Teiltransistor 1 als auch der zweite Teiltransistor 2 ausgeschaltet sind, wird der erste Teiltransistor 1 zu einem ersten Zeitpunkt t1 eingeschaltet, indem das erste Steuersignal IN1 von einem Aus-Zustand in einen Ein-Zustand geändert wird, während der zweite Teiltransistor 2 ausgeschaltet bleibt. Das bedeutet, sowohl die erste Laststrecke als auch die Hauptlaststrecke besitzen den Widerstand R1_ON (in dem obigen Beispiel 16 mΩ), es bildet sich ein Strom IDS durch die Hauptlaststrecke, und der Spannungsabfall VDS über der Hauptlaststrecke fällt von etwa (UB+) - (UB-) auf einen ersten Wert V1, welcher im Wesentlichen von R3 = R1_ON und dem Widerstand der induktiven Last 6 abhängt.
Während der erste Teiltransistor 1 nachfolgend in seinem eingeschalteten Zustand belassen wird, wird der zweite Teiltransistor 2 zu einem zweiten Zeitpunkt t2 vollständig eingeschaltet, indem das zweite Steuersignal IN2 von einem Aus-Pegel auf einen Ein-Pegel geändert wird. Das bedeutet, dass die erste Laststrecke einen Widerstand R1_ON (in dem obigen Beispiel 16 mΩ, besitzt, die zweite Laststrecke einen Widerstand R2_ON (in dem obigen Beispiel 5,33 mΩ) besitzt, und dass die Hauptlaststrecke den Widerstand R3_ON (in dem obigen Beispiel 4 Ω) besitzt. Da sowohl der erste Teiltransistor 1 als auch der zweite Teiltransistor 2 eingeschaltet sind, ist der Widerstand R3 der Hauptlaststrecke gegenüber seinem Wert, den er in dem in dem Intervall zwischen t1 und t2 besitzt, reduziert, und der elektrische Strom IDS durch die Hauptlaststrecke steigt an, und der Spannungsabfall VDS über der Hauptlaststrecke fällt weiter von einem ersten Wert V1 zu einem zweiten Wert V2, welcher im Wesentlichen von R3 = R3_ON und dem Widerstand der induktiven Last 6 abhängt.
Um auch den zweiten Teiltransistor 2 einzuschalten, wird ein steuerbarer bidirektionaler Analogschalter 7 bereitgestellt. Der Analogschalter 7 besitzt eine Schaltstrecke, die zwischen einem ersten Kontakt 71 und einem zweiten Kontakt 72 ausgebildet ist und die durch ein Steuersignal SW, das von dem Controller 40 bereitgestellt und einem Steuereingang 73 des Schalters 7 zugeführt wird, geöffnet (d.h. es besteht keine elektrisch leitende Verbindung zwischen dem ersten Kontakt 71 und einem zweiten Kontakt 72) oder geschlossen (d.h. der erste Kontakt 71 und der zweite Kontakt 72 sind elektrisch leitend miteinander verbunden) werden kann. Bei einer möglichen Ausgestaltung eines bidirektionalen Analogschalters 7 kann es sich um ein Transfergate handeln, wie es in 2 gezeigt ist. Allerdings kann jedes andere Transfergate oder jeder andere bidirektionale Schalter ebenso gut verwendet werden. Wenn der Schalter 7 in dem Schaltkreis gemäß 1 geschlossen ist, wird das erste Steuersignal IN1, welches an dem ersten Steueranschluss 33 anliegt, über den Schalter 7 an den zweiten Steueranschluss 34 weitergeleitet und diesem zugeführt, so dass der zweite Teiltransistor 2 eingeschaltet wird. Das bedeutet, dass das erste Steuersignal IN1 und das zweite Steuersignal IN2 gleich sind.
Nachfolgend wird, zu einem dritten Zeitpunkt t3, der zweite Teiltransistor 2 ausgeschaltet, während der erste Teiltransistor 1 in seinem eingeschalteten Zustand belassen wird. Im Ergebnis besitzen sowohl die erste Laststrecke als auch die Hauptlaststrecke den Widerstand R1_ON (in dem obigen Beispiel 16 mΩ). Um den zweiten Teiltransistor 2 auszuschalten, wird das Steuersignal SW, welches dem Steuereingang 73 zugeführt wird, geändert, so dass der Analogschalter 7 geöffnet und die leitende Verbindung zwischen dem ersten Steueranschluss 33 und dem zweiten Steueranschluss 34 unterbrochen wird. Als Konsequenz hieraus wird das erste Steuersignal nicht länger dem zweiten Steueranschluss 34 zugeführt, und der zweite Teiltransistor 2 wird ausgeschaltet.
Allerdings verursacht die in dem magnetischen Feld der induktiven Last 6 gespeicherte Energie durch das Abschalten des zweiten Teiltransistors 2 und durch den Anstieg des Widerstandes R3 (in dem obigen Beispiel von 4 mΩ auf 16 mΩ) eine signifikante induzierte Spannung, die sich der Versorgungsspannung (U_B+) - (U_B-) überlagert, so dass der Spannungsabfall UDS über der Hauptlaststrecke die Versorgungsspannung (U_B+) - (U_B-) übersteigen kann.
Um eine durch diese induzierte Spannung verursachte Beschädigung des Transistors 3 zu vermeiden, ist ein erster Kontakt 51 eines optionalen Schutzschaltkreises 5 an den ersten Lastanschluss 31 angeschlossen und ein zweiter Kontakt 52 des Schutzschaltkreises 5 ist an den zweiten Steueranschluss 34 angeschlossen. 3 zeigt eine mögliche Ausgestaltung eines Schutzschaltkreises, bei dem es sich um einen Clamping-Schaltkreis handelt, der durch zwei in Reihe geschaltete Dioden gebildet ist. Allerdings kann jeder andere Schutzschaltkreis ebenso gut verwendet werden.
Wenn durch den Schutzschaltkreis 5 festgestellt wird, dass der Spannungsabfall UDS über der Hauptlaststrecke des Transistors 3 einen vorgegebenen Wert erreicht oder übersteigt, führt er dem zweiten Steueranschluss 34 ein Signal derart zu, dass der Widerstand der zweiten Lasstrecke verringert wird und damit einhergehend auch die über der Hauptlaststrecke des Transistors 3 abfallende Spannung auf einen unschädlichen Wert V3 reduziert wird.
Zu einem dem dritten Zeitpunkt 73 nachfolgenden vierten Zeitpunkt t4 wird auch der erste Teiltransistor 1 ausgeschaltet, indem das erste Steuersignal IN1 von einem Ein-Pegel auf einen Aus-Pegel geändert wird, während der erste Teiltransistor 1 in seinem ausgeschalteten Zustand belassen wird, was durch das Öffnen des Analogschalters 7 geschieht. Im Ergebnis sind sowohl der erste Teiltransistor 1 als auch der zweite Teiltransistor 2 ausgeschaltet, und der Strom IDS durch die Hauptlaststrecke des Transistors 3 wird auf Null verringert.
Da das Ausschalten des ersten Teiltransistors 1 und des zweiten Teiltransistors 2 zeitversetzt nacheinander erfolgt, wird die der maximal auftretende Wert Pmax der Transistorleistung P = UDS · IDS signifikant reduziert im Vergleich zu der maximalen Leistung, welche aufträte, wenn ein herkömmlicher Transistor (d. h. ohne unabhängig voneinander schaltbare Teiltransistoren), der denselben Einschaltwiderstand R3_ON aufweist, anstelle des oben erläuterten Transistors 3 verwendet würde.
Die 4A bis 4C zeigen drei Ausgestaltungen zur Erzeugung eines Steuersignals SW, welche in dem vorangehend unter Bezugnahme auf 1 beschriebenen Schaltkreis verwendet werden können. Bei dem Ausführungsbeispiel 4A wird das Ausgangssignal SW so geschaltet, dass der bidirektionale Schalter 7 (siehe hiezu die 1 und 2) geschlossen wird, wenn der Spannungsabfall über der ersten Laststrecke unter einen vorgegebenen Wert fällt, während der bidirektionale Schalter 7 anderenfalls geöffnet wird.
Bei dem Ausführungsbeispiel gemäß 4B wird das Ausgangssignal SW so gesetzt, dass der bidirektionale Schalter 7 (siehe die 1 und 2) geschlossen wird, wenn der Absolutbetrag der Spannungsdifferenz zwischen dem ersten Steuerkontakt 13 und dem zweite Lastkontakt 12 des ersten Teiltransistors 1 einen vorgegebenen Wert übersteigt, während der bidirektionale Schalter 7 anderenfalls geöffnet wird. Der vorgegebene Wert wird vorzugsweise auf einen Wert gesetzt, bei dem der erste Teiltransistor 1 über seinem Temperaturkompensationspunkt betrieben wird.
Bei dem weiteren Ausführungsbeispiel gemäß 4C wird das Ausgangssignal SW so gesetzt, dass der bidirektionale Schalter 7 (siehe die 1 und 2) geschlossen wird, wenn der Absolutwert des Spannungsabfalls über einem Widerstand R (dieser Spannungsabfall ist ein Maß für den Strom I1, der durch die erste Laststrecke fließt), welcher mit der ersten Laststrecke in Reihe geschaltet ist, einen vorgegebenen Wert übersteigt, wohingegen der bidirektionale Schalter 7 anderenfalls geöffnet wird.
Ein Beispiel für einen Transistor 3, der wie oben erläutert einen ersten Teiltransistor 1 und einen zweiten Teiltransistor 2 aufweist, ist in 6 gezeigt. Der Transistor besitzt eine Zellstruktur mit einer Vielzahl steuerbarer erster Transistorzellen 15, sowie einer Vielzahl steuerbarerer zweiter Transistorzellen 25. Aus Gründen der besseren Unterscheidbarkeit sind die ersten Transistorzellen 15 in der 6 Dunkelgrau gekennzeichnet, während die zweiten Transistorzellen 25 hellgrau dargestellt sind. Sämtliche ersten Transistorzellen 15 sind elektrisch zueinander parallel geschaltet und sie bilden den ersten Teiltransistor 1. Entsprechend sind sämtliche steuerbaren zweiten Transistorzellen 25 elektrisch zueinander parallel geschaltet und sie bilden den zweiten Teiltransistor 2. Die ersten Transistorzellen 15 können gemeinsam über den ersten Steuerkontakt 13 gesteuert werden und die zweiten Transistorzellen 25 gemeinsam über den zweiten Steuerkontakt 23.
Die Steuereingänge (Gates) der ersten Transistorzellen 15 sind über Gatefinger 131 und einen Gate-Runner 130 elektrisch leitend an den ersten Steuerkontakt 13 angeschlossen. Entsprechend sind die Steuereingänge (Gates) der zweiten Transistorzellen 25 über Gatefinger 231 und einen Gate-Runner 230 elektrisch leitend an den zweiten Steuerkontakt 23 angeschlossen.
In dem gezeigten Beispiel sind die ersten und zweiten Transistorzellen 15, 25 als längliche Streifen dargestellt. Allerdings kann jede andere Zellstruktur ebenso verwendet werden. Optional können die ersten Transistorzellen 15 und die zweiten Transistorzellen 25 identisch aufgebaut sein und identische Einschaltwiderstände aufweisen. Um einen ersten Teiltransistor 1 und einen zweiten Teiltransistor 2 mit verschiedenen Einschaltwiderständen R1_ON bzw. R2_ON mit R1_ON > R2_ON zu erhalten, kann die Anzahl der parallel geschalteten zweiten Transistorzellen 25, welche den zweiten Teiltransistor 2 bilden, größer gewählt werden als die Anzahl der parallel geschalteten ersten Transistorzellen 15, die den ersten Teiltransistor 1 bilden. Dies bewirkt, dass der Einschaltwiderstand R1_ON des ersten Teiltransistors 1 den Einschaltwiderstand R2_ON des zweiten Teiltransistors 2 übersteigt.
7 ist ein Schaltbild, das eine Modifikation des Schaltkreises gemäß 1 zeigt. Der einzige Unterschied zu dem Schaltkreis gemäß 1 besteht darin, dass der zweite Kontakt 52 des Schutzschaltkreises 5 nicht am zweiten Steueranschluss 34 sondern am ersten Steueranschluss 32 angeschlossen ist, so dass beim Auftreten einer Überspannung der erste Teiltransistor 1, welcher einen höheren Einschaltwiderstand aufweist als der zweite Teiltransistor 2, über den Steuerschaltkreis 5 wenigstens teilweise eingeschaltet wird.
In den oben erläuterten Beispielen sind die ersten Lastkontakte 11 und 21 als Drainkontakte und die zweiten Lastkontakte 12 und 22 als Sourcekontakte dargestellt. Allerdings besteht ebenso die Möglichkeit, dass es sich bei den ersten Lastkontakten 11 und 21 um Sourcekontakte handelt, und bei den zweiten Lastkontakten 12 und 22 um Drainkontakte.

Claims

Verfahren zur Ansteuerung eines Halbleiterbauelements (3), das einen Halbleiterkörper (35) aufweist, sowie einen monolithisch in den Halbleiterkörper (35) integrierten Transistor (3); wobei der Transistor (3) einen ersten Teiltransistor (1) und einen zweiten Teiltransistor (2) aufweist; wobei der erste Teiltransistor (1) einen ersten Lastkontakt (11), einen zweiten Lastkontakt (12), eine zwischen dem ersten Lastkontakt (11) und dem zweiten Lastkontakt (12) des ersten Teiltransistors (1) ausgebildete erste Laststrecke aufweist, sowie einen ersten Steuerkontakt (13) zur Steuerung eines elektrischen Stroms durch die erste Laststrecke; wobei der zweite Teiltransistor (2) einen ersten Lastkontakt (21), einen zweiten Lastkontakt (22), eine zwischen dem ersten Lastkontakt (21) und dem zweiten Lastkontakt (22) des zweiten Teiltransistors (2) ausgebildete zweite Laststrecke aufweist, sowie einen zweiten Steuerkontakt (23) zur Steuerung eines elektrischen Stroms durch die zweite Laststrecke; wobei der erste Lastkontakt (11) des ersten Teiltransistors (1) mit dem ersten Lastkontakt (21) des zweiten Teiltransistors (2) elektrisch leitend verbunden ist; wobei der zweite Lastkontakt (12) des ersten Teiltransistors (1) mit dem zweiten Lastkontakt (22) des zweiten Teiltransistors (2) elektrisch leitend verbunden ist; wobei der erste Teiltransistor (1) in einem eingeschalteten Zustand einen ersten Widerstand (R1_ON) aufweist, sowie in einem ausgeschalteten Zustand einen höheren zweiten Widerstand; und wobei der zweite Teiltransistor (2) in einem eingeschalteten Zustand einen dritten Widerstand (R2_ON) aufweist, sowie in einem ausgeschalteten Zustand einen höheren vierten Widerstand; wobei das Verfahren umfasst: Einschalten des ersten Teiltransistors (1) zur einem ersten Zeitpunkt (t1); Einschalten des zweiten Teiltransistors (2) zu einem dem ersten Zeitpunkt (t1) nachfolgenden zweiten Zeitpunkt (t2), wobei der erste Teiltransistor (1) über den ersten Steuerkontakt (13) und der zweite Teiltransistor (2) über den zweiten Steuerkontakt (23) gesteuert wird, wobei das Steuern durch einen Steuerschaltkreis (4) erfolgt und wobei der Steuerschaltkreis (4) einen bidirektionalen Schalter (7) aufweist, der zwischen den ersten Steuerkontakt (13) und den zweiten Steuerkontakt (23) geschaltet ist.
Verfahren nach Anspruch 1, bei dem der erste Teiltransistor (1), nachdem er zu dem ersten Zeitpunkt (t1) eingeschaltet wurde, wenigstens bis zum zweiten Zeitpunkt (t2) im eingeschalteten Zustand belassen wird.
Verfahren nach Anspruch 1 oder 2, bei dem der zweite Teiltransistor (2) zu einem dem zweiten Zeitpunkt (t2) nachfolgenden dritten Zeitpunkt (t3) ausgeschaltet wird.
Verfahren nach Anspruch 3, bei dem der erste Teiltransistor (1) zwischen dem ersten Zeitpunkt (t1) und dem dritten Zeitpunkt (t3) in seinem eingeschalteten Zustand belassen wird; und der zweite Teiltransistor (2) zwischen dem zweiten Zeitpunkt (t2) und dem dritten Zeitpunkt (t3) in seinem eingeschalteten Zustand belassen wird.
Verfahren nach Anspruch 3 oder 4, bei dem der erste Teiltransistor (1) zu einem dem dritten Zeitpunkt (t3) nachfolgenden vierten Zeitpunkt (t4) ausgeschaltet wird.
Verfahren nach Anspruch 5, bei dem der zweite Teiltransistor (2) zwischen dem dritten Zeitpunkt (t3) und dem vierten Zeitpunkt (t4) in seinem ausgeschalteten Zustand belassen wird.
Verfahren nach einem der vorangehenden Ansprüche, bei dem der erste Widerstand (R1_ON) größer ist als der dritte Widerstand (R2_ON).
Verfahren nach Anspruch 7, bei dem der erste Widerstand (R1_ON) wenigstens doppelt so groß oder wenigstens um das Zweifache größer ist als der dritte Widerstand (R2_ON).
Verfahren nach einem der vorangehenden Ansprüche, bei dem der Steuerschaltkreis (4) dazu ausgebildet ist, Steuersignale (IN1, IN2) bereitzustellen, mit denen der erste Teiltransistor (1) über den ersten Steuerkontakt (13) und der zweite Teiltransistor (2) über den zweiten Steuerkontakt (23) gesteuert werden.
Verfahren nach einem der vorangehenden Ansprüche, bei dem der bidirektionale Schalter (7) ein Transfergate aufweist.
Verfahren nach einem der vorangehenden Ansprüche, bei dem der Transistor (3) als DMOS-Transistor ausgebildet ist.
Verfahren nach einem der vorangehenden Ansprüche, umfassend: Bereitstellen einer induktiven Last (6), die einen ersten Kontakt (61) und einen zweiten Kontakt (62) aufweist; Anschließen des ersten Kontakts (61) sowohl an den zweiten Lastkontakt (12) des ersten Teiltransistors (1) als auch an den zweiten Lastkontakt (22) des zweiten Teiltransistors (2); Anschließen sowohl des ersten Lastkontakts (11) des ersten Teiltransistors (1) als auch des ersten Lastkontakts (21) des zweiten Teiltransistors (2) an ein erstes Versorgungspotential (U_B+); und Anschließen des zweiten Kontakts (62) der induktiven Last (6) an ein vom ersten Versorgungspotential (U_B+) verschiedenes zweites Versorgungspotential (U_B-).
Verfahren nach einem der vorangehenden Ansprüche, bei dem der zweite Teiltransistor (2) zum zweiten Zeitpunkt (t2) in seinen eingeschalteten Zustand versetzt wird, wenn ein Spannungsabfall (UDS) über der ersten Laststrecke einen vorgegebenen Wert unterschreitet; und/oder ein elektrischer Strom (IDS) durch die erste Laststrecke einen vorgegebenen Wert übersteigt.
Verfahren nach einem der vorangehenden Ansprüche, bei der zweite Teiltransistor (2) zum zweiten Zeitpunkt in seinen eingeschalteten Zustand versetzt wird, wenn der Betrag einer elektrischen Spannung zwischen dem ersten Steuerkontakt (13) und dem zweiten Lastkontakt (22) des ersten Teiltransistors (1) einen vorgegebenen Wert übersteigt.
Verfahren nach Anspruch 14, bei dem der erste Teiltransistor (1) einen Temperaturkompensationspunkt besitzt; und der vorgegebene Wert größer ist als ein Wert, bei dem der erste Teiltransistor (1) oberhalb seines Temperaturkompensationspunkts betrieben wird.
Verfahren zum Betrieb eines Halbleiterbauelements, das einen Halbleiterkörper (35) sowie einen monolithisch in den Halbleiterkörper (35) integrierten Transistor (3) umfasst, wobei der Transistor (3) einen ersten Teiltransistor (1) aufweist, der einen eingeschalteten Zustand und einen ausgeschalteten Zustand besitzt, sowie einen zweiten Teiltransistor (2), der einen eingeschalteten Zustand und einen ausgeschalteten Zustand besitzt, wobei das Verfahren umfasst: Versetzen des ersten Teiltransistors (1) in seinen eingeschalteten Zustand und des zweiten Teiltransistors (2) in seinen eingeschalteten Zustand, wobei der erste Teiltransistor (1) einen ersten Lastkontakt (11), einen zweiten Lastkontakt (12), eine zwischen den ersten Lastkontakt (11) und dem zweiten Lastkontakt (12) des ersten Teiltransistors (1) ausgebildete erste Laststrecke aufweist, sowie einen ersten Steuerkontakt (13) zur Steuerung eines elektrischen Stroms durch die erste Laststrecke, und wobei der zweite Teiltransistor (2) einen ersten Lastkontakt (21), einen zweiten Lastkontakt (22) sowie eine zwischen den ersten Lastkontakt (21) und den zweiten Lastkontakt (22) des zweiten Teiltransistors (2) ausgebildete zweite Laststrecke aufweist, sowie einen zweiten Steuerkontakt (23) zur Steuerung eines elektrischen Stroms durch die zweite Laststrecke, wobei der erste Lastkontakt (11) des ersten Teiltransistors (1) elektrisch leitend mit dem ersten Lastkontakt (21) des zweiten Teiltransistors (2) verbunden ist, und wobei der zweite Lastkontakt (12) des ersten Teiltransistors (1) elektrisch leitend mit dem zweiten Lastkontakt (22) des zweiten Teiltransistors (2) verbunden ist; Versetzen des zweiten Teiltransistors (2) in seinen ausgeschalteten Zustand zu einem ersten Zeitpunkt (t1); Versetzen des ersten Teiltransistors (1) in seinen ausgeschalteten Zustand zu einem dem ersten Zeitpunkt (t1) nachfolgenden zweiten Zeitpunkt (t2); wobei der erste Teiltransistor (1) über den ersten Steuerkontakt (13) und der zweite Teiltransistor (2) über den zweiten Steuerkontakt (23) gesteuert wird, wobei das Steuern durch einen Steuerschaltkreis (4) erfolgt und wobei der Steuerschaltkreis (4) einen bidirektionalen Schalter (7) aufweist, der zwischen den ersten Steuerkontakt (13) und den zweiten Steuerkontakt (23) geschaltet ist.
Verfahren nach Anspruch 16, bei dem das Versetzen des zweiten Teiltransistors in seinen ausgeschalteten Zustand am ersten Zeitpunkt (t1) erfolgt, wenn der Spannungsabfall (UDS) über der ersten Laststrecke einen vorgegebenen Wert übersteigt; und/oder ein elektrischer Strom (IDS) durch die erste Laststrecke einen vorgegebenen Wert unterschreitet.
Verfahren nach Anspruch 16 oder 17, bei dem das Versetzen des zweiten Teiltransistors (2) in seinen ausgeschalteten Zustand am ersten Zeitpunkt (t1) erfolgt, wenn der Betrag der Spannung zwischen dem ersten Steuerkontakt (13) und dem zweiten Lastkontakt (12) des ersten Teiltransistors (1) einen vorgegebenen Wert unterschreitet.
Verfahren nach Anspruch 18, bei dem der erste Teiltransistor (1) einen Temperaturkompensationspunkt aufweist, und bei dem der vorgegebene Wert größer ist als ein Wert, bei dem der erste Teiltransistor (1) oberhalb seines Temperaturkompensationspunktes betrieben wird.
Verfahren nach Anspruch 16 oder 17, bei dem der erste Teiltransistor (1) einen Einschaltwiderstand (R1_ON) aufweist, der größer ist als ein Einschaltwiderstand (R2_ON) des zweiten Teiltransistors (2).
Halbleiterschaltkreis umfassend: ein Halbleiterbauelement umfassend einen Halbleiterkörper (35) und einen monolithisch in den Halbleiterkörper (35) integrierten Transistor (2); wobei der Transistor (3) einen ersten Teiltransistor (1) und einen zweiten Teiltransistor (2) umfasst; wobei der erste Teiltransistor (1) einen ersten Lastkontakt (11), einen zweiten Lastkontakt (12), eine zwischen dem ersten Lastkontakt (11) und dem Lastkontakt (12) des ersten Teiltransistors (1) ausgebildete erste Laststrecke aufweist, sowie einen ersten Steuerkontakt (13) zur Steuerung eines elektrischen Stroms durch die erste Laststrecke; wobei der zweite Teiltransistor (2) einen ersten Lastkontakt (21), einen zweiten Lastkontakt (22), eine zwischen dem ersten Lastkontakt (21) und dem zweiten Lastkontakt (22) des zweiten Teiltransistors (2) ausgebildete zweite Laststrecke aufweist, und einen zweiten Steuerkontakt (23) zur Steuerung eines elektrischen Stroms durch die zweite Laststrecke; wobei der erste Lastkontakt (11) des ersten Teiltransistors (1) elektrisch leitend mit dem ersten Lastkontakt (21) des zweiten Teiltransistors (2) verbunden ist; wobei der zweite Lastkontakt (12) des ersten Teiltransistors (1) elektrisch leitend mit dem zweiten Lastkontakt (22) des zweiten Teiltransistors (2) verbunden ist; wobei der erste Teiltransistor (1) einen eingeschalteten Zustand und einen ausgeschalteten Zustand aufweist, und wobei der zweite Teiltransistor (2) einen eingeschalteten Zustand und einen ausgeschalteten Zustand aufweist; und einen Steuerschaltkreis (4), der dazu ausgebildet ist, den ersten Teiltransistor (1) zu einem ersten Zeitpunkt (t1) von einem ersten Zustand in einen zweiten Zustand zu schalten, sowie dazu, den zweiten Teiltransistor (2) zu einem dem ersten Zeitpunkt (t1) nachfolgenden zweiten Zeitpunkt (t2) vom ersten Zustand in den zweiten Zustand zu schalten; wobei der erste Teiltransistor (1) über den ersten Steuerkontakt (13) und der zweite Teiltransistor (2) über den zweiten Steuerkontakt (23) durch einen Steuerschaltkreis (4) steuerbar ist und wobei der Steuerschaltkreis (4) einen bidirektionalen Schalter (7) aufweist, der zwischen den ersten Steuerkontakt (13) und den zweiten Steuerkontakt (23) geschaltet ist.
Halbleiterschaltkreis nach Anspruch 21, bei dem der erste Zustand der eingeschaltete Zustand und der zweite Zustand der ausgeschaltete Zustand ist.
Halbleiterschaltkreis nach Anspruch 21, bei dem er erste Zustand der ausgeschaltete Zustand und der zweite Zustand der eingeschaltete Zustand ist.
Halbleiterschaltkreis nach einem der Ansprüche 21 bis 23 umfassend eine induktive Last (6), die einen ersten Kontakt (61) und einen zweiten Kontakt (62) aufweist, wobei der erste Kontakt (61) sowohl an den zweiten Lastkontakt (12) des ersten Teiltransistors (1) als auch an den zweiten Lastkontakt (22) des zweiten Teiltransistors (2) angeschlossen ist, und wobei sowohl der erste Lastkontakt (11) des ersten Teiltransistors (1) als auch der erste Lastkontakt (21) des zweiten Teiltransistors (2) an ein erstes Versorgungspotential (U_B+) angeschlossen sind, und wobei der zweite Kontakt (62) der induktiven Last (6) an ein vom ersten Versorgungspotential (U_B+) verschiedenes zweites Versorgungspotential (U_B-) angeschlossen ist.
Halbleiterschaltkreis nach einem der Ansprüche 21 bis 24, bei dem der Steuerschaltkreis (4) dazu ausgebildet ist, Steuersignale (IN1, IN2) bereitzustellen, um den ersten Teiltransistor (1) über den ersten Steuerkontakt (13) und den zweiten Teiltransistor (2) über den zweiten Steuerkontakt (23) anzusteuern.
Halbleiterschaltkreis nach einem der Ansprüche 21 bis 25, bei dem der bidirektionale Schalter (7) ein Transfergate aufweist.