DE102013208301A1

DE102013208301A1 - Arrangement comprising a semiconductor wafer and a step-shaped support for supporting the semiconductor wafer

Info

Publication number: DE102013208301A1
Application number: DE102013208301.7A
Authority: DE
Inventors: Susann Weißbach; Ines Gerhold; Viola Geishecker; Rüdiger Zschoke
Original assignee: Siltronic AG
Current assignee: Siltronic AG
Priority date: 2013-05-06
Filing date: 2013-05-06
Publication date: 2014-10-16

Abstract

Gegenstand der Erfindung ist eine Anordnung umfassend eine Halbleiterscheibe (1) mit zwei planparallelen Seitenflächen (12) und einer Kante (11), die die beiden Seitenflächen (12) verbindet, und eine stufenförmige Auflage (2) zum Unterstützen der Halbleiterscheibe (1), wobei die Auflage eine Auflagefläche (21) und eine Stirnfläche (22) aufweist, dadurch gekennzeichnet, dass – die Halbleiterscheibe (1) mit ihrer Kante (11) auf der Auflagefläche (21) aufliegt, wobei die Auflagefläche (21) einen Winkel α von 10° bis 30° mit den Seitenflächen (12) der Halbleiterscheibe (1) einschließt, – keine der beiden Seitenflächen (12) die Auflage (2) berührt und – die Stirnfläche (22) einen Winkel β von 60° bis 120° mit den Seitenflächen (12) der Halbleiterscheibe (1) einschließt.The invention relates to an arrangement comprising a semiconductor wafer (1) with two plane-parallel side surfaces (12) and an edge (11) connecting the two side surfaces (12), and a step-shaped support (2) for supporting the semiconductor wafer (1), wherein the support has a support surface (21) and an end face (22), characterized in that - the edge of the semiconductor wafer (1) rests on the support surface (21), the support surface (21) having an angle α of 10 ° to 30 ° with the side faces (12) of the semiconductor wafer (1), - neither of the two side faces (12) touches the support (2) and - the end face (22) forms an angle β of 60 ° to 120 ° with the Includes side surfaces (12) of the semiconductor wafer (1).

Description

Die Erfindung bezieht sich auf eine Anordnung umfassend eine Halbleiterscheibe mit zwei planparallelen Seitenflächen und einer Kante, die die beiden Seitenflächen verbindet, und eine stufenförmige Auflage zum Unterstützen der Halbleiterscheibe.The invention relates to an arrangement comprising a semiconductor wafer with two plane-parallel side surfaces and an edge connecting the two side surfaces, and a step-shaped support for supporting the semiconductor wafer.

Halbleiterscheiben haben eine große Bedeutung als Substrate für die Herstellung elektronischer oder optoelektronischer Bauelemente. Mit zunehmender Miniaturisierung der Bauelemente steigen auch die Qualitätsanforderungen an die Halbleiterscheiben hinsichtlich Kristalldefekten und der Oberflächenbeschaffenheit. Um die erforderliche Geometrie und Oberflächengüte zu erzielen, durchlaufen die Halbleiterscheiben eine Vielzahl von Bearbeitungsschritten, bevor sie zur Herstellung elektronischer oder optoelektronischer Bauelemente verwendet werden. Die Bearbeitung kann ein Schleifen, Läppen, Ätzen, Polieren, Reinigen sowie eine thermische Behandlung oder eine epitaktische Beschichtung der Halbleiterscheibe umfassen. Außerdem werden die Halbleiterscheiben wiederholt Qualitätskontrollen unterworfen, von einer Bearbeitungsstation zur nächsten transportiert oder zwischengelagert.Semiconductor wafers are of great importance as substrates for the production of electronic or optoelectronic components. With increasing miniaturization of the components, the quality requirements for the semiconductor wafers with regard to crystal defects and the surface quality also increase. To achieve the required geometry and surface finish, the wafers undergo a variety of processing steps before being used to fabricate electronic or opto-electronic devices. The processing may include grinding, lapping, etching, polishing, cleaning, as well as a thermal treatment or an epitaxial coating of the semiconductor wafer. In addition, the semiconductor wafers are repeatedly subjected to quality controls, transported from one processing station to the next or stored.

Eine Herausforderung bei der Bearbeitung von Halbleiterscheiben besteht darin, eine durch vorangehende Bearbeitungsschritte erzielte Oberflächenqualität durch anschließende Schritte nicht wieder zu verschlechtern.A challenge in the processing of semiconductor wafers is that the surface quality achieved by previous processing steps is not impaired by subsequent steps.

So ist nach einer Politur der Halbleiterscheibe eine Reinigung erforderlich, um anhaftende Poliermittelreste und Partikel des abgetragenen Halbleitermaterials von der Oberfläche zu entfernen. Anschließend wird die Halbleiterscheibe getrocknet. Während der Reinigung und Trocknung muss die Halbleiterscheibe mittels geeigneter Auflagen unterstützt werden, siehe beispielsweise US2010/0032097A1 . Es wurde beobachtet, dass diese Auflagen wiederum Kratzer auf der Oberfläche der Halbleiterscheibe verursachen können. Dies ist insbesondere dann nicht akzeptabel, wenn die Oberfläche nicht ein weiteres Mal poliert wird.Thus, after a polishing of the semiconductor wafer, a cleaning is required to remove adherent polishing agent residues and particles of the removed semiconductor material from the surface. Subsequently, the semiconductor wafer is dried. During cleaning and drying, the wafer must be supported by means of suitable supports, see for example US2010 / 0032097A1 , It has been observed that these pads can in turn cause scratches on the surface of the wafer. This is particularly unacceptable if the surface is not polished once more.

Es stellte sich daher die Aufgabe, eine Auflage für Halbleiterscheiben bereitzustellen, die keine Kratzer auf der Oberfläche der Halbleiterscheiben verursacht.It was therefore an object to provide a support for semiconductor wafers, which causes no scratches on the surface of the semiconductor wafers.

Die Aufgabe wird gelöst durch eine Anordnung umfassend eine Halbleiterscheibe mit zwei planparallelen Seitenflächen und einer Kante, die die beiden Seitenflächen verbindet, und eine stufenförmige Auflage zum Unterstützen der Halbleiterscheibe, wobei die Auflage eine Auflagefläche und eine Stirnfläche aufweist, dadurch gekennzeichnet, dass

– die Halbleiterscheibe mit ihrer Kante auf der Auflagefläche aufliegt, wobei die Auflagefläche einen Winkel α von 10° bis 30° mit den Seitenflächen der Halbleiterscheibe einschließt,
– keine der beiden Seitenflächen die Auflage berührt und
– die Stirnfläche einen Winkel β von 60° bis 120° mit den Seitenflächen der Halbleiterscheibe einschließt.

The object is achieved by an arrangement comprising a semiconductor wafer with two plane-parallel side surfaces and an edge connecting the two side surfaces, and a stepped support for supporting the semiconductor wafer, wherein the support has a support surface and an end surface, characterized in that

- The wafer rests with its edge on the support surface, wherein the support surface forms an angle α of 10 ° to 30 ° with the side surfaces of the semiconductor wafer,
- none of the two side surfaces touched the overlay and
- The end face forms an angle β of 60 ° to 120 ° with the side surfaces of the semiconductor wafer.

Die Erfindung wird im Folgenden anhand von Figuren im Detail beschrieben.The invention will be described in detail below with reference to figures.

1 zeigt einen Schnitt durch eine erfindungsgemäße Anordnung aus einer Halbleiterscheibe und einer Auflage (Schnitt in radialer Richtung bzgl. der Halbleiterscheibe). 1 shows a section through an inventive arrangement of a semiconductor wafer and a support (section in the radial direction with respect to the semiconductor wafer).

2 zeigt eine erfindungsgemäße Anordnung in der Draufsicht. 2 shows an inventive arrangement in plan view.

3 zeigt eine Einsatzmöglichkeit der erfindungsgemäßen Anordnung. 3 shows a possible use of the arrangement according to the invention.

Erfindungsgemäß liegt die Halbleiterscheibe 1 nur mit ihrer Kante 11 auf der schrägen Auflagefläche 21 der Auflage 2 auf (1). Die ebenen Seitenflächen 12 der Halbleiterscheibe 1 berühren die Auflage 2 nicht. Auf diese Weise wird die Entstehung von Kratzern auf den ebenen Seitenflächen 12, die später für die Herstellung von Bauelementen verwendet werden, zuverlässig vermieden.According to the invention, the semiconductor wafer is located 1 only with her edge 11 on the sloping support surface 21 the edition 2 on ( 1 ). The flat side surfaces 12 the semiconductor wafer 1 touch the pad 2 Not. In this way, the formation of scratches on the flat side surfaces 12 , which are later used for the manufacture of components, reliably avoided.

Die Halbleiterscheibe 1 ist üblicherweise im Wesentlichen kreisrund. Sie hat zwei planparallele Seitenflächen 12 und eine Kante 11, die die beiden Seitenflächen 12 entlang des Umfangs der Halbleiterscheibe 1 verbindet. Die Kante weist üblicherweise ein definiertes, abgerundetes Profil ohne scharfe Kanten auf. Als „Kante“ 11 der Halbleiterscheibe 1 wird in dieser Beschreibung der gesamte nicht-planare Oberflächenbereich der Halbleiterscheibe 1 bezeichnet, mit anderen Worten der Teil der Oberfläche, der nicht zu den ebenen Seitenflächen 12 der Halbleiterscheibe gehört.The semiconductor wafer 1 is usually substantially circular. It has two plane-parallel side surfaces 12 and an edge 11 covering the two side surfaces 12 along the circumference of the semiconductor wafer 1 combines. The edge usually has a defined, rounded profile without sharp edges. As an "edge" 11 the semiconductor wafer 1 In this description, the entire non-planar surface area of the semiconductor wafer becomes 1 in other words, the part of the surface that is not the flat side surfaces 12 the semiconductor wafer belongs.

Die Halbleiterscheibe 1 liegt im Bereich ihrer Kante 11 auf der schrägen Auflagefläche 21 der Auflage 2 auf. Erfindungsgemäß schließt die Auflagefläche 21 mit der ebenen Seitenfläche 12 der Halbleiterscheibe 1 einen Winkel α im Bereich von 10° bis 30°, vorzugsweise von 15° bis 25° ein. Bei einem Winkel von weniger als 10° befinden sich die Kontaktlinien mit der Auflagefläche 21 bereits sehr nahe an den ebenen Seitenflächen 12 der Halbleiterscheibe 1. Außerdem besteht die Gefahr, dass ein flächiger Kontakt zwischen der Seitenfläche 12 und der Auflagefläche 21 entsteht, wenn die Halbleiterscheibe 1 leicht aus der angestrebten Lage kippt. Dies wird bei Winkeln von 10° oder mehr zuverlässig vermieden. Winkel von über 30° können bereits dazu führen, dass die Halbleiterscheibe 1 zwischen den Auflageflächen 21 geklemmt werden (z. B. bei der in 2 dargestellten Anordnung). Eine stabile Lagerung der Halbleiterscheibe 1 ohne Berührung ihrer ebenen Seitenflächen 12 und ohne Gefahr des Verkippens oder Verklemmens ist am besten zu gewährleisten, wenn der Winkel α innerhalb der oben angegebenen Bereiche liegt.The semiconductor wafer 1 lies in the area of its edge 11 on the sloping support surface 21 the edition 2 on. According to the invention, the support surface closes 21 with the flat side surface 12 the semiconductor wafer 1 an angle α in the range of 10 ° to 30 °, preferably from 15 ° to 25 °. At an angle of less than 10 °, the contact lines are with the support surface 21 already very close to the flat side surfaces 12 the semiconductor wafer 1 , In addition, there is a risk that a surface contact between the side surface 12 and the bearing surface 21 arises when the semiconductor wafer 1 easily tipping out of the desired location. This is reliably avoided at angles of 10 ° or more. Angles of over 30 ° can already cause the semiconductor wafer 1 between the bearing surfaces 21 be clamped (eg at the in 2 arrangement shown). Stable storage of the semiconductor wafer 1 without touching their flat side surfaces 12 and without risk of tipping or jamming, it is best to ensure that the angle α is within the ranges indicated above.

Die Auflage 2 weist außerdem eine Stirnfläche 22 auf, die der Kante 11 der Halbleiterscheibe 1 benachbart ist. Die Stirnfläche 22 ist vorzugsweise so positioniert, dass sie die Kante 11 der Halbleiterscheibe 1 im normalen Betrieb nicht berührt. Auf diese Weise wird eine Beschädigung der Halbleiterscheibe durch Kontakt mit der Stirnfläche vermieden. Die Stirnfläche 22 dient lediglich der zusätzlichen Sicherung der Halbleiterscheibe 1 gegen eine Verschiebung in radialer Richtung und somit gegen ein Abkippen der Halbleiterscheibe von den Auflagen.The edition 2 also has an end face 22 on, the edge 11 the semiconductor wafer 1 is adjacent. The face 22 is preferably positioned to the edge 11 the semiconductor wafer 1 not touched during normal operation. In this way, damage to the semiconductor wafer by contact with the end face is avoided. The face 22 serves only for additional protection of the semiconductor wafer 1 against a shift in the radial direction and thus against tilting of the semiconductor wafer from the pads.

Die Stirnfläche 22 schließt mit den ebenen Seitenflächen 12 der Halbleiterscheibe 1 einen Winkel β von 60° bis 120° ein, vorzugsweise von 75° bis 105°. Da die Stirnfläche 22 die Kante 11 der Halbleiterscheibe 1 im normalen Betrieb nicht berühren soll, ist ein gleichbleibend großer Abstand zwischen der Kante 11 und der Stirnfläche 22 sinnvoll. Diese Forderung ist umso besser erfüllt, je weniger der Winkel β von 90° abweicht. Besonders bevorzugt ist ein Winkel β von 90°, wie in 1 dargestellt. In diesem Fall entsteht im Fall einer radialen Verschiebung der Halbleiterscheibe ein flächiger Kontakt zwischen der Kante 11 (genauer gesagt zwischen dem als „Steg“ bezeichneten Abschnitt der Kante, der zu den ebenen Seitenflächen 12 einen Winkel von 90° einschließt) und der Stirnfläche 22. Eine größere Kontaktfläche reduziert bei gleich großer Kraft den lokalen Druck und damit die Beschädigungsgefahr.The face 22 closes with the flat side surfaces 12 the semiconductor wafer 1 an angle β of 60 ° to 120 °, preferably from 75 ° to 105 °. Because the frontal area 22 the edge 11 the semiconductor wafer 1 should not touch in normal operation, is a consistently large distance between the edge 11 and the face 22 meaningful. This requirement is fulfilled the better, the less the angle β deviates from 90 °. Particularly preferred is an angle β of 90 °, as in 1 shown. In this case, in the case of a radial displacement of the semiconductor wafer, a flat contact between the edge is produced 11 (more precisely, between the portion of the edge, referred to as the "land", and the flat side surfaces 12 an angle of 90 ° includes) and the end face 22 , A larger contact area reduces the local pressure and thus the risk of damage with equal force.

Erfindungsgemäß wird die Kante 11 nur entlang einer (in 1 senkrecht zur Schnittebene verlaufenden) Linie von der Auflage 2 berührt. Die Kante 11 wird somit nicht zwischen zwei in spitzem Winkel aufeinander zu laufenden Auflageflächen geklemmt, sondern lediglich von einer einzigen Auflagefläche 21 unterstützt.According to the invention, the edge 11 only along one (in 1 perpendicular to the cutting plane) line from the support 2 touched. The edge 11 is thus not clamped between two at an acute angle to each other to running bearing surfaces, but only from a single bearing surface 21 supported.

Die anderen Begrenzungsflächen der Auflage 2 unterliegen erfindungsgemäß keinen Einschränkungen, solange sichergestellt ist, dass der einzige Kontakt zwischen der Auflage 2 und der Halbleiterscheibe 1 zwischen der schrägen Auflagefläche 12 und der Kante 11 stattfindet. Die übrigen Begrenzungsflächen der Auflage 2 können unter Beachtung dieser Randbedingung zweckmäßig gestaltet werden, beispielsweise um die Auflage 2 an einer Halte- oder Unterstützungsvorrichtung (z. B. wie in 3 unter Bezugszeichen 5 dargestellt) zu montieren. Zum Befestigen können Schrauben, Nieten, Klebe- oder Schweißverbindungen oder andere geeignete Befestigungsmittel verwendet werden. Die Auflage 2 kann in diesem Fall die dafür benötigten Bohrungen, Gewinde o. ä. aufweisen.The other boundary surfaces of the edition 2 Subject to the invention are not limited, as long as it is ensured that the only contact between the edition 2 and the semiconductor wafer 1 between the inclined support surface 12 and the edge 11 takes place. The other boundary surfaces of the edition 2 may be made appropriate in view of this constraint, for example, the edition 2 on a holding or supporting device (eg as in 3 under reference numbers 5 shown) to assemble. For fastening, screws, rivets, glued or welded joints or other suitable fastening means may be used. The edition 2 In this case, it may have the required holes, threads or the like.

Im Fall einer im Wesentlichen kreisrunden Halbleiterscheibe 1 hat die Auflagefläche 21 der Auflage 2 in der Draufsicht (2) vorzugsweise die Form eines Rechtecks oder Kreisringsegments. Vorzugsweise ist die Breite der einzelnen Auflagen 2 klein im Vergleich zum Durchmesser der abzustützenden Halbleiterscheibe 1.In the case of a substantially circular semiconductor wafer 1 has the support surface 21 the edition 2 in the plan view ( 2 ) is preferably in the form of a rectangle or annulus segment. Preferably, the width of the individual pads 2 small in comparison to the diameter of the semiconductor wafer to be supported 1 ,

Soll die Halbleiterscheibe 1 in horizontaler Lage unterstützt werden, werden vorzugsweise wenigstens drei Auflagen 2 verwendet, die so angeordnet sind, dass der Schwerpunkt der Halbleiterscheibe 1 über der von den Auflagen 2 definierten Unterstützungsfläche liegt. (Unter der Unterstützungsfläche versteht man die Fläche innerhalb der Verbindungslinien zwischen den einzelnen Kontaktpunkten der Halbleiterscheibe 1 mit den Auflagen 2.) Die Auflagen können beispielsweise in Richtung des Umfangs der Halbleiterscheibe 1 in einem Abstand von jeweils 120° zueinander angeordnet sein, wie in 2 dargestellt. Abhängig von den räumlichen Erfordernissen können die Abstände aber auch unterschiedlich gewählt werden, solange der Schwerpunkt der Halbleiterscheibe 1 über der Unterstützungsfläche liegt. Es können auch mehr als drei Auflagen 2 zur Unterstützung der Halbleiterscheibe verwendet werden, wobei die Verwendung von genau drei Auflagen 2 besonders bevorzugt ist.Should the semiconductor wafer 1 are supported in a horizontal position, preferably at least three editions 2 used, which are arranged so that the center of gravity of the semiconductor wafer 1 above that of the pads 2 defined support surface is located. (The support surface refers to the area within the connecting lines between the individual contact points of the semiconductor wafer 1 with the pads 2 .) The constraints may, for example, in the direction of the circumference of the semiconductor wafer 1 be arranged at a distance of 120 ° to each other, as in 2 shown. Depending on the spatial requirements, however, the distances can also be chosen differently, as long as the center of gravity of the semiconductor wafer 1 above the support surface. There may also be more than three editions 2 be used to support the semiconductor wafer, the use of exactly three editions 2 is particularly preferred.

Die Anwendung der erfindungsgemäßen Auflagen 2 ist nicht auf die Unterstützung von Halbleiterscheiben 1 in horizontaler Lage beschränkt. Die Halbleiterscheibe 1 kann auch in schräger Lage durch die erfindungsgemäßen Auflagen 2 unterstützt werden. Da die Auflagen 2 die Halbleiterscheibe 1 wie oben beschrieben nur einseitig berühren, ist lediglich eine senkrechte Position der Halbleiterscheibe 1 ausgeschlossen.The application of the conditions according to the invention 2 is not on the support of semiconductor wafers 1 limited in a horizontal position. The semiconductor wafer 1 can also in an oblique position by the conditions of the invention 2 get supported. Because the editions 2 the semiconductor wafer 1 As described above, touching only on one side is merely a vertical position of the semiconductor wafer 1 locked out.

Selbstverständlich ist es auch möglich, gleichzeitig erfindungsgemäße und nicht erfindungsgemäße Auflagen zur Unterstützung oder Halterung einer Halbleiterscheibe zu benutzen, beispielsweise zwei erfindungsgemäße Auflagen und eine oder mehrere nicht erfindungsgemäße.Of course, it is also possible to simultaneously use inventive and non-inventive supports for supporting or holding a semiconductor wafer, for example, two inventions inventions and one or more non-inventive.

Eine derartige Anordnung wird im Folgenden unter Bezugnahme auf 3 als besonders bevorzugte Ausführungsform der Erfindung beschrieben. Diese Ausführungsform bezieht sich auf einen Hub-Kipp-Mechanismus, mit dem eine Halbleiterscheibe 1 nach Entnahme aus einem mit einer Flüssigkeit gefüllten Becken in annähernd vertikaler Stellung übernommen und in eine horizontale Lage gebracht wird, um sie an ein Handlingsystem zu übergeben.Such an arrangement will be described below with reference to FIG 3 described as a particularly preferred embodiment of the invention. This embodiment relates to a lift-and-tilt mechanism with which a semiconductor wafer 1 after removal from a tank filled with a liquid in approximately vertical position and placed in a horizontal position for transfer to a handling system.

In diesem Fall weist die Anordnung eine Unterstützungsvorrichtung 5 auf, an der wenigstens zwei (dargestellt sind zwei) Auflagen 2 sowie wenigstens zwei (dargestellt sind ebenfalls zwei) Halter 3 befestigt sind. Bei dieser Anordnung steht die Halbleiterscheibe nahezu senkrecht, d. h. ihre ebenen Flächen 12 schließen einen Winkel von 60° bis weniger als 90° zur Horizontalen ein, bevorzugt ist ein Winkel zwischen 70° und 85°. 3 zeigt die in annähernd vertikaler Position befindliche Halbleiterscheibe 1. Sie wird an der Kante 11 von unten in einer Richtung parallel zu den ebenen Seitenflächen 12 radial durch die Halter 3 unterstützt. Gleichzeitig wird sie durch die Auflagen 2 in ihrem oberen Bereich senkrecht zu den ebenen Seitenflächen 12 abgestützt.In this case, the arrangement has a support device 5 on, at least two (shown are two) editions 2 and at least two (shown are also two) holder 3 are attached. In this arrangement, the semiconductor wafer is almost perpendicular, ie their flat surfaces 12 include an angle of 60 ° to less than 90 ° to the horizontal, preferably an angle between 70 ° and 85 °. 3 shows the wafer located in approximately vertical position 1 , She is on the edge 11 from below in a direction parallel to the flat side surfaces 12 radially through the holder 3 supported. At the same time, it is through the requirements 2 in its upper region perpendicular to the flat side surfaces 12 supported.

In 3 befindet sich die Halbleiterscheibe 1 vor der Unterstützungsvorrichtung 5. Die Halbleiterscheibe 1 ist jedoch transparent dargestellt, sodass die dahinter befindliche Unterstützungsvorrichtung 5 ebenfalls zu sehen ist. Die Unterstützungsvorrichtung 5 und damit die Halbleiterscheibe 1 sind im oberen Bereich leicht nach hinten gekippt. Eine exakt vertikale Position ist aufgrund der einseitigen Abstützung im oberen Bereich der Halbleiterscheibe ausgeschlossen.In 3 is the semiconductor wafer 1 in front of the support device 5 , The semiconductor wafer 1 However, it is transparent, so that the underlying support device 5 can also be seen. The support device 5 and thus the semiconductor wafer 1 are slightly tilted backwards at the top. An exact vertical position is excluded due to the one-sided support in the upper region of the semiconductor wafer.

Die beschriebene Anordnung kommt vorzugsweise bei der Entnahme einer Halbleiterscheibe aus einem mit Flüssigkeit gefüllten Becken einer Reinigungs- und Trocknungsanlage zum Einsatz.The arrangement described is preferably used when removing a semiconductor wafer from a liquid-filled basin of a cleaning and drying plant.

Die Halbleiterscheibe 1 wird in nahezu vertikaler Lage (Winkel zur Horizontale wie oben beschrieben) mittels des Mitnehmers 4 langsam aus dem Becken gehoben. Dabei wird sie seitlich durch nicht dargestellte Führungen geführt. Die Unterstützungsvorrichtung 5 befindet sich oberhalb des Flüssigkeitsspiegels. Der Mitnehmer 4 schiebt die Halbleiterscheibe 1 beim Anheben langsam von unten auf die Unterstützungsvorrichtung 5, bis die Halbleiterscheibe in ihrem oberen Bereich mit den Auflageflächen 21 der Auflagen 2 in Berührung kommt. Dabei gleiten Bereiche der Kante 11 der Halbleiterscheibe 1 ein kurzes Stück über die Auflageflächen 21, bis die Endposition erreicht ist und der Antrieb des Mitnehmers 4 gestoppt wird. In der Endposition liegt die oben beschriebene Anordnung vor. Danach fährt der Mitnehmer 4 in das Becken zurück. Die Unterstützungsvorrichtung 5 wird um eine horizontale, in 3 in der Zeichenebene verlaufende Achse gekippt, bis die Halbleiterscheibe 1 horizontal liegt. In dieser Position wird sie von einem weiteren Handlingsystem übernommen.The semiconductor wafer 1 is in almost vertical position (angle to the horizontal as described above) by means of the driver 4 slowly lifted out of the pool. In this case, it is guided laterally by guides, not shown. The support device 5 is located above the liquid level. The driver 4 pushes the semiconductor wafer 1 when lifting slowly from below onto the support device 5 until the semiconductor wafer in its upper area with the bearing surfaces 21 the pads 2 comes into contact. In this case, areas of the edge slide 11 the semiconductor wafer 1 a short distance over the bearing surfaces 21 until the end position is reached and the drive of the driver 4 is stopped. In the end position, the arrangement described above is present. Then the driver drives 4 back to the basin. The support device 5 becomes a horizontal, in 3 tilted in the plane of the drawing axis until the semiconductor wafer 1 lying horizontally. In this position, it is taken over by another handling system.

Bei einer derartigen Anwendung ist die Gefahr der Entstehung von Kratzern besonders groß, da die Halbleiterscheibe nicht nur auf den Auflagen abgelegt, prozessiert oder transportiert und danach wieder entnommen wird, sondern beim Auflegen ein kurzes Stück über die Auflageflächen der Auflagen gleitet. Die vorliegende Erfindung vermeidet auch beim Gleiten der Halbleiterscheibe über die Auflageflächen zuverlässig die Entstehung von Kratzern auf den ebenen Flächen der Halbleiterscheibe. Daher ist diese Anwendung besonders bevorzugt.In such an application, the risk of the formation of scratches is particularly great, since the semiconductor wafer is not only stored on the pads, processed or transported and then removed again, but slides when hanging a short distance over the bearing surfaces of the pads. The present invention reliably avoids the formation of scratches on the flat surfaces of the semiconductor wafer even when the semiconductor wafer slides over the bearing surfaces. Therefore, this application is particularly preferred.

Beispiel und VergleichsbeispielExample and Comparative Example

In vier Trockner-Übergabestationen der oben beschriebenen und in 3 dargestellten Art werden als Vergleichsbeispiel jeweils zwei nicht erfindungsgemäße und danach als Beispiel jeweils zwei erfindungsgemäße Auflagen 2 (Beispiele) zur Abstützung der Halbleiterscheibe im oberen Bereich getestet.In four dryer transfer stations the above described and in 3 are shown as a comparative example in each case two not according to the invention and then as an example in each case two inventions inventions 2 (Examples) tested to support the wafer in the upper range.

Die in den Vergleichsbeispielen verwendeten Auflagen haben eine Auflagefläche, auf der eine ebene Seitenfläche der Siliciumscheibe aufliegt. Der Winkel α beträgt 0°.The pads used in the comparative examples have a bearing surface on which a flat side surface of the silicon wafer rests. The angle α is 0 °.

Für die Beispiele wurden erfindungsgemäße Auflagen mit unterschiedlichen Winkeln α von 15° und 20° verwendet.For the examples pads according to the invention with different angles α of 15 ° and 20 ° were used.

Die Unterstützungsvorrichtungen werden in Anlagen zur Trocknung einkristalliner Siliciumscheiben mit einem Durchmesser von 300 mm nach Politur und Reinigung eingesetzt. Jede der polierten und gereinigten Halbleiterscheiben wird mit dem oben beschriebenen Mechanismus aus einem mit einer Flüssigkeit gefüllten Becken gehoben, dabei nach dem Marangoni-Prinzip getrocknet, auf eine Unterstützungsvorrichtung wie in 3 dargestellt aufgelegt und an ein weiteres Handlingsystem übergeben, das die Halbleiterscheibe in eine Kassette transferiert.The support devices are used in systems for drying single-crystal silicon wafers with a diameter of 300 mm after polishing and cleaning. Each of the polished and cleaned semiconductor wafers is lifted out of a tank filled with a liquid by the above-described mechanism, while being dried according to the Marangoni principle, onto a supporting device as in FIG 3 shown laid on and passed to another handling system that transfers the wafer into a cassette.

Danach werden die mit den Auflagen in Berührung gekommenen Seiten der Siliciumscheiben visuell auf Kratzer untersucht. Falls Kratzer vorhanden sind, wird durch Vergleich der Lage der Kratzer mit der Position der Auflagen ermittelt, ob die Kratzer durch die Auflage verursacht wurden oder nicht.Thereafter, the sides of the silicon wafers in contact with the pads are visually inspected for scratches. If scratches are present, it is determined by comparing the location of the scratches with the position of the pads whether the scratches were caused by the pad or not.

Bei einer vergleichbaren Anzahl prozessierter Halbleiterscheiben wurden gemäß dem Vergleichsbeispiel 144, gemäß dem Beispiel nur 2 von den Auflagen verursachte Kratzer festgestellt.In a comparable number of processed semiconductor wafers, only 2 scratches caused by the runs were determined according to the example of Comparative Example 144, according to the example.

Die erfindungsgemäßen Auflagen für Halbleiterscheiben können in allen Bereichen zum Einsatz kommen, in denen Halbleiterscheiben in horizontaler oder schräger Lage unterstützt werden müssen, beispielsweise bei Reinigungs-, Trocknungs- oder Transportvorgängen.The supports for semiconductor wafers according to the invention can be used in all areas in which semiconductor wafers have to be supported in a horizontal or oblique position, for example during cleaning, drying or transport processes.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

US 2010/0032097 A1 [0004]

Claims

Arrangement comprising a semiconductor wafer ( 1 ) with two plane-parallel side surfaces ( 12 ) and an edge ( 11 ), which are the two side surfaces ( 12 ) and a step-shaped support ( 2 ) for supporting the semiconductor wafer ( 1 ), wherein the support a support surface ( 21 ) and an end face ( 22 ), characterized in that - the semiconductor wafer ( 1 ) with its edge ( 11 ) on the support surface ( 21 ) rests, wherein the support surface ( 21 ) an angle α of 10 ° to 30 ° with the side surfaces ( 12 ) of the semiconductor wafer ( 1 ), - neither side surface ( 12 ) the edition ( 2 ) and - the face ( 22 ) an angle β of 60 ° to 120 ° with the side surfaces ( 12 ) of the semiconductor wafer ( 1 ).

Arrangement according to claim 1, wherein the angle α is 15 ° to 25 °.

Arrangement according to one of claims 1 or 2, wherein the angle β is 75 ° to 105 °.

Arrangement according to one of claims 1 to 3, wherein the semiconductor wafer ( 1 ) in a horizontal position by at least three editions ( 2 ) is supported.

Arrangement according to one of claims 1 to 3, wherein at least two pads ( 2 ) on a support device ( 5 ), in addition two holders ( 3 ) on the support device ( 5 ), wherein the flat surfaces ( 12 ) of the semiconductor wafer ( 1 ) enclose an angle of 60 ° to less than 90 ° to the horizontal and the holders ( 3 ) the edge ( 11 ) of the semiconductor wafer ( 1 ) from below in a direction parallel to the flat side surfaces ( 12 ) radially support and the pads ( 2 ) the semiconductor wafer ( 1 ) in its upper region perpendicular to the flat side surfaces ( 12 ).