DE102011077647A1

DE102011077647A1 - Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur und Herstellungsverfahren für dasselbe

Info

Publication number: DE102011077647A1
Application number: DE102011077647A
Authority: DE
Inventors: Jungil Lee; Injae Chung; JoonYoung Yang; Gisang Hong
Original assignee: LG Display Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2010-07-07
Filing date: 2011-06-16
Publication date: 2012-03-15
Anticipated expiration: 2031-06-17
Also published as: KR101361925B1; CN102315166A; US20120007091A1; US8592237B2; KR20120004642A; CN102315166B; DE102011077647B4

Abstract

Ein Verfahren zur Herstellung eines Dünnschichttransistorsubstrats umfasst das Ausbilden von Busleitungen durch Ätzen einer Oberfläche eines Substrats, um Busleitungsmuster auszubilden, und das Füllen des Busleitungsmusters mit einem Busleitungsmetall; das Ausbilden einer Halbleiterkanalschicht an einem Teil eines Pixelbereichs, der durch die Busleitungen definiert ist; und das Ausbilden von Source- und Drain-Elektroden auf der Halbleiterkanalschicht, einer Pixelelektrode, die sich von der Drain-Elektrode ausgehend in den Pixelbereich erstreckt, und einer Elektrode für ein gemeinsames Potential, die parallel zur Pixelelektrode ist. Die Busleitungen weisen eine große Dicke auf und sind im Substrat versenkt ausgebildet, so dass der Leitungswiderstand reduziert werden kann und ein Stufenunterschied aufgrund der Dicke der Busleitungen die Vorrichtung nicht beeinflusst.

Description

Die vorliegende Erfindung betrifft ein Dünnschichttransistor(TFT)-Substrat mit einer widerstandsarmen Busleitungsstruktur und ein Herstellungsverfahren für dasselbe. Insbesondere betrifft die vorliegende Erfindung ein TFT-Substrat mit einer dicken Busleitung, die in einem Substrat versenkt ist, und ein Herstellungsverfahren für dasselbe.
Verschiedenste Flachbildanzeigevorrichtungen sind entwickelt worden, um die zahlreichen Nachteile der Kathodenstrahlröhren zu überwinden, wie beispielsweise hohes Gewicht und großes Volumen. Diese Flachbildanzeigevorrichtungen umfassen Flüssigkristallanzeigevorrichtungen (LCDs), Feldemissionsanzeigen (oder FEDs), Plasmaanzeigetafeln (PDPs) und elektrolumineszente Vorrichtungen (EDs).
Flachbildanzeigevorrichtungen, wie die Flüssigkristallanzeigevorrichtung oder die Anzeigevorrichtung mit organischen lichtemittierenden Dioden, weisen ein Substrat auf, das mehrere TFTs umfasst, so dass sie als aktive Anzeigevorrichtungen verwendet werden können. 1 zeigt eine Draufsicht der Struktur eines Dünnschichttransistorsubstrats gemäß dem Stand der Technik, das bei Flüssigkristallanzeigevorrichtungen mit horizontalem elektrischen Feld verwendet wird. 2A bis 2E sind Schnittansichten, die die Herstellungsschritte für das Dünnschichttransistorsubstrat aus 1 entlang der Schnittlinie 1-1' gemäß dem Stand der Technik zeigen.
Bezugnehmend auf die 1 und 2A–2E weist das Dünnschichttransistorsubstrat der LCDs auf einem Glassubstrat SUB eine Gate-Leitung GL und eine Datenleitung DL auf, die einander kreuzen, wobei eine Gate-Isolationsschicht GI zwischen ihnen ausgebildet ist, sowie einen Dünnschichttransistor TFT, der an jedem Kreuzungsabschnitt der Gate-Leitung GL und der Datenleitung DL ausgebildet ist. Die Kreuzungsstruktur der Gate-Leitung GL und der Datenleitung DL definiert einen Pixelbereich. Weiter sind auf dem Substrat SUB eine Pixelelektrode PXL und eine Elektrode für ein gemeinsames Potential COM ausgebildet, die im Pixelbereich zwischen ihnen ein horizontales elektrisches Feld erzeugen, und eine Leitung für ein gemeinsames Potential CL, die mit der Elektrode für ein gemeinsames Potential COM verbunden ist. Die Gate-Leitung GL legt das Gate-Signal an die Gate-Elektrode G des Dünnschichttransistors TFT an. Die Datenleitung DL legt über die Drain-Elektrode D das Pixelsignal an die Pixelelektrode PXL des Dünnschichttransistors TFT an. Die Leitung für ein gemeinsames Potential CL ist parallel zur Gate-Leitung GL zwischen den Pixelbereichen ausgebildet und legt eine Referenzspannung zum Ansteuern des Flüssigkristalls an die Elektrode für ein gemeinsames Potential COM an.
Als Antwort auf das Gate-Signal, das an der Gate-Leitung GL anliegt, kann der Dünnschichttransistor TFT das Pixelsignal von der Datenleitung DL an die Pixelelektrode PXL anlegen und das Pixelsignal an der Pixelelektrode PXL aufrecht erhalten. Die Pixelelektrode PXL ist innerhalb des Pixelbereichs ausgebildet und mit der Drain-Elektrode D des Dünnschichttransistors TFT verbunden. Die Elektrode für ein gemeinsames Potential COM ist ebenfalls innerhalb des Pixelbereichs ausgebildet und mit der Leitung für ein gemeinsames Potential CL verbunden. Insbesondere sind die Pixelelektrode PXL und die Elektrode für ein gemeinsames Potential COM parallel zueinander im Pixelbereich angeordnet. Beispielsweise weist die Elektrode für ein gemeinsames Potential COM mehrere vertikale Segmente auf, welche getrennt voneinander in einem vorbestimmten Abstand zueinander angeordnet sind. Die Pixelelektrode PXL weist mehrere vertikale Segmente auf, wobei jedes Segment zwischen den Segmenten der Elektrode für ein gemeinsames Potential COM angeordnet ist.
An einem Endbereich jeder Gate-Leitung GL und jeder Datenleitung DL sind entsprechende Gate-Kontaktflächen GP und Daten-Kontaktflächen DB ausgebildet. Die Gate-Kontaktfläche GP und die Daten-Kontaktfläche DP sind mit einem Gate-Kontaktflächenterminal GPT und einem Daten-Kontaktflächenterminal DPT durch ein Kontaktloch für die Gate-Kontaktfläche GPH und ein Kontaktloch für die Daten-Kontaktfläche DPH entsprechend verbunden.
Wiederum Bezug nehmend auf die 2A–2E wird im Folgenden das Herstellungsverfahren des Dünnschichttransistorsubstrats gemäß dem Stand der Technik beschrieben.
Ein Gate-Metall wird auf einem Substrat SUB aufgebracht. Die Gate-Elemente werden durch Strukturieren des Gate-Metalls unter Verwendung eines ersten Maskenprozesses ausgebildet. Wie in 2A gezeigt ist, umfassen die Gate-Elemente mehrere Gate-Leitungen GL, die sich in einer horizontalen Richtung erstrecken, eine Gate-Elektrode G, die von der Gate-Leitung GL abzweigt, und eine Gate-Kontaktfläche GP, die an einem Ende der Gate-Leitung GL ausgebildet ist. Da das Dünnschichttransistorsubstrat für den Anzeigetyp mit horizontalem elektrischen Feld vorgesehen ist, ist weiter eine Leitung für ein gemeinsames Potential CL parallel zur Gate-Leitung GL ausgebildet.
Eine Gate-Isolationsschicht GI, beispielsweise aus Siliziumnitrid (SiNx) oder Siliziumoxid (SiOx), wird auf der gesamten Oberfläche des Substrats SUB mit den Gate-Elementen aufgebracht. Danach werden darauf sequentiell ein Halbleitermaterial, wie amorphes Silizium, und ein störstellendotiertes Halbleitermaterial, wie n+-dotiertes Silizium, aufgebracht. Durch Strukturieren des störstellendotierten Halbleitermaterials und des Halbleitermaterials unter Verwendung eines zweiten Maskenprozesses werden eine Halbleiterkanalschicht A und eine ohmsche Schicht n ausgebildet, wie es in 2B gezeigt ist. Die Halbleiterkanalschicht A und die ohmsche Schicht n überlappen mit den Gate-Elektroden G, wobei sich die Gate-Isolationsschicht GI dazwischen befindet.
Ein Source-Drain-Metall wird auf dem Substrat SUB mit der Halbleiterkanalschicht A und der ohmschen Schicht n aufgebracht. Durch Strukturieren des Source-Drain-Metalls unter Verwendung eines dritten Maskenprozesses werden die Source- und Drain-Elemente ausgebildet. Wie in 2C gezeigt ist, umfassen die Source- und Drain-Elemente die Datenleitung DL, die sich in eine vertikale Richtung erstreckt, um mit der Gate-Leitung GL zu kreuzen, eine Daten-Kontaktfläche DP, die an einem Ende der Datenleitung DL ausgebildet ist, eine Source-Elektrode S, die von der Datenleitung DL abzweigt und mit einer Seite der Gate-Elektrode G überlappt, und eine Drain-Elektrode D, die der Source-Elektrode S gegenüberliegend angeordnet ist und mit der anderen Seite der Gate-Elektrode G überlappt. Insbesondere ist die Source-Elektrode S mit einem Bereich der ohmschen Sicht n verbunden, um mit einer Seite der Halbleiterkanalschicht A und der Gate-Elektrode G zu überlappen. Die Drain-Elektrode D ist mit einem anderen Bereich der ohmschen Schicht n verbunden, um mit der anderen Seite der Halbleiterkanalschicht A und der Gate-Elektrode G zu überlappen. Durch weiteres Ätzen der ohmschen Schicht n unter Verwendung der Source- und Drain-Elemente als Maske werden die Bereiche der ohmschen Schicht n entfernt, die zwischen der Source-Elektrode S und der Drain-Elektrode D freiliegen, so dass die Halbleiterkanalschicht A zwischen der Source-Elektrode S und der Drain-Elektrode D freigelegt wird. Dementsprechend ist die Herstellung des Dünnschichttransistors TFT, der die Source-Elektrode S, die Drain-Elektrode D, die Halbleiterkanalschicht A und die Gate-Elektrode G umfasst, abgeschlossen.
Auf der gesamten Oberfläche des Substrats SUB mit den Source- und Drain-Elementen wird eine Passivierungsschicht PAS durch Aufbringen eines Isolationsmaterials wie Siliziumnitrid (SiNx) oder Siliziumoxid (SiOx) ausgebildet. Wie in 2D gezeigt ist, werden durch Strukturieren der Passivierungsschicht PAS unter Verwendung eines vierten Maskenprozesses ein Kontaktloch für die Daten-Kontaktfläche DPH, das einige Bereiche der Daten-Kontaktfläche DP freilegt, und ein Kontaktloch für die Drain DH, das einige Bereiche der Drain-Elektrode D freilegt, ausgebildet. Gleichzeitig werden durch Strukturieren der Passivierungsschicht PAS und der Gate-Isolationsschicht GI ein Kontaktloch für die Gate-Kontaktfläche GPH, das einige Bereiche der Gate-Kontaktfläche GP freilegt, und ein Kontaktloch für die Leitung für ein gemeinsames Potential CH, das einige Bereiche der Leitung für ein gemeinsames Potential CL freilegt, ausgebildet.
Ein transparentes leitendes Material, wie ITO (Indiumzinnoxid) oder IZO (Indiumzinkoxid) wird auf der Passivierungsschicht PAS mit den Kontaktlöchern GPH, DH, DPH und CH aufgebracht. Durch Strukturieren des transparent leitenden Materials unter Verwendung eines fünften Maskenprozesses werden die Pixelelektrode PXL, die Elektrode für ein gemeinsames Potential COM, das Gate-Kontaktflächenterminal GPT und das Daten-Kontaktflächenterminal DPT ausgebildet, wie es in 2D gezeigt ist. Die Pixelelektrode PXL ist durch das Kontaktloch für die Drain DH mit der Drain-Elektrode D verbunden und weist mehrere Segmente auf, die parallel zueinander im Pixelbereich angeordnet sind. Die Elektrode für ein gemeinsames Potential COM ist durch das Kontaktloch für die Leitung für ein gemeinsames Potential CH mit der Leitung für ein gemeinsames Potential CL verbunden und weist mehrere Segmente auf, die parallel zueinander im Pixelbereich angeordnet sind. Die Pixelelektrode PXL und die Elektrode für ein gemeinsames Potential COM sind parallel zueinander in einem vorbestimmten Abstand zueinander angeordnet. Das Gate-Kontaktflächenterminal GPT ist durch das Kontaktloch für die Gate-Kontaktfläche GPH mit der Gate-Kontaktfläche GP verbunden, und das Daten-Kontaktflächenterminal DPT ist durch das Kontaktloch für die Daten-Kontaktfläche DPH mit der Daten-Kontaktfläche DP verbunden.
Die oben beschriebene LCD-Anzeige gemäß dem Stand der Technik weist ein Problem hinsichtlich großer Anzeigeflächen auf. Typsicherweise werden die Gate-Leitungen und die Datenleitungen länger, wenn sich die Fläche des Dünnschichttransistorsubstrats vergrößert. Mit der Verlängerung der Busleitungen wird ihr Widerstand größer, obwohl sich der spezifische Widerstand des Busleitungsmaterials aufgrund seiner Materialeigenschaften nicht ändert. Der Widerstand der Busleitung ist durch die folgende Gleichung 1 definiert. R = ρ L / S Gleichung 1
Hier ist R der Widerstand der Busleitung, ρ der spezifische Widerstand des Busleitungsmaterials, L die Länge der Busleitung und S die Querschnittsfläche der Busleitung.
Das bedeutet, dass die Länge L zunimmt, wenn das Dünnschichttransistorsubstrat größer wird, so dass der Widerstand größer wird. Wenn der Widerstand größer wird, kann das Signal, das durch die Busleitung läuft, verzögert werden. Dementsprechend hat die Anzeigevorrichtung Probleme hinsichtlich der Videoqualität. Um diese Probleme zu lösen, sollte der Widerstand der Busleitung minimiert werden. Um den Widerstand der Busleitung zu minimieren, kann der Querschnitt vergrößert werden oder es kann ein Busleitungsmaterial mit einem kleineren spezifischen Widerstand ausgewählt werden. Die Auswahl eines Materials mit einem kleineren spezifischen Widerstand ist sehr schwierig, da die Anzahl solcher Materialien begrenzt ist. Des Weiteren ist es sogar dann noch möglich, dass der Widerstand ansteigt, wenn die Busleitung länger wird. Deshalb ist die beste Lösung für das Minimieren des Widerstands der Busleitung die Vergrößerung der Querschnittsfläche derselben.
Es gibt zwei Methoden, um die Querschnittsfläche der Busleitung zu erhöhen. Eine besteht darin, die Breite der Busleitung zu vergrößern. Die andere besteht darin, die Dicke der Busleitung zu erhöhen. Beispielsweise kann durch das Vergrößern der Breite der Gate-Busleitung und/oder der Datenbusleitung verhindert werden, dass der Widerstand der Busleitung ansteigt. Da jedoch die Breite der Busleitungen, die die Ränder der Pixelbereiche definieren, vergrößert wird, wird der effektive Pixelbereich verkleinert. In diesem Fall wird auch das Öffnungsverhältnis des Anzeigenbereichs vermindert, was zu einer schlechten Anzeigequalität führt. In einem anderen Beispiel ist durch das Erhöhen der Dicke der Busleitungen die Ätzzeit beim Ausbilden der Busleitungen länger und der Abstand zwischen den Busleitungen sollte vergrößert werden. Dies kann zu einem verminderten Öffnungsverhältnis führen. Des Weiteren kann durch das Erhöhen der Dicke der Busleitung der Stufenunterschied zwischen der Busleitung und anderen Schichten vergrößert werden. Dies verursacht Defekte beim Reibeprozess der Ausrichtungsschicht.
Dementsprechend ist es beim Dünnschichttransistorsubstrat für Flachbildanzeigenvorrichtungen mit einer großen Diagonale wichtig, eine Busleitungsstruktur mit einem geringen Widerstand bereitzustellen.
ZUSAMMENFASSUNG DER ERFINDUNG
Um die oben genannten Nachteile zu überwinden, ist es eine Aufgabe der vorliegenden Erfindung, ein Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur für Flachbildanzeigevorrichtungen bereitzustellen, sowie ein Herstellungsverfahren für dasselbe anzugeben. Es ist eine andere Aufgabe der Erfindung ein Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur bereitzustellen, bei dem die Dicke der Busleitung erhöht aber der Stufenunterschied zu anderen Schichten nicht erhöht ist, sowie ein Herstellungsverfahren für dasselbe anzugeben. Es ist noch eine andere Aufgabe der vorliegenden Erfindung ein Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur bereitzustellen, bei dem die Dicke der Busleitung erhöht und die Breite der Busleitung verringert ist, um das Öffnungsverhältnis zu verbessern, sowie ein Herstellungsverfahren für dasselbe anzugeben.
Um die oben genannten Aufgaben zu lösen, gibt die vorliegende Erfindung ein Herstellungsverfahren eines Dünnschichttransistorsubstrats an, das die Schritte umfasst: Ausbilden von Busleitungen durch Ätzen eines Substrats, um Busleitungsmuster auszubilden, und Füllen der Busleitungsmuster mit einem Busleitungsmetall; Ausbilden einer Halbleiterkanalschicht an einem Teil eines Pixelbereichs, der durch die Busleitungen definiert ist; und Ausbilden von Source- und Drain-Elektroden auf der Halbleiterkanalschicht, einer Pixelelektrode, die sich von der Drain-Elektrode in den Pixelbereich erstreckt, und einer Elektrode für ein gemeinsames Potential, die parallel zur Pixelelektrode ist. Vorzugsweise sind die Tiefe des geätzten Busleitungsmusters und die Dicke der Busleitungen gleich, so dass die freiliegende Oberfläche der Busleitungen mit der Oberfläche des Substrats bündig ist. Dies hat den Vorteil, dass weniger Unebenheiten auf dem Substrat entstehen. Weiter kann die Dicke der Busleitungen kleiner, gleich oder größer als deren Breite sein. Beispielsweise kann die Dicke das 1,5- oder 2-fache der Breite sein.
Das Ausbilden der Busleitungen umfasst das Aufbringen eines Photoresists auf dem Substrat, das Strukturieren des Photoresists unter Verwendung einer Maske entsprechend dem Busleitungsmuster, das Ätzen der Oberfläche des Substrats unter Verwendung des strukturierten Photoresists, um das Busleitungsmuster auf dem Substrat auszubilden, das Aufbringen des Busleitungsmetalls auf dem Photoresists und Einfüllen des Busleitungsmetalls in die Busleitungsmuster, und das Entfernen des Photoresists zusammen mit dem Busleitungsmetall darauf.
Das Ausbilden der Busleitungen umfasst das Ausbilden einer Gate-Leitung, die sich auf dem Substrat in eine Richtung erstreckt, einer Leitung für ein gemeinsames Potential, die sich parallel zur Gate-Leitung erstreckt, einer Datenleitung, die mehrere Segmente aufweist, die sich zwischen der Gate-Leitung und der Leitung für ein gemeinsames Potential in die andere Richtung senkrecht zur Gate-Leitung erstrecken, und einer Gate-Elektrode, die von der Gate-Leitung zum Pixelbereich hin abzweigt.
Das Ausbilden der Halbleiterkanalschicht umfasst das Ausbilden der Halbleiterkanalschicht, die mit der Gate-Elektrode überlappt, durch sequentielles Aufbringen eines Isolationsmaterials, eines Halbleitermaterials und eines störstellendotierten Halbleitermaterials, und Strukturieren des störstellendotierten Halbleitermaterials und des Halbleitermaterials; und es umfasst weiter das Ausbilden eines Kontaktlochs für die Gate-Kontaktfläche, das die Gate-Kontaktfläche freilegt, eines Kontaktlochs für die Daten-Kontaktfläche, das die Daten-Kontaktfläche freilegt, eines Kontaktlochs für die Leitung für ein gemeinsames Potential, die einige Bereiche der Leitung für ein gemeinsames Potential freilegt, und von Kontaktlöchern für die Datenleitung, die beide Enden eines Segments der Datenleitung freilegen, durch sequentielles Strukturieren des Isolationsmaterials.
Das Ausbilden der Source- und Drain-Elektroden, der Pixelelektrode und der Elektrode für ein gemeinsames Potential umfasst das Aufbringen und Strukturieren eines Source-Drain-Metalls auf dem Substrat mit der Halbleiterkanalschicht zum Ausbilden der Source-Elektrode auf einer Seite der Halbleiterkanalschicht, der Drain-Elektrode gegenüber der Source-Elektrode auf der anderen Seite der Halbleiterkanalschicht, der Pixelelektrode, die sich von der Drain-Elektrode ausgehend erstreckt und mehrere Segmente aufweist, die parallel im Pixelbereich angeordnet sind, und der Elektrode für ein gemeinsames Potential, die über das Kontaktloch für die Leitung für ein gemeinsames Potential mit der Leitung für ein gemeinsames Potential verbunden ist und mehrere Segmente aufweist, die parallel im Pixelbereich angeordnet sind; und es umfasst weiter das Ausbilden eines Gate-Kontaktflächenterminals, das über das Kontaktloch für die Gate-Kontaktfläche mit der Gate-Kontaktfläche verbunden ist, eines Daten-Kontaktflächenterminals, das über das Kontaktloch für die Daten-Kontaktfläche mit der Daten-Kontaktfläche verbunden ist, und eines Datenleitung-Verbindungsterminals, das über die Kontaktlöcher für die Datenleitung mit benachbarten Segmenten der Datenleitung verbunden ist.
Das Verfahren umfasst weiter das Ausbilden einer Passivierungsschicht, die das Gate-Kontaktflächenterminal und das Daten-Kontaktflächenterminal freilegt, durch Aufbringen und Strukturieren eines Passivierungsmaterials auf dem Substrat mit den Source- und Drain-Elektroden, der Pixelelektrode und der Elektrode für ein gemeinsames Potential.
Das Source-Drain-Metall wird durch sequentielles Aufbringen einer ersten Metallschicht und einer zweiten Metallschicht ausgebildet. Die Passivierungsschicht wird weiter entsprechend dem Pixelbereich strukturiert, um die Pixelelektrode und die Elektrode für ein gemeinsames Potential freizulegen. Das Verfahren umfasst weiter das Entfernen der zweiten Metallschichten vom Gate-Kontaktflächenterminal, vom Daten-Kontaktflächenterminal, von der Pixelelektrode und von der Elektrode für ein gemeinsames Potential.
Des Weiteren stellt die vorliegende Erfindung ein Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur bereit, mit: einem Substrat; Busleitungsmustern, die mit einer vorbestimmten Tiefe im Substrat vertieft ausgebildet sind; Busleitungen, die die Busleitungsmuster ausfüllen; einer Gate-Isolationsschicht, die die Busleitungen bedeckt; einem Dünnschichttransistor, der in einem Bereich des Pixelbereichs angeordnet ist, der durch die Busleitungen definiert ist; einer Pixelelektrode, die mit dem Dünnschichttransistor verbunden ist und mehrere Segmente aufweist, die im Pixelbereich parallel zueinander ausgebildet sind; und einer Elektrode für ein gemeinsames Potential, die mehrere Segmente umfasst, die im Pixelbereich parallel zu den Segmenten der Pixelelektrode ausgebildet sind.
Die Busleitungen umfassen eine Gate-Leitung, die sich auf dem Substrat in eine Richtung erstreckt, eine Leitung für ein gemeinsames Potential, die sich parallel zur Gate-Leitung erstreckt, und eine Datenleitung, die mehrere Segmente aufweist, die sich zwischen der Gate-Leitung und der Leitung für ein gemeinsames Potential in die andere Richtung senkrecht zur Gate-Leitung erstrecken. Der Dünnschichttransistor umfasst eine Gate-Elektrode, die von der Gate-Leitung abzweigt, eine Halbleiterkanalschicht, die mit der Gate-Elektrode überlappt, eine Source-Elektrode, die mit einer Seite der Halbleiterkanalschicht verbunden ist, und eine Drain-Elektrode gegenüber der Source-Elektrode, die mit der anderen Seite der Halbleiterkanalschicht verbunden ist.
Die Vorrichtung umfasst weiter eine Gate-Kontaktfläche, die an einem Ende der Gate-Leitung ausgebildet ist, ein Kontaktloch für die Gate-Kontaktfläche, das die Gate-Kontaktfläche freilegt, ein Gate-Kontaktflächenterminal, das über das Kontaktloch für die Gate-Kontaktfläche mit der Gate-Kontaktfläche verbunden ist, eine Daten-Kontaktfläche, die an einem Ende der Datenleitung ausgebildet ist, ein Kontaktloch für die Daten-Kontaktfläche, das die Daten-Kontaktfläche freilegt, ein Daten-Kontaktflächenterminal, das über das Kontaktloch für die Daten-Kontaktfläche mit der Daten-Kontaktfläche verbunden ist, Kontaktlöcher für die Datenleitung, die beide Ende des Segments der Datenleitung freilegen, und ein Datenleitungsverbindungsterminal, das über die Kontaktlöcher für die Datenleitung mit benachbarten Segmenten der Datenleitung verbunden ist.
Die Vorrichtung umfasst weiter eine Passivierungsschicht auf dem Substrat, die das Gate-Kontaktflächenterminal, das Daten-Kontaktflächenterminal, die Pixelelektrode und die Elektrode für ein gemeinsames Potential freilegt.
Die Source-Elektrode und die Drain-Elektrode umfassen eine erste Metallschicht mit wenigstens Molybdän, Titan oder einer Molybdän-Titan-Verbindung und eine zweite Metallschicht mit Kupfer. Das freigelegte Gate-Kontaktflächenterminal, das Daten-Kontaktflächenterminal, die Pixelelektrode und die Elektrode für ein gemeinsames Potential umfassen lediglich eine erste Metallschicht.
Beim Dünnschichttransistorsubstrat für Flachbildanzeigevorrichtungen gemäß der vorliegenden Erfindung sind die Busleitungen dicker ausgebildet als beim Stand der Technik. Allerdings sind die Busleitungen im Substrat versenkt, wodurch die Querschnittsfläche der Busleitungen größer sein kann als beim Stand der Technik, und der Widerstand der Busleitungen kann reduziert werden oder auf einem niedrigen Level gehalten werden. Weiter gibt es, da die dicken Busleitungen im Substrat versenkt sind, keinen großen Stufenunterschied zwischen den Busleitungen und anderen Schichten, so dass die dickere Busleitung keinen negativen Einfluss auf die Struktur des Dünnschichttransistors hat. Um den Widerstand der Busleitung auf einem niedrigen Level zu halten ist es möglich, die Breite der Busleitungen zu verringern und ihre Länge zu erhöhen. Dementsprechend stellt die vorliegende Erfindung ein Dünnschichttransistorsubstrat für Flachbildanzeigevorrichtungen mit großer Fläche mit einem verbesserten Öffnungsverhältnis bereit.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die angehängten Zeichnungen dienen dem weiteren Verständnis der Erfindung und stellen einen Teil dieser Beschreibung dar. Sie zeigen Ausführungsformen der Erfindung und dienen zusammen mit der Beschreibung der Erläuterung der Grundlagen der Erfindung.
In den Zeichnungen:
1 ist eine Draufsicht, die die Struktur des Dünnschichttransistorsubstrats zeigt, das bei Flüssigkristallanzeigevorrichtungen mit horizontalem elektrischen Feld gemäß dem Stand der Technik verwendet wird.
2A–2E sind Schnittansichten, die die Herstellungsschritte des Dünnschichttransistorsubstrats aus 1 im Schnitt entlang der Linie I-I' gemäß dem Stand der Technik zeigen.
3 ist eine Draufsicht, die die Struktur eines Dünnschichttransistorsubstrats mit einer widerstandsarmen Busleitungsstruktur zeigt, das bei einer Flüssigkristallanzeigevorrichtung mit horizontalem elektrischen Feld gemäß der vorliegenden Erfindung verwendet wird.
4A–4E sind Schnittansichten, die die Herstellungsschritte des in 3 gezeigten Dünnschichttransistorsubstrats mit einer widerstandsarmen Busleiterstruktur im Schnitt entlang der Linie II-II' gemäß der vorliegenden Erfindung zeigen.
DETAILLIERTE BESCHREIBUNG
Bezug nehmend auf die 3 und 4A–4E wird eine bevorzugte Ausführungsform der vorliegenden Erfindung beschrieben. 3 ist eine Draufsicht, die die Struktur eines Dünnschichttransistorsubstrats mit einer widerstandsarmen Busleitungsstruktur zeigt, das bei einer Flüssigkristallanzeigevorrichtung mit horizontalem elektrischen Feld gemäß der vorliegenden Erfindung verwendet wird. 4A–4E sind Schnittansichten, die die Herstellungsschritte des in 3 gezeigten Dünnschichttransistorsubstrats mit einer widerstandsarmen Busleiterstruktur im Schnitt entlang der Linie II-II' gemäß der vorliegenden Erfindung zeigen.
Bezug nehmend auf die 3 und 4A–4E umfasst das Dünnschichttransistorsubstrat für eine LCD auf einem Glassubstrat SUB eine Gate-Leitung GL und eine Datenleitung DL, die einander kreuzen und zwischen denen eine Gate-Isolationsschicht ausgebildet ist, sowie einen Dünnschichttransistor TFT, der an einem Kreuzungsbereich der Gate-Leitung GL und der Datenleitung DL ausgebildet ist. Die sich kreuzenden Gate-Leitungen GL und Datenleitungen DL definieren einen Pixelbereich. Weiter sind auf dem Substrat SUB eine Pixelelektrode PXL und eine Elektrode für ein gemeinsames Potential COM für das Erzeugen eines horizontalen elektrischen Feldes zwischen ihnen im Pixelbereich ausgebildet, sowie eine Leitung für ein gemeinsames Potential CL, die mit der Elektrode für ein gemeinsames Potential COM verbunden ist. Die Gate-Leitung GL legt das Gate-Signal and die Gate-Elektrode G des Dünnschichttransistors TFT an. Die Datenleitung DL legt über die Drain-Elektrode D des Dünnschichttransistors TFT das Pixelsignal an die Pixelelektrode PXL an. Die Leitung für ein gemeinsames Potential CL ist zwischen den Pixelbereichen parallel zur Gate-Leitung GL ausgebildet und legt ein Referenzspannungssignal zum Ansteuern der Flüssigkristallmoleküle an die Elektrode für ein gemeinsames Potential COM an.
Als Antwort auf das Gate-Signal, das an der Gate-Leitung GL anliegt, kann der Dünnschichttransistor TFT das Pixelsignal von der Datenleitung DL an die Pixelelektrode PXL anlegen und das Pixelsignal an der Pixelelektrode PXL aufrecht erhalten. Die Pixelelektrode PXL ist innerhalb des Pixelbereichs ausgebildet und mit der Drain-Elektrode D des Dünnschichttransistors TFT verbunden. Die Elektrode für ein gemeinsames Potential COM ist ebenfalls innerhalb des Pixelbereichs ausgebildet und mit der Leitung für ein gemeinsames Potential CL verbunden. Insbesondere sind die Pixelelektrode PXL und die Elektrode für ein gemeinsames Potential COM im Pixelbereich parallel zueinander angeordnet. Beispielsweise weist die Elektrode für ein gemeinsames Potential COM mehrere vertikale Segmente (oder vertikale Winkelsegmente) auf, welche getrennt voneinander in einem vorbestimmten Abstand zueinander angeordnet sind. Die Pixelelektrode PXL weist mehrere vertikale Segmente (oder vertikale Winkelsegmente) auf, wobei jedes Segment zwischen Segmenten der Elektrode für ein gemeinsames Potential COM angeordnet ist.
An einem Endbereich einer jeden Gate-Leitung GL und jeder Datenleitung DL sind entsprechend eine Gate-Kontaktfläche GP und eine Daten-Kontaktfläche DP ausgebildet. Die Gate-Kontaktfläche GP und die Daten-Kontaktfläche DP sind entsprechend über ein Kontaktloch für die Gate-Kontaktfläche GPH mit einem Gate-Kontaktflächenterminal GPT und ein Kontaktloch für die Daten-Kontaktfläche DPH mit einem Daten-Kontaktflächenterminal DPT verbunden.
Insbesondere sind bei der vorliegenden Erfindung die Gate-Leitung GL und die Leitung für ein gemeinsames Potential CL dicker ausgebildet als beim Stand der Technik, um den Widerstand der Gate-Leitung GL und der Leitung für ein gemeinsames Potential CL zu reduzieren und um zu verhindern, dass das Öffnungsverhältnis vermindert wird. Des Weiteren sind, um keine großen Stufenunterschiede zwischen den dicken Busleitungen DL und CL und dem Substrat SUB zu erzeugen, im Substrat SUB Vertiefungen mit einer Tiefe ausgebildet, die der Dicke der Busleitungen entspricht, wobei die Busleitungen dadurch ausgebildet werden, indem die Vertiefungen gefüllt werden.
Des Weiteren weisen die Datenleitung DL, die so angeordnet ist, dass sie die Gate-Leitung GL kreuzt, und die Leitung für ein gemeinsames Potential CL dieselbe Struktur auf. In diesem Fall weist die Datenleitung DL mehrere Segmente auf, die zwischen den Gate-Leitungen GL und den Leitungen für ein gemeinsames Potential CL angeordnet sind. Weiter sind benachbarte Segmente über Kontaktlöcher für die Datenleitung DLH unter Verwendung von Datenleitungs-Verbindungsterminals CN, die auf der Gate-Isolationsschicht GI ausgebildet sind, elektrisch miteinander verbunden.
Wiederum Bezug nehmend auf die 4A–4E wird im Folgenden ein Herstellungsverfahren des Dünnschichttransistorsubstrats gemäß der vorliegenden Erfindung beschrieben.
Unter Verwendung eines ersten Maskenprozesses werden durch Ätzen der Oberfläche des Glassubstrats SUB Vertiefungen für die Gate-Leitung GL, die Leitung für ein gemeinsames Potential CL und Datenleitung DL ausgebildet. Die Ätztiefe des Glassubstrats SUB kann der Dicke der Leitungen GL, CL und DL entsprechen. Bei der vorliegenden Erfindung ist die Breite der Leitungen GL, CL und DL im Wesentlichen dieselbe wie beim Stand der Technik. Es ist jedoch bevorzugt, die Breite der Gate-Leitung GL, der Leitung für ein gemeinsames Potential CL und der Datenleitung DL kleiner als beim Stand der Technik zu wählen. Das wichtigste ist es, Busleitungen mit einem geringen Widerstand herzustellen. Deshalb sollte, um die Leitungswiderstände der Gate-Leitung GL, der Leitung für ein gemeinsames Potential CL und der Datenleitung DL zu reduzieren, die Querschnittsfläche der Leitungen größer sein als beim Stand der Technik. Bei der vorliegenden Erfindung sind die Busleitungen bevorzugterweise wenigstens zweimal so dick wie beim Stand der Technik.
Wenn beispielsweise die Breite der Leitungen im Wesentlichen dieselbe wie beim Stand der Technik ist kann die Leitungen zweimal so dick wie beim Stand der Technik sein. Entsprechend ist die Querschnittsfläche der Leitung zweimal so groß wie beim Stand der Technik. Wenn die Querschnittsfläche zweimal so groß ist, ist gemäß der Gleichung 1 der Widerstand der Leitung derselbe, auch wenn die Leitung zweimal so lang ist. D. h. durch das Verdoppeln der Dicke ist es möglich, die Leitung zweimal so lang zu gestalten. Die Oberfläche des Dünnschichttransistorsubstrats für die Flachbildanzeigevorrichtung kann demnach groß sein, wobei aber der Leitungswiderstand gleich bleibt.
In einem anderen Beispiel kann die Breite der Leitung halb so groß (50%) wie beim Stand der Technik sein, wodurch die Querschnittsfläche der Leitung ebenfalls halb so groß wie beim Stand der Technik ist. In diesem Fall kann die Leitung erfindungsgemäß zweimal so dick sein. Dann ist die Querschnittsfläche der Leitung dieselbe wie beim Stand der Technik. Um eine größere Querschnittsfläche als beim Stand der Technik zu erhalten, kann die Leitung dreimal so dick wie beim Stand der Technik sein. Dann ist nach Gleichung 1 die Querschnittsfläche der Leitung 1,5-mal so groß wie beim Stand der Technik. D. h., durch das Erhöhen der Dicke der Leitung bis zum dreifachen derjenigen beim Stand der Technik ist es möglich, die Breite der Leitung halb so groß wie beim Stand der Technik und die Länge der Leitung 1,5-mal so groß wie beim Stand der Technik zu wählen, wobei trotzdem derselbe Leitungswiderstand vorliegt. Demgemäß kann die Oberfläche des Dünnschichttransistorsubstrats für eine Flachbildanzeigevorrichtung groß sein und das Öffnungsverhältnis kann verbessert werden, ohne dass ein Problem bezüglich der Videoqualität auftritt, da der Leitungswiderstand nicht erhöht ist.
Dementsprechend kann gemäß der vorliegenden Erfindung das Dünnschichttransistorsubstrat so gestaltet werden, dass, nachdem über die Länge und die Breite der Leitung entschieden wurde, die Dicke der Leitung gewählt wird ohne den durch Gleichung 1 gegebenen Leitungswiderstand zu erhöhen.
Wie in 4A gezeigt ist, kann das geätzte Leitungsmuster des Glassubstrats SUB eine Tiefe von wenigstens 4000 Å haben, was das Doppelte der Leitungsdicke beim Stand der Technik ist. In diesem Fall kann die Leitung genauso breit und doppelt so lang wie beim Stand der Technik sein. Weiter kann das Leitungsmuster des Glassubstrats SUB eine Dicke von wenigstens 6000 Å aufweisen, was das Dreifache der Dicke beim Stand der Technik ist. In diesem Fall kann die Leitung halb (50%) so breit und 1,5-mal so lang wie beim Stand der Technik sein.
Wie in 4B gezeigt ist, wird, nachdem das Glassubstrat SUB zur Ausbildung eines Leitungsmusters geätzt wurde, und im Zustand, bei dem sich der Photoresist PR auf dem Glassubstrat SUB befindet, ein Metall für die Busleitung auf der gesamten Oberfläche des Glassubstrats SUB aufgebracht. Das Metall wird auf dem Photoresist PR aufgebracht und in die Vertiefungen des Leitungsmusters, das auf dem Glassubstrat SUB ausgebildet ist, eingefüllt. Danach wird der Photoresist PR unter Verwendung eines Ablöseverfahrens entfernt. Nur das auf dem Photoresist PR aufgebrachte Metall wird entfernt, wobei das Metall, das in die Vertiefung des Leitungsmusters eingefüllt ist, verbleibt. Demgemäß sind die Leitungen im Glassubstrat SUB versenkt. Die Leitungen umfassen die Gate-Leitung GL, die sich auf dem Glassubstrat SUB in eine Richtung erstreckt, die zur Gate-Leitung parallel verlaufende Leitung für ein gemeinsames Potential CL und die Datenleitung DL, die mehrere Segmente aufweist und sich zwischen der Gate-Leitung GL und der Leitung für ein gemeinsames Potential CL auf dem Glassubstrat in die andere Richtung erstreckt. Insbesondere erstrecken sich die Gate-Leitung GL und die Datenleitung DL derart, dass sie einander kreuzen. Des Weiteren zweigt eine Gate-Elektrode G von der Gate-Leitung GL zum Pixelbereich ab. An einem Ende der Gate-Leitung GL und einem Ende der Datenleitung DL sind entsprechend eine Gate-Kontaktfläche GP und eine Daten-Kontaktfläche DP ausgebildet. Auch wenn es in den Zeichnungen nicht gezeigt ist, kann an einem Ende der Leitung für ein gemeinsames Potential CL eine Kontaktfläche für ein gemeinsames Potential ausgebildet werden.
Auf dem Substrat SUB mit den Leitungen wird eine Gate-Isolationsschicht GI durch Aufbringen eines Isolationsmaterials wie Siliziumnutrid (SiNx) oder Siliziumoxid (SiOx) ausgebildet. Danach werden sequentiell ein Halbleitermaterial, wie amorphes Silizium, und ein störstellendotiertes Halbleitermaterial, wie n-dotiertes Silizium, darauf aufgebracht. Durch Strukturieren des störstellendotierten Halbleitermaterials und des Halbleitermaterials unter Verwendung eines zweiten Maskenprozesses werden eine Halbleiterkanalschicht A und eine ohmsche Schicht n ausgebildet, wie es in 4C gezeigt ist. Die Halbleiterkanalschicht A und die ohmsche Schicht n überlappen mit der Gate-Elektrode G, wobei sich die Gate-Isolationsschicht GI dazwischen befindet. Gleichzeitig werden durch sequentielles Strukturieren der Gate-Isolationsschicht GI ein Kontaktloch für die Gate-Kontaktfläche GPH, das einige Teile der Gate-Kontaktfläche GP freilegt, ein Kontaktloch für die Daten-Kontaktfläche GPH, das einige Teile der Daten-Kontaktfläche DP freilegt, Kontaktlöcher für die Datenleitung DLH, die beide Enden eines jeden Segments der Datenleitung DL freilegen, und ein Kontaktloch für die Leitung für ein gemeinsames Potential CH, das einige Teile der Leitung für ein gemeinsames Potential CL freilegt, ausgebildet. Hierzu werden über der Gate-Elektrode G die Halbleiterkanalschicht A und die ohmsche Schicht n ausgebildet und in den anderen Bereichen wird die Gate-Isolationsschicht GI strukturiert. Deshalb wird der zweite Maskenprozess bevorzugterweise unter Verwendung einer Halbtonmaske durchgeführt.
Auf dem Substrat SUB mit der Halbleiterkanalschicht A und der ohmschen Schicht n wird ein Source-Drain-Metall aufgebracht. Durch Strukturieren des Source-Drain-Metalls unter Verwendung eines dritten Maskenprozesses werden die Source- und Drain-Elemente ausgebildet. Die Source- und Drain-Elemente umfassen eine Source-Elektrode S, eine Drain-Elektrode D, eine Pixelelektrode PXL, eine Elektrode für ein gemeinsames Potential COM, ein Gate-Kontaktflächenterminal GPT, ein Daten-Kontaktflächenterminal DPT und ein Datenleitung-Verbindungsterminal CN. Das Source-Drain-Metall kann die Molybdän-Titan-Verbindung (MoTi) mit einer Dicke von 200–300 Å umfassen. Des Weiteren kann das Source-Drain-Metall Kupfer (Cu) mit einer Dicke von 2000–3000 Å umfassen, wobei dieses sequentiell auf die Molybdän-Titan-Verbindung (MoTi) mit der Dicke von 200–300 Å gestapelt wird.
Die Source-Elektrode S ist mit einem Bereich der ohmschen Schicht n verbunden, so dass sie mit einer Seite der Halbleiterkanalschicht A und der Gate-Elektrode G überlappt. Die Drain-Elektrode D ist mit einem anderen Bereich der ohmschen Schicht n verbunden, so dass sie mit der anderen Seite der Halbleiterkanalschicht A und der Gate-Elektrode G überlappt. Die Pixelelektrode PXL ist einstückig mit der Drain-Elektrode D ausgebildet und weist mehrere Segmente auf, die parallel im Pixelbereich angeordnet sind. Die Elektrode für ein gemeinsames Potential COM ist über das Kontaktloch für die Leitung für ein gemeinsames Potential CH mit der Leitung für ein gemeinsames Potential CL verbunden und weist mehrere Segmente auf, die parallel zu den Segmenten der Pixelelektrode PXL im Pixelbereich angeordnet sind. Die Pixelelektrode PXL und die Elektrode für ein gemeinsames Potential COM sind parallel zueinander in einem vorbestimmten Abstand angeordnet. Des Weiteren verbindet das Datenleitungs-Verbindungsterminal CN benachbarte Segmente der Datenleitung DL physikalisch und elektrisch. D. h., das eine Ende des einen Segments der Datenleitung DL, das durch das Kontaktloch für die Datenleitung DLH freigelegt ist, ist mit dem andere Ende des benachbarten Segments der Datenleitung DL, das durch das Kontaktloch für die Datenleitung DLH freigelegt ist, verbunden. Wie in 3 gezeigt ist, kann die Source-Elektrode S als Abzweigung des Datenleitungs-Verbindungsterminal CN ausgebildet sein.
Bei dieser Ausführungsform werden die Datenleitung DL und die Gate-Leitung GL gleichzeitig ausgebildet. In diesem Fall kann das Source-Drain-Metall eine einzige Schicht der Molybdän-Titan-Verbindung (MoTi) umfassen. Wenn die Datenleitung DL jedoch durch Strukturieren des Source-Drain-Metalls ausgebildet wird, umfasst das Source-Drain-Metall bevorzugterweise eine Doppelschichtstruktur, bei der die Molybdän-Titan-Verbindungs(MoTi)-Schicht und die Kupfer(Cu)-Schicht gestapelt sind. Dadurch wird ein geringer Widerstand der Datenleitung DL im Dünnschichttransistorsubstrat mit großer Fläche sichergestellt. Jedoch ist es bevorzugt, die Datenleitung DL mit dem Gate-Metall auszubilden, wenn die Gate-Leitung GL ausgebildet wird, wie es bei dieser Ausführungsform der Fall ist.
Danach werden durch weiteres Ätzen der ohmschen Schicht n unter Verwendung der Source- und Drain-Elemente als Maske die Bereiche der ohmschen Schicht n entfernt, die zwischen der Source-Elektrode S und der Drain-Elektrode D freiliegen, so dass die Halbleiterkanalschicht A zwischen der Source-Elektrode S und der Drain-Elektrode D freigelegt wird. Dementsprechend ist der Dünnschichttransistor TFT mit der Source-Elektrode S, der Drain-Elektrode D, der Halbleiterkanalschicht A und der Gate-Elektrode G vollständig ausgebildet, wie es in 4D gezeigt ist.
Auf der gesamten Oberfläche des Substrats SUB mit den Source- und Drain-Elektroden S und D, der Pixelelektrode PXL und der Elektrode für ein gemeinsames Potential COM wird eine Passivierungsschicht PAS durch Aufbringen eines Isolationsmaterials, wie Siliziumnitrid (SiNx) oder Siliziumoxid (SiOx) ausgebildet. Wie in 4E gezeigt ist, werden durch das Strukturieren der Passivierungsschicht PALS unter Verwendung eines vierten Maskenprozesses das gesamte Gate-Kontaktflächenterminal GPT und das gesamte Daten-Kontaktflächenterminal DPT freigelegt. Da das Gate-Kontaktflächenterminal GPT und das Daten-Kontaktflächenterminal DPT für das Empfangen von elektrischen Signalen von externen Steuerungsvorrichtungen vorgesehen sind, sollten sie freiliegen.
Des Weiteren können, falls dies notwendig ist, einige Bereiche der Passivierungsschicht PAS, die den Pixelbereich bedecken, entfernt werden. In diesem Fall wird die Kupfer(Cu)-Schicht, die die obere Schicht der Pixelelektrode PXL und der Elektrode für ein gemeinsames Potential COM bildet, bevorzugterweise entfernt. Ein Grund für das Entfernen der freigelegten Kupferschicht liegt darin, das die Kupferschicht eine Dicke von einigen Tausend Å aufweist, was sehr viel mehr als die Dicke der Molybdän-Titan-Schicht ist, die einige Hundert Å beträgt. Hierdurch ist der Stufenunterschied groß, so dass die Ausrichtungsschicht, die danach aufgebracht wird, aufgrund dieses Stufenunterschieds beschädigt werden könnte. Ein anderer Grund liegt darin, dass die Kupferschicht für das Verringern des Leitungswiderstands vorgesehen ist, so dass sie für die Pixelelektrode PXL und die Elektrode für ein gemeinsames Potential COM nicht notwendig ist. Wenn die freigelegte Kupferschicht entfernt wird, wird auch die Kupferschicht des freigelegten Gate-Kontaktflächenterminals GPT und des freigelegten Daten-Kontaktflächenterminals DPT entfernt. Wenn eine Kupferschicht an den Terminals für das Verbinden für externe Vorrichtungen freigelegt ist, oxidiert die Kupferschicht und verursacht Defekte in den Verbindungen an den Terminals. Deshalb kann das Entfernen der Kupferschicht die elektrische Zuverlässigkeit der Vorrichtung verbessern.
Obwohl es in den Figuren nicht gezeigt ist, wird, wenn das Source-Drain-Metall eine einzelne Schicht aus Molybdän-Titan umfasst, die Passivierungsschicht PAS, die den Pixelbereich bedeckt, nicht entfernt, aber das Gate-Kontaktflächenterminal GPT und das Daten-Kontaktflächenterminal DPT werden freigelegt.
Obwohl die Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen detailliert beschrieben wurden, ist es zu verstehen, dass der Fachmann die Erfindung auf andere Art und Weise ausführen kann, ohne vom Grundgedanken und den wesentlichen Eigenschaften davon abzuweichen. Die vorstehenden Ausführungsformen sind dabei lediglich illustrativ und sind nicht als Einschränkung der Erfindung zu verstehen. Der Schutzumfang der Erfindung ist durch die angehängten Ansprüche definiert und nicht durch die ausführliche Beschreibung der Erfindung.

Claims

Verfahren zur Herstellung eines Dünnschichttransistorsubstrats mit einer widerstandarmen Busleitungsstruktur, umfassend: – Ausbilden von Busleitungen durch Ätzen eines Substrats (SUB), um Busleitungsmuster auszubilden, und Füllen der Busleitungsmuster mit einem Busleitungsmetall; – Ausbilden einer Halbleiterkanalschicht (A) in einem Bereich eines Pixelbereichs, der durch die Busleitungen definiert ist; und – Ausbilden von Source- und Drain-Elektroden (S, D) auf der Halbleiterkanalschicht (A), einer Pixelelektrode (PXL), die sich von der Drain-Elektrode (D) in den Pixelbereich erstreckt, und einer Elektrode für ein gemeinsames Potential (COM), die parallel zur Pixelelektrode (PXL) ist.
Verfahren nach Anspruch 1, wobei das Ausbilden der Busleitungen umfasst: – Aufbringen eines Photoresists auf dem Substrat (SUB); – Strukturieren des Photoresists unter Verwendung einer Maske, die dem Busleitungsmuster entspricht; – Ätzen der Oberfläche des Substrats (SUB) unter Verwendung des strukturierten Photoresists, um das Busleitungsmuster auf dem Substrat (SUB) auszubilden; – Aufbringen des Busleitungsmetalls auf dem Photoresist und Einfüllen des Busleitungsmetalls in die Busleitungsmuster; und – Entfernen des Photoresists zusammen mit dem Busleitungsmetall darauf.
Verfahren nach Anspruch 1 oder 2, wobei das Ausbilden der Busleitungen das Ausbilden einer Gate-Leitung (GL), die sich auf dem Substrat in eine Richtung erstreckt, einer Leitung für ein gemeinsames Potential (CL), die sich parallel zur Gate-Leitung (GL) erstreckt, einer Datenleitung (DL), die mehrere Segmente aufweist, die zwischen der Gate-Leitung (GL) und der Leitung für ein gemeinsames Potential (CL) senkrecht zur Gate-Leitung (GL) angeordnet sind, und einer Gate-Elektrode (G), die von der Gate-Leitung (GL) zum Pixelbereich abzweigt, umfasst.
Verfahren nach einem der vorstehenden Ansprüche, wobei das Ausbilden der Halbleiterkanalschicht (A) umfasst: – Ausbilden der Halbleiterkanalschicht (A), die mit der Gate-Elektrode (G) überlappt, durch sequentielles Aufbringen eines Isolationsmaterials, eines Halbleitermaterials und eines störstellendotierten Halbleitermaterials, und Strukturieren des störstellendotierten Halbleitermaterials und des Halbleitermaterials; und – Ausbilden eines Kontaktlochs für eine Gate-Kontaktfläche (GPH), das die Gate-Kontaktfläche (GP) freilegt, eines Kontaktlochs für eine Daten-Kontaktfläche (DPH), das die Daten-Kontaktfläche (DP) freilegt, eines Kontaktlochs für die Leitung für ein gemeinsames Potential (CH), das einige Bereiche der Leitung für ein gemeinsames Potential (CL) freilegt, und von Kontaktlöchern für die Datenleitung (DLH), die beide Enden der Segmente der Datenleitung (DL) freilegen, durch sequentielles Strukturieren des Isolationsmaterials.
Verfahren nach einem der vorstehenden Ansprüche, wobei das Ausbilden der Source- und Drain-Elektroden (S, D), der Pixelelektrode (PXL) und der Elektrode für ein gemeinsames Potential (COM) umfasst: – Aufbringen und Strukturieren eines Source-Drain-Metalls auf dem Substrat (SUB) mit der Halbleiterkanalschicht (A) zum Ausbilden – der Source-Elektrode (S) auf einer Seite der Halbleiterkanalschicht (A), – der Drain-Elektrode (D) gegenüber der Source-Elektrode (S) auf der anderen Seite der Halbleiterkanalschicht (A), – der Pixelelektrode (PXL), die sich von der Drain-Elektrode (D) ausgehend erstreckt und mehrere Segmente aufweist, die parallel zueinander im Pixelbereich angeordnet sind, und – der Elektrode für ein gemeinsames Potential (COM), die über das Kontaktloch für die Leitung für ein gemeinsames Potential (CH) mit der Leitung für ein gemeinsames Potential (CL) verbunden ist und mehrere Segmente aufweist, die parallel zueinander im Pixelbereich angeordnet sind; und – Ausbilden eines Gate-Kontaktflächenterminals (GPT), das über das Kontaktloch für die Gate-Kontaktfläche (GPH) mit der Gate-Kontaktfläche (GP) verbunden ist, eines Daten-Kontaktflächenterminals (DPT), das über das Kontaktloch für die Daten-Kontaktfläche (DPH) mit der Daten-Kontaktfläche (DP) verbunden ist, und eines Datenleitung-Verbindungsterminals (CN), das über die Kontaktlöcher für die Datenleitung (DLH) mit benachbarten Segmenten der Datenleitung (DL) verbunden ist.
Verfahren nach einem der vorstehenden Ansprüche, weiter umfassend das Ausbilden einer Passivierungsschicht (PAS), die das Gate-Kontaktflächenterminal (GPT) und das Daten-Kontaktflächenterminal (DPT) freilegt, durch Aufbringen und Strukturieren eines Passivierungsmaterials auf dem Substrat (SUB) mit den Source- und Drain-Elektroden (S, D), der Pixelelektrode (PXL) und der Elektrode für ein gemeinsames Potential (COM).
Verfahren nach einem der vorstehenden Ansprüche, wobei das Source-Drain-Metall durch sequentielles Aufbringen einer ersten Metallschicht und einer zweiten Metallschicht aufgebracht wird, und wobei die Passivierungsschicht (PAS) entsprechend dem Pixelbereich weiter strukturiert wird, um die Pixelelektrode (PXL) und die Elektrode für ein gemeinsames Potential (COM) freizulegen, und wobei das Verfahren weiter das Entfernen der zweiten Metallschicht vom Gate-Kontaktflächenterminal (GPT), vom Daten-Kontaktflächenterminal (DPT), von der Pixelelektrode (PXL) und der Elektrode für ein gemeinsames Potential (COM) umfasst.
Verfahren nach einem der vorstehenden Ansprüche, wobei die erste Metallschicht wenigstens Molybdän, Titan oder einer Molybdän-Titan-Verbindung umfasst, und wobei die zweite Metallschicht Kupfer umfasst.
Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur, umfassend: – ein Substrat (SUB); – Busleitungsmuster, die mit einer vorbestimmten Tiefe im Substrat (SUB) vertieft ausgebildet sind; – Busleitungen, die das Busleitungsmuster ausfüllen; – eine Gate-Isolationsschicht (GI), die die Busleitungen bedeckt; – einen Dünnschichttransistor (TFT), der an einem Teil des Pixelbereichs angeordnet ist, der durch die Busleitungen definiert wird; – eine Pixelelektrode (PXL), die mit dem Dünnschichttransistor (TFT) verbunden ist und mehrere Segmente aufweist, die im Pixelbereich parallel zueinander ausgebildet sind; und – eine Elektrode für ein gemeinsames Potential (COM), die mehrere Segmente umfasst, die im Pixelbereich parallel zu den Segmenten der Pixelelektrode (PXL) ausgebildet sind.
Dünnschichttransistorsubstrat nach Anspruch 9, wobei die Busleitungen umfassen: – eine Gate-Leitung (GL), die sich auf dem Substrat (SUB) in eine Richtung erstreckt; – eine Leitung für ein gemeinsames Potential (CL), die sich parallel zur Gateleitung (GL) erstreckt; und – eine Datenleitung (DL), die mehrere Segmente aufweist, die zwischen der Gate-Leitung (GL) und der Leitung für ein gemeinsames Potential (CL) senkrecht zur Gate-Leitung (GL) angeordnet sind; wobei der Dünnschichttransistor (TFT) umfasst: – eine Gate-Elektrode (G), die von der Gate-Leitung (GL) abzweigt; – eine Halbleiterkanalschicht (A), die mit der Gate-Elektrode (G) überlappt; – eine Source-Elektrode (S), die mit einer Seite der Halbleiterkanalschicht (A) verbunden ist; und – eine Drain-Elektrode (D) gegenüber der Source-Elektrode (S), die mit einer anderen Seite der Halbleiterkanalschicht (A) verbunden ist.
Dünnschichttransistorsubstrat nach Anspruch 9 oder 10, weiter mit: – einer Gate-Kontaktfläche (GP), die an einem Ende der Gate-Leitung (GL) ausgebildet ist, einem Kontaktloch für die Gate-Kontaktfläche (GPH), das die Gate-Kontaktfläche (GP) freilegt, und einem Gate-Kontaktflächenterminal (GPT), das über das Kontaktloch für die Gate-Kontaktfläche (GPH) mit der Gate-Kontaktfläche (GP) verbunden ist; – einer Daten-Kontaktfläche (DP), die an einem Ende der Datenleitung (DL) ausgebildet ist, einem Kontaktloch für die Daten-Kontaktfläche (DPH), das die Daten-Kontaktfläche (DP) freilegt, und einem Daten-Kontaktflächenterminal (DPT), das über das Kontaktloch für die Daten-Kontaktfläche (DPH) mit der Daten-Kontaktfläche (DP) verbunden ist; und – Kontaktlöchern für die Datenleitung (DLH), die beide Enden der Segmente der Datenleitung (DL) freilegen, und einem Datenleitung-Verbindungsterminal (CN), das über die Kontaktlöcher für die Datenleitung (DLH) mit benachbarten Segmenten der Datenleitung (DL) verbunden ist.
Dünnschichttransistorsubstrat nach einem der vorstehenden Ansprüche, weiter mit einer Passivierungsschicht (PAS) auf dem Substrat (SUB), die das Gate-Kontaktflächenterminal (GPT), das Daten-Kontaktflächenterminal (DPT), die Pixelelektrode (PXL) und die Elektrode für ein gemeinsames Potential (COM) freilegt.
Dünnschichttransistorsubstrat nach einem der vorstehenden Ansprüche, wobei die Source-Elektrode (S) und die Drain-Elektrode (D) eine erste Metallschicht und eine zweite Metallschicht umfassen, und wobei das freigelegte Gate-Kontaktflächenterminal (GPT), das Daten-Kontaktflächenterminal (DPT), die Pixelelektrode (PXL) und die Elektrode für ein gemeinsames Potential (COM) nur die erste Metallschicht aufweisen.
Dünnschichttransistorsubstrat nach einem der vorstehenden Ansprüche, wobei die erste Metallschicht wenigstens Molybdän, Titan oder eine Molybdän-Titan-Verbindung umfasst, und wobei die zweite Metallschicht Kupfer umfasst.