DE102011076651A1

DE102011076651A1 - Stromregelung mit thermisch gepaarten Widerständen

Info

Publication number: DE102011076651A1
Application number: DE102011076651A
Authority: DE
Inventors: Guenter Herzele; Matthias Kogler; Alexander Mayer; Andreas Tschmelitsch
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2010-05-28
Filing date: 2011-05-27
Publication date: 2011-12-01
Anticipated expiration: 2031-05-28
Also published as: US20110291741A1; US8129789B2; DE102011076651B4

Abstract

Es wird ein Halbleiterchip offenbart. Der Chip umfasst einen Halbleiterkörper mit einer oberen Oberfläche. Zumindest ein Leistungshalbleiterbauelement ist zusammen mit weiteren Schaltungskomponenten in den Halbleiterchip integriert. Zwei oder mehr vertikal beabstandete Metallisierungslagen sind auf der Oberfläche des Halbleiterkörpers angeordnet. Jede Metallisierungslage weist eine Dicke von weniger als 1000 nm auf. Eine oberste Metallisierungslage weist jedoch eine Dicke von mehr als 1000 nm auf. Die oberste Metallisierungslage umfasst Anschlüsse, die eine elektrische Verbindung zu Lastanschlüssen des Leistungshalbleiterbauelements herstellen. Ein Strommesswiderstand wird durch einen Teil der obersten Metallisierungslage gebildet, um den Laststrom des Leistungshalbleiterbauelements zu messen. Ein Temperaturmesswiderstand wird durch einen Teil von zumindest einer der vertikal beabstandeten Metallisierungslagen gebildet, wobei der Temperaturmesswiderstand von dem Strommesswiderstand elektrisch isoliert jedoch thermisch mit diesem gekoppelt ist, so dass der Strommesswiderstand und der Temperaturmesswiderstand die gleiche Temperatur haben.

Description

Die vorliegende Erfindung betrifft in einen Chip integrierte Schaltungen und verwandte Verfahren zur Stromregelung, insbesondere integrierte Schaltungen mit Strombegrenzungsfunktionalität für Leistungshalbleiterschalter.
Temperaturunabhängige Stromregelung, insbesondere eine temperaturunabhängige Strombegrenzung in integrierten Schaltungen kann eine anspruchsvolle Aufgabe sein, wenn Standardlösungen aufgrund der damit verbundenen hohen Kosten (siehe z. B. Konzepte, die eine Bandlücken-Referenz verwenden, weil derartige Schaltungen eine zu große Anzahl von Komponenten umfassen, um sie innerhalb einer vorgegebenen Chipfläche oder zu gegebenen Kosten integrieren zu können) oder aufgrund mangelnder Genauigkeit (wie z. B. Konzepte welche die Verwendung so genannter Sense-FETs zur Erzeugung eines Strommesssignals beinhalten) ungeeignet sind.
Shunt-Widerstände aus Metall werden häufig in integrierten Leistungshalbleiterbauelementen verwendet. Im Falle einer Serienschaltung mit dem Laststrompfad des Leistungshalbleiterbauelements kann der Spannungsabfall über dem Shunt-Widerstand als Strommesssignal verwendet und weiterverarbeitet werden, z. B. in einer Stromregelschaltung (Strombegrenzer, Stromregler usw.).
Shunt-Widerstände aus Metall haben jedoch einen signifikanten (positiven) Temperaturkoeffizienten. Unlegierte Metalle weisen typischerweise einen Temperaturkoeffizienten von 0,4% pro Kelvin auf. Daher können Shunt-Widerstände aus (unlegiertem) Metall nicht verwendet werden, wenn eine präzise Messung über einen großen Temperaturbereich notwendig ist ohne dabei die temperaturabhängige Veränderung des Widerstandes zu berücksichtigen. Aus diesem Grund wurden Legierungen entwickelt, welche einen Temperaturkoeffizienten nahe Null aufweisen. Derartige Legierungen können jedoch prozessbedingt nicht in integrierten Halbleiterschaltungen verarbeitet werden. In den üblichen Herstellungsprozessen werden hauptsächlich unlegierte Metalle wie z. B. Aluminium, Kupfer oder Gold verarbeitet, um Metallisierungslagen (metallisation layers) zu bilden.
Die der Erfindung zugrunde liegende Aufgabe besteht darin, eine präzise Stromregelung, insbesondere eine präzise Strombegrenzung für integrierte Schaltungen zur Verfügung zu stellen. Die benötigten Strommesskomponenten und Schaltungsanordnungen sollen mit Hilfe von gut etablierten Halbleiterherstellungsprozessen herstellbar sein.
Diese Aufgabe wird durch einen Halbleiterchip gemäß den Ansprüchen 1 und 15 gelöst. Unterschiedliche Ausführungsformen und Weiterentwicklungen der vorliegenden Erfindung sind Gegenstand der abhängigen Ansprüche.
Es wird ein Halbleiterchip offenbart. Der Chip umfasst einen Halbleiterkörper mit einer oberen Oberfläche. Zumindest ein Leistungshalbleiterbauelement ist zusammen mit weiteren Schaltungskomponenten in den Halbleiterchip integriert. Zwei oder mehr vertikal beabstandete Metallisierungslagen sind auf der Oberfläche des Halbleiterkörpers angeordnet. Jede Metallisierungslage weist eine Dicke von weniger als 1000 nm auf. Eine oberste Metallisierungslage weist jedoch eine Dicke von mehr als 1000 nm auf. Die oberste Metallisierungslage umfasst Anschlüsse, die eine elektrische Verbindung zu Lastanschlüssen des Leistungshalbleiterbauelements herstellen. Ein Strommesswiderstand wird durch einen Teil der obersten Metallisierungslage gebildet, um den Laststrom des Leistungshalbleiterbauelements zu messen. Ein Temperaturmesswiderstand wird durch einen Teil von zumindest einer der vertikal beabstandeten Metallisierungslagen gebildet, wobei der Temperaturmesswiderstand von dem Strommesswiderstand elektrisch isoliert jedoch thermisch mit diesem gekoppelt ist, so dass der Strommesswiderstand und der Temperaturmesswiderstand die gleiche Temperatur haben. Der (Die) Teil(e) der Metallisierungslage(n) bilden den Temperaturmesswiderstand.
Die Erfindung lässt sich anhand der folgenden Abbildungen und der folgenden Beschreibung besser verstehen. Die in den Abbildungen dargestellten Komponenten sind nicht als Einschränkung zu verstehen, vielmehr wird Wert darauf gelegt, das Prinzip der Erfindung darzustellen.
1 zeigt einen Halbleiterchip mit einem Halbleiterkörper und einer Anzahl von vertikal beabstandeten Metallisierungslagen, die auf der Oberfläche des Halbleiterkörpers angeordnet sind;
2 zeigt ein Beispiel eines Hochstrom-Shunt-Widerstandes, der in einer verhältnismäßig dicken obersten Metallisierungslage des Halbleiterchips ausgebildet ist, und einen mäanderförmigen zweiten Widerstand, der in der Metallisierungslage direkt unter dem Shunt-Widerstand angeordnet ist, um eine thermische Kopplung zwischen den beiden Widerständen herzustellen.
3 zeigt als Blockdiagramm die grundlegende Struktur einer digitalen Stromregelung des Laststroms eines Leistungstransistors unter Verwendung der thermisch gekoppelten Widerstände aus 2; und
4 zeigt ein weiteres Stromflussdiagramm mit einem alternativen Beispiel einer Stromregelschleife.
Im Folgenden wird ein Halbleiterchip beschrieben. Ein Beispiel eines Halbleiterchips ist in 1 dargestellt. Der Chip aus 1 umfasst einen Halbleiterkörper 1, in dem zumindest ein Halbleiterbauelement integriert ist. Ein solches Halbleiterbauelement kann z. B. ein beliebiger Typ eines steuerbaren Halbleiterschalters sein (MOSFETs, IGBTs, Bipolartransistoren, Dioden, Thyristoren etc.).
Eine oder mehrere vertikal beabstandete Metallisierungslagen M1, M2, M3, M4 sind auf einer oberen Oberfläche des Halbleiterkörpers 1 angeordnet. Diese Metallisierungslagen M1, M2, M3, M4 sind strukturiert, um das (die) Leistungshalbleiterbauelement(e) und andere Bauelemente, die in dem Halbleiterkörper 1 integriert sind, zu einer gewünschten elektronischen Schaltung zu verbinden. Die Metallisierungslagen M1, M2, M3 und M4 können verhältnismäßig dünn sein, da die meisten Bauelemente, die in dem Halbleiterkörper 1 integriert sind, Komponenten mit niedriger Leistungsaufnahme sind, und daher die durch die Metallisierungslagen fließende Ströme gering sind. Beispielsweise kann die Dicke der Metallisierungslagen M1, M2, M3 oder M4 unter 1000 nm oder sogar unter 500 nm sein. In einer beispielhaften Ausführungsform sind die Metallisierungslagen 320 nm dick.
Um einen elektrischen Kontakt zu dem Leistungshalbleiterbauelement herzustellen, ist eine oberste Metallisierungslage MK vorgesehen mit einer Dicke, die mehr als zehnmal so groß ist (z. B. rund zehn- bis zwanzigmal so groß) als die Dicke der übrigen Metallisierungslagen M1 bis M4, um die hohen Ströme (bis hin zu einigen Amperes), die durch das (die) Leistungshalbleiterbauelement(e), welche(s) in dem Halbleiterkörper 1 integriert ist (sind), fließen, transportieren zu können. Beispielsweise kann die oberste Metallisierungslage MK eine Dicke von mehr als 1000 nm aufweisen, insbesondere eine Dicke von mehr als 2000 nm oder sogar größer als 5000 nm. In einer beispielhaften Ausführungsform ist die oberste Metallisierungslage 5000 nm dick. Die oberste Metallisierungslage MK kann sogar noch dicker sein abhängig von dem erwarteten Maximalstrom, der durch das(die) Leistungshalbleiterbauelement(e) fließt.
Um eine Information über den durch das Leistungshalbleiterbauelement fließenden Strom i_L zu erhalten, ist ein Teil der dicken obersten Metallisierungslage MK strukturiert, um einen Strommesswiderstand (Shunt-Widerstand R_SHUNT) zu bilden. Der Spannungsabfall über diesem Strommesswiderstand R_SHUNT kann als Strommesssignal verwendet werden, welches den Laststrom i_L durch das Leistungshalbleiterbauelement repräsentiert. Der Spannungsabfall über dem Strommesswiderstand R_SHUNT hängt jedoch nicht nur von dem Lastrom i_L ab, der durch das Leistungshalbleiterbauelement fließt, sondern auch von der Temperatur des Strommesswiderstands R_SHUNT, wobei die Temperatur abhängig von dem durch den Widerstand fließenden Strom variieren kann.
Um ein präzises Strommesssignal zur Verfügung stellen zu können, muss jene Komponente des Strommesssignals (d. h. der Spannungsabfall über dem Strommesswiderstand), welche aus einer Temperaturänderung relativ zu einer Anfangstemperatur (oder einer Standardtemperatur) resultiert, kompensiert werden. Aus diesem Grund wird ein Temperaturmesswiderstand R_M durch einen Teil von zumindest einem der dünnen, vertikal beabstandeten Metallisierungslagen M1, M2, M3 und/oder M4 gebildet, welcher von dem Strommesswiderstand R_SHUNT elektrisch isoliert, jedoch mit diesem thermisch gekoppelt ist, so dass der Strommesswiderstand R_SHUNT und der Temperaturmesswiderstand R_M die gleiche Temperatur aufweisen. Da der Messstrom i_M, der dem Temperaturmesswiderstand R_M zugeführt wird wesentlich niedriger sein muss als der Laststrom i_L kann der Temperaturmesswiderstand in den dünnen Metallisierungslagen M1 bis M4 zwischen der dicken obersten Metallisierungslage MK und der Halbleiteroberfläche angeordnet sein. Beispielsweise ist der Temperaturmesswiderstand R_M in zumindest einer der dünnen Metallisierungslagen M1 bis M4 ausgebildet und unter dem Strommesswiderstand R_SHUNT angeordnet, um eine gute thermische Kopplung der beiden Widerstände R_M und R_SHUNT zu gewährleisten. Das stellt sicher, dass die Temperatur der beiden Widerstände praktisch zu jedem Zeitpunkt gleich ist.
Die Anordnung der Metallisierungslagen M1, M2, M3, M4 und der obersten Metallisierung MK bildet den Temperaturmesswiderstand R_M und den Strommesswiderstand R_SHUNT wie in 1 dargestellt. 1 zeigt einen Teil eines Halbleiterkörpers 1 mit einer oberen Oberfläche 2, auf der ein ”Stapel” von vertikal beabstandeten Metallisierungslagen M1, M2, M3, M4 im Wesentlichen parallel zur Oberfläche 2 angeordnet ist. Eine Isolierungslage I1 ist zwischen der untersten Metallisierungslage M1 und der Oberfläche des Halbleiterkörpers angeordnet. Isolierungslagen I2, I3 und I4 separieren die Metallisierungslagen M1, M2, M3 und M4 voneinander. Diese Metallisierungslagen sind, wie oben bereits erklärt, verhältnismäßig dünn und haben eine Dicke von weniger als z. B. 500 nm und sind derart strukturiert, dass die in dem Halbleiterkörper integrierten Komponenten mit niedriger Leistungsaufnahme gemäß einem gewünschten Stromlaufplan verbunden werden. Dabei sind die in dem Halbleiterkörper 1 integrierten Schaltungskomponenten im Wesentlichen mittels so genannter Durchkontaktierungen (”Vias”) CA, V1, V2, V3 elektrisch kontaktiert, wobei der Kontakt CA eine elektrische Verbindung zwischen der untersten Metallisierungslage M1 und dem Halbleiterkörper 1 bildet und die Kontakte V1, V2 und V3 eine elektrische Verbindung (”Via”) zwischen den Metallisierungslagen M1 bis M4.
1 ist eine schematische Darstellung eines Querschnitts durch den Chip. Um die Darstellung einfach zu halten, ist jeweils nur ein Kontakt CA, V1, V2, V3, VK zwischen jedem Paar von Metallisierungslagen dargestellt. Tatsächlich kann jedoch eine Vielzahl von Kontakten oder Vias zwischen den einzelnen Lagen angeordnet sein, um die gewünschte elektronische Schaltung zu ermöglichen. Die oberste Metallisierungslage MK ist über der Metallisierungslage M4 angeordnet und von dieser durch die Isolierungslage IK getrennt, welche beispielsweise eine Oxidlage sein kann. Die oberste Metallisierungslage wird zur Herstellung einer elektrischen Verbindung zu dem (den) Leistungshalbleiterbauelement(en), das (die) in dem Halbleiterkörper 1 integriert ist (sind), mit Hilfe von Leistungs-Vias) VK verwendet. Um die hohen Ströme durch die Leistungshalbleiterkomponenten führen zu können, ist die oberste Metallisierungslage MK verhältnismäßig dick im Vergleich zu den übrigen Metallisierungslagen M1 bis M4 wie bereits erwähnt.
2 zeigt eine beispielhafte Implementierung der oben erwähnten Messwiderstände R_SHUNT, R_M, die in der dicken obersten Metallisierungslage MK bzw. der Metallisierungslage M4 ausgebildet sind, wobei die Metallisierungslage M4 direkt unterhalb der obersten Metallisierungslage MK angeordnet und von dieser durch die Isolierlage IK elektrisch getrennt ist. 2 ist eine Draufsicht, welche die Oberfläche der dicken Metalllage MK zeigt, wobei die dicke Metallisierungslage MK und die Isolierlage IK (z. B. Oxid) unterbrochen sind, um eine Draufsicht auf die (strukturierte) Metallisierungslage M4 und den Temperaturmesswiderstand R_M, der in dieser Metallisierungslage ausgebildet ist, zu ermöglichen. Um einen ausreichend hohen Widerstand zu ermöglichen, ist jener Teil der Metallisierungslage M4, welche den Temperaturmesswiderstand R_M bildet strukturiert, um eine Mäanderform zu bilden wie in 2 dargestellt. Alternativ kann auch eine Spiralform geeignet sein, um das gleiche Ergebnis zu erzielen. Direkt über dem Temperaturmesswiderstand R_M ist der Shunt-Widerstand R_SHUNT in der dicken Metallisierungslage MK gebildet als rechteckiger Streifenleiter. Da beide Widerstände R_M, R_SHUNT nur durch die Isolierungslage IK getrennt sind, sind die Widerstände R_M und R_SHUNT thermisch gekoppelt und haben immer im Wesentlichen die gleiche Temperatur.
Gemäß einem Ausführungsbeispiel kann der Shunt-Widerstand R_SHUNT einen elektrischen Widerstand von 50 mΩ für die Messung eines maximalen Laststroms von 2,4 Ampere haben. Ein rechteckiger Teil der dicken Metallisierungslage MK kann als Widerstand verwendet werden, wobei die Breite W des rechteckigen Streifenleiters 30 μm und die Länge L desselben 235 μm betragen können. Der Temperaturmesswiderstand R_M wird beispielsweise in einem rechteckigen Abschnitt der gleichen oder ähnlicher Größe in der Metallisierungslage M4 direkt unterhalb des Shunt-Widerstands R_SHUNT ausgebildet. Um einen ausreichend hohen elektrischen Widerstand zu erreichen, z. B. 9843 Ohm, ist eine entsprechend hohe Anzahl von z. B. 75 dünnen Streifenleitungen mit jeweils einer Breite von 0,5 μm und einer Länge von 475 μm zu einer mäanderförmigen Streifenleitung verbunden wie in 2 dargestellt.
Der Strommesswiderstand R_SHUNT sowie der Temperaturmesswiderstand R_M kann Teil einer Schaltungsanordnung sein, die in 3 dargestellt ist und welche dazu verwendet wird, die Messsignale zu verarbeiten, um ein temperaturunabhängiges Strommesssignal zu erzeugen und ein entsprechendes Steuersignal zum Ansteuern eines Leistungshalbleiterbauelements zu generieren, um den Stromfluss durch dieses zu beeinflussen (zu steuern oder zu regeln).
Um eine Strommessung zu ermöglichen, muss der Shunt-Widerstand R_SHUNT in Serie zu dem Laststrompfad des Leistungshalbleiterbauelements geschaltet sein, welches in dem in 3 dargestellten Beispiel ein MOSFET M_HS ist. Des Weiteren wird der Temperaturmesswiderstand R_M mit einem Teststrom i_M versorgt, welcher von einer Konstantstromquelle Q erzeugt wird. Der Spannungsabfall über dem Shunt-Widerstand R_SHUNT wird mit Hilfe eines Analog-Digital-Wandlers 21 digitalisiert, welcher ein entsprechendes digitales Stromsignal i_S bereitstellt. Es ist zu beachten, dass das digitale Stromsignal i_S, welches den Laststrom i_L durch das Leistungshalbleiterbauelement M_HS repräsentiert, einen temperaturabhängigen Messfehler beinhaltet. Da ein solcher Messfehler ein systematischer Fehler ist, kann dieser kompensiert werden, sofern die Temperatur bekannt ist oder mit Hilfe einer Messung ausreichend genau bestimmt werden kann.
Der Spannungsabfall über dem Temperaturmesswiderstand R_M repräsentiert die Temperatur des Shunt-Widerstands R_SHUNT, da beide Widerstände, wie bereits weiter oben unter Bezugnahme auf die 1 und 2 beschrieben wurde, thermisch gekoppelt sind. Der Spannungsabfall über dem Widerstand R_M wird mit Hilfe eines Analog/Digital-Wandlers 22 digitalisiert, welcher einen digitalen Temperaturwert u_R bereitstellt, der allgemein wie folgt darstellbar ist: U_R(T) = u₀·(1 + α·T), (1) wobei u₀ der Spannungsabfall über dem Temperaturmesswiderstand R_M bei einer vorgegebenen Referenztemperatur ist, α der Temperaturkoeffizient und T die Temperaturabweichung (Differenztemperatur) von einer Referenztemperatur, welche mit dem Spannungsabfall u₀ korrespondiert. Die Digital/Analog-Wandler 21, 22 ermöglichen eine digitale Regelung des Laststroms i_L, welcher durch das Leistungshalbleiterbauelement M_HS fließt.
Der Analog/Digital-Wandler 22 kann als Teil der Schaltungsanordnung angesehen werden, die mit dem Temperaturmesswiderstand R_M gekoppelt ist, wobei die Schaltungsanordnung dazu ausgebildet ist, ein Korrektursignal c bereitzustellen, welches abhängig von der Temperatur (Abweichung) T des Strommesswiderstandes R_SHUNT ist. Der Korrekturfaktor ist reziprok zu dem Faktor, welcher den Anstieg des Widerstandswertes des Shunt-Widerstands R_SHUNT als Resultat einer Temperaturerhöhung T beschreibt. Wie aus Gleichung 1 zu sehen ist, ist der Faktor, welcher die Auswirkung der Temperatur auf den Widerstand beschreibt, gleich (1 + α·T), wobei T die Temperaturabweichung von einer Anfangstemperatur oder einer standardisierten Referenztemperatur (z. B. 20°) beschreibt. In dieser Analyse wird angenommen, dass beide Widerstände R_M, R_SHUNT im Wesentlichen den gleichen Temperaturkoeffizienten aufweisen.
Folglich ist der Korrekturfaktor (1 + αT)^–1, wobei der Korrekturfaktor c als u₀/U_R(T) berechnet werden kann. Diese Berechnung (Division) kann z. B. in der Signalverarbeitungseinheit 12 durchgeführt werden, welcher der digitalisierte Spannungsabfall U_R(T) über dem Temperaturmesswiderstand R_M zugeführt ist. Die Signalverarbeitungseinheit 12 kann auch als Teil der oben genannten Schaltungsanordnung zur Bereitstellung des Korrektursignals c angesehen werden. Es ist zu beachten, dass die Division u₀/U_R(T) (siehe auch Gleichung 2) durch MAC-Opperationen ersetzt werden kann (MAC = multiply-accumulate) durch Anwendung einer geeigneten Taylorreihen-Expansion erster Ordnung (oder zweiter Ordnung oder im Allgemeinen n-ter Ordnung).
Das digitalisierte Strommesssignal i_S kann multipliziert werden mit dem Korrekturfaktor c = (1 + αT) ¹, was ein korrigiertes Strommesssignal i_SC = i_S·c ergibt, dessen Wert unabhängig von der tatsächlichen Temperatur des Shunt-Widerstands R_SHUNT ist wie in den folgenden Geichungen einfach zu sehen ist: i_SC ~ R_SHUNT·i_L·(1 + αT) – 1 = = R_SHUNT,0·(1 + αT)·i_L·(1 + αT)^–1 = R_SHUNT,0·i_L, (2) wobei R_SHUNT,0 der (a priori bekannte) Widerstandwert des Shunt-Widerstands bei einer Anfangs- bzw. Referenztemperatur ist (z. B. 20°C).
Das korrigierte digitale Strommesssignal i_SC wird einer Steuereinheit 10 zugeführt, welches ein digitales Treibersignal V_Gd erzeugt, welches wiederum dem Digital/Analog-Wandler 30 zugeführt ist, welcher ein entsprechendes analoges Treibersignal v_G bereitstellt, das schließlich einem Steueranschluss des Halbleiterschalters M_HS zugeführt ist, wodurch die Regelschleife geschlossen wird. Der Analog/Digital-Wandler 21, der Digital/Analog-Wandler 30, die Regeleinheit 10 sowie der Multiplizierer 12 kann als Teil der Schaltungsanordnung angesehen werden, welcher mit dem Strommesswiderstand R_SHUNT gekoppelt ist, und welche dazu ausgebildet ist, das Korrektursignal c sowie das digitalisierte Strommesssignal i_S zu kombinieren, um jene Signalkomponenten in dem Strommesssignal i_S zu kompensieren, welche aus einer Variation der Temperatur resultieren wie oben erläutert.
Das Regelgesetz, welches in der Regeleinheit 10 angewandt wird, kann von Anwendung zu Anwendung verschieden sein. Des Weiteren kann ein Soll-Laststrom i_desired der Regeleinheit 10 zugeführt sein und in dieser verarbeitet werden. Zum Zwecke der Strombegrenzung kann das aktuelle temperaturkompensierte digitale Strommesssignal i_SC mit einem Schwellwert verglichen werden und das Treibersignal v_G kann reduziert werden sobald der tatsächliche Laststrom den Schwellwert überschreitet, um so den Laststrom i_L unterhalb des Schwellwerts zu halten. Andere Regelgesetze können jedoch auch angewendet werden abhängig von der Verwendung der Schaltungsanordnung.
4 ist ein vereinfachtes Blockdiagramm mit einer alternativen digitalen Stromregelschleife gemäß einem weiteren Beispiel der vorliegenden Erfindung. Wie in dem Beispiel aus 3 wird der Messwiderstand R_M mit einem Referenzstrom i_M (Konstantstromquelle Q) versorgt. Die Verwendung der Regelschleife aus 4, welche die Komparatoreinheit K₁ und die der Komparatoreinheit nachgeschaltete Gate-Treibereinheit 30' umfasst, ermöglicht eine Regelung des Laststroms i_L, welcher durch den Lasttransistor M_HS fließt, so dass dieser der Gleichung i_M·R_M = i_L·R_SHUNT, (3) folgt, wobei R_M temperaturabhängig ist gemäß dem Temperaturkoeffizienten α, d. h. R_M = R_M0·(1 + αT), wobei R_M0 ein Nennwiderstand bei einer Temperaturabweichung T = 0 ist (vgl. Gleichung 1). Aus Gleichung 3 folgt, dass das Widerstandsverhältnis R_M/R_SHUNT gleich dem Stromverhältnis i_L/i_M ist, wobei die Verhältnisse nicht von der Temperatur abhängen, da die temperaturabhängigen Faktoren (1 + αT) von R_M und R_SHUNT sich gegenseitig aufheben.
Der Komparator K₁ implementiert eine Art Zweipunktregelung zum Regeln des Laststroms L. Der Ausgang des Komparators schaltet auf einen Low-Pegel sobald die rechte Seite der Gleichung 3 größer ist als die linke Seite (i_M·R_M < iL·R_SHUNT). Als Konsequenz wird die Gate-Kapazität C_GS des Lasttransistors M_HS entladen und folglich sinkt der Laststrom. In ähnlicher Weise schaltet der Komparator K₁ auf einen High-Pegel sobald die rechte Seite von Gleichung 3 kleiner ist als die linke Seite (i_M·R_M > i_L·R_SHUNT). Als Konsequenz wird die Gate-Kapazität C_GS des Lasttransistors M_HS geladen und folglich steigt der Laststrom wieder. Solange der Zweipunktregler (d. h. der Komparator K₁) schnell genug schaltet, folgt der Laststrom der Vorschrift gemäß der Gleichung 3. In einer digitalen Implementierung kann der Komparator K₁ getaktet sein, so dass dieser seinen Schaltzustand am Ausgang nur synchron mit einem Taktsignal CLK ändern kann. Die Menge an elektrischer Ladung, die während eines Taktzyklusses der Gate-Kapazität C_GS hinzugefügt oder von dieser weggenommen wird, soll im Vergleich zu der gesamten auf der Gate-Kapazität C_GS gespeicherten Ladung klein sein, um ein funktionsfähiges Arbeiten der Stromregelung zu gewährleisten.
Die Gate-Treibereinheit 30' kann auf unterschiedliche Weise implementiert sein. In einer einfachen Implementierung umfasst der Gatetreiber im Wesentlichen einen Gatewiderstand, der zwischen den Komparatorausgang und das Gate des Transistors M_HS geschaltet ist. In dem Beispiel aus 4 umfasst die Gatetreibereinheit 30' schaltbare Stromquellen Q_H und Q_L (Schalter S₁) um einen schaltbaren Gatestrom von +i_G oder –i_G bereitzustellen abhängig von dem Komparatorausgang.
Es ist zu beachten, dass die Stromquelle Q, welche einen Referenzstrom i_M bereitstellt auch durch eine Spannungsquelle ersetzt werden kann, welche eine Referenzspannung bereitstellt. In diesem Fall müsste der Stromfluss durch den Messwiderstand R_M separat gemessen werden, was weitere Schaltungskomponenten erfordert und eine kompliziertere Regelschleife zufolge hat obwohl das Funktionsprinzip das Gleiche ist.
In dem Beispiel aus 4 beinhaltet die oben erwähnte erste Schaltungsanordnung (siehe 3), welche mit dem Temperaturmesswiderstand R_M gekoppelt ist und die dazu ausgebildet ist, ein Korrektursignal c abhängig von der Temperatur des Strommesswiderstandes R_SHUNT bereitzustellen, einfach die Referenzstromquelle Q und die Leitung, die den Widerstand R_M mit dem invertierenden Eingang des Komparators K₁ verbindet. In diesem Beispiel wird die Spannung an dem invertierenden Eingang des Komparators als Korrektursignal c angesehen.
Schließlich beinhaltet die oben erwähnte zweite Schaltungsanordnung (siehe 3), welche mit dem Strommesswiderstand R_SHUNT verbunden ist und die dazu ausgebildet ist, ein zweites Signal, welches den Laststrom i_L durch den Widerstand R_SHUNT repräsentiert, bereitzustellen, einfach eine Leitung, welche den Widerstand R_SHUNT mit dem nicht invertierenden Eingang des Komparators K₁ verbindet. Die zweite Schaltungsanordnung umfasst die Komparatoreinheit K₁ zur Implementierung der oben erwähnten Zweipunktregelung, um die Signalkomponenten in dem Stommesssignal (d. h. die Spannung an dem nicht invertierenden Komparatoreingang), welche auf Temperaturvariationen zurückzuführen sind, zu kompensieren.

Claims

Ein Halbleiterchip, der folgendes aufweist: einen Halbleiterkörper (1) mit einer oberen Oberfläche (2); zumindest ein Halbleiterbauelement (M_HS) und weitere Schaltkreise, welche in dem Halbleiterkörper (1) integriert sind; eine Vielzahl von vertikal beabstandeten und oberhalb der Oberfläche des Halbleiterkörpers angeordnete Metallisierungslagen (M1, M2, M3, M4), wobei jede Metallisierungslage eine Dicke von weniger als 1000 nm aufweist; eine oberste Metallisierungslage (MK), die eine Dicke von mehr als 1000 nm aufweist, wobei die oberste Metallisierungslage (MK) Anschlüsse aufweist, um eine elektrische Verbindung mit Lastanschlüssen des Leistungshalbleiterbauelements (M_HS) herzustellen; einen Strommesswiderstand (R_SHUNT) umfassend einen Teil der obersten Metallisierungslage zum Messen eines Laststromes (i_L) des Leistungshalbleiterbauelements (M_HS); und einen Temperaturmesswiderstand (R_M) umfassend einen Teil von zumindest einer der vertikal beabstandeten Metallisierungslagen (M1, M2, M3, M4), wobei der Temperaturmesswiderstand (R_M) von dem Strommesswiderstand (R_SHUNT) elektrisch isoliert jedoch thermisch mit diesem gekoppelt ist, so dass Strommmesswiderstand (R_SHUNT) und Temperaturmesswiderstand (R_M) im Wesentlichen die gleiche Temperatur (T) haben.
Der Halbleiterchip gemäß Anspruch 1, wobei der Strommesswiderstand (R_SHUNT) einen Teil der obersten Metallisierungslage (MK) umfasst und über dem Temperaturmesswiderstand (R_M) angeordnet ist.
Der Leistungshalbleiterchip gemäß Anspruch 1 und 2, wobei der Temperaturmesswiderstand (R_M) einen Teil einer Metallisierungslage (M4) umfasst, welche direkt unterhalb der obersten Metallisierungslage (MK) liegt, so dass der Temperaturmesswiderstand (R_M) und der Strommesswiderstand (R_SHUNT) durch eine Isolationslage (IK) ohne dazwischen liegende weitere Metallisierungslagen voneinander separiert sind.
Der Halbleiterchip gemäß einem der Ansprüche 1 bis 3, wobei der Teil der Metallisierungslage (M4), welche den Temperaturmesswiderstand (R_M) bildet, eine meanderförmige Streifenleitung umfasst.
Der Halbleiterchip gemäß einem der Ansprüche 1 bis 4, der weiter aufweist: eine erste Schaltungsanordnung (Q, 22, 12; K₁), die mit dem Temperaturmesswiderstand (R_M) gekoppelt und die dazu ausgebildet ist, ein von der Temperatur (T) des Strommesswiderstandes (R_SHUNT) abhängiges Korrektursignal (c) bereitzustellen; und eine zweite Schaltungsanordnung (21, 10, 30; 30'), die mit dem Strommesswiderstand (R_SHUNT) gekoppelt und die dazu ausgebildet ist, ein zweites Signal bereitzustellen, welches den Laststromfluss durch den Strommesswiderstand (R_SHUNT) repräsentiert, wobei der zweiten Schaltungsanordnung das Korrektursignal (c) zugeführt ist und wobei die zweite Schaltungsanordnung weiter dazu ausgebildet ist, das Korrektursignal (c) und das zweite Signal zu kombinieren, um jene Signalkomponenten in dem Stromsignal zu kompensieren, welche von Temperaturschwankungen verursacht werden.
Der Halbleiterchip gemäß Anspruch 5, wobei die erste Schaltungsanordnung aufweist: eine Stromquelle (Q), welche dem Temperaturmesswiderstand (R_M) einen Teststrom (i_M) zuführt, um so einen temperaturabhängigen Spannungsabfall über dem Widerstand (R_M) zu erzeugen; und einen ersten Analog/Digital-Wandler (22) zum Erzeugen eines das Korrektursignal repräsentierenden Digitalwerts; und wobei die zweite Schaltungsanordnung aufweist: einen zweiten Analog/Digital-Wandler (21) zum Erzeugen eines das Strommesssignal repräsentierenden Digitalwerts (i_S); und eine Recheneinheit (12) zum Kombinieren des Korrektursignals (c) und des Strommesssignals (i_S) um so ein temperaturunabhängiges Stromsignal (i_SC) zu erzeugen.
Der Halbleiterchip gemäß Anspruch 6, der weiter aufweist: eine Treiberschaltungsanordnung zum Erzeugen eines Treibersignals (v_G), welches dem Leistungshalbleiterbauelement (M_HS) zugeführt ist, um den Stromfluss durch dieses zu regulieren; und eine Steuerung (10), der das temperaturunabhängige Stromsignal (i_SC) zugeführt ist und die dazu ausgebildet ist, ein Treibersignal (V_Gd) abhängig von dem unabhängigen Stromsignal (i_SC) zu erzeugen entsprechend einem vordefinierten Regelgesetz.
Halbleiterchip gemäß Anspruch 7, wobei das Regelgesetz dazu ausgebildet ist, den Strom durch das Leistungshalbleiterbauelement auf einem Maximalwert zu begrenzen.
Der Halbleiterchip gemäß Anspruch 5, wobei die erste Schaltungsanordnung eine Stromquelle (Q) umfasst, welche einen Teststrom (i_M) für den Temperaturmesswiderstand (R_M) erzeugt, um so einen temperaturabhängigen Spannungsabfall über diesen zu erzeugen, welcher ein Korrektursignal (c) bildet; und wobei die zweite Schaltungsanordnung eine Komparatoreinheit (K₁) umfasst, welche das Korrektursignal (c) und das zweite Signal kombiniert, wobei der Komparatorausgang an einen Steueranschluss des Leistungshalbleiterbauelements gekoppelt ist.
Der Halbleiterchip gemäß Anspruch 9, wobei die Komparatoreinheit (K₁) einen Zweipunktregler bildet, der das Leistungshalbleiterbauelement in einer Weise ansteuert, dass der Laststrom eine temperaturunabhängige Funktion des Teststroms (im) ist.
Der Halbleiterchip gemäß einem der Ansprüche 1 bis 10, wobei jede Metallisierungslage (M1, M2, M3, M4) der Vielzahl von vertikal beabstandeten Metallisierungslagen, abgesehen von der obersten Metallisierungslage (MK), eine Dicke von weniger als 500 nm aufweist.
Der Halbleiterchip gemäß einem der Ansprüche 1 bis 11, wobei die Vielzahl von vertikal beabstandeten Metallisierungslagen (M1, M2, M3, M4), abgesehen von der obersten Metallisierungslage (MK), vier Metallisierungslagen aufweist.
Der Halbleiterchip gemäß einem der Ansprüche 1 bis 12, wobei die oberste Metallisierungslage (MK) 10 bis 20 mal dicker ist als die darunter liegenden vertikal beabstandeten Metallisierungslagen (M1, M2, M3, M4).
Der Halbleiterchip gemäß einem der Ansprüche 1 bis 13, wobei die oberste Metallisierungslage (M1, M2, M3, M4) eine Dicke von mehr als 2500 nm aufweist.
Ein Halbleiterchip, der folgendes aufweist: einen Halbleiterkörper (1) mit einer oberen Oberfläche (2); zumindest ein Leistungshalbleiterbauelement (M_HS) welches in dem Halbleiterkörper integriert ist; eine erste Metallisierungslage (M4), die über der ersten Oberfläche (2) des Halbleiterkörpers (1) angeordnet ist; eine zweite Metallisierungslage (MK), welche oberhalb der ersten Metallisierungslage (M4) angeordnet ist, wobei die zweite Metallisierungslage (MK) zumindest 10 mal dicker ist als die erste Metallisierungslage (M4), wobei die zweite Metallisierungslage (MK) Anschlüsse aufweist, welche eine elektrische Verbindung zu den Lastanschlüssen des Leistungshalbleiterbauelements (M_HS) herstellen; eine Isolierlage (IK) zwischen der ersten Metallisierungslage (M4) und der zweiten Metallisierungslage (MK), wobei die erste Metallisierungslage (M4) und die zweite Metallisierungslage (MK) durch diese Isolierungslage (IK) voneinander isoliert sind; und einen Strommesswiderstand (R_SHUNT) umfassend einen Teil der zweiten Metallisierungslage (MK) und dazu ausgebildet einen Laststrom (i_L) des Leistungshalbleiterbauelements (M_HS) zu messen; und ein Temperaturmesswiderstand (R_M) umfassend einen Teil der ersten Metallisierungslage (M4), wobei der Temperaturmesswiderstand (R_M) elektrisch von dem Strommesswiderstand (R_SHUNT) isoliert jedoch thermisch mit diesem gekoppelt ist.
Der Halbleiterchip gemäß Anspruch 15, wobei der Strommesswiderstand (R_SHUNT) und der Temperaturmesswiderstand (R_M) derart angeordnet sind, dass sie im Wesentlichen die gleiche Temperatur während des Betriebs des Halbleiterchips aufweisen.
Der Halbleiterchip gemäß Anspruch 15 oder 16, weiter aufweisend: eine erste Schaltungsanordnung, welche mit dem Temperaturmesswiderstand (R_M) gekoppelt und die dazu ausgebildet ist ein Korrektursignal (c) abhängig von der Temperatur des Strommesswiderstands (R_SHUNT) zu erzeugen; und eine zweite Schaltungsanordnung die mit dem Strommesswiderstand (R_SHUNT) gekoppelt ist und die dazu dausgebildet ist ein zweites Signal abhängig von dem Laststrom durch den Strommesswiderstand zu erzeugen.
Der Halbleiterchip gemäß Anspruch 17, wobei die zweite Schaltungsanordnung dazu ausgebildet ist, das Korrektursignal (c) entgegenzunehmen und mit dem zweiten Signal zu kombinieren, so dass Signalkomponenten in dem Stromsignal, welche auf Temperaturvariationen zurückzuführen sind, kompensiert werden.
Der Halbleiterchip gemäß Anspruch 18, wobei die erste Schaltungsanordnung aufweist: eine Stromquelle (Q), die einen Teststrom für den Temperaturmesswiderstand (R_M) bereitstellt, um so einen temperaturabhängigen Spannungsabfall über diesem zu erzeugen; und einen ersten Analog/Digital-Wandler (22) zum Erzeugen eines das Korrektursignal repräsentierenden Digitalwerts, und wobei die zweite Schaltungsanordnung aufweist: einen zweiten Analog/Digital-Wandler (21) zum Erzeugen eines das Strommesssignal repräsentierenden Digitalwerts; und eine Recheneinheit zum Kombinieren des Korrektursignals und des Strommesssignals, um ein temperaturunabhängiges Stromsignal zu erzeugen.
Der Halbleiterchip gemäß Anspruch 18 oder 19, wobei die zweite Schaltungsanordnung eine Stromquelle (Q) aufweist, die einen Teststrom (i_M) für den Temperaturmesswiderstand (R_M) bereitstellt, um so einen temperaturabhängigen Spannungsabfall über diesem zu erzeugen, welcher das Korrektursignal bildet; und wobei die zweite Schaltungsanordnung eine Komparatoreinheit (K₁) umfasst, welche das Korrektursignal mit dem zweiten Signal kombiniert, wobei der Komparatorausgang mit einem Steueranschluss des Leistungshalbleiterbauelements gekoppelt ist.