DE102011012087B3

DE102011012087B3 - Verfahren zur Herstellung von komplementären Bipolartransistoren

Info

Publication number: DE102011012087B3
Application number: DE102011012087A
Authority: DE
Inventors: Thomas Scharnagl; Berthold Staufer
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 2011-02-23
Filing date: 2011-02-23
Publication date: 2012-04-05
Anticipated expiration: 2031-02-24
Also published as: US20120214314A1; US8853094B2

Abstract

Verfahren zur Herstellung einer Halbleiterstruktur, die komplementäre Bipolartransistoren umfasst, wobei für die Herstellung einer PNP-Struktur eine Emitterschicht, die eine Oberflächenoxidschicht aufweist, auf einer NPN-Struktur vorhanden ist, wobei die Emitterschicht seitliche und vertikale Oberflächen umfasst und wobei für die Entfernung der Oxidschicht ein Ionenätzschritt angewendet wird, wobei für den Ionenätzschritt ein Plasma zur Bereitstellung von Ionen in einer Vakuumkammer durch HF-Kopplung erzeugt wird und die erzeugten Ionen durch eine Beschleunigungsspannung zwischen dem Plasma und einem Wafer, der die Halbleiterstruktur umfasst, beschleunigt werden, und wobei die Plasmaerzeugung und die Ionenbeschleunigung unabhängig voneinander gesteuert werden.

Description

GEBIET DER ERFINDUNG
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiterstruktur, die komplementäre Bipolartransistoren umfasst.
HINTERGRUND
In einer Folge eines BICOM-Herstellungsprozesses mit getrennten Emittern wird eine PNP-Halbleiterstruktur hergestellt, während eine NPN-Halbleiterstruktur bereits auf dem Wafer vorhanden ist. Die NPN-Struktur, insbesondere der NPN-Emitter, stellt eine Oberflächentopographie mit flachen Oberflächen sowie mit vertikalen Oberflächen bereit. Während der Erzeugung eines p-Emitters der PNP-Halbleiterstruktur wird auf der oben erwähnten Topographie eine P-dodierte Polysiliciumschicht abgelagert. Diese p-Emitterschicht umfasst eine Oxidschicht, üblicherweise SiO₂, die während weiterer Schritte des Halbleiterherstellungsprozesses entfernt werden muss.
1 veranschaulicht eine typische Situation während eines BICOM-Prozesses, in dem p-Emitter-Polysilicium (Pemit-Poly) auf einer ersten Oxidschicht (Oxid 1) eines NPN-Emitters (NPN-Emitter) der früher abgelagerten NPN-Halbleiterstruktur abgelagert wird. Die P-Emitterstruktur selbst umfasst eine zweite Oberflächenoxidschicht (Oxid 2) mit einer Antireflexunterbeschichtung (BARC) auf der Oberseite. In Übereinstimmung mit dem Stand der Technik werden in einem P-Emitter-Poly-Ätzschritt die P-Emitter-Poly-Schicht (Pemit-Poly) und die zweite Oxidschicht (Oxid 2) in einem P-Emitter-Poly-Ätzschritt entfernt, wobei Teile des Wafers, die nicht von einem jeweiligen Resist bedeckt sind, offengelegt werden. Insbesondere muss der bereits hergestellte NPN-Emitter nach diesem Ätzprozess offen liegen. Es ist eine Aufgabe des jeweiligen P-Emitter-Poly-Ätzprozesses, dass die Polysiliciumschicht (Pemit-Poly) und die zweite Oxidschicht (Oxid 2) restfrei entfernt werden. In Übereinstimmung mit dem Stand der Technik wird nach einem BARC-Ätzschritt die P-Emitter-Paly-Schicht (Pemit-Poly) in einem nasschemischen Prozess entfernt, der aber für kleine Strukturen nicht bevorzugt ist, da sich der Resist abheben kann und Halbleiterstrukturen, die durch den jeweiligen Resist geschützt werden sollten, zerstört werden können.
Ein zweiter Prozess, der im Stand der Technik bekannt ist, ist das Entfernen der zweiten Oxidschicht (Oxid 2) durch einen Oxidplasmaätzprozess. Eine typische resultierende Halbleiterstruktur ist in 2 gezeigt. Da der Oxidplasmaätzprozess, der ein Typ eines Ionenätzprozesses ist, ein stark anisotropes Verhalten aufweist, werden aber seitliche Oberflächen sehr schnell entfernt, während vertikale Oberflächen verbleiben. Dementsprechend gibt es einen Oxidrest 4, der ein Teil der zweiten Oxidschicht (Oxid 2) ist, der während dieses Prozesses nicht entfernt wird.
Dies Oxidrest 4 veranlasst, dass während der Entfernung des P-Emitter-Polysiliciums (Pemit-Poly) ein Poly-Stringer 6 verbleibt (siehe 3). Diese Poly-Stringer 6 veranlassen Leckströme oder können sich sogar abheben und über den Wafer treiben, und sie sind somit unerwünscht.
Die US 4,583,106 A offenbart ein Verfahren zum Herstellen einer Halbleiterstruktur, die komplementäre Bipolartransistoren umfasst. Die Herstellung des Poly-Silicium-Emitters des PNP-Transistors erfolgt über eine ganzflächige Abscheidung, das heißt auch über den NPN-Emitter, gefolgt von einem Ätzschritt. Das Verfahren umfasst auch Ionenätzschritte. Ein ähnliches Verfahren ist in der DE 10358047 A1 offenbart. Die US 2007/00373495 A1 und die US 6,797,580 B1 offenbaren Poly-Stringer bei der Herstellung von bipolaren Transistoren. Die dort beschriebenen Verfahren zur Entfernung oder Vermeidung der Poly-Stringer sind jedoch unzureichend.
ZUSAMMENFASSUNG
Es ist eine Aufgabe der Erfindung, ein Verfahren zur Herstellung einer Halbleiterstruktur, die komplementäre Bipolartransistoren umfasst, zu schaffen, bei dem das Problem der verbleibenden Poly-Stringer minimiert wird.
In einem Aspekt der Erfindung wird ein Verfahren zur Herstellung einer Halbleiterstruktur, die komplementäre Bipolartransistoren umfasst, geschaffen. Für die Herstellung einer PNP-Struktur ist auf einer NPN-Halbleiterstruktur eine Emitterschicht mit einer Oberflächenoxidschicht vorhanden. Die Emitterschicht umfasst seitliche und vertikale Oberflächen, wobei für die Entfernung der Oxidschicht ein Ionenätzschritt angewendet wird. In Übereinstimmung mit einem Aspekt der Erfindung wird für den Ionenätzschritt in einer Vakuumkammer durch HF-Kopplung ein Plasma zur Bereitstellung von Ionen erzeugt. Die erzeugten Ionen werden durch eine Beschleunigungsspannung zwischen dem Plasma und einem Wafer, der die Halbleiterstruktur umfasst, beschleunigt. Die Plasmaerzeugung und die Ionenbeschleunigung werden unabhängig voneinander gesteuert.
Vorteilhaft ermöglicht das Verfahren in Übereinstimmung mit der Erfindung eine restfreie Entfernung der Oxidschicht. Vorzugsweise gibt es bei vertikalen Stufen keinen Rest der Oxidschicht und wird dementsprechend die Entwicklung von Poly-Stringern der darunterliegenden Polysiliciumschicht während eines nachfolgenden Verarbeitungsschritts minimiert.
In Übereinstimmung mit einer bevorzugten Ausführungsform der Erfindung werden ein Prozessdruck und die Beschleunigungsspannung so definiert, dass eine Anisotropie des Ionenätzprozesses auf einen kleineren Wert als 50% eingestellt wird. In Übereinstimmung mit bekannten anisotropen Ionenätzprozessen wird ein Abschnitt der Oxidschicht, der an vertikale Oberflächen der Halbleiterstruktur angrenzt, allein von ihrer seitlichen Oberfläche, d. h. von ihrer Oberseite, entfernt. Die Entfernung dieser Oxidabschnitte erfordert einerseits eine sehr hohe Ätzzeit, die andererseits zum Überätzen der seitlichen Teile der Halbleiterstruktur führt. Es ist erkannt worden, dass die Oxidreste ebenfalls von ihren vertikalen Seitenflächen angegriffen werden müssen und dementsprechend ein stärker isotroper Ätzprozess vorteilhaft ist. Allerdings wurde in Übereinstimmung mit einer empirischen Analyse ermittelt, dass eine Anisotropie von weniger als 50% ausreicht, d. h., dass der Prozess in einer seitlichen Richtung im Vergleich zu einer vertikalen Ätzrate die halbe Geschwindigkeit aufweist.
In Übereinstimmung mit dem Stand der Technik wird das chemisch sehr stabile SiO₂ durch Ionenätzen oder ionenunterstütztes Plasmaätzen entfernt. Die Unterstützung der kinetischen Energie der hochenergetischen Ionen wird als notwendig angesehen, um die Molekularbindungen an der Oberfläche der SiO₂-Schicht zu spalten. Allerdings haben die im Stand der Technik bekannten Ionenätzprozesse eine starke Anisotropie, d. h., dass nur die seitlichen Oberflächen mit einer hohen Atzrate angegriffen werden. Im Gegensatz dazu verringert der erhöhte Prozessdruck in Übereinstimmung mit einem Aspekt der Erfindung die Isotropie des Ionenätzprozesses auf einen Wert, der kleiner als 50% ist. Dadurch werden die Oxidreste ebenfalls von ihren vertikalen Oberflächen angegriffen und restfrei entfernt.
In Übereinstimmung mit einem weiteren Aspekt der Erfindung wird der Ionenätzschritt unter Verwendung eines Prozessdrucks ausgeführt, der auf einen Wert eingestellt wird, für den eine mittlere freie Weglänge der beschleunigten Ionen kleiner als eine Entfernung zwischen dem Plasma und dem Wafer ist. Aufgrund einer empirischen Analyse wurde ermittelt, dass ein Druck zwischen 1,3 Pa und 4 Pa, vorzugsweise 2,67 Pa, vorteilhaft ist. Die Entfernung zwischen dem Wafer und dem Plasma liegt üblicherweise im cm-Bereich. Der oben erwähnte Druck veranlasst eine mittlere freie Weglänge, die im mm-Bereich liegt.
Dementsprechend ist diese mittlere freie Weglänge kleiner als eine durchschnittliche Entfernung, die die beschleunigten Ionen zwischen dem Plasma und der Oberfläche des Wafers laufen. Als Durchschnittswert beteiligt sich jedes Ion an wenigstens einem Kollisionsereignis mit einem Teilchen des Prozessgases. Der Streuprozess senkt die Anisotropie des Ionenätzprozesses und erzeugt kinetische Ionen, die die Oxidreste auch von ihrer vertikalen Oberfläche angreifen.
In Übereinstimmung mit einer Ausführungsform der Erfindung wird die Beschleunigungsspannung der Ionenätzausrüstung auf null eingestellt. Dies widerspricht der Intuition, da im Stand der Technik bekannt ist, dass SiO₂-Oberflächenschichten nur mit akzeptablen Ätzraten entfernt werden können, wenn der Ätzprozess durch ein schnelles Ionenbombardement unterstützt wird. Allerdings wurde ermittelt, dass die Oxidschicht auch bei der Beschleunigungsspannung null entfernt wird.
In Übereinstimmung mit einer weiteren Ausführungsform wird zur Erhöhung der Ätzraten eine Erzeugung des Plasmas mit einer HF-Leistung von mehr als 350 W, vorzugsweise unter Verwendung einer HF-Leistung von 600 W, ausgeführt. Die HF-Leistung wird so hoch wie möglich gewählt, wobei sie aber durch die Wafertemperatur begrenzt ist, bei der der Resist zu fließen beginnt, da es vorzugsweise keine Waferkühlung gibt. Die hohe HF-Leistung veranlasst eine hohe Plasmadichte und führt zu sinnvollen Ätzraten, während eine starke Anisotropie des Ätzprozesses vermieden werden kann. Dies führt zu einer bevorzugten Verarbeitungszeit, die weniger als 90 s, vorzugsweise weniger als 60 s, beträgt.
In Übereinstimmung mit einem weiteren Aspekt der Erfindung wird während des Prozesses ein Ätzgas verwendet, das keine Polymerisation veranlasst. Vorzugsweise wird ein Ätzgas angewendet, das frei von CHF₃ ist. in Übereinstimmung mit dem im Stand der Technik bekannten Standard-Oxidschicht-Ätzprozess wird als ein Prozessgas CHF₃ angewendet, um die Selektivität des Ätzprozesses in Bezug auf Silicium zu erhöhen. Allerdings neigt CHF₃ zur Polymerisation. Es widerspricht wieder der Intuition der technischen Kenntnis des Standes der Technik, dass dieses Prozessgas in Übereinstimmung mit einer Ausführungsform der Erfindung vermieden wird. In der empirischen Analyse wurde ermittelt, dass vertikale Oberflächen der Halbleiterstruktur mit einer Polymerschicht bedeckt werden und dementsprechend Oxidreste ebenfalls durch diese Polymerschicht bedeckt und geschützt werden. Dies vermeidet einen wirksamen Angriff auf diese Oxidreste durch den Ätzprozess.
In einem weiteren Aspekt der Erfindung wird zu dem Ätzgas, das vorzugsweise C₂F₆ ist, Sauerstoff (O₂) zugegeben. Da der Kohlenstoff in dem Ätzgas zu CO und CO₂ oxidiert wird, veranlasst die Zugabe von Sauerstoff eine hohe Konzentration von Fluorradikalen. Dies erhöht die Reaktivität des Ätzprozesses in Bezug auf das Siliciumdioxid.
In Übereinstimmung mit einer weiteren Ausführungsform der Erfindung wird während des Ionenätzschritts keine Waferkühlung angewendet und eine Wafertemperatur von mehr als 40°C akzeptiert. Im Gegensatz zu den bestehenden Prozessen wird die üblicherweise angewendete Waferkühlung, die üblicherweise durch Helium ausgeführt wird, in dem Prozess in Übereinstimmung mit der oben erwähnten Ausführungsform ausgeschaltet. Dies ist vorteilhaft, da eine erhöhte Substrattemperatur eine Kondensation von Ätzgasmolekülen auf der Oberfläche der Halbleiterstruktur vermeidet.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Weitere Aspekte und Eigenschaften der Erfindung gehen aus der folgenden Beschreibung einer beispielhaften Ausführungsform der Erfindung in Bezug auf die beigefügten Zeichnungen hervor, in denen
1 bis 3 vereinfachte Querschnittsansichten einer Halbleiterstruktur in Übereinstimmung mit dem Stand der Technik sind,
4 eine vereinfachte Querschnittsansicht einer Halbleiterstruktur nach einem Oxidschicht-Ätzprozess in Übereinstimmung mit einer Ausführungsform der Erfindung zeigt, und
5 die Querschnittsansicht nach Entfernung des P-Emitter-Polysiliciums zeigt.
AUSFÜHRLICHE BESCHREIBUNG EINER BEISPIELHAFTEN AUSFÜHRUNGSFORM
1 veranschaulicht eine typische Situation während eines BICOM-Prozesses, in dem p-Emitter-Polysilicium (Pemit-Poly) auf einer ersten Oxidschicht (Oxid 1) eines NPN-Emitters (NPN-Emitter) der früher abgelagerten NPN-Halbleiterstruktur abgelagert wird. Die P-Emitter-Struktur selbst umfasst eine zweite Oberflächenoxidschicht (Oxid 2) mit einer Antireflexunterbeschichtung (BARC) auf der Oberseite. Nach der BARC-Entfernung ist die zweite Oberflächenoxidschicht (Oxid 2) entfernt worden.
In Übereinstimmung mit einer Ausführungsform wird ein Oxidschicht-Ätzprozess unter Verwendung einer Ätzausrüstung, z. B. der LAM TCP9400, die normalerweise für anisotropes Ionenätzen wie für Gate-Poly angewendet wird, ausgeführt. Allerdings ermöglicht die Ausrüstung eine unabhängige Steuerung der Ionenbeschleunigung und der Plasmaerzeugung. Mit anderen Worten, die Plasmaerzeugung und die Ionenbeschleunigung sind entkoppelt. Ferner wird die Ionenbeschleunigung, die hauptsächlich eine Folge einer Vorspannungsleistung, d. h. einer HF-Frequenz, die an den Spannkopf angelegt wird, der den Wafer trägt, ist, auf einen niedrigen Wert eingestellt oder sogar vollständig ausgeschaltet. Dementsprechend wird die anisotrope Ätzeigenschaft der Ionenätzausrüstung (die üblicherweise eine Folge der angelegten Spannung zur Beschleunigung der Ionen von dem Plasma zu dem Spannkopf ist) verringert. Wegen der ausgeschalteten Vorspannungsleistung werden die Ionen an den Prozessgasmolekülen bei einem Prozessdruck von vorzugsweise 2,67 Pa gestreut. Dieser Prozessdruck ist vorteilhaft, da bei kleineren Prozessdrücken eine mittlere freie Weglänge der Ionen mit der Entfernung zwischen dem Plasma und der Oberfläche der Halbleiterstruktur vergleichbar ist. Dementsprechend finden nur wenige Streuprozesse statt. Dies würde die anisotrope Eigenschaft des Ionenätzprozesses nicht wesentlich verringern. Allerdings gibt es bei einem höheren Prozessdruck eine hohe Anzahl von Streuprozessen und einen hohen Verlust an Ionen. Dies würde die Ätzrate wesentlich verringern.
Um eine sinnvolle Ätzrate zu erreichen, wird unter Verwendung einer hohen HF-Leistung eine hohe Plasmadichte erzeugt. Üblicherweise wird eine Leistung von über 350 W, die für die oben erwähnte Ionenätzausrüstung ein üblicherweise verwendeter Parameter ist, auf 600 W, d. h. etwa auf das Doppelte der Leistung, eingestellt. Die hohe HF-Leistung zusammen mit dem optimierten Prozessdruck und mit einem optimierten Prozessgas (auf das später Bezug genommen wird) führen zu sinnvollen Ätzraten, zu einer Anisotropie von etwa 50% oder weniger und zu sinnvollen Prozesszeiten von weniger als 90 s, vorzugsweise von weniger als 60 s.
Das Prozessgas wird dahingehend optimiert, dass kein Prozessgas angewendet wird, das Polymerisation verursacht. In Übereinstimmung mit dem Stand der Technik wird CHF₃ als ein Prozessgas angewendet (das allerdings Polymerisation verursacht). In Übereinstimmung mit einer vorteilhaften Ausführungsform werden C₂F₆ und O₂ als Prozessgase verwendet, wobei der Sauerstoff eine Polymerisation des C₂F₆ vermeidet. Dies ist eine Folge der Tatsache, dass eine Anfangspolymerisation durch Oxidation der jeweiligen Bestandteile des C₂F₆ vermieden wird. Im Gegensatz dazu setzt der Zerfall des C₂F₆ Fluorradikale frei, die die Ätzrate wesentlich erhöhen.
Vorzugsweise wird die Waferkühlung, die üblicherweise durch Bereitstellung von Helium für die Waferrückseite ausgeführt wird, ausgeschaltet. Wegen des Einflusses schneller Ionen wird eine höhere Wafertemperatur erreicht, die höher als die normalerweise erwünschten 40°C ist. Eine bevorzugte Wafertemperatur von 60°C bis 80°C vermeidet die Konzentration des Prozessgases und ermöglicht somit ebenfalls einen Ätzangriff auf die vertikale Oberfläche der Oxidreste.
In einem weiteren Aspekt kann die Dicke der Oxidschicht verringert werden, um einen übermäßig hohen Verlust an Resist zu vermeiden. Dies ermöglicht eine Optimierung des Gesamtprozesses.
Die oben erwähnte Ausführungsform ist anhand von 4 und 5 veranschaulicht, die eine vereinfachte Querschnittsansicht einer Halbleiterstruktur zeigen, in der die zweite Oxidschicht (Oxid 2, siehe auch 1) vollständig entfernt worden ist. Es sind keine Oxidreste vorhanden. Es soll angemerkt werden, dass sich der Prozess nur auf die Entfernung der Oxidschicht bezieht und dass die Entfernung der Antireflexgrundbeschichtung (BARC) im Voraus ausgeführt wird. In einem Weiterverarbeitungsschritt, dessen Ergebnis in 5 gezeigt ist, wird das P-Emitter-Polysilicium (Pemit-Poly) entfernt, wobei aufgrund der Tatsache, dass an den vertikalen Oberflächen keine Oxidreste vorhanden sind, keine Poly-Stringer vorhanden sind. Vorteilhaft wird ein nasschemischer Prozess vermieden und können die bekannten Probleme des Überätzens, der Delaminierung oder des Abhebens des Resists – wegen der kleinen Strukturen – vermieden werden.

Claims

Verfahren zur Herstellung einer Halbleiterstruktur, die komplementäre Bipolartransistoren umfasst, wobei für die Herstellung einer PNP-Struktur eine Emitterschicht, die eine Oberflächenoxidschicht aufweist, auf einer NPN-Struktur vorhanden ist, wobei die Emitterschicht seitliche und vertikale Oberflächen umfasst und wobei für die Entfernung der Oxidschicht ein Ionenätzschritt angewendet wird, wobei für den Ionenätzschritt ein Plasma zur Bereitstellung von Ionen in einer Vakuumkammer durch HF-Kopplung erzeugt wird und die erzeugten Ionen durch eine Beschleunigungsspannung zwischen dem Plasma und einem Wafer, der die Halbleiterstruktur umfasst, beschleunigt werden, und wobei die Plasmaerzeugung und die Ionenbeschleunigung unabhängig voneinander gesteuert werden.
Verfahren nach Anspruch 1, wobei ein Prozessdruck und die Beschleunigungsspannung so definiert werden, dass eine Anisotropie des Ionenätzprozesses auf einen Wert eingestellt wird, der kleiner als 50% ist.
Verfahren nach Anspruch 1 oder 2, wobei für den Ionenätzschritt ein Prozessdruck auf einen Wert, für den eine mittlere freie Weglänge der beschleunigten Ionen kleiner als eine Entfernung zwischen dem Plasma und dem Wafer ist, vorzugsweise auf einen Druck zwischen 1, 3 und 4 Pa, bevorzugter auf einen Druck von 2,67 Pa, eingestellt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Beschleunigungsspannung auf einen Wert, der zum Zerstäuben der Oxidschicht nicht ausreicht, eingestellt wird, wobei die Beschleunigungsspannung vorzugsweise auf null eingestellt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei für die Erzeugung des Plasmas eine HF-Leistung von mehr als 350 W, vorzugsweise von 600 W, angewendet wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Verarbeitungszeit für den Ionenätzschritt weniger als 90 s, vorzugsweise weniger als 60 s, ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Ätzgas, das keine Polymerisation davon verursacht, angewendet wird, wobei vorzugsweise ein Ätzgas angewendet wird, das frei von CHF₃ ist.
Verfahren nach Anspruch 7, wobei zu dem Ätzgas O₂ zugegeben wird und wobei vorzugsweise C₂F₆ als das Ätzgas angewendet wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei während des Ionenätzschritts keine Waferkühlung angewendet wird und vorzugsweise eine Wafertemperatur von mehr als 40°C angewendet wird.