-
Gebiet der vorliegenden Erfindung
-
Generell betrifft die vorliegende Erfindung das Gebiet der integrierten Schaltungen und betrifft insbesondere Justiermarken und Chipumrandungen bzw. Chipeinschlussstrukturen, die in dem Metallisierungssystem von Halbleiterbauelementen hergestellt sind.
-
Beschreibung des Stands der Technik
-
Der heutige globale Markt zwingt die Hersteller von Massenprodukten dazu, ihre Produkte bei geringem Preis und hoher Qualität anzubieten. Es ist daher wichtig, die Ausbeute und die Prozesseffizienz zu verbessern und somit die Herstellungskosten zu minimieren. Dies gilt insbesondere auf dem Gebiet der Halbleiterherstellung, da es hier wesentlich ist, modernste Technologie mit Massenherstellungsverfahren zu kombinieren. Es ist daher das Ziel der Halbleiterhersteller, den Verbrauch von Rohmaterialien und Verschleißmaterialien zu verringern, während gleichzeitig die Prozessanlagenauslastung verbessert wird, da in modernen Halbleiterfertigungsstätten Anlagen erforderlich sind, die äußerst kostenintensiv sind und den wesentlichen Teil der Gesamtproduktionskosten darstellen. Somit führt eine hohe Anlagenauslastung in Verbindung mit einer hohen Produktionsausbeute, d. h. mit einem großen Verhältnis von Bauteil mit guter Qualität zu Bauteilen mit schlechter Qualität zu einer erhöhten Rentabilität.
-
Integrierte Schaltungen werden typischerweise in automatisierten und halbautomatisierten Fertigungsstätten hergestellt, wobei das Produkt eine große Anzahl an Prozess- und Messschritten vor der Fertigstellung der Bauelemente durchläuft. Die Anzahl und die Art der Prozessschritte und Messschritte, die ein Halbleiterbauelement zu durchlaufen hat, hängt von den Gegebenheiten des herzustellenden Halbleiterbauelements ab. Ein gewöhnlicher Prozessablauf für eine integrierte Schaltung enthält eine Vielzahl von Photolithographieschritten, um ein Schaltungsmuster für eine spezielle Bauteilschicht in eine Lackschicht abzubilden, die nachfolgend strukturiert wird, um eine Lackmaske zu erzeugen, die wiederum für weitere Prozesse zur Herstellung von Bauteilstrukturelementen der betrachteten Bauteilschicht verwendet wird, indem Ätz-, Implantations-, Abscheide- und Polier- und Ausheizprozesse und dergleichen angewendet werden. Somit wird Ebene auf Ebene eine Vielzahl an Prozessschritten auf der Grundlage eines speziellen lithographischen Maskensatzes für die diversen Ebenen der spezifizierten Bauelemente ausgeführt. Beispielsweise erfordert eine komplexe CPU mehrere 100 Prozessschritte, wovon jeder innerhalb spezifizierter Prozessgrenzen auszuführen ist, um damit die Spezifikationen für das betrachtete Bauteil zu erfüllen.
-
Aus diesem Grund wird eine große Menge an Messdaten typischerweise gewonnen, um die Produktionsprozesse, etwa Lithographieprozesse und dergleichen, zu steuern, das bewerkstelligt wird, indem spezielle Teststrukturen bereitgestellt werden, typischerweise innerhalb des eigentlichen Chipgebiets oder in einem Bereich außerhalb des eigentlichen Chipgebiets angeordnet sind. Ein entsprechender Bereich außerhalb des Chipgebiets wird auch als Randgebiet bezeichnet, das für das zum Teilen des Substrats verwendet wird, wenn die einzelnen Chipgebiete getrennt werden. Während der komplexen Fertigungssequenz zur Herstellung von Halbleiterbaugebieten, etwa von CPU's und dergleichen, wird eine sehr große Menge an Messdaten erzeugt, beispielsweise durch Inspektionsanlagen und dergleichen auf Grund der großen Anzahl an komplexen Fertigungsprozessen, wobei deren gegenseitige Abhängigkeit schwer einzuschätzen ist, so dass typischerweise fabrikinterne Sollwerte für gewisse Prozesse oder Sequenzen eingerichtet werden, wobei angenommen wird, dass diese Sollwerte Prozessfenster bereitstellen, so dass ein gewünschtes endgültiges elektrisches Verhalten des fertig gestellten Bauelemente erreicht wird. D. h., die komplexen individuellen Prozesse oder zugehörige Sequenzen werden auf der Grundlage entsprechender linieninterner Messdaten überwacht und gesteuert, so dass die entsprechenden Prozessergebnisse innerhalb der spezifizierten Prozesstoleranzen gehalten werden, die wiederum auf der Grundlage des endgültigen elektrischen Leistungsverhaltens des betrachteten Produkts festgelegt werden. Im Hinblick auf eine bessere gesamte Prozesssteuerung und im Hinblick auf ein geeignetes Festlegen von Sollwerten für die diversen Prozesse auf der Grundlage des endgültigen elektrischen Leistungsverhaltens werden folglich optische Inspektionsdaten, die innerhalb der Chipgebiete gewonnen werden, und auch elektrische Messdaten auf der Grundlage der speziellen Teststrukturen, die in dem Randgebiet vorgesehen sind, erzeugt.
-
In komplexen Halbleiterbauelementen erfordern nicht nur die Schaltungselemente, die in und über einer entsprechenden Halbleiterschicht hergestellt werden, eine gründliche Überwachung, so dass auch das Metallisierungssystem des Halbleiterbauelements ist sehr komplex, wodurch ebenfalls aufwendige Prozess- und Materialüberwachungstechniken erforderlich sind. Auf Grund der voranschreitenden Verringerung kritischer Abmessungen der halbleiterbasierten Schaltungsstrukturelemente, etwa von Transistoren und dergleichen, müssen auch die Bauteilstrukturelemente in dem Metallisierungssystem kontinuierlich im Hinblick auf kritische Abmessungen und des elektrische Leistungsverhalten angepasst werden. Beispielsweise erfordern auf Grund der erhöhten Packungsdichte in der Bauteilebene die elektrischen Verbindungen der Schaltungselemente, etwa der Transistoren und dergleichen, eine Vielzahl an gestapelten Metallisierungsschichten, die Metallleitungen und entsprechende Kontaktdurchführungen enthalten, um damit das komplexe Verdrahtungssystem des betrachteten Halbleiterbauelements bereitzustellen. Das Vorsehen einer moderat großen Anzahl an gestapelten Metallisierungsschichten ist mit einer Reihe von prozessbezogenen Herausforderungen verknüpft, wodurch effiziente Überwachungs- und Steuerungsstrategien erforderlich sind. Beispielweise wird in komplexen Anwendungen typischerweise das elektrische Leistungsverhalten der Metallisierungssysteme verbessert, indem dielektrische Materialien mit einer kleinen Dielektrizitätskonstante in Verbindung mit Metallen mit hoher Leitfähigkeit, etwa Kupfer, Kupferlegierungen und dergleichen, verwendet werden. Da der Fertigungsprozess für die Herstellung von Metallisierungssystemen auf der Grundlage von dielektrischen Materialien mit geringer Permittivität, die auch als Dielektrika mit kleinem ε bezeichnet werden, und auf der Grundlage gut leitender Metalle, etwa von Kupfer, eine Vielzahl sehr komplexer Fertigungsschritte enthalten, ist eine kontinuierliche Verifizierung der Prozessergebnisse typischerweise erforderlich, um das gesamte elektrische Leistungsverhalten des Metallisierungssystems und auch das Verhalten zugehöriger Fertigungsstrategien zu überwachen.
-
Messprozesse, die an Halbleiterbauelementen während der diversen Phasen des Produktionsprozesses auszuführen sind, werden typischerweise auf der Grundlage automatisierter Messsysteme bewerkstelligt, in denen geeignete Justiermechanismen eingerichtet sind, um damit in geeigneter Weise die Messstelle im Hinblick auf das eigentliche Chipgebiet oder Randgebiet einzustellen. Beispielsweise sind viele optische Inspektionstechniken, etwa Elipsometrie, Streumessung und dergleichen, wesentlich von automatisierten Justierprozeduren abhängig, um geeignete Bereiche innerhalb eines Chipgebiets oder um entsprechende Teststrukturen zu erkennen. Dazu werden typischerweise geeignete Justiermarken an oder in der Nähe der Ecken des Chipgebiets vorgesehen, die eine charakteristische Form besitzen, etwa eine Form, die effizient von der Justiermechanismen der Inspektionsanlagen oder betrachteten Messanlagen erkannt werden kann. Auf diese Weise wird das eigentliche Inspektionsgebiet oder Messgebiet, das von der betrachteten Messanlage bereitgestellt wird, somit in geeigneter Weise in Bezug auf eine Justiermarke positioniert, wobei für gewöhnlich ein gewisser lateraler Abstand zwischen der Justiermarke und dem eigentlichen Messgebiet, auf das von der Messanlage zugegriffen werden kann, zu berücksichtigen ist. Folglich wird in vielen Fällen die eigentliche Messstelle möglichst groß gewählt, um damit die Möglichkeit zu besitzen, das gesamte Chipgebiet oder zumindest einen sehr großen Anteil davon zu inspizieren oder zu messen.
-
Wie zuvor erläutert ist, werden typischerweise die Halbleiterchipgebiete in einer Array-Form auf einem geeigneten Substrat angeordnet, wobei die Randgebiete einen geeigneten lateralen Stand der einzelnen Chipgebiete sicherstellen, um damit ein geeignetes Zerteilen des Substrats beim Separieren der einzelnen Chipgebiete zu ermöglichen. Die Breite dieser Schneidelinien wird andererseits wünschenswerter Weise möglichst klein gehalten, um nicht unnötig wertvolle Chipfläche zu verschwenden. Andererseits übt der Vorgang des Zerschneidens des Substrats einen wesentlichen Einfluss auf die Chipgebiete auf Grund der mechanischen Wechselwirkung eines Diamantsägeblattes beim Zerschneiden des Substrats aus. Aus diesem Grunde wird typischerweise eine Chipumrandung bzw. ein Chipeinschluss am Rand der eigentlichen Chipgebiete vorgesehen, um damit eine mechanische „Barriere” zu schaffen, die die Auswirkungen des mechanischen Einflusses während des Schneidevorgangs vermeiden oder zumindest deutlich verringern soll. Insbesondere in Verbindung mit sehr komplexen Metallisierungssystemen ist diese mechanische Barrierenwirkung des Chipeinschlusses bzw. der Chipumrandung von großer Bedeutung, da typischerweise dielektrische Materialien mit kleinem ε und ULK-(sehr kleines ε)Materialien, die zunehmend in komplexen Metallisierungssystemen eingesetzt werden, eine geringere mechanische Festigkeit im Vergleich zu konventionellen dielektrischen Materialien, etwa Siliziumnitrid, Siliziumdioxid und dergleichen besitzen. Somit wird die Umrandung bzw. der Chipeinfluss in Form geeigneter Metallstrukturelemente vorgesehen, die ein geeignetes Netzwerk so erzeugen, dass dieses in robuster Weise in dem dielektrischen Material eingebettet und in diesem verbunden ist, wobei sich die Metallstrukturelemente in geeigneter Weise durch die Metallisierungsschichten bis hinab zu dem Halbleitermaterial erstrecken, so dass eine ausreichende mechanische Festigkeit am Rand der Chipgebiete geschaffen wird. Um die erforderliche mechanischen Eigenschaften bereitzustellen, muss ein gewisses Maß an „Metalldichte” in dem Chipeinschlussgebiet vorgesehen werden, und es ist auch eine gewisse Breite dieses Gebietes erforderlich, wenn eine gewünschte mechanische Integrität des Chipgebiets sicherzustellen ist.
-
Es zeigt sich jedoch, dass das Vorsehen einer mechanisch stabilen Chipumrandung und von Justiermarken, die eine gute Zugänglichkeit des eigentlichen Chipgebiets ermöglichen, ebenfalls nicht kompatibel ist zu konventionellen Gestaltungsformen und Strategien, wie dies detaillierter mit Bezug zu den 1a bis 1c beschrieben ist.
-
1a zeigt schematisch eine Draufsicht eines Bereichs eines Halbleitersubstrats 150, auf welchem mehrere Halbleiterchipgebiete 100, etwa Chipgebiete 100a, ..., 100c, ausgebildet sind. Wie angegeben, werden diese Chipgebiete in einer Array-Form mit einem geeigneten lateralen Abstand dazwischen bereitgestellt, wobei dieser als Rand- bzw. Rahmengebiet oder Schneidelinien 151y, 151x dargestellt ist. Es sollte beachtet werden, dass der Einfachheit halber die lateralen Abmessungen der Chipgebiete 100 und des Rand- oder Rahmengebiets 151y, 151x nicht maßstabsgetreu sind. Ferner umfasst jedes der Chipgebiete ein Chipeinschlussgebiet bzw. ein Chipumrandungsgebiet 120, das als der Bereich an dem Rand jedes Chipgebiets 100 zu verstehen ist, in welchem eine gewisse Dichte an Metallstrukturelementen vorgesehen ist in jeder Metallisierungsschicht eines Metallisierungssystems, das über dem Substrat 150 ausgebildet ist. D. h., die Chipeinschlussgebiete 120 umgeben die eigentlichen inneren Chipgebiete oder „aktiven Gebiete” 110, in welchem die eigentlichen Schaltungselemente und möglicherweise Teststrukturen vorzusehen sind. Es sollte jedoch beachtet werden, dass auch Teststrukturen (nicht gezeigt) in dem Randgebiet 151y, 151x vorgesehen werden können, wenn die davon genommenen Testergebnis geeignet sind für die Einschätzung von Eigenschaften von den eigentlichen inneren Chipgebieten 110 und für die jeweiligen Fertigungsprozesse. Wie gezeigt, sind ferner eine oder mehrere Justiermarken 130 typischerweise, etwa als ein Kreuz, vorgesehen und diese besitzen geeignete laterale Abmessungen, so dass diese effizient durch automatisierte Justiermechanismen von Inspektionsanlagen oder generell von Mess- und Prozessanlagen und dergleichen erkannt werden.
-
1b zeigt schematisch eine detailliertere Ansicht eines Bereichs eines Chipgebiets 100, wie gezeigt enthält das Chipeinschlussgebiet 120 mehrere geeignete Metallstrukturelemente 122, etwa Metallleitungsbereiche, Kontaktdurchführungen und dergleichen, wie dies zum Erreichen der gewünschten hohen Metalldichte als geeignet erachtet wird, wobei auch eine mechanische stabile Verbindung zu tiefer liegenden oder darüber liegenden weiteren Metallisierungsschichten erreicht werden soll. Wie gezeigt, umfasst das Chipeinschlussgebiet 120 eine äußere Grenze 120o und eine innere Grenze 120i, die die effektive Breite 120w des Chipeinschlussgebietes 120 festlegen. Es sollte beachtet werden, dass typischerweise die Grenzen 120o, 120i auf der Grundlage von Gestaltungskriterien, etwa der Anwesenheit von nicht funktionalen Metallstrukturelementen und dergleichen, festgelegt werden kann. Typischerweise ist die Breite 120w im Wesentlichen gleich auf jeder Position das gesamte Chipeinschlussgebiet 120 herum. Ferner ist die Justiermarke 130 dicht an dem Chipeinschlussgebiet 120 angeordnet, d. h. in einem Eckenbereich davon. Beim Ausführen eines automatisierten Justierprozesses ist daher typischerweise ein gewisser lateraler Abstand 110w des eigentlichen Inspektionsfeldes oder Messfeldes 110a, das von der betrachteten Lage bereitgestellt wird, zu der Position der Justiermarke 130 erforderlich. In diesem Falle liegt somit der periphere Bereich des eigentlichen inneren Chipgebiets 110 außerhalb des eigentlichen Messgebiets 110a und ist somit für die interessierende Messung oder den Inspektionsprozess nicht zugänglich. Aus diesem Grunde wurde auch vorgeschlagen, die Justiermarke außerhalb des inneren Chipgebiets 110 anzuordnen, wodurch jedoch die Konfiguration der Schneidelinien unerwünscht beeinflusst wird, d. h. es ist typischerweise eine größere Breite erforderlich und/oder ein Neugestaltung entsprechender Teststrukturen und dergleichen muss ggf. durchgeführt werden.
-
1c zeigt schematisch eine Draufsicht des Bereichs des Chipgebiets 110 gemäß weiteren alternativen Vorschlägen, in denen die Justiermarke 120 in das Chipeinschlussgebiet 120 „integriert” wird. Folglich kann das eigentliche Inspektionsgebiet 110a näher an dem Chipeinschlussgebiet 120 angeordnet werden, wodurch die Messung eines größeren Bereich innerhalb des Chipgebiets 110 möglich ist, wobei jedoch eine deutlich geringere Breite 120r des Chipeinschlussgebiets 120 bewirkt wird und somit eine deutlich geringere mechanische Festigkeit auftritt. Beim Schneiden des Substrats 150 (siehe 1a) können somit ausgeprägte mechanische Schäden hervorgerufen werden, sofern die entsprechenden Schneidelinien nicht mit einer größeren Breite vorgesehen wird, wodurch jedoch der gesamte Prozessdurchsatz deutlich verringert wird.
-
Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Halbleiterbauelemente, in denen Justiermarken in einer flächeneffizienten Weise positioniert werden können, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
-
Überblick über die Erfindung
-
Generell stellt die vorliegende Erfindung Halbleiterbauelemente bereit, in denen eine erforderliche mechanische Stabilität eines Chipeinschlusses bzw. einer Chipumrandung bewahrt wird, während gleichzeitig eine geeignete Justiermarke so positioniert wird, dass eine bessere Überwachung des inneren Chipgebiets möglich ist, ohne dass die Justiergenauigkeit beeinträchtigt wird und ohne dass eine größere Breite der Schneidelinie erforderlich ist. Dazu wird die Justiermarke mit einer geeigneten Form, wenn diese in einer Draufsicht betrachtet wird, so vorgesehen, dass die Justiermarke zumindest teilweise innerhalb und in einigen anschaulichen hierin offenbarten Ausführungsformen innerhalb des Chipeinschlussgebiets angeordnet ist, ohne dass jedoch dessen mechanische Stabilität unerwünscht beeinflusst wird. Zu diesem Zweck wir die Justiermarke an oder in der Nähe eines Eckenbereichs des Chipeinschlussgebiets angeordnet, wobei in diesem Bereich generell eine größere Breite verfügbar ist, wobei die Justiermarke mit einem geeignet gestalteten länglichen Markierungsbereich mit einer deutlich geringeren Breite im Vergleich zu dem verbleibenden Chipeinschlussgebiet vorgesehen wird. Ferner werden die geometrischen Eigenschaften der Justiermarke so festgelegt, dass ein geeigneter Justierprozess ausgeführt werden kann, wobei bei Bedarf unterschiedliche geometrische Konfigurationen für die diversen Justierbereiche und/oder für die diversen Justiermarken ausgewählt werden, um damit zusätzliche Information bereitzustellen, die während des Justierprozesses verwendet werden kann.
-
Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst eine Halbleiterschicht, die über einem Substrat ausgebildet ist und mehrere Schaltungselemente aufweist. Ein Metallisierungssystem ist über der Halbleiterschicht ausgebildet und umfasst mehrere Metallisierungsschichten. Ferner umfasst das Halbleiterbauelement einen Chipeinschlussbereich, der zumindest in einer der mehreren Metallisierungsschichten festgelegt ist und ein Chipgebiet begrenzt, wobei der Chipeinschlussbereich eine innere Grenze benachbart zu dem Chipgebiet und eine äußere Grenze benachbart zu einem Randgebiet bzw. Rahmengebiet besitzt, wobei die innere und die äußere Grenze eine Breite des Chipeinschlussbereichs bestimmen. Ferner umfasst das Halbleiterbauelement einen Chipeinschluss, der innerhalb des Chipeinschlussbereichs in zumindest einer der mehreren Metallisierungsschichten ausgebildet ist. Des weiteren umfasst das Halbleiterbauelement eine Justiermarke, die in dem Chipeinschlussbereich lateral benachbart zu einem Bereich des Chipeinschluss ausgebildet ist, wobei die Justiermarke einen ersten länglichen Markenbereich und einen zweiten länglichen Markenbereich aufweist, deren Breite kleiner ist als eine Breite des Bereichs des Chipeinschlusses.
-
Ein weiteres anschauliches hierin offenbartes Halbleiterbauelement umfasst eine Halbleiterschicht, die über einem Substrat ausgebildet ist und mehrere Schaltungselemente aufweist. Ferner umfasst das Halbleiterbauelement ein Metallisierungssystem, das über der Halbleiterschicht ausgebildet ist und mehrere Metallisierungsschichten aufweist. Ferner ist ein Chipeinschlussbereich zumindest in einer der mehreren Metallisierungsschichten ausgebildet und begrenzt ein Chipgebiet, wobei der Chipeinschlussbereich einen innere Grenze benachbart zu dem Chipgebiet und eine äußere Grenze benachbart zu einem Randgebiet besitzt. Die innere und die äußere obere Grenze bestimmen eine Breite des Chipeinschlussbereichs. Des weiteren umfasst das Halbleiterbauelement einen Chipeinschluss, der innerhalb des Chipeinschlussbereichs in zumindest einer der mehreren Metallisierungsschichten ausgebildet ist. Ferner ist eine Justiermarke zumindest teilweise in dem Chipeinschlussbereich lateral benachbart zu der äußeren Grenze ausgebildet, wobei die Justiermarke einen ersten länglichen Markierungsbereich und einen zweiten länglichen Markierungsbereich aufweist.
-
Ein noch weiteres anschauliches hierin offenbartes Halbleiterbauelement umfasst eine Justiermarke, die in einem Chipeinschlussbereich ausgebildet ist und einen ersten länglichen Markierungsbereich aufweist, der mit einem zweiten länglichen Markierungsbereich verbunden ist. Ferner sind der erste und der zweite längliche Markierungsbereich jeweils zu einer äußeren Grenze des Chipeinschlussbereichs ausgerichtet und lateral benachbart dazu ausgebildet.
-
Kurze Beschreibung der Zeichnungen
-
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillieren Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a bis 1c schematisch Draufsichten eines Bereichs eines Halbleitersubstrats zeigen, das Chipgebiete mit einer Justiermarke und einem Chipeinschluss bzw. einer Chipumrandung zeigen, die auf der Grundlage konventioneller geometrischer Konzepte vorgesehen sind;
-
2a bis 2d schematisch Draufsichten eines Bereichs eines Halbleiterchipgebiets zeigen, das einen Chipeinschlussbereich mit einem Chipeinschluss bzw. einer Chipumrandung und einer integrierten Justiermarke gemäß anschaulichen Ausführungsformen enthält;
-
2e schematisch eine Draufsicht eines Halbleiterchipgebiets mit einem Chipeinschluss und zwei oder mehreren Justiermarken zeigt, die einen unterschiedlichen Aufbau besitzen, so dass sich eine bessere Justiergenauigkeit gemäß anschaulichen Ausführungsformen ergibt;
-
2f schematisch eine Draufsicht eines Bereichs eines Chipeinschlussbereichs mit einer integrierten Justiermarke gemäß anschaulichen Ausführungsformen zeigt; und
-
2g schematisch eine Querschnittsansicht des Halbleiterbauelements zeigt, das mehrere Metallisierungsschichten aufweist, die darin ausgebildet einen Chipeinschluss und eine integrierte Justiermarke gemäß noch weiteren anschaulichen Ausführungsformen enthält.
-
Detaillierte Beschreibung
-
Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die Prinzipien dar, wie sie in den angefügten Patentansprüchen beschrieben sind.
-
Die vorliegende Erfindung stellt Halbleiterbauelemente bereit, in denen eine Justiermarke oder zwei oder mehr Justiermarken effizient innerhalb oder zumindest teilweise innerhalb eines Chipeinschlussbereichs positioniert sind, so dass ein größeres Messfeld oder Inspektionsfeld oder generell ein Prozessfeld für jegliche Messanlagen oder Prozessanlagen bereitgestellt wird, ohne dass jedoch in unerwünschter Weise die mechanische Stabilität der Chipumrandung bzw. des Chipeinschlusses beeinträchtigt wird. Dazu wird eine geeignet gestaltete Justiermarke, die beispielsweise längliche Markierungsbereiche enthält, in einigen anschaulichen Ausführungsformen vorteilhafter Weise in der Nähe der äußeren Grenze des Chipeinschlussbereichs mit einer Breite vorgesehen, die deutlich kleiner ist im Vergleich zu der Breite der restlichen Chipumrandung bzw. Chipeinschlusses in dem jeweiligen Bereich des Chipeinschlussgebiets. Folglich muss die geometrische Konfiguration jeglicher Schneidelinien nicht geändert werden und diese kann so gewählt werden, dass ein gewünschter Kompromiss zwischen Integrität der Chipgebiete und einem geringen Flächenverbrauch in einem Halbleitersubstrat erreicht wird, während die Chipumrandung bzw. der Chipeinschluss dennoch für die erforderliche mechanische Stabilität während des Schneideprozesses sorgt. Durch das Vorsehen geeigneter länglicher Markierungsbereiche, die so angeordnet sind, dass eine unnötige laterale Vergrößerung der Breite und somit eine nicht gewünschte Verringerung der Breite der entsprechenden Chipumrandung vermieden wird. Zu diesem Zweck werden die länglichen Markierungsbereiche in einigen anschaulichen Ausführungsformen geeignet so konfiguriert und positioniert, dass diese im Wesentlichen mit der äußeren Grenze des Chipeinschlussbereichs an einem Eckenbereich davon ausgerichtet sind, in welchem lokal eine erhöhte mechanische Stabilität auf Grund der generell größeren Breite an der Ecke erreicht wird. Folglich kann für eine gegebene Breite des Chipeinschlussbereiches außerhalb der Eckengebiete im Wesentlichen die gleiche mechanische Stabilität auch in den Eckenbereichen bewahrt werden, während gleichzeitig die Justiermarke in geeigneter Weise integriert wird. In einigen anschaulichen Ausführungsformen werden die länglichen Markierungsbereiche mit unterschiedlichen geometrischen Eigenschaften, etwa Breite und/oder Länge vorgesehen, um damit eine zusätzliche räumliche Information, beispielsweise im Hinblick auf eine entsprechende Seite eines Chipgebiets und dergleichen, zu „codieren”, wodurch eine sehr effiziente Justierprozedur ermöglicht wird. Ferner kann die Justiermarke in dem Chipeinschlussbereich auf der Grundlage geeigneter Metallstrukturelemente vorgesehen werden, die mittels eines automatisierten Justiermechanismus gut erkennbar sind und die effizient in den Chipeinschlussbereich eingebaut werden können. Wenn beispielsweise die Chipumrandung bzw. der Chipeinschluss mehrere „Randringe” enthält, können die länglichen Markierungsbereiche effizient einen jeweiligen Bereich eines oder mehrerer dieser Chipumrandungsringe ersetzen.
-
Mit Bezug zu den 2a bis 2g werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a bis 1c verwiesen wird.
-
2a zeigt schematisch eine Draufsicht eines Halbleiterbauelements 200, das als ein Chipgebiet verstanden wird, das einen Teil eines Arrays aus Chipgebieten innerhalb eines geeigneten Halbleitersubstrats darstellt, wie dies auch zuvor mit Bezug zu dem Substrat 150 und den Chipgebieten 100 in 1a erläutert ist. Somit enthält das Gebiet 200 ein eigentliches, inneres Chipgebiet 210, das von einem Einschlussbereich 220 umgeben ist, der wiederum das Chipgebiet 200 von einem entsprechenden Randgebiet, das beispielsweise als Schneidelinie 251y, 251x angegeben ist, getrennt ist, wie dies auch zuvor mit Bezug zu 1a erläutert ist. Der Chipeinschlussbereich 220 umfasst eine innere Grenze 220i, die eine Grenze in Bezug auf das innere Chipgebiet 210 darstellt und die beispielsweise durch Metallstrukturelemente und dergleichen festgelegt ist, wobei auch eine gewisse Zone vorgesehen sein kann, in der eigentliche Schaltungselemente nicht vorgesehen sind. In ähnlicher Weise ist eine äußere Grenze 220o so vorgesehen, dass diese den Chipeinschlussbereich 220 von den jeweiligen Schneidelinien 251y, 251x trennt. Somit ist außerhalb eines Eckenbereichs 220c des Chipeinschlussbereichs 220 eine Breite, die durch 220w angegeben ist, durch den lateralen Abstand zwischen der inneren Grenze 220i und der äußeren Grenze 220o festgelegt. Wie zuvor erläutert ist, wird typischerweise die Breite 220w für nicht-Eckenbereiche so festgelegt, dass diese im Wesentlichen gleich ist und somit unabhängig von der Lage innerhalb des Chipgebiets 200. Es sollte jedoch beachtet werden, dass grundsätzlich die hierin offenbarten Prinzipien auch auf Bauteilkonfigurationen angewendet werden können, in denen lineare Bereiche des Chipeinschlussbereichs 220 grundsätzlich eine unterschiedliche Breite besitzen, beispielsweise entlang der Schneidelinie 251x und der Schneidelinie 251y. Ferner ist eine Justiermarke 230 zumindest teilweise innerhalb des Chipeinschlussbereichs 220 vorgesehen, d. h. zumindest ein Teil der Justiermarke 220 ist so positioniert, dass dieser innerhalb der Breite 220w liegt, wie sie durch die Grenze 220i, 220o festgelegt ist. In der in 2a gezeigten Ausführungsform ist die Justiermarke 230 innerhalb des Bereichs 220 ausgebildet. Es sollte beachtet werden, dass der Bereich 220 als der Bereich zu verstehen ist, der geometrisch durch die innere und äußere Grenze 220i, 220o festgelegt ist, d. h. durch die jeweiligen Abmessungen, die durch die gestrichelten Linien angegeben sind. Somit ist der Bereich, der durch die gestrichelten Linien abgegrenzt ist, ebenfalls als ein Teil des Chipeinschlussbereichs 220 zu verstehen, wobei jedoch ein tatsächlicher Chipeinschluss bzw. eine Chipumrandung 222, d. h. eine geeignete Anordnung von geeigneten Metallstrukturelementen, von dem Bereich ausgeschlossen ist, in dem die Justiermarke 220 innerhalb der inneren und äußeren Grenze 220i, 220o bereitgestellt wird. Die Justiermarke 230 umfasst einen ersten länglichen Bereich 231 und einen zweiten länglichen Bereich 232, die in der Ausführungsform miteinander so kombiniert sind, dass sie eine „L-förmige” Konfiguration in der Draufsicht aus 2a bilden. In dieser anschaulichen Ausführungsform sind ferner die Markierungsbereiche 231, 232 direkt miteinander verbunden, während in anderen Fallen die entsprechenden Bauteilstrukturelemente, die den Bereich 231 bzw. 232 bilden, etwa durch Metallstrukturelemente oder, wenn dies als geeignet erachtet wird, dielektrische Strukturelemente voneinander getrennt sein können. Ferner besitzen die länglichen Bereiche 231, 232 in einigen Fällen identische geometrische Parameter, etwa eine Länge 231l, 232l und eine Breite 231w, 232w, während in anderen Fällen diese länglichen Bereiche sich zumindest in einem dieser Parameter unterscheiden.
-
Generell ist ein länglicher Bereich in dieser Anmeldung als jegliches unterscheidbares Bauteilstrukturelement, etwa ein Metallgebiet, zu verstehen, das eine laterale Abmessung entlang einer ersten lateralen Richtung besitzt, die größer ist als eine zweite Abmessung entlang einer zweiten senkrechten lateralen Richtung an jeder beliebigen Stelle entlang der ersten lateralen Richtung. Wie gewöhnlich wird die zuerst genannte laterale Abmessung als Lange bezeichnet, während die kleinere Abmessung als Breite bezeichnet wird. Es sollte jedoch beachtet werden, dass die generelle längliche Konfiguration der Bereiche 231, 232 auch eine Konfiguration mit einschließt, in der lokal „Erweiterungsgebiete” vorgesehen sind, wodurch lokal die Breite vergrößert wird, ohne dass jedoch generell der gesamte längliche Strukturaufbau der jeweiligen Bereiche 231, 232 geändert wird.
-
Folglich ermöglicht die geometrische Struktur der Justiermarke 230 ein effizientes Erkennen mittels eines automatisierten Justiersystems auf Grund der unterscheidbaren Bereiche 231, 232, die einen geeigneten lateralen Abstand zu den eigentlichen Chipeinschluss 222 besitzen, ohne dass jedoch in unerwünschter Weise die äußere Grenze 220o überschritten wird, wie dies in 2a gezeigt ist und damit innerhalb des Chipeinschlussbereichs zu liegen. In dieser Hinsicht ist „innerhalb” so zu verstehen, dass die Justiermarke 230, d. h. die entsprechenden Bereiche 231, 232, sich zu der äußeren Grenze 220o erstrecken und somit in diesem Bereich des Chipeinschlussgebiets 220 die äußere Grenze darstellen.
-
2b zeigt schematisch das Bauelement 200 gemäß weiteren anschaulichen Ausführungsformen, in denen die Justiermarke 230 für eine „nicht symmetrische” Konfiguration vorgesehen ist, indem zumindest ein unterschiedlicher geometrischer Parameter für die Bereiche 231, 232 vorgesehen wird. Beispielsweise unterscheidet sich in der gezeigten Ausführungsform die Länge 231l von der Länge 232l, wodurch eine zusätzliche räumliche Information in die Justiermarke 230 codiert wird. Beispielsweise kann auf diese Weise die Justiermarke 230 eine spezielle Seite des Chipgebiets 200 kennzeichnen. Wie ferner angegeben ist, kann ein Winkel α, der durch die länglichen Bereiche 231, 232 festgelegt ist, im Wesentlichen mit einem entsprechenden Winkel β übereinstimmen, der durch den Chipeinschlussbereich 220 an den Eckenbereichen 220c definiert ist. Auf diese Weise sind die länglichen Bereiche 231, 232 im Wesentlichen zu der äußeren Grenze 220o ausgerichtet, wodurch ein unerwünschtes „Eindringen” in das benachbarte Randgebiet. durch die länglichen Bereiche 231, 232 vermieden wird. Anderseits kann durch das geeignete Justieren der Bereiche 231, 232 in Bezug auf die äußere Grenze 220o ein unerwünschter „Verbrauch” an Fläche in dem Chipeinschlussbereich 220 vermieden werden. Es sollte beachtet werden, dass der Winkel α als ein Winkel zu verstehen ist, der durch die Bereiche 231, 232 oder deren Erweiterungen in der Draufsicht, wie sie in 2b gezeigt ist, festgelegt ist, wobei der Winkel kleiner als 180 Grad ist.
-
In einigen anschaulichen Ausführungsformen wird die Breite 231w, 232w der Bereiche 231, 232 so festgelegt, dass diese kleiner als ungefähr 30% der Breite 220w des eigentlichen Chipeinschlusses 222 ist. Auf diese Weise wird die gesamte mechanische Stabilität im Wesentlichen nicht beeinträchtigt, da in dem Eckenbereich 220c die wirksame Breite, die durch 220t angegeben ist, größer ist um einen Faktor von ungefähr 1,44, d. h. ungefähr 44% (Wurzel 2), wodurch eine größere mechanische Festigkeit in der Nähe des Eckenbereichs 220c bereitgestellt wird. Durch Beschränken der Breite der Bereiche 231, 232 auf im Wesentlichen 30% dieses Wertes kann die Gesamtstabilität an der Breite 220t und in der Nähe davon im Wesentlichen der mechanischen Stabilität entsprechen, wie sie in den verbleibenden nicht-Eckenbereichen des Chipeinschlussgebiets 220 erreicht wird.
-
2c zeigt schematisch eine Draufsicht des Bauelements 200 gemäß weiteren anschaulichen Ausführungsformen, in denen die Chipumrandung bzw. der Chipeinschluss 220 einen modifizierten „Eckenbereich”, der durch 220a angegeben ist, aufweist, in welchem ein oder mehrere längliche Bereiche unter einem Winkel α verbunden sind, der größer als 90 Grad ist, um einen einzelnen 90 Grad-Winkel zu vermeiden. Auf diese Weise kann die Justiermarke 230 zumindest in einer der entsprechenden Ecken des Bereichs 220a vorgesehen werden, beispielsweise derart, dass die Bereiche 231, 232 auch den Winkel α so festlegen, so dass dieser größer als 90 Grad ist. Auf diese Weise kann die Positionierung einer einzelnen Justiermarke 230 in einer der Ecken des Bereichs 220a für eine zusätzliche räumliche Information sorgen, da in diesem Falle die Justiermarke 230 in einer „nicht zentrischen Weise” angeordnet wird. Im Hinblick auf die geometrische Parameter der Bereiche 231, 232 gelten auch in diesem Falle die gleichen Kriterien, wie sie zuvor erläutert sind.
-
2d zeigt schematisch das Bauelement 200 gemäß weiteren anschaulichen Ausführungsformen, in denen mehrere „Chipeinschlussringe” oder „Chipumrandungsringe” 222b, 222e so vorgesehen sind, dass diese den eigentlichen Chipeinschluss 222 innerhalb des Bereichs 220 bilden. Die individuellen konzentrisch angeordneten Gebiete 222b, .... 222e können so vorgesehen werden, dass die erforderliche mechanische Stabilität gewährleistet ist, wobei einer oder mehrere dieser konzentrischen Bereiche durch die Justiermarke 220 „unterbrochen” wird. In dem in 2d gezeigten Beispiel wird der äußerste „Ring” 222b in dem Eckenbereich 220 unterbrochen, um damit die Justiermarke 230 bereitzustellen, wobei bei Bedarf eine Breite eines oder beider Bereiche 231, 232 so festgelegt wird, dass diese sich über die äußere Grenze 220o hinauserstrecken. In anderen Fällen werden die Bereiche 231, 232 innerhalb des Gebiets 220 vorgesehen, wie dies auch zuvor erläutert ist. Wenn ferner im Hinblick auf geeignete optische Eigenschaften der Justiermarke 230 dies erforderlich ist, können zwei oder mehr der „Ringe” 222b, ..., 222e geeignet unterbrochen werden, wobei dennoch eine ausreichende mechanische Stabilität der verbleibenden nicht unterbrochenen Chipumrandungsringe bewahrt wird.
-
2e zeigt schematisch das Halbleiterbauelement 200 in einer Draufsicht gemäß weiteren anschaulichen Ausführungsformen, wobei zwei oder mehr Justiermarken 223a, ..., 230d in dem Chipeinschlussbereich 220 vorgesehen sind. Dazu wird eine geeignete Anzahl, etwa zwei oder vier Justiermarken, vorgesehen. In einigen anschaulichen Ausführungsformen, wie in 2e gezeigt ist, unterscheiden sich zumindest zwei der Justiermarken 230a, ..., 230d in ihren geometrischen Aufbau, um damit eine zusätzliche räumliche Information bereitzustellen, wodurch eine Korrelation zwischen der Position der jeweiligen Justiermarke und dem jeweiligen inneren Chipgebiet 210 möglich wird. Beispielsweise kann die Kombination der Länge der länglichen Bereiche in einzigartiger Weise so festgelegt werden, dass eine Korrelation zu einem jeweiligen Eckenbereich des inneren Chipgebiets 210 erzeugt wird. Auf diese Weise kann die Position innerhalb des Chipgebiets 210 zuverlässig auf der Grundlage zweier Justiermarken bestimmt werden. Wenn dies als geeignet erachtet wird, können zusätzliche Justiermarken so vorgesehen werden, dass die gesamte Justiergenauigkeit und Zuverlässigkeit weiter verbessert werden.
-
2f zeigt schematisch eine vergrößerte Draufsicht des Bauelements 200, d. h. eines Bereichs des Chipeinschlussbereichs 220. Wie gezeigt, ist der Chipeinschluss 222 aus mehreren Metallstrukturelementen 223 aufgebaut, etwa aus Leitungsbereichen, die in geeigneter Weise so verbunden sind, dass eine hohe Metalldichte geschaffen wird und auch so dass die erforderliche mechanische Stabilität sichergestellt ist. Wie gezeigt, sind ferner die Metallstrukturelemente 223 in geeigneter Weise von der Justiermarke 230 beabstandet, wie dies zum Ermöglichen einer effizienten optischen Erkennung der Justiermarke 230 erforderlich ist. D. h., der laterale Abstand zwischen den Metallstrukturelementen 223, d. h. dem eigentlichen Chipeinschluss 222, und der Justiermarke 230 ist so festgelegt, dass eine betrachtete Prozessanlage, d. h. hier Justiermechanismus, zuverlässig den Unterschied im optischen Verhalten zwischen den Metallstrukturelementen 223 und den Bereichen 231, 232 der Justiermarke erkennt. Wie ferner zuvor erläutert ist, werden die lateralen Abmessungen der Bereiche 231, 232 so festgelegt, dass die Breite der verbleibenden Metallstrukturelemente 223 nicht unnötig verringert wird, wenn die gesamte mechanische Stabilität der Bereiche 231, 232 als deutlich kleiner im Vergleich zu dem verbleibenden Chipeinschluss 222 betrachtet wird.
-
2g zeigt schematisch eine Querschnittsansicht des Bauelements 200, das ein geeignetes Substrat 201, etwa ein Siliziumsubstrat, ein Silizium/Germanium-Substrat, oder generell ein beliebiges geeignetes Trägermaterial aufweist, um darauf eine Halbleiterschicht 202 herzustellen, in und über der geeignete Schaltungselemente 203 hergestellt sind. Das Bauelement 200 umfasst ein Metallisierungssystem 260, das wiederum mehrere Metallisierungsschichten 205, 208, 209 in Verbindung mit einer geeigneten Kontaktebene 204 aufweist, so dass das Metallisierungssystem 260 geeignet mit den Schaltungselementen 203 in Verbindung steht. Wie zuvor erläutert, wird typischerweise der Chipeinschlussbereich 220 in jeder der Metallisierungsschichten 205, ..., 209 so vorgesehen, dass das mechanisch stabile Netzwerk aus Metallstrukturelementen schließlich mit der Halbleiterschicht 202 über eine Kontaktebene 204 in Verbindung steht. Als Beispiel sind nur einige der Metallstrukturelemente 223 der Einfachheit halber dargestellt. in ähnlicher Weise ist die Justiermarke 230 innerhalb des Chipeinschlusses 220 ausgebildet, wie dies auch zuvor erläutert ist, und ist zumindest in einigen der Metallisierungsschichten des Systems 260 abhängig von den Prozessanforderungen ausgebildet. Beispielsweise können in Metallisierungsschichten, die nicht automatisierten Justierprozessen zu unterziehen sind, die entsprechenden Metallstrukturelemente der Justiermarke 230 weggelassen und durch entsprechende Metallstrukturelemente 223 ersetzt werden.
-
Das in 2g gezeigte Halbleiterbauelement 200 kann auf der Grundlage beliebiger geeigneter Fertigungstechniken hergestellt werden. Beispielsweise Werden die Schaltungselemente 203 auf Basis der erforderlichen Fertigungsstrategie und Entwurfsregeln hergestellt, die in komplexen Halbleiterbauelementen kritische Abmessungen von 50 nm und weniger erfordern. Daraufhin wird die Kontaktebene 204 hergestellt auf der Grundlage eines geeigneten dielektrischen Materials oder eines Materialsystems in Verbindung mit Strukturierungsstrategien, so dass darin Kontaktelemente 207 geschaffen werden. Gleichzeitig werden geeignete Kontaktelemente für das Chipeinschlussgebiet 220 vorgesehen. Danach werden die mehreren Metallisierungsschichten 205, ..., 209 bereitgestellt, beispielsweise durch gut etablierte Prozesstechniken unter Anwendung von Einlegetechniken und dergleichen, wenn komplexe Metallisierungssysteme auf der Grundlage von Kupfer betrachtet werden. Während der Strukturierung der entsprechenden Metallstrukturelemente 206 für den Anschluss an die Schaltungselemente 203 und während der Herstellung der Metallstrukturelemente 223 werden bei Bedarf in einer jeweiligen Metallisierungsschicht der Metallstrukturierungselemente 233 der Justiermarke 230, werden geeignete Lithographiemasken angewendet, um die gewünschte geometrische Konfiguration der Justiermarke 230 und deren Positionierung innerhalb des Chipseinzugsbereichs 220 zu berücksichtigen, wie dies auch zuvor erläutert ist.
-
Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente bereit, in denen die Justiermarken innerhalb des Chipseinschlussbereichs angeordnet sind, ohne dass dessen mechanische Stabilität wesentlich beeinflusst wird. Gleichzeitig kann eine erforderliche räumliche Information in die Justiermarken codiert werden, um damit eine zuverlässige Justierprozedur während jeglicher Mess- oder Produktionsprozesse zu gewährleisten, in denen auf Messstellen oder Prozessstellen in dem inneren Chipgebiet der Bauelemente zuzugreifen ist.
-
Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.