-
Es wird ein optoelektronisches Halbleiterbauteil angegeben. Darüber hinaus wird ein Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen angegeben.
-
Eine zu lösende Aufgabe liegt darin, ein optoelektronisches Halbleiterbauteil anzugeben, bei dem Halbleiterchips effizient elektrisch kontaktiert sind.
-
Diese Aufgabe wird unter anderem durch ein Halbleiterbauteil mit den Merkmalen des Anspruchs 1 gelöst. Bevorzugte Weiterbildungen sind Gegenstand der übrigen Ansprüche.
-
Gemäß zumindest einer Ausführungsform umfasst das Halbleiterbauteil zwei oder mehr als zwei Leiterrahmenteile. Die Leiterrahmenteile zusammengenommen bilden einen Leiterrahmen des Halbleiterbauteils. Bevorzugt sind die Leiterrahmenteile aus demselben Halbzeug gefertigt. Bei dem Halbzeug handelt es sich insbesondere um ein Metallblech wie ein Kupferblech. Damit sind die Leiterrahmenteile metallische Komponenten des Halbleiterbauteils, die elektrisch leitfähig sind.
-
Gemäß zumindest einer Ausführungsform umfasst das Halbleiterbauteil einen oder mehrere optoelektronische Halbleiterchips. Der mindestens eine Halbleiterchip ist in einem Montagebereich auf einem der Leiterrahmenteile angebracht. Liegen mehrere Halbleiterchips vor, so können diese auf einem einzigen Leiterrahmenteil oder auf mehreren Leiterrahmenteilen angebracht sein, einzeln oder zu Gruppen zusammengefasst.
-
Bei dem mindestens einen Halbleiterchip handelt es sich bevorzugt um einen Leuchtdiodenchip, kurz LED-Chip. Alternativ kann der Halbleiterchip ein Detektorchip sein, wie eine Fotodiode oder ein CCD-Feld. Es können im Falle mehrerer Halbleiterchips auch strahlungsemittierende Halbleiterchips mit strahlungsdetektierenden Halbleiterchips kombiniert sein.
-
Gemäß zumindest einer Ausführungsform umfasst das Halbleiterbauteil einen Vergusskörper. Der Vergusskörper verbindet die Leiterrahmenteile mechanisch miteinander. Das heißt, ohne den Vergusskörper wäre das Halbleiterbauteil mechanisch nicht stabil.
-
Gemäß zumindest einer Ausführungsform ist der mindestens eine Halbleiterchip in den Vergusskörper eingebettet. Dies bedeutet insbesondere, dass Seitenflächen des Halbleiterchips vollständig oder überwiegend von dem Vergusskörper bedeckt sind und dass der Vergusskörper formschlüssig und/oder unmittelbar an den Halbleiterchip anschließt. Bevorzugt umgibt der Vergusskörper den Halbleiterchip in Draufsicht gesehen ringsum in einer geschlossenen Bahn.
-
Gemäß zumindest einer Ausführungsform umfasst das Halbleiterbauteil eine oder mehrere elektrische Leitungen. Die mindestens eine elektrische Leitung ist zur elektrischen Kontaktierung des zumindest einen Halbleiterchips eingerichtet. Bevorzugt handelt es sich bei der elektrischen Leitung um eine metallische Leitung, beispielsweise als Hauptkomponenten umfassend Kupfer, Aluminium, Gold und/oder Silber.
-
Gemäß zumindest einer Ausführungsform weist der Halbleiterchip eine Chipoberseite auf. Die Chipoberseite ist dem Montagebereich abgewandt und kann parallel zum Montagebereich orientiert sein. Bevorzugt handelt es sich bei der Chipoberseite um eine Strahlungshauptseite des Halbleiterchips. Das heißt, die gesamte oder ein überwiegender Anteil der in dem Halbleiterchip erzeugten Strahlung tritt über die Chipoberseite auf, falls es sich bei dem Halbleiterchip um einen strahlungsemittierenden Halbleiterchip handelt. Ansonsten handelt es sich bei der Chipoberseite um eine Strahlungseintrittsfläche oder Detektionsseite, im Falle eines Detektorchips für den Halbleiterchip.
-
Gemäß zumindest einer Ausführungsform weist das Leiterrahmenteil, auf dem der Halbleiterchip angebracht ist, in dem Montagebereich eine reduzierte Dicke auf. Das heißt, gegenüber zumindest einem anderen Bereich der Leiterrahmenteile ist der Montagebereich gedünnt.
-
Gemäß zumindest einer Ausführungsform ist die Leitung über den Vergusskörper hinweg vom Halbleiterchip zu einem Anschlussbereich eines weiteren der Leiterrahmenteile geführt. Über die Leitung ist eine elektrische Verbindung zwischen dem Halbleiterchip und dem weiteren Leiterrahmenteil realisiert. Damit ist der Halbleiterchip über zumindest zwei der Leiterrahmenteile elektrisch angeschlossen.
-
Gemäß zumindest einer Ausführungsform weist das Leiterrahmenteil mit dem Anschlussbereich insbesondere im Anschlussbereich die volle Dicke auf. Mit anderen Worten liegt in dem Anschlussbereich keine Dickenreduzierung der Leiterrahmenteile vor. Es ist möglich, dass nur in zumindest einem Anschlussbereich die volle Dicke vorliegt.
-
Bei dem Anschlussbereich kann es sich um einen dicksten Bereich der Leiterrahmenteile handeln. Insbesondere erfolgt in dem Anschlussbereich keine Abdünnung von einer Emissionsseite des Halbleiterbauteils her. Dagegen kann von einer Bodenseite her, die bei dem Leiterrahmenteil mit dem Halbleiterchip dem Montagebereich gegenüberliegt, prinzipiell eine Dickenreduzierung vorliegen; jedoch ist dies weniger bevorzugt.
-
Gemäß zumindest einer Ausführungsform überwindet die Leitung vom Anschlussbereich hin zum Halbleiterchip keinen signifikanten Höhenunterschied. Das bedeutet speziell, dass in Richtung senkrecht zum Montagebereich insbesondere an einer Oberseite des Vergusskörpers der Höhenunterschied höchstens 20 µm oder 10 µm oder 5 µm beträgt oder dass kein Höhenunterschied vorliegt. Dies heißt bevorzugt, dass die Chipoberseite und der Anschlussbereich in der gleichen Ebene liegen oder näherungsweise in der gleichen Ebene liegen. Diese Ebene ist vorzugsweise parallel zum Montagebereich orientiert.
-
In mindestens einer Ausführungsform umfasst das optoelektronische Halbleiterbauteil mindestens zwei Leiterrahmenteile sowie mindestens einen optoelektronischen Halbleiterchip, der in einem Montagebereich auf einem der Leiterrahmenteile angebracht ist. Die Leiterrahmenteile sind über einen Vergusskörper mechanisch miteinander verbunden. Der Halbleiterchip ist in den Vergusskörper eingebettet. Der Halbleiterchip weist eine dem Montagebereich abgewandte Chipoberseite auf. In dem Montagebereich weist das betreffende Leiterrahmenteil eine reduzierte Dicke auf. Mindestens eine elektrische Leitung ist über den Vergusskörper hinweg vom Halbleiterchip zu einem Anschlussbereich eines weiteren der Leiterrahmenteile geführt. In dem Anschlussbereich weist das betreffende Leiterrahmenteil die volle Dicke auf, zumindest von einer Emissionsseite her gesehen. Vom Anschlussbereich hin zum Halbleiterchip überwindet die Leitung in Richtung senkrecht zum Montagebereich einen Höhenunterschied von höchstens 20 µm.
-
Zur Kontaktierung von Halbleiterchips, wie Leuchtdiodenchips oder Siliziumdetektoren, wird häufig eine planare elektrische Verbindung, auch als planar interconnect bezeichnet, verwendet. Hierbei wird im Regelfall eine relativ lange oder tiefe elektrische Durchkontaktierung benötigt, auch als Via-Kontakt bezeichnet, um vom Niveau der Chipoberseite bis zur Oberfläche eines Substrats wie einer gedruckten Leiterplatte, eines Keramikträgers oder eines Leiterrahmens zu gelangen. Diese Vias sind aufwändig in der Herstellung und relativ empfindlich.
-
Bei dem hier beschriebenen Halbleiterbauteil können solche Vias vermieden oder zumindest deren Höhe signifikant reduziert werden. Dies wird insbesondere erreicht, indem der Halbleiterchip in eine Rückätzung eines der Leiterrahmenteile gesetzt wird, die bevorzugt einer Chiphöhe entspricht. Elektrische Kontaktflächen des Halbleiterchips sind dadurch praktisch in derselben Ebene wie eine Oberseite des Leiterrahmenvollmaterials. Nach einem Vergießen oder Umspritzen der Halbleiterchips und der Leiterrahmenteile, insbesondere durch folienunterstütztes Spritzen, auch als Film Assisted Molding bezeichnet, können planare Kontakte in Form der elektrischen Leitungen praktisch ohne Vias erstellt werden.
-
Bedingt durch die Toleranzen der Chiphöhe und der Rückätzung des Leiterrahmens liegen üblicherweise nicht alle Oberflächen auf demselben Niveau. Daher ergeben sich bei einem Erstellen des Vergusskörpers Gräben und Dellen in der Oberseite des Vergusskörpers und/oder der Halbleitetbauteile. Dies kann bei einem planar interconnect zu Kurzschlüssen zwischen der Oberseite und der Seitenflächen der Halbleiterchips oder des zugehörigen Leiterrahmenteils führen. Dies lässt sich vermeiden oder zumindest abmildern, in dem die Halbleiterchips tiefer als oder gleich hoch wie eine Oberseite des Leiterrahmens liegen.
-
Dadurch, dass die Chipoberseiten und die Leiterrahmenkontakte für die Leitungen auf nahezu gleicher Höhe liegen, können tiefe Vias vermieden werden. Die aufwändige Herstellung der Vias mit beispielsweise dem Erstellen von Bohrungen und der Beschichtung von Viawänden entfällt. Dadurch werden auch Schwachstellen für Risse an den Leiterbahnen und an Kanten der Vias verringert oder vermieden, insbesondere bei thermischen Beanspruchungen.
-
Ferner sind bereits nach dem Erstellen des Vergusskörpers und vor der Prozessierung der planar interconnects sowohl die Halbleiterchips als auch die Leiterrahmenteile von oben kontaktierbar, beispielsweise durch Testnadeln. Dies erlaubt einen Funktionstest bereits vor dem Vereinzeln der Bauteile. Fehlerhafte Bauteile können noch vor weiteren Prozessschritten wie dem Aufbringen von Leuchtstoffen aus dem Prozess herausgenommen werden.
-
Werden mehrere Halbleiterchips durch planar interconnects zu einem Modul verschaltet, kann durch das vorherige Testen die Schaltung erforderlichenfalls noch angepasst werden, indem beispielsweise in einem Laser-Lithografieschritt defekte Halbleiterchips umgangen werden, anstatt einen Kurzschluss oder offene Kontakte zu erzeugen. Damit lässt sich die Ausbeute bei der Herstellung erhöhen.
-
Zudem werden Designs der Halbleiterbauteile ermöglicht, bei denen beliebig große Flächen der Leiterrahmenteile an einer Bauteiloberseite offenliegen können. Diese Flächen können neben einer elektrischen Kontaktierung auch genutzt werden, um etwa über Laserschreiben Markierungen aufzubringen, beispielsweise individuelle Bauteilcodes, kundenspezifische Markierungen, Helligkeitsgruppierungen und/oder Farbortgruppierungen.
-
Insbesondere ist ein Anbringen von Testdaten möglich. Da die Bauteile noch im Verbund getestet werden können, ist sowohl das Testen als auch das Beschreiben der Bauteile mit zum Beispiel einer Helligkeitseingruppierung oder einer Farborteingruppierung aufgrund des Testens weniger aufwändig als nach dem Vereinzeln. Dies eröffnet die Möglichkeit, ein finales Testen nach einem Vereinzeln einzusparen. Insbesondere werden die Bauteile noch im Verbund entsprechend der jeweiligen Gruppierung in Farbort und/oder Helligkeit in maschinenlesbarer Form gekennzeichnet, wobei optional eine finale Messung nachgelagert erfolgen kann.
-
Markierungen wie DMC-Codes oder OCR-Codes sind im Metall wesentlich kleiner möglich als in Vergussmaterialien wie Epoxiden oder Silikonen. Durch den höheren Kontrast sind solche Markierungen im Metall auch besser lesbar. Da die Oberfläche des Leiterrahmens an den entsprechenden Stellen während der gesamten Prozesskette offenliegt, kann ein Code bereits zu Anfang aufgebracht werden, sodass das Bauteil über die gesamte Prozesskette verfolgbar ist. Ein NMF-Code und individuelle Bauteilmarkierungen können im selben Schritt aufgebracht werden. Ein separates Schreiben der individuellen Markierungen kann entfallen.
-
Ferner ist eine Oberseite des Bauteilverbunds und der Bauteile weitgehend eben. Auf den Halbleiterchips kann daher zur Wellenlängenkonversion ein Leuchtstoff aufgebracht werden, beispielsweise in Form eines aufgeklebten Plättchens, über eine Belichtungstechnik oder über Aufsprühen. Ebenso lassen sich optische Elemente wie Fresnel-Optiken oder Linsen auf der Chipoberseite anbringen, etwa mittels Aufkleben oder über eine Spritztechnik oder eine Drucktechnik.
-
Der Leiterrahmen kann zudem als Reflektor genutzt werden, insbesondere indem der Halbleiterchip in eine Rückätzung gesetzt wird und/oder ein transparentes Vergussmaterial verwendet wird. Ein Kurzschluss der elektrischen Leitungen an Wänden des Reflektors kann vermieden werden, indem der Reflektor an der entsprechenden Stelle rückgeätzt wird oder der planar interconnect, also die elektrische Leitung, über eine elektrische Isolierung geführt wird.
-
Gemäß zumindest einer Ausführungsform liegt der Anschlussbereich höher als die Chipoberseite. Höhe bezeichnet dabei insbesondere einen Abstand zu einer Bodenseite des Halbleiterbauteils. An der Bodenseite kann das Halbleiterbauteil montiert werden, insbesondere über Oberflächenmontage, kurz SMT.
-
Gemäß zumindest einer Ausführungsform liegt der Montagebereich in einer Wanne des betreffenden Halbleiterbauteils. Die Wanne formt bevorzugt einen Reflektor für im Betrieb erzeugte Strahlung.
-
Gemäß zumindest einer Ausführungsform ist um die Wanne ein Wall des betreffenden Halbleiterbauteils geformt. Der Wall weist bevorzugt im Bereich der elektrischen Leitung eine Aussparung auf. Durch die Aussparung ist ein Abstand zwischen der Leitung und dem betreffenden Halbleiterbauteil aufgrund der Aussparung vergrößert. Alternativ zu einer Aussparung kann auch eine elektrische Isolationsschicht auf dem Wall oder an dem Wall vorhanden sein.
-
Gemäß zumindest einer Ausführungsform ist auf der Chipoberseite ein Leuchtstoffkörper angebracht. Der Leuchtstoffkörper ist beispielsweise eine Keramik oder ein Silikonplättchen. Der Leuchtstoffkörper weist einen oder mehrere Leuchtstoffe auf. Über den zumindest einen Leuchtstoff erfolgt eine teilweise oder vollständige Umwandlung einer im Betrieb des Halbleiterchips erzeugten Strahlung in eine bevorzugt langwelligere Strahlung.
-
Gemäß zumindest einer Ausführungsform schließt der Leuchtstoffkörper in Richtung weg von dem Montagebereich bündig mit dem Vergusskörper ab. Das heißt, der Leuchtstoffkörper und der Vergusskörper können die gleiche Höhe aufweisen. In diesem Fall weist der Leuchtstoffkörper bevorzugt eine elektrische Durchkontaktierung auf, die von der Leitung, die entlang der Oberseite des Vergusskörpers und damit entlang einer Oberseite des Leuchtstoffkörpers verläuft, bis zur Chipoberseite reicht. Mit anderen Worten durchläuft die Durchkontaktierung den Leuchtstoffkörper und verbindet die elektrische Leitung mit der Chipoberseite. Die Durchkontaktierung durchläuft bevorzugt nur den Leuchtstoffkörper.
-
Gemäß zumindest einer Ausführungsform schließt die Chipoberseite in Richtung weg von dem Montagebereich bündig mit dem Vergusskörper ab. Damit ist es möglich, dass ein eventuell vorhandener Leuchtstoffkörper den Vergusskörper überragt und/oder zum Teil auf dem Vergusskörper angebracht ist. Hierdurch ist es möglich, dass das Halbleiterbauteil frei von elektrischen Durchkontaktierungen ist.
-
Gemäß zumindest einer Ausführungsform liegt die reduzierte Dicke bei mindestens 10 % oder 20 % und/oder bei höchstens 55 % oder 40 % oder 35 % der vollen Dicke. Das heißt, die reduzierte Dicke ist vergleichsweise klein.
-
Gemäß zumindest einer Ausführungsform liegt die volle Dicke der Leiterrahmenteile bei mindestens 50 µm oder 70 µm oder 100 µm und/oder bei höchstens 1 mm oder 0,5 mm oder 0,26 mm. Alternativ oder zusätzlich liegt ein minimaler Abstand zwischen benachbarten Leiterrahmenteilen bei mindestens 50 µm oder 0,1 mm oder 0,18 mm und/oder bei höchstens 1 mm oder 0,5 mm oder 0,2 mm. Die Leiterrahmenteile können somit vergleichsweise nahe beieinander angeordnet sein.
-
Gemäß zumindest einer Ausführungsform liegt der minimale Abstand zwischen benachbarten Leiterrahmenteilen bei mindestens 50 % oder 60 % oder 90 % und/oder bei höchstens 110 % oder 100 % oder 90 % der vollen Dicke der Leiterrahmenteile.
-
Gemäß zumindest einer Ausführungsform verläuft die dem Montagebereich abgewandte Oberseite des Vergusskörpers im Querschnitt gesehen gekrümmt. Alternativ kann die Oberseite im Querschnitt gesehen gerade verlaufen, insbesondere ausgehend von der Chipoberseite hin zu den Leiterrahmenteilen. Es ist möglich, dass die Oberseite des Vergusskörpers von der Chipoberseite ausgehend bis zum Anschlussbereich stetig ansteigt. Alternativ ist es möglich, dass die Oberseite des Vergusskörpers von der Oberseite ausgehend zunächst abfällt und dann hin zum Anschlussbereich kontinuierlich ansteigt. Bevorzugt verläuft die Oberseite des Vergusskörpers stufenfrei, insbesondere wie eine differenzierbare Kurve.
-
Gemäß zumindest einer Ausführungsform überragt der Halbleiterchip das Leiterrahmenteil mit dem Montagebereich seitlich, insbesondere in Richtung parallel zum Montagebereich. Für einen seitlichen Überstand P des Halbleiterbauteils über das betreffende Leiterrahmenteil gilt, insbesondere im Querschnitt gesehen, in Abhängigkeit von der vollen Dicke D2 und der reduzierten Dicke D1: 0,3*(D2-D1) ≤ P ≤ 2*(D2-D1) oder 0,4*(D2-D1) ≤ P ≤ 1,5*(D2-D1). Alternativ oder zusätzlich gilt hinsichtlich einer mittleren Kantenlänge E der Chipoberseite: P ≤ 0,4*E oder P ≤ 0,3*E. Ferner kann gelten, dass 0,1*E ≤ P.
-
Gemäß zumindest einer Ausführungsform ist der Vergusskörper lichtundurchlässig. Beispielsweise ist der Vergusskörper schwarz zu einer Kontrasterhöhung oder erscheint einem Betrachter weiß mit einer hohen diffusen Reflektivität. Alternativ ist der Vergussköper durchlässig für die im Betrieb erzeugte Strahlung, insbesondere transparent oder milchig-trüb.
-
Gemäß zumindest einer Ausführungsform sind die Leiterrahmenteile teilweise oder vollständig mit einer reflektierenden Beschichtung versehen. Eine solche Beschichtung umfasst beispielsweise Silber oder Aluminium, speziell zur Reflexion von blauem Licht. Alternativ zu metallischen Beschichtungen kann auch ein dielektrischer Spiegel und/oder ein Bragg-Spiegel vorhanden sein. Es ist möglich, dass eine solche Beschichtung auf die Wanne begrenzt ist.
-
Gemäß zumindest einer Ausführungsform umfasst das Halbleiterbauteil zwei oder mehr als zwei verschiedene Arten von Halbleiterchips. Pro Art kann einer oder können mehrere der Halbleiterchips vorgesehen sein. Beispielsweise sind Halbleiterchips zur Erzeugung von rotem Licht, grünem Licht und blauem Licht vorhanden. Das Halbleiterbauteil kann ein RGB-Bauteil sein. Bevorzugt sind die verschiedenen Arten von Halbleiterchips unabhängig voneinander elektrisch ansteuerbar. Es können ebenso gleichartige Halbleiterchips unabhängig voneinander elektrisch ansteuerbar sein oder auch gemeinsam gruppiert sein.
-
Darüber hinaus wird ein Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen angegeben. Mit dem Verfahren wird ein Halbleiterbauteil hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben. Merkmale des Halbleiterbauteils sind daher auch für das Verfahren offenbart und umgekehrt.
-
In mindestens einer Ausführungsform umfasst das Verfahren die folgenden Schritte, bevorzugt in der angegebenen Reihenfolge:
- A) Bereitstellen eines halbgeätzten Leiterrahmenverbunds mit einer Vielzahl von Leiterrahmen, wobei jeder der Leiterrahmen mehrere der Leiterrahmenteile aufweist und für eines der fertigen Halbleiterbauteile vorgesehen ist,
- B) Bestücken der Leiterrahmen mit den Halbleiterchips,
- C) Erstellen des Vergusskörpers,
- D) Erzeugen der elektrischen Leitungen und von elektrischen Verdrahtungen zwischen den Leiterrahmen, wobei die Verdrahtungen Podeste benachbarter Leiterrahmen elektrisch miteinander verbinden, und
- E) Durchtrennen von Verbindungsstegen zwischen den Leiterrahmen, sodass eine elektrische Verschaltung zwischen benachbarten Leiterrahmen einzig über die Verdrahtungen gegeben ist.
-
Alternativ zu einer Halbätzung kann der Leiterrahmen auch gestanzt sein.
-
Vor dem Durchtrennen der Verbindungsstege sind die einzelnen Leiterrahmen im Leiterrahmenverbund elektrisch miteinander kurzgeschlossen. Dadurch kann vor dem Durchtrennen noch kein effizientes elektrisches Testen individueller Halbleiterchips erfolgen. Durch das Erzeugen der Verdrahtungen ist es möglich, ein Testen noch im Leiterrahmenverbund vorzunehmen, solange der Vergusskörper noch nicht durchtrennt ist und die Leiterrahmenteile mechanisch fest miteinander verbunden sind.
-
Dabei können die Verdrahtungen entsprechend der elektrischen Leitungen gestaltet sein, also als planar interconnect. Mit einem geeigneten Design der Leiterrahmenteile und einer geeigneten Verschaltung der Halbleiterchips zu einer Matrix ist damit ein effizientes elektrisches Testen noch im Leiterrahmenverbund möglich. Der Begriff „Verdrahtung“ meint insbesondere keine Verbindungen über Drähte wie Bonddrähte.
-
Die elektrischen Verbindungen, insbesondere die Verdrahtungen, können gekreuzt werden, indem Vollmaterialbereiche der Leiterrahmenteile als Durchkontaktierungen genutzt werden, um eine Verbindung von planar interconnect-Leitungen zur anderen Seite des betreffenden Leiterrahmenteils herzustellen. Die überflüssigen und/oder störenden elektrischen Verbindungen auf dieser anderen Seite des Leiterrahmenteils werden unterbrochen, insbesondere durch Einsägen des Leiterrahmenverbunds, wobei der Vergusskörper noch als mechanische Einheit intakt bleibt. Somit lassen sich die Bauteile bereits vor dem Vereinzeln elektrisch testen und optional auch vorsortieren oder auch zu Gruppen, etwa für eine Anzeigevorrichtung, wie ein Display, verschalten.
-
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt F), der dem Schritt E) nachfolgt. Im Schritt F) werden die Halbleiterchips und/oder die Leiterrahmen getestet.
-
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt G). Im Schritt G) erfolgt ein Vereinzeln zu den Halbleiterbauteilen, wobei der Vergusskörper und die Verdrahtungen durchtrennt werden. Dabei kann eine Gruppierung von mehreren Leiterrahmen erhalten bleiben.
-
Gemäß zumindest einer Ausführungsform werden im Schritt F) die Leitungen zusammen mit den Verdrahtungen erstellt. Die Leitungen und die Verdrahtungen können identisch ausgeführt sein.
-
Gemäß zumindest einer Ausführungsform sind im Schritt F) die elektrischen Leitungen und die Verdrahtungen die einzigen elektrischen Verbindungen im Leiterrahmenverbund, neben den Leiterrahmenteilen und den Halbleiterchips selbst. Insbesondere liegen keine elektrischen Durchkontaktierungen vor.
-
Gemäß zumindest einer Ausführungsform weisen die Podeste, an denen die Verdrahtungen angebracht werden, die volle Dicke der Leiterrahmenteile auf. Es ist möglich, dass die Podeste in den fertigen Halbleiterbauteilen ohne Funktion sind. Alternativ oder zusätzlich können die Podeste zum Testen der Halbleiterbauteile in noch nicht vereinzeltem Zustand, zum Beispiel für Kontaktnadeln, dienen. Ferner ist es möglich, dass die Podeste in den fertigen Halbleiterbauteilen als Kontaktflächen für Bonddrähte oder für Bändchenkontakte dienen.
-
Gemäß zumindest einer Ausführungsform liegt eine Breite der Leitungen und/oder der Verdrahtungen je bei mindestens 10 µm oder 20 µm oder 30 µm und alternativ oder zusätzlich bei höchstens 200 µm oder 150 µm oder 100 µm oder 80 µm. Eine Dicke der Leitungen und/oder der Verdrahtungen liegt bevorzugt je bei mindestens 1 µm oder 2 µm oder 4 µm und/oder bei höchstens 100 µm oder 40 µm oder 20 µm oder 10 µm.
-
Gemäß zumindest einer Ausführungsform wird der Schritt C) mittels folienunterstütztem Spritzen, englisch Film Assisted Molding oder kurz FAM, durchgeführt. Beim Einfüllen eines Materials des Vergusskörpers sind damit die Chipoberseiten und die Anschlussbereiche mit einer Spritzfolie abgedeckt. Die Spritzfolie kann geringe Höhenunterschiede zwischen den Anschlussbereichen und den Chipoberseiten ausgleichen. Nach dem Erzeugen des Vergusskörpers wird die Spritzfolie bevorzugt vollständig entfernt.
-
Nachfolgend werden ein hier beschriebenes optoelektronisches Halbleiterbauteil und ein hier beschriebenes Verfahren unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
-
Es zeigen:
- 1 eine schematische Schnittdarstellung eines Ausführungsbeispiels eines hier beschriebenen optoelektronischen Halbleiterbauteils,
- 2A, 3A, 4A, 5 und 6A schematische perspektivische Draufsichten von Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterbauteilen,
- 2B, 3B, 4B und 6B schematische perspektivische Unteransichten von Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterbauteilen,
- 7 eine schematische Schnittdarstellung eines Ausführungsbeispiels eines hier beschriebenen optoelektronischen Halbleiterbauteils,
- 8A eine schematische Draufsicht auf ein Ausführungsbeispiel eines hier beschriebenen optoelektronischen Halbleiterbauteils,
- 8B, 9, 10, 11C, 12, 13A und 13B sowie 16A, 16B und 16C schematische Schnittdarstellungen von Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterbauteilen,
- 11A und 11B schematische Schnittdarstellungen von Verfahrensschritten eines Herstellungsverfahrens für Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterbauteilen, und
- 14A, 14B, 14C und 14D schematische Draufsichten von Verfahrensschritten eines Herstellungsverfahrens für Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterbauteilen, und
- 15 eine schematische Schnittdarstellung eines Leiterrahmenverbunds für die Herstellung von Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterbauteilen.
-
In 1 ist ein Ausführungsbeispiel eines optoelektronischen Halbleiterbauteils 1 illustriert. Das Halbleiterbauteil 1 umfasst einen Leiterrahmen 20, der aus einem ersten Leiterrahmenteil 21 und einem zweiten Leiterrahmenteil 22 zusammengesetzt ist. Das erste Leiterrahmenteil 21 weist einen Bereich reduzierter Dicke auf. Dieser Bereich bildet einen Montagebereich 24. In dem Montagebereich 24 ist ein Halbleiterchip 3, bevorzugt ein Leuchtdiodenchip, angebracht. Eine Chipoberseite 30 des Halbleiterchips 3 ist dem Montagebereich 24 abgewandt. Eine elektrische Kontaktierung des Halbleiterchips 3 erfolgt über das erste Leiterrahmenteil 21 und mittels einer elektrischen Leitung 5 hin zu dem zweiten Leiterrahmenteil 22. Das Halbleiterbauteil 1 ist an einer Bodenseite 11 oberflächenmontierbar, etwa mittels Löten.
-
Der Halbleiterchip 3 ist in einem Vergusskörper 4 eingebettet. Der Vergusskörper 4 verbindet die Leiterrahmenteile 21, 22 fest miteinander. Bevorzugt schließt eine Oberseite 40 des Vergusskörpers 4 bündig mit der Chipoberseite 30 sowie mit einem Anschlussbereich 25 an dem zweiten Leiterrahmenteil 22 ab. Somit kann die elektrische Leitung 5 im Wesentlichen parallel zum Montagebereich 24 verlaufen. Zur elektrischen Kontaktierung des Halbleiterchips 3 kann damit auf elektrische Durchkontaktierungen verzichtet werden.
-
Am Montagebereich 24 weist das erste Leiterrahmenteil 21 eine relativ geringe reduzierte Dicke D1 auf. Eine Gesamtdicke D2 der Leiterrahmenteile 21, 22 liegt ungefähr beim 3-Fachen der reduzierten Dicke D1.
-
Es ist möglich, dass an Kanten und/oder an Eckbereichen an der Bodenseite 11 des Halbleiterbauteils 1 die Leiterrahmenteile 21, 22 je eine Ausnehmung 8 aufweisen. Die Ausnehmung 8 kann frei von dem Vergusskörper 4 sein. Die Bodenseite 11 liegt einer Emissionsseite 12 gegenüber, wobei bevorzugt die Chipoberseite 30 in der Emissionsseite 12 liegt.
-
Beim Ausführungsbeispiel der 2 befinden sich drei der Halbleiterchips 3 auf dem ersten Leiterrahmenteil 21. Einer der Halbleiterchips 3 ist bevorzugt zur Erzeugung von rotem Licht, ein weiterer zur Erzeugung von grünem Licht und ein dritter der Halbleiterchips 3 zur Erzeugung von blauem Licht eingerichtet. Bevorzugt sind die Halbleiterchips 3 allesamt gleich hoch. Der Vergusskörper, in dem die Halbleiterchips 3 eingebettet sind, ist zur Vereinfachung der Darstellung in 2 nicht gezeichnet.
-
Die Halbleiterchips 3 sind je mit einer der insgesamt drei elektrischen Leitungen 5 angeschlossen und über diese Leitungen 5 mit den Leiterrahmenteilen 22, 23, 23' elektrisch leitend verbunden. Die Leiterrahmenteile 21, 22, 23, 23' formen insgesamt von der Emissionsseite 12 her gesehen einen wannenartigen Bereich, in dem sich die Halbleiterchips 3 befinden, siehe 2A.
-
In 2B ist zu erkennen, dass das Halbleiterbauteil 21 mit den Halbleiterchips 3 an der Bodenseite 11 näherungsweise quadratisch geformt ist. Die anderen Leiterrahmenteile 22, 23, 23' sind L-förmig oder rechteckig gestaltet und liegen an Ecken der Bodenseite 11. Ferner sind die Leiterrahmenteile 21, 22, 23, 23' auch von der Bodenseite 11 her teilweise geätzt und damit von der Bodenseite 11 her teilweise gedünnt.
-
Beim Ausführungsbeispiel der 3 sind die Halbleiterchips 3 linienförmig angeordnet, anders als bei der dreieckförmigen Anordnung der 2. Wie in 3A illustriert, kann das erste Leiterrahmenteil 21 die Halbleiterchips 3 U-förmig umgeben. Die weiteren Leiterrahmenteile 22, 23, 23' sind in Draufsicht gesehen L-förmig oder näherungsweise rechteckig geformt und über die Leitungen 5 mit dem zugehörigen Halbleiterchip 3 verbunden, siehe 3A.
-
Von der Bodenseite 11 her, siehe 3B, ist das Leiterrahmenteil 21 rechteckig gestaltet und die übrigen Leiterrahmenteile 22, 23, 23', die kleiner sind, haben jeweils eine quadratische Form.
-
Bevorzugt befindet sich wie auch in allen anderen Ausführungsbeispielen an der Emissionsseite 12 und/oder an der Bodenseite 11 der Leiterrahmenteile 21, 22, 23, 23' eine Markierung 35. Die Markierung 35 ist beispielsweise mittels Ätzen, Stanzen oder Laserschreiben erzeugt. Über die Markierung 35 ist es möglich, die Halbleiterbauteile 1 auch während eines Herstellungsverfahrens individuell nachzuverfolgen und Kenndaten auf den Halbleiterbauteilen 1 anzugeben. Bei den Kenndaten handelt es sich zum Beispiel um einen im erzeugten Farbort.
-
Ferner ist in 3 gezeigt, dass während des Herstellens benachbarte Leiterrahmen 20 über Verbindungsstege 26 miteinander verbunden sind. Über die Verbindungsstege 26 lässt sich ein Leiterrahmenverbund 2 aufbauen, siehe auch 14. Im fertigen Halbleiterbauteil 1 sind die in 3 angedeuteten Verbindungsstege 26 bevorzugt nicht mehr vorhanden, sodass die Leiterrahmenteile 21, 22, 23, 23' und damit der Leiterrahmen 20 je bündig mit Seitenflächen des Vergusskörpers 4 abschließen. Der Leiterrahmen 20 überragt den Vergusskörpers 4 somit bevorzugt nicht.
-
Eine Querausdehnung x des Halbleiterbauteils 1 liegt beispielsweise bei mindestens 0,5 mm oder 0,8 mm und/oder bei höchstens 4 mm oder 3 mm oder 1,5 mm. Eine Längsausdehnung y liegt zum Beispiel bei mindestens 0,8 mm oder 1 mm und/oder bei höchstens 8 mm oder 5 mm oder 2 mm. Entsprechendes kann für alle anderen Ausführungsbeispiele gelten.
-
Die Halbleiterchips 3, die auch eine Mischung von lichtemittierenden Halbleiterchips und Detektorchips sein können, sind beispielsweise mittels Löten oder elektrisch leitfähigem Kleben an dem ersten Leiterrahmenteil 21 befestigt. Die elektrischen Leitungen 5 sind beispielsweise lithografisch erzeugt, etwa durch das Strukturieren einer Saatschicht und nachfolgend galvanischem Abscheiden eines Metalls für die Leitungen 5.
-
Gemäß 4 ist der Vergusskörper 4 lichtdurchlässig. Die Halbleiterchips 3 sind zentral in dem Halbleiterbauteil 1 angeordnet. Die Leiterrahmenteile 21, 22, 23, 23' befinden sich je an Ecken des Halbleiterbauteils 1. Das erste Leiterrahmenteil 21 ist von der Bodenseite 11 her gesehen L-förmig, die übrigen Leiterrahmenteile 22, 23, 23' näherungsweise quadratisch und erheblich kleiner.
-
In 5 ist illustriert, dass eine Vielzahl der Halbleiterchips 3 über die lediglich zwei Leiterrahmenteile 21, 22 matrixförmig angeordnet ist. Die Halbleiterchips 3 sind elektrisch parallel geschaltet. Die Leitungen 5 sind an das L-förmige zweite Leiterrahmenteil 22 angeschlossen. Der Vergusskörper ist zur Vereinfachung der Darstellung in 5 nicht illustriert.
-
Beim Ausführungsbeispiel der 6 sind die drei Halbleiterchips 3 über eine einzige Leitung 5 mit dem zweiten Leiterrahmenteil 22 elektrisch verbunden. Wiederum ist in 6 der Vergusskörper nicht gezeichnet. Die Leitung 5 weist dazu zwei Y-Verzweigungen auf, kann alternativ aber auch sternförmig gestaltet sein.
-
Ferner ist der 6 zu entnehmen, dass die Leiterrahmenteile 21, 22 im Bereich der Verbindungsstege 26 von der Bodenseite 11 her gedünnt sind, sich jedoch bis an die Emissionsseite 12 erstrecken können.
-
In 7 ist illustriert, dass der Halbleiterchip 3 mit einem Überstand P über den Montagebereich 24 übersteht. Damit ist insgesamt eine Platzersparnis erzielbar.
Herstellungsbedingt ist ein minimaler Abstand zwischen den Leiterrahmenteilen 21, 22 nicht zu unterschreiten. Der minimale Abstand liegt, abhängig von der vollen Dicke D2 der Leiterrahmenteile 21, 22, um 0,2 mm. Ein Abstand W des Halbleiterchips 3 von dem zweiten Leiterrahmenteil 22 liegt beispielsweise bei lediglich 50 µm und damit bei ungefähr einem Viertel des minimalen Abstands zwischen Leiterrahmenteilen 21, 22. Damit kann der Montagebereich 24 entsprechend kleiner gestaltet werden. Der Überstand P liegt bevorzugt bei höchstens 40 % einer Kantenlänge E der Chipoberseite 30.
-
In 8 ist illustriert, dass sich der Halbleiterchip 3 in einer Wanne 28 befindet, die als Reflektor gestaltet ist. Die Wanne 28 ist von einem Wall 27 im Wesentlichen ringsum umgeben. Der Wall 27 weist die volle Dicke D2 auf. Um einen Kurzschluss des ersten Leiterrahmenteils 21 mit der Leitung 5 zu verhindern, weist der Wall 27 hin zum zweiten Leiterrahmenteil 22 eine Aussparung 29 auf. Die Aussparung 29 reicht bevorzugt bis zum Montagebereich 24.
-
In 9 ist illustriert, dass der Halbleiterchip 3 alle elektrischen Anschlüsse an der Chipoberseite 30 aufweisen kann. Eine elektrische Kontaktierung erfolgt über mehrere der Leitungen 5.
-
Gemäß 10 befinden sich die Halbleiterchips 3a, 3b auf mehreren ersten Leiterrahmenteilen 21, 21'. Bei dem Halbleiterchip 3a handelt es sich beispielsweise um einen LED-Chip. Der Halbleiterchip 3b kann ein Chip zum Schutz vor Schäden durch elektrostatische Entladung, kurz ESD-Chip, sein. In diesem Fall sind die Halbleiterchips 3a, 3b beispielsweise über eine der Leitungen 5 verbunden, in 10 gestrichelt gezeichnet.
-
In den 11A, 11B sind Schritte zum Herstellen des Vergusskörpers 4 dargestellt. Gemäß 11A wird der Vergusskörper 4 über folienunterstütztes Spritzen oder Spritzpressen erzeugt. Dabei dichtet eine Spritzfolie 44a die Anschlussbereiche 25 sowie die Chipoberseiten 30 ab. Ein Höhenüberstand H der Leiterrahmenteile 21, 22 über die Chipoberseite 30 beträgt dabei höchstens 20 µm und ist möglichst gering. Der Höhenüberstand H wird durch die Spritzfolie 44a ausgeglichen. Die Oberseite 40 des Vergusskörpers 4 läuft im Querschnitt gesehen gerade von der Chipoberseite 30 hin zu den Leiterrahmenteilen 21, 22. Hin zur Bodenseite 11 erfolgt eine Abdichtung über eine weitere Spritzfolie 44b.
-
Wie auch in allen Ausführungsbeispielen ist es möglich, dass zumindest das erste Leiterrahmenteil 21 vollständig oder teilweise mit einer reflektierenden Beschichtung 43 versehen ist. Damit kann eine Reflektivität insbesondere für blaues Licht erhöht werden, da die Leiterrahmenteile 21, 22 beispielsweise aus Kupfer oder einer Kupferlegierung sind, welche blaues Licht nur relativ schlecht reflektiert.
-
Gemäß 11B wird der Vergusskörper 4 über Gießen, englisch casting, erzeugt. An der Oberseite 40 bilden sich Minisken aus, bedingt durch eine Benetzung und Oberflächenspannung eines Materials des Vergusskörpers 4. Damit kann sich der Vergusskörper 4 ausgehend von der Chipoberseite 30 zuerst verdünnen und dann hoch zur Emissionsseite 12 mit dem Anschlussbereich 25 ziehen.
-
Beim Ausführungsbeispiel der 11C ist die Oberseite 40 parallel zum Montagebereich 24 orientiert. Dadurch kann hin zum zweiten Leiterrahmenteil 22 an dem Anschlussbereich 25 eine Stufe in der Leitung 5 ausgebildet werden. Diese Stufe weist jedoch nur eine geringe Höhe auf. Da das Leiterrahmenteil 22 auch an den Seitenflächen elektrisch leitend ist, gefährdet eine solche Stufe jedoch im Regelfall nicht die elektrische Kontaktierung. Solche Stufen sind in den 11A und 11B jeweils vermieden.
-
Wie auch in allen Ausführungsbeispielen ist es als Option möglich, dass Seitenflächen des Halbleiterchips 3 mit einem transparenten Verguss 42 versehen sind. Über den transparenten Verguss 42 ist eine gerichtetere Abstrahlung weg von dem Montagebereich 24 möglich, insbesondere falls der Halbleiterchip 3 über ein lichtdurchlässiges Substrat verfügt. Der Vergusskörper 4 ist in diesem Fall bevorzugt reflektierend gestaltet, zum Beispiel weiß.
-
In 12 ist gezeigt, dass an der Chipoberseite 30 ein Leuchtstoffkörper 7 aufgebracht ist. Der Leuchtstoffkörper 7 schließt bündig mit dem Vergusskörper 40 ab. Damit erstreckt sich die Leitung 5 zum Teil über den Leuchtstoffkörper 7. Eine elektrische Kontaktierung zum Halbleiterchip 3 erfolgt über eine elektrische Durchkontaktierung 57 durch den Leuchtstoffkörper 7 hindurch. Die Durchkontaktierung 57 ist in Richtung senkrecht zum Montagebereich 24 allerdings vergleichsweise kurz und damit relativ kosteneffizient herstellbar.
-
Optional, wie auch in allen Ausführungsbeispielen, befindet sich an dem ersten Leiterrahmenteil 21 stellenweise eine elektrische Isolierschicht 75. Eine solche Isolierschicht 75 kann insbesondere die Aussparung 29 der 8 ersetzen. Damit kann die Isolierschicht 75 den Wall 27 teilweise oder vollständig bedecken.
-
Demgegenüber überragt der Leuchtstoffkörper 7 der 13A den Vergusskörper 4. Abweichend von der Darstellung kann sich der Leuchtstoffkörper 7 auch auf die Oberseite 40 des Vergusskörpers 4 erstrecken. Der Leuchtstoffkörper 7 überragt auch die Leitung 5 und kann sich wie in der Darstellung der 13B auch auf die Oberseite 40 des Vergusskörpers 4 erstrecken. Optional bedeckt der Leuchtstoffkörper 7 die Leitung 5 und/oder den Anschlussbereich 25, in 13B gestrichelt angedeutet.
-
In 14 ist ein Herstellungsverfahren illustriert. Gemäß 14A wird ein Leiterrahmenverbund 2 mit einer Vielzahl der Leiterrahmen 20 mit jeweils zum Beispiel zwei Leiterrahmenteilen 21, 22 bereitgestellt. Die Leiterrahmen 20 weisen je einen Anschlussbereich 25 mit der vollen Dicke D2 auf sowie mehrere Podeste 62, ebenfalls mit der vollen Dicke D2. Zudem ist pro Leiterrahmen 20 ein Montagebereich 24 mit der reduzierten Dicke D1 vorhanden.
-
Benachbarte Leiterrahmen 20 sind über die Verbindungsstege 26 miteinander verbunden und damit mechanisch integriert.
-
Abweichend von der Darstellung in 14 können auch diagonal verlaufende Verbindungsstege 26' vorhanden sein, in 14A schematisch als Strichlinie symbolisiert. Über solche Verbindungsstege 26' ist der Leiterrahmenverbund 2 insgesamt einstückig gestaltbar.
-
Gemäß 14 befindet sich eines der Podeste 62 auf dem ersten Leiterrahmenteil 21 und zwei der Podeste 62 auf dem zweiten Leiterrahmenteil 22. Abweichend hiervon können auch mehrere der Podeste 62 an dem ersten Leiterrahmenteil 21 angebracht sein.
-
Im Verfahrensschritt der 14B werden die Leiterrahmen 20 jeweils mit einem der Halbleiterchips 3 bestückt. Anschließend wird der Vergusskörper 4 erstellt, siehe 14C. Nach dem Erstellen des Vergusskörpers 4 werden die Verbindungsstege 26 von der Bodenseite 11 her zertrennt, sodass Unterbrechungen 59 resultieren und die Leiterrahmen 20 elektrisch voneinander getrennt werden.
-
Das Trennen der Leiterrahmen 20 ist gemäß 14 auf einzelne Leiterrahmen 20 bezogen. Abweichend hiervon können auch Gruppen von Leiterrahmen 20 zusammengeschaltet bleiben.
-
Im Schritt der 14D werden die Leitungen 5 und auch elektrische Verdrahtungen 6 erstellt. Dies erfolgt in einem gemeinsamen Schritt und die Leitungen 5 sind bevorzugt genauso aufgebaut wie die Verdrahtungen 6. Die Verdrahtungen 6 befinden sich an der Oberseite 40 des Vergusskörpers 4, wie die Leitungen 5, und verlaufen mit diesen in einer gemeinsamen Ebene.
-
Längs von Zeilen und Spalten können über die Verdrahtungen 6 zusammen mit den zugehörigen Leiterrahmenteilen 22 damit durchgehende elektrische Verbindungen erstellt werden. Über die Podeste 62 an den ersten Leiterrahmenteilen 21 kann eine spaltenweise Verschaltung erfolgen. Dabei liegen die Podeste 62 an den ersten Leiterrahmenteilen 21 in Links-Rechts-Richtung zwischen den Podesten 62 der zweiten Leiterrahmenteile 22, sodass Kurzschlüsse vermieden werden. Ein einzelnes, individuelles Testen der Leiterrahmen 20 und der zugehörigen Halbleiterchips 3 erfolgt dann über Testkontakte 91, 92 für Zeilen und Spalten.
-
Abweichend von 14 kann das Erzeugen der Unterbrechungen 59 auch erst nach dem Erstellen der Leitungen 5 und der Verdrahtungen 6 erfolgen.
-
In 15 ist illustriert, dass die Verdrahtung 6 für die Zeilentestkontakte 91 die zweiten Leiterrahmenteile 22 einbindet. Diese Verdrahtungen 6, 91 verlaufen in 15 von links nach rechts, genauso wie in 14D. Die Verdrahtungen 6 für die Spaltentestkontakte 92 verlaufen in 15 senkrecht zur Zeichenebene und in 14D von oben nach unten.
-
Durch die Verwendung der halbgeätzten Leiterrahmen in Verbindung mit den Verdrahtungen 6 lassen sich somit zwei Verdrahtungsebenen realisieren, einerseits an der Bodenseite 11 über die Leiterrahmenteile 21, 22 und andererseits an der Emissionsseite 12 über die Podeste 62 zusammen mit den Verdrahtungen 6. Somit können insbesondere Bonddrähte entfallen. Durchkontaktierungen können demnach durch das Halbätzen und das damit verbundene Erstellen der Podeste 62 ersetzt werden.
-
In 16A ist der Halbleiterchip 3 durch den Leuchtstoffkörper 7 hindurch angeschlossen. Dabei kann der Leuchtstoffkörper 7 und/oder der Vergusskörper 4 an der Emissionsseite 12 bündig mit der Leiterbahn 5 abschließen. Die Durchkontaktierungen 57 können unterschiedlich tief reichen, wobei die Durchkontaktierung 57 an dem zweiten Leiterrahmenteil 22 optional ist. Die Durchkontaktierung 57 zur Chipoberseite 30 verläuft durch den Leuchtstoffkörper 7.
-
In 16B befindet sich die Durchkontaktierung 57 zur Chipoberseite 30 neben dem Leuchtstoffkörper 7 in dem Vergusskörper 4. Ferner überragt die Leiterbahn 5 den Leuchtstoffkörper 7 und den Vergusskörper 4. Letzteres ist genauso im Beispiel der 16A möglich.
-
Beim Beispiel der 16C befindet sich der Leuchtstoffkörper 7 als bevorzugt durchgehende Schicht über der Leiterbahn 5, dem Halbleiterchip 3 und dem Vergusskörper 4. Optional ist die Durchkontaktierung 57, insbesondere durch den Vergusskörper 4, vorhanden. Ferner ist es möglich, dass der Leuchtstoffkörper 7 auf den Vergusskörper 4 begrenzt ist und die Leiterrahmenteile 21, 22 vollständig oder teilweise frei lässt, anders als in 16C gezeichnet.
-
Die in den Figuren gezeigten Komponenten folgen, sofern nicht anders kenntlich gemacht, bevorzugt in der angegebenen Reihenfolge jeweils unmittelbar aufeinander. Sich in den Figuren nicht berührende Schichten sind bevorzugt voneinander beabstandet. Soweit Linien parallel zueinander gezeichnet sind, sind die entsprechenden Flächen bevorzugt ebenso parallel zueinander ausgerichtet. Ebenfalls, soweit nicht anders kenntlich gemacht, sind die relativen Positionen der gezeichneten Komponenten zueinander in den Figuren korrekt wiedergegeben.
-
Die hier beschriebene Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
-
Bezugszeichenliste
-
- 1
- optoelektronisches Halbleiterbauteil
- 11
- Bodenseite
- 12
- Emissionsseite
- 2
- Leiterrahmenverbund
- 20
- Leiterrahmen
- 21
- erstes Leiterrahmenteil
- 22
- zweites Leiterrahmenteil
- 23
- drittes Leiterrahmenteil
- 23'
- weiteres Leiterrahmenteil
- 24
- Montagebereich
- 25
- Anschlussbereich
- 26
- Verbindungssteg
- 27
- Wall
- 28
- Wanne
- 29
- Aussparung
- 3
- optoelektronischer Halbleiterchip
- 30
- Chipoberseite
- 35
- Markierung
- 4
- Vergusskörper
- 40
- Oberseite des Vergusskörpers
- 42
- transparenter Verguss
- 43
- reflektierende Beschichtung
- 44
- Spritzfolie
- 5
- elektrische Leitung
- 57
- elektrische Durchkontaktierung
- 59
- Unterbrechung
- 6
- elektrische Verdrahtung zwischen den Leiterrahmen
- 62
- Podest für die Verdrahtung
- 7
- Leuchtstoffkörper
- 75
- elektrische Isolationsschicht
- 8
- Ausnehmung
- 91
- Testkontakt für Zeilen
- 92
- Testkontakt für Spalten
- D1
- reduzierte Dicke des Leiterrahmens
- D2
- volle Dicke des Leiterrahmens
- E
- Kantenlänge der Chipoberseite
- H
- Höhenüberstand
- P
- seitlicher Überstand
- W
- Abstand
- x
- Querausdehnung
- y
- Längsausdehnung