ALLGEMEINER STAND DER TECHNIKGENERAL STATE OF THE ART
Halbleitervorrichtungen werden in vielerlei elektronischen Anwendungen, wie beispielsweise Personal Computern, Mobiltelefonen, Digitalkameras und anderen elektronischen Ausrüstungen, verwendet. Halbleitervorrichtungen werden typischerweise durch aufeinanderfolgendes Abscheiden von isolierenden oder dielektrischen Schichten, leitfähigen Schichten und halbleitenden Schichten aus Material über einem Halbleitersubstrat und Strukturieren der verschiedenen Materialschichten unter Verwendung von Lithographie zum Bilden von Schaltungsbauelementen und Elementen darauf hergestellt. Auf einem einzigen Halbleiter-Wafer werden typischerweise Dutzende oder Hunderte von integrierten Schaltungen hergestellt. Die einzelnen Dies werden durch Sägen der integrierten Schaltungen entlang von Ritzrahmen vereinzelt. Die einzelnen Dies werden dann getrennt, in Multichip-Modulen oder in anderen Arten von Packages untergebracht.Semiconductor devices are used in a wide variety of electronic applications such as personal computers, cell phones, digital cameras, and other electronic equipment. Semiconductor devices are typically fabricated by sequentially depositing insulating or dielectric layers, conductive layers, and semiconducting layers of material over a semiconductor substrate and patterning the various layers of material using lithography to form circuit components and elements thereon. Dozens or hundreds of integrated circuits are typically fabricated on a single semiconductor wafer. The individual dies are separated by sawing the integrated circuits along scoring frames. The individual dies are then placed separately, in multichip modules or in other types of packages.
Die Halbleiterbranche ist aufgrund ständiger Verbesserungen bei der Integrationsdichte von einer Vielzahl von elektronischen Bauelementen (z. B. Transistoren, Dioden, Widerständen, Kondensatoren usw.) schnell gewachsen. Diese Verbesserung bei der Integrationsdichte beruht größtenteils auf wiederholten Verringerungen der Mindestmerkmalsgröße (z. B. Schrumpfen des Halbleiter-Prozessknotens zum Sub-2onm-Knoten), wodurch mehr Bauelemente in einer gegebenen Fläche integriert werden können. Da in letzter Zeit die Nachfrage nach Miniaturisierung, höherer Geschwindigkeit und höherer Bandbreite sowie nach niedrigerem Leistungsverbrauch und kürzerer Latenzzeit gestiegen ist, besteht ein zunehmender Bedarf an kleineren und kreativeren Techniken zum Unterbringen von Packages für Halbleiter-Dies.The semiconductor industry has grown rapidly due to constant improvements in the integration density of a wide variety of electronic components (e.g., transistors, diodes, resistors, capacitors, etc.). This improvement in integration density is largely due to repeated reductions in minimum feature size (e.g., shrinking the semiconductor process node to the sub-2onm node), which allows more devices to be integrated in a given area. As the demand for miniaturization, higher speed and higher bandwidth, lower power consumption and lower latency has increased recently, there is an increasing need for smaller and more creative techniques for packaging semiconductor dies.
Mit dem zunehmenden Fortschritt bei den Halbleitertechnologien sind gestapelte Halbleitervorrichtungen, z. B. dreidimensionale integrierte Schaltungen (3DICs), als eine wirksame Alternative in Erscheinung getreten, um die physische Größe von Halbleitervorrichtungen weiter zu verringern. In einer gestapelten Halbleitervorrichtung werden aktive Schaltungen, wie beispielsweise Logik, Speicher, Prozessorschaltungen und dergleichen auf unterschiedlichen Halbleiter-Wafern hergestellt. Zwei oder mehr Halbleiter-Wafer können aufeinander eingerichtet oder gestapelt werden, um den Formfaktor der Halbleitervorrichtung weiter zu reduzieren. Package-on-Package-Vorrichtungen (POP) sind ein Typ von 3DICs, bei dem Dies in Packages untergebracht werden und dann mit einem oder mehreren anderen in ein Package integrierten Dies in einem Package untergebracht werden. Chip-on-Package-Vorrichtungen (COP) sind ein anderer Typ von 3DICs, bei dem Dies in Packages untergebracht werden und dann mit einem oder mehreren anderen Dies in einem Package untergebracht werden.With the increasing advancement in semiconductor technologies, stacked semiconductor devices, e.g. Three-dimensional integrated circuits (3DICs) have emerged as an effective alternative to further reduce the physical size of semiconductor devices. In a stacked semiconductor device, active circuits such as logic, memories, processor circuits and the like are fabricated on different semiconductor wafers. Two or more semiconductor wafers can be arranged or stacked on top of each other to further reduce the form factor of the semiconductor device. Package-on-Package (POP) devices are a type of 3DIC in which dies are packaged and then packaged with one or more other packaged dies. Chip-on-Package (COP) devices are another type of 3DIC in which dies are packaged and then packaged with one or more other dies.
Die US 2017/ 0 141 053 A1 beschreibt die Herstellung eines IC-Package, wobei ein IC-Die neben einer leitfähigen Säule auf einen Träger aufgebracht und verkapselt wird. Zum Stand der Technik wird ferner auf die US 2017 / 0 005 052 A1 , die US 2013 / 0 270 685 A1 und die US 2017 / 0 154 862 A1 verwiesen.The US 2017/0 141 053 A1 describes the production of an IC package, in which an IC die is applied to a carrier and encapsulated next to a conductive column. The prior art is also referred to US 2017/0 005 052 A1 , the US 2013/0 270 685 A1 and the US 2017/0 154 862 A1 referenced.
FigurenlisteFigure list
Gesichtspunkte der vorliegenden Offenbarung sind bei der Lektüre der folgenden detaillierten Beschreibung im Zusammenhang mit den begleitenden Figuren am besten verständlich. Es sei erwähnt, dass verschiedene Merkmale gemäß der Standardpraxis in der Branche nicht maßstabsgetreu sind. Tatsächlich kann es sein, dass die Abmessungen der verschiedenen Merkmale der Verständlichkeit der Erörterung halber beliebig vergrößert oder verkleinert wurden.
- 1 bis 8 sind Querschnittsansichten von verschiedenen Verarbeitungsschritten, während der Herstellung von integrierten Schaltungs-Dies gemäß einigen Ausführungsformen.
- 9 bis 15, 16A, 16B, 17, 18A, 18B, 19A, 19B, 20A und 20B sind Querschnittsansichten von verschiedenen Verarbeitungsschritten während der Herstellung von integrierten Schaltungs-Packages gemäß einigen Ausführungsformen.
- 21 bis 14, 25A, 25B und 26 sind Querschnittsansichten von verschiedenen Verarbeitungsschritten während der Herstellung von integrierten Schaltungs-Packages gemäß einigen Ausführungsformen.
- 27 ist ein Ablaufdiagramm, das ein Verfahren zum Bilden eines integrierten Schaltungs-Packages gemäß einigen Ausführungsformen veranschaulicht.
- 28 ist ein Ablaufdiagramm, das ein Verfahren zum Bilden eines integrierten Schaltungs-Packages gemäß einigen Ausführungsformen veranschaulicht.
Aspects of the present disclosure can best be understood from a reading of the following detailed description in conjunction with the accompanying figures. It should be noted that various features are not to scale according to standard industry practice. Indeed, the various features may have been enlarged or reduced in size arbitrarily for clarity of discussion. - 1 to 8th 13 are cross-sectional views of various processing steps during the manufacture of integrated circuit dies in accordance with some embodiments.
- 9 to 15th , 16A , 16B , 17th , 18A , 18B , 19A , 19B , 20A and 20B 13 are cross-sectional views of various processing steps during the manufacture of integrated circuit packages in accordance with some embodiments.
- 21 to 14th , 25A , 25B and 26th 13 are cross-sectional views of various processing steps during the manufacture of integrated circuit packages in accordance with some embodiments.
- 27 FIG. 3 is a flow diagram illustrating a method of forming an integrated circuit package in accordance with some embodiments.
- 28 FIG. 3 is a flow diagram illustrating a method of forming an integrated circuit package in accordance with some embodiments.
DETAILLIERTE BESCHREIBUNGDETAILED DESCRIPTION
Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Ausführung verschiedener Merkmale der Erfindung bereit. Spezifische Beispiele von Bauteilen und Anordnungen sind in der Folge beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dabei handelt es sich selbstverständlich lediglich um Beispiele. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt gebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sein können, derart dass es sein kann, dass das erste und das zweite Merkmal nicht in direktem Kontakt stehen. Zusätzlich kann die vorliegende Offenbarung Bezugsziffern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient den Zwecken der Einfachheit und Deutlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Ausgestaltungen vor.The following disclosure provides many different embodiments or examples for practicing various features of the invention. Specific examples of components and arrangements are described below to simplify the present disclosure. Of course, these are only Examples. For example, the formation of a first feature over or on a second feature in the following description may include embodiments in which the first and second features are formed in direct contact, and may also include embodiments in which additional features are between the first and the second feature can be formed such that it can be that the first and the second feature are not in direct contact. In addition, the present disclosure may repeat reference numbers and / or letters in the various examples. This repetition is for the purposes of simplicity and clarity and does not per se prescribe a relationship between the various embodiments and / or configurations discussed.
Ferner können Begriffe, die eine räumliche Beziehung beschreiben, wie beispielsweise „unterhalb“, „unter“, „untere/r/s“, „über“, „obere/r/s“ und dergleichen, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) andere/n Element/en oder Merkmal/en zu beschreiben, wie in den Figuren veranschaulicht. Es wird beabsichtigt, dass Begriffe, die eine räumliche Beziehung beschreiben, zusätzlich zu der in den Figuren bildlich dargestellten Ausrichtung verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb umfassen. Die Vorrichtung kann anders (um 90 Grad gedreht oder in anderen Ausrichtungen) ausgerichtet sein und die Beschreibungen für räumliche Beziehungen, die hier verwendet werden, können ebenfalls dementsprechend ausgelegt werden.Furthermore, terms that describe a spatial relationship, such as “below”, “below”, “lower”, “above”, “upper” and the like, can be used here for the sake of simplicity of the description to describe the relationship of one element or feature to another element (s) or feature (s) as illustrated in the figures. It is intended that terms describing a spatial relationship, in addition to the orientation depicted in the figures, include various orientations of the device in use or in operation. The device may be oriented differently (rotated 90 degrees or in other orientations) and the spatial relationship descriptions used herein may be construed accordingly.
Ausführungsformen werden in Bezug auf Ausführungsformen in einem spezifischen Zusammenhang beschrieben, nämlich einem integrierten Schaltungs-Package, wie beispielsweise einem integrierten Fan-Out-Package (InFO) und einem PoP-Package, der einen InFO-Package umfasst. Es können indes auch andere Ausführungsformen auf andere elektrisch verbundene Bauelemente, die Package-on-Package-Baugruppen, Die-to-Die-Baugruppen, Wafer-to-Wafer-Baugruppen, Die-to-Substrate-Baugruppen umfassen aber nicht darauf beschränkt sind, beim Unterbringen von Packages in Baugruppen, beim Verarbeiten von Substraten, Interposern oder dergleichen oder Montieren von Eingangsbauelementen, Platten, Dies oder anderen Bauelementen oder zum Verbinden von Packages oder Montieren von Kombinationen integrierter Schaltungen irgendeiner Art oder elektrischen Bauelementen angewandt werden.Embodiments are described with respect to embodiments in a specific context, namely an integrated circuit package such as an integrated fan-out package (InFO) and a PoP package comprising an InFO package. However, other embodiments may also refer to other electrically connected components, including but not limited to package-on-package assemblies, die-to-die assemblies, wafer-to-wafer assemblies, die-to-substrate assemblies , when placing packages in assemblies, processing substrates, interposers or the like or assembling input components, plates, dies or other components or for connecting packages or assembling combinations of integrated circuits of any kind or electrical components.
Verschiedene Ausführungsformen, die hier beschrieben sind, ermöglichen das Bilden von Schutzringen um Durchkontaktierungen herum, die sich durch eine Einkapselung (wie beispielsweise eine Formmasse) eines InFO-Packages erstrecken. In einigen Ausführungsformen ermöglichen die Schutzringe die Verbesserung eines Profils von Verbindern (wie zum Beispiel Lötkontakthügel), die an den Durchkontaktierungen angebracht sind. In einigen Ausführungsformen können die Schutzringe ferner das Verhindern oder Beseitigen einer Ablösung der Einkapselung von den Durchkontaktierungen, der Ablösung eines Füllmaterials von den Verbindern, der Bildung von Rissen in der Einkapselung und/oder dem Füllmaterial, der Ausbreitung der Risse zwischen der Einkapselung und dem Füllmaterial und der Bildung von Rissen in Verbindungen, die durch die Durchkontaktierungen und die entsprechenden Verbinder beim Durchführen einer Zuverlässigkeitsprüfung eines integrierten Schaltungs-Packages und/oder während des normalen Betriebs des integrierten Schaltungs-Packages gebildet werden, ermöglichen. Verschiedene Ausführungsformen, die hier beschrieben werden, ermöglichen ferner die Verringerung der Anzahl der Herstellungsschritte und der Herstellungskosten für die Bildung integrierter Schaltung-Packages.Various embodiments described herein enable guard rings to be formed around vias that extend through an encapsulation (such as a molding compound) of an InFO package. In some embodiments, the guard rings enable a profile of connectors (such as solder bumps) attached to the vias to be enhanced. In some embodiments, the guard rings may further prevent or eliminate peeling of the encapsulation from the vias, the peeling of a filler material from the connectors, the formation of cracks in the encapsulation and / or the filler material, the propagation of the cracks between the encapsulation and the filler material and the formation of cracks in connections that may be formed by the vias and corresponding connectors when performing reliability testing of an integrated circuit package and / or during normal operation of the integrated circuit package. Various embodiments described herein also enable the number of manufacturing steps and manufacturing costs for forming integrated circuit packages to be reduced.
1 bis 8 sind Querschnittsansichten von verschiedenen Verarbeitungsschritten, während der Herstellung von integrierten Schaltungs-Dies (IC-Dies) gemäß einigen Ausführungsformen. Unter Bezugnahme auf 1 ist ein Abschnitt eines Werkstücks 100 veranschaulicht, das Die-Gebiete 101 aufweist, die durch Ritzrahmen 103 getrennt sind (die auch als Dicing-Rahmen oder Dicing-Strecken bezeichnet werden). Wie in der Folge mit mehr Details beschrieben, erfolgt das Dicing des Werkstücks 100 entlang der Ritzrahmen 103, um einzelne integrierte Schaltungs-Dies (wie beispielsweise die integrierten Schaltungs-Dies 801, die in 8 veranschaulicht sind) zu bilden. In einigen Ausführungsformen umfasst das Werkstück 100 ein Substrat 105, eine oder mehrere aktive und/oder passive Vorrichtungen 107 auf dem Substrat 105 und eine oder mehrere Metallisierungsschichten 109 über dem Substrat 105. 1 to 8th 13 are cross-sectional views of various processing steps during the manufacture of integrated circuit dies (IC dies) in accordance with some embodiments. With reference to 1 is a section of a workpiece 100 illustrates the Die-Territories 101 has, by scoring frame 103 are separate (also known as dicing frames or dicing lines). As described in more detail below, the workpiece is diced 100 along the scoring frame 103 to single integrated circuit dies (such as the integrated circuit dies 801 , in the 8th illustrated). In some embodiments, the workpiece comprises 100 a substrate 105 , one or more active and / or passive devices 107 on the substrate 105 and one or more metallization layers 109 above the substrate 105 .
In einigen Ausführungsformen kann das Substrat 105 aus Silizium gebildet sein, obgleich es auch aus anderen Elementen der Gruppe III, der Gruppe IV und/oder der Gruppe V, wie beispielsweise Silizium, Germanium, Gallium, Arsen und Kombinationen davon, gebildet werden kann. Das Substrat 105 kann auch die Form eines Silicon-on-Insulator (SOI) annehmen. Das SOI-Substrat kann eine Schicht aus Halbleitermaterial (z. B. Silizium, Germanium und/oder dergleichen) umfassen, die auf einer Isolationsschicht (z. B. vergrabenes Oxid und/oder dergleichen) gebildet ist, die auf einem Siliziumsubstrat gebildet ist. Darüber hinaus können andere Substrate verwendet werden, die mehrschichtige Substrate, Gradient-Substrate, Substrate mit Hybridorientierung, irgendwelche Kombinationen davon und/oder dergleichen umfassen. In einigen Ausführungsformen können die einen oder mehreren aktiven und/oder passiven Vorrichtungen 107 verschiedene n-Typ-Metalloxidhableiter-(NMOS) und/oder p-Typ-Metalloxidhalbleitervorrichtungen (PMOS), wie beispielsweise Transistoren, Kondensatoren, Widerstände, Dioden, Photodioden, Sicherungen und/oder dergleichen, umfassen.In some embodiments, the substrate 105 be formed from silicon, although it can also be formed from other Group III, Group IV, and / or Group V elements such as silicon, germanium, gallium, arsenic, and combinations thereof. The substrate 105 can also take the form of a silicon-on-insulator (SOI). The SOI substrate may include a layer of semiconductor material (e.g., silicon, germanium, and / or the like) formed on an isolation layer (e.g., buried oxide and / or the like) formed on a silicon substrate. In addition, other substrates can be used including multilayer substrates, gradient substrates, hybrid-oriented substrates, any combinations thereof, and / or the like. In some embodiments, the one or more active and / or passive devices 107 various n-type metal oxide semiconductor (NMOS) and / or p-type metal oxide semiconductor (PMOS) devices such as transistors, capacitors, resistors, diodes, photodiodes, fuses, and / or the like.
Die eine oder die mehreren Metallisierungsschichten 109 können eine dielektrische Zwischenschicht (Inter-Layer Dielectric - ILD)/Schichten aus Zwischenmetall-Dielektrikum (Inter-Metal Dielectric - IMDs) umfassen, die über dem Substrat 105 gebildet sind. Die ILD/IMDs können zum Beispiel aus einem Low-K-Dielektrikum, wie beispielsweise Phosphorsilikatglas (PSG), Borphosphosilikatglas (BPSG), FSG, SiOxCy, Spin-On-Glas, Spin-On-Polymeren, Siliziumkohlenstoffmaterial, Verbindungen davon, Verbundstoffe davon, Kombinationen davon oder dergleichen, durch irgendein geeignetes im Fach bekanntes Verfahren, wie beispielsweise chemische Gasphasenabscheidung (Chemical Vapor Deposition - CVD), plasmaunterstützte CVD (PECVD), eine Kombination davon oder dergleichen, gebildet werden. In einigen Ausführungsformen können Zusammenschaltungsstrukturen (nicht gezeigt) in den ILD/IMDs unter Verwendung von zum Beispiel einem Damascene-Prozess, einem Dual-Damascene-Prozess oder dergleichen gebildet werden. In einigen Ausführungsformen können Zusammenschaltungsstrukturen Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Tantal, Aluminium oder dergleichen, umfassen. In einigen Ausführungsformen können die Zusammenschaltungsstrukturen elektrische Verbindungen zwischen der einen oder den mehreren aktiven und/oder passiven Vorrichtungen 107, die auf dem Substrat 105 gebildet sind, bereitstellen.The one or more metallization layers 109 may include an inter-layer dielectric (ILD) / layers of inter-metal dielectric (IMDs) overlying the substrate 105 are formed. The ILD / IMDs can, for example, be made of a low-K dielectric such as phosphosilicate glass (PSG), borophosphosilicate glass (BPSG), FSG, SiO x C y , spin-on glass, spin-on polymers, silicon carbon material, compounds thereof , Composites thereof, combinations thereof, or the like, can be formed by any suitable method known in the art such as chemical vapor deposition (CVD), plasma enhanced CVD (PECVD), a combination thereof, or the like. In some embodiments, interconnect structures (not shown) can be formed in the ILD / IMDs using, for example, a damascene process, a dual damascene process, or the like. In some embodiments, interconnect structures can include copper, a copper alloy, silver, gold, tungsten, tantalum, aluminum, or the like. In some embodiments, the interconnect structures can provide electrical connections between the one or more active and / or passive devices 107 that are on the substrate 105 are formed, provide.
In einigen Ausführungsformen werden Kontaktinseln 111 über der einen oder den mehreren Metallisierungsschichten 109 gebildet. Die Kontaktinseln 111 können durch eine oder mehrere Metallisierungsschichten 109 elektrisch an eine oder mehrere aktive und/oder passive Vorrichtungen 107 gekoppelt werden. In einigen Ausführungsformen können die Kontaktinseln 111 ein leitfähiges Material, wie beispielsweise Aluminium, Kupfer, Wolfram, Silber, Gold, eine Kombination davon oder dergleichen, umfassen. In einigen Ausführungsformen kann ein leitfähiges Material über der einen oder den mehreren Metallisierungsschichten 109 unter Verwendung von zum Beispiel physikalischer Gasphasenabscheidung (Physical Vapor Deposition - PVD), Atomlagenabscheidung (Atomic Layer Deposition - ALD), elektrochemischer Plattierung, stromloser Plattierung, einer Kombination davon oder dergleichen gebildet werden. Anschließend wird das leitfähige Material strukturiert, um die Kontaktinseln 111 zu bilden. In einigen Ausführungsformen kann das leitfähige Material unter Verwendung geeigneter Photolithographie- und Ätztechniken strukturiert werden. Allgemein beinhalten Photolithographietechniken das Abscheiden eines Photoresists (nicht gezeigt), das anschließend bestrahlt (belichtet) und entwickelt wird, um einen Abschnitt des Photoresists zu entfernen. Das verbleibende Photoresist schützt das darunterliegende Material, wie beispielsweise das leitfähige Material der Kontaktinseln 111, vor anschließenden Verarbeitungsschritten, wie beispielsweise dem Ätzen. Ein geeigneter Ätzprozess, wie beispielsweise ein reaktives Ionenätzen (Reactive Ion Etch - RIE) oder anderes Trockenätzen, ein isotropes oder anisotropes Nassätzen oder irgendein anderer geeigneter Ätz- oder Strukturierungsprozess können auf das leitfähige Material angewandt werden, um freiliegende Abschnitte des leitfähigen Materials zu entfernen und die Kontaktinseln 111 zu bilden. Anschließend kann das Photoresist zum Beispiel unter Verwendung eines Veraschungsprozesses, auf den ein Nassreinigungsprozess folgt, entfernt werden.In some embodiments, contact pads are made 111 over the one or more metallization layers 109 educated. The contact islands 111 can by one or more metallization layers 109 electrically to one or more active and / or passive devices 107 be coupled. In some embodiments, the contact pads 111 a conductive material such as aluminum, copper, tungsten, silver, gold, a combination thereof, or the like. In some embodiments, a conductive material may be over the one or more metallization layers 109 using, for example, physical vapor deposition (PVD), atomic layer deposition (ALD), electrochemical plating, electroless plating, a combination thereof, or the like. The conductive material is then structured around the contact pads 111 to build. In some embodiments, the conductive material can be patterned using suitable photolithography and etching techniques. In general, photolithography techniques involve depositing a photoresist (not shown) which is then irradiated (exposed) and developed to remove a portion of the photoresist. The remaining photoresist protects the underlying material, such as the conductive material of the contact pads 111 , before subsequent processing steps such as etching. A suitable etching process, such as a reactive ion etch (RIE) or other dry etching, an isotropic or anisotropic wet etching, or any other suitable etching or patterning process can be applied to the conductive material to remove exposed portions of the conductive material and the contact islands 111 to build. The photoresist can then be removed using, for example, an ashing process followed by a wet cleaning process.
Ferner wird unter Bezugnahme auf 1 eine Passivierungsschicht 113 über dem Substrat 105 und den Kontaktinseln 111 gebildet. In einigen Ausführungsformen kann die Passivierungsschicht 113 eine oder mehrere Schichten aus nicht photostrukturierbaren dielektrischen Materialien, wie beispielsweise Siliziumnitrid, Siliziumoxid, Phosphorsilikatglas (PSG), Borsilikatglas (BSG), mit Bor dotiertes Phosphorsilikatglas (BPSG), eine Kombination davon oder dergleichen, umfassen und kann unter Verwendung von chemischer Gasphasenabscheidung (CVD), PVD, ALD, eines Prozesses zum Beschichten durch Aufschleudern, einer Kombination davon oder dergleichen gebildet werden. In anderen Ausführungsformen kann die Passivierungsschicht 113 eine oder mehrere Schichten aus photostrukturierbaren Isolationsmaterialien, wie beispielsweise Polybenzoxazol (PBO), Polyimid (PI), Benzocyclobuten (BCB) oder dergleichen, umfassen und kann unter Verwendung eines Prozesses zum Beschichten durch Aufschleudern oder dergleichen gebildet werden. Solche photostrukturierbare dielektrische Materialien können unter Verwendung ähnlicher Photolithographieverfahren als ein Photoresist strukturiert werden.Furthermore, with reference to FIG 1 a passivation layer 113 above the substrate 105 and the contact islands 111 educated. In some embodiments, the passivation layer 113 one or more layers of non-photostructurable dielectric materials, such as silicon nitride, silicon oxide, phosphosilicate glass (PSG), borosilicate glass (BSG), boron doped phosphosilicate glass (BPSG), a combination thereof, or the like, and can using chemical vapor deposition (CVD ), PVD, ALD, a spin coating process, a combination thereof, or the like. In other embodiments, the passivation layer 113 one or more layers of photoimageable insulating materials such as polybenzoxazole (PBO), polyimide (PI), benzocyclobutene (BCB), or the like, and can be formed using a spin-on coating process or the like. Such photostructurable dielectric materials can be patterned as a photoresist using similar photolithography techniques.
In einigen Ausführungsformen werden die Öffnungen 115 in der Passivierungsschicht 113 gebildet, um Abschnitte der Kontaktinseln 111 freizulegen. In einigen Ausführungsformen, in denen die Passivierungsschicht 113 ein nicht photostrukturierbares dielektrisches Material umfasst, kann die Passivierungsschicht 113 unter Verwendung zweckmäßiger Photolithographie- und Ätzverfahren strukturiert werden. In einigen Ausführungsformen wird ein Photoresist (nicht gezeigt) über der Passivierungsschicht 113 gebildet. Das Photoresist wird anschließend bestrahlt (belichtet) und entwickelt, um einen Abschnitt des Photoresists zu entfernen. Anschließend werden belichtete Abschnitte der Passivierungsschicht 113 unter Verwendung von zum Beispiel einem geeigneten Ätzprozess entfernt, um die Öffnungen 115 zu bilden.In some embodiments, the openings 115 in the passivation layer 113 formed to sections of the contact islands 111 to expose. In some embodiments in which the passivation layer 113 comprises a non-photostructurable dielectric material, the passivation layer can 113 patterned using appropriate photolithography and etching techniques. In some embodiments, a photoresist (not shown) is placed over the passivation layer 113 educated. The photoresist is then irradiated (exposed) and developed to remove a portion of the photoresist. Subsequently exposed sections of the passivation layer are made 113 removed to the openings using, for example, a suitable etching process 115 to build.
Unter Bezugnahme auf 2 wird eine Pufferschicht 201 über der Passivierungsschicht 113 und den Kontaktinseln 111 gebildet. In einigen Ausführungsformen kann die Pufferschicht 201 eine oder mehrere Schichten aus photostrukturierbaren Isolationsmaterialien, wie beispielsweise Polybenzoxazol (PBO), Polyimid (PI), Benzocyclobuten (BCB), eine Kombination davon oder dergleichen, umfassen und kann unter Verwendung eines Prozesses zum Beschichten durch Aufschleudern oder dergleichen gebildet werden. In einigen Ausführungsformen wird die Pufferschicht 201 strukturiert, um Öffnungen 203 zu bilden und die Kontaktinseln 111 freizulegen. In einigen Ausführungsformen können die Öffnungen 203 unter Verwendung geeigneter Photolithographietechniken gebildet werden, um die Pufferschicht 201 Licht auszusetzen. Die Pufferschicht 201 wird nach der Belichtung entwickelt und/oder ausgehärtet.With reference to 2 becomes a buffer layer 201 over the passivation layer 113 and the contact islands 111 educated. In some embodiments, the buffer layer 201 one or more layers of photoimageable insulating materials such as polybenzoxazole (PBO), polyimide (PI), benzocyclobutene (BCB), a combination thereof, or the like, and can be formed using a spin-on coating process or the like. In some embodiments, the buffer layer 201 structured to make openings 203 to form and the contact islands 111 to expose. In some embodiments, the openings 203 using suitable photolithography techniques to form the buffer layer 201 Expose to light. The buffer layer 201 is developed and / or cured after exposure.
Unter Bezugnahme auf 3 wird eine Keimschicht 301 ganzflächig über der Pufferschicht 201 und den Öffnungen 203 abgeschieden. Die Keimschicht 301 kann eine oder mehrere Schichten aus Kupfer, Titan, Nickel, Gold, Mangan, eine Kombination davon oder dergleichen umfassen und kann durch ALD, PVD, Sputtern, eine Kombination davon oder dergleichen gebildet werden. In einigen Ausführungsformen umfasst die Keimschicht 301 eine Schicht aus Kupfer, die über einer Schicht aus Titan gebildet ist.With reference to 3 becomes a seed layer 301 over the entire area over the buffer layer 201 and the openings 203 deposited. The germ layer 301 may include one or more layers of copper, titanium, nickel, gold, manganese, a combination thereof, or the like, and may be formed by ALD, PVD, sputtering, a combination thereof, or the like. In some embodiments, the seed layer comprises 301 a layer of copper formed over a layer of titanium.
Unter Bezugnahme auf 4 wird eine strukturierte Maske 401 über der Keimschicht 301 gebildet. In einigen Ausführungsformen umfasst die strukturierte Maske 401 ein Photoresist oder irgendein photostrukturierbares Material. In einigen Ausführungsformen wird ein Material der strukturierten Maske 401 abgeschieden, bestrahlt (belichtet) und entwickelt, um Abschnitte des Materials zu entfernen und Öffnungen 403 zu bilden, wodurch die strukturierte Maske 401 gebildet wird. In der veranschaulichten Ausführungsform legen die Öffnungen 403 Abschnitte der Keimschicht 301 frei, die über den Kontaktinseln 111 in den Öffnungen 203 gebildet ist. Wie in der Folge mit mehr Details erörtert, werden leitfähige Säulen (wie beispielsweise die leitfähigen Säulen 501, die in 5 veranschaulicht sind), in den Öffnungen 403 gebildet, um elektrische Verbindungen zu den Kontaktinseln 111 bereitzustellen.With reference to 4th becomes a textured mask 401 above the germinal layer 301 educated. In some embodiments, the structured mask comprises 401 a photoresist or any photostructurable material. In some embodiments, the patterned mask is made of a material 401 deposited, irradiated (exposed) and developed to remove sections of material and create openings 403 to form, creating the textured mask 401 is formed. In the illustrated embodiment, the openings lay 403 Sections of the germinal layer 301 free those over the contact islands 111 in the openings 203 is formed. As discussed in more detail below, conductive pillars (such as the conductive pillars 501 , in the 5 are illustrated) in the openings 403 formed to make electrical connections to the contact pads 111 provide.
Unter Bezugnahme auf 5 werden leitfähige Säulen 501 in kombinierten Öffnungen gebildet, die aus den Öffnungen 403 und 203 gebildet werden (siehe 4). In einigen Ausführungsformen werden die kombinierten Öffnungen mit einem leitfähigen Material, wie beispielsweise Kupfer, Wolfram, Aluminium, Silber, Gold, einer Kombination davon oder dergleichen unter Verwendung eines elektrochemischen Plattierungsprozesses, eines stromlosen Plattierungsprozesses, ALD, PVD, einer Kombination davon oder dergleichen gefüllt, um die leitfähigen Säulen 501 zu bilden. In einigen Ausführungsformen füllen die leitfähigen Säulen 501 die kombinierten Öffnungen teilweise und verbleibende Abschnitte der kombinierten Öffnungen werden mit einem Lötmaterial gefüllt, um Lötschichten 503 über den leitfähigen Säulen 501 zu bilden. In einigen Ausführungsformen können die Lötmaterialien Lote auf Bleibasis, wie beispielsweise PbSn-Verbindungen, bleifreie Lote, die InSb, Zinn, Silber und Kupfer-Zusammensetzungen („SAC“) umfassen, und andere eutektische Materialien umfassen, die einen gemeinsamen Schmelzpunkt aufweisen und leitfähige Lotverbindungen in elektrischen Anwendungen bilden. Als bleifreies Lot können SAC-Lote mit variierenden Zusammensetzungen verwendet werden, wie zum Beispiel SAC 105 (Sn 98,5 %, Ag 1,0 %, Cu 0,5 %), SAC 305 und SAC 405. Bleifreie Lote umfassen auch SnCu-Verbindungen ohne die Verwendung von Silber (Ag) und SnAg-Verbindungen ohne die Verwendung von Kupfer (Cu). In einigen Ausführungsformen können die Lotschichten 503 unter Verwendung von Verdampfung, eines elektrochemischen Plattierungsprozesses, eines stromlosen Plattierungsprozesses, Drucken, Lotzuführung, einer Kombination davon oder dergleichen gebildet werden.With reference to 5 become conductive pillars 501 formed in combined openings emerging from the openings 403 and 203 be formed (see 4th ). In some embodiments, the combined openings are filled with a conductive material such as copper, tungsten, aluminum, silver, gold, a combination thereof, or the like using an electrochemical plating process, an electroless plating process, ALD, PVD, a combination thereof, or the like, around the conductive pillars 501 to build. In some embodiments, the conductive pillars fill 501 the combined openings partially and remaining portions of the combined openings are filled with a solder material to form solder layers 503 above the conductive pillars 501 to build. In some embodiments, the solder materials may include lead-based solders such as PbSn compounds, lead-free solders comprising InSb, tin, silver, and copper compounds (“SAC”), and other eutectic materials that have a common melting point, and conductive solder connections form in electrical applications. As lead-free solder, SAC solders with varying compositions can be used, for example SAC 105 (Sn 98.5%, Ag 1.0%, Cu 0.5%), SAC 305 and SAC 405 . Lead-free solders also include SnCu compounds without the use of silver (Ag) and SnAg compounds without the use of copper (Cu). In some embodiments, the solder layers 503 using evaporation, an electrochemical plating process, an electroless plating process, printing, soldering, a combination thereof, or the like.
Unter Bezugnahme auf 6 wird nach dem Bilden der leitfähigen Säulen 501 und der Lotschichten 503 die strukturierte Maske 401 entfernt. In einigen Ausführungsformen kann die strukturierte Maske 401, die ein Photoresist umfasst, zum Beispiel unter Verwendung eines Veraschungsprozesses, auf den ein Nassreinigungsprozess folgt, entfernt werden. Anschließend werden belichtete Abschnitte der Keimschicht 301 unter Verwendung von zum Beispiel einem geeigneten Ätzprozess entfernt.With reference to 6th will after forming the conductive pillars 501 and the solder layers 503 the structured mask 401 away. In some embodiments, the patterned mask 401 comprising a photoresist can be removed using, for example, an ashing process followed by a wet cleaning process. Subsequently, exposed sections of the seed layer are exposed 301 removed using, for example, a suitable etching process.
Unter Bezugnahme auf 7 wird eine Schutzschicht 701 über den leitfähigen Säulen 501 und entsprechenden Lotschichten 503 und um sie herum gebildet. In einigen Ausführungsformen kann die Schutzschicht 701 eine oder mehrere Schichten aus photostrukturierbaren Isolationsmaterialien, wie beispielsweise Polybenzoxazol (PBO), Polyimid (PI), Benzocyclobuten (BCB), einer Kombination davon oder dergleichen, umfassen und kann unter Verwendung eines Prozesses zum Beschichten durch Aufschleudern oder dergleichen gebildet werden. In einigen Ausführungsformen kann vor dem Bilden der Schutzschicht 701 jedes der Die-Gebiete 101 getestet werden, um Known Good Dies (KGDs) zur weiteren Verarbeitung zu identifizieren.With reference to 7th becomes a protective layer 701 above the conductive pillars 501 and corresponding solder layers 503 and formed around them. In some embodiments, the protective layer 701 one or more layers of photoimageable insulating materials such as polybenzoxazole (PBO), polyimide (PI), benzocyclobutene (BCB), a combination thereof, or the like, and can be formed using a spin-on coating process or the like. In some embodiments, prior to forming the protective layer 701 each of the die areas 101 tested to identify known good dies (KGDs) for further processing.
Ferner unter Bezugnahme auf 7 ist es in einigen Ausführungsformen wünschenswert, das Substrat 105 zurückzuschleifen, zum Beispiel, um die Dicke des Werkstücks 100 und die Dicken von anschließend gebildeten integrierten Schaltungs-Dies zu verringern. In solchen Ausführungsformen wird ein Verdünnungsprozess durchgeführt, wo ein Band 703, wie beispielsweise ein Rückschleifband (Back Grinding - BG), auf einer oberen Fläche der Schutzschicht 701 aufgebracht wird und die Rückseite des Substrats 105 durch Schleifen, Ätzen, einen CMP-Prozess, eine Kombination davon oder dergleichen verdünnt wird. In einigen Ausführungsformen schützt das Band 703 das Werkstück 100 vor Verunreinigungen, die durch Schleif/Ätzfluide und/oder Restpartikel verursacht werden.Also with reference to 7th in some embodiments it is desirable to use the substrate 105 to loop back, for example, to the Thickness of the workpiece 100 and reduce the thicknesses of subsequently formed integrated circuit dies. In such embodiments, a thinning process is performed where a tape 703 such as a back grinding (BG) belt on a top surface of the protective layer 701 is applied and the back of the substrate 105 by grinding, etching, a CMP process, a combination thereof, or the like. In some embodiments, the tape protects 703 the workpiece 100 against contamination caused by grinding / etching fluids and / or residual particles.
Unter Bezugnahme auf 8 wird, nachdem der oben beschriebene Verdünnungsprozess abgeschlossen wurde, das Band 703 entfernt und das Werkstück 100 wird vereinzelt, um einzelne integrierte Schaltungs-Dies 801 zu bilden. In einigen Ausführungsformen kann das Werkstück 100 unter Verwendung eines Klebemittels 805 an einem Rahmen 803 angebracht werden, um das Werkstück 100 für einen anschließenden Dicing-Prozess vorzubereiten. In einigen Ausführungsformen kann der Rahmen 803 ein Filmrahmen oder irgendein geeigneter Träger sein, um mechanische Unterstützung für anschließende Arbeitsschritte, wie beispielsweise das Dicing, bereitzustellen. Der Klebstoff 805 kann ein Die-Befestigungsfilm, ein Dicing-Film oder irgendein anderes geeignetes Klebemittel, Epoxidharz-, Ultraviolett-Kleber (UV) (der seine Klebeeigenschaften verliert, wenn er UV-Strahlung ausgesetzt wird) oder dergleichen sein und kann unter Verwendung eines Abscheidungsprozesses, eines Aufschleuderns, eines Druckprozesses, eines Laminierungsprozesses oder dergleichen gebildet werden. In einigen Ausführungsformen kann das Klebemittel 805 eine mehrschichtige Struktur aufweisen und kann eine Ablöseschicht (nicht gezeigt) umfassen. Die Ablöseschicht kann dabei helfen, einzelne integrierte Schaltungs-Dies 801 von dem Rahmen 803 zu entfernen, nachdem der Dicing-Prozess abgeschlossen wurde. In einigen Ausführungsformen kann die Ablöseschicht ein UV-Typ sein, wobei das Haftvermögen der Ablöseschicht im Wesentlichen verringert ist, nachdem die Ablöseschicht UV-Strahlung ausgesetzt wurde. In anderen Ausführungsformen kann die Ablöseschicht ein thermischer Typ sein, wobei das Haftvermögen der Ablöseschicht im Wesentlichen verringert ist, nachdem die Ablöseschicht einer geeigneten Wärmequelle ausgesetzt wurde. In einigen Ausführungsformen kann das Werkstück 100 in einzelne Dies vereinzelt werden, zum Beispiel durch Sägen, Laser-Ablation, eine Kombination davon oder dergleichen.With reference to 8th after the dilution process described above has been completed, the tape becomes 703 removed and the workpiece 100 is diced to individual integrated circuit dies 801 to build. In some embodiments, the workpiece 100 using an adhesive 805 on a frame 803 be attached to the workpiece 100 prepare for a subsequent dicing process. In some embodiments, the frame 803 be a film frame or any suitable carrier to provide mechanical support for subsequent operations such as dicing. The adhesive 805 may be die attach film, dicing film, or any other suitable adhesive, epoxy, ultraviolet (UV) adhesive (which loses its adhesive properties when exposed to UV radiation), or the like, and using a deposition process, may be a Spin-on, a printing process, a lamination process or the like are formed. In some embodiments, the adhesive can 805 have a multilayer structure and may include a release liner (not shown). The release layer can help with individual integrated circuit dies 801 from the frame 803 after the dicing process is complete. In some embodiments, the release liner may be of a UV type, wherein the adhesion of the release liner is substantially reduced after the release liner has been exposed to UV radiation. In other embodiments, the release liner may be of a thermal type, wherein the adhesion of the release liner is substantially reduced after the release liner has been exposed to a suitable heat source. In some embodiments, the workpiece 100 be separated into individual dies, for example by sawing, laser ablation, a combination thereof or the like.
Wie in 8 gezeigt, umfasst jeder integrierte Schaltungs-Die 801 eine einzelne Passivierungsschicht (wie beispielsweise die Passivierungsschicht 113), eine einzelne Pufferschicht (wie beispielsweise die Pufferschicht 201), zwei Kontaktinseln (wie beispielsweise die Kontaktinseln 111), zwei leitfähige Säulen (wie beispielsweise die leitfähigen Säulen 501) und eine einzelne Schutzschicht (wie beispielsweise die Schutzschicht 701). Der Fachmann wird erkennen, dass die Anzahlen der Passivierungsschichten, Pufferschichten, Kontaktinseln, leitfähigen Säulen und Schutzschichten zu rein veranschaulichenden Zwecken bereitgestellt sind und nicht den Schutzumfang der vorliegenden Offenbarung einschränken. In anderen Ausführungsformen kann jeder integrierte Schaltungs-Die 801 in Abhängigkeit von den Entwurfsanforderungen für die integrierten Schaltungs-Dies 801 geeignete Anzahlen von Passivierungsschichten, Pufferschichten, Kontaktinseln, leitfähigen Säulen und Schutzschichten aufweisen.As in 8th As shown, each includes integrated circuit die 801 a single passivation layer (such as the passivation layer 113 ), a single buffer layer (such as the buffer layer 201 ), two contact islands (such as the contact islands 111 ), two conductive pillars (such as the conductive pillars 501 ) and a single protective layer (such as the protective layer 701 ). Those skilled in the art will recognize that the numbers of passivation layers, buffer layers, pads, conductive pillars, and protective layers are provided for illustrative purposes only and do not limit the scope of the present disclosure. In other embodiments, each integrated circuit die 801 depending on the design requirements for the integrated circuit dies 801 have suitable numbers of passivation layers, buffer layers, contact pads, conductive pillars and protective layers.
9 bis 15, 16A, 16B, 17, 18A, 18B, 19A, 19B, 20A und 20B sind Querschnittsansichten von verschiedenen Verarbeitungsschritten, während der Herstellung von integrierten Schaltungs-Packages unter Verwendung der in 1 bis 8 hergestellten integrierten Schaltungs-Dies gemäß einigen Ausführungsformen. Zunächst unter Bezugnahme auf 9 ist in einigen Ausführungsformen eine Ablöseschicht 903 über einem Träger 901 gebildet und eine Keimschicht 905 ist über der Ablöseschicht 903 gebildet, um das Bilden integrierter Schaltungs-Packages zu beginnen. In einigen Ausführungsformen kann der Träger 901 aus Quarz, Glas oder dergleichen gebildet sein und stellt mechanische Unterstützung für anschließende Arbeitsschritte bereit. In einigen Ausführungsformen kann die Ablöseschicht 903 ein Licht-Wärme-Umwandlungsmaterial (Light to Heat Conversion -LTHC), ein UV-Klebemittel, eine Polymerschicht oder dergleichen umfassen und kann unter Verwendung eines Prozesses zum Beschichten durch Aufschleudern, eines Druckprozesses, eines Laminierungsprozesses oder dergleichen gebildet werden. In einigen Ausführungsformen, in denen die Ablöseschicht 903 aus einem LTHC-Material gebildet ist, verliert die Ablöseschicht 903, wenn sie Licht ausgesetzt wird, teilweise oder vollständig ihr Haftvermögen und der Träger 901 kann leicht von einer Rückseite einer anschließend gebildeten Struktur entfernt werden. In einigen Ausführungsformen kann die Keimschicht 905 unter Verwendung ähnlicher Materialien und Verfahren gebildet werden wie die vorhergehend unter Bezugnahme auf 3 beschriebene Keimschicht 301 und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt. In einigen Ausführungsformen kann die Keimschicht 905 eine Dicke zwischen etwa 0,005 µm und etwa 1 µm aufweisen. 9 to 15th , 16A , 16B , 17th , 18A , 18B , 19A , 19B , 20A and 20B FIG. 13 are cross-sectional views of various processing steps during the manufacture of integrated circuit packages using the in FIG 1 to 8th manufactured integrated circuit dies according to some embodiments. First with reference to 9 is a release liner in some embodiments 903 over a girder 901 formed and a seed layer 905 is over the release layer 903 formed to begin integrated circuit package formation. In some embodiments, the carrier can 901 be formed from quartz, glass or the like and provides mechanical support for subsequent work steps. In some embodiments, the release layer 903 a light to heat conversion (LTHC) material, a UV adhesive, a polymer layer, or the like, and may be formed using a spin coating process, a printing process, a lamination process, or the like. In some embodiments, the release layer 903 is formed from an LTHC material, loses the release layer 903 when exposed to light, some or all of its adhesiveness and the support 901 can be easily removed from a back side of a subsequently formed structure. In some embodiments, the seed layer 905 using similar materials and processes as those previously referred to with reference to FIG 3 described seed layer 301 and the description is not repeated here for the sake of brevity. In some embodiments, the seed layer 905 have a thickness between about 0.005 µm and about 1 µm.
Ferner unter Bezugnahme auf 9 wird eine strukturierte Maske 907, die Öffnungen 909 darin aufweist, über der Keimschicht 905 gebildet. In einigen Ausführungsformen kann die strukturierte Maske 907 unter Verwendung ähnlicher Materialien und Verfahren gebildet werden wie die vorhergehend unter Bezugnahme auf 4 beschriebene strukturierte Maske 401 und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt.Also with reference to 9 becomes a textured mask 907 who have favourited openings 909 has therein, over the seed layer 905 educated. In some embodiments, the patterned mask 907 can be formed using similar materials and processes to those foregoing with reference to 4th described structured mask 401 and the description is not repeated here for the sake of brevity.
Unter Bezugnahme auf 10 werden leitfähige Säulen 1001 in den Öffnungen 909 gebildet (siehe 9). In einigen Ausführungsformen können die leitfähigen Säulen 1001 unter Verwendung ähnlicher Materialien und Verfahren gebildet werden wie die vorhergehend unter Bezugnahme auf 5 beschriebenen leitfähigen Säulen 501 und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt. In einigen Ausführungsformen wird nach dem Bilden der leitfähigen Säulen 1001 die strukturierte Maske 907 entfernt. In einigen Ausführungsformen kann die strukturierte Maske 907 unter Verwendung ähnlicher Verfahren entfernt werden wie die vorhergehend unter Bezugnahme auf 6 beschriebene strukturierte Maske 401 und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt. Anschließend werden freiliegende Abschnitte der Keimschicht 905 entfernt. In einigen Ausführungsformen können die freiliegenden Abschnitte der Keimschicht 905 unter Verwendung ähnlicher Verfahren entfernt werden wie die freiliegenden Abschnitte der vorhergehend unter Bezugnahme auf 6 beschriebenen Keimschicht 301 und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt. In einigen Ausführungsformen können die leitfähigen Säulen 1001 mit den entsprechenden Keimschichten 905 als leitfähige Durchkontaktierungen 1003 bezeichnet werden.With reference to 10 become conductive pillars 1001 in the openings 909 formed (see 9 ). In some embodiments, the conductive pillars 1001 using similar materials and processes as those previously referred to with reference to FIG 5 described conductive pillars 501 and the description is not repeated here for the sake of brevity. In some embodiments, after forming the conductive pillars 1001 the structured mask 907 away. In some embodiments, the patterned mask 907 can be removed using procedures similar to those previously referring to FIG 6th described structured mask 401 and the description is not repeated here for the sake of brevity. This is followed by exposed sections of the seed layer 905 away. In some embodiments, the exposed portions of the seed layer 905 may be removed using procedures similar to those of the exposed portions previously referred to with reference to FIG 6th seed layer described 301 and the description is not repeated here for the sake of brevity. In some embodiments, the conductive pillars 1001 with the corresponding germ layers 905 as conductive vias 1003 are designated.
Unter Bezugnahme auf 12 werden integrierte Schaltungs-Dies 801 unter Verwendung von Klebeschichten 1201 an der Ablöseschicht 903 angebracht. In einigen Ausführungsformen werden die integrierten Schaltungs-Dies 801 unter Verwendung von zum Beispiel einer Pick-and-Place-Einrichtung auf der Ablöseschicht 903 platziert. In anderen Ausführungsformen können die integrierten Schaltungs-Dies 801 manuell oder unter Verwendung irgendeines anderen geeigneten Verfahrens auf der Ablöseschicht 903 platziert werden. In einigen Ausführungsformen kann die Klebeschicht 1201 ein LTHC-Material, ein UV-Klebemittel, einen Die-Befestigungsfilm oder dergleichen umfassen und kann unter Verwendung eines Prozesses zum Beschichten durch Aufschleudern, eines Druckprozesses, eines Laminierungsprozesses oder dergleichen gebildet werden.With reference to 12th become integrated circuit dies 801 using adhesive layers 1201 at the release layer 903 appropriate. In some embodiments, the integrated circuit dies 801 using, for example, a pick and place device on the release liner 903 placed. In other embodiments, the integrated circuit dies 801 manually or using any other suitable method on the release liner 903 to be placed. In some embodiments, the adhesive layer 1201 an LTHC material, a UV adhesive, a die attach film, or the like, and may be formed using a spin coating process, a printing process, a lamination process, or the like.
Unter Bezugnahme auf 13 wird eine Einkapselung 1301 über dem Träger 901 und über den integrierten Schaltungs-Dies 801 und den leitfähigen Durchkontaktierungen 1003 und sie umgebend gebildet. In einigen Ausführungsformen kann die Einkapselung 1301 eine Formmasse, wie beispielsweise ein Epoxidharz, ein Harz, ein formbares Polymer oder dergleichen sein. Die Formmasse kann im Wesentlichen flüssig aufgebracht werden und dann durch eine chemische Reaktion ausgehärtet werden, wie beispielsweise in einem Epoxidharz oder Harz. In anderen Ausführungsformen kann die Formmasse ein ultraviolett (UV) oder thermisch ausgehärtetes Polymer, wie beispielsweise ein Gel oder ein verformbarer fester Stoff sein, der zwischen den integrierten Schaltungs-Dies 801 und den leitfähigen Durchkontaktierungen 1003 und darum herum aufgebracht werden kann.With reference to 13th becomes an encapsulation 1301 above the carrier 901 and over the integrated circuit dies 801 and the conductive vias 1003 and formed surrounding them. In some embodiments, the encapsulation 1301 a molding compound such as an epoxy resin, a resin, a moldable polymer or the like. The molding compound can be applied essentially in liquid form and then cured by a chemical reaction, for example in an epoxy resin or resin. In other embodiments, the molding compound may be an ultraviolet (UV) or thermally cured polymer, such as a gel or a deformable solid, that is sandwiched between the integrated circuit dies 801 and the conductive vias 1003 and can be applied around it.
Ferner unter Bezugnahme auf 14 wird die Einkapselung 1301 in einigen Ausführungsformen unter Verwendung eines CMP-Prozesses, eines Schleifprozesses, einer Kombination davon oder dergleichen planarisiert. In einigen Ausführungsformen wird der Planarisierungsprozess durchgeführt, bis die leitfähigen Säulen 501 der integrierten Schaltungs-Dies 801 freiliegen. In einigen Ausführungsformen kann der Planarisierungsprozess auch die Lotschichten 503 (siehe 8) über den leitfähigen Säulen 501 entfernen. In einigen Ausführungsformen sind die leitfähigen Säulen 501 im Wesentlichen koplanar mit oberen Flächen der leitfähigen Durchkontaktierungen 1003 und einer oberen Fläche der Einkapselung 1301.Also with reference to 14th becomes encapsulation 1301 in some embodiments, planarized using a CMP process, a grinding process, a combination thereof, or the like. In some embodiments, the planarization process is performed until the conductive pillars 501 the integrated circuit dies 801 exposed. In some embodiments, the planarization process can also include the solder layers 503 (please refer 8th ) above the conductive pillars 501 remove. In some embodiments, the conductive pillars are 501 substantially coplanar with top surfaces of the conductive vias 1003 and a top surface of the encapsulation 1301 .
Unter Bezugnahme auf 15 wird eine Umverteilungsstruktur 1501 über den integrierten Schaltungs-Dies 801, den leitfähigen Durchkontaktierungen 1003 und der Einkapselung 1301 gebildet. In einigen Ausführungsformen kann die Umverteilungsstruktur 1501 Isolationsschichten 15031 bis 15033 und Umverteilungsschichten (RDLs) 15051 und 15052 umfassen (die leitfähige Leitungen und Durchkontaktierungen umfassen), die innerhalb der Isolationsschichten 15031-15033 angeordnet sind. In einigen Ausführungsformen können die Isolationsschichten 15031 bis 15033 unter Verwendung ähnlicher Materialien und Verfahren gebildet werden wie die vorhergehend unter Bezugnahme auf 2 beschriebene Pufferschicht 201 und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt. In einigen Ausführungsformen können die RDLs 15051 und 15052 unter Verwendung ähnlicher Materialien und Verfahren gebildet werden wie die vorhergehend unter Bezugnahme auf 5 beschriebenen leitfähigen Säulen 501 und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt.With reference to 15th becomes a redistribution structure 1501 via the integrated circuit die 801 , the conductive vias 1003 and encapsulation 1301 educated. In some embodiments, the redistribution structure 1501 Insulation layers 15031 to 15033 and redistribution layers (RDLs) 15051 and 15052 include (which include conductive lines and vias) that are within the insulation layers 15031-15033 are arranged. In some embodiments, the isolation layers 15031 to 15033 using similar materials and processes as those previously referred to with reference to FIG 2 described buffer layer 201 and the description is not repeated here for the sake of brevity. In some embodiments, the RDLs 15051 and 15052 using similar materials and processes as those previously referred to with reference to FIG 5 described conductive pillars 501 and the description is not repeated here for the sake of brevity.
Ferner unter Bezugnahme auf 15 können in einigen Ausführungsformen Prozessschritte zum Bilden der Umverteilungsstruktur 1501 das Strukturieren der Isolationsschicht 15031 umfassen, um darin unter Verwendung eines ähnlichen Verfahrens wie zum Beispiel für die vorhergehend unter Bezugnahme auf 2 beschriebene Pufferschicht 201 Öffnungen darin zu bilden, und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt. Die RDL 15051 ist über der Isolationsschicht 15031 und in den Öffnungen der Isolationsschicht 15031 gebildet, um die leitfähigen Durchkontaktierungen 1003 und leitfähigen Säulen 501 zu kontaktieren. Die RDL 15051 kann verschiedene Leitungen/Leiterzüge (die „horizontal“ durch eine obere Fläche der Isolationsschicht 15031 verlaufen) und/oder Durchkontaktierungen umfassen (die sich „vertikal“ in die Isolationsschicht 15031 erstrecken). In einigen Ausführungsformen wird eine Keimschicht (nicht gezeigt) über der Isolationsschicht 15031 und in den Öffnungen innerhalb der Isolationsschicht 15031 abgeschieden. Die Keimschicht kann unter Verwendung ähnlicher Materialien und Verfahren gebildet werden wie die vorhergehend unter Bezugnahme auf 3 beschriebene Keimschicht 301 und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt. Anschließend wird eine strukturierte Maske (nicht gezeigt) über der Keimschicht abgeschieden, um die gewünschte Struktur für die RDL 15051 zu definieren. In einigen Ausführungsformen kann die strukturierte Maske, die Öffnungen darin aufweist, unter Verwendung ähnlicher Materialien und Verfahren gebildet werden wie die vorhergehend unter Bezugnahme auf 4 beschriebene strukturierte Maske 401 und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt. In einigen Ausführungsformen wird ein leitfähiges Material auf der Keimschicht durch einen elektrochemischen Plattierungsprozess, einen stromlosen Plattierungsprozess, ALD, PVD, Sputtern, eine Kombination davon oder dergleichen gebildet. Anschließend wird die strukturierte Maske entfernt und nach der Entfernung der strukturierten Maske werden auch freiliegende Abschnitte der Keimschicht entfernt. In einigen Ausführungsformen kann die strukturierte Maske unter Verwendung ähnlicher Verfahren entfernt werden wie die vorhergehend unter Bezugnahme auf 6 beschriebene strukturierte Maske 401 und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt. In einigen Ausführungsformen können freiliegende Abschnitte der Keimschicht unter Verwendung ähnlicher Verfahren entfernt werden wie die freiliegenden Abschnitte der vorhergehend unter Bezugnahme auf 6 beschriebenen Keimschicht 301 und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt.Also with reference to 15th In some embodiments, process steps may be used to form the redistribution structure 1501 the structuring of the insulation layer 15031 include to view therein using a method similar to, for example, those referring to previously 2 described buffer layer 201 To form openings therein, and the description is not repeated here for the sake of brevity. The RDL 15051 is about that Insulation layer 15031 and in the openings of the insulation layer 15031 formed around the conductive vias 1003 and conductive pillars 501 to contact. The RDL 15051 can have different lines / conductor tracks (those "horizontally" through an upper surface of the insulation layer 15031 run) and / or include vias (which extend “vertically” into the insulation layer 15031 extend). In some embodiments, a seed layer (not shown) is placed over the isolation layer 15031 and in the openings within the insulation layer 15031 deposited. The seed layer can be formed using similar materials and methods to those previously referred to with reference to FIG 3 described seed layer 301 and the description is not repeated here for the sake of brevity. A patterned mask (not shown) is then deposited over the seed layer to create the desired pattern for the RDL 15051 define. In some embodiments, the patterned mask having openings therein can be formed using similar materials and methods to those previously referring to FIG 4th described structured mask 401 and the description is not repeated here for the sake of brevity. In some embodiments, a conductive material is formed on the seed layer by an electrochemical plating process, an electroless plating process, ALD, PVD, sputtering, a combination thereof, or the like. The structured mask is then removed and, after the structured mask has been removed, exposed sections of the seed layer are also removed. In some embodiments, the patterned mask can be removed using methods similar to those previously described with reference to FIG 6th described structured mask 401 and the description is not repeated here for the sake of brevity. In some embodiments, exposed portions of the seed layer can be removed using methods similar to the exposed portions of the previous embodiment with reference to FIG 6th seed layer described 301 and the description is not repeated here for the sake of brevity.
Ferner unter Bezugnahme auf 15 werden die Isolationsschicht 15032, die RDL 15052 und die Isolationsschicht 15033 über der Isolationsschicht 15031 und der RDL 15051 gebildet, wodurch die Bildung der Umverteilungsstruktur 1501 abgeschlossen wird. In einigen Ausführungsformen kann die RDL 15052 über der Isolationsschicht 15032 unter Verwendung ähnlicher Verfahren wie die RDL 15051 gebildet werden und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt. In einigen Ausführungsformen erstreckt sich die RDL 15052 durch die Isolationsschicht 15032 und kontaktiert Abschnitte der RDL 15051.Also with reference to 15th the insulation layer 1503 2 , the RDL 15052 and the insulation layer 15033 over the insulation layer 15031 and the RDL 15051 formed, thereby forming the redistribution structure 1501 is completed. In some embodiments, the RDL 15052 over the insulation layer 1503 2 using methods similar to the RDL 15051 and the description is not repeated here for the sake of brevity. In some embodiments, the RDL extends 15052 through the insulation layer 1503 2 and contacts sections of the RDL 1505 1 .
Wie in 15 gezeigt, umfasst die Umverteilungsstruktur 1501 drei Isolationsschichten (wie beispielsweise die Isolationsschichten 15031 bis 15033) und zwei RDLs (wie beispielsweise die RDLs 15051 und 15052), die zwischen entsprechenden Isolationsschichten angeordnet sind. Der Fachmann wird erkennen, dass die Anzahl der Isolationsschichten und die Anzahl der RDLs zu rein veranschaulichenden Zwecken bereitgestellt sind und nicht den Schutzumfang der vorliegenden Offenbarung einschränken. In anderen Ausführungsformen kann die Umverteilungsstruktur in Abhängigkeit von Entwurfsanforderungen für die resultierende, in einem Package untergebrachte Vorrichtung geeignete Anzahlen von Isolationsschichten und RDLs umfassen.As in 15th shown includes the redistribution structure 1501 three layers of insulation (such as the layers of insulation 15031 to 1503 3 ) and two RDLs (such as the RDLs 15051 and 1505 2 ), which are arranged between corresponding insulation layers. Those skilled in the art will recognize that the number of isolation layers and the number of RDLs are provided for illustrative purposes only and do not limit the scope of the present disclosure. In other embodiments, the redistribution structure may include appropriate numbers of isolation layers and RDLs depending on design requirements for the resulting packaged device.
Ferner werden unter Bezugnahme auf 15 Under-Bump-Metallisierungen (UBMs) 1507 über der Umverteilungsstruktur 1501 und insbesondere elektrisch damit gekoppelt gebildet. In einigen Ausführungsformen kann eine Menge von Öffnungen durch die Isolationsschicht 15033 gebildet werden, um Abschnitte der RDL 15052 freizulegen. In einigen Ausführungsformen können die UBMs 1507 mehrere Schichten aus leitfähigen Materialien, wie beispielsweise eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel, umfassen. Der Durchschnittsfachmann wird indes erkennen, dass viele geeignete Anordnungen von Materialien und Schichten bestehen, wie beispielsweise eine Anordnung von Chrom/Chrom-KupferLegierung/Kupfer/Gold, eine Anordnung von Titan/Titan-Wolfram/Kupfer oder eine Anordnung von Kupfer/Nickel/Gold, die sich zur Bildung der UBMs 1507 eignen. Es versteht sich, dass irgendwelche geeigneten Materialien oder Schichten aus Material, die für die UBMs 1507 verwendet werden können, vollständig innerhalb des beabsichtigten Schutzumfangs der vorliegenden Anmeldung enthalten sind. In einigen Ausführungsformen werden Verbinder 1509 über den UBMs 1507 gebildet und elektrisch daran gekoppelt. In einigen Ausführungsformen können die Verbinder 1509 Lötkugeln, Controlled-Collapse-Chip-Connection-Kontakthöcker (C4), Ball-Grid-Array-Kugeln (BGA), Mikrokontakthöcker, mit Electroless Nickel-Electroless Palladium-Immersion Gold (ENEPIG) Technik gebildete Kontakthöcker oder dergleichen sein. In einigen Ausführungsformen, in denen die Verbinder 1509 aus Lotmaterialien gebildet sind, kann ein Reflow-Prozess durchgeführt werden, um das Lotmaterial in die gewünschten Kontakthöckerformen zu formen. In anderen Ausführungsformen können die Verbinder 1509 leitfähige Säulen sein, die unter Verwendung ähnlicher Materialien und Verfahren gebildet werden, wie die vorhergehend unter Bezugnahme auf 5 beschriebenen leitfähigen Säulen 501 und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt. In einigen Ausführungsformen, in denen die Verbinder 1509 leitfähige Säulen umfassen, können die Verbinder 1509 ferner Deckschichten umfassen, die auf der Oberseite der leitfähigen Säulen gebildet werden können. In einigen Ausführungsformen können die Deckschichten ein Lot, Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold, dergleichen, eine Kombination davon oder dergleichen umfassen und können unter Verwendung eines elektrochemischen Plattierungsprozesses, eines stromlosen Plattierungsprozesses, einer Kombination davon oder dergleichen gebildet werden.Furthermore, with reference to FIG 15th Under-Bump Metallizations (UBMs) 1507 above the redistribution structure 1501 and in particular formed electrically coupled therewith. In some embodiments, a set of openings can be made through the insulation layer 15033 be formed to sections of the RDL 15052 to expose. In some embodiments, the UBMs 1507 multiple layers of conductive materials such as a layer of titanium, a layer of copper and a layer of nickel. However, those of ordinary skill in the art will recognize that there are many suitable arrangements of materials and layers, such as an arrangement of chrome / chrome-copper alloy / copper / gold, an arrangement of titanium / titanium-tungsten / copper, or an arrangement of copper / nickel / gold that lead to the formation of the UBMs 1507 suitable. It will be understood that any suitable materials or layers of material necessary for the UBMs 1507 can be used are entirely included within the intended scope of the present application. In some embodiments, connectors 1509 over the UBMs 1507 formed and electrically coupled thereto. In some embodiments, the connectors 1509 Solder balls, controlled collapse chip connection contact bumps (C4), ball grid array balls (BGA), micro contact bumps, contact bumps formed with Electroless Nickel-Electroless Palladium-Immersion Gold (ENEPIG) technology or the like. In some embodiments, the connectors 1509 are formed from solder materials, a reflow process can be performed to shape the solder material into the desired bump shapes. In other embodiments, the connectors 1509 conductive pillars formed using similar materials and processes to those previously referred to with reference to FIG 5 described conductive pillars 501 and the description becomes the For the sake of brevity, not repeated at this point. In some embodiments, the connectors 1509 The connectors may include conductive pillars 1509 further comprise cover layers that can be formed on top of the conductive pillars. In some embodiments, the cover layers can comprise a solder, nickel, tin, tin-lead, gold, silver, palladium, indium, nickel-palladium-gold, nickel-gold, the like, a combination thereof, or the like, and can be made using an electrochemical plating process , an electroless plating process, a combination thereof, or the like.
Unter Bezugnahme auf 16A wird nach dem Bilden der Verbinder 1509 die resultierende Struktur an einem Band 1609 angebracht, das durch einen Rahmen 1611 unterstützt wird, derart, dass die Verbinder 1509 das Band 1609 kontaktieren. In einigen Ausführungsformen kann das Band 1609 einen Die-Befestigungsfilm, ein Dicing-Band oder dergleichen umfassen. Anschließend wird der Träger 901 (siehe 15) von der resultierenden Struktur gelöst und legt eine Fläche 1613 der resultierenden Struktur frei.With reference to 16A will after forming the connector 1509 the resulting structure on a tape 1609 attached to that by a frame 1611 is supported in such a way that the connector 1509 the ribbon 1609 to contact. In some embodiments, the tape 1609 a die attach film, dicing tape, or the like. Subsequently, the carrier 901 (please refer 15th ) detached from the resulting structure and lays a surface 1613 the resulting structure free.
Ferner unter Bezugnahme auf 16A werden ringförmige Strukturen 1607 über den freiliegenden Flächen der leitfähigen Durchkontaktierungen 1003 und der Einkapselung 1301 gebildet. In einigen Ausführungsformen umgeben die ringförmigen Strukturen 1607 die entsprechenden leitfähigen Durchkontaktierungen 1003 in einer Draufsicht, wie in 17 veranschaulicht. In einigen Ausführungsformen werden die ringförmigen Strukturen 1607 durch Abgeben eines Polymermaterials 1603 über gewünschten Stellen auf der Fläche 1613 unter Verwendung einer Abgabeeinrichtung 1601 gebildet. In einigen Ausführungsformen kann das Polymermaterial 1603 UVaushärtbare Polymermaterialien, wie beispielsweise Epoxidharze, Acrylate, Urethane, Thiole, Kombinationen davon oder dergleichen, umfassen. In einigen Ausführungsformen kann das Polymermaterial 1603 in einer flüssigen Form an oder in der Nähe von Grenzflächen zwischen den leitfähigen Durchkontaktierungen 1003 und der Einkapselung 1301 angeordnet werden. In einigen Ausführungsformen kann die Abgabeeinrichtung 1601 die Fläche 1613 abtasten, wie durch einen Pfeil 1605 angegeben, und das Polymermaterial 1603 über den gewünschten Stellen auf der Fläche 1613 abgeben. In einigen Ausführungsformen kann die Abgabeeinrichtung 1601 eine UV-Lichtquelle umfassen. In einigen Ausführungsformen kann nach dem Abgeben des Polymermaterials 1603 über der gewünschten Stelle auf der Fläche 1613 die UV-Lichtquelle das abgegebene Polymermaterial 1603 mit dem UV-Licht belichten. In einigen Ausführungsformen kann die Wellenlänge des UV-Lichts zwischen etwa 250 nm und etwa 600 nm betragen. In einigen Ausführungsformen kann die UV-Lichtquelle das abgegebene Polymermaterial 1603 während einer Zeit von zwischen etwa 0,1 ms und etwa 1 ms mit dem UV-Licht belichten. Unter dem Einfluss des UV-Lichts wird das abgegebene Polymermaterial 1603 ausgehärtet und einer Polymerisation (Vernetzung) unterzogen, um das abgegebene Polymermaterial 1603 zu härten. Nach dem Aushärten bildet das abgegebene Polymermaterial 1603 die ringförmigen Strukturen 1607, derart, dass die ringförmige Struktur 1607 sich durch Grenzflächen zwischen der Einkapselung 1301 und den leitfähigen Durchkontaktierungen 1003 erstreckt.Also with reference to 16A become ring-shaped structures 1607 over the exposed areas of the conductive vias 1003 and encapsulation 1301 educated. In some embodiments, the annular structures surround 1607 the corresponding conductive vias 1003 in a plan view, as in 17th illustrated. In some embodiments, the annular structures 1607 by dispensing a polymer material 1603 over desired locations on the surface 1613 using a dispenser 1601 educated. In some embodiments, the polymer material can 1603 UV curable polymer materials such as epoxies, acrylates, urethanes, thiols, combinations thereof, or the like. In some embodiments, the polymer material can 1603 in a liquid form at or near interfaces between the conductive vias 1003 and encapsulation 1301 to be ordered. In some embodiments, the dispenser 1601 the surface 1613 feel like an arrow 1605 indicated, and the polymer material 1603 over the desired places on the surface 1613 submit. In some embodiments, the dispenser 1601 comprise a UV light source. In some embodiments, after the polymer material has been dispensed 1603 over the desired location on the surface 1613 the UV light source the emitted polymer material 1603 expose with the UV light. In some embodiments, the wavelength of the UV light can be between about 250 nm and about 600 nm. In some embodiments, the UV light source can be the dispensed polymeric material 1603 expose to the UV light for a time of between about 0.1 ms and about 1 ms. Under the influence of UV light, the released polymer material becomes 1603 cured and subjected to polymerization (crosslinking) to give the released polymer material 1603 to harden. After curing, the released polymer material forms 1603 the annular structures 1607 , such that the annular structure 1607 through interfaces between the encapsulation 1301 and the conductive vias 1003 extends.
In anderen Ausführungsformen kann das Polymermaterial 1603 warmhärtende Polymermaterialien, wie beispielsweise Epoxidharze, Polyimide, Kombinationen davon oder dergleichen umfassen. In solchen Ausführungsformen kann das Polymermaterial 1603 ausgehärtet werden, indem das Polymermaterial 1603 einer geeigneten Wärmebehandlung unterzogen wird. In einigen Ausführungsformen kann die Wärmebehandlung bei einer Temperatur zwischen etwa 100 °C und etwa 400 °C durchgeführt werden. In einigen Ausführungsformen kann die Wärmebehandlung während einer Zeit zwischen etwa 5 Minuten und etwa 4 Stunden durchgeführt werden.In other embodiments, the polymer material 1603 thermosetting polymeric materials such as epoxies, polyimides, combinations thereof, or the like. In such embodiments, the polymer material 1603 cured by the polymer material 1603 is subjected to a suitable heat treatment. In some embodiments, the heat treatment can be performed at a temperature between about 100 ° C and about 400 ° C. In some embodiments, the heat treatment can be performed for a time between about 5 minutes and about 4 hours.
In einigen Ausführungsformen kann vor dem Bilden der ringförmigen Strukturen 1607 eine freiliegende Fläche der Einkapselung 1301 vertieft werden, um Seitenwände der leitfähigen Durchkontaktierungen 1003 freizulegen, wie in 16B veranschaulicht. In einigen Ausführungsformen kontaktieren die ringförmigen Strukturen 1607 die freiliegenden Seitenwände der leitfähigen Durchkontaktierungen 1003. In einigen Ausführungsformen kann die freiliegende Fläche der Einkapselung 1301 unter Verwendung eines geeigneten Ätzprozesses, wie beispielsweise eines anisotropen Trockenätzprozesses, vertieft werden. In einigen Ausführungsformen kann der geeignete Ätzprozess unter Verwendung einer Mischung von Gasen durchgeführt werden, die CF4, O2, N2, Kombinationen davon, oder dergleichen umfasst. Wie vorhergehend mit mehr Details beschrieben, wird auf dem abgegebenen Polymermaterial 1603 kein separater Strukturierungsprozess durchgeführt, um die ringförmigen Strukturen 1607 zu bilden. Dementsprechend ermöglichen verschiedene Ausführungsformen, die hier beschrieben werden, die Verringerung der Anzahl der Herstellungsschritte und der Herstellungskosten für die Bildung integrierter Schaltungs-Packages.In some embodiments, prior to forming the annular structures 1607 an exposed area of the encapsulation 1301 recessed to sidewalls of the conductive vias 1003 to expose as in 16B illustrated. In some embodiments, the annular structures contact 1607 the exposed sidewalls of the conductive vias 1003 . In some embodiments, the exposed surface may be the encapsulation 1301 can be deepened using a suitable etching process, such as an anisotropic dry etching process. In some embodiments, the appropriate etching process can be performed using a mixture of gases including CF 4 , O 2 , N 2 , combinations thereof, or the like. As previously described in more detail, is applied to the dispensed polymer material 1603 no separate structuring process is performed around the annular structures 1607 to build. Accordingly, various embodiments described herein enable the number of manufacturing steps and manufacturing costs for forming integrated circuit packages to be reduced.
Unter Bezugnahme auf 17 ist eine Draufsicht der leitfähigen Durchkontaktierung 1003 und der entsprechenden ringförmigen Struktur 1607 veranschaulicht. In einigen Ausführungsformen weist die leitfähige Durchkontaktierung 1003 eine Breite W1. auf. In einigen Ausführungsformen weist die ringförmige Struktur 1607 einen Innendurchmesser W2 und einen Außendurchmesser W3 auf, derart, dass W3 größer als W2 ist. In einigen Ausführungsformen ist W2 kleiner als W1, und W1 ist kleiner als W3, derart, dass die ringförmige Struktur 1607 sich mit einer Grenzfläche zwischen der leitfähigen Durchkontaktierung 1003 und der Einkapselung 1301 befindet. In einigen Ausführungsformen beträgt die Breite W1 zwischen etwa 20 µm und etwa 500 µm. In einigen Ausführungsformen beträgt der Innendurchmesser W2 zwischen etwa 10 µm und etwa 450 µm. In einigen Ausführungsformen beträgt der Außendurchmesser W3 zwischen etwa 30 µm und etwa 600 µm. In einigen Ausführungsformen beträgt ein Verhältnis W1/W2 zwischen etwa 1,1 und etwa 2,0. In einigen Ausführungsformen beträgt ein Verhältnis W3/W2 zwischen etwa 1,2 und etwa 2,5. In der veranschaulichten Ausführungsform weist die leitfähige Durchkontaktierung 1003 in einer Draufsicht eine Ringform auf und die ringförmige Struktur 1607 weist in einer Draufsicht eine Ringform auf. In anderen Ausführungsformen kann die leitfähige Durchkontaktierung 1003 in der Draufsicht eine ovale Form, eine quadratische Form, eine rechteckige Form, eine vieleckige Form oder dergleichen aufweisen und die Innen- und Außenränder der ringförmigen Struktur 1607 können in einer Draufsicht eine ovale Form, eine quadratische Form, eine rechteckige Form, eine vieleckige Form oder dergleichen aufweisen. In einigen Ausführungsformen können die leitfähige Durchkontaktierung 1003 und die ringförmige Struktur 1607 in einer Draufsicht ähnliche Formen aufweisen. Zum Beispiel können in einigen Ausführungsformen, in denen die leitfähige Durchkontaktierung 1003 in einer Draufsicht eine ovale Form aufweist, die Innen- und Außenränder der entsprechenden ringförmigen Struktur 1607 auch eine ovale Form aufweisen.With reference to 17th Figure 13 is a top view of the conductive via 1003 and the corresponding annular structure 1607 illustrated. In some embodiments, the conductive via 1003 a width W 1 . on. In some embodiments, the annular structure 1607 an inner diameter W2 and an outer diameter W 3 such that W 3 is larger than W2. In some embodiments, W2 is less than W 1 , and W 1 is less than W 3 , such that the annular structure 1607 deal with an interface between the conductive via 1003 and encapsulation 1301 is located. In some embodiments, the width W 1 is between about 20 μm and about 500 μm. In some embodiments, the inside diameter W2 is between about 10 µm and about 450 µm. In some embodiments, the outside diameter W 3 is between about 30 μm and about 600 μm. In some embodiments, a ratio W 1 / W 2 is between about 1.1 and about 2.0. In some embodiments, a ratio W 3 / W 2 is between about 1.2 and about 2.5. In the illustrated embodiment, the conductive via 1003 in a plan view a ring shape and the ring-shaped structure 1607 has a ring shape in a plan view. In other embodiments, the conductive via 1003 have an oval shape, a square shape, a rectangular shape, a polygonal shape or the like in plan view and the inner and outer edges of the annular structure 1607 may have an oval shape, a square shape, a rectangular shape, a polygonal shape or the like in a plan view. In some embodiments, the conductive via 1003 and the annular structure 1607 have similar shapes in a plan view. For example, in some embodiments where the conductive via 1003 has an oval shape in plan view, the inner and outer edges of the corresponding annular structure 1607 also have an oval shape.
Unter Bezugnahme auf 18A und 18B kann nach dem Bilden der ringförmigen Strukturen 1607 die resultierende Struktur getrennt werden, um einzelne integrierte Schaltungs-Packages 1801A beziehungsweise 1801B zu bilden. Das integrierte Schaltungs-Package 1801A entspricht Ausführungsformen, in denen die Einkapselung 1301 nicht vor dem Bilden der ringförmigen Strukturen 1607 vertieft wird. Das integriert Schaltungs-Package 1801B entspricht Ausführungsformen, in denen die Einkapselung 1301 vor dem Bilden der ringförmigen Strukturen 1607 vertieft wird. In einigen Ausführungsformen kann die resultierende Struktur durch Sägen, ein Laserablationsverfahren, eine Kombination davon oder dergleichen getrennt werden. Anschließend kann jedes von den integrierten Schaltungs-Packages 1801A und jedes von den integrierten Schaltungs-Packages 1801B getestet werden, um Known Good Packages (KGPs) zur weiteren Verarbeitung zu identifizieren.With reference to 18A and 18B can after forming the annular structures 1607 the resulting structure can be separated to individual integrated circuit packages 1801A respectively 1801B to build. The integrated circuit package 1801A corresponds to embodiments in which the encapsulation 1301 not before forming the annular structures 1607 is deepened. The integrated circuit package 1801B corresponds to embodiments in which the encapsulation 1301 prior to forming the annular structures 1607 is deepened. In some embodiments, the resulting structure can be separated by sawing, a laser ablation process, a combination thereof, or the like. Then each of the integrated circuit packages 1801A and each of the integrated circuit packages 1801B tested to identify known good packages (KGPs) for further processing.
Unter Bezugnahme auf 19A wird in einigen Ausführungsformen ein Werkstück 1901 an das integrierten Schaltungs-Package 1801A mit einer Menge von Verbindern 1903 gebondet, die sich durch Öffnungen in den ringförmigen Strukturen 1607 erstrecken, um eine gestapelte Halbleitervorrichtung 1900 zu bilden. In der veranschaulichten Ausführungsform ist das Werkstück 1901 ein Package. In anderen Ausführungsformen kann das Werkstück 1901 ein oder mehrere Dies, eine gedruckte Leiterplatte (PCB), ein Package-Substrat, ein Interposer oder dergleichen sein. In einigen Ausführungsformen, in denen das Werkstück 1901 ein Package ist, ist die gestapelte Halbleitervorrichtung 1900 eine Package-on-Package-Vorrichtung (PoP). In anderen Ausführungsformen, in denen das Werkstück 1901 ein Die ist, ist die gestapelte Halbleitervorrichtung 1900 eine Chip-on-Package-Vorrichtung (CoP). In einigen Ausführungsformen können die Verbinder 1903 unter Verwendung ähnlicher Materialien und Verfahren gebildet werden wie die vorhergehend unter Bezugnahme auf 15 beschriebenen Verbinder 1509 und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt. In anderen Ausführungsformen kann das Werkstück 1901 vor dem vorhergehend unter Bezugnahme auf 18A beschriebenen Dicing-Prozess an das integrierte Schaltungs-Package 1801A gebondet werden.With reference to 19A becomes a workpiece in some embodiments 1901 to the integrated circuit package 1801A with a lot of connectors 1903 bonded, extending through openings in the annular structures 1607 extend to a stacked semiconductor device 1900 to build. In the illustrated embodiment, the workpiece is 1901 a package. In other embodiments, the workpiece 1901 one or more dies, a printed circuit board (PCB), a package substrate, an interposer or the like. In some embodiments in which the workpiece 1901 is a package is the stacked semiconductor device 1900 a package-on-package (PoP) device. In other embodiments in which the workpiece 1901 a die is the stacked semiconductor device 1900 a chip-on-package device (CoP). In some embodiments, the connectors 1903 using similar materials and processes as those previously referred to with reference to FIG 15th described connector 1509 and the description is not repeated here for the sake of brevity. In other embodiments, the workpiece 1901 before the previous referring to 18A described dicing process to the integrated circuit package 1801A be bonded.
Ferner kann unter Bezugnahme auf 19A ein Füllmaterial 1905 in den Raum zwischen dem Werkstück 1901 und dem integrierten Schaltungs-Package 1801A und die Verbinder 1903 umgebend eingespritzt oder auf eine andere Weise darin gebildet werden. Das Füllmaterial 1905 kann zum Beispiel ein flüssiges Epoxidharz, verformbares Gel, Siliziumgummi oder dergleichen sein, das heißt wird zwischen den Strukturen abgegeben und dann ausgehärtet, um hart zu werden. Dieses Füllmaterial 1905 kann unter anderem verwendet werden, um Schäden an den Verbindern 1903 zu verringern und diese zu schützen.Furthermore, with reference to 19A a filler material 1905 in the space between the workpiece 1901 and the integrated circuit package 1801A and the connectors 1903 surrounding or otherwise formed therein. The filler material 1905 For example, it can be a liquid epoxy resin, malleable gel, silicon rubber, or the like, that is, is dispensed between the structures and then cured to harden. This filler material 1905 can be used, among other things, to damage the connectors 1903 to reduce and protect them.
19B veranschaulicht eine vergrößerte Querschnittsansicht eines Gebiets 1907 von 19A. In einigen Ausführungsformen weisen die Einkapselung 1301 und die leitfähigen Durchkontaktierungen 1003 eine Höhe H1 auf und eine oberste Fläche der ringförmigen Struktur 1607 weist eine Höhe H2 in Bezug auf eine untere Fläche der Einkapselung 1301 auf. In einigen Ausführungsformen ist die Höhe H2 größer als die Höhe H1. In einigen Ausführungsformen beträgt die Höhe H1 zwischen etwa 30 µm und etwa 300 µm. In einigen Ausführungsformen beträgt die Höhe H2 zwischen etwa 35 µm und etwa 350 µm. In einigen Ausführungsformen beträgt ein Verhältnis H1/H2 zwischen etwa 0,8 und etwa 0,99. In einigen Ausführungsformen bildet eine Seitenwand des Verbinders 1903 einen Winkel α1 mit einer oberen Fläche der entsprechenden Durchkontaktierung 1003. In einigen Ausführungsformen ist der Winkel α1 kleiner als etwa 70 Grad, wie beispielsweise zwischen etwa 20 Grad und etwa 50 Grad. In einigen Ausführungsformen trennt die ringförmige Struktur 1607 die Einkapselung 1301 von dem Füllmaterial 1905 an der Grenzfläche zwischen der leitfähigen Durchkontaktierung 1003 und dem entsprechenden Verbinder 1903. In einigen Ausführungsformen kann durch Bilden der ringförmigen Struktur 1607 an der Grenzfläche zwischen der leitfähigen Durchkontaktierung 1003 und dem entsprechenden Verbinder 1903 eine Ablösung der Einkapselung 1301 von der leitfähigen Durchkontaktierung 1003 und eine Ablösung des Füllmaterials 1905 von dem Verbinder 1903, während eine Zuverlässigkeitsprüfung auf der gestapelten Halbleitervorrichtung 1900 durchgeführt wird, und/oder während des normalen Betriebs der gestapelten Halbleitervorrichtung 1900 verhindert oder beseitigt werden. In einigen Ausführungsformen können durch Bilden der ringförmigen Struktur 1607 zwischen der Einkapselung 1301 und dem Füllmaterial 1905 die Bildung von Rissen in der Einkapselung 1301 und/oder dem Füllmaterial 1905 und die Ausbreitung der Risse zwischen der Einkapselung 1301 und dem Füllmaterial 1905, während eine Zuverlässigkeitsprüfung auf der gestapelten Halbleitervorrichtung 1900 durchgeführt wird, und/oder während des normalen Betriebs der gestapelten Halbleitervorrichtung 1900 verhindert oder beseitigt werden. 19B Figure 3 illustrates an enlarged cross-sectional view of a region 1907 of 19A . In some embodiments, the encapsulation 1301 and the conductive vias 1003 a height H 1 and a top surface of the annular structure 1607 has a height H2 with respect to a lower surface of the encapsulation 1301 on. In some embodiments, the height H2 is greater than the height H 1 . In some embodiments, the height H 1 is between about 30 μm and about 300 μm. In some embodiments, the height H2 is between about 35 µm and about 350 µm. In some embodiments, an H 1 / H 2 ratio is between about 0.8 and about 0.99. In some embodiments forms a side wall of the connector 1903 an angle α 1 with a top surface of the corresponding via 1003 . In some embodiments, the angle α 1 is less than about 70 degrees, such as between about 20 degrees and about 50 degrees. In some embodiments, the annular structure separates 1607 the encapsulation 1301 of the filler material 1905 at the interface between the conductive via 1003 and the corresponding connector 1903 . In some embodiments, by forming the annular structure 1607 at the interface between the conductive via 1003 and the corresponding connector 1903 a detachment of the encapsulation 1301 from the conductive via 1003 and a detachment of the filler material 1905 from the connector 1903 while performing a reliability test on the stacked semiconductor device 1900 is performed and / or during normal operation of the stacked semiconductor device 1900 prevented or eliminated. In some embodiments, by forming the annular structure 1607 between encapsulation 1301 and the filler material 1905 the formation of cracks in the encapsulation 1301 and / or the filler material 1905 and the propagation of the cracks between the encapsulation 1301 and the filler material 1905 while performing a reliability test on the stacked semiconductor device 1900 is performed and / or during normal operation of the stacked semiconductor device 1900 prevented or eliminated.
Unter Bezugnahme auf 20A wird in einigen Ausführungsformen ein Werkstück 1901 an das integrierte Schaltungs-Package 1801B mit einer Menge von Verbindern 1903 gebondet, die sich durch Öffnungen in den ringförmigen Strukturen 1607 erstrecken, um eine gestapelte Halbleitervorrichtung 2000 zu bilden. In der veranschaulichten Ausführungsform ist das Werkstück 1901 ein Package. In anderen Ausführungsformen kann das Werkstück 1901 ein oder mehrere Dies, eine gedruckte Leiterplatte (PCB), ein Package-Substrat, ein Interposer oder dergleichen sein. In einigen Ausführungsformen, in denen das Werkstück 1901 ein Package ist, ist die gestapelte Halbleitervorrichtung 2000 eine Package-on-Package-Vorrichtung (PoP). In anderen Ausführungsformen, in denen das Werkstück 1901 ein Die ist, ist die gestapelte Halbleitervorrichtung 2000 eine Chip-on-Package-Vorrichtung (CoP). In anderen Ausführungsformen kann das Werkstück 1901 vor dem vorhergehend unter Bezugnahme auf 18B beschriebenen Dicing-Prozess an das integrierte Schaltungs-Package 1801B gebondet werden. In einigen Ausführungsformen kann das Füllmaterial 1905 in den Raum zwischen dem Werkstück 1901 und dem integrierten Schaltungs-Package 1801B und die Verbinder 1903 umgebend eingespritzt oder auf eine andere Weise darin gebildet werden.With reference to 20A becomes a workpiece in some embodiments 1901 to the integrated circuit package 1801B with a lot of connectors 1903 bonded, extending through openings in the annular structures 1607 extend to a stacked semiconductor device 2000 to build. In the illustrated embodiment, the workpiece is 1901 a package. In other embodiments, the workpiece 1901 one or more dies, a printed circuit board (PCB), a package substrate, an interposer or the like. In some embodiments in which the workpiece 1901 is a package is the stacked semiconductor device 2000 a package-on-package (PoP) device. In other embodiments in which the workpiece 1901 a die is the stacked semiconductor device 2000 a chip-on-package device (CoP). In other embodiments, the workpiece 1901 before the previous referring to 18B described dicing process to the integrated circuit package 1801B be bonded. In some embodiments, the filler material 1905 in the space between the workpiece 1901 and the integrated circuit package 1801B and the connectors 1903 surrounding or otherwise formed therein.
20B veranschaulicht eine vergrößerte Querschnittsansicht eines Gebiets 2001 von 20A. In einigen Ausführungsformen weist die Einkapselung 1301 eine Höhe H5 auf, die leitfähige Durchkontaktierung 1003 weist eine Höhe H5 auf und eine oberste Fläche der ringförmigen Struktur 1607 weist eine Höhe H4 in Bezug auf eine untere Fläche der Einkapselung 1301 auf. In einigen Ausführungsformen ist die Höhe H4 größer als die Höhe H5 und die Höhe H5 ist größer als die Höhe H5. In einigen Ausführungsformen beträgt die Höhe H5 zwischen etwa 30 µm und etwa 300 µm. In einigen Ausführungsformen beträgt die Höhe H4 zwischen etwa 35 µm und etwa 350 µm. In einigen Ausführungsformen beträgt die Höhe H5 zwischen etwa 20 µm und etwa 290 µm. In einigen Ausführungsformen beträgt ein Verhältnis H3/H4 zwischen etwa 0,8 und etwa 0,99. In einigen Ausführungsformen beträgt ein Verhältnis H4/H5 zwischen etwa 1,1 und etwa 1,5. In einigen Ausführungsformen bildet eine Seitenwand des Verbinders 1903 einen Winkel α2 mit einer oberen Fläche der entsprechenden leitfähigen Durchkontaktierung 1003. In einigen Ausführungsformen ist der Winkel α2 kleiner als etwa 70 Grad, wie beispielsweise zwischen etwa 30 Grad und etwa 50 Grad. In einigen Ausführungsformen trennt die ringförmige Struktur 1607 die Einkapselung 1301 von dem Füllmaterial 1905 an der Grenzfläche zwischen der leitfähigen Durchkontaktierung 1003 und dem entsprechenden Verbinder 1903. In einigen Ausführungsformen kann durch Bilden der ringförmigen Struktur 1607 an der Grenzfläche zwischen der leitfähigen Durchkontaktierung 1003 und dem entsprechenden Verbinder 1903 eine Ablösung der Einkapselung 1301 von der leitfähigen Durchkontaktierung 1003 und eine Ablösung des Füllmaterials 1905 von dem Verbinder 1903, während eine Zuverlässigkeitsprüfung auf der gestapelten Halbleitervorrichtung 2000 durchgeführt wird, und/oder während des normalen Betriebs der gestapelten Halbleitervorrichtung 2000 verhindert oder beseitigt werden. In einigen Ausführungsformen können durch Bilden der ringförmigen Struktur 1607 zwischen der Einkapselung 1301 und dem Füllmaterial 1905 die Bildung von Rissen in der Einkapselung 1301 und/oder dem Füllmaterial 1905 und die Ausbreitung der Risse zwischen der Einkapselung 1301 und dem Füllmaterial 1905, während eine Zuverlässigkeitsprüfung auf der gestapelten Halbleitervorrichtung 2000 durchgeführt wird, und/oder während des normalen Betriebs der gestapelten Halbleitervorrichtung 2000 verhindert oder beseitigt werden. 20B Figure 3 illustrates an enlarged cross-sectional view of a region 2001 of 20A . In some embodiments, the encapsulation 1301 a height H 5 , the conductive via 1003 has a height H 5 and an uppermost surface of the annular structure 1607 has a height H 4 with respect to a lower surface of the encapsulation 1301 on. In some embodiments, the height H 4 is greater than the height H 5 and the height H 5 is greater than the height H 5 . In some embodiments, the height H 5 is between about 30 μm and about 300 μm. In some embodiments, the height H 4 is between about 35 µm and about 350 µm. In some embodiments, the height H 5 is between about 20 μm and about 290 μm. In some embodiments, an H 3 / H 4 ratio is between about 0.8 and about 0.99. In some embodiments, an H 4 / H 5 ratio is between about 1.1 and about 1.5. In some embodiments forms a side wall of the connector 1903 an angle α 2 with a top surface of the corresponding conductive via 1003 . In some embodiments, the angle α 2 is less than about 70 degrees, such as between about 30 degrees and about 50 degrees. In some embodiments, the annular structure separates 1607 the encapsulation 1301 of the filler material 1905 at the interface between the conductive via 1003 and the corresponding connector 1903 . In some embodiments, by forming the annular structure 1607 at the interface between the conductive via 1003 and the corresponding connector 1903 a detachment of the encapsulation 1301 from the conductive via 1003 and a detachment of the filler material 1905 from the connector 1903 while performing a reliability test on the stacked semiconductor device 2000 is performed and / or during normal operation of the stacked semiconductor device 2000 prevented or eliminated. In some embodiments, by forming the annular structure 1607 between encapsulation 1301 and the filler material 1905 the formation of cracks in the encapsulation 1301 and / or the filler material 1905 and the propagation of the cracks between the encapsulation 1301 and the filler material 1905 while performing a reliability test on the stacked semiconductor device 2000 is performed and / or during normal operation of the stacked semiconductor device 2000 prevented or eliminated.
21 bis 24, 25A, 25B und 26 sind Querschnittsansichten von verschiedenen Verarbeitungsschritten während der Herstellung von integrierten Schaltungs-Packages unter Verwendung der in 1 bis 8 hergestellten integrierten Schaltungs-Dies gemäß einigen Ausführungsformen. Die Ausführungsformen, die in der Folge unter Bezugnahme auf 21 bis 24, 25A, 25B und 26 beschrieben werden, sind den Ausführungsformen ähnlich, die vorhergehend unter Bezugnahme auf 9 bis 15, 16A, 16B, 17, 18A, 18B, 19A, 19B, 20A und 20B beschrieben wurden, wobei gleiche Elemente unter Verwendung der gleichen Bezugszeichen bezeichnet werden. 21 to 24 , 25A , 25B and 26th FIG. 13 is cross-sectional views of various processing steps during the manufacture of integrated circuit packages using the FIG 1 to 8th manufactured integrated circuit dies according to some embodiments. The embodiments described below with reference to FIG 21 to 24 , 25A , 25B and 26th are similar to the embodiments previously described with reference to FIG 9 to 15th , 16A , 16B , 17th , 18A , 18B , 19A , 19B , 20A and 20B where like elements are identified using the same reference numerals.
Unter Bezugnahme auf 21 ist in einigen Ausführungsformen eine Ablöseschicht 903 über einem Träger 901 gebildet, leitfähige Durchkontaktierungen 1003 sind über der Ablöseschicht 903 gebildet und integrierte Schaltungs-Dies 801 sind an der Ablöseschicht 903 angebracht. In einigen Ausführungsformen umfassen die leitfähigen Durchkontaktierungen 1003 Keimschichten 905 und leitfähige Säulen 1001 über den Keimschichten 905. In einigen Ausführungsformen kann die in 21 veranschaulichte Struktur unter Verwendung von Verfahren, wie vorhergehend unter Bezugnahme auf 9 bis 12 beschrieben, gebildet werden und die Beschreibung wird an dieser Stelle der Kürze halber nicht noch einmal wiederholt.With reference to 21 is a release liner in some embodiments 903 over a girder 901 formed, conductive vias 1003 are above the release layer 903 formed and integrated circuit dies 801 are on the release layer 903 appropriate. In some embodiments, the conductive vias include 1003 Germ layers 905 and conductive pillars 1001 over the germ layers 905 . In some embodiments, the in 21 illustrated structure using methods as previously referring to FIG 9 to 12th are described, formed and the description is not repeated again at this point for the sake of brevity.
Ferner unter Bezugnahme auf 21 werden nach dem Bilden der leitfähigen Durchkontaktierungen 1003 und dem Anbringen der integrierten Schaltungs-Dies 801 an der Ablöseschicht 903 ringförmige Strukturen 2101 über der Ablöseschicht 903 und die leitfähigen Durchkontaktierungen 1003 umgebend gebildet. In einigen Ausführungsformen werden die ringförmigen Strukturen 2101 durch Abgeben eines Polymermaterials 1603 über gewünschten Stellen auf der Ablöseschicht 903 unter Verwendung einer Abgabeeinrichtung 1601 gebildet. In einigen Ausführungsformen kann die Abgabeeinrichtung 1601 die Ablöseschicht 903 abtasten, wie durch einen Pfeil 1605 angegeben, und das Polymermaterial 1603 in einer flüssigen Form über den gewünschten Stellen auf der Ablöseschicht 903 abgeben. In einigen Ausführungsformen kann das Polymermaterial 1603 UV-aushärtbare Polymermaterialien, wie beispielsweise Epoxidharze, Acrylate, Urethane, Thiole, Kombinationen davon oder dergleichen, umfassen. In einigen Ausführungsformen kann die Abgabeeinrichtung 1601 eine UV-Lichtquelle umfassen. In einigen Ausführungsformen kann nach dem Abgeben des Polymermaterials 1603 über den gewünschten Stellen auf der Ablöseschicht 903 die UV-Lichtquelle das abgegebene Polymermaterial 1603 mit dem UV-Licht belichten. In einigen Ausführungsformen kann die Wellenlänge des UV-Lichts zwischen etwa 250 nm und etwa 600 nm betragen. In einigen Ausführungsformen kann die UV-Lichtquelle das abgegebene Polymermaterial 1603 während einer Zeit von zwischen 0,1 ms und etwa 1 ms mit dem UV-Licht belichten. Unter dem Einfluss des UV-Lichts wird das abgegebene Polymermaterial 1603 ausgehärtet und einer Polymerisation (Vernetzung) unterzogen, um das abgegebene Polymermaterial 1603 zu härten. Nach dem Aushärten bildet das abgegebene Polymermaterial 1603 die ringförmigen Strukturen 2101. In einigen Ausführungsformen können freiliegende Flächen der ringförmigen Strukturen 2101 nicht ebene Flächen, wie beispielsweise konkave Flächen, sein (siehe 25B).Also with reference to 21 after the conductive vias are formed 1003 and attaching the integrated circuit dies 801 at the release layer 903 annular structures 2101 over the release liner 903 and the conductive vias 1003 surrounding formed. In some embodiments, the annular structures 2101 by dispensing a polymer material 1603 over desired locations on the release layer 903 using a dispenser 1601 educated. In some embodiments, the dispenser 1601 the release layer 903 feel like an arrow 1605 indicated, and the polymer material 1603 in a liquid form over the desired locations on the release liner 903 submit. In some embodiments, the polymer material can 1603 UV curable polymer materials such as epoxies, acrylates, urethanes, thiols, combinations thereof, or the like. In some embodiments, the dispenser 1601 comprise a UV light source. In some embodiments, after the polymer material has been dispensed 1603 over the desired locations on the release liner 903 the UV light source the emitted polymer material 1603 expose with the UV light. In some embodiments, the wavelength of the UV light can be between about 250 nm and about 600 nm. In some embodiments, the UV light source can be the dispensed polymeric material 1603 expose to the UV light for a time of between 0.1 ms and about 1 ms. Under the influence of UV light, the released polymer material becomes 1603 cured and subjected to polymerization (crosslinking) to give the released polymer material 1603 to harden. After curing, the released polymer material forms 1603 the annular structures 2101 . In some embodiments, exposed surfaces of the annular structures can be used 2101 be non-flat surfaces, such as concave surfaces (see 25B) .
In anderen Ausführungsformen kann das Polymermaterial 1603 warmhärtende Polymermaterialien, wie beispielsweise Epoxidharze, Polyimide, Kombinationen davon oder dergleichen, umfassen. In solchen Ausführungsformen kann das Polymermaterial 1603 ausgehärtet werden, indem das Polymermaterial 1603 einer geeigneten Wärmebehandlung unterzogen wird. In einigen Ausführungsformen kann die Wärmebehandlung bei einer Temperatur zwischen etwa 100 °C und etwa 400 °C durchgeführt werden. In einigen Ausführungsformen kann die Wärmebehandlung während einer Zeit zwischen etwa 5 Minuten und etwa 4 Stunden durchgeführt werden. Wie vorhergehend mit mehr Details beschrieben, wird auf dem abgegebenen Polymermaterial 1603 kein separater Strukturierungsprozess durchgeführt, um die ringförmigen Strukturen 2101 zu bilden. Dementsprechend ermöglichen verschiedene Ausführungsformen, die hier beschrieben werden, die Verringerung der Anzahl der Herstellungsschritte und der Herstellungskosten für die Bildung integrierter Schaltungs-Packages.In other embodiments, the polymer material 1603 thermosetting polymeric materials such as epoxies, polyimides, combinations thereof, or the like. In such embodiments, the polymer material 1603 cured by the polymer material 1603 is subjected to a suitable heat treatment. In some embodiments, the heat treatment can be performed at a temperature between about 100 ° C and about 400 ° C. In some embodiments, the heat treatment can be performed for a time between about 5 minutes and about 4 hours. As previously described in more detail, is applied to the dispensed polymer material 1603 no separate structuring process is performed around the annular structures 2101 to build. Accordingly, various embodiments described herein enable the number of manufacturing steps and manufacturing costs for forming integrated circuit packages to be reduced.
Unter Bezugnahme auf 22 ist eine Draufsicht der leitfähigen Durchkontaktierung 1003 und der entsprechenden ringförmigen Struktur 2101 veranschaulicht. In einigen Ausführungsformen weist die leitfähige Durchkontaktierung 1003 eine Breite W4. auf. In einigen Ausführungsformen weist die ringförmige Struktur 2101 einen Innendurchmesser W4 und einen Außendurchmesser W5 auf, die derart sind, dass W5 größer als W4 ist. In einigen Ausführungsformen beträgt der Innendurchmesser W4 zwischen etwa 10 µm und etwa 450 µm. In einigen Ausführungsformen beträgt der Außendurchmesser W5 zwischen etwa 30 µm und etwa 600 µm. In einigen Ausführungsformen beträgt ein Verhältnis W4/W5 zwischen etwa 0,2 und etwa 0,99. In einigen Ausführungsformen kann die leitfähige Durchkontaktierung 1003 vollständig innerhalb einer Öffnung in der ringförmigen Struktur 2101 angeordnet sein. In der veranschaulichten Ausführungsform weist die leitfähige Durchkontaktierung 1003 in einer Draufsicht eine Kreisform auf und die ringförmige Struktur 2101 weist in einer Draufsicht eine Ringform auf. In anderen Ausführungsformen kann die leitfähige Durchkontaktierung 1003 in einer Draufsicht eine ovale Form, eine quadratische Form, eine rechteckige Form, eine vieleckige Form oder dergleichen aufweisen und die Innen- und Außenränder der ringförmigen Struktur 2101 können in einer Draufsicht eine ovale Form, eine quadratische Form, eine rechteckige Form, eine vieleckige Form oder dergleichen aufweisen. In einigen Ausführungsformen können die leitfähige Durchkontaktierung 1003 und die ringförmige Struktur 2101 in einer Draufsicht ähnliche Formen aufweisen. Zum Beispiel können in einigen Ausführungsformen, in denen die leitfähige Durchkontaktierung 1003 in einer Draufsicht eine ovale Form aufweist, die Innen- und Außenränder der entsprechenden ringförmigen Struktur 2101 auch eine ovale Form aufweisen.With reference to 22nd Figure 13 is a top view of the conductive via 1003 and the corresponding annular structure 2101 illustrated. In some embodiments, the conductive via 1003 a width W 4 . on. In some embodiments, the annular structure has 2101 an inner diameter W 4 and an outer diameter W 5 which are such that W 5 is larger than W 4 . In some embodiments, the inside diameter W 4 is between about 10 μm and about 450 μm. In some embodiments, the outside diameter W 5 is between about 30 μm and about 600 μm. In some embodiments, a ratio W 4 / W 5 is between about 0.2 and about 0.99. In some embodiments, the conductive via 1003 entirely within an opening in the annular structure 2101 be arranged. In the illustrated embodiment, the conductive via 1003 in a plan view a circular shape and the annular structure 2101 has a ring shape in a plan view. In other embodiments, the conductive via 1003 have an oval shape, a square shape, a rectangular shape, a polygonal shape or the like in a plan view and the inner and outer edges of the annular structure 2101 may have an oval shape, a square shape, a rectangular shape, a polygonal shape or the like in a plan view. In some embodiments can use the conductive via 1003 and the annular structure 2101 have similar shapes in a plan view. For example, in some embodiments where the conductive via 1003 has an oval shape in plan view, the inner and outer edges of the corresponding annular structure 2101 also have an oval shape.
Unter Bezugnahme auf 23 wird eine Einkapselung 1301 über dem Träger 901 und über den integrierten Schaltungs-Dies 801 und den leitfähigen Durchkontaktierungen 1003 und sie umgebend gebildet. Anschließend wird die Einkapselung 1301 planarisiert, derart, dass obere Flächen der leitfähigen Säulen 501 der integrierten Schaltungs-Dies 801 im Wesentlichen koplanar mit oberen Flächen der leitfähigen Durchkontaktierungen 1003 und einer oberen Fläche der Einkapselung 1301 sind. In einigen Ausführungsformen kann die Einkapselung 1301 unter Verwendung von Verfahren wie unter Bezugnahme auf 13 und 14 beschrieben gebildet und planarisiert werden, und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt.With reference to 23 becomes an encapsulation 1301 above the carrier 901 and over the integrated circuit dies 801 and the conductive vias 1003 and formed surrounding them. Then the encapsulation 1301 planarized such that upper surfaces of the conductive pillars 501 the integrated circuit dies 801 substantially coplanar with top surfaces of the conductive vias 1003 and a top surface of the encapsulation 1301 are. In some embodiments, the encapsulation 1301 using methods such as referring to FIG 13th and 14th are formed and planarized, and the description is not repeated here for the sake of brevity.
Ferner unter Bezugnahme auf 23 wird nach dem Planarisieren der Einkapselung 1310 eine Umverteilungsstruktur 1501 über den integrierten Schaltungs-Dies 801, den leitfähigen Durchkontaktierungen 1003 und der Einkapselung 1301 gebildet. Anschließend werden Under-Bump-Metallisierungen (UBMs) 1507 über der Umverteilungsstruktur 1501 gebildet und elektrisch daran gekoppelt und Verbinder 1509 werden über den UBMs 1507 gebildet und elektrisch daran gekoppelt. In einigen Ausführungsformen können die Umverteilungsstruktur 1501, die UBMs 1507, und die Verbinder 1509 unter Verwendung von Verfahren wie vorhergehend unter Bezugnahme auf 15 beschrieben gebildet werden, und die Beschreibung wird an dieser Stelle der Kürze halber nicht noch einmal wiederholt.Also with reference to 23 will after the encapsulation is planarized 1310 a redistribution structure 1501 via the integrated circuit die 801 , the conductive vias 1003 and encapsulation 1301 educated. Then under-bump metallizations (UBMs) 1507 above the redistribution structure 1501 formed and electrically coupled thereto and connectors 1509 are above the UBMs 1507 formed and electrically coupled thereto. In some embodiments, the redistribution structure 1501 who have favourited UBMs 1507 , and the connectors 1509 using methods as previously referring to FIG 15th and the description is not repeated here for the sake of brevity.
Unter Bezugnahme auf 24 wird in einigen Ausführungsformen die resultierende Struktur an einem Band 1609 angebracht, das durch einen Rahmen 1611 unterstützt wird, derart, dass die Verbinder 1509 das Band 1609 kontaktieren. In einigen Ausführungsformen kann das Band 1609 einen Die-Befestigungsfilm, ein Dicing-Band oder dergleichen umfassen. Anschließend wird der Träger 901 (siehe 23) von der resultierenden Struktur gelöst und das Dicing wird durchgeführt, um einzelne integrierte Schaltungs-Packages 2400 zu bilden. In einigen Ausführungsformen kann die resultierende Struktur durch Sägen, ein Laserablationsverfahren, eine Kombination davon oder dergleichen getrennt werden. Anschließend kann jedes von den integrierten Schaltungs-Packages 2400 getestet werden, um Known Good Packages (KGPs) zur weiteren Verarbeitung zu identifizieren.With reference to 24 In some embodiments, the resulting structure is attached to a tape 1609 attached to that by a frame 1611 is supported in such a way that the connector 1509 the ribbon 1609 to contact. In some embodiments, the tape 1609 a die attach film, dicing tape, or the like. Subsequently, the carrier 901 (please refer 23 ) is detached from the resulting structure and the dicing is performed to individual integrated circuit packages 2400 to build. In some embodiments, the resulting structure can be separated by sawing, a laser ablation process, a combination thereof, or the like. Then each of the integrated circuit packages 2400 tested to identify known good packages (KGPs) for further processing.
Unter Bezugnahme auf 25A wird in einigen Ausführungsformen ein Werkstück 1901 an die integrierte Schaltungs-Packages 2400 mit einer Menge von Verbindern 1903 gebondet, die an entsprechende leitfähige Durchkontaktierungen 1003 gekoppelt sind, um eine gestapelte Halbleitervorrichtung 2500 zu bilden. In der veranschaulichten Ausführungsform ist das Werkstück 1901 ein Package. In anderen Ausführungsformen kann das Werkstück 1901 ein oder mehrere Dies, eine gedruckte Leiterplatte (PCB), ein Package-Substrat, ein Interposer oder dergleichen sein. In einigen Ausführungsformen, in denen das Werkstück 1901 ein Package ist, ist die gestapelte Halbleitervorrichtung 2500 eine Package-on-Package-Vorrichtung (PoP). In anderen Ausführungsformen, in denen das Werkstück 1901 ein Die ist, ist die gestapelte Halbleitervorrichtung 2500 eine Chip-on-Package-Vorrichtung (CoP). In anderen Ausführungsformen kann das Werkstück 1901 vor dem vorhergehend unter Bezugnahme auf 24 beschriebenen Dicing-Prozess an das integrierte Schaltungs-Package 2400 gebondet werden.With reference to 25A becomes a workpiece in some embodiments 1901 to the integrated circuit packages 2400 with a lot of connectors 1903 bonded to corresponding conductive vias 1003 are coupled to a stacked semiconductor device 2500 to build. In the illustrated embodiment, the workpiece is 1901 a package. In other embodiments, the workpiece 1901 one or more dies, a printed circuit board (PCB), a package substrate, an interposer or the like. In some embodiments in which the workpiece 1901 is a package is the stacked semiconductor device 2500 a package-on-package (PoP) device. In other embodiments in which the workpiece 1901 a die is the stacked semiconductor device 2500 a chip-on-package device (CoP). In other embodiments, the workpiece 1901 before the previous referring to 24 described dicing process to the integrated circuit package 2400 be bonded.
Ferner kann unter Bezugnahme auf 25A ein Füllmaterial 1905 in den Raum zwischen dem Werkstück 1901 und dem integrierten Schaltungs-Package 2400 und die Verbinder 1903 umgebend eingespritzt oder auf eine andere Weise darin gebildet werden. In einigen Ausführungsformen kann das Füllmaterial 1905 unter Verwendung von vorhergehend unter Bezugnahme auf 18A beschriebenen Verfahren gebildet werden und die Beschreibung wird an dieser Stelle der Kürze halber nicht noch einmal wiederholt.Furthermore, with reference to 25A a filler material 1905 in the space between the workpiece 1901 and the integrated circuit package 2400 and the connectors 1903 surrounding or otherwise formed therein. In some embodiments, the filler material 1905 using previous reference to FIG 18A are formed and the description is not repeated again at this point for the sake of brevity.
25B veranschaulicht eine vergrößerte Querschnittsansicht eines Gebiets 2501 von 25A. In einigen Ausführungsformen können Flächen der ringförmigen Strukturen 2101, die mit der Einkapselung 1301 in Kontakt sind, nicht ebene Flächen, wie beispielsweise konkave Flächen sein. In einigen Ausführungsformen trennt die ringförmige Struktur 2101 die Einkapselung 1301 von dem Füllmaterial 1905 an der Grenzfläche zwischen der leitfähigen Durchkontaktierung 1003 und dem entsprechenden Verbinder 1903. In einigen Ausführungsformen kann durch Bilden der ringförmigen Struktur 2101 an der Grenzfläche zwischen der leitfähigen Durchkontaktierung 1003 und dem entsprechenden Verbinder 1903 eine Ablösung der Einkapselung 1301 von der leitfähigen Durchkontaktierung 1003 und eine Ablösung des Füllmaterials 1905 von dem Verbinder 1903, während eine Zuverlässigkeitsprüfung auf der gestapelten Halbleitervorrichtung 2500 durchgeführt wird, und/oder während des normalen Betriebs der gestapelten Halbleitervorrichtung 2500 verhindert oder beseitigt werden. In einigen Ausführungsformen können durch Bilden der ringförmigen Struktur 2101 zwischen der Einkapselung 1301 und dem Füllmaterial 1905 die Bildung von Rissen in der Einkapselung 1301 und/oder dem Füllmaterial 1905 und die Ausbreitung der Risse zwischen der Einkapselung 1301 und dem Füllmaterial 1905, während eine Zuverlässigkeitsprüfung auf der gestapelten Halbleitervorrichtung 2500 durchgeführt wird, und/oder während des normalen Betriebs der gestapelten Halbleitervorrichtung 2500 verhindert oder beseitigt werden. 25B Figure 3 illustrates an enlarged cross-sectional view of a region 2501 of 25A . In some embodiments, surfaces of the annular structures 2101 that came with the encapsulation 1301 are in contact, non-planar surfaces such as concave surfaces. In some embodiments, the annular structure separates 2101 the encapsulation 1301 of the filler material 1905 at the interface between the conductive via 1003 and the corresponding connector 1903 . In some embodiments, by forming the annular structure 2101 at the interface between the conductive via 1003 and the corresponding connector 1903 a detachment of the encapsulation 1301 from the conductive via 1003 and a detachment of the filler material 1905 from the connector 1903 while performing a reliability test on the stacked semiconductor device 2500 is performed and / or during normal operation of the stacked semiconductor device 2500 prevented or eliminated. In some Embodiments can be made by forming the annular structure 2101 between encapsulation 1301 and the filler material 1905 the formation of cracks in the encapsulation 1301 and / or the filler material 1905 and the propagation of the cracks between the encapsulation 1301 and the filler material 1905 while performing a reliability test on the stacked semiconductor device 2500 is performed and / or during normal operation of the stacked semiconductor device 2500 prevented or eliminated.
26 veranschaulicht eine gestapelte Halbleitervorrichtung 2600, die durch Bonden eines Werkstücks 1901 an ein integriertes Schaltungs-Package 2601 mit einer an entsprechende leitfähige Durchkontaktierungen 1003 gekoppelten Menge von Verbindern 1903 gebildet ist. In einigen Ausführungsformen kann das integrierte Schaltungs-Package 2601 unter Verwendung ähnlicher Verfahren gebildet werden wie vorhergehend unter Bezugnahme auf 21 bis 24 beschriebenen integrierten Schaltungs-Packages 2400, wobei gleiche Elemente mit gleichen Bezugszeichen bezeichnet werden und die Beschreibung wird der Kürze halber an dieser Stelle nicht noch einmal wiederholt. In der veranschaulichten Ausführungsform werden benachbarte oder angrenzende ringförmige Strukturen 2101 zusammengeführt, um zusammengeführte ringförmige Strukturen 2101 zu bilden. In einigen Ausführungsformen erstreckt sich die zusammengeführte ringförmige Struktur 2101 zwischen benachbarten oder angrenzende leitfähigen Durchkontaktierungen 1003, derart, dass eine Fläche der zusammengeführten ringförmigen Struktur 2101, die von dem Füllmaterial 1905 abgewandt ist, konkave Flächen umfasst. In einigen Ausführungsformen, in denen ein Abstand zwischen den benachbarten leitfähigen Durchkontaktierungen 1003 kleiner als das Zweifache der Breite der einzelnen ringförmigen Strukturen 2101 (gemessen als eine Differenz zwischen dem äußeren Radius und dem inneren Radius der ringförmigen Strukturen 2101) ist, können die benachbarten einzelnen ringförmigen Strukturen 2101 einander berühren und können zusammengeführt werden, um die zusammengeführten ringförmigen Strukturen 2101 zu bilden. 26th Fig. 10 illustrates a stacked semiconductor device 2600 made by bonding a workpiece 1901 to an integrated circuit package 2601 with a corresponding conductive vias 1003 coupled set of connectors 1903 is formed. In some embodiments, the integrated circuit package 2601 using methods similar to those previously referred to with reference to FIG 21 to 24 integrated circuit packages described 2400 , wherein the same elements are denoted by the same reference numerals and the description is not repeated here for the sake of brevity. In the illustrated embodiment, adjacent or adjacent annular structures 2101 merged to form merged annular structures 2101 to build. In some embodiments, the merged annular structure extends 2101 between adjacent or adjacent conductive vias 1003 , such that a surface of the merged annular structure 2101 by the filler material 1905 facing away, includes concave surfaces. In some embodiments, where there is a spacing between the adjacent conductive vias 1003 less than twice the width of the individual ring-shaped structures 2101 (measured as a difference between the outer radius and the inner radius of the annular structures 2101 ), the neighboring individual ring-shaped structures can 2101 touch each other and can be merged to form the merged annular structures 2101 to build.
27 ist ein Ablaufdiagramm, das ein Verfahren 2700 zum Bilden eines integrierten Schaltungs-Packages gemäß einigen Ausführungsformen veranschaulicht. Das Verfahren 2700 beginnt mit dem Schritt 2701, in dem eine oder mehrere leitfähige Säulen (wie beispielsweise die leitfähigen Durchkontaktierungen 1003, die in 11 veranschaulicht sind) über einem Träger (wie beispielsweise dem Träger 901, der in 11 veranschaulicht ist) gebildet sind, wie vorhergehend unter Bezugnahme auf 9 bis 11 gezeigt. Im Schritt 2703 wird/werden ein oder mehrere integrierte Schaltungs-Dies (wie beispielsweise die integrierten Schaltungs-Dies 801, die in 12 veranschaulicht sind) an dem Träger angebracht, wie vorhergehend unter Bezugnahme auf 12 beschrieben. Im Schritt 2705 wird eine Einkapselung (wie beispielsweise die Einkapselung 1301, die in 14 veranschaulicht ist) um die eine oder mehreren leitfähigen Säulen und den einen oder die mehreren integrierten Schaltungs-Dies gebildet, wie vorhergehend unter Bezugnahme auf 13 und 14 beschrieben. Im Schritt 2707 wird der Träger entfernt, wie vorhergehend unter Bezugnahme auf 16A und 16B beschrieben. Im Schritt 2709 wird ein Polymermaterial (wie beispielsweise das Polymermaterial 1603, das in 16A und 16B veranschaulicht ist) über der einen oder den mehreren leitfähigen Säulen und der Einkapselung abgegeben, wie vorhergehend unter Bezugnahme auf 16A und 16B beschrieben. Im Schritt 2711 wird das Polymermaterial ausgehärtet, um eine oder mehrere ringförmige Strukturen (wie beispielsweise die ringförmigen Strukturen 1607, die in 16A und 16B veranschaulicht sind) zu bilden, die entsprechende leitfähige Säulen umgeben, wie vorhergehend unter Bezugnahme auf 16A und 16B beschrieben. 27 Figure 3 is a flow chart showing a method 2700 for forming an integrated circuit package in accordance with some embodiments. The procedure 2700 starts with the step 2701 , in which one or more conductive pillars (such as the conductive vias 1003 , in the 11 are illustrated) over a carrier (such as the carrier 901 who is in 11 illustrated) are formed as previously with reference to FIG 9 to 11 shown. In step 2703 one or more integrated circuit dies (such as, for example, the integrated circuit dies) 801 , in the 12th are illustrated) attached to the carrier as previously with reference to FIG 12th described. In step 2705 becomes an encapsulation (such as encapsulation 1301 , in the 14th 10) formed around the one or more conductive pillars and the one or more integrated circuit dies, as previously referred to with reference to FIG 13th and 14th described. In step 2707 the carrier is removed as previously with reference to FIG 16A and 16B described. In step 2709 becomes a polymer material (such as the polymer material 1603 , this in 16A and 16B is dispensed over the one or more conductive pillars and the encapsulation, as previously with reference to FIG 16A and 16B described. In step 2711 the polymer material is cured to form one or more annular structures (such as the annular structures 1607 , in the 16A and 16B are illustrated) surrounding respective conductive pillars, as previously with reference to FIG 16A and 16B described.
28 ist ein Ablaufdiagramm, das ein Verfahren 2800 zum Bilden eines integrierten Schaltungs-Packages gemäß einigen Ausführungsformen veranschaulicht. Das Verfahren 2800 beginnt mit dem Schritt 2801, in dem eine oder mehrere leitfähige Säulen (wie beispielsweise die leitfähigen Durchkontaktierungen 1003, die in 21 veranschaulicht sind) über einem Träger (wie beispielsweise dem Träger 901, der in 21 veranschaulicht ist) gebildet sind, wie vorhergehend unter Bezugnahme auf 21 gezeigt. Im Schritt 2803 wird/werden ein oder mehrere integrierte Schaltungs-Dies (wie beispielsweise die integrierten Schaltungs-Dies 801, die in 21 veranschaulicht sind) an dem Träger angebracht, wie vorhergehend unter Bezugnahme auf 21 beschrieben. Im Schritt 2805 wird ein Polymermaterial (wie beispielsweise das Polymermaterial 1603, das in 21 veranschaulicht ist) über dem Träger und um die eine oder mehreren leitfähigen Säulen herum abgegeben, wie vorhergehend unter Bezugnahme auf 21 beschrieben. Im Schritt 2807 wird das Polymermaterial ausgehärtet, um eine oder mehrere ringförmige Strukturen (wie beispielsweise die ringförmigen Strukturen 2101, die in 21 veranschaulicht sind) zu bilden, die entsprechende leitfähige Säulen umgeben, wie vorhergehend unter Bezugnahme auf 21 beschrieben. Im Schritt 2809 wird eine Einkapselung (wie beispielsweise die Einkapselung 1301, die in 23 veranschaulicht ist) über der einen oder den mehreren ringförmigen Strukturen und um die eine oder mehreren leitfähigen Säulen und den einen oder die mehreren integrierten Schaltungs-Dies herum gebildet, wie vorhergehend unter Bezugnahme auf 23 beschrieben. 28 Figure 3 is a flow chart showing a method 2800 for forming an integrated circuit package in accordance with some embodiments. The procedure 2800 starts with the step 2801 , in which one or more conductive pillars (such as the conductive vias 1003 , in the 21 are illustrated) over a carrier (such as the carrier 901 who is in 21 illustrated) are formed as previously with reference to FIG 21 shown. In step 2803 one or more integrated circuit dies (such as, for example, the integrated circuit dies) 801 , in the 21 are illustrated) attached to the carrier as previously with reference to FIG 21 described. In step 2805 becomes a polymer material (such as the polymer material 1603 , this in 21 illustrated) above the support and around the one or more conductive pillars, as previously with reference to FIG 21 described. In step 2807 the polymer material is cured to form one or more annular structures (such as the annular structures 2101 , in the 21 are illustrated) surrounding respective conductive pillars, as previously with reference to FIG 21 described. In step 2809 becomes an encapsulation (such as encapsulation 1301 , in the 23 is formed) over the one or more annular structures and around the one or more conductive pillars and the one or more integrated circuit dies, as previously with reference to FIG 23 described.
Gemäß einer Ausführungsform umfasst das Verfahren das Bilden einer leitfähigen Säule über einem Träger; das Anbringen eines integrierten Schaltungs-Dies an dem Träger, wobei der integrierte Schaltungs-Die der leitfähigen Säule benachbart angeordnet ist oder an sie angrenzt; das Bilden einer Einkapselung um die leitfähige Säule und den integrierten Schaltungs-Die; das Entfernen des Trägers, um eine erste Fläche der leitfähigen Säule und eine zweite Fläche der Einkapselung freizulegen; das Bilden eines Polymermaterials über der ersten Fläche und der zweiten Fläche; und das Aushärten des Polymermaterials, um eine ringförmige Struktur zu bilden, wobei ein Innenrand der ringförmigen Struktur die erste Fläche in einer Draufsicht überlappt und wobei ein Außenrand der ringförmigen Struktur die zweite Fläche in der Draufsicht überlappt. In einer Ausführungsform umfasst das Polymermaterial ein UV-aushärtbares Polymermaterial. In einer Ausführungsform umfasst das Aushärten des Polymermaterials das Belichten des Polymermaterials mit UV-Licht. In einer Ausführungsform umfasst das Polymermaterial ein thermisch aushärtbares Polymermaterial. In einer Ausführungsform umfasst das Aushärten des Polymermaterials das Durchführen einer Wärmebehandlung auf dem Polymermaterial. In einer Ausführungsform umfasst das Verfahren ferner vor dem Entfernen des Trägers das Bilden einer Umverteilungsstruktur über der leitfähigen Säule, dem integrierten Schaltungs-Die und der Einkapselung, wobei die Umverteilungsstruktur elektrisch mit der leitfähigen Säule und dem integrierten Schaltungs-Die gekoppelt ist. In einer Ausführungsform umfasst das Verfahren ferner vor dem Bilden des Polymermaterials das Vertiefen der Einkapselung, um eine Seitenwand der leitfähigen Säule freizulegen. In einer Ausführungsform erstreckt sich mindestens ein Abschnitt der ringförmigen Struktur entlang der Seitenwand der leitfähigen Säule. In einer Ausführungsform liegt mindestens ein Abschnitt der leitfähigen Säule durch eine Öffnung in der ringförmigen Struktur frei.In one embodiment, the method includes forming a conductive pillar over a support; attaching an integrated circuit die to the carrier, the integrated circuit die being disposed adjacent or adjacent to the conductive pillar; forming an encapsulation around the conductive pillar and the integrated circuit die; removing the carrier to expose a first surface of the conductive pillar and a second surface of the encapsulation; forming a polymeric material over the first surface and the second surface; and curing the polymeric material to form an annular structure, wherein an inner edge of the annular structure overlaps the first surface in a plan view and wherein an outer edge of the annular structure overlaps the second surface in a plan view. In one embodiment the polymer material comprises a UV curable polymer material. In one embodiment, curing the polymer material comprises exposing the polymer material to UV light. In one embodiment, the polymer material comprises a thermally curable polymer material. In one embodiment, the curing of the polymer material comprises performing a heat treatment on the polymer material. In one embodiment, the method further comprises, prior to removing the carrier, forming a redistribution structure over the conductive pillar, the integrated circuit die, and the encapsulation, the redistribution structure electrically coupled to the conductive pillar and the integrated circuit die. In one embodiment, the method further comprises, prior to forming the polymeric material, deepening the encapsulation to expose a sidewall of the conductive pillar. In one embodiment, at least a portion of the annular structure extends along the sidewall of the conductive pillar. In one embodiment, at least a portion of the conductive pillar is exposed through an opening in the annular structure.
Gemäß einer weiteren Ausführungsform umfasst das Verfahren das Bilden einer leitfähigen Säule über einem Träger; das Anbringen eines integrierten Schaltungs-Dies an dem Träger, wobei der integrierte Schaltungs-Die der leitfähigen Säule benachbart angeordnet ist oder an sie angrenzt; das Bilden eines Polymermaterials über dem Träger und um die leitfähige Säule; das Aushärten des Polymermaterials, um eine ringförmige Struktur zu bilden; und das Bilden einer Einkapselung über der ringförmigen Struktur und um die leitfähige Säule und den integrierten Schaltungs-Die. In einer Ausführungsform umfasst das Polymermaterial ein UV-aushärtbares Polymermaterial. In einer Ausführungsform umfasst das Aushärten des Polymermaterials das Belichten des Polymermaterials mit UV-Licht. In einer Ausführungsform umfasst das Polymermaterial ein thermisch aushärtbares Polymermaterial. In einer Ausführungsform umfasst das Aushärten des Polymermaterials das Durchführen einer Wärmebehandlung auf dem Polymermaterial. In einer Ausführungsform umfasst das Verfahren ferner das Bilden einer Umverteilungsstruktur über der leitfähigen Säule, dem integrierten Schaltungs-Die und der Einkapselung, wobei die Umverteilungsstruktur elektrisch mit der leitfähigen Säule und dem integrierten Schaltungs-Die gekoppelt ist. In einer Ausführungsform umfasst das Verfahren ferner nach dem Bilden der Umverteilungsstruktur das Entfernen des Trägers, um eine erste Fläche der leitfähigen Säule und eine zweite Fläche der ringförmigen Struktur freizulegen. In einer Ausführungsform ist die erste Fläche im Wesentlichen auf gleicher Ebene mit der zweiten Fläche. In einer Ausführungsform ist eine Grenzfläche zwischen der ringförmigen Struktur und der Einkapselung nicht eben.In another embodiment, the method includes forming a conductive pillar over a support; attaching an integrated circuit die to the carrier, the integrated circuit die being disposed adjacent or adjacent to the conductive pillar; forming a polymeric material over the support and around the conductive pillar; curing the polymer material to form an annular structure; and forming an encapsulation over the annular structure and around the conductive pillar and integrated circuit die. In one embodiment the polymer material comprises a UV curable polymer material. In one embodiment, curing the polymer material comprises exposing the polymer material to UV light. In one embodiment, the polymer material comprises a thermally curable polymer material. In one embodiment, the curing of the polymer material comprises performing a heat treatment on the polymer material. In one embodiment, the method further comprises forming a redistribution structure over the conductive pillar, the integrated circuit die, and the encapsulation, the redistribution structure electrically coupled to the conductive pillar and the integrated circuit die. In one embodiment, the method further comprises, after forming the redistribution structure, removing the carrier to expose a first surface of the conductive pillar and a second surface of the annular structure. In one embodiment, the first surface is substantially flush with the second surface. In one embodiment, an interface between the annular structure and the encapsulation is not planar.
Gemäß noch einer weiteren Ausführungsform umfasst eine Struktur einen integrierten Schaltungs-Die; eine Einkapselung, die sich entlang von Seitenwänden des integrierten Schaltungs-Dies erstreckt, wobei die Einkapselung eine erste Fläche und eine zweite Fläche aufweist, die der ersten Fläche entgegengesetzt ist; eine leitfähige Säule, die sich durch die Einkapselung zwischen der ersten Fläche und der zweiten Fläche erstreckt; und eine ringförmige Struktur, die an der ersten Fläche der Einkapselung angeordnet ist, wobei die ringförmige Struktur die leitfähige Säule in einer Draufsicht umgibt. In einer Ausführungsform ist eine dritte Fläche der leitfähigen Säule im Wesentlichen auf gleicher Ebene mit der ersten Fläche der Einkapselung, wobei ein Innenrand der ringförmigen Struktur die dritte Fläche in der Draufsicht überlappt und wobei ein Außenrand der ringförmigen Struktur die erste Fläche in der Draufsicht überlappt. In einer Ausführungsform umfasst die Struktur ferner ein Lotgebiet, das sich in eine Öffnung in der ringförmigen Struktur erstreckt, wobei das Lotgebiet elektrisch an die leitfähige Säule gekoppelt ist. In einer Ausführungsform erstreckt sich mindestens ein Abschnitt der leitfähigen Säule über der ersten Fläche der Einkapselung und wobei mindestens ein Abschnitt der ringförmigen Struktur sich entlang einer Seitenwand der leitfähigen Säule erstreckt. In einer Ausführungsform ist eine dritte Fläche der leitfähigen Säule im Wesentlichen auf gleicher Ebene mit einer vierten Fläche der ringförmigen Struktur. In einer Ausführungsform ist eine Grenzfläche zwischen der ringförmigen Struktur und der Einkapselung nicht eben.According to yet another embodiment, a structure comprises an integrated circuit die; an encapsulation extending along sidewalls of the integrated circuit die, the encapsulation having a first face and a second face opposite the first face; a conductive pillar extending through the encapsulation between the first surface and the second surface; and an annular structure disposed on the first surface of the encapsulation, the annular structure surrounding the conductive pillar in a plan view. In one embodiment, a third surface of the conductive pillar is substantially flush with the first surface of the encapsulation, with an inner edge of the annular structure overlapping the third surface in plan view and with an outer edge of the annular structure overlapping the first surface in plan view. In one embodiment, the structure further comprises a solder area extending into an opening in the annular structure, the solder area being electrically coupled to the conductive pillar. In one embodiment, at least a portion of the conductive pillar extends over the first surface of the encapsulation and wherein at least a portion of the annular structure extends along a sidewall of the conductive pillar. In one embodiment, a third surface of the conductive pillar is substantially flush with a fourth surface of the annular structure. In one embodiment, an interface between the annular structure and the encapsulation is not planar.
Es können auch andere Merkmale und Prozesse enthalten sein. Zum Beispiel können Prüfungsstrukturen enthalten sein, um die Überprüfungstests des 3D-Packages oder der 3DIC-Vorrichtungen zu unterstützen. Diese Strukturen können zum Beispiel Prüfungsinseln umfassen, die in einer Umverteilungsschicht oder auf einem Substrat gebildet sind, wodurch die Überprüfung des 3D-Packages oder der 3DIC, die Verwendung von Prüfköpfen und/oder Probecards und dergleichen ermöglicht wird. Die Überprüfungstests können auf Zwischenstrukturen sowie auf der endgültigen Struktur durchgeführt werden. Darüber hinaus können die hier offenbarten Strukturen und Verfahren in Verbindung mit Prüfmethodologien verwendet werden, die die Zwischenprüfung von Known Good Dies einschließen, um die Leistung zu erhöhen und die Kosten zu senken.Other features and processes can also be included. For example, test structures may be included to aid in validation testing of the 3D package or the 3DIC devices. These structures can include, for example, test islands that are formed in a redistribution layer or on a substrate, thereby enabling the testing of the 3D package or the 3DIC, the use of probes and / or probecards and the like. The verification tests can be performed on intermediate structures as well as on the final structure. In addition, the structures and methods disclosed herein can be used in conjunction with testing methodologies that include intermediate testing of known good dies to improve performance and reduce costs.