DE102016001387A1

DE102016001387A1 - Empfängerbaustein

Info

Publication number: DE102016001387A1
Application number: DE102016001387.7A
Authority: DE
Inventors: Clemens Wächter; Daniel Fuhrmann; Wolfgang Guter; Christoph Peper
Original assignee: Azur Space Solar Power GmbH
Current assignee: Azur Space Solar Power GmbH
Priority date: 2016-02-09
Filing date: 2016-02-09
Publication date: 2017-08-10
Also published as: US20180351026A1; US10566490B2; JP2019509630A; TWI638466B; WO2017137151A1; TW201733148A; CN108701738A; EP3411909A1

Abstract

Empfängerbaustein (EM) mit einer Anzahl N zueinander in Serie geschalteter als Halbleiterdioden ausgebildete Teilspannungsquellen, sodass die Anzahl N Teilspannungsquellen eine Quellenspannung erzeugen, und jede der Teilspannungsquellen eine Halbleiterdiode (D1, D2, D3, D4, D5) mit einen p-n Übergang aufweist, und die Halbleiterdiode (D1, D2, D3, D4, D5) eine p-dotierte Absorptionsschicht aufweist, wobei die p-Absorptionsschicht von einer p-dotierten Passivierungsschicht mit einer größeren Bandlücke als die Bandlücke der p-Absorptionsschicht passiviert ist, und die Halbleiterdiode (D1, D2, D3, D4, D5) eine n-Absorptionsschicht aufweist, wobei die n-Absorptionsschicht von einer n-dotierten Passivierungsschicht mit einer größeren Bandlücke als die Bandlücke der n-Absorptionsschicht passiviert ist, und die Teilquellenspannungen der einzelnen Teilspannungsquellen zueinander eine Abweichung kleiner als 20% aufweisen, und zwischen jeweils zwei aufeinanderfolgenden Teilspannungsquellen eine Tunneldiode (T1, T2; T3, T4) ausgebildet ist, wobei die Teilspannungsquellen und die Tunneldioden (T1, T2, T3, T4) zusammen monolithisch integriert sind, und gemeinsam einen ersten Stapel (ST1) mit einer Oberseite und einer Unterseite ausbilden, und die Anzahl N der Teilspannungsquellen größer gleich zwei ist, und auf den ersten Stapel (ST1) Licht (L) an der Oberseite auf die Oberfläche (OB) des ersten Stapels (ST1) auftrifft und der erste Stapel (ST1) auf der Oberfläche (OB) einen ersten elektrischen Kontakt und an der Unterseite einen zweiten elektrischen Kontakt aufweist, und der erste Stapel (ST1) eine Gesamtdicke kleiner als 12 μm aufweist, und der Stapel auf einem Halbleitersubstrat angeordnet und das Halbleitersubstrat mit dem Stapel und einem Transistor monolithisch verbunden ist, wobei der Steuereingang des Transistors mit einem der beiden elektrischen Kontakte verschaltet ist.

Description

Die Erfindung betrifft einen Empfängerbaustein.
Empfängerbausteine sind bei Optokopplern hinlänglich bekannt. Einfache Optokoppler weisen einen Sendebaustein und einen Empfängerbaustein auf, wobei die beiden Bausteine galvanisch getrennt, jedoch optisch gekoppelt sind. Derartige Ausführungsformen sind aus der US 4 996 577 bekannt. Auch aus der US 2006/0048811 A1 , der US 8 350 208 B1 und der WO 2013/067969 A1 sind optische Bauelemente bekannt.
Ferner sind aus der US 4 127 862 , der US 6 239 354 B1 , der DE 10 2010 001 420 A1 , aus Nader M. Kalkhoran, et al, "Cobalt disilicide intercell ohmic contacts for multijunction photovoltaic energy converters", Appl. Phys. Lett. 64, 1980 (1994) und aus A. Bett et al, "III–V Solar cells under monochromatic illumination", Photovoltaic Specialists Conference, 2008, PVSC '08. 33rd IEEE, Seite 1-5, ISBN:978-1-4244-1640-0 skalierbare Spannungsquellen oder auch Solarzellen aus III–V Materialien bekannt.
Vor diesem Hintergrund besteht die Aufgabe der Erfindung darin, eine Vorrichtung anzugeben, die den Stand der Technik weiterbildet.
Die Aufgabe wird durch einen Empfängerbaustein mit den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.
In dem Gegenstand der Erfindung wird ein Empfängerbaustein bereitgestellt, mit einer Anzahl N zueinander in Serie geschalteter als Halbleiterdioden ausgebildete Teilspannungsquellen, sodass die Anzahl N der Teilspannungsquellen eine Quellenspannung erzeugen.
Jeder der Teilspannungsquellen weist eine Halbleiterdiode mit einen p-n Übergang auf, wobei die Halbleiterdiode eine p-dotierte Absorptionsschicht aufweist. Die p-Absorptionsschicht ist von einer p-dotierten Passivierungsschicht mit einer größeren Bandlücke als die Bandlücke der p-Absorptionsschicht passiviert.
Die Halbleiterdiode weist eine n-Absorptionsschicht auf, wobei die n-Absorptionsschicht von einer n-dotierten Passivierungsschicht mit einer größeren Bandlücke als die Bandlücke der n-Absorptionsschicht passiviert ist.
Die Teilquellenspannungen der einzelnen Teilspannungsquellen weisen zueinander eine Abweichung kleiner als 20% auf. Zwischen jeweils zwei aufeinanderfolgenden Teilspannungsquellen ist eine Tunneldiode ausgebildet, wobei die Teilspannungsquellen und die Tunneldioden zusammen monolithisch integriert sind und gemeinsam einen ersten Stapel mit einer Oberseite und einer Unterseite ausbilden.
Die Anzahl N der Teilspannungsquellen ist größer gleich zwei und Licht trifft an der Oberseite des ersten Stapels auf die Oberfläche einer der Halbleiterdioden auf. Der erste Stapel weist auf der Oberfläche einen ersten elektrischen Kontakt und an der Unterseite einen zweiten elektrischen Kontakt auf.
Der erste Stapel weist eine Gesamtdicke kleiner als 12 μm auf und ist auf einem Halbleitersubstrat angeordnet, wobei das Halbleitersubstrat mit dem Stapel und einem Transistor monolithisch verbunden ist.
Der Steuereingang des Transistors ist mit einem der beiden elektrischen Kontakte verschaltet.
Es versteht sich, dass bei einer Beleuchtung mit einem modulierten Licht der Empfängerbaustein eine modulierte Gleichspannung erzeugt. Es sei angemerkt, dass vorzugsweise die gesamte Oberseite der an der Oberseite des Stapels ausgebildeten Diode mit Licht bestrahlt ist. Auch versteht es sich, dass die der Lichtwellenlänge entsprechende Photonenenergie des Lichts wenigstens größer oder gleich der Bandlückenenergie der Absorptionsschichten der Halbleiterdioden ist.
Es versteht sich des Weiteren, dass unter der Bezeichnung Licht mit einer bestimmten Wellenlänge, insbesondere das Licht einer LED gemeint ist, und hierbei das Emissionsspektrum im Allgemeinen Gaußförmig ist und beispielsweise bei einer typischen 850 nm-LED eine Halbwertsbreite von 20–30 nm aufweist.
Es sei angemerkt, dass eingehende Untersuchungen in überraschender Weise zeigten, dass im Unterschied zu dem Stand der Technik, sich in vorteilhafter Weise mit dem vorliegenden monolithischen Stapelansatz Quellenspannungen oberhalb von 2 V ergeben.
Es versteht sich, dass die Anzahl N der Teilspannungsquellen vorzugsweise unterhalb zehn liegt und dass sich die Höhe der Quellenspannung des ersten Stapels vorwiegend aus der Addition der Teilquellenspannungen bestimmt ist.
Ein Vorteil der erfindungsgemäßen Vorrichtung ist es, dass sich durch die Hintereinanderschaltung von einer Vielzahl von Teilspannungsquellen eine Spannungsquelle mit Spannungswerten auch oberhalb von vier oder mehr Volt realisieren lässt und mittels eines monolithisch integrierten Aufbau eine einfache und kostengünstige sowie eine zuverlässige Spannungsquelle für die Stromversorgung des mit dem wenigstens einem Kontakt des Stapel verschalteten Transistor herstellen lässt.
Ein weiterer Vorteil ist, dass sich mittels der stapelförmigen Anordnung im Vergleich zu der bisherigen lateralen Anordnung mit Siliziumdioden eine große Flächeneinsparung ergibt. Insbesondere muss von der Sendediode oder der Lichtquelle nur die wesentlich kleinere Empfangsfläche des ersten Stapels des Empfängerbausteins beleuchtet werden, um die Energie für die Versorgung des Transistors zu generieren.
In einer Weiterbildung ist der Transistor auf der Oberfläche des ersten Stapels oder seitlich benachbart zu dem ersten Stapel angeordnet. Vorzugsweise ist der Transistor als laterales oder vertikales Bauteil ausgebildet. In einer anderen Weiterbildung ist der Transistor zwischen dem ersten Stapel und dem Substrat angeordnet.
In einer Ausführungsform ist zwischen dem Transistor und dem ersten Stapel ein Abstand ausgebildet. Vorzugsweise ist der Transistor als Teil einer integrierten Schaltung ausgebildet.
In einer Weiterbildung entspricht die Größe der beleuchteten Oberfläche an der Stapeloberseite im Wesentlichen der Größe der Fläche des ersten Stapels an der Oberseite. In einer Weiterbildung weist der erste Stapel bei 300 K eine Quellenspannung von größer als 2,3 Volt auf, sofern der erste Stapel mit Licht mit einer bestimmten Wellenlänge bestrahlt ist, und wobei in Lichteinfallsrichtung von der Oberseite des ersten Stapels hin zu der Unterseite des Stapels die Gesamtdicke der p und n-Absorptionsschichten einer Halbleiterdiode von der obersten Diode hin zu der untersten Diode zunimmt.
In einer Ausführungsform weisen die Teilquellenspannungen der Teilspannungsquellen des Empfängerbausteins zueinander eine Abweichung kleiner als 10% auf.
Vorzugsweise weisen die Halbleiterdioden des Empfängerbausteins jeweils das gleiche Halbleitermaterial auf.
In einer Weiterbildung weist der erste Stapel eine Grundfläche kleiner als 2 mm² oder kleiner als 1 mm² auf. In einer anderen Weiterbildung ist auf der Oberseite des ersten Stapels ein erster Kontakt als ein umlaufender Metallkontakt in der Nähe des Randes oder als eine einzelne Kontaktfläche an dem Rand ausgebildet. Vorzugsweise ist der zweite Kontakt durch das Substrat ausgebildet.
In einer Weiterbildung weist der Empfängerbaustein einen zweiten Stapel auf. Der erste Stapel und der zweite Stapel sind nebeneinander auf dem Substrat angeordnet. Die beiden Stapel sind miteinander in Serie verschaltet, so dass sich die Quellenspannung des ersten Stapels und die Quellenspannung des zweiten Stapels addieren.
In einer Ausführungsform ist bei wenigstens einer der Halbleiterdioden zwischen der p Absorptionsschicht und der n-Absorptionsschicht eine intrinsische Schicht ausgebildet. Vorzugsweise bestehen das Halbleitermaterial und/oder das Substrat des Empfängerbausteins aus III-V Materialien. Höchst vorzugsweise umfasst das Substrat des Empfängerbausteins Germanium oder Galliumarsenid.
In einer anderen Weiterbildung umfassen die Halbleiterschichten des Stapels des Empfängerbausteins gleichzeitig Arsenid-haltige Schichten und Phosphidhaltige Schichten.
In einer Ausführungsform weist die Spannungsquelle in der Nähe der Unterseite der Stapel des Empfängerbausteins einen umlaufenden, absatzförmigen Rand auf.
Vorzugsweise weist die Tunneldiode zwischen den Halbleiterdioden mehrere Halbleiterschichten mit einer höheren Bandlücke als die Bandlücke der p/n Absorptionsschichten der Halbleiterdioden auf. Die Halbleiterschichten mit der höheren Bandlücke bestehen jeweils aus einem Material mit geänderter Stöchiometrie und/oder anderer Elementzusammensetzung als die p/n-Absorptionsschichten der Halbleiterdiode.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. Hierbei werden gleichartige Teile mit identischen Bezeichnungen beschriftet. Die dargestellten Ausführungsformen sind stark schematisiert, d. h. die Abstände und die lateralen und die vertikalen Erstreckungen sind nicht maßstäblich und weisen, sofern nicht anders angegeben, auch keine ableitbaren geometrischen Relationen zueinander auf. Darin zeigt:
1 einen Empfängerbaustein integriert mit einem Senderbaustein in einem Gehäuse als Optokoppler,
2 eine Darstellung der Empfangseinheit EM in einer ersten Ausführungsform,
3 eine Darstellung der Empfangseinheit EM in einer zweiten Ausführungsform,
4 eine Darstellung der Empfangseinheit EM in einer dritten Ausführungsform,
5 eine Darstellung der Empfangseinheit EM in einer vierten Ausführungsform,
6 ein detaillierter Aufbau des ersten Stapels der Empfangseinheit EM mit einer skalierbarer Spannungsquelle in einem gehäusten Optokoppler,
7 eine zweite Ausführungsform eines Optokopplers mit einer skalierbaren Spannungsquelle mit mehreren Stapeln.
8 eine Ausführungsform des Stapels ST1 mit insgesamt fünf Dioden mit unterschiedlicher Dicke des Absorptionsgebiets,
9 einen Stapel mit einer umlaufenden absatzförmigen Stufe, Die Abbildung der 1 zeigt einen Empfängerbaustein EM integriert mit einem Senderbaustein S in einem Gehäuse als Optokoppler OPK. Der Senderbaustein S weist zwei elektrische Anschlüsse zum Anlegen der Versorgungsspannung VS auf.
Die Empfängerbaustein EM weist einen ersten Stapel ST1 mit einer Oberfläche OB und einen Transistor T auf. Das Licht L der Sendeeinheit S trifft in nahezu vertikaler Richtung auf die Oberfläche OB des ersten Stapels ST1 auf.
Der erste Stapel ST1 weist eine Vielzahl von in Serie verschalteten Dioden auf – nicht dargestellt – und ist als skalierbare Spannungsquelle VQ ausgeführt. Der erste Stapel ST1 ist mit dem Transistor T mittels einer ersten Leitung LV1 verschaltet. Es versteht sich, dass sich der Begriff der „Skalierbarkeit” auf die Höhe der Quellenspannung des gesamten ersten Stapels ST1 bezieht. Es versteht sich, dass der Optokoppler OPK vorliegend gehäust ist, d. h. die genannten Bauelemente in einem gemeinsamen Gehäuse integriert sind.
In der Abbildung der 2 ist eine detaillierte Darstellung der Empfangseinheit EM in einer ersten Ausführungsform dargestellt. Im Folgenden werden nur die Unterschiede zu der 1 erläutert.
Auf einem vorzugsweise aus Ge bestehenden Substrat SUB ist der erste Stapel ST1 angeordnet. Unmittelbar auf der Oberfläche OB des ersten Stapels ST1 ist der Transistor T angeordnet. Vorliegend weist der als bipolares vertikales Bauelement ausgebildeter Transistor T einen Emitter E und eine Basis B und einen Kollektor C auf. Es versteht sich, dass zu dem Emitter E, zu der Basis B und zu dem Kollektor C des Transistors T jeweils auch eine entsprechend dotierte Halbleiterschicht zugeordnet ist. Vorliegend ist die Basis B oberhalb des Emitters E und unterhalb des Kollektors C angeordnet. Zwischen dem Kollektor C und der Basis B ist eine Stufe ausgebildet, d. h. die Basisschicht ist für die Kontaktierung freigeätzt.
Der Emitter E ist stoffschlüssig auf der Oberfläche OB des ersten Stapels ST1 angeordnet. Der Kollektor C an der Oberseite des Transistors T und die Oberfläche OB des ersten Stapels ST1, d. h. ein erster Kontakt der Spannungsquelle VQ, werden nach außen geführt. Die mit einem positiven Potential beaufschlagte Basis B des Transistors T ist mit der Substratschicht SUB, d. h. mit einem zweiten Kontakt der Spannungsquelle VQ, mittels einer zweiten Leitung LV2 verschaltet. Für die Kontaktierung weist die Substratschicht SUB einen Absatz STU auf.
Die Substratschicht SUB und der erste Stapel ST1 und der Transistor T bilden eine stapelförmige monolithische Anordnung aus.
Die 3 zeigt eine Darstellung der Empfangseinheit EM in einer zweiten Ausführungsform. Im Folgenden werden nur die Unterschiede zu der 2 erläutert.
Der unmittelbar auf der Oberfläche OB des ersten Stapels ST1 angeordnete Transistors T ist als laterales MOS Bauelement mit einer Source S und einem Gate G und einem Drain D ausgebildet. Die mit einem negativen Potential beaufschlagte Source S der Oberseite des Transistors T ist mit der Oberfläche OB des ersten Stapels ST1, d. h. mit dem ersten Kontakt der Spannungsquelle VQ, mittels der ersten Leitung LV1 verschaltet. Das mit einem positiven Potential beaufschlagte Gate G des Transistors T ist mit der Substratschicht SUB, d. h. mit dem zweiten Kontakt der Spannungsquelle VQ, mittels einer zweiten Leitung LV2 verschaltet.
Die 4 zeigt eine Darstellung der Empfangseinheit EM in einer dritten Ausführungsform. Im Folgenden werden nur die Unterschiede zu der 3 erläutert.
Das mit einem negativen Potential beaufschlagte Gate G der Oberseite des Transistors T ist mit der Oberfläche OB des ersten Stapels ST1, d. h. mit dem ersten Kontakt der Spannungsquelle VQ, mittels der ersten Leitung LV1 verschaltet. Die mit einem positiven Potential beaufschlagte Source S des Transistors T ist mit der Substratschicht SUB, d. h. mit dem zweiten Kontakt der Spannungsquelle VQ, mittels einer zweiten Leitung LV2 verschaltet.
Die 5 zeigt eine Darstellung der Empfangseinheit EM in einer vierten Ausführungsform. Im Folgenden werden nur die Unterschiede zu den 3 und 4 erläutert.
Auf der Substratschicht SUB sind neben dem ersten Transistor T ein weiterer lateraler MOS Substrat-Transistor TSUB ausgebildet.
Die MOS-Transistoren sind neben oder unterhalb des ersten Stapels ST1 ausgebildet. Das Gate G des Transistors T ist mit der Leitung LV1 mit der Oberfläche des ersten Stapels ST1 und mit dem Gate G des Substrat Transistors TSUB verschaltet. Die Source S des Transistors T ist mit der Leitung LV2 mit der Drain D des Substrat Transistors TSUB verschaltet. Die Source S des Substrat Transistors T ist mit einer Leitung LV3 mit der Drain D des weiteren Transistors TW verschaltet.
Die 6 zeigt einen detaillierten Aufbau des ersten Stapels der Empfangseinheit EM mit der skalierbaren Spannungsquelle VQ in einem gehäusten Optokoppler OPK. Im Folgenden werden nur die Unterschiede zu den vorangegangenen Figuren erläutert.
Die Spannungsquelle VQ weist den ersten Stapel ST1 mit einer Oberseite und einer Unterseite mit einer Anzahl N gleich drei Dioden auf. Der erste Stapel ST1 weist eine Serienschaltung aus einer ersten Diode D1 und einer ersten Tunneldiode T1 und einer zweiten Diode D2 und einer zweiten Tunneldiode T2 und einer dritten Diode D3 auf. An der Oberseite des ersten Stapel ST1 ist ein erster Spannungsanschluss VSUP1 und an der Unterseite des ersten Stapel ST1 ein zweiter Spannungsanschluss VSUP2 ausgebildet. Die Quellenspannung setzt sich vorliegend im Wesentlichen aus den Teilspannungen der einzelnen Diode D1 bis D3 zusammen. Hierzu ist der erste Stapel ST1 einem Photonenstrom L von einer Sendediode SD der Sendeeinheit S mittels eines Umlenkspiegels SP ausgesetzt. Sofern die Sendediode SD einen modulierten Photonenstrom aussendet, wird in dem ersten Stapel ST1 die Quellenspannung VQ1 des ersten Stapels ST1 ebenfalls moduliert.
Der erste Stapel ST1, umfassend die Dioden D1 bis D3 und die Tunneldioden T1 und T2, ist als monolithisch ausgebildeter Block ausgeführt. Der Transistor T ist mit den beiden Spannungsanschlüssen VSUP1 und VSUP2 verschaltet. Es versteht sich, dass die Sendeeinheit S und die Empfangseinheit EM jeweils zwei voneinander galvanisch getrennte Anschlüsse aufweisen.
Die 7 zeigt eine weitere Ausführungsform des Optokopplers der 6 mit einer vorteilhaften Aneinanderreihung von dem ersten Stapel ST1 und einem zweiten Stapel ST2. Im Folgenden werden nur die Unterschiede zu der Abbildung der 6 erläutert. Der zweite Stapel ST2 weist wie der erste Stapel ST1 eine Serienschaltung aus drei Dioden mit dazwischen ausgebildeten Tunneldioden auf. Beide Stapel ST1 und ST2 sind miteinander in Serie verschaltet, sodass sich die Quellenspannung VQ1 des ersten Stapels ST1 und die Quellenspannung VQ2 des zweiten Stapel ST2 addieren, sofern die beiden Stapel ST1 und ST2 dem Photonenstrom L der Sendediode SD ausgesetzt sind. Vorliegend ist aus Gründen der Übersichtlichkeit der Transistor T nicht dargestellt. Der erste Spannungsanschluss VSUP1 und der zweite Spannungsanschluss VSUP2 und der dritte Spannungsanschluss VSUP3 lassen sich in vorteilhafter Weise mit einer nicht dargestellten Transistorschaltung verbinden und sind vorliegend zusätzlich nach außen geführt.
In einer nicht dargestellten Ausführungsform weisen die beiden Stapel ST1 und ST2 zueinander eine unterschiedliche Anzahl von jeweils in einer Serienschaltung verbundenen Dioden auf. In einer anderen nicht dargestellten Ausführungsform weist wenigstens der erste Stapel ST1 und/oder der zweite Stapel ST2 mehr als drei in einer Serienschaltung verbundene Dioden auf. Hierdurch lässt sich die Spannungshöhe der Spannungsquelle VQ skalieren. Vorzugsweise liegt die Anzahl N in einem Bereich zwischen vier und acht.
In der Abbildung der 8 ist eine Ausführungsform einer vorteilhaften Aneinanderreihung von Halbleiterschichten zu dem ersten Stapel ST1 dargestellt. Im Folgenden werden nur die Unterschiede zu der Abbildung der 6 erläutert. Der erste Stapel ST1 umfasst insgesamt fünf in Reihe geschaltete als Dioden D1 bis D5 ausgebildete Teilspannungsquellen. Auf die Oberfläche OB der ersten Diode D1 trifft das Licht L auf. Die Oberfläche OB wird nahezu oder vollständig ausgeleuchtet. Zwischen zwei aufeinanderfolgenden Dioden D1–D5 ist jeweils eine Tunneldiode T1–T4 ausgebildet. Mit zunehmender Entfernung der einzelnen Diode D1 bis D5 von der Oberfläche OB steigt die Dicke des Absorptionsgebiets, so dass die unterste Diode D5 das dickste Absorptionsgebiet aufweist. Insgesamt beträgt die Gesamtdicke des ersten Stapels ST1 kleiner gleich 12 μm. Unterhalb der untersten Diode D5 ist ein Substrat SUB ausgebildet.
In der Abbildung der 9 ist eine Ausführungsform einer vorteilhaften Aneinanderreihung von Halbleiterschichten zu dem ersten Stapel ST1 dargestellt mit einer umlaufenden absatzförmigen Stufe. Im Folgenden werden nur die Unterschiede zu der Abbildung der vorangegangenen Figuren erläutert. Auf der Oberfläche OB des ersten Stapels ST1 ist an dem Rand R ein erster metallischer Anschlusskontakt K1 ausgebildet. Der erste Anschlusskontakt K1 ist mit dem ersten Spannungsanschluss VSUP1 verschaltet – nicht dargestellt. Das Substrat SUB weist eine Oberseite OS auf, wobei die Oberseite OS des Substrats SUB stoffschlüssig mit der untersten, d. h. der fünften Diode D5 verbunden ist. Hierbei versteht es sich, dass auf dem Substrat eine dünne Nukleationsschicht und eine Pufferschicht epitaktisch erzeugt wird, bevor auf dem Substrat die fünfte Diode angeordnet wird und stoffschlüssig mit der Oberseite OS des Substrats verbunden wird. Die Oberseite OS des Substrats SUB weist eine größere Oberfläche als die Fläche an der Unterseite des ersten Stapels ST1 auf. Hierdurch bildet sich eine umlaufende Stufe STU aus. An der Unterseite des Substrats SUB ist ein zweiter ganzflächiger metallischer Kontakt K2 ausgebildet. Der zweite Anschlusskontakt K2 ist mit dem zweiten Spannungsanschluss VSUP2 verschaltet – nicht dargestellt.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 4996577 [0002]
US 2006/0048811 A1 [0002]
US 8350208 B1 [0002]
WO 2013/067969 A1 [0002]
US 4127862 [0003]
US 6239354 B1 [0003]
DE 102010001420 A1 [0003]

Zitierte Nicht-Patentliteratur

Nader M. Kalkhoran, et al, ”Cobalt disilicide intercell ohmic contacts for multijunction photovoltaic energy converters”, Appl. Phys. Lett. 64, 1980 (1994) [0003]
A. Bett et al, ”III–V Solar cells under monochromatic illumination”, Photovoltaic Specialists Conference, 2008, PVSC '08. 33rd IEEE, Seite 1-5, ISBN:978-1-4244-1640-0 [0003]

Claims

Empfängerbaustein (EM) aufweisend – eine Anzahl N zueinander in Serie geschalteter als Halbleiterdioden ausgebildete Teilspannungsquellen, sodass die Anzahl N Teilspannungsquellen eine Quellenspannung erzeugen, und wobei jede der Teilspannungsquellen eine Halbleiterdiode (D1, D2, D3, D4, D5) mit einen p-n Übergang aufweist, und die Halbleiterdiode (D1, D2, D3, D4, D5) eine p-dotierte Absorptionsschicht aufweist, wobei die p-Absorptionsschicht von einer p-dotierten Passivierungsschicht mit einer größeren Bandlücke als die Bandlücke der p-Absorptionsschicht passiviert ist, und die Halbleiterdiode (D1, D2, D3, D4, D5) eine n-Absorptionsschicht aufweist, wobei die n-Absorptionsschicht von einer n-dotierten Passivierungsschicht mit einer größeren Bandlücke als die Bandlücke der n-Absorptionsschicht passiviert ist, und die Teilquellenspannungen der einzelnen Teilspannungsquellen zueinander eine Abweichung kleiner als 20% aufweisen, und zwischen jeweils zwei aufeinanderfolgenden Teilspannungsquellen eine Tunneldiode (T1, T2; T3, T4) ausgebildet ist, wobei – die Teilspannungsquellen und die Tunneldioden (T1, T2, T3, T4) zusammen monolithisch integriert sind, und gemeinsam einen ersten Stapel (ST1) mit einer Oberseite und einer Unterseite ausbilden, und die Anzahl N der Teilspannungsquellen größer gleich zwei ist, und – auf den ersten Stapel (ST1) Licht (L) an der Oberseite auf die Oberfläche (OB) des ersten Stapels (ST1) auftrifft und der erste Stapel (ST1) auf der Oberfläche (OB) einen ersten elektrischen Kontakt und an der Unterseite einen zweiten elektrischen Kontakt aufweist, und – der erste Stapel (ST1) eine Gesamtdicke kleiner als 12 μm aufweist, und – der Stapel auf einem Halbleitersubstrat angeordnet – und das Halbleitersubstrat mit dem Stapel und einem Transistor monolithisch verbunden ist, wobei der Steuereingang des Transistors mit einem der beiden elektrischen Kontakte verschaltet ist.
Empfängerbaustein (EM) nach Anspruch 1, dadurch gekennzeichnet, dass der Transistor auf der Oberfläche des ersten Stapels (ST1) oder seitlich benachbart zu dem ersten Stapel angeordnet ist,
Empfängerbaustein (EM) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Transistor zwischen dem ersten Stapel und dem Substrat angeordnet ist.
Empfängerbaustein (EM) nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass zwischen dem Transistor und dem ersten Stapel (ST1) ein Abstand ausgebildet ist.
Empfängerbaustein (EM) nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Transistor als Teil einer integrierten Schaltung ausgebildet ist.
Empfängerbaustein (EM) nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Größe der beleuchteten Oberfläche (OB) an der Stapeloberseite im Wesentlichen der Größe der Fläche des ersten Stapels (ST1) an der Oberseite entspricht.
Empfängerbaustein (EM) nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass bei 300 K der erste Stapel (ST1) eine Quellenspannung (VQ1) von größer als 2,3 Volt aufweist, sofern der erste Stapel (ST1) mit Licht (L) mit einer bestimmten Wellenlänge bestrahlt ist, und wobei in Lichteinfallsrichtung von der Oberseite des ersten Stapels (ST1) hin zu der Unterseite des Stapels die Gesamtdicke der p und n-Absorptionsschichten einer Halbleiterdiode von der obersten Diode (D1) hin zu der untersten Diode (D3–D5) zunimmt.
Empfängerbaustein (EM) nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Teilquellenspannungen der Teilspannungsquellen des Empfängerbausteins (EM) zueinander eine Abweichung kleiner als 10% aufweisen.
Empfängerbaustein (EM) nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Halbleiterdioden (D1, D2, D3, D4, D5) des Empfängerbausteins (EM) jeweils das gleiche Halbleitermaterial aufweisen.
Empfängerbaustein (EM) nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der erste Stapel (ST1) eine Grundfläche kleiner als 2 mm² oder kleiner als 1 mm² aufweist.
Empfängerbaustein (EM) nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass auf der Oberseite des ersten Stapels (ST1) ein erster Kontakt als ein umlaufender Metallkontakt in der Nähe des Randes oder als eine einzelne Kontaktfläche (K1) an dem Rand (R) ausgebildet ist.
Empfängerbaustein (EM) nach einem oder mehreren der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass der zweite Kontakt durch das Substrat ausgebildet ist.
Empfängerbaustein (EM) nach einem oder mehreren der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass in dem Empfängerbaustein (EM) ein zweiter Stapel (ST2) ausgebildet ist und der erste Stapel (ST1) und der zweite Stapel (ST2) nebeneinander auf dem Substrat angeordnet sind und die beiden Stapel (ST1, ST2) miteinander in Serie verschaltet sind, so dass sich die Quellenspannung (VQ1) des ersten Stapels (ST1) und die Quellenspannung (VQ2) des zweiten Stapels (ST2) addieren.
Empfängerbaustein (EM) nach einem oder mehreren der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass bei einer der Halbleiterdioden (D1, D2, D3, D4, D5) des Empfängerbausteins (EM) zwischen der p Absorptionsschicht und der n-Absorptionsschicht eine intrinsische Schicht ausgebildet ist.
Empfängerbaustein (EM) nach einem oder mehreren der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das Halbleitermaterial und/oder das Substrat des Empfängerbausteins (EM) aus III–V Materialien bestehen.
Empfängerbaustein (EM) nach einem oder mehreren der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das Substrat des Empfängerbausteins (EM) Germanium oder Galliumarsenid umfasst.
Empfängerbaustein (EM) nach einem oder mehreren der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Halbleiterschichten des Stapels (ST1) des Empfängerbausteins (EM) gleichzeitig Arsenid-haltige Schichten und Phosphid-haltige Schichten umfassen.
Empfängerbaustein (EM) nach einem oder mehreren der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Spannungsquelle in der Nähe der Unterseite der Stapel des Empfängerbausteins (EM) einen umlaufenden, absatzförmigen Rand aufweist.
Empfängerbaustein (EM) nach einem oder mehreren der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Tunneldiode (T1, T2, T3, T4) zwischen den Halbleiterdioden (D1, D2, D3, D4, D5) mehrere Halbleiterschichten mit einer höheren Bandlücke als die Bandlücke der p/n Absorptionsschichten der Halbleiterdioden (D1, D2, D3, D4, D5) aufweist und die Halbleiterschichten mit der höheren Bandlücke jeweils aus einem Material mit geänderter Stöchiometrie und/oder anderer Elementzusammensetzung als die p/n-Absorptionsschichten der Halbleiterdiode (D1, D2, D3, D4, D5) bestehen.
Empfängerbaustein (EM) nach einem oder mehreren der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Transistor als laterales oder vertikales Bauteil ausgebildet ist.