[go: up one dir, main page]

DE102015111024A1 - Halbleiterstruktur und Verfahren zum Herstellen von dieser - Google Patents

Halbleiterstruktur und Verfahren zum Herstellen von dieser Download PDF

Info

Publication number
DE102015111024A1
DE102015111024A1 DE102015111024.5A DE102015111024A DE102015111024A1 DE 102015111024 A1 DE102015111024 A1 DE 102015111024A1 DE 102015111024 A DE102015111024 A DE 102015111024A DE 102015111024 A1 DE102015111024 A1 DE 102015111024A1
Authority
DE
Germany
Prior art keywords
hydrogen
trenches
dielectric material
fin
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015111024.5A
Other languages
English (en)
Other versions
DE102015111024B4 (de
Inventor
Chen-Cheng Chou
Shiu-Ko Jangjian
Cheng-ta Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015111024A1 publication Critical patent/DE102015111024A1/de
Application granted granted Critical
Publication of DE102015111024B4 publication Critical patent/DE102015111024B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/62Fin field-effect transistors [FinFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151Manufacturing their isolation regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P14/6506
    • H10P14/6512
    • H10P14/69215
    • H10P95/906
    • H10W10/011
    • H10W10/014
    • H10W10/10
    • H10W10/17
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

Ein Verfahren zum Herstellen einer Halbleiterbauelementstruktur ist bereitgestellt. Mehrere Gräben werden in dem Substrat ausgebildet. Die Gräben definieren mindestens ein Finne zwischen sich. Die Finne wird mit Wasserstoff ausgeheilt. Ein dielektrisches Material wird in den Gräben ausgebildet. Das dielektrische Material in den Gräben wird ausgespart.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Serien-Nr. 62/152,192, die am 24. April 2015 eingereicht wurde und die hier durch Rückbezug aufgenommen ist.
  • ALLGEMEINER STAND DER TECHNIK
  • Die vorliegende Offenbarung betrifft im Allgemeinen Halbleiterbauelemente und insbesondere Feldeffekttransistoren des Finnentyps (FinFETs).
  • Doppel-Gate-Metall-Oxid-Halbleiter-Feldeffekttransistoren (Doppel-Gate-MOSFETs) sind MOSFETs, die zwei Gates in ein einzelnes Bauelement eingliedern. Diese Bauelemente sind auch aufgrund ihrer Struktur, die eine dünne, sich vom Substrat erstreckende „Finne” umfasst, als Fin-Feldeffekttransistoren (FinFETs) bekannt. Das Doppel-Gate besteht darin, dass ein Gate auf beiden Seiten des Kanals vorhanden ist, was eine Gatesteuerung des Kanals von beiden Seiten ermöglicht. Außerdem können FinFETs die Kurzkanaleffekte reduzieren und einen höheren Stromfluss bereitstellen. Andere FinFET-Architekturen können auch drei oder mehrere wirksame Gates umfassen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Zeichnungen gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erörterung beliebig vergrößert oder verkleinert sein.
  • 1 ist ein Ablaufdiagramm eines Verfahrens zum Herstellen einer Halbleiterstruktur gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • 2 bis 9 sind Querschnittsansichten der Halbleiterstruktur bei verschiedenen Fertigungsstufen gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachstehende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale des vorliegenden Gegenstands bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich lediglich Beispiele und sind nicht im beschränkenden Sinne gedacht. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Außerdem können hierin Begriffe, die sich auf räumliche Relativität beziehen, wie z. B. „unterhalb”, „unter”, „unterer”, „oberhalb”, „oberer” und dergleichen, zur Erleichterung der Besprechung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (zu anderen Elementen oder Merkmalen), wie in den Figuren dargestellt, zu beschreiben. Die Begriffe, die räumliche Relativität betreffen, sollen verschiedene Ausrichtungen des verwendeten oder betriebenen Bauelements zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder anders ausgerichtet) und die hier verwendeten Bezeichnungen, die räumliche Relativität betreffen, können gleichermaßen dementsprechend ausgelegt werden.
  • 1 ist ein Ablaufdiagramm eines Verfahrens zum Herstellen einer Halbleiterstruktur gemäß einigen Ausführungsformen der vorliegenden Offenbarung. 2 bis 9 sind Querschnittsansichten der Halbleiterstruktur bei verschiedenen Fertigungsstufen gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Das Verfahren beginnt mit Block 10, in dem eine Hartmaskenschicht 110 auf einem Substrat 120 ausgebildet wird (wie in 2 dargestellt). Das Verfahren fährt mit Block 20 fort, in dem Gräben 122 in dem Substrat 120 ausgebildet werden (wie in 3 dargestellt). Das Verfahren fährt mit Block 30 fort, in dem das Substrat 120 mit Wasserstoff ausgeheilt wird (wie in 3 dargestellt). Das Verfahren fährt mit Block 40 fort, in dem eine erste Liner-Schicht 130 auf Seitenwänden S und unteren Flächen B der Gräben 122 ausgebildet wird (wie in 4 dargestellt). Das Verfahren fährt mit Block 50 fort, in dem eine zweite Liner-Schicht 140 auf der ersten Liner-Schicht 130 ausgebildet wird (wie in 5 dargestellt). Das Verfahren fährt mit Block 60 fort, in dem ein dielektrisches Material 150 die Gräben 122 überfüllt (wie in 6 dargestellt). Das Verfahren fährt mit Block 70 fort, in dem das überschüssige dielektrische Material 150 außerhalb der Gräben 122 entfernt wird (wie in 7 dargestellt). Das Verfahren fährt mit Block 80 fort, in dem die Hartmaskenschicht 110 entfernt wird (wie in 8 dargestellt). Das Verfahren fährt mit Block 90 fort, in dem das dielektrische Material 150 in den Gräben 122 ausgespart wird (wie in 9 dargestellt).
  • Nun wird Bezug auf 2 genommen. Eine Hartmaskenschicht 110 wird auf einem Substrat 120 gebildet und weist darin Öffnungen 112 auf, um Finnen zu definieren, die in den nachfolgenden Schritten ausgebildet werden. Das Substrat 120 wird aus einem Halbleitermaterial, wie z. B. Diamant, Silizium (Si), Germanium (Ge), Siliziumkarbid (SiC), Siliziumgermanium (SiGe) oder Kombinationen davon, gefertigt. Das Substrat 120 ist zum Beispiel dotiertes oder undotiertes Bulk-Silizium (Si). Andere Substrate, die verwendet werden können, umfassen mehrschichtige Substrate, Gradient-Substrate oder Substrate mit Hybridorientierung.
  • Die Hartmaskenschicht 110 wird aus einem Material gefertigt, das eine Sperre gegen Wassermoleküle (H2O) und Sauerstoff (O) bildet. In einigen Ausführungsformen wird die Hartmaskenschicht 110 zum Beispiel aus Siliziumnitrid (Si3N4) gefertigt. Die Hartmaskenschicht 110 weist eine Dicke auf, die in einem Bereich von ungefähr 400 Ångström bis ungefähr 2000 Ångström liegt. Die Hartmaskenschicht 110 wird zum Beispiel mithilfe einer chemischen Gasphasenabscheidung (CVD), einer chemischen Niederdruck-Gasphasenabscheidung (LPCVD), einer plasmaunterstützten Gasphasenabscheidung (PECVD) oder anderer Abscheidungsprozesse ausgebildet.
  • Der Begriff „ungefähr” kann verwendet werden, um eine quantitative Repräsentation zu modifizieren, die zulässigerweise variieren könnte, ohne eine Änderung der Grundfunktion, mit der sie zusammenhängt, zu verursachen. Zum Beispiel kann die hier offenbarte Hartmaskenschicht 110, die eine Dicke in einem Bereich von ungefähr 400 Ångström bis ungefähr 2000 Ångström aufweist, zulässigerweise eine Dicke aufweisen, die ein wenig kleiner als 400 Ångström ist, wenn ihre Sperreigenschaft nicht wesentlich verändert wird.
  • Eine Sperrschicht 115 kann auf dem Substrat 120 ausgebildet werden, bevor die Hartmaskenschicht 110 ausgebildet wird. Die Sperrschicht 115 wird aus einem Material gefertigt, das eine Haftung zwischen der Hartmaskenschicht 110 und dem Substrat 120 verbessern kann. In einigen Ausführungsformen wird die Sperrschicht 115 zum Beispiel aus Siliziumoxid (SiO2) gefertigt. Die Sperrschicht 115 weist eine Dicke auf, die in einem Bereich von ungefähr 50 Ångström bis ungefähr 200 Ångström liegt. Die Sperrschicht 115 wird zum Beispiel mithilfe einer thermischen Oxidation, einer chemischen Gasphasenabscheidung (CVD) oder anderer Abscheidungsprozesse ausgebildet.
  • Obwohl 2 die Sperrschicht 115 zeigt, die zwischen der Hartmaskenschicht 110 und dem Substrat 120 angeordnet ist, könnte die Sperrschicht 115 zulässigerweise ausgelassen werden. In einigen Ausführungsformen kann die Hartmaskenschicht 110 in Abwesenheit der Sperrschicht 115 auf dem Substrat 120 ausgebildet werden, wenn die Haftung zwischen der Hartmaskenschicht 110 und dem Substrat 120 akzeptabel ist.
  • Die Hartmaskenschicht 110 und die Sperrschicht 115 werden strukturiert, um Öffnungen 112 darin auszubilden, so dass Abschnitte des Substrats 120 freigelegt werden, in denen in nachfolgenden Schritten Gräben ausgebildet werden. Die Hartmaskenschicht 110 und die Sperrschicht 115 werden mithilfe eines fotolithographischen und Ätzprozesses strukturiert. Der fotolithografische und Ätzprozess umfasst ein Auftragen, ein Belichten, ein Entwickeln, ein Ätzen von Fotolack sowie ein Fotolackentfernen. Der Fotolack wird auf die Hartmaskenschicht 110 zum Beispiel mithilfe einer Rotationsbeschichtung aufgetragen. Der Fotolack wird anschließend vorgebacken, um überschüssiges Fotolacklösemittel auszutreiben. Nach dem Vorbacken wird der Fotolack mit einer Struktur intensiven Lichts belichtet. Die Belichtung mit Licht verursacht eine chemische Änderung, die es ermöglicht, dass ein Teil des Fotolacks in einem fotografischen Entwickler lösbar wird. Ein Backen nach dem Belichten (Post-Exposure-Bake, PEB) kann vor dem Entwickeln durchgeführt werden, um dabei zu helfen, Phänomene stehender Wellen, die durch destruktive und konstruktive Interferenzmuster des einfallenden Lichts verursacht werden, zu reduzieren. Der fotografische Entwickler wird dann auf den Fotolack aufgetragen, um Abschnitte des Fotolacks, die in dem fotografischen Entwickler lösbar sind, zu entfernen. Der verbleibende Fotolack wird dann einem Hardbake unterzogen, um den verbleibenden Fotolack zu verfestigen. Abschnitte der Hartmaskenschicht 110 und der Sperrschicht 115, die nicht durch den verbleibenden Fotolack geschützt werden, werden geätzt, so dass die Öffnungen 112 ausbildet werden. Das Ätzen der Hartmaskenschicht 110 und der Sperrschicht 115 kann zum Beispiel ein reaktives Ionenätzen (RIE) sein.
  • Das reaktive Ionenätzen (RIE) ist eine Art von Trockenätzen, das andere Charakteristiken aufweist als ein Nassätzen. Das reaktive Ionenätzen (RIE) verwendet ein chemisch reaktives Plasma, um die Öffnungen 112 auszubilden. Das Plasma wird unter Niederdruck (Vakuum) mithilfe eines elektromagnetischen Feldes erzeugt. Energiereiche Ionen aus dem chemisch reaktiven Plasma greifen die Hartmaskenschicht 110 und die Sperrschicht 115 an und reagieren mit ihnen. In einigen Ausführungsformen kann ein auf Fluorkohlenstoff oder Fluorkohlenwasserstoff basierendes reaktives Ionenätzen (RIE) zum Ausbilden der Öffnungen 112 verwendet werden.
  • Nach dem Ätzen der Hartmaskenschicht 110 und der Sperrschicht 115 wird der Fotolack von der Hartmaskenschicht 110 zum Beispiel mithilfe eines Plasmaveraschens oder -strippens entfernt. Ein Plasmaveraschen verwendet eine Plasmaquelle, um eine einatomige reaktive Spezies, wie z. B. Sauerstoff oder Fluor, zu erzeugen. Die reaktive Spezies verbindet sich mit dem Fotolack und bildet Asche, die mit einer Unterdruckpumpe entfernt wird. Das Strippen verwendet ein Fotolack-Ablösemittel, wie z. B. Azeton oder ein Phenol-Lösemittel, um den Fotolack von der Hartmaskenschicht 110 zu entfernen.
  • Ein Reinigungsprozess kann nach dem Strukturieren der Hartmaskenschicht 110 und der Sperrschicht 115 durchgeführt werden, um ein natives Oxid des Substrats 120 zu entfernen. In einigen Ausführungsformen kann das native Oxid des Substrats 120 mithilfe von Flusssäure (HF) entfernt werden, wenn das Substrat 120 aus Silizium (Si) gefertigt ist. Der Reinigungsprozess ist fakultativ. In einigen Ausführungsformen kann der Reinigungsprozess ausgelassen werden, wenn das native Oxid des Substrats 120 auf einem akzeptablen Niveau liegt.
  • Nun wird Bezug auf 3 genommen. Gräben 122 werden in dem Substrat 120 ausgebildet. Die Gräben 122 definieren die Finnen 124. Das heißt, die Gräben 122 trennen die Finnen 124 voneinander. Die durch die Öffnungen 112 freigelegten Abschnitte des Substrats 120 werden mithilfe eines Ätzprozesses, wie z. B. eines reaktiven Ionenätzens (RIE), entfernt, um die Gräben 122 in dem Substrat 120 auszubilden.
  • In einigen Ausführungsformen kann ein auf Chlor (Cl) oder Brom (Br) basierendes reaktives Ionenätzen (RIE) zum Ausbilden der Gräben 122 verwendet werden. Mindestens einer der Gräben 122 weist eine Tiefe in einem Bereich von ungefähr 0,3 μm bis ungefähr 0,5 μm auf. Mindestens einer der Gräben 122 weist mindestens eine Seitenwand S, eine untere Fläche B, und einen Kegelwinkel α zwischen der Seitenwand S und einer Fläche, die sich von der unteren Fläche B erstreckt, auf. Der Kegelwinkel α des Grabens 122 liegt in einem Bereich von ungefähr 78° bis ungefähr 88°.
  • Nach dem Ausbilden der Finnen 124, werden die Finnen 124 und das Substrat 120 mit Wasserstoff ausgehheilt, um die Seitenwände S und die unteren Flächen B der Gräben 122 zu glätten. Das heißt, die Finnen 124 und das Substrat 120 werden in einer Atmosphäre ausgeheilt, die ein wasserstoffhaltiges Gas umfasst. Das wasserstoffhaltige Gas umfasst zum Beispiel Dampf (H2O), Ammoniak (NH3) oder Kombinationen davon. In einigen Ausführungsformen liegt eine Temperatur für das Ausheilen mit dem wasserstoffhaltigen Gas in einem Bereich von ungefähr 500 Grad Celsius bis ungefähr 1100 Grad Celsius. Wenn die Temperatur für das Ausheilen mit dem wasserstoffhaltigen Gas niedriger als ungefähr 500 Grad Celsius ist, dann glättet das Ausheilen mit dem wasserstoffhaltigen Gas die Seitenwände S und die unteren Flächen B der Gräben 122 möglicherweise nicht. Wenn die Temperatur für das Ausheilen mit dem wasserstoffhaltigen Gas höher als ungefähr 1100 Grad Celsius ist, dann kann das Ausheilen mit dem wasserstoffhaltigen Gas das thermische Budget der Fertigung der Halbleiterstruktur wesentlich erhöhen. In einigen Ausführungsformen liegt die Temperatur für das Ausheilen mit dem wasserstoffhaltigen Gas in einem Bereich von ungefähr 790 Grad Celsius bis ungefähr 950 Grad Celsius. Ein Teildruck für den Wasserstoff liegt in einem Bereich von ungefähr 1 Torr bis ungefähr 900 Torr.
  • Der Begriff „ungefähr” kann verwendet werden, um eine quantitative Repräsentation zu modifizieren, die zulässigerweise variieren könnte, ohne eine Änderung der Grundfunktion, mit der sie zusammenhängt, zu verursachen. Zum Beispiel kann die Temperatur für das Ausheilen mit dem wasserstoffhaltigen Gas, die gemäß dieser Offenbarung in einem Bereich von ungefähr 500 Grad Celsius bis ungefähr 1100 Grad Celsius liegt, zulässigerweise ein wenig niedriger als 500 Grad Celsius sein, wenn ihre glättende Eigenschaft nicht wesentlich verändert wird.
  • Das Ausheilen mit dem wasserstoffhaltigen Gas wandelt mindestens einen Abschnitt der Seitenwände S und der unteren Flächen B der Gräben 122 in eine wasserstoffterminierte Oberfläche um. Die wasserstoffterminierte Oberfläche weist mindestens eine ungesättigte Oberflächenbindung (Dangling Bond), die mit mindestens einem Wasserstoffatom terminiert ist. Wenn das Substrat 120 und/oder die Finnen 124 aus Silizium (Si) gefertigt sind, weist die wasserstoffterminierte Oberfläche mindestens eine Silizium-Wasserstoff-Bindung (Si-H) auf.
  • Das Ausheilen mit dem wasserstoffhaltigen Gas kann Strukturschäden reparieren, die durch den Ätzprozess zum Ausbilden der Gräben 122 im Substrat 120 und/oder den Finnen 124 entstanden sind, und daher die Seitenwände S und die unteren Flächen B der Gräben 122 glätten. Wenn die Seitenwände S und die unteren Flächen B der Gräben 122 rau sind, können Ecken und Spitzen, die durch die rauen Flächen erzeugt sind, als Spannungskonzentratoren innerhalb der Finnen 124 wirken und verursachen, dass die Finnen 124 brechen. Wenn eine Biegekraft an die Finnen 124 angelegt wird, wird in einigen Ausführungsformen die Kraft gleichmäßig über die Finnen 124 verteilt, da die Seitenwände S und die unteren Flächen B der Gräben 122 mithilfe des Ausheilens mit einem wasserstoffhaltigen Gas geglättet sind, und daher kann verhindert werden, dass Risse entstehen und wachsen. In einigen Ausführungsformen können die Seitenwände S und die unteren Flächen B der Gräben 122 auf Atomebene glatt sein, wenn das Substrat 120 und/oder den Finnen 124 aus Silizium (Si) gefertigt werden.
  • Nun wird Bezug auf 4 genommen. Eine erste Liner-Schicht 130 wird auf den Seitenwänden S und den unteren Flächen B der Gräben 122 ausgebildet. In einigen Ausführungsformen wird die erste Liner-Schicht 130 zum Beispiel aus Siliziumoxid (SiO2) gefertigt. Die erste Liner-Schicht 130 weist eine Dicke auf, die in einem Bereich von ungefähr 5 Ångström bis ungefähr 100 Ångström liegt. Die erste Liner-Schicht 130 kann zum Beispiel mithilfe thermischer Oxidation mit in-situ erzeugtem Dampf (ISSG) ausgebildet werden. In einigen Ausführungsformen liegt eine Temperatur für das Ausbilden der ersten Liner-Schicht 130 in einem Bereich von ungefähr 800 Grad Celsius bis ungefähr 1200 Grad Celsius.
  • Obwohl 4 die erste Liner-Schicht 130 zeigt, die auf den Seitenwänden S und den unteren Flächen B der Gräben 122 ausgebildet wird, könnte die erste Liner-Schicht 130 zulässigerweise ausgelassen werden. In einigen Ausführungsformen kann ein dielektrisches Material in den Gräben 122 in Abwesenheit der ersten Liner-Schicht 130 ausgebildet werden, wenn die in dem Substrat 120 und/oder den Finnen 124 verursachten Strukturschäden akzeptabel sind.
  • Nach dem Ausbilden der ersten Liner-Schicht 130, werden das Substrat 120 und die Finnen 124 ausgeheilt, um die Strukturschäden im Substrat 120 und/oder den Finnen 124, die durch den Ätzprozess zum Ausbilden der Gräben 122 verursacht wurden, weiter zu reparieren. In einigen Ausführungsformen werden das Substrat 120 und die Finnen 124 in einer sauerstofffreien Umgebung ausgeheilt. In einigen Ausführungsformen liegt eine Temperatur für das Ausbilden des Substrats 120 und der Finnen 124 in einem Bereich von ungefähr 900 Grad Celsius bis ungefähr 1200 Grad Celsius. In einigen Ausführungsformen liegt eine Prozesszeit für das Ausheilen des Substrats 120 und der Finnen 124 in einem Bereich von ungefähr 15 Minuten bis ungefähr 60 Minuten. Dieser Ausheilungsprozess ist fakultativ. In einigen Ausführungsformen kann der Ausheilungsprozess ausgelassen werden, wenn die im Substrat 120 und/oder den Finnen 124 verursachten Strukturschäden akzeptabel sind.
  • Nun wird Bezug auf 5 genommen. Eine zweite Liner-Schicht 140 wird auf der ersten Liner-Schicht 130 ausgebildet. In einigen Ausführungsformen wird die zweite Liner-Schicht 140 zum Beispiel aus Siliziumoxid (SiO2) gefertigt. Die zweite Liner-Schicht 140 weist eine Dicke auf, die in einem Bereich von ungefähr 10 Ångström bis ungefähr 100 Ångström liegt. Die zweite Liner-Schicht 130 kann zum Beispiel mithilfe einer chemischen Gasphasenabscheidung (CVD) oder insbesondere mithilfe einer plasmaunterstützten Atomlagenabscheidung (PEALD) ausgebildet werden.
  • Obwohl 5 die zweite Liner-Schicht 140 zeigt, die auf der ersten Liner-Schicht 130 ausgebildet wird, könnte die zweite Liner-Schicht 140 zulässigerweise ausgelassen werden. In einigen Ausführungsformen kann ein dielektrisches Material in den Gräben 122 in Abwesenheit der zweiten Liner-Schicht 140 ausgebildet werden, wenn die in dem Substrat 120 und/oder den Finnen 124 verursachten Strukturschäden akzeptabel sind.
  • Nun wird Bezug auf 6 genommen. Ein dielektrisches Material 150 überfüllt die Gräben 122. Das dielektrische Material 150 umfasst zum Beispiel Siliziumoxid (SiO2), Siliziumnitrid (Si3N4), Siliziumoxinitrid (SiOxNy) oder Kombinationen davon. In einigen Ausführungsformen wird das dielektrische Material 150 zum Beispiel mithilfe einer chemischen Gasphasenabscheidung (CVD) ausgebildet. In einigen anderen Ausführungsformen umfasst das dielektrische Material 150 ein fließfähiges dielektrisches Material, um die Grabenfüllkapazität zu verbessern. Das fließfähige dielektrische Material umfasst zum Beispiel Hydrogensilsesquioxan (HSQ), Polyarylether (PAE), poröses Siliziumoxid (d. h. das Xerogel oder das Aerogel), Methylsilsesquioxan (MSQ), Methylsilsesquioxan (MSQ)/Hydrogensilsesquioxan (HSQ), Perhydrosilazan (TCPS), Perhydropolysilazan (PSZ), Silikat, Siloxan oder Kombinationen davon. Das fließfähige dielektrische Material wird zum Beispiel mithilfe einer Rotationsbeschichtung ausgebildet.
  • Dann wird das fließfähige dielektrische Material einem Aushärtungsprozess unterzogen. In dem Aushärtungsprozess wird das fließfähige dielektrische Material gebacken, um überschüssiges Lösemittel auszutreiben und das fließfähige dielektrische Material zu härten. In einigen Ausführungsformen liegt eine Temperatur für den Aushärtungsprozess in einem Bereich von ungefähr 150 Grad Celsius bis ungefähr 500 Grad Celsius.
  • Nun wird Bezug auf 7 genommen. Das überschüssige dielektrische Material 150 außerhalb der Gräben 122 wird mithilfe eines Entfernungsprozess entfernt. In einigen Ausführungsformen wird das überschüssige dielektrische Material 150 mithilfe eines chemisch-mechanischen Polierprozesses (CMP) entfernt. In einigen Ausführungsformen wird eine Kombination aus einem Plasma-Rückätzen, auf welches der chemisch-mechanische Polierprozess (CMP) folgt, verwendet. Die Hartmaskenschicht 110 wirkt als eine Polierstoppschicht, um die darunterliegenden Finnen 124 vor Schäden zu schützen, die durch das chemisch-mechanische Polieren (CMP) entstehen.
  • Nun wird Bezug auf 8 genommen. Die Hartmaskenschicht 110 wird mithilfe eines Ätzprozesses, wie z. B. eines Nassätzprozesses, entfernt. In einigen Ausführungsformen kann die Hartmaskenschicht 110 mithilfe einer heißen Phosphorsäure (H3PO4) entfernt werden, wenn die Hartmaskenschicht 110 aus Siliziumnitrid (Si3N4) gefertigt ist.
  • Nun wird Bezug auf 9 genommen. Das dielektrische Material 150 in den Gräben 122 wird ausgespart. Das heißt, ein oberer Abschnitt des dielektrischen Materials 150 in den Gräben 122 wird entfernt. Das Aussparen des dielektrischen Materials 150 kann zum Beispiel mithilfe eines Nassätzprozesses durchgeführt werden. In einigen Ausführungsformen kann das dielektrische Material 150 mithilfe von Flusssäure (HF) ausgespart werden, wenn das Substrat 150 aus Siliziumoxid (SiO2) gefertigt ist.
  • Mindestens eine der Seitenwände S der Gräben 122 wird in einen oberen Abschnitt US und einen vergrabenen Abschnitt BS aufgeteilt. Beim Aussparen des dielektrischen Materials 150 werden die erste Liner-Schicht 130, die zweite Liner-Schicht 140 und das dielektrische Material 150 auf den oberen Abschnitten US der Seitenwände S der Gräben 122 entfernt. Außerdem kann auch die Sperrschicht 115 beim Aussparen des dielektrischen Materials 150 entfernt werden, wenn die Sperrschicht 115, die erste Liner-Schicht 130, die zweite Liner-Schicht 140 und das dielektrische Material aus im Wesentlichen demselben Material, wie z. B. Siliziumoxid (SiO2), gefertigt sind. Nach dem Aussparen des dielektrischen Materials 150 werden daher die oberen Abschnitte US der Seitenwände S der Gräben 122 von der ersten Liner-Schicht 130, der zweiten Liner-Schicht 140 und dem dielektrischen Material 150 freigelegt, während die vergrabenen Abschnitte BS der Seitenwände S der Gräben 122 mit der ersten Liner-Schicht 130, der zweiten Liner-Schicht 140 und/oder dem dielektrischen Material 150 abgedeckt sind.
  • Da die Finnen 124 und das Substrat 120 vor dem Ausbilden der ersten Liner-Schicht 130 mit einem wasserstoffhaltigen Gas ausgeheilt werden, ist eine Grenzfläche zwischen der ersten Liner-Schicht 130 und einer Kombination aus den Finnen 124 und dem Substrat 120 wasserstoffterminiert. Das heißt, die Grenzfläche zwischen der ersten Liner-Schicht 130 und der Kombination aus den Finnen 124 und dem Substrat 120 weist mindestens eine ungesättigte Oberflächenbindung (Dangling Bond) auf, die mit mindestens einem Wasserstoffatom terminiert ist. Wenn die Finnen 124 und das Substrat 122 aus Silizium (Si) gefertigt werden, weist die Grenzfläche zwischen der ersten Liner-Schicht 130 und der Kombination aus den Finnen 124 und dem Substrat 120 mindestens eine Silizium-Wasserstoff-Bindung (Si-H) auf. Wenn die Finnen 124 und das Substrat 122 aus Silizium (Si) gefertigt werden, kann außerdem die Grenzfläche zwischen der ersten Liner-Schicht 130 und der Kombination aus den Finnen 124 und dem Substrat 120 auf Atomebene glatt sein.
  • In 9 ist mindestens einer der vergrabenen Abschnitte BS der Seitenwände S und der unteren Flächen 150 der Gräben 122 eine wasserstoffterminierte Oberfläche. Das heißt, mindestens einer der vergrabenen Abschnitte BS der Seitenwände S der Gräben 122 weist mindestens eine ungesättigte Oberflächenbindung (Dangling Bond), die mit mindestens einem Wasserstoffatom terminiert ist, und/oder mindestens eine der unteren Flächen B der Gräben 122 weist mindestens eine ungesättigte Oberflächenbindung (Dangling Bond), die mit mindestens einem Wasserstoffatom terminiert ist. Wenn die Finnen 124 und/oder das Substrat 120 aus Silizium (Si) gefertigt werden, weist mindestens einer der vergrabenen Abschnitte BS der Seitenwände S der Gräben 122 mindestens eine Silizium-Wasserstoff-Bindung (Si-H) auf, und/oder mindestens eine der unteren Flächen B der Gräben 122 weist mindestens eine Silizium-Wasserstoff-Bindung (Si-H) auf. Wenn die Finnen 124 und/oder das Substrat 120 aus Silizium (Si) gefertigt werden, kann außerdem mindestens einer der vergrabenen Abschnitte BS der Seitenwände S der Gräben 122 auf Atomebene glatt sein, und/oder mindestens eine der unteren Flächen B der Gräben 122 kann auf Atomebene glatt sein.
  • In 9 kann mindestens einer der oberen Abschnitte US der Seitenwände S der Gräben 122 eine wasserstoffterminierte Oberfläche sein. Das heißt, mindestens einer der oberen Abschnitte US der Seitenwände S der Gräben 122 kann mindestens eine ungesättigte Oberflächenbindung (Dangling Bond) aufweisen, die mit mindestens einem Wasserstoffatom terminiert ist. Wenn die Finnen 124 aus Silizium (Si) gefertigt werden, kann mindestens einer der oberen Abschnitte US der Seitenwände S der Gräben 122 mindestens eine Silizium-Wasserstoff-Bindung (Si-H) aufweisen. Wenn die Finnen 124 aus Silizium (Si) gefertigt werden, kann außerdem mindestens einer der oberen Abschnitte US der Seitenwände S der Gräben 122 auf Atomebene glatt sein.
  • In einigen Ausführungsformen können die Prozesse zum Entfernen der Hartmaskenschicht 110 und der Sperrschicht 115 nach dem Aussparen des dielektrischen Materials 150 durchgeführt werden. Das heißt, die erste Liner-Schicht 130, die zweite Liner-Schicht 140 und das dielektrische Material 150 auf den oberen Abschnitten US der Seitenwände S der Gräben 122 werden zuerst entfernt, und anschließend werden die Hartmaskenschicht 110 und die Sperrschicht 115 entfernt.
  • Es versteht sich, dass für die vorstehend dargestellten Ausführungsformen zusätzliche Schritte durchgeführt werden können, um die Fertigung eines Feldeffekttransistorbauelements des Finnentyps (FinFET-Bauelements) zu vervollständigen. Zum Beispiel können diese zusätzlichen Schritte umfassen: Ausbildung von Gatedielektrika, Ausbildung von Gates, Ausbildung von Source- und Draingebieten, Ausbildung von Kontakten, Ausbildung von Verbindungsstrukturen (z. B. stellen Leitungen, Durchkontaktierungen, Metallschichten und dielektrische Zwischenschichten eine elektrische Verbindung mit dem FinFET-Bauelement bereit), Ausbildung von Passivierungsschichten und Häusung des FinFET-Bauelements.
  • Um die Strukturschäden in den Finnen 124, die durch den Ätzprozess zum Ausbilden der Gräben 122 verursacht wurden, zu reparieren, werden die Finnen 124 einem Ausheilungsprozess mit einem wasserstoffhaltigen Gas unterzogen. Der Ausheilungsprozess mit dem wasserstoffhaltigen Gas kann die Seitenwände S und die unteren Flächen B der Gräben 122 glätten. Wenn eine Biegekraft an die Finnen 124 angelegt wird, wird die Kraft gleichmäßig über die Finnen 124 verteilt, da die Seitenwände S und die unteren Flächen B der Gräben 122 mithilfe des Ausheilungsprozesses, der ein wasserstoffhaltiges Gas verwendet, geglättet sind, und daher kann verhindert werden, dass Risse entstehen und wachsen.
  • Gemäß einigen Ausführungsformen ist ein Verfahren zum Herstellen einer Halbleiterbauelementstruktur bereitgestellt. Das Verfahren umfasst ein Ausbilden von mehreren Gräben in einem Substrat, in dem die Gräben mindestens eine Finne dazwischen definieren, Ausheilen der Finne mit Wasserstoff, Ausbilden eines dielektrischen Materials in den Gräben, und Aussparen des dielektrischen Materials in den Gräben.
  • Gemäß einigen Ausführungsformen ist ein Verfahren zum Herstellen einer Halbleiterbauelementstruktur bereitgestellt. Das Verfahren umfasst: Ausheilen eines Substrats in einer Atmosphäre, die ein wasserstoffhaltiges Gas umfasst, wobei das Substrat mehrere darauf angeordnete Finnen und mindestens einen die Finnen trennenden Graben aufweist; Füllen des Grabens mit einem dielektrischen Material; und Entfernen eines oberen Abschnitts des dielektrischen Materials, um obere Abschnitte der Finnen freizulegen.
  • Gemäß einigen Ausführungsformen umfasst eine Halbleiterstruktur ein Substrat und ein dielektrisches Material. Das Substrat weist mehrere Gräben auf, die mindestens eine Finne dazwischen definieren. Die Finne weist mindestens eine wasserstoffterminierte Oberfläche auf. Das dielektrische Material ist in den Gräben angeordnet und umgibt einen unteren Abschnitt der Finne.
  • Das Vorstehende skizziert Merkmale von mehreren Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung als eine Grundlage für Entwerfen und Modifizieren anderer Prozesse und Strukturen leicht verwenden kann, um die gleichen Aufgaben durchzuführen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Ein Fachmann soll ebenfalls verstehen, dass derartige äquivalente Ausführungen nicht vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifizierungen hier vornehmen kann, ohne vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verfahren zum Herstellen einer Halbleiterstruktur, wobei das Verfahren umfasst: Ausbilden von mehreren Gräben in einem Substrat, wobei die Gräben mindestens eine Finne dazwischen definieren, Ausheilen der Finne mit Wasserstoff, Ausbilden eines dielektrischen Materials in den Gräben, und Aussparen des dielektrischen Materials in den Gräben.
  2. Verfahren nach Anspruch 1, wobei das Ausheilen mit Wasserstoff in einer Atmosphäre durchgeführt wird, die Dampf (H2O) umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Ausheilen mit Wasserstoff in einer Atmosphäre durchgeführt wird, die Ammoniak (NH3) umfasst.
  4. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Ausbilden von mindestens einer ersten Liner-Schicht auf Seitenwänden und unteren Flächen der Gräben vor dem Ausbilden des dielektrischen Materials und nach dem Ausheilen der Finne mit Wasserstoff.
  5. Verfahren nach Anspruch 4, wobei die erste Liner-Schicht mithilfe einer thermischen Oxidation ausgebildet wird.
  6. Verfahren nach Anspruch 4, wobei die erste Liner-Schicht mithilfe einer thermischen Oxidation mit in-situ erzeugtem Dampf (ISSG) ausgebildet wird.
  7. Verfahren nach einem der Ansprüche 4 bis 6, ferner umfassend: Ausbilden von mindestens einer zweiten Liner-Schicht auf der ersten Liner-Schicht.
  8. Verfahren nach Anspruch 7, wobei die zweite Liner-Schicht mithilfe einer chemischen Gasphasenabscheidung (CVD) ausgebildet wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Ausheilen der Finne in einer sauerstofffreien Umgebung.
  10. Verfahren zum Herstellen einer Halbleiterstruktur, wobei das Verfahren umfasst: Ausheilen eines Substrats in einer Atmosphäre, die ein wasserstoffhaltiges Gas umfasst, wobei das Substrat mehrere darauf angeordnete Finnen und mindestens einen die Finnen trennenden Graben aufweist, Füllen des Grabens mit einem dielektrischen Material, und Entfernen eines oberen Abschnitts des dielektrischen Materials, um obere Abschnitte der Finnen freizulegen.
  11. Verfahren nach Anspruch 10, wobei das wasserstoffhaltige Gas Dampf (H2O) umfasst.
  12. Verfahren nach Anspruch 10 oder 11, wobei das wasserstoffhaltige Gas Ammoniak (NH3) umfasst.
  13. Halbleiterstruktur, umfassend: ein Substrat, das mehrere Gräben aufweist, die mindestens eine Finne dazwischen definieren, wobei die Finne mindestens eine wasserstoffterminierte Oberfläche aufweist, und ein dielektrisches Material, das in den Gräben angeordnet ist und einen unteren Abschnitt der Finne umgibt.
  14. Halbleiterstruktur nach Anspruch 13, wobei die wasserstoffterminierte Oberfläche mindestens eine ungesättigte Oberflächenbindung (Dangling Bond) aufweist, die mit mindestens einem Wasserstoffatom terminiert ist.
  15. Halbleiterstruktur nach Anspruch 13 oder 14, wobei die wasserstoffterminierte Oberfläche auf Atomebene glatt ist.
  16. Halbleiterstruktur nach einem der Ansprüche 13 bis 15, wobei die Finne aus Silizium (Si) gefertigt ist, und die wasserstoffterminierte Oberfläche mindestens eine Silizium-Wasserstoff-Bindung (Si-H) aufweist.
  17. Halbleiterstruktur nach einem der Ansprüche 13 bis 16, ferner umfassend: mindestens eine Liner-Schicht, die zwischen dem dielektrischen Material und der Finne angeordnet ist.
  18. Halbleiterstruktur nach Anspruch 17, wobei die Finne eine Grenzfläche mit der Liner-Schicht aufweist, und die Grenzfläche mindestens eine ungesättigte Oberflächenbindung (Dangling Bond) aufweist, die mit mindestens einem Wasserstoffatom terminiert ist.
  19. Halbleiterstruktur nach einem der Ansprüche 13 bis 18, wobei mindestens einer der Gräben mindestens eine Seitenwand aufweist, die Seitenwand einen vergrabenen Abschnitt aufweist, der mit dem dielektrischen Material abgedeckt ist, und der vergrabene Abschnitt mindestens eine ungesättigte Oberflächenbindung (Dangling Bond) aufweist, die mit mindestens einem Wasserstoffatom terminiert ist.
  20. Halbleiterstruktur nach einem der Ansprüche 13 bis 19, wobei mindestens einer der Gräben eine untere Fläche aufweist, die mit dem dielektrischen Material abgedeckt ist, und die untere Fläche mindestens eine ungesättigte Oberflächenbindung (Dangling Bond) aufweist, die mit mindestens einem Wasserstoffatom terminiert ist.
DE102015111024.5A 2015-04-24 2015-07-08 Verfahren zum Herstellen einer Halbleiterstruktur für FinFETs Active DE102015111024B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562152192P 2015-04-24 2015-04-24
US62/152,192 2015-04-24
US14/738,527 US10818558B2 (en) 2015-04-24 2015-06-12 Semiconductor structure having trench and manufacturing method thereof
US14/738,527 2015-06-12

Publications (2)

Publication Number Publication Date
DE102015111024A1 true DE102015111024A1 (de) 2016-10-27
DE102015111024B4 DE102015111024B4 (de) 2022-05-05

Family

ID=57110162

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015111024.5A Active DE102015111024B4 (de) 2015-04-24 2015-07-08 Verfahren zum Herstellen einer Halbleiterstruktur für FinFETs

Country Status (5)

Country Link
US (3) US10818558B2 (de)
KR (1) KR101770472B1 (de)
CN (1) CN106067422B (de)
DE (1) DE102015111024B4 (de)
TW (1) TWI579905B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818558B2 (en) * 2015-04-24 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having trench and manufacturing method thereof
KR102424963B1 (ko) * 2015-07-30 2022-07-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
WO2017200845A1 (en) * 2016-05-20 2017-11-23 Lumileds Llc Method of forming a p-type layer for a light emitting device
US10068991B1 (en) * 2017-02-21 2018-09-04 International Business Machines Corporation Patterned sidewall smoothing using a pre-smoothed inverted tone pattern
CN108630604B (zh) * 2017-03-21 2020-12-18 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10622481B2 (en) * 2018-08-07 2020-04-14 United Microelectronics Corp. Method of rounding corners of a fin
US10957786B2 (en) 2018-10-18 2021-03-23 Samsung Electronics Co., Ltd. FinFET with reduced extension resistance and methods of manufacturing the same
US10930768B2 (en) 2018-10-18 2021-02-23 Samsung Electronics Co., Ltd. Low current leakage finFET and methods of making the same
US11189497B2 (en) * 2019-05-17 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical planarization using nano-abrasive slurry
US20220231122A1 (en) * 2021-01-20 2022-07-21 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100163971A1 (en) * 2008-12-31 2010-07-01 Shih-Ting Hung Dielectric Punch-Through Stoppers for Forming FinFETs Having Dual Fin Heights
US20120217468A1 (en) * 2011-02-28 2012-08-30 International Business Machines Corporation Silicon Nanotube MOSFET
US20130078818A1 (en) * 2011-09-23 2013-03-28 Chien-Liang Lin Semiconductor process
US20140227858A1 (en) * 2013-02-13 2014-08-14 Globalfoundries Inc. Shallow trench isolation integration methods and devices formed thereby
US20150144998A1 (en) * 2013-11-26 2015-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Structure of Semiconductor Device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421046B1 (ko) * 2001-07-13 2004-03-04 삼성전자주식회사 반도체 장치 및 그 제조방법
KR100428768B1 (ko) * 2001-08-29 2004-04-30 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
KR100426484B1 (ko) 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀 및 그의 제조방법
KR20030058576A (ko) 2001-12-31 2003-07-07 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR100521382B1 (ko) * 2003-06-30 2005-10-12 삼성전자주식회사 핀 전계효과 트랜지스터 제조 방법
KR100595858B1 (ko) 2003-09-18 2006-07-03 동부일렉트로닉스 주식회사 반도체 소자 제조방법
DE102005046711B4 (de) * 2005-09-29 2007-12-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
KR100748261B1 (ko) 2006-09-01 2007-08-09 경북대학교 산학협력단 낮은 누설전류를 갖는 fin 전계효과트랜지스터 및 그제조 방법
KR100806799B1 (ko) 2006-09-18 2008-02-27 동부일렉트로닉스 주식회사 이미지 센서의 제조 방법
KR100914293B1 (ko) 2007-11-07 2009-08-27 주식회사 하이닉스반도체 반도체소자의 트렌치 소자분리막 형성방법
US8187928B2 (en) * 2010-09-21 2012-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
EP2455967B1 (de) * 2010-11-18 2018-05-23 IMEC vzw Verfahren zur Bildung einer versenkten dielektrischen Schicht unter einer Halbleiterlamelle
US8889494B2 (en) * 2010-12-29 2014-11-18 Globalfoundries Singapore Pte. Ltd. Finfet
CN102867774A (zh) 2011-07-06 2013-01-09 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制造方法
US8963257B2 (en) * 2011-11-10 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistors and methods for fabricating the same
CN103515213B (zh) * 2012-06-25 2017-04-12 中芯国际集成电路制造(上海)有限公司 形成FinFET栅介质层的方法和形成FinFET的方法
US8835262B2 (en) * 2013-01-08 2014-09-16 Globalfoundries Inc. Methods of forming bulk FinFET devices by performing a recessing process on liner materials to define different fin heights and FinFET devices with such recessed liner materials
US8895446B2 (en) 2013-02-18 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fin deformation modulation
US9087870B2 (en) * 2013-05-29 2015-07-21 GlobalFoundries, Inc. Integrated circuits including FINFET devices with shallow trench isolation that includes a thermal oxide layer and methods for making the same
US9142474B2 (en) 2013-10-07 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation structure of fin field effect transistor
KR20160001114A (ko) * 2014-06-26 2016-01-06 에스케이하이닉스 주식회사 반도체 장치 제조 방법
US9224675B1 (en) * 2014-07-31 2015-12-29 International Business Machines Corporation Automatic capacitance tuning for robust middle of the line contact and silicide applications
US9536999B2 (en) * 2014-09-08 2017-01-03 Infineon Technologies Ag Semiconductor device with control structure including buried portions and method of manufacturing
CN105990239B (zh) * 2015-02-06 2020-06-30 联华电子股份有限公司 半导体元件及其制作方法
US9502499B2 (en) * 2015-02-13 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure having multi-layered isolation trench structures
US10818558B2 (en) * 2015-04-24 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having trench and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100163971A1 (en) * 2008-12-31 2010-07-01 Shih-Ting Hung Dielectric Punch-Through Stoppers for Forming FinFETs Having Dual Fin Heights
US20120217468A1 (en) * 2011-02-28 2012-08-30 International Business Machines Corporation Silicon Nanotube MOSFET
US20130078818A1 (en) * 2011-09-23 2013-03-28 Chien-Liang Lin Semiconductor process
US20140227858A1 (en) * 2013-02-13 2014-08-14 Globalfoundries Inc. Shallow trench isolation integration methods and devices formed thereby
US20150144998A1 (en) * 2013-11-26 2015-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Structure of Semiconductor Device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MATSUDA, S. [et al.]: Novel corner rounding process for shallow trench isolation utilizing MSTS (Micro-Structure Transformation of Silicon). In: International Electron Devices Meeting 1998, 1998, S. 137-140. - ISSN 0163-1918 *

Also Published As

Publication number Publication date
TWI579905B (zh) 2017-04-21
KR101770472B1 (ko) 2017-08-22
US10818558B2 (en) 2020-10-27
US20210043518A1 (en) 2021-02-11
CN106067422A (zh) 2016-11-02
CN106067422B (zh) 2020-11-06
US11551979B2 (en) 2023-01-10
KR20160126838A (ko) 2016-11-02
DE102015111024B4 (de) 2022-05-05
TW201639010A (zh) 2016-11-01
US12119267B2 (en) 2024-10-15
US20230154799A1 (en) 2023-05-18
US20160315014A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
DE102015111024B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur für FinFETs
DE102014119642B4 (de) Finfets mit einem source-/drainüberzug
CN105470295B (zh) 鳍状结构及其制造方法
DE102015108688B4 (de) Halbleiterstruktur und Herstellungsverfahren
DE102017125781B4 (de) Verfahren zum Entfernen einer Ätzmaske
CN104347517B (zh) 半导体结构的形成方法
DE102016119019A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102014119340B4 (de) Verfahren zum Fertigen von FinFETs mit verschiedenen Schwellenspannungen
DE102019118254A1 (de) Strukturbildungsverfahren und verfahren zur herstellung einer halbleitervorrichtung
DE112007000751T5 (de) Graben-Isolationsstruktur mit einem erweiterten Abschnitt
DE102004060689A1 (de) Verfahren zur Herstellung eines Flashspeicherbauelements
CN107527800B (zh) 沟槽栅极结构及其制造方法
DE102004060667B4 (de) Verfahren zum Bilden einer Graben-Isolationsschicht in einem Halbleiterbauelement
DE102004060448B4 (de) Verfahren zum Bilden einer Isolationsschicht in einem Halbleiterbauelement
CN102856378B (zh) 包角晶体管及其制造方法
CN109411334B (zh) 半导体元件的精细线图案形成方法
US9105667B2 (en) Semiconductor device having polysilicon mask layer
DE102005030449A1 (de) Verfahren zur Bildung einer Floating-Gate-Elektrode in einem Flash-Speicherbauelement
CN103578917A (zh) 一种用于缩小金属硬掩膜层的关键尺寸的方法
TWI466181B (zh) 形成具有較小高差之半導體元件導電接觸的方法,形成半導體元件之方法
CN109817619B (zh) 一种半导体器件结构及其制造方法
CN107706104A (zh) 一种半导体器件及其制备方法
TW201445635A (zh) 形成鰭狀結構的方法
DE102005028628A1 (de) Verfahren zur Bildung einer Isolationsschicht eines Halbleiterbauelements
TW452924B (en) Method for forming trench isolation area with spin-on material

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021823400

Ipc: H10D0084830000