[go: up one dir, main page]

DE102015104409B4 - Halbleiter-Anordnung mit ESD-Schutzschaltung - Google Patents

Halbleiter-Anordnung mit ESD-Schutzschaltung Download PDF

Info

Publication number
DE102015104409B4
DE102015104409B4 DE102015104409.9A DE102015104409A DE102015104409B4 DE 102015104409 B4 DE102015104409 B4 DE 102015104409B4 DE 102015104409 A DE102015104409 A DE 102015104409A DE 102015104409 B4 DE102015104409 B4 DE 102015104409B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
subcircuit
ground line
semiconductor
esd protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015104409.9A
Other languages
English (en)
Other versions
DE102015104409A1 (de
Inventor
c/o Micronas GmbH Schmidt Lothar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Priority to DE102015104409.9A priority Critical patent/DE102015104409B4/de
Priority to US15/078,303 priority patent/US9653451B2/en
Publication of DE102015104409A1 publication Critical patent/DE102015104409A1/de
Application granted granted Critical
Publication of DE102015104409B4 publication Critical patent/DE102015104409B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H10W42/60
    • H10W90/00
    • H10W72/01
    • H10W90/20
    • H10W90/752

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiter-Anordnung (10) umfassend:einen ersten Halbleiterchip (20a) mit einer ersten integrierten Schaltung (25a) und einer ersten Teilschaltung (35a); undeinen zweiten Halbleiterchip (20b) mit einer zweiten integrierten Schaltung (25b) und einer zweiten Teilschaltung (35b), wobei die erste Teilschaltung (35a) und die zweite Teilschaltung (35b) jeweils eine Zener-Diode (40) und eine Normal-Diode (45) aufweisen, wobei die erste Teilschaltung (35a) und die zweite Teilschaltung (35b) gemeinsam eine ESD-Schutzschaltung (30) bilden, über welche die erste integrierte Schaltung (25a) mit der zweiten integrierten Schaltung (25b) verbunden ist und der erste Halbleiterchip (20a) ansonsten von dem zweiten Halbleiterchip (20b) isoliert ist, wobei die erste Teilschaltung (35a) zwischen einer ersten Massenleitung (GND1) des ersten Halbleiterchips (20a) und einer zweiten Massenleitung (GND2) des zweiten Halbleiterchips (20b) vorgesehen ist und die zweite Teilschaltung (35b) zwischen der zweiten Massenleitung (GND2) des zweiten Halbleiterchips (20b) und der ersten Massenleitung (GND1) des ersten Halbleiterchips (20a) vorgesehen ist, wobei die Zener-Diode (40) der erste Teilschaltung (35a) direkt mit der zweiten Massenleitung (GND2) des zweiten Halbleiterchips (20b) verbunden ist und die Zener-Diode (40) der zweiten Teilschaltung (35b) direkt mit der ersten Massenleitung (GND1) des ersten Halbleiterchips (20a) verbunden ist und die Normal-Diode (45) der erste Teilschaltung (35a) mit der ersten Massenleitung (GND1) des ersten Halbleiterchips (20a) verbunden ist und die Normal-Diode (45) der zweiten Teilschaltung (35b) mit der zweiten Massenleitung (GND2) des zweiten Halbleiterchips (20b) verbunden ist.

Description

  • Die Erfindung betrifft eine gestapelte Halbleiter-Anordnung mit einer ESD-Schutzschaltung (ESD = Electrostatic Discharge = Elektrostatische Entladung).
  • Hintergrund der Erfindung
  • Elektrostatische Entladung ist ein Funken oder Durchschlag, der zum Beispiel durch eine große Potentialdifferenz zwischen zwei Gegenständen entsteht. Die Entladung bewirkt an einer elektronischen Komponente einen sehr kurzen, sehr hohen elektrischen Spannungsimpuls. Dieser Spannungsimpuls kann die elektronische Komponente schädigen, insbesondere bei mikroelektronischen Bauteilen kann der Schaden sehr groß sein, und zur Funktionsunfähigkeit der mikroelektronischen Bauteile führen. Gerade bei integrierten Schaltkreisen auf Halbleiterbasis ist die elektrostatische Entladung eine der häufigsten Ausfallursachen und daher sind zahlreiche Versuche unternommen worden, um diesem Problem entgegenzuwirken.
  • Zum Beispiel zeigt die Europäische Patentanmeldung Nr. EP 1 363 329 A2 (Micronas GmbH) eine Schutzstruktur gegen eine elektrostatische Entladung mit einem MOS- Transistor.
  • Eine andere Lösung für eine ESD-Schutzschaltung ist aus der US Patentanmeldung Nr. US 2013 / 0 070 376 A1 (Semiconductor Manufacturing International (Beijing) Corporation) bekannt geworden. Diese ESD-Schutzschaltung umfasst einen Entladungspfad auf dem Halbleiterchip. Der Entladungspfad umfasst MOS-Transistoren, die in Reihe zwischen der Masseleitung und der Versorgungsleitung geschaltet sind. Eine ESD-Detektionseinheit ist mit dem Gate der Transistoren verbunden und schaltet die Transistoren bei Detektion einer elektrostatischen Entladung ein.
  • Die US Patentanmeldung Nr. US 2010 / 0 006 943 A1 offenbart auch eine ESD-Schutzschaltung mit einem MOS-Transistor, der beim Auftreten einer elektrostatischen Entladung eingeschaltet wird.
  • Des Weiteren ist aus der US Patentanmeldung Nr. US 2009 / 0 078 967 A1 eine Halbleiter-Anordnung bekannt, die einen ersten Halbleiterchip und einen zweiten Halbleiterchip umfasst und bei welcher eine ESD-Schutzschaltung zwischen einer ersten integrierten Schaltung, auf dem ersten Halbleiterchip, und einer zweiten integrierten Schaltung, auf dem zweiten Halbleiterchip, verbunden ist.
  • Aus der US Patentanmeldung Nr. US 2010 / 0 127 359 A1 ist eine ESD-Schutzschaltung bekannt, welche nach Fertigstellung des Halbleiterchips entfernt werden kann. Diese ESD-Schutzschaltung umfasst zwei Dioden, die mit der Masse verbunden sind.
  • Weitere ESD-Schutzschaltungen sind aus der US Patentanmeldung Nr. US 2009 / 0 078 967 A1 und aus der internationalen Patentanmeldung WO 2012 / 003 087 A1 bekannt.
  • Die Verwendung einer ESD-Schutzschaltung bei sogenannten Dual-Dies (zwei Halbleiterchips) kann für jeden Halbleiterchip eine separate ESD-Schutzschaltung vorsehen. In einigen Fällen müssen allerdings die zwei Halbleiterchips voneinander isoliert werden und in diesem Fall gibt es bei einer elektrostatischen Entladung keinen vordefinierten Strompfad zwischen dem Anschluss an einem ersten Halbleiterchip und einem weiteren Anschluss an dem zweiten Halbleiterchip. Dadurch kann in der Halbleiter-Anordnung mit den zwei Halbleiterchips eine sehr hohe Spannung entstehen. Somit ist in solch einem Fall mit einem Durchbruch des Dielektrikums und mit Beschädigung des Bauelements in einer integrierten Schaltung auf dem Halbleiterchip zu rechnen. Die Höhe der Spannung ist bei dem Durchbruch nicht vordefiniert und somit ist der Durchbruch nicht vorhersehbar. Es besteht daher ein Bedarf an einer ESD-Schaltung zum Schutz einer Halbleiter-Anordnung mit mehreren Halbleiterchips beim Auftreten einer elektrostatischen Entladung.
  • Kurzfassung der Erfindung
  • Eine Halbleiter-Anordnung ist beschrieben. Diese Halbleiter-Anordnung umfasst einen ersten Halbleiterchip mit einer ersten integrierten Schaltung und einer ersten Teilschaltung, und einen zweiten Halbleiterchip mit einer zweiten integrierten Schaltung und einer zweiten Teilschaltung. Der erste Halbleiterchip ist z.B. auf den zweiten Halbleiterchip aufgestapelt (d.h. stacked in Englisch). Der erste Halbleiterchip und der zweite Halbleiterchip können auch nebeneinander angeordnet sein, z.B. in einem Leadframe („Anschluss-Rahmen“). Die erste Teilschaltung und die zweite Teilschaltung bilden gemeinsam eine ESD-Schutzschaltung, über welche die erste integrierte Schaltung und die zweite integrierte Schaltung geschaltet/verbunden ist und beim Auftreten einer elektrostatischen Entladung schaltet sich die ESD-Schutzschaltung ein. Der erste Halbleiterchip ist somit weitgehend von dem zweiten Halbleiterchip isoliert. Durch den Anschluss der ESD-Schutzschaltung zwischen der ersten integrierten Schaltung und der zweiten integrierten Schaltung entsteht bei der elektrostatischen Entladung ein Strompfad, der Schäden an den Bauelement verhindern kann. Die erste Teilschaltung und die zweite Teilschaltung weisen jeweils eine Zener-Diode und eine Normal-Diode auf. Die erste Teilschaltung ist zwischen einer ersten Massenleitung des ersten Halbleiterchips und einer zweiten Massenleitung des zweiten Halbleiterchips vorgesehen und die zweite Teilschaltung ist zwischen der zweiten Massenleitung des zweiten Halbleiterchips und der ersten Massenleitung des ersten Halbleiterchips vorgesehen. Die Zener-Diode der erste Teilschaltung ist direkt mit der zweiten Massenleitung des zweiten Halbleiterchips verbunden und die Zener-Diode der zweiten Teilschaltung ist direkt mit der ersten Massenleitung des ersten Halbleiterchips verbunden. Die Normal-Diode der erste Teilschaltung ist mit der ersten Massenleitung des ersten Halbleiterchips verbunden und die Normal-Diode der zweiten Teilschaltung ist mit der zweiten Massenleitung des zweiten Halbleiterchips verbunden.
  • Die ESD-Schutzschaltung kann zwischen der ersten Versorgungsleitung auf dem ersten Halbleiterchip und der zweiten Versorgungsleitung auf dem zweiten Halbleiterchip geschaltet/verbunden sein. Dies ermöglicht eine sehr flexible Anordnung der ESD-Schutzschaltung, da die jeweiligen Anschlüsse auf dem Halbleiterchip, die am nächsten zur ESD-Schutzschaltung vorhanden sind, verwendet werden können.
  • Die Schutzschaltung muss in einer Polarität ab einer Schwellspannung (im Beispiel 40V) leitend werden, während die Schutzschaltung in der anderen Polarität immer nicht leitend ist.
  • Im normalen Betrieb leitet die ESD-Schutzschaltung keinen Strom. Beim Auftreten einer sehr hohen Spannung z.B. 40V erreicht die Spannung die Durchbruchspannung der Zener-Diode und Strom wird über einen Ast der ESD-Schutzschaltung geleitet.
  • Die Erfindung wird nun anhand der Figuren der Zeichnungen näher erläutert. Es zeigen:
    • 1A den Aufbau einer gestapelten Halbleiter-Anordnung;
    • 1B den Aufbau einer Halbleiter-Anordnung in einem Leadframe;
    • 2 eine Schaltung einer ESD-Schutzschaltung, die nicht Teil der Erfindung ist;
    • 3 eine erfindungsgemäße Ausführungsform einer ESD-Schutzschaltung;
    • 4 eine ESD-Schutzschaltung die nicht Teil der Erfindung ist;
    • 5 eine ESD-Schutzschaltung die nicht Teil der Erfindung ist;
    • 6 eine ESD-Schutzschaltung die nicht Teil der Erfindung ist;
    • 7 eine ESD-Schutzschaltung die nicht Teil der Erfindung ist; und
    • 8 eine ESD-Schutzschaltung die nicht Teil der Erfindung ist.
  • Detaillierte Beschreibung der Erfindung
  • 1A zeigt den Aufbau einer gestapelten Halbleiter-Anordnung 10. Die Halbleiter-Anordnung 10 hat einen ersten Halbleiterchip 20a mit einer ersten integrierten Schaltung 25a und einen zweiten Halbleiterchip 20b mit einer zweiten integrierten Schaltung 25b. Der erste Halbleiterchip 20a ist auf den zweiten Halbleiterchip 20b aufgestapelt. Die erste integrierte Schaltung 25a und die zweite integrierte Schaltung 25b sind hier nur skizziert. In der Praxis werden die erste integrierte Schaltung 25a und die zweite integrierte Schaltung 25b wesentlich mehr Platz in dem Halbleiterchip 20a, 20b belegen.
  • Eine Electrostatic Discharge (ESD) - Schutzschaltung 30 besteht in diesem Aspekt aus einer ersten Teilschaltung 35a, welche in den ersten Halbleiterchip 20a integriert ist, und aus einer zweiten Teilschaltung 35b, welche in den zweiten Halbleiterchip 20b integriert ist. Die erste Teilschaltung 35a und die zweite Teilschaltung 35b sind miteinander verbunden, wie später erläutert wird, und bilden gemeinsam die ESD-Schutzschaltung 30.
  • In einer weiteren Ausführungsform der Erfindung (1B) ist der erste Halbleiterchip 20a neben dem zweiten Halbleiterchip 20b z.B. in einem Leadframe (Anschluss-Rahmen) oder auf einem Chip-Träger angeordnet.
  • Der erste Halbleiterchip 20a, der zweiter Halbleiterchip 20b und die Schutzschaltung sind in einem gemeinsamen Gehäuse 15 untergebracht.
  • 2 zeigt die eine Schaltung der ESD-Schutzschaltung 30, die nicht Teil der Erfindung ist. Die ESD-Schutzschaltung 30 weist eine Zener-Diode 40 und eine (Normal)-Diode 45, die zwischen der Massenleitung GND1 des ersten Halbleiterchips 20a und der zweiten Massenleitung GND2 des zweiten Halbleiterchips 20b in Reihe geschaltet sind, auf. Die Zenerdiode 40 und die Diode 45 sind gegeneinander geschaltet und somit fließt normalerweise keinen Strom zwischen der ersten Massenleitung GND1 und der zweiten Massenleitung GND2. Nur beim Erreichen der Durchbruchspannung leitet die Zenerdiode und Strom fließt zwischen der zweiten Massenleitung VG2 und der zweiten Massenleitung VG1 . Aus der Strom-Spannungskennlinie der 2 kann man erkennen, dass die Durchbruchspannung bei ca. 40 V liegt. Die Durchbruchsspannung kann durch Verwendung von anderen Zener-Dioden angepasst werden.
  • 3 zeigt eine Schaltung gemäß einer ersten erfindungsgemäßen Ausführungsform der ESD-Schutzschaltung 30. Aus dieser Figur ist zu erkennen, dass die ESD-Schutzschaltung 30 aus einer ersten Teilschaltung 35a und aus der zweiten Teilschaltung 35b besteht. Die erste Teilschaltung 35a ist zwischen der ersten Massenleitung GND1 und der zweiten Massenleitung GND2 vorgesehen und beim Erreichen der Durchbruchspannung leitet diese Strom. Die zweite Teilschaltung 35b ist zwischen der zweiten Massenleitung GND2 und der ersten Massenleitung GND1 vorgesehen und leitet Strom in dieser Richtung bei Erreichen der Durchbruchspannung der Zener-Diode 40a in der Teilschaltung 35a. In anderen Worten sind die erste Teilschaltung 35a und die zweite Teilschaltung 35b weitgehend identisch aber in umgekehrter Richtung geschaltet. Das bedeutet das die Durchbruchspannung bei den jeweiligen Zener-Dioden 40a und 40b in der ersten Teilschaltung 35a und der zweiten Teilschaltung 35b eine ähnliche Durchbruchspannung haben können/sollen. Sollte eine elektrostatische Entladung stattfinden, kann entweder die erste Teilschaltung 35a oder die zweite Teilschaltung 35b den Strom leiten, wenn die Durchbruchspannung der jeweiligen Zener-Diode 40 erreicht wird. Dieser Effekt ist in der Strom-Spannungskennlinie dargestellt.
  • 4 zeigt eine Schaltung, die nicht Teil der Erfindung ist, bei der ein weiterer Halbleiterchip 50 für die ESD Schutzschaltung 30 verwendet ist. Diese Schaltung ist für den Fall nützlich, dass der Platz („Real-Estate) auf dem ersten Halbleiterchip 20a und dem zweiten Halbleiterchip 20b nicht für die ESD-Schutzschaltung 30 mehr ausreicht.
  • Eine weitere Schaltung, die nicht Teil der Erfindung ist, ist in 5 dargestellt, bei der zwei ESD-Schutzschaltungen 30 zwischen dem ersten Halbleiterchip 20a und dem zweiten Halbleiterchip 20b vorhanden sind. Ein Anschluss 60 (sogenannter exposed die pad) ist zwischen den zwei ESD-Schutzschaltungen 30 vorhanden. Der Anschluss 60 muss auch für beide Polaritäten gegenüber dem ersten Halbleiterchip 20a und dem zweiten Halbleiterchip 20b geschützt werden. Die zugehörige Spannung-Stromkennlinie ist auch dargestellt. Der Spannungsabfall hängt davon ob, ob der Anschluss 60 mit einer Spannung belegt ist oder nicht.
  • Eine ähnliche Schaltung, die nicht Teil der Erfindung ist, ist in 6 dargestellt, bei der die zwei ESD-Schutzschaltungen 30 jeweils auf dem ersten Halbleiterchip 20a oder dem zweiten Halbleiterchip 20b angebracht sind.
  • In 7 ist eine ESD-Schaltung 30, die nicht Teil der Erfindung ist, zwischen der Versorgungsleitungen SUP1 und der zweiten Versorgungsleitung SUP2 vorgesehen. 7 zeigt, dass zumindest eine ESD-Schutzschaltung 30 ebenfalls zwischen den Versorgungsleitungen SUP1 und SUP2 eingesteckt werden kann. Eine ähnliche Schaltung, die nicht Teil der Erfindung ist, ist auf 8 dargestellt, bei der die zwei ESD-Schutzschaltungen 30 auf einem oder zwei weiteren Halbleiterchip(s) vorhanden sind.

Claims (7)

  1. Halbleiter-Anordnung (10) umfassend: einen ersten Halbleiterchip (20a) mit einer ersten integrierten Schaltung (25a) und einer ersten Teilschaltung (35a); und einen zweiten Halbleiterchip (20b) mit einer zweiten integrierten Schaltung (25b) und einer zweiten Teilschaltung (35b), wobei die erste Teilschaltung (35a) und die zweite Teilschaltung (35b) jeweils eine Zener-Diode (40) und eine Normal-Diode (45) aufweisen, wobei die erste Teilschaltung (35a) und die zweite Teilschaltung (35b) gemeinsam eine ESD-Schutzschaltung (30) bilden, über welche die erste integrierte Schaltung (25a) mit der zweiten integrierten Schaltung (25b) verbunden ist und der erste Halbleiterchip (20a) ansonsten von dem zweiten Halbleiterchip (20b) isoliert ist, wobei die erste Teilschaltung (35a) zwischen einer ersten Massenleitung (GND1) des ersten Halbleiterchips (20a) und einer zweiten Massenleitung (GND2) des zweiten Halbleiterchips (20b) vorgesehen ist und die zweite Teilschaltung (35b) zwischen der zweiten Massenleitung (GND2) des zweiten Halbleiterchips (20b) und der ersten Massenleitung (GND1) des ersten Halbleiterchips (20a) vorgesehen ist, wobei die Zener-Diode (40) der erste Teilschaltung (35a) direkt mit der zweiten Massenleitung (GND2) des zweiten Halbleiterchips (20b) verbunden ist und die Zener-Diode (40) der zweiten Teilschaltung (35b) direkt mit der ersten Massenleitung (GND1) des ersten Halbleiterchips (20a) verbunden ist und die Normal-Diode (45) der erste Teilschaltung (35a) mit der ersten Massenleitung (GND1) des ersten Halbleiterchips (20a) verbunden ist und die Normal-Diode (45) der zweiten Teilschaltung (35b) mit der zweiten Massenleitung (GND2) des zweiten Halbleiterchips (20b) verbunden ist.
  2. Halbleiter-Anordnung (10) gemäß Anspruch 1, wobei die ESD-Schutzschaltung (30) zwischen einer ersten Versorgungsleitung (SUP1) auf dem ersten Halbleiterchip (20a) und einer zweiten Versorgungsleitung (SUP2) auf dem zweiten Halbleiterchip (20b) verbunden/geschaltet ist.
  3. Halbleiter-Anordnung (10) gemäß einem der vorherigen Ansprüche, wobei die erste Teilschaltung (35a) im Wesentlichen identisch wie die zweite Teilschaltung (35b) aufgebaut ist.
  4. Halbleiter-Anordnung (10) gemäß einem der Ansprüche 1-3, wobei die erste Teilschaltung (35a) und die zweite Teilschaltung (35b) jeweils eine Schwellenspannung mit unterschiedlicher Polarität aufweisen.
  5. Halbleiter-Anordnung gemäß einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip (20a) auf dem zweiten Halbleiterchip (20b) aufgestapelt ist.
  6. Halbleiter-Anordnung gemäß einem der Ansprüche 1-4, wobei der erste Halbleiterchip (20a) neben dem zweiten Halbleiterchip (20b) angeordnet ist.
  7. Halbleiter-Anordnung (10) gemäß einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip (20a) und der zweite Halbleiterchip (20b) in einem gemeinsamen Gehäuse (15) untergebracht sind.
DE102015104409.9A 2015-03-24 2015-03-24 Halbleiter-Anordnung mit ESD-Schutzschaltung Active DE102015104409B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102015104409.9A DE102015104409B4 (de) 2015-03-24 2015-03-24 Halbleiter-Anordnung mit ESD-Schutzschaltung
US15/078,303 US9653451B2 (en) 2015-03-24 2016-03-23 Semiconductor arrangement with protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015104409.9A DE102015104409B4 (de) 2015-03-24 2015-03-24 Halbleiter-Anordnung mit ESD-Schutzschaltung

Publications (2)

Publication Number Publication Date
DE102015104409A1 DE102015104409A1 (de) 2016-09-29
DE102015104409B4 true DE102015104409B4 (de) 2019-12-12

Family

ID=56889526

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015104409.9A Active DE102015104409B4 (de) 2015-03-24 2015-03-24 Halbleiter-Anordnung mit ESD-Schutzschaltung

Country Status (2)

Country Link
US (1) US9653451B2 (de)
DE (1) DE102015104409B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585422B (zh) * 2017-09-29 2021-06-11 昆山国显光电有限公司 阵列基板及其制造方法
CN113990863A (zh) * 2021-10-27 2022-01-28 中国科学院微电子研究所 一种集成电路的静电防护方法
CN113990862A (zh) * 2021-10-27 2022-01-28 中国科学院微电子研究所 一种新型静电防护方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353396A (ja) * 2001-05-25 2002-12-06 Sharp Corp 半導体集積回路装置
EP1363329A2 (de) 2002-05-18 2003-11-19 Micronas GmbH Schutzstruktur gegen elektrostatische Entladungen
US20090078967A1 (en) 2007-09-26 2009-03-26 Katsuhiro Kato Semiconductor chip and semiconductor device having a plurality of semiconductor chips
US20100006943A1 (en) 2006-09-27 2010-01-14 Silicon Motion, Inc. (Cn) Electrostatic discharge protection device
US20100127359A1 (en) 2008-11-25 2010-05-27 Qualcomm Incorporated Die-To-Die Power Consumption Optimization
WO2012003087A1 (en) 2010-06-30 2012-01-05 Xilinx, Inc. Electro-static discharge protection for die of a multi-chip module
US20130070376A1 (en) 2011-09-21 2013-03-21 Semiconductor Manufacturing International (Beijing) Corporation Electrostatic discharge protection circuit and electrostatic discharge protection method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4708716B2 (ja) * 2003-02-27 2011-06-22 ルネサスエレクトロニクス株式会社 半導体集積回路装置、半導体集積回路装置の設計方法
US9245852B2 (en) * 2011-09-08 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection for 2.5D/3D integrated circuit systems

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353396A (ja) * 2001-05-25 2002-12-06 Sharp Corp 半導体集積回路装置
EP1363329A2 (de) 2002-05-18 2003-11-19 Micronas GmbH Schutzstruktur gegen elektrostatische Entladungen
US20100006943A1 (en) 2006-09-27 2010-01-14 Silicon Motion, Inc. (Cn) Electrostatic discharge protection device
US20090078967A1 (en) 2007-09-26 2009-03-26 Katsuhiro Kato Semiconductor chip and semiconductor device having a plurality of semiconductor chips
US20100127359A1 (en) 2008-11-25 2010-05-27 Qualcomm Incorporated Die-To-Die Power Consumption Optimization
WO2012003087A1 (en) 2010-06-30 2012-01-05 Xilinx, Inc. Electro-static discharge protection for die of a multi-chip module
US20130070376A1 (en) 2011-09-21 2013-03-21 Semiconductor Manufacturing International (Beijing) Corporation Electrostatic discharge protection circuit and electrostatic discharge protection method

Also Published As

Publication number Publication date
US20160284686A1 (en) 2016-09-29
US9653451B2 (en) 2017-05-16
DE102015104409A1 (de) 2016-09-29

Similar Documents

Publication Publication Date Title
DE3738333C2 (de)
DE19533958C2 (de) Schutzschaltung gegen elektrostatische Entladungen enthaltend eine Kondensatorschaltung
DE3784114T2 (de) Integrierte schaltung mit zwei schaltungsblocks, welche durch unterschiedliche versorgungsanschluesse unabhaengig gespeist werden.
DE102010045325B4 (de) ESD-Schutzschaltung
DE69232257T2 (de) Durch Verarmung kontrollierte Isolationsstufe
DE102015212952A1 (de) Schutzschaltungen und Schutzvorrichtungen gegen transiente Spannungen
DE3910709A1 (de) Schutzvorrichtung fuer integrierte schaltkreise gegen elektrostatische entladung
DE1613860B2 (de) Ueberspannungsschutzvorrichtung fuer an eine leitung angeschlossene zu ueberwachende schaltungsanordnung
DE102012014860A1 (de) ESD-Schutz
DE112004002717B4 (de) Pufferschaltung und Pufferschaltungsanordnung mit elektrostatischem Entladeschutz
DE3805811A1 (de) Integrierte halbleiterschaltungseinrichtung
DE10216015A1 (de) Überspannungsschutzschaltung
EP0401410A1 (de) Schaltungsanordnung zum Schutz elektronischer Schaltungen vor Überspannung
EP2128941B1 (de) Überspannungsschutzgerät
DE102015104409B4 (de) Halbleiter-Anordnung mit ESD-Schutzschaltung
DE102007053089B4 (de) Elektrisches und elektronisches System
EP0730332A1 (de) Halbleiterbauelement mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE102015122109B4 (de) Spannungsfester Schalter
DE102017125747A1 (de) Elektronischer Schaltkreis, integrierter Schaltkreis und Motoranordnung
DE102005000801A1 (de) Vorrichtung, Anordnung und System zum ESD-Schutz
DE102016218598B4 (de) Vorrichtung und Verfahren für einen ESD-Schutz eines Halbleiters
EP1565974B1 (de) Schaltungsanordnung zum schutz integrierter schaltungen vor elektrostatischen entladungen
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
DE10216080B4 (de) Halbleiter-Bauelement mit Niederimpedanzbereich zum Verpolungsschutz
EP0495142B1 (de) Verpolungs- und Überspannungsschutz für Schaltungsanordnungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: TDK-MICRONAS GMBH, DE

Free format text: FORMER OWNER: MICRONAS GMBH, 79108 FREIBURG, DE

R082 Change of representative

Representative=s name: SONNENBERG HARRISON PARTNERSCHAFT MBB, DE

Representative=s name: 24IP LAW GROUP SONNENBERG FORTMANN, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: SONNENBERG HARRISON PARTNERSCHAFT MBB, DE

Representative=s name: SONNENBERG HARRISON PARTNERSCHAFT MBB PATENT- , DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023600000

Ipc: H10W0042600000