[go: up one dir, main page]

DE102014203655A1 - Circuit arrangement and method for driving a junction field effect transistor - Google Patents

Circuit arrangement and method for driving a junction field effect transistor Download PDF

Info

Publication number
DE102014203655A1
DE102014203655A1 DE102014203655.0A DE102014203655A DE102014203655A1 DE 102014203655 A1 DE102014203655 A1 DE 102014203655A1 DE 102014203655 A DE102014203655 A DE 102014203655A DE 102014203655 A1 DE102014203655 A1 DE 102014203655A1
Authority
DE
Germany
Prior art keywords
unit
current
effect transistor
voltage
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102014203655.0A
Other languages
German (de)
Inventor
Ashot Melkonyan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Valeo eAutomotive Germany GmbH
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to DE102014203655.0A priority Critical patent/DE102014203655A1/en
Priority to CN201580010154.1A priority patent/CN106031040B/en
Priority to PCT/EP2015/053901 priority patent/WO2015128360A1/en
Publication of DE102014203655A1 publication Critical patent/DE102014203655A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Die Erfindung beschreibt eine Schaltungsanordnung zum Ansteuern eines Sperrschicht-Feldeffekttransistors (10), der einen Steueranschluss (G) sowie einen ersten Hauptanschluss (D) und einen zweiten Hauptanschluss (S), zwischen denen ein Kanal gebildet ist, umfasst. Die Schaltungsanordnung umfasst eine Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung eines Ansteuersignals, durch das der Sperrschicht-Feldeffekttransistor (10) zwischen einem ersten Schaltzustand (EIN) und einem zweiten Schaltzustand (AUS) wechselnd hin- und her geschaltet wird. Die Schaltungsanordnung umfasst eine Einheit (23) zur Stromauswertung, die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) verschaltet ist. Die Einheit (23) zur Stromauswertung ist dazu ausgebildet, den durch den Steueranschluss (G) fließenden inversen Strom (Ig) zu messen und aus der Höhe des gemessenen Stroms (Ig) die absolute Temperatur des Sperrschicht-Feldeffekttransistors (10) zu bestimmen, wenn bzw. sobald die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung des Ansteuersignals beim Übergang von dem ersten Schaltzustand (EIN) zu dem zweiten Schaltzustand (AUS) die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) anliegende Spannung (Vgs) über die Punch-through-Spannung hinaus gesteuert hat.The invention relates to a circuit arrangement for driving a junction field-effect transistor (10) comprising a control terminal (G) and a first main terminal (D) and a second main terminal (S), between which a channel is formed. The circuit arrangement comprises a unit (21, 22, 24, 25, 26, 27, 28) for generating a drive signal, by which the junction field effect transistor (10) alternately between a first switching state (ON) and a second switching state (OFF) - and is switched. The circuit arrangement comprises a unit (23) for current evaluation, which is connected between the control terminal (G) and the second main terminal (S). The current evaluation unit (23) is adapted to measure the inverse current (Ig) flowing through the control terminal (G) and to determine from the level of the measured current (Ig) the absolute temperature of the junction field effect transistor (10) or as soon as the unit (21, 22, 24, 25, 26, 27, 28) for generating the drive signal at the transition from the first switching state (ON) to the second switching state (OFF) between the control terminal (G) and the second Main terminal (S) has applied applied voltage (Vgs) beyond the punch-through voltage.

Description

Die Erfindung betrifft eine Schaltungsanordnung und ein Verfahren zum Ansteuern Halbleiterschaltelements in Gestalt eines Sperrschicht-Feldeffekttransistors, der einen ersten Hauptanschluss und einen zweiten Hauptanschluss, zwischen denen ein Kanal gebildet ist, umfasst. The invention relates to a circuit arrangement and a method for driving semiconductor switching element in the form of a junction field effect transistor, which comprises a first main terminal and a second main terminal, between which a channel is formed.

Halbleiterschaltelemente werden beispielsweise als Leistungsschaltelemente eingesetzt. Bei diesen besteht die Notwendigkeit, die Temperatur des Halbleiterschaltelements zu überwachen, um einen sicheren Betrieb des Halbleiterschaltelements und eines das Halbleiterschaltelement umfassenden Moduls (auch als System bezeichnet) im Ganzen zu ermöglichen. Im Fall einer zu hohen Temperatur muss durch eine das Halbleiterschaltelement ansteuernde Schaltungsanordnung ein sicheres Abschalten gewährleistet sein. Semiconductor switching elements are used for example as power switching elements. In these, there is a need to monitor the temperature of the semiconductor switching element to allow safe operation of the semiconductor switching element and a module comprising the semiconductor switching element (also referred to as system) as a whole. In the case of too high a temperature must be ensured by a the semiconductor switching element driving circuit arrangement a safe shutdown.

Hierzu werden beispielsweise externe Temperatursensoren, z.B. NTC-Temperatursensoren, eingesetzt. Diese werden z.B. in dem das Halbleiterschaltelement beinhaltenden Modul auf einer Trägerplatte angeordnet, auf der auch das Halbleiterschaltelement angeordnet ist. Alternativ werden die externen Temperatursensoren auch direkt auf einer Wärmesenke in unmittelbarer Nähe zu dem Halbleiterschaltelement angeordnet. In beiden Fällen ist die Temperaturmessung jedoch mit großen Unwägbarkeiten verbunden. Dies resultiert vor allem aus der thermischen Kapazität der Trägerplatte oder der Wärmesenke sowie deren thermischen Verhalten. Die Zeitkonstante der thermischen Trägheit reduziert die Reaktionsgeschwindigkeit eines Temperaturüberwachungsschaltkreises. Dies kann zu einer dynamischen Überhitzung des Moduls und sogar zu einem thermischen Ausfall führen. For example, external temperature sensors, e.g. NTC temperature sensors used. These are e.g. in which the semiconductor switching element-containing module arranged on a support plate on which the semiconductor switching element is arranged. Alternatively, the external temperature sensors are also arranged directly on a heat sink in the immediate vicinity of the semiconductor switching element. In both cases, the temperature measurement is associated with great uncertainties. This results primarily from the thermal capacity of the carrier plate or the heat sink and their thermal behavior. The time constant of thermal inertia reduces the reaction rate of a temperature monitoring circuit. This can lead to dynamic overheating of the module and even thermal failure.

Um dies zu vermeiden, wäre die Erfassung der tatsächlichen Temperatur des Halbleiters des Halbleiterschaltelements erforderlich. Dies kann durch den oben erwähnten externen Temperatursensor jedoch nicht geleistet werden. To avoid this, the detection of the actual temperature of the semiconductor of the semiconductor switching element would be required. However, this can not be done by the above-mentioned external temperature sensor.

Es ist beispielsweise von Leistungs-Metalloxidhalbleiterfeldeffekttransistoren (MOSFETs) bekannt, die inhärente pn-Übergangstemperaturcharakteristik zur Bestimmung der Chip-Temperatur zu nutzen. Dabei wird die Rückwärts-Diode (sog. Body Diode) als Temperatursensor verwendet. Für den tatsächlichen Betrieb eignet sich diese Vorgehensweise jedoch nicht, da die Body-Diode während des Betriebs Freilauf- oder Rückwärtsströme trägt. Somit kann die Temperatur durch diese Methode lediglich nach dem Abschalten der Last gemessen werden, wobei hierzu ein Messsignal durch die Body-Diode genutzt wird. Die Messmethode wird derzeit im Rahmen der Fertigung vor dem Einbau des Halbleiterschaltelements in ein Modul zur Bestimmung von Datenblattangaben genutzt. Ebenso ist es bekannt, dieses Verfahren zur Charakterisierung des Alterungsverhaltens zu verwenden. For example, it is known from power metal oxide semiconductor field effect transistors (MOSFETs) to use the inherent pn junction temperature characteristic to determine the chip temperature. The reverse diode (so-called body diode) is used as the temperature sensor. However, this procedure is not suitable for actual operation since the body diode carries freewheel or reverse currents during operation. Thus, the temperature can be measured by this method only after switching off the load, for which purpose a measurement signal is used by the body diode. The measuring method is currently used in the production before installation of the semiconductor switching element in a module for determining data sheet information. It is also known to use this method for characterizing the aging behavior.

Es ist Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung und ein Verfahren zum Ansteuern eines Halbleiterschaltelements anzugeben, welche eine präzisere Bestimmung der Temperatur im Betrieb des Halbleiterschaltelements ermöglichen. It is an object of the present invention to provide a circuit arrangement and a method for driving a semiconductor switching element, which allow a more precise determination of the temperature during operation of the semiconductor switching element.

Diese Aufgaben werden gelöst durch eine Schaltungsanordnung gemäß den Merkmalen des Patentanspruches 1 und ein Verfahren gemäß den Merkmalen des Patentanspruches 8. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Patentansprüchen. These objects are achieved by a circuit arrangement according to the features of claim 1 and a method according to the features of claim 8. Advantageous embodiments result from the dependent claims.

Der Erfindung liegt die Erkenntnis zugrunde, dass die pn-Übergangscharakteristik bei einem Sperrschicht-Feldeffekttransistor (Junction Field Effect Transistor, JFET) genutzt werden kann, um dessen Temperatur zu bestimmen. The invention is based on the finding that the pn junction characteristic in a junction field effect transistor (JFET) can be used to determine its temperature.

Es wird daher eine Schaltungsanordnung zum Ansteuern eines Sperrschicht-Feldeffekttransistors vorgeschlagen, der einen Steueranschluss sowie einen ersten Hauptanschluss und einen zweiten Hauptanschluss, zwischen denen ein leitender Kanal gebildet ist, umfasst. Die Schaltungsanordnung umfasst eine Einheit zur Erzeugung eines Ansteuersignals, durch das der Sperrschicht-Feldeffekttransistor zwischen einem ersten Schaltzustand und einem zweiten Schaltzustand wechselnd hin- und her geschaltet wird. Die Schaltungsanordnung umfasst weiter eine Einheit zur Stromauswertung, die zwischen dem Steueranschluss und dem zweiten Hauptanschluss verschaltet ist. Die Einheit zur Stromauswertung ist dazu ausgebildet, den durch den Steueranschluss fließenden inversen Strom zu messen und aus der Höhe des gemessenen Stroms die absolute Temperatur des Sperrschicht-Feldeffekttransistors zu bestimmen, wenn bzw. sobald die Einheit zur Erzeugung des Ansteuersignals beim Übergang von dem ersten Schaltzustand zu dem zweiten Schaltzustand die zwischen dem Steueranschluss und dem zweiten Hauptanschluss anliegende Spannung über die Punch-through Spannung hinaus gesteuert hat. Therefore, a circuit arrangement for driving a junction field-effect transistor is proposed which comprises a control terminal and a first main terminal and a second main terminal, between which a conductive channel is formed. The circuit arrangement comprises a unit for generating a drive signal, by means of which the junction field effect transistor is alternately switched back and forth between a first switching state and a second switching state. The circuit arrangement further comprises a unit for current evaluation, which is interconnected between the control connection and the second main connection. The current evaluation unit is configured to measure the inverse current flowing through the control terminal and to determine the absolute temperature of the junction field effect transistor from the level of the measured current, as soon as the unit for generating the drive signal at the transition from the first switching state to the second switching state, the voltage applied between the control terminal and the second main terminal has been controlled beyond the punch-through voltage.

Es wird weiter ein Verfahren zum Ansteuern eines Sperrschicht-Feldeffekttransistors vorgeschlagen, der einen Steueranschluss sowie einen ersten Hauptanschluss und einen zweiten Hauptanschluss, zwischen denen ein Kanal gebildet ist, umfasst. Die Schaltungsanordnung umfasst eine Einheit zur Erzeugung eines Ansteuersignals, durch das der Sperrschicht-Feldeffekttransistor zwischen einem ersten Schaltzustand und einem zweiten Schaltzustand wechselnd hin- und her geschaltet wird, und eine Einheit zur Stromauswertung, die zwischen dem Steueranschluss und dem zweiten Hauptanschluss verschaltet ist. Bei dem vorgeschlagenen Verfahren misst die Einheit zur Stromauswertung den durch den Steueranschluss fließenden inversen Strom und bestimmt aus der Höhe des gemessenen Stroms die absolute Temperatur des Sperrschicht-Feldeffekttransistors, wenn bzw. sobald die Einheit zur Erzeugung des Ansteuersignals beim Übergang von dem ersten Schaltzustand zu dem zweiten Schaltzustand die zwischen dem Steueranschluss und dem zweiten Hauptanschluss anliegende Spannung über die Punch-through Spannung hinaus gesteuert hat. It is further proposed a method for driving a junction field effect transistor comprising a control terminal and a first main terminal and a second main terminal, between which a channel is formed. The circuit arrangement comprises a unit for generating a drive signal, by means of which the junction field effect transistor is alternately switched back and forth between a first switching state and a second switching state, and a unit for current evaluation, which is connected between the control terminal and the second main terminal. In the proposed method, the current evaluation unit measures the inverse current flowing through the control terminal and determines, from the level of the measured current, the absolute temperature of the junction field effect transistor, as and when the drive signal generating unit transitions from the first switching state to the first second switching state has controlled the applied voltage between the control terminal and the second main terminal beyond the punch-through voltage addition.

Gemäß dem Gedanken der Erfindung wird die Temperaturabhängigkeit der Gate-Diode des Sperrschicht-Feldeffekttransistors für die Temperaturmessung herangezogen. Hierdurch wird eine direkte hochdynamische und exakte Temperaturüberwachung während des Betriebs des Haltleiterschaltelements Sperrschicht-Feldeffekttransistoren ermöglicht. According to the idea of the invention, the temperature dependence of the gate diode of the junction field effect transistor is used for the temperature measurement. As a result, a direct high-dynamic and accurate temperature monitoring during operation of the semiconductor switching element junction-field effect transistors allows.

Dabei macht man sich den Umstand zunutze, dass der Widerstand des p-n-Übergangs, d.h. der Gate-Diode, abhängig von der gerade vorherrschenden Temperatur ist. Durch die Auswertung des inversen Stroms, d.h. des Gate-Stroms, welcher wiederum abhängig vom gerade vorherrschenden Widerstand ist, kann damit ein Rückschluss auf die am p-n-Übergang vorherrschende Temperatur geschlossen werden. Dieses Vorgehen ist allgemein bei solchen Halbleiterschaltelementen während des Betriebs des Halbleiterschaltelements möglich, bei denen der Steueranschluss (das Gate) nicht durch ein Oxid vom Kanal getrennt ist. This takes advantage of the fact that the resistance of the p-n junction, i. the gate diode, depending on the currently prevailing temperature. By evaluating the inverse current, i. of the gate current, which in turn depends on the currently prevailing resistance, so that a conclusion can be drawn about the prevailing at the p-n junction temperature. This approach is generally possible with such semiconductor switching elements during the operation of the semiconductor switching element in which the control terminal (the gate) is not separated from the channel by an oxide.

Um den inversen Strom, der nachfolgend auch als inverser Gate-Strom bezeichnet ist, zur Bestimmung der gerade vorherrschenden Temperatur messen zu können, ist es vorgesehen, dass während der Zeitdauer, in der das Halbleiterschaltelement ausgeschaltet ist, dieses über die Punch-through-Spannung hinaus zu steuern. Ab dem Erreichen der Punch-through-Spannung tritt ein Rückwärtsstrom vom zweiten Hauptanschluss, d.h. dem Source-Anschluss, in Richtung des Steueranschlusses, d.h. dem Gate-Anschluss, auf, welcher für die Bestimmung der Temperatur genutzt wird. Der dabei auftretende Rückwärtsstrom führt, sofern er nicht einen bestimmten Wert übersteigt, zu keiner Schädigung des Halbleiterschaltelements, da er reversibel ist. In order to be able to measure the inverse current, which is also referred to below as the inverse gate current, in order to determine the temperature that is currently prevailing, it is provided that during the period in which the semiconductor switching element is switched off, this via the punch-through voltage to steer out. From reaching the punch-through voltage, a reverse current from the second main terminal, i. the source terminal, towards the control terminal, i. the gate terminal on which is used for the determination of the temperature. The reverse current occurring, unless it exceeds a certain value, does not damage the semiconductor switching element since it is reversible.

Der Vorteil des Vorgehens besteht darin, dass die Messung grundsätzlich unabhängig von dem, über den Kanal des Halbleiterschaltelements fließenden Laststrom stattfindet und zu einem Zeitpunkt vorgenommen wird, zu dem kein Laststrom fließt. Damit kann die Messung hochpräzise durchgeführt werden. Insbesondere können hierdurch Unterbrechungen eines das Halbleiterschaltelement beinhaltenden Moduls aufgrund von Übertemperaturen vermieden werden. Ein weiterer Vorteil besteht darin, dass der Betriebsbereich des Halbleiterschaltelements aufgrund der präziseren Temperaturbestimmung gegenüber einem Halbleiterschaltelement mit einer herkömmlichen Messung erweitert werden kann. Darüber hinaus kann die fortlaufende Überwachung der Temperatur des p-n-Übergangs dazu verwendet werden, die Zuverlässigkeit, das Alterungsverhalten und ein Lebenszyklusend (end-of-life) zu bestimmen bzw. vorherzusagen. The advantage of the procedure is that the measurement basically takes place independently of the load current flowing across the channel of the semiconductor switching element and is made at a time when no load current flows. Thus the measurement can be carried out with high precision. In particular, interruptions of a module containing the semiconductor switching element due to excess temperatures can thereby be avoided. Another advantage is that the operating range of the semiconductor switching element can be extended due to the more precise temperature determination over a semiconductor switching element with a conventional measurement. In addition, continuous monitoring of the temperature of the p-n junction can be used to predict reliability, aging behavior, and end-of-life.

Gemäß einer zweckmäßigen Ausgestaltung der Schaltungsanordnung ist die Einheit zur Erzeugung des Ansteuersignals dazu ausgebildet, die zwischen dem Steueranschluss und dem zweiten Hauptanschluss anliegende Spannung maximal bis zu einer Spannung zu steuern, bei der der Strom durch den Steueranschluss einen vorgegebenen Maximalwert nicht überschreitet. Die Punch-through-Spannung wird als Parimärdurchbruch oder „primary breakthrough“ bezeichnet. Übersteigt die zwischen dem Steueranschluss und dem zweiten Hauptanschluss anliegende Spannung, d.h. Source-Gate Spannung, die Punch-through-Spannung erheblich, so wäre durch Überstrom eine irreversible Zerstörung des Halbleiterschaltelements die Folge. Dies kann durch Begrenzung der maximalen Spannung, die für die Messung verwendet werden darf, vermieden werden. According to an expedient embodiment of the circuit arrangement, the unit for generating the drive signal is designed to control the voltage applied between the control terminal and the second main terminal at most up to a voltage at which the current through the control terminal does not exceed a predetermined maximum value. The punch-through voltage is referred to as a "parent breakthrough". If the voltage applied between the control terminal and the second main terminal exceeds, i. Source-gate voltage, the punch-through voltage significantly, so overcurrent irreversible destruction of the semiconductor switching element would result. This can be avoided by limiting the maximum voltage that can be used for the measurement.

Gemäß einer weiteren zweckmäßigen Ausgestaltung ist die Einheit zur Erzeugung des Ansteuersignals dazu ausgebildet, die zwischen dem Steueranschluss und dem zweiten Hauptanschluss anliegende Spannung für die Dauer der Messung des inversen Stroms konstant zu halten. Dies ermöglicht eine präzise Messung des Stroms, wenn das Halbleiterschaltelement sperrend geschaltet und die Gate-Diode in rückwärts Richtung gesteuert ist. According to a further expedient embodiment, the unit for generating the drive signal is designed to keep the voltage applied between the control terminal and the second main terminal constant for the duration of the measurement of the inverse current. This enables a precise measurement of the current when the semiconductor switching element is turned off and the gate diode is controlled in the reverse direction.

Zweckmäßigerweise besteht der Sperrschicht-Feldeffekttransistor aus Silizium-Carbid. Conveniently, the junction field effect transistor is silicon carbide.

In einer weiteren Ausgestaltung umfasst die Einheit zur Erzeugung des Ansteuersignals einen Mikroprozessor zur Erzeugung eines pulsweiten modulierten (PWM) Signals. Weiter umfasst die Einheit zur Erzeugung des Ansteuersignals eine Einheit zur Detektion, ob der Sperrschicht-Feldeffekttransistor den zweiten Schaltzustand annimmt, um die Einheit zur Stromauswertung für die Dauer des zweiten Schaltzustands von dem Mikroprozessor zu trennen. Insbesondere ist die Einheit zur Detektion, ob der Sperrschicht-Feldeffekttransistor den zweiten Schaltzustand annimmt, dazu ausgebildet, die Einheit zur Stromauswertung für die Dauer der Messung des inversen Stroms von dem Mikroprozessor zu trennen. In a further embodiment, the unit for generating the drive signal comprises a microprocessor for generating a pulse width modulated (PWM) signal. Further, the drive signal generating unit comprises a unit for detecting whether the junction field effect transistor takes the second switching state to disconnect the current evaluation unit for the duration of the second switching state from the microprocessor. In particular, the unit for detecting whether the junction field effect transistor assumes the second switching state is adapted to disconnect the unit for evaluating the current for the duration of the measurement of the inverse current from the microprocessor.

Die Erfindung wird nachfolgend näher anhand eines Ausführungsbeispiels in der Zeichnung erläutert. Es zeigen: The invention will be explained in more detail below with reference to an embodiment in the drawing. Show it:

1 eine schematische Darstellung einer erfindungsgemäßen Schaltungsanordnung zum Ansteuern eines Sperrschicht-Feldeffekttransistors, welche eine Temperaturbestimmung des Halbleiters ermöglicht, 1 1 is a schematic representation of a circuit arrangement according to the invention for driving a junction field-effect transistor, which enables a temperature determination of the semiconductor,

2 ein Diagramm, das die typische Charakteristik des Gate-Stroms in Abhängigkeit von der Gate-Source-Spannung illustriert, 2 a diagram illustrating the typical characteristic of the gate current as a function of the gate-source voltage,

3 ein Diagramm, das den inversen Gate-Strom in Abhängigkeit von der Gate-Source-Spannung im ausgeschalteten Zustand eines Halbleiterschaltelements zeigt, und 3 a diagram showing the inverse gate current as a function of the gate-source voltage in the off state of a semiconductor switching element, and

4 ein Diagramm, das den für die temperaturabhängige Bestimmung des inversen Gate-Stroms in Abhängigkeit von dem für die Messung verwendeten Spannungsbereich der Gate-Source-Spannung zeigt. 4 a diagram showing the temperature-dependent determination of the inverse gate current in dependence on the voltage range used for the measurement of the gate-source voltage.

1 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung 20 zum Ansteuern eines Sperrschicht-Feldeffekttransistors 10. Beispielsweise kann es sich bei dem Sperrschicht-Feldeffekttransistor 10 um einen Silizium-Carbid-Feldeffekttransistor (SiC-JFET) handeln. Der Sperrschicht-Feldeffekttransistor 10 umfasst einen Steueranschluss G (Gate) sowie einen ersten Hauptanschluss D (Drain) und einen zweiten Hauptanschluss S (Source). Zwischen dem ersten Hauptanschluss D und dem zweiten Hauptanschluss S ist ein Kanal gebildet, über den ein Strom fließen kann, wenn der Sperrschicht-Feldeffekttransistor 10 leitend geschaltet ist. Eine zwischen dem zweiten Hauptanschluss (S) und dem ersten Hauptanschluss (D) vorhandene Body-Diode ist mit 11 gekennzeichnet. 1 shows an embodiment of a circuit arrangement according to the invention 20 for driving a junction field effect transistor 10 , For example, the junction field effect transistor may be 10 to act a silicon carbide field effect transistor (SiC-JFET). The junction field effect transistor 10 includes a control terminal G (gate) and a first main terminal D (drain) and a second main terminal S (source). Between the first main terminal D and the second main terminal S, a channel is formed, through which a current can flow when the junction field effect transistor 10 is switched on. A between the second main terminal (S) and the first main terminal (D) existing body diode is with 11 characterized.

Beispielsweise ist der Steueranschluss G des Sperrschicht-Feldeffekttransistors mit einem Bereich vom p-leitenden Typ verbunden, welcher in einem n-leitenden (Substrat-)Material angeordnet ist. Der Bereich vom p-leitenden Typ bildet eine p-n-Diode zu dem n-leitenden Material des Sperrschicht-Feldeffekttransistors. Ein Sperrschicht-Feldeffekttransistor (JFET) ist ein Halbleiterschaltelement, das ohne Ansteuersignal leitend geschaltet ist. Ein solches Bauelement wird als „normally-on“ Halbleiterschaltelement bezeichnet. Um zu verhindern, dass über den Kanal ein Strom fließt, ist es erforderlich eine negative Spannung an dem Steueranschluss G in den Bezug auf den zweiten Hauptanschluss S anzuliegen, um das Halbleiterschaltelement sperrend zu schalten. For example, the control terminal G of the junction field effect transistor is connected to a p-type region disposed in an n-type (substrate) material. The p-type region forms a p-n diode to the n-type material of the junction field effect transistor. A junction field effect transistor (JFET) is a semiconductor switching element which is turned on without a drive signal. Such a device is referred to as a "normally-on" semiconductor switching element. In order to prevent a current from flowing through the channel, it is necessary to apply a negative voltage to the control terminal G with respect to the second main terminal S to turn off the semiconductor switching element.

Die nachfolgend im Detail näher beschriebene Schaltungsanordnung 20 ermöglicht die Bestimmung der Temperatur am oben erwähnten p-n-Übergang, d.h. der Gate-Source-Diode. Dabei kann die Temperatur im Betrieb des Halbleiterschaltelements bestimmt werden. The circuit arrangement described in more detail below in detail 20 allows the determination of the temperature at the above-mentioned pn junction, ie the gate-source diode. In this case, the temperature during operation of the semiconductor switching element can be determined.

Die Schaltungsanordnung 20 umfasst eine Einheit 21 zur Detektion einer Desaturation, einen Fehlerspeicher 22, eine Einheit 23 zur Stromerfassung und -auswertung, ein Schaltelement 24, einen Treiber 25, ein Gatter 26 und einen ein Ansteuersignal erzeugenden Mikroprozessor 28. Das Ansteuersignal ist ein pulsweiten moduliertes Signal (PWM-Signal), das von dem Mikroprozessor 28 abgegeben wird. Über das Gatter 26, das eingangsseitig ferner mit einem Ausgang des Fehlerspeichers 22 verbunden ist, wird das PWM-Signal über das Schaltelement 24 und die Einheit 23 zur Stromerfassung und -auswertung an den Steueranschluss G des Sperrschicht-Feldeffekttransistors 10 angelegt, wodurch der Sperrschicht-Feldeffekttransistor entsprechend des Ansteuersignals abwechselnd sperrend und leitend geschaltet wird. The circuit arrangement 20 includes a unit 21 for the detection of a desaturation, a fault memory 22 , one unity 23 for current detection and evaluation, a switching element 24 , a driver 25 , a gate 26 and a drive signal generating microprocessor 28 , The drive signal is a pulse width modulated signal (PWM signal) supplied by the microprocessor 28 is delivered. About the gate 26 , the input side further with an output of the fault memory 22 is connected, the PWM signal via the switching element 24 and the unit 23 for current detection and evaluation to the control terminal G of the junction field effect transistor 10 is applied, whereby the junction field effect transistor according to the drive signal is alternately turned off and turned on.

Die Einheit 23 zur Stromerfassung und -auswertung ist zwischen dem Steueranschluss G und dem zweiten Hauptanschluss S verschaltet. In üblicher Weise ist ein Widerstand 27 (Gate-Widerstand) zwischen der Einheit 23 zur Stromerfassung und -auswertung und dem Steueranschluss G vorgesehen. Die Einheit 21 zur Detektion einer Desaturation ist mit dem ersten Hauptanschluss D (Drain-Anschluss) verbunden. Die Einheit 21 zur Detektion einer Desaturation detektiert, welchen Zustand (sperrend oder leitend) der Sperrschicht-Feldeffekttransistor 10 aufweist. Diese Information wird zum Steuern des Schaltelements 24 verwendet. Das Schaltelement 24 ist geöffnet, wenn der Sperrschicht-Feldeffekttransistor 10 sperrend geschaltet ist (d.h. JFET = OFF oder AUS). The unit 23 for current detection and evaluation is connected between the control terminal G and the second main terminal S. In the usual way is a resistance 27 (Gate resistance) between the unit 23 provided for current detection and evaluation and the control terminal G. The unit 21 for the detection of desaturation is connected to the first main terminal D (drain terminal). The unit 21 for detecting a desaturation detects which state (blocking or conducting) of the junction field effect transistor 10 having. This information is used to control the switching element 24 used. The switching element 24 is open when the junction field effect transistor 10 is switched off (ie JFET = OFF or OFF).

Ausgangsseitig ist die Einheit 21 zur Detektion einer Desaturation mit dem Treiber 25 verbunden, der die Schaltstellung des Schaltelements 24 zum Ein- und Ausschalten des Sperrschicht-Feldeffekttransistors 10 steuert. Ferner ist die Einheit 21 zur Detektion der Desaturation mit dem Fehlerspeicher 22 gekoppelt. Bei einem auftretenden Fehler wird ein entsprechendes Fehlersignal an das Gatter 26 gelegt, so dass das am Ausgang des Gatters 26 anliegende Signal das Sperren des Sperrschicht-Feldeffekttransistors 10 sicher stellt. Die Einheit 29 zum Ausblenden von Überstromspitzen (sog. „blanking time“) empfängt das Ausgangssignal des Gatters 26 ebenfalls. Die Einheit 29 dient zum Ausblenden zum Überstromspitzen, z.B. während der Kommutation. Ausgangsseitig ist die Einheit 29 mit der Einheit 21 zur Detektion einer Desaturation verbunden. On the output side is the unit 21 for detecting desaturation with the driver 25 connected, the switching position of the switching element 24 for turning on and off the junction field effect transistor 10 controls. Further, the unit is 21 for the detection of the desaturation with the fault memory 22 coupled. If an error occurs, a corresponding error signal is sent to the gate 26 placed so that the at the exit of the gate 26 applied signal blocking the junction field effect transistor 10 sure. The unit 29 To hide overcurrent spikes (so-called "blanking time") receives the output signal of the gate 26 also. The unit 29 fades to overcurrent peaks, eg during commutation. On the output side is the unit 29 with the unit 21 connected to the detection of desaturation.

Die in 1 dargestellte Schaltungsanordnung entspricht einem herkömmlichen Treiber eines Sperrschicht-Feldeffekttransistors. Gegenüber dem herkömmlichen Sperrschicht-Feldeffekttransistor-Treiber ist lediglich zusätzlich die Einheit 23 zur Stromerfassung und -auswertung vorgesehen. Diese kann beispielsweise als einfache Operationsverstärkerschaltung vorgesehen sein. In the 1 illustrated circuitry corresponds to a conventional driver of a junction field effect transistor. Compared to the conventional junction field effect transistor driver is merely the unit 23 intended for current detection and evaluation. This can be provided for example as a simple operational amplifier circuit.

Während des Betriebs des Sperrschicht-Feldeffekttransistors 10 kann dann, wenn das Halbleiterschaltelement ausgeschaltet, d.h. sperrend geschaltet ist (Schaltelement 24 ist geöffnet), durch die Einheit 23 ein inverser Strom detektiert wird, welcher vom zweiten Hauptanschluss S zum Steueranschluss D fließt. Der Strom fließt dann, wenn die Gate-Diode, d.h. der p-n-Übergang zwischen Steueranschluss G und zweitem Hauptanschluss S, rückwärts gesteuert ist und die (negative) Gate-Source-Spannung über die Pinch-off-Spannung hinaus gesteuert ist. Dies ist unmittelbar nach dem Ausschalten des Halbleiterschaltelements und der Beendigung des Kommutationsprozesses der Fall. Währenddessen kann dann der (negative) Gate-Strom gemessen und zur Ermittlung der absoluten Temperatur am p-n-Übergang ausgenutzt werden. Dazu ist es erforderlich, das Verhalten des Sperrschicht-Feldeffekttransistors zu kennen. During operation of the junction field effect transistor 10 can then when the semiconductor switching element is switched off, that is switched off (switching element 24 is open), by the unit 23 an inverse current is detected, which flows from the second main terminal S to the control terminal D. The current flows when the gate diode, ie the pn junction between the control terminal G and the second main terminal S, is reverse-controlled and the (negative) gate-source voltage is controlled beyond the pinch-off voltage. This is the case immediately after turning off the semiconductor switching element and completing the commutation process. Meanwhile, the (negative) gate current can then be measured and used to determine the absolute temperature at the pn junction. For this it is necessary to know the behavior of the junction field effect transistor.

In 2 ist ein Diagramm dargestellt, das den (positiven) Gate-Strom Ig in Abhängigkeit der Gate-Source-Spannung Vgs für einen SiC-Sperrschicht-Feldeffekttransistor zeigt. In dem Diagramm sind drei experimentell ermittelte I-U-Verläufe in Abhängigkeit der Temperatur an p-n-Übergang dargestellt. Dabei ist gut erkennbar, dass, je höher die Temperatur am p-n-Übergang ist, der Strom mit geringerer Gate-Source-Spannung ansteigt. Während bei einer Temperatur von 25°C (strichpunktierte Linie) der Gate-Strom Ig erst bei einer Gate-Source-Spannung Vgs zu steigen beginnt, beträgt der Strom Ig bei einer Temperatur von 75°C (gestrichelte Linie) etwa 5 mA und bei 125°C (durchgezogene Linie) etwa 20 mA. In 2 a diagram is shown which shows the (positive) gate current I g as a function of the gate-source voltage V gs for a SiC junction field effect transistor. The diagram shows three experimentally determined IU curves as a function of the temperature at the pn junction. It can be clearly seen that the higher the temperature at the pn junction, the current with a lower gate-source voltage increases. While at a temperature of 25 ° C (dashed line), the gate current I g begins to rise only at a gate-source voltage V gs , the current I g at a temperature of 75 ° C (dashed line) is about 5 mA and at 125 ° C (solid line) about 20 mA.

3 zeigt ein Diagramm, das den inversen Gate-Strom (–Ig) über der negativen Gate-Source-Spannung (–Vgs) zeigt. In diesem Diagramm sind exemplarisch jeweils drei experimentell ermittelte Kurven für zwei unterschiedliche SiC-Sperrschicht-Feldeffekttransistoren eingezeichnet, wobei die zu einem ersten SiC-Sperrschicht-Feldeffekttransistor gehörigen Kurven mit 310 und die zu einem zweiten Siliziumcarbid-Sperrschicht-Feldeffekttransistor gehörigen Kurven mit 320 gekennzeichnet sind. Es sind jeweils Messkurven für eine am p-n-Übergang vorherrschende Temperatur von 25°C, 125°C und 200°C eingezeichnet. Die Kurven können mit einem beliebigen Verfahren ermittelt sein. 3 Figure 11 is a diagram showing the inverse gate current (-I g ) versus the negative gate-source voltage (-V gs ). In this diagram, three experimentally determined curves for two different SiC junction field effect transistors are shown by way of example, with the curves belonging to a first SiC junction field effect transistor 310 and the curves associated with a second silicon carbide junction field effect transistor 320 Marked are. In each case, measured curves for a temperature prevailing at the pn junction of 25 ° C, 125 ° C and 200 ° C are plotted. The curves can be determined by any method.

Wie in 4 dargestellt, erfolgt durch die Schaltungsanordnung eine Steuerung der Gate-Source-Spannung Vgs derart, dass diese über der Punch-through-Spannung UPT liegt. Bei einer gegebenen Gate-Source-Spannung Vgs = Messspannung Umess entspricht ein bestimmter inverser Gate-Strom –Igs (= Messstrom Imess) einer bestimmten Temperatur (z.B bei –5mA bei 25°C). Erhöht sich die Chiptemperatur z.B. auf 125°C wird bei derselben Spannung Vgs = Umess erhöhter Strom Igs fließen(z.B –15mA). Diese Stromänderung (im Beispiel: Erhöhung von –5 auf –15mA) wird ausgewertet. As in 4 represented by the circuit arrangement, a control of the gate-source voltage V gs such that it is above the punch-through voltage U PT . For a given gate-source voltage V gs = measuring voltage U mess , a certain inverse gate current -I gs (= measuring current I mess ) corresponds to a certain temperature (eg at -5mA at 25 ° C). If, for example, the chip temperature increases to 125 ° C, V gs = U mess increased current I gs will flow at the same voltage (eg -15mA). This current change (in the example: increase from -5 to -15mA) is evaluated.

Die Messung des inversen Gate-Stroms Igs kann in dem mit III gekennzeichneten Spannungsbereich, der von der Punch-through-Spannung UPT (z.B. –28V) bis zu einer maximal zulässigen Spannung Umax reicht, erfolgen. Die maximale Messspannung Umess = Umax ist abhängig von einem vorgegebenen Maximalwert des durch den Steueranschluss fließenden Stroms. Würde zu Messzwecken die maximale Messspannung Umess = Umax überschritten werden, so besteht in dem mit dem IV gekennzeichneten Bereich die Gefahr eines sekundären Durchbruchs, welcher zur Zerstörung des Sperrschicht-Feldeffektstransistors führen würde. The measurement of the inverse gate current I gs can take place in the voltage range marked III, which ranges from the punch-through voltage U PT (eg -28V) up to a maximum allowable voltage U max . The maximum measuring voltage U mess = U max is dependent on a predetermined maximum value of the current flowing through the control terminal. If, for measuring purposes, the maximum measuring voltage U mess = U max is exceeded, there is the danger of a secondary breakdown in the region marked with the IV, which would lead to the destruction of the junction field effect transistor.

Typischerweise wird zum Ausschalten des Sperrschicht-Feldeffekttransistors die Gate-Source-Spannung in den mit II gekennzeichneten Bereich gesteuert, d.h. die Spannung liegt im Bereich zwischen der Pinch-Off-Spannung UPO (im Beispiel: –22V) und der Punch-through-Spannung UPT (im Beispiel: –28V). Liegt die zwischen Gate und Source anliegende Spannung in diesem mit II gekennzeichneten Bereich, so ist der Feldeffekttransistor nicht leitend, d.h. gesperrt. Demgegenüber ist der Sperrschicht-Feldeffekttransistor leitend, wenn er sich in dem I gekennzeichneten Bereich befindet, d.h. die Gate-Source-Spannung Vgs kleiner als die Pinch-Off-Spannung UPO ist. Typically, to turn off the junction field-effect transistor, the gate-source voltage is controlled in the region marked II, ie the voltage is in the range between the pinch-off voltage U PO (in the example: -22V) and the punch-through Voltage U PT (in the example: -28V). If the voltage applied between gate and source lies in this region marked II, then the field-effect transistor is nonconductive, ie blocked. In contrast, the junction field effect transistor is conductive when it is in the region marked I, ie, the gate-source voltage V gs is smaller than the pinch-off voltage U PO .

Sind die Referenzwerte bekannt, so kann durch die Einheit 23 zur Stromerfassung und -auswertung durch einen einfachen Vergleich des gemessenen negativen Gate-Stroms mit den in einem Speicher hinterlegten Messkurven auf die tatsächliche Temperatur am p-n-Übergang des Sperrschicht-Feldeffekttransistors 10 geschlossen werden. If the reference values are known, then by the unit 23 for current detection and evaluation by a simple comparison of the measured negative gate current with the stored in a memory waveforms on the actual temperature at the pn junction of the junction field effect transistor 10 getting closed.

Dies kann präzise und mit einer praktisch nicht vorhandenen Zeitverzögerung erfolgen. Dadurch kann insbesondere eine durch Übertemperatur bedingte Abschaltung eines die Anordnung enthaltenen Modules verhindert werden. Das Verfahren kann dazu verwendet werden, die Zuverlässigkeit, das Alterungsverhalten und das voraussichtliche Ende der Lebenszeit zu ermitteln. This can be done precisely and with a virtually non-existent time delay. As a result, it is possible, in particular, to prevent a shutdown of a module containing the arrangement due to overtemperature. The method can be used to determine the reliability, the aging behavior and the probable end of the lifetime.

Claims (10)

Schaltungsanordnung zum Ansteuern eines Sperrschicht-Feldeffekttransistors (10), der einen Steueranschluss (G) sowie einen ersten Hauptanschluss (D) und einen zweiten Hauptanschluss (S), zwischen denen ein Kanal gebildet ist, umfasst, mit: – einer Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung eines Ansteuersignals, durch das der Sperrschicht-Feldeffekttransistor (10) zwischen einem ersten Schaltzustand (EIN) und einem zweiten Schaltzustand (AUS) wechselnd hin- und her geschaltet wird; – einer Einheit (23) zur Stromauswertung, die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) verschaltet ist; – wobei die Einheit (23) zur Stromauswertung dazu ausgebildet ist, den durch den Steueranschluss (G) fließenden inversen Strom (Ig) zu messen und aus der Höhe des gemessenen Stroms (Ig) die absolute Temperatur des Sperrschicht-Feldeffekttransistors (10) zu bestimmen, wenn/sobald die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung des Ansteuersignals beim Übergang von dem ersten Schaltzustand (EIN) zu dem zweiten Schaltzustand (AUS) die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) anliegende Spannung (Vgs) über die Punch-through-Spannung hinaus gesteuert hat. Circuit arrangement for driving a junction field-effect transistor ( 10 ) comprising a control terminal (G) and a first main terminal (D) and a second main terminal (S), between which a channel is formed, comprising: - a unit ( 21 . 22 . 24 . 25 . 26 . 27 . 28 ) for generating a drive signal, by which the junction field effect transistor ( 10 ) is alternately switched back and forth between a first switching state (ON) and a second switching state (OFF); - one unit ( 23 ) for current evaluation, which is interconnected between the control connection (G) and the second main connection (S); - where the unit ( 23 ) is designed for current evaluation to measure the current flowing through the control terminal (G) inverse current (I g ) and from the height of the measured current (I g ) the absolute temperature of the junction field effect transistor ( 10 ) if / when the unit ( 21 . 22 . 24 . 25 . 26 . 27 . 28 ) for generating the drive signal at the transition from the first switching state (ON) to the second switching state (OFF), the voltage (V gs ) between the control terminal (G) and the second main terminal (S) is controlled beyond the punch-through voltage Has. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung des Ansteuersignals dazu ausgebildet ist, die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) anliegende Spannung (Vgs) maximal bis zu einer Spannung zu steuern, bei der der Strom durch den Steueranschluss einen vorgegebenen Maximalwert nicht überschreitet. Circuit arrangement according to Claim 1, characterized in that the unit ( 21 . 22 . 24 . 25 . 26 . 27 . 28 ) is designed to generate the drive signal to control the between the control terminal (G) and the second main terminal (S) voltage (V gs ) maximum up to a voltage at which the current through the control terminal does not exceed a predetermined maximum value. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung des Ansteuersignals dazu ausgebildet ist, die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) anliegende Spannung (Vgs) für die Dauer der Messung des inversen Stroms (Ig) konstant zu halten. Circuit arrangement according to Claim 1 or 2, characterized in that the unit ( 21 . 22 . 24 . 25 . 26 . 27 . 28 ) is designed to generate the drive signal to keep constant between the control terminal (G) and the second main terminal (S) voltage (V gs ) for the duration of the measurement of the inverse current (I g ). Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Sperrschicht-Feldeffekttransistor (10) aus Silizium-Carbid besteht. Circuit arrangement according to one of the preceding claims, characterized in that the junction field effect transistor ( 10 ) consists of silicon carbide. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung des Ansteuersignals einen Mikroprozessor (28) zur Erzeugung eines PWM-Signals umfasst. Circuit arrangement according to one of the preceding claims, characterized in that the unit ( 21 . 22 . 24 . 25 . 26 . 27 . 28 ) for generating the drive signal a microprocessor ( 28 ) for generating a PWM signal. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung des Ansteuersignals eine Einheit (21, 25) zur Detektion, ob der Sperrschicht-Feldeffekttransistor (10) den zweiten Schaltzustand (AUS) annimmt, umfasst, um die Einheit zur Stromauswertung (23) für die Dauer des zweiten Schaltzustands (AUS) von dem Mikroprozessor zu trennen. Circuit arrangement according to Claim 5, characterized in that the unit ( 21 . 22 . 24 . 25 . 26 . 27 . 28 ) to generate the drive signal a unit ( 21 . 25 ) for detecting whether the junction field effect transistor ( 10 ) assumes the second switching state (OFF), comprises the unit for evaluating the current ( 23 ) for the duration of the second switching state (OFF) to be disconnected from the microprocessor. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, dass die Einheit (21, 25) zur Detektion, ob der Sperrschicht-Feldeffekttransistor (10) den zweiten Schaltzustand (AUS) annimmt, dazu ausgebildet ist, die Einheit zur Stromauswertung (23) für die Dauer der Messung des inversen Stroms (Ig) von dem Mikroprozessor zu trennen. Circuit arrangement according to Claim 6, characterized in that the unit ( 21 . 25 ) for detecting whether the junction field effect transistor ( 10 ) assumes the second switching state (OFF), is adapted to the unit for current evaluation ( 23 ) for the duration of the inverse current measurement (I g ) from the microprocessor. Verfahren zum Ansteuern eines Sperrschicht-Feldeffekttransistors (10), der einen Steueranschluss (G) sowie einen ersten Hauptanschluss (D) und einen zweiten Hauptanschluss (S), zwischen denen ein Kanal gebildet ist, umfasst, mit einer Schaltungsanordnung, die – eine Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung eines Ansteuersignals, durch das der Sperrschicht-Feldeffekttransistor (10) zwischen einem ersten Schaltzustand (EIN) und einem zweiten Schaltzustand (AUS) wechselnd hin- und her geschaltet wird, und – eine Einheit (23) zur Stromauswertung, die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) verschaltet ist umfasst, bei dem die Einheit (23) zur Stromauswertung den durch den Steueranschluss (G) fließenden inversen Strom (Ig) misst und aus der Höhe des gemessenen Stroms (Ig) die absolute Temperatur des Sperrschicht-Feldeffekttransistors (10) bestimmt, wenn/sobald die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung des Ansteuersignals beim Übergang von dem ersten Schaltzustand (EIN) zu dem zweiten Schaltzustand (AUS) die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) anliegende Spannung (Vgs) über die Punch-through-Spannung hinaus gesteuert hat. Method for driving a junction field effect transistor ( 10 ) comprising a control terminal (G) and a first main terminal (D) and a second main terminal (S), between which a channel is formed, with a circuit arrangement comprising - a unit ( 21 . 22 . 24 . 25 . 26 . 27 . 28 ) for generating a drive signal, by which the junction field effect transistor ( 10 ) is alternately switched back and forth between a first switching state (ON) and a second switching state (OFF), and - a unit ( 23 ) for the current evaluation, which is connected between the control connection (G) and the second main connection (S), in which the unit ( 23 ) for current evaluation measures the inverse current (I g ) flowing through the control terminal (G) and from the height of the measured current (I g ) the absolute temperature of the junction field effect transistor ( 10 ) determines if / when the unit ( 21 . 22 . 24 . 25 . 26 . 27 . 28 ) for generating the drive signal at the transition from the first switching state (ON) to the second switching state (OFF), the voltage (V gs ) between the control terminal (G) and the second main terminal (S) is controlled beyond the punch-through voltage Has. Verfahren nach Anspruch 8, bei dem die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung des Ansteuersignals die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) anliegende Spannung (Vgs) maximal bis zu einer Spannung gesteuert wird, bei der der Strom durch den Steueranschluss einen vorgegebenen Maximalwert nicht überschreitet. Method according to Claim 8, in which the unit ( 21 . 22 . 24 . 25 . 26 . 27 . 28 ) for generating the drive signal, the voltage between the control terminal (G) and the second main terminal (S) (V gs ) is controlled to a maximum voltage up to a voltage at which the current through the control terminal does not exceed a predetermined maximum value. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Einheit (21, 22, 24, 25, 26, 27, 28) zur Erzeugung des Ansteuersignals die zwischen dem Steueranschluss (G) und dem zweiten Hauptanschluss (S) anliegende Spannung (Vgs) für die Dauer der Messung des inversen Stroms (Ig) konstant hält. Method according to claim 8 or 9, characterized in that the unit ( 21 . 22 . 24 . 25 . 26 . 27 . 28 ) for generating the drive signal, the voltage between the control terminal (G) and the second main terminal (S) voltage (V gs ) for the duration of the measurement of the inverse current (I g ) keeps constant.
DE102014203655.0A 2014-02-28 2014-02-28 Circuit arrangement and method for driving a junction field effect transistor Ceased DE102014203655A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014203655.0A DE102014203655A1 (en) 2014-02-28 2014-02-28 Circuit arrangement and method for driving a junction field effect transistor
CN201580010154.1A CN106031040B (en) 2014-02-28 2015-02-25 Circuit arrangement and method for controlling a junction field effect transistor
PCT/EP2015/053901 WO2015128360A1 (en) 2014-02-28 2015-02-25 Circuit assembly and method for controlling a junction field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014203655.0A DE102014203655A1 (en) 2014-02-28 2014-02-28 Circuit arrangement and method for driving a junction field effect transistor

Publications (1)

Publication Number Publication Date
DE102014203655A1 true DE102014203655A1 (en) 2015-09-03

Family

ID=52727076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014203655.0A Ceased DE102014203655A1 (en) 2014-02-28 2014-02-28 Circuit arrangement and method for driving a junction field effect transistor

Country Status (3)

Country Link
CN (1) CN106031040B (en)
DE (1) DE102014203655A1 (en)
WO (1) WO2015128360A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016206590A1 (en) * 2016-04-19 2017-10-19 Zf Friedrichshafen Ag Method for determining a temperature of a transistor, control device and switching device
DE102021208082A1 (en) 2021-07-27 2023-02-02 Robert Bosch Gesellschaft mit beschränkter Haftung Circuit arrangement, electrical system and method for determining junction temperatures of gate-controlled semiconductor components
DE102023204102A1 (en) * 2023-05-04 2024-11-07 Zf Friedrichshafen Ag Method and circuit arrangement for temperature monitoring of a power semiconductor formed as a JFET of a circuit arrangement of an inverter

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10393795B2 (en) * 2017-07-25 2019-08-27 Abb Schweiz Ag Semiconductor failure prognostication
EP3734244B1 (en) * 2019-05-02 2021-11-10 Siemens Aktiengesellschaft Circuit arrangement and method for controlling a power semiconductor switch

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008025465A1 (en) * 2007-06-12 2008-12-18 Yazaki Corp. Control circuit for a semiconductor device with an overheat protection function

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039928A (en) * 1976-07-19 1977-08-02 Pertron Controls Corporation Electrical operating circuit having semiconductor device junction temperature monitoring
US4667265A (en) * 1985-12-20 1987-05-19 National Semiconductor Corporation Adaptive thermal shutdown circuit
DE19745040C2 (en) * 1997-02-10 2003-03-27 Daimler Chrysler Ag Arrangement and method for measuring a temperature
US5955793A (en) * 1998-02-11 1999-09-21 Therm-O-Disc, Incorporated High sensitivity diode temperature sensor with adjustable current source
WO2004017507A1 (en) * 2002-08-13 2004-02-26 Sanken Electric Co., Ltd. Overheat protection device
DE10332513A1 (en) * 2003-07-17 2005-02-03 Robert Bosch Gmbh Semiconductor component with integrated overtemperature protection
DE10351843B4 (en) * 2003-11-06 2013-11-21 Converteam Gmbh Method and electrical circuits for determining a temperature of a power semiconductor
US20080272828A1 (en) * 2007-05-03 2008-11-06 Dsm Solutions, Inc. Method and system for adaptive power management
US8587037B1 (en) * 2009-07-08 2013-11-19 Hrl Laboratories, Llc Test structure to monitor the in-situ channel temperature of field effect transistors
EP2568268A1 (en) * 2011-09-07 2013-03-13 kk-electronic a/s Method for estimating the temperature of a semiconductor chip
DE102011083679B3 (en) * 2011-09-29 2012-09-27 Semikron Elektronik Gmbh & Co. Kg Ip-Department Method and device for determining the temperature of a semiconductor switch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008025465A1 (en) * 2007-06-12 2008-12-18 Yazaki Corp. Control circuit for a semiconductor device with an overheat protection function

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016206590A1 (en) * 2016-04-19 2017-10-19 Zf Friedrichshafen Ag Method for determining a temperature of a transistor, control device and switching device
DE102021208082A1 (en) 2021-07-27 2023-02-02 Robert Bosch Gesellschaft mit beschränkter Haftung Circuit arrangement, electrical system and method for determining junction temperatures of gate-controlled semiconductor components
DE102023204102A1 (en) * 2023-05-04 2024-11-07 Zf Friedrichshafen Ag Method and circuit arrangement for temperature monitoring of a power semiconductor formed as a JFET of a circuit arrangement of an inverter

Also Published As

Publication number Publication date
WO2015128360A1 (en) 2015-09-03
CN106031040B (en) 2020-01-21
CN106031040A (en) 2016-10-12

Similar Documents

Publication Publication Date Title
DE102010000875B4 (en) Method for measuring the junction temperature of power semiconductors in a power converter
DE102007058740B4 (en) Circuit arrangement with an overcurrent protection
DE102009029402B4 (en) Overload protection for a circuit arrangement with a transistor
DE112010003655B4 (en) Error detection device for a semiconductor device
DE102012109745B4 (en) circuitry
DE4410978C2 (en) Circuit and method for improving the short circuit resistance of an insulated gate bipolar transistor (IGBT)
EP3711162B1 (en) Protection of a field effect transistor in switching operation against overload
DE112013007602T5 (en) Semiconductor element driving circuit
DE102015121194A1 (en) Device with integrated protection course and method
DE102012219646A1 (en) A semiconductor device that measures a voltage applied to a semiconductor switching element
DE102014203655A1 (en) Circuit arrangement and method for driving a junction field effect transistor
DE112016007127T5 (en) INTEGRATED CIRCUIT FOR FAST TEMPERATURE PERCEPTION OF SEMICONDUCTOR SWITCHING DEVICE
DE19949783A1 (en) Switch-off device for protecting motor vehicle circuit from overcurrent and excess temperature, controls power device based on output of buffer storing state based on current and temperature detector outputs
DE112007002270T5 (en) Gate drive circuit
DE102011112860A1 (en) Device for testing e.g. insulated gate bipolar transistor, in power circuit, has control circuit changing threshold value of comparing circuit and/or detection time point for detecting characteristic value
DE102014100122B3 (en) Determination of the junction temperature of a fet by the body diode
DE102014010807A1 (en) Monitoring and controlling the temperature in a semiconductor structure
DE102012222481A1 (en) Method for determining junction temperature of power semiconductor in motor car, involves measuring power dissipation of power semiconductor, and determining recorded warming curve of impedance based on operation of power semiconductor
DE10351843A1 (en) Determining temperature of power semiconductor in inverter determines load current and voltage drop if current is within given region
EP2565608B1 (en) Semiconductor component in chip design
WO2016026628A1 (en) Monitoring a coil
WO2018184810A1 (en) Method and electronic assembly for determining a temperature of at least one electronic switching element
DE102014219130B4 (en) Diagnostic circuit and method for operating a diagnostic circuit
DE102022106935B3 (en) INTELLIGENT SEMICONDUCTOR SWITCH
DE102015222990A1 (en) Safe control of a consumer

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: DR. GASSNER & PARTNER MBB PATENTANWAELTE, DE

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: VALEO EAUTOMOTIVE GERMANY GMBH, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Owner name: VALEO SIEMENS EAUTOMOTIVE GERMANY GMBH, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

R082 Change of representative

Representative=s name: DR. GASSNER & PARTNER MBB PATENTANWAELTE, DE

R081 Change of applicant/patentee

Owner name: VALEO EAUTOMOTIVE GERMANY GMBH, DE

Free format text: FORMER OWNER: VALEO SIEMENS EAUTOMOTIVE GERMANY GMBH, 91056 ERLANGEN, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final