DE102014114194A1

DE102014114194A1 - Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung

Info

Publication number: DE102014114194A1
Application number: DE102014114194.6A
Authority: DE
Inventors: Christoph Klemp
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2014-09-30
Filing date: 2014-09-30
Publication date: 2016-03-31
Anticipated expiration: 2034-10-01
Also published as: CN106716651A; DE102014114194B4; US10490698B2; WO2016050561A1; TW201618327A; TWI594455B; US20170222088A1; CN106716651B

Abstract

Es wird ein optoelektronischer Halbleiterchip (1) mit einer Halbleiterschichtenfolge (2) und einem Trägersubstrat (10) beschrieben, wobei die Halbleiterschichtenfolge (2) einen ersten Halbleiterbereich (5) eines ersten Leitungstyps, einen zweiten Halbleiterbereich (3) eines zweiten Leitungstyps und eine zwischen dem ersten Halbleiterbereich (5) und dem zweiten Halbleiterbereich (3) angeordnete aktive Schicht (4) aufweist, und wobei der erste Halbleiterbereich (5) dem Trägersubstrat (10) zugewandt ist. Die Halbleiterschichtenfolge (2) weist erste Ausnehmungen (11), die in dem ersten Halbleiterbereich (5) ausgebildet sind und die aktive Schicht (4) nicht durchtrennen, und zweite Ausnehmungen (12), die zumindest teilweise den ersten Halbleiterbereich (5) und die aktive Schicht (4) durchtrennen, auf, wobei die zweiten Ausnehmungen (12) an eine erste Ausnehmung (11) angrenzen oder zwischen zwei ersten Ausnehmungen (12) angeordnet sind. Weiterhin wird ein Verfahren zur Herstellung des optoelektronischen Halbleiterchips (1) angegeben.

Description

Die Erfindung betrifft einen optoelektronischen Halbleiterchip und ein Verfahren zu dessen Herstellung.
Aus der Druckschrift WO 02/13281 A1 ist ein optoelektronischer Halbleiterchip bekannt, der eine auf einem Trägersubstrat aufgebrachte Halbleiterschichtenfolge aufweist, wobei sich aus der Richtung des Trägersubstrats Ausnehmungen in die Halbleiterschichtenfolge hinein erstrecken, wobei sich die Ausnehmungen durch einen dem Trägersubstrat zugewandten ersten Halbleiterbereich und durch die aktive Schicht der Halbleiterschichtenfolge erstrecken. Auf diese Weise wird bei dem optoelektronischen Halbleiterchip die Auskoppeleffizienz erhöht. Insbesondere werden durch die Ausnehmungen in der Halbleiterschichtenfolge Seitenflächen geschaffen, an denen ein Teil der von der aktiven Schicht emittierten Strahlung derart reflektiert wird, dass die Strahlung beim Auftreffen auf die vom Trägersubstrat abgewandte Strahlungsaustrittsfläche innerhalb eines Austrittskegels auftrifft und somit nicht an der Strahlungsaustrittsfläche totalreflektiert wird.
Es hat sich herausgestellt, dass durch die zwischen dem Trägersubstrat und der aktiven Schicht angeordneten Ausnehmungen zwar die Auskoppeleffizienz des Halbleiterchips erhöht wird, wobei aber andererseits in den Bereichen, in denen die Ausnehmungen die aktive Schicht durchdringen, nicht-strahlende Rekombinationen von Ladungsträgern auftreten, welche die Effizienz der Strahlungserzeugung vermindern. Die durch die erhöhte Auskoppeleffizienz erhöhte Strahlungsausbeute des optoelektronischen Halbleiterchips kann auf diese Weise teilweise wieder zunichte gemacht werden.
Der Erfindung liegt die Aufgabe zugrunde, einen verbesserten optoelektronischen Halbleiterchip anzugeben, der sich durch eine verbesserte Auskoppeleffizienz und eine Verminderung von nicht-strahlenden Rekombinationen von Ladungsträgern auszeichnet. Weiterhin soll ein vorteilahftes Verfahren zur Herstellung des Halbleiterchips angegben werden.
Diese Aufgaben werden durch einen optoelektronischen Halbleiterchip und ein Verfahren zu dessen Herstellung gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Gemäß zumindest einer Ausführungsform enthält der optoelektronische Halbleiterchip eine Halbleiterschichtenfolge und ein Trägersubstrat. Die Halbleiterschichtenfolge ist insbesondere eine epitaktisch hergestellte Halbleiterschichtenfolge. Die Halbleiterschichtenfolge weist einen ersten Halbleiterbereich eines ersten Leitungstyps, einen zweiten Halbleiterbereich eines zweiten Leitungstyps und eine zwischen dem ersten Halbleiterbereich und dem zweiten Halbleiterbereich angeordnete aktive Schicht auf. Der erste Halbleiterbereich ist dem Trägersubstrat zugewandt sein und ist vorzugsweise ein p-Typ-Halbleiterbereich. Der zweite Halbleiterbereich kann zum Beispiel einer Strahlungsaustrittsfläche des Halbleiterchips zugewandt sein und ist vorzugsweise ein n-Typ-Halbleiterbereich.
Der optoelektronische Halbleiterchip ist vorzugsweise ein sogenannter Dünnfilm-Halbleiterchip, bei dem das ursprüngliche Aufwachssubstrat von der Halbleiterschichtenfolge abgelöst ist und die Halbleiterschichtenfolge an der dem ursprünglichen Aufwachssubstrat gegenüberliegenden Seite mit dem Trägersubstrat verbunden ist. Das Trägersubstrat des Halbleiterchips ist also insbesondere nicht das zum Aufwachsen der Halbleiterschichtenfolge verwendete Aufwachsubstrat.
Bei dem optoelektronischen Halbleiterchip weist die Halbleiterschichtenfolge vorteilhaft erste Ausnehmungen auf, die in dem ersten Halbleiterbereich ausgebildet sind und die aktive Schicht nicht durchtrennen. Die ersten Ausnehmungen erstrecken sich insbesondere aus Richtung des Trägersubstrats in den ersten Halbleiterbereich hinein, ohne bis zur aktiven Schicht hin zu reichen.
Weiterhin weist die Halbleiterschichtenfolge vorteilhaft zweite Ausnehmungen auf, die den ersten Halbleiterbereich und die aktive Schicht durchtrennen. Die zweiten Ausnehmungen grenzen vorzugsweise an eine erste Ausnehmung an oder sind zwischen zwei ersten Ausnehmungen angeordnet.
Durch die ersten Ausnehmungen und die zweiten Ausnehmungen in der Halbleiterschichtenfolge wird die Strahlungsauskopplung aus dem Halbleiterchip vorteilhaft verbessert. Durch die Ausbildung der Ausnehmungen in der Halbleiterschichtenfolge werden in der Halbleiterschichtenfolge Grenzflächen erzeugt, an denen die in der aktiven Schicht erzeugte Strahlung zumindest teilweise derart reflektiert wird, dass die Strahlung beim Auftreffen auf die Strahlungsauskoppelfläche des optoelektronischen Halbleiterchips nicht totalreflektiert wird und somit aus dem optoelektronischen Halbleiterchip ausgekoppelt wird.
Die Ausnehmungen können insbesondere Seitenflächen aufweisen, welche schräg, d.h. nicht parallel oder senkrecht, zu einer Haupterstreckungsebene der Halbleiterschichtenfolge verlaufen. Die Ausnehmungen bewirken insbesondere, dass mehrfache Totalreflexionen von Strahlung an parallelen Grenzflächen der Halbleiterschichtenfolge vermindert werden.
Für die Erhöhung der Auskoppeleffizienz ist es vorteilhaft, dass sich die zweiten Ausnehmungen durch die aktive Schicht hindurch erstrecken, da auf diese Weise insbesondere erreicht wird, dass in der aktiven Schicht in seitlicher Richtung emittierte Strahlung durch Reflexion an den Seitenflächen der Ausnehmungen in Richtung zur Strahlungsaustrittsfläche hin umgelenkt werden kann. Die zweiten Ausnehmungen können sich insbesondere durch zumindest einen Teil des ersten Halbleiterbereichs, durch die aktive Schicht und einen Teil des zweiten Halbleiterbereichs erstrecken.
Dadurch, dass die zweiten Ausnehmungen bei dem optoelektronischen Halbleiterchip an eine erste Ausnehmung angrenzen oder zwischen zwei ersten Ausnehmungen angeordnet sind, wobei die ersten Ausnehmungen die aktive Schicht nicht durchtrennen, werden vorteilhaft nicht-strahlende Rekombinationen in Bereichen der aktiven Schicht, welche an die zweiten Ausnehmungen angrenzen, vermindert. Durch die unmittelbar an die zweiten Ausnehmungen angrenzenden oder neben den zweiten Ausnehmungen angeordneten ersten Ausnehmungen wird die Dicke des ersten Halbleiterbereichs in der Umgebung der zweiten Ausnehmungen vermindert. Dadurch wird der Stromfluss in lateraler Richtung in dem ersten Halbleiterbereich in der Umgebung der zweiten Ausnehmungen vermindert. Auf diese Weise wird der Stromfluss durch die aktive Schicht in der Umgebung der zweiten Ausnehmungen vermindert. Dies ist vorteilhaft, da in der Umgebung der zweiten Ausnehmung aufgrund von Störstellen im Halbleitermaterial vermehrt nicht-strahlende Rekombinatonen auftreten können. Durch die Verminderung des Stromflusses durch diese Bereich wird somit die Anzahl von nicht-strahlenden Rekombinationen, welche die Quanteneffizienz des Halbleiterchips vermindern würden, vermindert. Der hierin beschriebene optoelektronische Halbleiterchip zeichnet sich daher sowohl durch eine hohe Auskoppeleffizienz als auch eine hohe Quanteneffizienz aus.
Gemäß einer vorteilhaften Ausgestaltung weisen die ersten Ausnehmungen und/oder die zweiten Ausnehmungen eine Tiefe zwischen 0,1 µm und 10 µm, vorzugsweise zwischen 0,25 µm und 2,5 µm, auf.
Bei einer Ausgestaltung grenzen die zweiten Ausnehmungen in vertikaler Richtung, d.h. in einer senkrecht zur Schichtebene der Halbleiterschichtenfolge verlaufenden Richtung, an die ersten Ausnehmungen an. Bei einer weiteren Ausgestaltung sind die zweiten Ausnehmungen in lateraler Richtung gesehen zwischen zwei ersten Ausnehmungen angeordnet und erstrecken sich direkt von einer dem Trägersubstrat zugewandten Hauptfläche der Halbleiterschichtenfolge in die Halbleiterschichtenfolge hinein.
Gemäß einer vorteilhaften Ausgestaltung weisen die ersten Ausnehmungen und/oder zweiten Ausnehmungen eine Querschnittsfläche auf, die sich in einer vom Trägersubstrat weg zeigenden Richtung verkleinert. Mit anderen Worten verjüngt sich eine Querschnittsfläche der ersten Ausnehmungen und/oder zweiten Ausnehmungen in vertikaler Richtung, die vom Trägersubstrat zu einer Strahlungsaustrittsfläche des optoelektronischen Halbleiterchips zeigt. Bei dieser Ausgestaltung verlaufen die Seitenflächen der ersten Ausnehmungen und/oder zweiten Ausnehmungen schräg zu einer dem Trägersubstrat zugewandten ersten Hauptfläche der Halbleiterschichtenfolge.
Die ersten Ausnehmungen und/oder die zweiten Ausnehmungen können zum Beispiel eine trapezförmige Querschnittsfläche aufweisen. Im Fall einer trapezförmigen Querschnittsfläche verlaufen beispielsweise die parallelen Grundflächen des Trapezes parallel zur Hauptebene der Halbleiterschichtenfolge und die nicht parallelen Seitenflächen des Trapezes bilden die Seitenflächen der Ausnehmungen aus. Dabei ist die kleinere Grundfläche des Trapezes von dem Trägersubstrat abgewandt. Die ersten Ausnehmungen und/oder die zweiten Ausnehmungen können insbesondere die Form eines Prismas aufweisen.
Gemäß einer Ausführungsform der Erfindung weisen die ersten Ausnehmungen eine größere Breite als die zweiten Ausnehmungen auf, wobei die zweiten Ausnehmungen vom Trägersubstrat aus gesehen jeweils in vertikaler Richtung einer ersten Ausnehmung nachfolgen. In diesem Fall sind die zweiten Ausnehmungen vorteilhaft in lateraler Richtung zu den ersten Ausnehmungen zentriert angeordnet. Da die zweiten Ausnehmungen eine geringere Breite als die ersten Ausnehmungen aufweisen, ist seitlich neben den zweiten Ausnehmungen bei dieser Ausgestaltung eine Stufe in dem ersten Halbleiterbereich ausgebildet, wobei in dem stufenförmigen Bereich die Dicke des ersten Halbleiterbereichs reduziert ist. In diesem Bereich ist der Stromfluss durch die aktive Schicht aufgrund der durch die geringere Dicke des ersten Halbleiterbereichs verminderten Stromaufweitung vermindert. Auf diese Weise werden nicht-strahlende Rekombinationen in diesem Bereich vorteilhaft vermindert.
Bei dieser Ausführungsform weisen die ersten Ausnehmungen vorzugsweise eine Breite zwischen 20 µm und 50 µm auf. Die zweiten Ausnehmungen weisen vorzugsweise eine Breite zwischen 2 µm und 20 µm auf. Unter der Breite der ersten und zweiten Ausnehmungen ist hier im Folgenden jeweils die Breite der Ausnehmungen an der breitesten Stelle zu verstehen, falls die Ausnehmungen einen in vertikaler Richtung nicht konstanten Querschnitt aufweisen.
Bevorzugt ist eine Breite der ersten Ausnehmungen um mindestens 10 µm größer als eine Breite der zweiten Ausnehmungen. In diesem Fall ist bevorzugt auf beiden Seiten der zweiten Ausnehmungen jeweils eine mindestens 5 µm, vorzugsweise zwischen 5 µm und 25 µm breite Stufe in dem ersten Halbleiterbereich ausgebildet, wobei eine Dicke des ersten Halbleiterbereichs in dem Bereich der Stufe um die Tiefe der ersten Ausnehmung vermindert ist.
Bei einer weiteren Ausführungsform sind die zweiten Ausnehmungen in lateraler Richtung zentriert zwischen zwei ersten Ausnehmungen angeordnet, ohne unmittelbar an die ersten Ausnehmungen anzugrenzen. Bei dieser Ausgestaltung weisen die ersten Ausnehmungen beispielsweise in lateraler Richtung einen Abstand von mindestens 20 µm und höchstens 50 µm voneinander auf. Die bevorzugt im Zentrum zwischen den ersten Ausnehmungen angeordneten zweiten Ausnehmungen weisen bevorzugt eine Breite zwischen 2 µm und 20 µm auf.
Bei dem Verfahren zur Herstellung des optoelektronischen Halbleiterchips wird gemäß einer Ausführungsform die Halbleiterschichtenfolge auf ein Aufwachssubstrat aufgebracht, wobei die Halbleiterschichtenfolge einen ersten Halbleiterbereich eines ersten Leitungstyps, einen zweiten Halbleiterbereich eines zweiten Leitungstyps und eine zwischen dem ersten Halbleiterbereich zweiten Halbleiterbereich angeordnete aktive Schicht aufweist, und wobei der zweite Halbleiterbereich dem Aufwachsubstrat zugewandt ist.
In einem weiteren Verfahrensschritt werden erste Ausnehmungen in dem ersten Halbleiterbereich mittels eines ersten Ätzprozesses erzeugt, wobei die ersten Ausnehmungen die aktive Schicht nicht durchtrennen. In einem nachfolgenden weiteren Verfahrensschritt werden zweite Ausnehmungen, welche die aktive Schicht durchtrennen, mittels eines zweiten Ätzprozesses ausgebildet. Die zweiten Ausnehmungen werden derart hergestellt, dass sie an eine erste Ausnehmung angrenzen oder zwischen zwei ersten Ausnehmungen angeordnet sind. Bei den Ätzprozessen zur Herstellung der ersten Ausnehmungen und der zweiten Ausnehmungen können jeweils Maskenschichten eingesetzt werden, um die nicht zu ätzenden Bereiche der Halbleiterschichtenfolge abzudecken.
Bei einer Ausgestaltung des Verfahrens wird die Halbleiterschichtenfolge in einem weiteren Verfahrensschritt mit einem Trägersubstrat verbunden, so dass die Ausnehmungen an der dem Trägersubstrat abgewandten Seite der Halbleiterschichtenfolge angeordnet sind. Das Verbinden der Halbleiterschichtenfolge mit dem Trägersubstrat erfolgt zum Beispiel mittels einer Verbindungsschicht, beispielsweise einer Lotschicht. Es ist möglich, dass zwischen dem Trägersubstrat und der Halbleiterschichtenfolge weitere Schichten angeordnet werden, beispielsweise eine Spiegelschicht, eine elektrische Kontaktschicht oder eine oder mehrere weitere Funktionsschichten wie beispielsweise Haft-, Benetzungs- oder Barriereschichten.
Gemäß einer Ausführungsform des Verfahrens wird in einem weiteren Schritt das Aufwachssubstrat von der Halbleiterschichtenfolge abgelöst. Hierzu können an sich bekannte Verfahren zum Abtrennen des Aufwachssubstrats wie beispielsweise ein Laser-Lift-Off-Verfahren eingesetzt werden.
Bei einer Variante des Verfahrens werden die zweiten Ausnehmungen bei dem zweiten Ätzprozess jeweils im Zentrum einer ersten Ausnehmung erzeugt, wobei die ersten Ausnehmungen breiter als die zweiten Ausnehmungen sind. Auf diese Weise wird erreicht, dass eine durch die erste Ausnehmung in der Halbleiterschichtenfolge ausgebildete Vertiefung durch die zweite Ausnehmung in einem zentralen Bereich zusätzlich vertieft wird. Der Bereich der ersten Ausnehmung, der bei dem zweiten Ätzprozess nicht zusätzlich geätzt werden soll, wird vor der Durchführung des zweiten Ätzprozesses vorzugsweise von einer Maskenschicht abgedeckt.
Bei einer weiteren Variante des Verfahrens werden die zweiten Ausnehmungen jeweils im Zentrum zwischen zwei ersten Ausnehmungen erzeugt. In diesem Fall ist es möglich, dass bei dem ersten Ätzprozess an der Stelle der später erzeugten zweiten Ausnehmung eine erste Ausnehmung erzeugt wird, die zwischen zwei weiteren ersten Ausnehmungen angeordnet ist und sich nicht durch die aktive Schicht hindurch erstreckt. Bei dem zweiten Ätzprozess wird zum Beispiel eine zwischen zwei weiteren ersten Ausnehmungen angeordnete erste Ausnehmung derart weiter vertieft, dass sie sich durch die aktive Schicht hindurch erstreckt. Die ersten Ausnehmungen, die der auf diese Weise erzeugten zweiten Ausnehmung benachbart sind, weisen vorzugsweise in lateraler Richtung einen Abstand von nicht mehr als 25 µm von der zweiten Ausnehmung auf.
Weitere vorteilhafte Ausgestaltungen des Verfahrens ergeben sich aus der vorherigen Beschreibung des optoelektronischen Halbleiterchips und umgekehrt.
Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen im Zusammenhang mit den 1 bis 4 näher erläutert.
Es zeigen:
1 eine schematische Darstellung eines Querschnitts durch einen optoelektronischen Halbleiterchip gemäß einem ersten Ausführungsbeispiel,
2A bis 2E eine schematische Darstellung eines Verfahrens zur Herstellung des optoelektronischen Halbleiterchips gemäß dem ersten Ausführungsbeispiel anhand von Zwischenschritten,
3 eine schematische Darstellung eines Querschnitts durch einen optoelektronischen Halbleiterchip gemäß einem zweiten Ausführungsbeispiel, und
4A bis 4D eine schematische Darstellung eines Verfahrens zur Herstellung des optoelektronischen Halbleiterchips gemäß dem zweiten Ausführungsbeispiel anhand von Zwischenschritten.
Gleiche oder gleich wirkende Bestandteile sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
Der in 1 schematisch im Querschnitt dargestellte optoelektronische Halbleiterchip 1 enthält eine Halbleiterschichtenfolge 2, die einen ersten Halbleiterbereich 5 eines ersten Leitungstyps und einen zweiten Halbleiterbereich 3 eines zweiten Leitungstyps aufweist. Vorzugsweise ist der erste Halbleiterbereich 5 ein p-Typ-Halbleiterbereich und der zweite Halbleiterbereich 3 ein n-Typ-Halbleiterbereich. Zwischen dem ersten Halbleiterbereich 5 und dem zweiten Halbleiterbereich 3 ist eine aktive Schicht 4 angeordnet.
Die aktive Schicht 4 des optoelektronischen Halbleiterchips 1 ist vorzugsweise eine zur Emission von Strahlung geeignete aktive Schicht. Die aktive Schicht 4 ist zum Beispiel als pn-Übergang, als Doppelheterostruktur, als Einfach-Quantentopfstruktur oder vorzugsweise Mehrfach-Quantentopfstruktur ausgebildet.
Die Halbleiterschichtenfolge 2 des Halbleiterchips 1 basiert vorzugsweise auf einem III-V-Verbindungshalbleitermaterial, insbesondere auf einem Arsenid- oder Phosphid-Verbindungshalbleitermaterial. Beispielsweise kann die Halbleiterschichtenfolge 2 In_xAl_yGa_1-x-yP oder In_xAl_yGa_1-x-yAs, jeweils mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1, enthalten. Dabei muss das III-V-Verbindungshalbleitermaterial nicht zwingend eine mathematisch exakte Zusammensetzung nach einer der obigen Formeln aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhalten obige Formeln jedoch nur die wesentlichen Bestandteile des Kristallgitters, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Der optoelektronische Halbleiterchip 1 weist ein Trägersubstrat 10 auf, das vorzugsweise nicht gleich dem Aufwachssubstrat der Halbleiterschichtenfolge 2 ist und beispielsweise mittels einer Verbindungsschicht 9, bei der es sich insbesondere um eine Lotschicht aus einem Metall oder einer Metalllegierung handeln kann, mit dem Halbleiterchip 1 verbunden ist. Vorzugsweise ist das Trägersubstrat 10 elektrisch leitfähig und dient auch zur elektrischen Kontaktierung des ersten Halbleiterbereichs 5. Das Trägersubstrat 10 weist vorzugsweise Silizium, Nickel, Kupfer oder Molybdän auf. Eine erste elektrische Anschlussschicht 16 kann zum Beispiel an einer Rückseite des Trägersubstrats 10 angeordnet sein.
Die elektrische Kontaktierung des zweiten Halbleiterbereichs 3 erfolgt zum Beispiel mittels einer zweiten elektrischen Anschlussschicht 15, die zum Beispiel als Bondpad ausgebildet sein kann. Die zweite Anschlussschicht 15 kann an einer zweiten Hauptfläche 13 der Halbleiterschichtenfolge 2, welche die Strahlungsaustrittsfläche des Halbleiterchips 1 ausbildet, angeordnet sein. Die Strahlungsaustrittsfläche 13 weist vorzugsweise eine Aufrauhung oder eine Auskoppelstruktur auf, um die Strahlungsauskopplung aus der Halbleiterschichtenfolge 2 zu verbessern.
Zur weiteren Verbesserung der Strahlungsauskopplung aus der Halbleiterschichtenfolge 2 sind bei dem Ausführungsbeispiel Ausnehmungen 11, 12 in der Halbleiterschichtenfolge 2 ausgebildet. Bei dem hier dargestellten Ausführungsbeispiel sind die Ausnehmungen 11, 12 zusammengesetzt aus ersten Ausnehmungen 11 und zweiten Ausnehmungen 12. Die ersten Ausnehmungen 11 erstrecken sich ausgehend von einer der Strahlungsaustrittsfläche 13 gegenüberliegenden ersten Hauptfläche 14 der Halbleiterschichtenfolge 2 in den ersten Halbleiterbereich 5 hinein, wobei sie aber nicht bis zur aktiven Schicht 4 reichen und die aktive Schicht 4 insbesondere nicht durchtrennen.
Die zweiten Ausnehmungen 12 grenzen in vertikaler Richtung unmittelbar an die ersten Ausnehmungen 11 an und erstrecken sich ausgehend von einer der aktiven Schicht 4 zugewandten Grenzfläche der ersten Ausnehmungen 11 derart weiter in die Halbleiterschichtenfolge 2 hinein, dass sie die aktive Schicht 4 durchtrennen und bis in den zweiten Halbleiterbereich 3 hineinreichen.
Die der Halbleiterschichtenfolge 2 zugewandten Grenzflächen 11A der ersten Ausnehmungen 11 und Grenzflächen 12A der zweiten Ausnehmungen 12 reflektieren zumindest einen Teil der von der aktiven Schicht 4 emittierten Strahlung derart, dass die Strahlung unter einem Winkel, der kleiner ist als der Grenzwinkel der Totalreflexion, auf die Strahlungsaustrittsfläche 13 auftrifft. Hierbei ist es insbesondere vorteilhaft, wenn die Seitenflächen 11A, 12A der Ausnehmungen 11, 12 schräg zu den Hauptflächen 13, 14 der Halbleiterschichtenfolge 2 verlaufen. Die schrägen Seitenflächen 11A, 12A können mit der dem Trägersubstrat 10 zugewandten ersten Hauptfläche 14 der Halbleiterschichtenfolge 2 zum Beispiel einen Winkel zwischen einschließlich 30° und 60° einschließen. Durch die Reflexion der emittierten Strahlung an den Grenzflächen der Ausnehmungen 11, 12 wird insbesondere eine mehrfache Totalreflexion von Strahlung an den zueinander parallelen Hauptflächen 13, 14 der Halbleiterschichtenfolge 2 vermindert.
Die ersten Ausnehmungen 11 und zweiten Ausnehmungen 12 weisen jeweils eine Querschnittsfläche auf, die sich in einer von der ersten Hauptfläche 14 zur zweiten Hauptfläche 13 zeigenden Richtung verkleinert. Bei dem hier gezeigten Ausführungsbeispiel weisen die Querschnittsflächen der Ausnehmungen 11, 12 jeweils die Form eines Trapezes auf. Insbesondere sind die Ausnehmungen als Prismen mit trapezförmigem Querschnitt ausgebildet. Die prismenförmigen Ausnehmungen 11, 12 sind jeweils derart orientiert, dass die längere Hauptseite der Trapeze der ersten Hauptfläche 14 und die kürzere Hauptseite der Trapeze der zweiten Hauptfläche 13 zugewandt ist.
Die ersten Ausnehmungen 11 weisen eine größere Breite auf als die zweiten Ausnehmungen 12. Vorzugsweise beträgt die Breite der ersten Ausnehmungen 11 an der breitesten Stelle zwischen 20 µm und 50 µm und die Breite der zweiten Ausnehmungen 12 an der breitesten Stelle zwischen 2 µm und 20 µm. Die Breite der ersten Ausnehmungen 11 ist vorzugsweise um mindestens 10 µm, vorzugsweise um etwa 10 µm bis 50 µm größer als die Breite der zweiten Ausnehmungen 12. In lateraler Richtung sind die zweiten Ausnehmungen 12 vorzugsweise zentriert zu den ersten Ausnehmungen 11 angeordnet. An der Grenze zwischen den ersten Ausnehmungen 11 und den zweiten Ausnehmungen 12 ist auf diese Weise jeweils eine Stufe ausgebildet, die durch den nicht an die zweite Ausnehmung 12 angrenzenden Teil der ersten Ausnehmung 11 gebildet wird und zum Beispiel etwa 5 µm bis 25 µm breit sein kann. Im Bereich dieser Stufe ist die Dicke des ersten Halbleiterbereichs 5 um die Tiefe der ersten Ausnehmung 11 vermindert. Die Tiefe der ersten Ausnehmungen 11 beträgt vorzugsweise zwischen 0,1 µm und 10 µm, bevorzugt zwischen 0,25 µm und 2,5 µm.
Dadurch, dass die Dicke des ersten Halbleiterbereichs 5 in den beidseitig an die zweiten Ausnehmungen 12 angrenzenden stufenförmigen Bereichen vermindert ist, wird der Stromfluss durch die an die zweiten Ausnehmungen 12 angrenzenden Bereiche der aktiven Schicht 4 vermindert. Auf diese Weise werden vorteilhaft nicht-strahlende Rekombinationen von Ladungsträgern, die aufgrund von Störungen des Halbleiterkristalls im Bereich der durchtrennten aktiven Schicht 4 auftreten können, vermindert.
Die an die Ausnehmungen 11, 12 angrenzenden Flächen der Halbleiterschichtenfolge 2 sind vorzugsweise von einer elektrisch isolierenden Schicht 6 bedeckt, wobei die elektrisch isolierende Schicht 6 zum Beispiel eine Siliziumoxidschicht oder eine Siliziumnitridschicht sein kann. Die elektrisch isolierende Schicht 6 ist vorzugsweise für die emittierte Strahlung transparent.
Weiterhin sind die mit der elektrisch isolierenden Schicht 6 bedeckten Flächen der Ausnehmungen 11, 12 sowie die dem Trägersubstrat 10 zugewandte erste Hauptfläche 14 der Halbleiterschichtenfolge 2 mit vorzugsweise mit einer Spiegelschicht 7 bedeckt. Durch die Spiegelschicht 7 wird vorteilhaft Strahlung, welche in Richtung des Trägersubstrats 10 emittiert wird, zur Strahlungsaustrittsfläche 13 reflektiert. Die Spiegelschicht 7 ist vorzugsweise eine reflektierende Metallschicht, die insbesondere Gold, Aluminium oder Silber aufweisen kann. Die Spiegelschicht 7 kann zusätzlich zu ihrer Funktion als Reflektor als elektrische Kontaktschicht an der ersten Hauptfläche 14 der Halbleiterschichtenfolge 2 fungieren. Die elektrisch isolierende Schicht 6 verhindert in diesem Fall einen Kurzschluss der Halbleiterschichtenfolge 2 durch die elektrisch leitende Spiegelschicht 7 an den Seitenflächen 12A der zweiten Ausnehungen 12.
Ein Ausführungsbeispiel eines Verfahrens zur Herstellung des Halbleiterchips 1 der 1 wird im Folgenden anhand der 2A bis 2E erläutert.
Bei dem in 2A dargestellten Zwischenschritt des Verfahrens ist die Halbleiterschichtenfolge 2, die den ersten Halbleiterbereich 5, die aktive Schicht 4 und den zweiten Halbleiterbereich 3 umfasst, auf ein Aufwachssubstrat 8 aufgewachsen worden. Das Aufwachsen erfolgt vorzugsweise epitaktisch, beispielsweise mittels MOVPE. Die Halbleiterschichtenfolge 2 kann beispielsweise Phosphid- oder Arsenid-Verbindungshalbleitermaterialien enthalten. Der erste Halbleiterbereich 5 ist vorzugsweise ein p-Typ-Halbleiterbereich und der zweite Halbleiterbereich 3 ist vorzugsweise ein n-Typ-Halbleiterbereich. Der n-Typ-Halbleiterbereich 3, der p-Typ-Halbleiterbereich 5 und die aktive Schicht 4 können jeweils eine oder mehrere Schichten enthalten. Insbesondere kann die aktive Schicht 4 als Mehrfach-Quantentopfschicht ausgeführt sein. Der n-Typ-Halbleiterbereich 3 kann beispielsweise eine oder mehrere n-dotierte Schichten und der p-Typ-Halbleiterbereich 5 eine oder mehrere p-dotierte Schichten enthalten.
Bei dem in 2B dargestellten Zwischenschritt sind ausgehend von der an den ersten Halbleiterbereich 5 angrenzenden ersten Hauptfläche 14 die ersten Ausnehmungen 11 mittels eines ersten Ätzprozesses erzeugt worden. Die ersten Ausnehmungen 11 weisen eine Breite b₁ zwischen 20 µm und 50 µm sowie eine Tiefe t₁ zwischen 0,1 µm und 10 µm auf. Durch eine geeignete Maskenschicht können beim Ätzen der ersten Ausnehmungen 11 schräge Seitenflächen 11A erzeugt werden, so dass die ersten Ausnehmungen 11 zum Beispiel eine trapezförmige Querschnittsfläche aufweisen.
Bei dem in 2C dargestellten weiteren Zwischenschritt sind mittels eines zweiten Ätzprozesses im Zentrum der zuvor hergestellten ersten Ausnehmungen 11 zweite Ausnehmungen 12 erzeugt worden, die sich im Gegensatz zu den ersten Ausnehmungen 11 durch die aktive Schicht 4 hindurch bis in den n-Typ-Halbleiterbereich 3 hinein erstrecken. Die zweiten Ausnehmungen 12 weisen vorzugsweise eine Breite b₂ zwischen 2 µm und 20 µm sowie eine Tiefe t₂ zwischen 0,1 m und 10 µm auf. Durch eine geeignete Maskenschicht können beim Ätzen der zweiten Ausnehmungen 12 schräge Seitenflächen 12A erzeugt werden, so dass die zweiten Ausnehmungen 12 zum Beispiel eine trapezförmige Querschnittsfläche aufweisen.
Bei dem in 2D dargestellten weiteren Zwischenschritt sind die Innenflächen der Ausnehmungen 11, 12 mit einer elektrisch isolierenden Schicht 6, beispielsweise einer Siliziumoxidschicht oder einer Siliziumnitridschicht, beschichtet worden. Weiterhin ist auf die elektrisch isolierende Schicht 6 sowie auf die neben den Ausnehmungen 11, 12 verbleibenden Bereiche der ersten Hauptfläche 14 der Halbleiterschichtenfolge 2 eine Spiegelschicht 7 aufgebracht worden. Die Spiegelschicht 7 ist eine reflektierende Metallschicht, welche an der ersten Hauptfläche 14 der Halbleiterschichtenfolge 2 den p-Typ-Halbleiterbereich 5 elektrisch kontaktiert. Die Spiegelschicht 7 weist insbesondere Gold, Silber oder Aluminium auf.
Bei dem in 2E dargestellten weiteren Zwischenschritt ist die Halbleiterschichtenfolge 2 mittels einer Verbindungsschicht 9, beispielsweise einer Lotschicht, mit einem Trägersubstrat 10 verbunden worden. Es ist möglich, dass zwischen dem Trägersubstrat 10 und der Verbindungsschicht 9, oder zwischen der Verbindungsschicht 9 und der Spiegelschicht 7 eine oder mehrere Zwischenschichten angeordnet sind, welche zum Beispiel als Haft-, Benetzungs- oder Diffusionsbarriereschicht fungieren.
Zur Fertigstellung des in 1 dargestellten optoelektronischen Halbleiterchips 1 wird nachfolgend das Aufwachssubstrat 8 an der dem Trägersubstrat 10 gegenüberliegenden zweiten Hauptfläche 13 der Halbleiterschichtenfolge 2 abgelöst, wobei die zweite Hauptfläche 13 im fertig gestellten Halbleiterchip als Strahlungsaustrittsfläche 13 fungiert. Weiterhin wird zum Beispiel eine elektrische Anschlussschicht 15 auf Teilbereiche der Strahlungsaustrittsfläche 13 und eine weitere elektrische Anschlussschicht 16 auf die Rückseite des Trägersubstrats 10 aufgebracht.
In 3 ist ein zweites Ausführungsbeispiel des optoelektronischen Halbleiterchips 1 dargestellt. Dieses Ausführungsbeispiel unterscheidet sich von dem in 1 dargestellten Ausführungsbeispiel in der Art, wie die Ausnehmungen 11, 12 in der Halbleiterschichtenfolge 2 ausgebildet sind. Bei dem hier dargestellten zweiten Ausführungsbeispiel grenzen die zweiten Ausnehmungen 12 nicht unmittelbar an die ersten Ausnehmungen 11 an. Vielmehr sind die zweiten Ausnehmungen 12, welche den ersten Halbleiterbereich 5 und die aktive Schicht 4 durchtrennen, zwischen zwei ersten Ausnehmungen 11 angeordnet, welche sich von der ersten Hauptfläche 14 der Halbleiterschichtenfolge 2 in den ersten Halbleiterbereich 5 hinein erstrecken, aber die aktive Schicht 4 nicht durchtrennen.
Die zweiten Ausnehmungen 12 sind lateraler Richtung gesehen auf beiden Seiten jeweils von einer ersten Ausnehmung 11 umgeben, wobei die zwei beidseits der zweiten Ausnehmung 12 angeordneten ersten Ausnehmungen 11 vorzugsweise einen Mitten-Abstand zwischen 20 µm und 50 µm aufweisen. Die Breite der ersten Ausnehmungen 11 und der zweiten Ausnehmungen 12 kann beispielsweise zwischen 2 µm und 20 µm betragen. Die ersten Ausnehmungen weisen vorteilhaft eine Tiefe zwischen 0,1 µm und 10 µm, bevorzugt zwischen 0,25 µm und 2,5 µm, auf. Die Tiefe der zweiten Ausnehmungen 12 ist derart gewählt, dass die zweiten Ausnehmungen 12 den ersten Halbleiterbereich 5 und die aktive Schicht 4 vollständig durchdringen, wobei der erste Halbleiterbereich 5 zum Beispiel eine Dicke zwischen etwa 2 µm bis 3 µm und die aktive Schicht 4 eine Dicke zwischen 100 nm und 1000 nm aufweisen kann.
Die ersten Ausnehmungen 11 und die zweiten Ausnehmungen 12 weisen jeweils eine trapezförmige Querschnittsfläche mit schrägen Seitenflächen 11A, 12A, auf. Insbesondere weisen die ersten Ausnehmungen 11 und die zweiten Ausnehmungen 12 jeweils die Form von Prismen mit trapezförmigem Querschnitt auf.
Wie bei dem ersten Ausführungsbeispiel sind die Innenseiten der Ausnehmungen 11, 12 jeweils von einer elektrisch isolierenden Schicht 6 bedeckt, die zum Beispiel eine Siliziumoxidschicht oder eine Siliziumnitridschicht sein kann. Auf die elektrisch isolierende Schicht 6 und auf Teilbereiche der dem Trägersubstrat 10 zugewandten ersten Hauptfläche 14 der Halbleiterschichtenfolge 2 ist eine Spiegelschicht 7 aufgebracht, welche an der ersten Hauptfläche 14 der Halbleiterschichtenfolge 2 gleichzeitig die Funktion einer elektrischen Kontaktschicht hat.
Die Bereiche der ersten Hauptfläche 14 der Halbleiterschichtenfolge 2, die zwischen einer zweiten Ausnehmung 12 und einer benachbarten ersten Ausnehmung 11 angeordnet sind, sind nicht elektrisch kontaktiert. Beispielsweise sind diese Bereiche nicht von der Spiegelschicht 7, welche als elektrische Kontaktschicht fungiert, bedeckt. Auf diese Weise wird erreicht, dass in die Bereiche der Halbleiterschichtenfolge 2, welche eine zweite Ausnehmung 12, die beiden benachbarten ersten Ausnehmungen 11 und die Zwischenräume zwischen der zweiten Ausnehmung 12 und den benachbarten ersten Ausnehmungen 11 umfassen, kein Strom injiziert wird.
Die Strominjektion erfolgt vielmehr nur in Bereichen der Halbleiterschichtenfolge 2, welche zwischen zwei ersten Ausnehmungen 11 angeordnet sind, zwischen denen keine zweite Ausnehmung 12 angeordnet ist. Durch die neben einer zweiten Ausnehmung 12 angeordneten ersten Ausnehmungen 11 wird die Dicke des ersten Halbleiterbereichs 5 in der Umgebung der zweiten Ausnehmung 12 vermindert, wodurch sich der Stromfluss durch die aktive Schicht 4 aufgrund der begrenzten Querleitfähigkeit des Halbleitermaterials in der Umgebung der zweiten Ausnehmungen 12 vermindert. Der verminderte Stromfluss durch die aktive Schicht 4 in der Umgebung der zweiten Ausnehmungen 12 hat den Vorteil, dass nicht-strahlende Rekombinationen von Ladungsträgern in diesem Bereich vermindert werden.
Weitere Vorteile und vorteilhafte Ausgestaltungen des optoelektronischen Halbleiterchips 1 des zweiten Ausführungsbeispiels entsprechend dem zuvor beschriebenen ersten Ausführungsbeispiel und werden deshalb nicht nochmals näher erläutert.
Ein Ausführungsbeispiel eines Verfahrens zur Herstellung des Halbleiterchips 1 der 3 wird im Folgenden anhand der 4A bis 4D erläutert.
Bei dem in 4A dargestellten Zwischenschritt des Verfahrens ist die Halbleiterschichtenfolge 2, die den ersten Halbleiterbereich 5, die aktive Schicht 4 und den zweiten Halbleiterbereich 3 umfasst, wie bei dem ersten Ausführungsbeispiel auf ein Aufwachssubstrat 8 aufgewachsen worden. Weiterhin sind die ersten Ausnehmungen 11 mittels eines ersten Ätzprozesses erzeugt worden. Die ersten Ausnehmungen 11 weisen zum Beispiel eine Breite zwischen 2 µm und 20 µm sowie eine Tiefe t₁ zwischen 0,1 µm und 10 µm auf. Durch eine geeignete Maskenschicht können beim Ätzen der ersten Ausnehmungen 11 schräge Seitenflächen 11A erzeugt werden, so dass die ersten Ausnehmungen 11 zum Beispiel eine trapezförmige Querschnittsfläche aufweisen. Die ersten Ausnehmungen 11 weisen bei diesem Ausführungsbeispiel vorzugsweise einen Mitten-Abstand d₁ zwischen 20 µm und 50 µm voneinander auf.
Bei dem in 4B dargestellten weiteren Zwischenschritt sind mittels eines zweiten Ätzprozesses mittig zwischen den zuvor hergestellten ersten Ausnehmungen 11 zweite Ausnehmungen 12 erzeugt worden, die sich im Gegensatz zu den ersten Ausnehmungen 11 durch die aktive Schicht 4 hindurch bis in den n-Typ-Halbleiterbereich 3 hinein erstrecken. Die zweiten Ausnehmungen 12 weisen vorzugsweise eine Breite zwischen 2 µm und 20 µm auf. Die zweiten Ausnehmungen sind tiefer als die ersten Ausnehmungen 11, so dass sie weiter in die Halbleiterschichtenfolge 2 hineinreichen und die aktive Schicht 4 durchtrennen. Die Tiefe der zweiten Ausnehmungen 12 kann zum Beispiel zwischen 0,1 m und 10 µm betragen. Durch eine geeignete Maskenschicht können beim Ätzen der zweiten Ausnehmungen 12 schräge Seitenflächen 12A erzeugt werden, so dass die zweiten Ausnehmungen 12 zum Beispiel eine trapezförmige Querschnittsfläche aufweisen.
Bei dem in 4C dargestellten weiteren Zwischenschritt sind die Innenflächen der Ausnehmungen 11, 12 mit einer elektrisch isolierenden Schicht 6, beispielsweise einer Siliziumoxidschicht oder einer Siliziumnitridschicht, beschichtet worden. Weiterhin ist auf die elektrisch isolierende Schicht 6 sowie auf Bereiche der ersten Hauptfläche 14 der Halbleiterschichtenfolge 2 eine Spiegelschicht 7 aufgebracht worden. Die Spiegelschicht 7 ist eine reflektierende Metallschicht, welche an der ersten Hauptfläche 14 der Halbleiterschichtenfolge 2 den p-Typ-Halbleiterbereich 5 elektrisch kontaktiert. Die Spiegelschicht 7 weist insbesondere Gold, Silber oder Aluminium auf. Die als elektrische Kontaktschicht fungierende Spiegelschicht 7 ist nur auf die Bereiche der ersten Hauptfläche 14 aufgebracht, welche zwischen zwei ersten Ausnehmungen 11 angeordnet sind, zwischen denen keine zweite Ausnehmung 12 angeordnet ist.
Bei dem in 4D dargestellten weiteren Zwischenschritt ist die Halbleiterschichtenfolge 2 mittels einer Verbindungsschicht 9, beispielsweise einer Lotschicht, mit einem Trägersubstrat 10 verbunden worden. Es ist möglich, dass zwischen dem Trägersubstrat 10 und der Verbindungsschicht 9, oder zwischen der Verbindungsschicht 9 und der Spiegelschicht 7 eine oder mehrere Zwischenschichten angeordnet sind, welche zum Beispiel als Haft-, Benetzungs- oder Diffusionsbarriereschicht fungieren.
Zur Fertigstellung des in 3 dargestellten optoelektronischen Halbleiterchips 1 wird nachfolgend das Aufwachssubstrat 8 an der dem Trägersubstrat 10 gegenüberliegenden Hauptfläche 13 der Halbleiterschichtenfolge 2 abgelöst. Weiterhin wird zum Beispiel eine elektrische Anschlussschicht 15 auf Teilbereiche der Strahlungsaustrittsfläche 13 und eine weitere elektrische Anschlussschicht 16 auf die Rückseite des Trägersubstrats 10 aufgebracht.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

WO 02/13281 A1 [0002]

Claims

Optoelektronischer Halbleiterchip (1) mit einer Halbleiterschichtenfolge (2) und einem Trägersubstrat (10), wobei – die Halbleiterschichtenfolge (2) einen ersten Halbleiterbereich (5) eines ersten Leitungstyps, einen zweiten Halbleiterbereich (3) eines zweiten Leitungstyps und eine zwischen dem ersten Halbleiterbereich (5) und dem zweiten Halbleiterbereich (3) angeordnete aktive Schicht (4) aufweist, wobei der erste Halbleiterbereich (5) dem Trägersubstrat (10) zugewandt ist, – die Halbleiterschichtenfolge (2) erste Ausnehmungen (11) aufweist, die in dem ersten Halbleiterbereich (5) ausgebildet sind und die aktive Schicht (4) nicht durchtrennen, – die Halbleiterschichtenfolge (2) zweite Ausnehmungen (12) aufweist, die zumindest teilweise den ersten Halbleiterbereich (5) und die aktive Schicht (4) durchtrennen, und – die zweiten Ausnehmungen (12) an eine erste Ausnehmung (11) angrenzen oder zwischen zwei ersten Ausnehmungen (11) angeordnet sind.
Optoelektronischer Halbleiterchip nach Anspruch 1, wobei die ersten Ausnehmungen (11) und/oder die zweiten Ausnehmungen (12) eine Tiefe zwischen 0,1 µm und 10 µm aufweisen.
Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die ersten Ausnehmungen (11) und/oder die zweiten Ausnehmungen (12) schräge Seitenflächen (11A, 12A) aufweisen.
Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die ersten Ausnehmungen (11) und/oder die zweiten Ausnehmungen (12) eine Querschnittsfläche aufweisen, die sich vom Trägersubstrat (10) her verkleinert.
Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die ersten Ausnehmungen (11) und/oder die zweiten Ausnehmungen (12) eine trapezförmige Querschnittsfläche aufweisen.
Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die ersten Ausnehmungen (11) und/oder die zweiten Ausnehmungen (12) die Form eines Prismas aufweisen.
Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die ersten Ausnehmungen (11) eine größere Breite als die zweiten Ausnehmungen (12) aufweisen, und die zweiten Ausnehmungen (12) vom Trägersubstrat (10) aus gesehen jeweils in vertikaler Richtung an eine erste Ausnehmung (11) angrenzen.
Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die ersten Ausnehmungen (11) eine Breite zwischen 20 µm und 50 µm und die zweiten Ausnehmungen (12) eine Breite zwischen 2 µm und 20 µm aufweisen.
Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die Breite der ersten Ausnehmungen (11) um mindestens 10 µm größer ist als eine Breite der zweiten Ausnehmungen (12).
Optoelektronischer Halbleiterchip nach einem der Ansprüche 1 bis 6, wobei die zweiten Ausnehmungen (12) nicht an die ersten Ausnehmungen angrenzen und in lateraler Richtung zentriert zwischen zwei ersten Ausnehmungen (11) angeordnet sind.
Optoelektronischer Halbleiterchip nach Anspruch 10, wobei die ersten Ausnehmungen (11) einen lateralen Abstand von mindestens 20 µm und höchstens 50 µm aufweisen, und die zweiten Ausnehmungen (12) eine Breite zwischen 2 µm und 20 µm aufweisen.
Verfahren zur Herstellung eines optoelektronischen Halbleiterchips, umfassend die Schritte: – Aufbringen einer Halbleiterschichtenfolge (2) auf ein Aufwachssubstrat (8), wobei die Halbleiterschichtenfolge (2) einen ersten Halbleiterbereich (5) eines ersten Leitungstyps, einen zweiten Halbleiterbereich (3) eines zweiten Leitungstyps und eine zwischen dem ersten Halbleiterbereich (5) und dem zweiten Halbleiterbereich (3) angeordnete aktive Schicht (4) aufweist, wobei der zweite Halbleiterbereich (3) dem Aufwachsubstrat (8) zugewandt ist, – Ausbildung von ersten Ausnehmungen (11) in dem ersten Halbleiterbereich (5) mittels eines ersten Ätzprozesses, wobei die ersten Ausnehmungen (11) die aktive Schicht (4) nicht durchtrennen, – Ausbildung von zweiten Ausnehmungen (12), welche die aktive Schicht (4) durchtrennen, mittels eines zweiten Ätzprozesses, wobei die zweiten Ausnehmungen (12) an eine erste Ausnehmung (11) angrenzen oder zwischen zwei ersten Ausnehmungen (11) angeordnet sind, – Verbinden der Halbleiterschichtenfolge (2) mit einem Trägersubstrat (10), so dass die Ausnehmungen (11, 12) dem Trägersubstrat (10) zugewandt sind, und – Ablösen des Aufwachssubstrats (8).
Verfahren nach Anspruch 12, wobei die zweiten Ausnehmungen (12) bei dem zweiten Ätzprozess jeweils im Zentrum einer ersten Ausnehmung (11) erzeugt werden, und wobei die ersten Ausnehmungen (11) breiter als die zweiten Ausnehmungen (12) sind.
Verfahren nach Anspruch 12, wobei bei dem zweiten Ätzprozess die zweiten Ausnehmungen (12) jeweils im Zentrum zwischen zwei ersten Ausnehmungen (11) erzeugt werden.
Verfahren nach Anspruch 14, wobei die einer zweiten Ausnehmung (12) benachbarten ersten Ausnehmungen (11) in lateraler Richtung nicht mehr als 25 µm von der zweiten Ausnehmung (12) beabstandet sind.