DE102009051387A1

DE102009051387A1 - Power Management für Mehrprozessorkerne

Info

Publication number: DE102009051387A1
Application number: DE102009051387A
Authority: DE
Inventors: Lev Finkelstein; Efraim Rotem; Aviad Santa Clara Cohen; Ronny Ronen; Doron Rajwan
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2008-10-31
Filing date: 2009-10-30
Publication date: 2010-09-30
Also published as: US20100115304A1; US20130219196A1; CN103440028A; CN101923383B; TWI430079B; TW201022923A; CN101923383A; CN103440028B; US8402290B2

Abstract

Es werden Verfahren und eine Vorrichtung betreffend Power Management für Mehrprozessorkerne beschrieben. Bei einer Ausführungsform können eine oder mehrere Techniken lokal verwendet werden (z.B. auf einer Pro-Kern-Basis), um den Energieverbrauch in einem Prozessor zu regeln. Bei einer anderen Ausführungsform kann Energie auf verschiedene Powerplanes eines Prozessors verteilt werden, basierend auf energiebezogenen Berücksichtigungen. Andere Ausführungsformen werden ebenfalls offenbart und beansprucht.

Description

TECHNISCHES GEBIET
Die vorliegende Offenbarung betrifft im Allgemeinen das Gebiet der Elektronik. Spezieller betrifft eine erfindungsgemäße Ausführungsform das Power Management für Mehrprozessorkerne.
HINTERGRUND
Da die Technologie zur Herstellung von integrierten Schaltungen (Integrated Circuit, IC) besser wird, sind Hersteller in der Lage, zusätzliche Funktionalität auf einen einzelnen Siliziumträger zu integrieren. Die Anzahl an Komponenten auf einem einzelnen IC-Chip steigt jedoch in denn Maße, wie die Anzahl dieser Funktionalitäten steigt. Zusätzliche Komponenten fügen zusätzliche Signalumschaltung hinzu, die wiederum mehr Wärme erzeugt. Die zusätzliche Wärme kann einen IC-Chip beispielsweise durch thermische Ausdehnung beschädigen. Die zusätzliche Wärme kann auch Verwendungsorte und/oder Applikationen eines EDV Geräts einschränken, das solche Chips beinhaltet. Ein tragbares EDV-Gerät kann beispielsweise einzig auf Batterieleistung angewiesen sein. Somit wird in dem Maße, wie zusätzliche Funktionalität in tragbare EDV Geräte integriert wird, der Bedarf, den Energieverbrauch zu verringern, zunehmend wichtiger, beispielsweise die Batterieleistung länger aufrechtzuerhalten. Nicht tragbare Computersysteme werden ebenfalls mit Problemen bezüglich Kühlung und Energieerzeugung konfrontiert, da ihre IC-Komponenten mehr Energie verbrauchen und mehr Wärme erzeugen.
Um Schäden aufgrund von thermalen Ausnahmesituationen zu begrenzen, kann ein Ansatz dynamische Spannungsskalierung (Dynamic Voltage Scaling, DVS) verwenden. Wenn beispielsweise die Temperatur einen bestimmten Grenzwert überschreitet, werden die Frequenz und die Spannung auf ein bestimmtes Niveau gesenkt, und dann auf ein anderes Niveau (nicht notwendigerweise das Originale) angehoben. Bei Mehrkernprozessor-Designs würde solch ein Ansatz jedoch die Leistung verringern, da alle Kerne benachteiligt sein können, egal ob sie eine thermale Ausnahmesituation hervorrufen oder nicht. Ein weiterer Ansatz kann Frequenzdrosselung verwenden (was lediglich eine Projektion von DVS auf einen Frequenzbereich sein kann). Die Einbuße für solch einen Ansatz kann jedoch linear bezüglich der Verringerung der Leistung sein. Die Einbuße von DVS-Techniken kann beispielsweise teilweise geringer sein, da eine Frequenzverringerung um einen Faktor x mit einer Verringerung der Spannung um denselben Faktor einhergeht, und die Leistung folglich um einen Faktor x³ verringert ist.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die ausführliche Beschreibung erfolgt unter Bezugnahme auf die beigefügten Figuren. In den Figuren bezeichnet/bezeichnen die ganz linke(n) Ziffer(n) einer Bezugsnummer die Figur, in der die Bezugsnummer zum ersten Mal auftaucht. Die Verwendung der gleichen Bezugsnummern in verschiedenen Figuren kennzeichnet ähnliche oder identische Elemente.
1, 6 und 7 zeigen Blockdiagramme von Ausführungsformen von Computersystemen, die zur Implementierung verschiedener hier erörterter Ausführungsformen verwendet werden können.
2 und 4 zeigen Graphen gemäß einiger Ausführungsformen.
3 und 5 zeigen Ablaufdiagramme von Verfahren gemäß einiger Ausführungsformen.
AUSFÜHRLICHE BESCHREIBUNG
In der folgenden Beschreibung werden zahlreiche spezielle Details angeführt, um ein gründliches Verständnis verschiedener Ausführungsformen bereitzustellen. Verschiedene erfindungsgemäße Ausführungsformen können jedoch ohne diese spezifischen Details umgesetzt werden. In anderen Fällen wurden wohlbekannte Verfahren, Verfahrensweisen, Komponenten und Schaltungen nicht im Detail beschrieben, um die jeweiligen erfindungsgemäßen Ausführungsformen nicht in den Hintergrund rücken zu lassen. Ferner können verschiedene Aspekte von erfindungsgemäßen Ausführungsformen unter Verwendung verschiedener Mittel ausgeführt werden, wie beispielsweise integrierte Halbleiterschaltungen („Hardware”), computerlesbare Befehle, die in einem oder mehreren Programmen organisiert sind („Software”), oder irgendeine Kombination von Hardware und Software. Zum Zwecke dieser Offenbarung soll ein Verweis auf „Logik” entweder Hardware, Software oder irgendeine Kombination davon bedeuten.
Einige der hier erörterten Ausführungsformen können ein effizientes Power Management für Mehrprozessorkerne bereitstellen. Wie vorstehend erörtert, kann die Tatsache, dass man auf DVS angewiesen ist, die Leistung verringern, da alle Kerne benachteiligt sein können, egal ob sie eine thermale Ausnahmesituation hervorrufen oder nicht. Bei einer Ausführungsform können, in Antwort auf die Erkennung eines thermalen Events (z. B. Erkennung zu hoher Temperatur an einem oder mehreren der Kerne), eine oder mehrere Drosselungstechniken lokal (z. B. auf einer Pro-Kern-Basis) für einen oder mehrere Prozessorkerne (z. B. in einem Mehrkernprozessor) verwendet werden, die sich beispielsweise eine einzige Powerplane teilen. Bei Designs mit Mehrfach-Powerplanes kann die Leistung auch auf verschiedene Powerplanes unter energiebezogenen Festlegungen in Übereinstimmung mit einer Ausführungsform verteilt werden. Außerdem können einige Ausführungsformen in Computersystemen angewendet werden, die einen oder mehrere Prozessoren (z. B. mit einem oder mehreren Prozessorkernen) enthalten, wie beispielsweise diejenigen, die mit Bezug auf 1–7 erörtert werden.
Spezieller zeigt 1 ein Blockdiagramm eines Computersystems 100 gemäß einer erfindungsgemäßen Ausführungsform. Das System 100 kann einen oder mehrere Prozessoren 102-1 bis 102-N beinhalten (hier im Allgemeinen als „Prozessoren 102” oder „Prozessor 102” bezeichnet). Die Prozessoren 102 können über eine Kopplungsstruktur oder einen Bus 104 kommunizieren. Jeder Prozessor kann verschiedene Komponenten beinhalten, von denen einige der Klarheit wegen nur mit Bezug auf Prozessor 102-1 erörtert werden. Demnach kann jeder der verbleibenden Prozessoren 102-2 bis 102-N die gleichen oder ähnliche Komponenten beinhalten, wie mit Bezug auf den Prozessor 102-1 erörtert.
Bei einer Ausführungsform kann der Prozessor 102-1 einen oder mehrere Prozessorkerne 106-1 bis 106-M (hier als „Kerne 106” oder „Kern 106” bezeichnet), einen Cache 108 und/oder einen Router 110 beinhalten. Die Prozessorkerne 106 können auf einem einzelnen integrierten Schaltungs-(IC)-Chip implementiert sein. Außerdem kann der Chip einen oder mehrere gemeinsam genutzte und/oder private Caches (wie beispielsweise Cache 108), Busse oder Kopplungsstrukturen (wie beispielsweise ein Bus oder eine Kopplungsstruktur 112), Grafik- und/oder Memory-Controller (wie beispielsweise diejenigen, die mit Bezug auf 6–7 erörtert werden) oder andere Komponenten beinhalten.
Bei einer Ausführungsform kann der Router 110 dazu verwendet werden, zwischen verschiedenen Komponenten des Prozessors 102-1 und/oder System 100 zu kommunizieren. Außerdem kann der Prozessor 102-1 mehr als einen Router 110 beinhalten. Außerdem kann die Menge an Routern 110 miteinander kommunizieren, um ein Datenrouting zwischen verschiedenen Komponenten innerhalb oder außerhalb des Prozessors 102-1 zu ermöglichen.
Der Cache 108 kann Daten speichern (z. B. einschließlich Befehlen), die von einer oder mehreren Komponenten des Prozessors 102-1, wie beispielsweise den Kernen 106, verwendet werden. Der Cache 108 kann beispielsweise Daten, die in einem Speicher 114 gespeichert sind, lokal in den Cache-Speicher aufnehmen, damit die Komponenten des Prozessors 102 schneller darauf zugreifen können (z. B. schnellerer Zugriff durch die Kerne 106). Wie in 1 gezeigt, kann der Speicher 114 mit den Prozessoren 102 über die Kopplungsstruktur 104 kommunizieren. Bei einer Ausführungsform kann der Cache 108 (der gemeinsam genutzt sein kann) ein Mid-Level Cache (MLC), ein Last Level Cache (LLC) etc. sein. Ebenso kann jeder der Kerne 106 einen Level 1-(L1)-Cache (116-1) (hier im Allgemeinen als „L1-Cache 116” bezeichnet) oder andere Cache-Level wie beispielsweise einen Level 2- (L2)-Cache beinhalten. Außerdem können verschiedene Komponenten des Prozessors 102-1 direkt mit dem Cache 108 über einen Bus (z. B. den Bus 112) und/oder einen Memory-Controller oder Hub kommunizieren.
Das System 100 kann auch eine Stromquelle 120 (z. B. eine Gleichstrom-(DC)-Stromquelle oder eine Wechselstrom-(AC)-Stromquelle) beinhalten, um einer oder mehreren Komponenten des Systems 100 Energie bereitzustellen. Bei einigen Ausführungsformen kann die Stromquelle 120 eine oder mehrere Batteriepackungen beinhalten. Die Stromquelle 120 kann durch einen Spannungsregler (Voltage Regulator, VR) 130 an Komponenten von System 100 gekoppelt sein. Außerdem, auch wenn 1 eine Stromquelle 120 und einen Spannungsregler 130 zeigt, können zusätzliche Stromquellen und/oder Spannungsregler verwendet werden. Beispielsweise kann jeder der Prozessoren 102 (einen) entsprechende(n) Spannungsregler und/oder Stromquelle(n) aufweisen. Der/die Spannungsregler 130 können auch an eine einzelne Powerplane 135 (die z. B. alle Kerne 106 mit Strom versorgt) oder an Mehrfach-Powerplanes 135 (wo z. B. jede Powerplane einen anderen Kern oder eine andere Gruppe an Kernen mit Strom versorgen kann), gekoppelt sein.
Während 1 zusätzlich die Stromquelle 120 und den Spannungsregler 130 als getrennte Komponenten zeigt, können die Stromquelle 120 und der Spannungsregler 130 in andere Komponenten von System 100 eingebracht sein. Beispielsweise kann der gesamte oder Teile des VR 130 in die Stromquelle 120 und/oder Prozessor 102 eingebracht sein.
Wie in 1 gezeigt, kann der Prozessor 102 weiter eine Power Management Logik 140 beinhalten, um die Stromversorgung der Komponenten des Prozessors 102 (z. B. Kerne 106) zu steuern. Logik 140 kann auf eines oder mehrere der hier erörterten Speichergeräte Zugriff haben, um Informationen zu speichern, die Operationen von Logik 140 betreffen, wie beispielsweise Informationen, die, wie hier erörtert, mit verschiedenen Komponenten von System 100 kommuniziert werden. Wie gezeigt kann Logik 140 an den VR 130 und/oder andere Komponenten von System 100 (wie beispielsweise die Kerne 106) gekoppelt sein. Die Logik 140 kann beispielsweise gekoppelt sein, um Informationen (z. B. in Form von einem oder mehreren Bits oder Signalen) zu empfangen, um den Zustand von einem oder mehreren Sensoren 150 anzugeben (wobei der/die Sensor(en) 150 benachbart zu den Komponenten von System 100 (oder anderen hier erörterten Computersystemen, wie beispielsweise diejenigen, die mit Bezug auf andere Figuren, einschließlich 4 und 5 beispielsweise, erörtert wurden) bereitgestellt werden können, wie beispielsweise die Kerne 106, Kopplungsstrukturen 104 oder 112 etc., um Schwankungen der Temperatur, Betriebsfrequenz, Betriebsspannung, des Energieverbrauchs, der Kommunikationsaktivität zwischen den Kernen etc. zu erkennen) und/oder Informationen von einer oder mehreren Logik(en) zur Überwachung der Leistung 145 (die z. B. den Betriebszustand verschiedener Komponenten von System 100 wie beispielsweise Betriebstemperatur, Betriebsfrequenz, Betriebsspannung, Betriebszustand (z. B. aktiv oder inaktiv), Energieverbrauch (augenblicklich oder über einen Zeitraum) etc. angeben kann). Die Logik 140 kann den VR 130, die Stromquelle 120 und/oder individuelle Komponenten von System 100 (wie beispielsweise die Kerne 106) anweisen, ihre Operationen zu modifizieren. Bei einer Ausführungsform können Schwankungen derart erkannt werden, dass Verlustleistung gegenüber aktiver Leistung berücksichtigt wird. Logik 140 kann beispielsweise dem VR 130 und/oder der Stromquelle 120 anzeigen, dass sie ihre Ausgabeleistung anpassen müssen. Bei einigen Ausführungsformen kann Logik 140 die Kerne 106 ersuchen, ihre Betriebsfrequenz, ihren Energieverbrauch etc. zu modifizieren. Auch wenn Komponenten 140, 145 und 150 als in dem Prozessor 102-1 beinhaltet gezeigt sind, können diese Komponenten anderswo in dem System 100 bereitgestellt werden. Die Power Management Logik 140 kann beispielsweise in dem VR 130, in der Stromquelle 120, direkt an die Kopplungsstruktur 104 gekoppelt, innerhalb eines oder mehrerer (oder alternativ aller) Prozessoren 102 etc. bereitgestellt werden.
Davon ausgehend, dass ein System von n Prozessoren vorliegt, und dass es einen einzigen heißen Kern gibt, dessen Leistung um einen Faktor β verringert werden muss (d. h. mit β multipliziert werden muss, was zwischen 0 und 1 liegen kann), um zu verhindern, dass thermale Constraints verletzt werden. Die gesamte Verlangsamung des Systems wird als gewichtete Summe von Verlangsamungen eines jeden Prozessors gemessen. Wird beispielsweise einer von 4 Kernen um 20% verlangsamt, kann der tatsächliche Frequenzfaktor als (3 + 0,8)/4 oder 95% ermittelt werden.
Bei einer Ausführungsform kann die Verlangsamung für verschiedene Verfahren zum Wärmemanagement (wobei sich S_dvs auf eine Verlangsamung für DVS bezieht und S_ft sich auf eine Verlangsamung für Frequenzsteuerung bezieht), wie folgt ermittelt werden:
(wo z. B. alle Kerne benachteiligt sind) Sft = n – 1n × 1 + 1n × β (wo z. B. ein Kern benachteiligt ist)
Unter Bezugnahme auf 2 werden in Übereinstimmung mit einer Ausführungsform Beispiele relativer Steigerung reiner Drosselung gegenüber DVS gezeigt. Wie hier erörtert, bezieht sich „reine” Drosselung auf Situationen, in denen nur eines der folgenden Verfahren zur Verringerung des Energieverbrauchs in einem Prozessor verwendet wird: Frequenzdrosselung (was sich im Allgemeinen lediglich auf Projektion von DVS auf einen Frequenzbereich bezieht), Clock-Gating (was z. B. beinhaltet, Teile von Schaltkreisen, wo Flip-Flops den Zustand nicht ändern, zu deaktivieren) und/oder mikroarchitektonische Drosselung (wo z. B. eine auf dem Chip integrierte Wärmeeinheit die Sperrschichttemperatur eines Prozessors überwacht und Betriebsspannung und/oder -frequenz eines Prozessors dynamisch anpasst, um unter sich verändernden Umgebungsbedingungen maximale Leistung bereitzustellen).
Spezieller kann die Beziehung zwischen reiner Drosselung gegenüber DVS mittels der Formel S_ft/S_dvs – 1 beschrieben werden. Wie unter Bezugnahme auf 2 ersichtlich ist, nimmt die Steigerung mit einer zunehmenden Anzahl an Kernen zu. Es ist anzumerken, dass für zwei Kerne DVS für sinnvolle Werte von β bei einigen Ausführungsformen immer noch attraktiver sein kann. Bei einer Ausführungsform können DVS und/oder Drosselung auf Kerne eines Prozessors selektiv angewendet werden, wie hier z. B. mit Bezug auf 3 weiter erörtert werden wird.
Bei einigen Ausführungsformen kann die Ermittlung, ob eine oder mehrere der DVS und/oder Drosselung(en) verwendet werden, auf der Anzahl an Kernen basieren. Solche Techniken können beispielsweise in Prozessoren mit mehr als zwei Kernen angewendet werden. Solche Techniken können jedoch auch auf Prozessoren mit weniger als drei Kernen angewendet werden.
3 zeigt ein Ablaufdiagramm einer Ausführungsform eines Verfahrens 300 zur Anwendung einer oder mehrerer ausgewählter Techniken an mehrere Kerne eines Prozessors zur Regelung der Leistung. Bei einer Ausführungsform können verschiedene Komponenten, die mit Bezug auf 1–2 und 6–7 erörtert werden, verwendet werden, um eine oder mehrere der Operationen auszuführen, die mit Bezug auf 3 erörtert werden.
Bezugnehmend auf 1–3, kann bei einer Operation 302 ermittelt werden, welche(r) (und/oder wie viele) Kern(e) in einem Mehrkernprozessor thermale Probleme (wie beispielsweise Wärmespannung oder zu hohe Betriebstemperatur) verursachen. Beispielsweise kann Logik 140 Informationen von Sensoren 150 empfangen, die den Kernen 106 benachbart sind. Alternativ kann dies stattfinden, indem der Energieverbrauch z. B. über einen Energie-Monitor/Energie-Monitore 145 in Kombination mit den Messwerten eines Wärmesensors/von Wärmesensoren 150 berechnet wird.
Bei einer Operation 304 kann ermittelt werden, wie viele Kerne in einem Prozessor aktiv und kalt sind (z. B. bei einen Temperaturwert, der unter einem zu hohen Temperaturgrenzwert liegt, wie beispielsweise von denn/den Sensor(en) 150 erkannt). Logik 140 kann beispielsweise Statistiken (die z. B. von einem Monitor/Monitoren 145, Sensor(en) 150 und/oder Kern(en) 106 selbst bereitgestellt werden) bezüglich Betriebszuständen der Kerne 106 berücksichtigen, um zu ermitteln, welche Kerne 106 aktiv und kalt sind. Bei einer Operation 306 kann die Information von Operationen 302 und/oder 304 (einschließlich verschiedener Einbußen wie beispielsweise diejenigen, die mit Bezug auf 2, einschließlich beispielsweise Spannungswechseleinbußen für DVS etc., erörtert wurden) und mögliche Constraints berücksichtigt werden (z. B. mag es nicht wünschenswert sein, die Frequenz eines heißen Kerns zu stark zu verringern, um eine reibungslose Operation kritischer Applikationen aufrechtzuerhalten), um zu ermitteln, welche Technik(en) zur Regelung des Energieverbrauchs in einem Mehrkernprozessor verwendet werden sollten. Bei einer Operation 308 können die ausgewählte(n) Technik(en) angewendet werden, um eine Betriebscharakteristik eines oder mehrerer der Kerne 106 (wie beispielsweise Betriebsspannung und/oder eine Betriebsfrequenz eines Prozessorkerns 106) zu drosseln oder zu modifizieren. Logik 140 kann beispielsweise DVS, reine Drosselungstechniken oder irgendwelche Kombinationen daraus zur Steuerung des Energieverbrauchs von Prozessoren 102 in Betracht ziehen. Außerdem kann Operation 308 bei einer Ausführungsform eine Kombination der Techniken anwenden, z. B. wo DVS alle Kerne auf einen bestimmten Energiezustand (Power State, P-state) senkt und der heiße Kern zusätzlich von einer der reinen Drosselungstechniken verlangsamt wird.
Bei einer Ausführungsform können die Operationen von Verfahren 300 fortlaufend (oder periodisch) wiederholt werden, z. B. kann Operation 302 nach Operation 308 ohne Verzögerung (oder nach Ablauf einer Zeitspanne, die z. B. von einer Timer-Logik gesetzt wurde) wieder aufgenommen werden. Bei einigen Ausführungsformen kann Verfahren 300 es einem Prozessor erlauben, die Leistungseinbußen aufgrund des Wärmemanagements bei thermisch limitierten Anwendungsfällen für mehrere Kerne, die sich die gleiche Powerplane teilen, zu verringern.
Zusätzliche Herausforderungen an das Power Management können jedoch in Hinblick auf Prozessoren mit Mehrfach-Powerplanes vorliegen. Wenn beispielsweise Mehrfach-Powerplanes, die sich die gleiche Stromquelle 120 teilen, in System 100 vorliegen, müsste das Power Management sowohl für individuelle Constraints pro Powerplane als auch globale Constraints pro Gehäuse erfüllt werden. Dadurch ist es möglich, sich ein gemeinsames Leistungs-/Energiebudget pro Gehäuse zu teilen und eine Verwendung von beispielsweise ungenutzter Prozessorkernleistung für eine bessere Grafikeffekt(e)(Graphics Effect(s), GFX)-Leistung in einer GFX-intensiven Auslastung zu ermöglichen, wenn Prozessorressourcen nicht vollständig genutzt werden. Die hier unter Bezug auf Mehrfach-Powerplanes erörterten Techniken können jedoch ebenfalls auf Implementierungen angewendet werden, die eine einzelne Powerplane verwenden können.
Einige der derzeitigen auf Power Management basierenden Schemata können den zeitlichen Aspekt des Power Managements nicht berücksichtigen, da sie sich im Allgemeinen nur mit dem jeweils aktuellen Zeitpunkt befassen. Demnach kann bei einigen Ausführungsformen ein Energiebudget pro Powerplane verwendet werden, das es erlaubt: (1) sowohl individuelle Komponente (z. B. individueller Prozessorkern) als auch gemeinsam genutzte Constraints (z. B. unter mehreren Komponenten oder Prozessorkernen gemeinsam genutzt) auf eine Art und Weise zu definieren, die zeitliche Aspekte berücksichtigt; (2) geltende Constraints entsprechend verschiedener Zeitkonstanten auszudrücken; (3) den Fall von Online-Änderungen in den Constraints zu handhaben. Bei einer Ausführungsform kann die Energieverteilung auf verschiedenen Powerplanes und unter energiebezogenen Festlegung(en) gehandhabt werden.
Bei einigen Ausführungsformen können gemäß einem derzeitigen Budget das Energiebudget geregelt und/oder Leistungseinstellung(en) (z. B. Spannung und/oder Frequenzänderungen) vorgenommen werden. Energiebasiertes Power Management kann durch Steuerung des Energiebudgets, das iterativ wie folgt definiert ist, ausgeführt werden: En+1 = αEn + (TDPn – Pn)Δtn (1),wobei TDP_n das Energielimit der Thermal Design Power (TDP) bei Schritt n ist; P_n die Energie ist, die bei Schritt n über die Zeit Δt_n aufgewendet wird und α die Dämpfungskomponente ist. Beispielsweise entspricht die Verwendung von α = 0.999 einer Zeitfenstergröße von Sekunden, während die Verwendung von α = 0.9 einer wesentlich kleineren Zeitfenstergröße entspricht. Der Ausdruck für E_n entspricht dem Energie-„Rest”, welcher diejenige Energiemenge ist, die nicht von dem System verbraucht wurde. Der Wert der Dämpfungskomponente ist definiert durch die Anforderungen der Zeitfenstergröße. Die TDP-Werte können bei einigen Ausführungsformen auch durch eine Softwareapplikation oder einen Benutzer bereitgestellt werden.
Solch ein Energiebudget entspricht dem Auferlegen einer exponentiellen Maske auf den Unterschied zwischen TDP zu jedem Zeitmoment und der zu diesem Moment aufgewandten Energie, nämlich:
Demnach kann das System (z. B. Logik 140) TDP-Constraints getrennt auf jede der Powerplanes setzen oder/und TDP-Constraints auf das gesamte IC-Gehäuse setzen. Gemäß den auferlegten Constraints können mehrere Budgets bei einigen Ausführungsformen aufrechterhalten werden, beispielsweise pro Powerplane für individuelle Constraints und/oder pro Gehäuse für gemeinsam genutzte Constraints. Außerdem können verschiedene Budgets, Energie pro Fenstergröße (ausgedrückt durch a) und/oder pro TDP-Constraints aufrechterhalten werden. Es ist anzumerken, dass dieses Rahmenwerk einen Fall, wenn TDP bei einigen Ausführungsformen on-the-fly geändert wird (z. B. durch eine Softwareapplikation oder einen Benutzer), reibungslos handhabt. Bei einer Ausführungsform kann eine Menge an Energiebudgets Ekn aufrechterhalten werden, z. B. wo k einem speziellen Constraint und n dem Zeitschritt entspricht. Ein Ziel eines solchen Mechanismus zum Power Management ist es, die Energiebudgets positiv zu halten, während die Leistung maximiert wird.
Bei einer Ausführungsform kann ein Controllerbudget definiert sein (z. B. durch die Logik 140 implementiert). Pro Powerplane i wird eine Controllerfunktion definiert, die mit fⁱ(E), bezeichnet ist und die den diskreten Mengen von Energiezuständen ein Energiebudget zuordnet. Bei einer Ausführungsform bildet ein Controller, der eine nicht abnehmende Funktion sein muss, einen Bereich [Einidrig , Eihoch ] auf dem diskreten Bereich [Pin , Pi0 ], ab, wobei Pi0 der maximale Turbozustand für diese Powerplane und Pin der Zustand maximaler Effizienz ist. Budgetwerte niedriger als Einidrig werden in Pin , abgebildet, während Budgetwerte größer als Eihoch auf Pi0 abgebildet werden. Weitere Anforderungen können die Erfüllung einiger Anforderungen in Ankerpunkten beinhalten – beispielsweise entspricht das Nullbudget dem P₁ genannten, garantierten Energiezustand: fi(0) = Pin , E ≤ Einidrig fi(0) = Pi1 fi(E) = Pi0 , E ≥ Eihoch
In Übereinstimmung mit einer Ausführungsform wird ein Beispiel einer Controllerfunktion in 4 gezeigt. Der konkrete Controller kann die Anforderungen einer speziellen Powerplane (wie beispielsweise die Einbuße bei Übergängen zwischen P-states) berücksichtigen.
Hinsichtlich der Constraints wird von der Existenz von m Controllern ausgegangen, wobei fⁱ(E) verschiedenen Powerplanes entspricht. Für Constraint k können Benutzer- (oder Applikations-definierte) Voreinstellungen ermittelt werden, die beschreiben, wie Budget E^k unter den Powerplanes verteilt wird. Beispielsweise kann eine solche Information bereitgestellt werden als Eingabe in Form von Vektoren W_k mit einer Länge m, derart, dass Eintrag i dem Teil des Budgets entspricht, der zu Powerplane i geht. Bei einzelnen Constraints kann eine einzelne Powerplane das Gesamtbudget enthalten, sodass der entsprechende Gewichtungsvektor ein Einheitsvektor ist. Im allgemeinen Fall kann Powerplane i den Teil des Budgets enthalten: Ek,i = WkiEk (2)
In einigen Fällen kann es sein, dass bei einer Powerplane i ihr Teil W_kiE^k hoch genug ist, um maximalen Turbo (nämlich WkiEk ≥ Eihoch ) bereitzustellen. In diesem Fall kann das „ungenutzte” Budget für diese Powerplane W_kiE^k unter dem Rest der Powerplanes proportional zu ihren Gewichtungen verteilt werden.
Sei bei Ek,in der Teil des Budgets E^k, das Powerplane i bei Schritt t_n aufnimmt, dann kann die resultierende P-state Empfehlung auf diesem Schritt für Powerplane i geschrieben werden als:
Das Sammeln der Empfehlungen über alle Constraints kann den resultierenden Aufbau pro Powerplane bereitstellen. Es ist anzumerken, dass das Ergebnis eine Obergrenze sein kann und bei einigen Ausführungsformen durch andere Algorithmen weiter modifiziert werden kann. Außerdem wird ein Beispiel eines Ablaufdiagramms für energiebasiertes Power Management in Übereinstimmung mit einer erfindungsgemäßen Ausführungsform in 5 gezeigt.
Spezieller zeigt 5 ein Ablaufdiagramm einer Ausführungsform eines Verfahrens 500 zur Anwendung einer oder mehrerer ausgewählter Techniken für Power Management Operationen auf mehreren Kernen eines Prozessors. Bei einer Ausführungsform können verschiedene Komponenten, die mit Bezug auf 1–4 und 6–7 erörtert werden, zur Ausführung einer oder mehrerer der Operationen verwendet werden, die mit Bezug auf 5 erörtert werden.
Bezug nehmend auf 1–5 kann bei einer Operation 502 der Rest des Energiebudgets pro Constraint Ekn ermittelt werden (z. B. durch die Logik 140 in Übereinstimmung mit Formel (1) vorstehend). Bei einer Operation 504 kann der Rest des Energiebudgets pro Powerplane Ek,in ermittelt werden (z. B. durch die Logik 140 in Übereinstimmung mit Formel (2) vorstehend). Bei einer Operation 506 können Controllerempfehlungen pro Powerplane uin ermittelt werden (z. B. durch die Logik 140 in Übereinstimmung mit Formel (3) vorstehend). Bei Operation 508 kann der Zeitschritt inkrementiert werden (z. B. durch Logik 140), z. B. um zukünftige Werte für jedes Powerplanebudget während einer nächsten Zeitperiode zu ermitteln.
Bei einer Ausführungsform können die Operationen von Verfahren 300 fortlaufend (oder periodisch) wiederholt werden, z. B. kann Operation 302 nach Operation 308 ohne Verzögerung (oder nach Ablauf einer Zeitspanne, die z. B. von einer Timer-Logik gesetzt wurde) wieder aufgenommen werden.
Bei einer Ausführungsform können die Operationen von Verfahren 500 fortlaufend (oder periodisch) wiederholt werden, z. B. kann Operation 502 nach Operation 508 ohne Verzögerung (oder nach Ablauf einer Zeitspanne, die z. B. von einer Timer-Logik gesetzt wurde) wieder aufgenommen werden. Bei einer Ausführungsform können Techniken, die mit Bezug auf die 2–3 erörtert werden, kombiniert werden mit 4–5. Beispielsweise können die Techniken, die mit Bezug auf 2–3 erörtert werden, auf Prozessoren mit Mehrfach-Powerplanes angewendet werden. Ebenfalls können die Techniken, die mit Bezug auf 4–5 erörtert werden, bei einem Prozessor mit einer einzelnen Powerplane angewendet werden.
6 zeigt ein Blockdiagramm eines Computersystems 600 in Übereinstimmung mit einer erfindungsgemäßen Ausführungsform. Das Computersystem 600 kann eine oder mehrere Zentraleinheit(en) (CPUs) oder Prozessoren 602-1 bis 602-P (die hier als „Prozessoren 602” oder „Prozessor 602” bezeichnet werden) beinhalten. Die Prozessoren 602 können über ein Kopplungsstrukturnetzwerk (oder Bus) 604 kommunizieren. Die Prozessoren 602 können einen Universalprozessor, einen Netzwerkprozessor (der Daten verarbeitet, die über ein Computernetzwerk 603 kommuniziert werden) oder andere Typen eines Prozessors (einschließlich eines RISC(Reduced Instruction Set Computer) oder eines CISC(Complex Instruction Set Computer)-Prozessors) beinhalten. Außerdem können die Prozessoren 602 ein Einkern- oder Mehrkerndesign haben. Die Prozessoren 602 mit einem Mehrkerndesign können verschiedene Typen von Prozessorkernen auf dem gleichen Integrierte-Schaltung-(IC)-Die integrieren. Ebenfalls können die Prozessoren 602 mit Mehrkerndesign als symmetrische oder asymmetrische Multiprozessoren implementiert werden. Bei einer Ausführungsform können einer oder mehrere der Prozessoren 602 gleich oder ähnlich den Prozessoren 102 von 1 sein. Bei einigen Ausführungsformen können einer oder mehrere der Prozessoren 602 einen oder mehrere der Kerne 106, Logik 140, Sensor(en) 150 und/oder Energie-Monitor(en) 145 von 1 beinhalten. Ebenfalls können die Operationen, die mit Bezug auf 1–5 erörtert werden, durch eine oder mehrere Komponenten des Systems 600 ausgeführt werden. Beispielsweise kann ein Spannungsregler (wie beispielsweise VR 130 von 1) Spannung regeln, die einer oder mehreren Komponenten von 6 in Richtung von Logik 140 geliefert wird.
Ein Chipsatz 606 kann ebenfalls mit dem Kopplungsstrukturnetzwerk 604 kommunizieren. Der Chipsatz 606 kann einen Grafik- und Memory-Control-Hub (GMCH) 608 beinhalten. Der GMCH 608 kann einen Memory-Controller 610 beinhalten, der mit einem Speicher 612 kommuniziert. Der Speicher 612 kann Daten speichern, einschließlich Sequenzen von Befehlen, die durch den Prozessor 602 oder jedes andere Gerät, das in dem Computersystem 600 eingeschlossen ist, ausgeführt werden. Bei einer erfindungsgemäßen Ausführungsform kann der Speicher 612 ein oder mehrere flüchtige Speicher(oder Memory)-Geräte, wie beispielsweise Random Access Memory (RAM), dynamisches RAM (DRAM), synchrones DRAM (SDRAM), statisches RAM (SRAM) oder andere Arten von Speichergeräten beinhalten. Permanentspeicher können ebenfalls verwendet werden, wie beispielsweise eine Festplatte. Zusätzliche Geräte können über das Kopplungsstrukturnetzwerk 604, wie beispielsweise mehrere CPUs und/oder mehrfache Systemspeicher, kommunizieren.
Der GMCH 608 kann ebenfalls eine Grafikschnittstelle 614 beinhalten, die mit einem Grafikbeschleuniger 616 kommuniziert. Bei einer erfindungsgemäßen Ausführungsform kann die Grafikschnittstelle 614 mit dem Grafikbeschleuniger 616 über einen Accelerated Graphics Port (AGP) kommunizieren. Bei einer erfindungsgemäßen Ausführungsform kann ein Display (wie beispielsweise ein Flachbildschirm, ein Röhrenmonitor (CRT), ein Projektionsschirm, etc.) mit der Grafikschnittstelle 614 über beispielsweise einen Signalumwandler kommunizieren, der eine digitale Darstellung eines Bildes übersetzt, das in einem Speichergerät, wie beispielsweise einen Videospeicher oder Systemspeicher, in Displaysignale übersetzt, die vom Display interpretiert und angezeigt werden. Die durch das Displaygerät erzeugten Displaysignale können verschiedene Steuergeräte durchlaufen, bevor sie vorn Display interpretiert werden und anschließend darauf angezeigt werden.
Durch eine Hubschnittstelle 618 kann der GMCH 608 mit einem Eingangs/Ausgangs-Kontrollhub (ICH) 620 kommunizieren. Der ICH 620 kann eine Schnittstelle zu Eingangs/Ausgangs-(I/O-Input/Output)-Geräten bereitstellen, die mit dem Computersystem 600 kommunizieren. Der ICH 620 kann mit einem Bus 622 mittels einer peripheren Brücke (oder Controller) 624, wie beispielsweise einer Peripheral Component Interconnect(PCI)-Brücke, einem universellen seriellen Bus(USB)-Controller oder anderen Arten von peripheren Brücken oder Controllern kommunizieren. Die Brücke 624 kann einen Datenpfad zwischen dem Prozessor 602 und peripheren Geräten bereitstellen. Andere Arten von Topologien können verwendet werden. Es können auch mehrere Busse mit dem ICH 620, z. B. mittels mehrerer Brücken oder Controller kommunizieren. Außerdem können andere Peripheriegeräte in Kommunikation mit dem ICH 620 bei verschiedenen erfindungsgemäßen Ausführungsformen, Integrated Drive Electronics (IDE) oder Small Computer System Interface (SCSI) Festplatte(n), USB Port(s), eine Tastatur, eine Maus, parallele(n) Port(s), serielle(n) Port(s), Diskettenlaufwerk(e), Unterstützung digitaler Ausgaben (z. B. digitales Video Interface (DVI)) oder andere Geräte beinhalten.
Der Bus 622 kann mit einem Audiogerät 626, einem oder mehreren Diskettenlaufwerk(en) 628 und einem oder mehreren Netzwerk-Interface-Geräte(n) 630 (das in Kommunikation mit dem Computernetzwerk 603 steht) kommunizieren. Andere Geräte können über den Bus 622 kommunizieren. Ebenfalls können verschiedene Komponenten (wie beispielsweise das Netzwerk-Interface-Gerät 630) bei einigen erfindungsgemäßen Ausführungsformen mit dem GMCH 608 kommunizieren. Zusätzlich können der Prozessor 602 und der GMCH 608 kombiniert sein, um einen einzelnen Chip zu bilden. Des Weiteren kann bei anderen erfindungsgemäßen Ausführungsformen der Grafikbeschleuniger 616 in dem GMCH 608 beinhaltet sein.
Des Weiteren kann das Computersystem 600 flüchtigen und/oder nicht flüchtigen Memory (oder Speicher) beinhalten. Beispielsweise kann Permanentspeicher eines oder mehrere der Folgenden beinhalten: Festspeicher (read-only memory, ROM), programmierbaren ROM (programmable ROM, PROM), löschbaren PROM (erasable PROM, EPROM), elektrischer EPROM (electrically EPROM, EEPROM), ein Diskettenlaufwerk (z. B. 628), eine Diskette, eine Compact Disk ROM (CD-ROM), eine Digital Versatile Disk (DVD), Flash-Memory, eine magnetooptische Disk oder andere Arten von nicht flüchtigen maschinenlesbaren Medien, die in der Lage sind, elektronische Daten (z. B. einschließlich Befehlen) zu speichern. Bei einer Ausführungsform können Komponenten des Systems 600 in einer Punkt-zu-Punkt-(PtP)-Konfiguration angeordnet sein. Beispielsweise können Prozessoren, Speicher und/oder Eingangs/Ausgangs-Geräte durch eine Anzahl an Punkt-zu-Punkt-Schnittstellen verbunden sein.
7 zeigt ein Computersystem 700, das in einer Punkt-zu-Punkt-(PtP)-Konfiguration angeordnet ist, gemäß einer erfindungsgemäßen Ausführungsform. Insbesondere zeigt 7 ein System, in dem Prozessoren, Speicher und Eingangs/Ausgangs-Geräte durch eine Anzahl an Punkt-zu-Punkt-Schnittstellen verbunden sind. Die Operationen, die mit Bezug auf 1–6 erörtert werden, können durch eine oder mehrere Komponenten des Systems 700 ausgeführt werden. Beispielsweise kann ein Spannungsregler (wie beispielsweise VR 130 von 1) Spannung regeln, die einer oder mehreren Komponenten von 7 geliefert wird.
Wie in 7 gezeigt, kann das System 700 mehrere Prozessoren beinhalten, von denen der Klarheit wegen nur zwei, nämlich Prozessoren 702 und 704, gezeigt sind. Die Prozessoren 702 und 704 können jeweils einen lokalen Memory-Controller-Hub (MCH) 706 und 708 beinhalten, um die Kommunikation mit Speichern 710 und 712 zu ermöglichen. Die Speicher 710 und/oder 712 können verschiedene Daten speichern, wie beispielsweise diejenigen, die mit Bezug auf den Speicher 612 von 6 erörtert sind. Ebenfalls können die Prozessoren 702 und 704 einen oder mehrere der Kerne 106, Logik 140, Sensor(en) 150 und/oder Energie-Monitor(e) 145 von 1 beinhalten.
Bei einer Ausführungsform können die Prozessoren 702 und 704 einer der Prozessoren 602 sein, die mit Bezug auf 6 erörtert sind. Die Prozessoren 702 und 704 können über eine Punkt-zu-Punkt-(PtP)-Schnittstelle 714 unter Verwendung der PtP-Schnittstellenschaltungen 716 bzw. 718 Daten austauschen. Die Prozessoren 702 und 704 können ebenfalls jeweils Daten mit einem Chipsatz 720 über einzelne PtP-Schnittstellen 722 und 724 unter Verwendung von Punkt-zu-Punkt-Schnittstellenschaltungen 726, 728, 730 und 732 austauschen. Der Chipsatz 720 kann weiter Daten mit einer Hochleistungsgrafikschaltung 734 über eine Hochleistungsgrafikschnittstelle 736, z. B. unter Verwendung einer PtP-Schnittstellenschaltung 737, austauschen.
Bei mindestens einer Ausführungsform können eine oder mehrere Operationen, die mit Bezug auf 1–6 erörtert sind, von den Prozessoren 702 oder 704 und/oder anderen Komponenten des Systems 700, beispielsweise denjenigen, die über einen Bus 740 kommunizieren, ausgeführt werden. Andere erfindungsgemäße Ausführungsformen können jedoch in anderen Schaltungen, Logik-Einheiten oder Geräten innerhalb des Systems 700 von 7 existieren. Des Weiteren können einige erfindungsgemäße Ausführungsformen auf mehrere Schaltungen, Logik-Einheiten oder Geräte, wie in 7 gezeigt, verteilt werden.
Chipsatz 720 kann mit dem Bus 740 unter Verwendung einer PtP-Schnittstellenschaltung 741 kommunizieren. Der Bus 740 kann ein oder mehrere Geräte haben, die mit ihm kommunizieren, wie beispielsweise eine Busbrücke 742 und I/O-Geräte 743. Über einen Bus 744 kann die Busbrücke 742 mit anderen Geräten, wie beispielsweise einer Tastatur/Maus 745, Kommunikationsgeräten 746 (wie beispielsweise Modems, Netzwerk-Interface-Geräte oder andere Kommunikationsgeräte, die mit dem Computernetzwerk 603 kommunizieren können), Audio-I/O-Geräten und/oder Datenspeichergeräten 748, kommunizieren. Die Datenspeichergeräte 748 können Code 749 speichern, der durch die Prozessoren 702 und/oder 704 ausgeführt werden kann.
Bei vielen erfindungsgemäßen Ausführungsformen können die hier erörterten Operationen, z. B. mit Bezug auf die 1–7, implementiert werden als Hardware (z. B. Logik-Schaltkreis), Software, Firmware oder Kombinationen davon, die als ein Computerprogramm-Produkt bereitgestellt werden können, z. B. einschließlich ein maschinenlesbares oder computerlesbares Medium, auf dem Befehle (oder Software-Verfahren) gespeichert sind, die verwendet werden, um einen Computer so zu programmieren, dass er einen hier erörterten Prozess ausführt. Das maschinenlesbare Medium kann ein Speichergerät, wie beispielsweise diejenigen, die mit Bezug auf 1–7 erörtert sind, beinhalten. Zusätzlich können solche computerlesbaren Medien als ein Computerprogramm-Produkt heruntergeladen werden, wobei das Programm von einem entfernten Computer (z. B. einem Server) zu einem anfragenden Computer (z. B. einem Client) mittels Datensignalen übertragen werden kann, die in einem Trägersignal oder anderem Ausbreitungsmedium über einen Kommunikationslink (z. B. einen Bus, ein Modem oder eine Netzwerkverbindung) bereitgestellt werden.
Die Bezugnahme auf „eine Ausführungsform” in der Beschreibung bedeutet, dass eine bestimmte Funktionalität, Struktur und/oder ein bestimmtes Merkmal, das in Zusammenhang mit der Ausführungsform beschrieben wird, in mindestens eine Implementierung eingeschlossen ist. Das Auftreten des Ausdrucks „bei einer Ausführungsform” an verschiedenen Stellen in der Beschreibung kann sich stets auf die gleiche Ausführungsform beziehen oder auch nicht. In der Beschreibung und den Ansprüchen können auch die Begriffe „gekoppelt” und „verbunden” gemeinsam mit ihren Ableitungen verwendet werden. Bei einigen erfindungsgemäßen Ausführungsformen kann „verbunden” verwendet werden, um anzuzeigen, dass zwei oder mehrere Elemente in direktem physischen oder elektrischen Kontakt miteinander stehen. „Gekoppelt” kann bedeuten, dass zwei oder mehrere Elemente in direktem physischen oder elektrischen Kontakt sind. „Gekoppelt” kann aber auch bedeuten, dass sich zwei oder mehrere Elemente vielleicht nicht in direkten Kontakt miteinander befinden, jedoch trotzdem miteinander kooperieren oder zusammenwirken können.
Obwohl somit erfindungsgemäße Ausführungsformen sprachlich durch spezifische Strukturmerkmale und/oder methodische Akte beschrieben wurden, versteht sich, dass der beanspruchte Gegenstand nicht auf diese spezifischen Merkmale oder Akte beschränkt sein kann. Vielmehr werden die spezifischen Merkmale und Akte als beispielhafte Formen offengelegt, die den beanspruchten Gegenstand implementieren.

Claims

Vorrichtung umfassend: einen Prozessor mit einer Vielzahl an Prozessorkernen; eine einzige Powerplane, um mehr als einen der Vielzahl an Prozessorkernen mit Strom zu versorgen; und eine Power Management Logik, um eine Modifikation einer Betriebscharakteristik von mindestens einem Prozessorkern der Vielzahl an Prozessorkernen zu bewirken, in Antwort auf: eine Erkennung von zu hoher Temperatur in dem mindestens einem Prozessorkern; und eine Ermittlung, welche der anderen Prozessorkerne der Vielzahl an Prozessorkernen aktiv sind und sich bei einem Temperaturwert befinden.
Vorrichtung nach Anspruch 1, wobei der Temperaturwert unter einem zu hohen Temperaturgrenzwert liegt.
Vorrichtung nach Anspruch 1, wobei die Power Management Logik bewirken soll: eine Verringerung der Spannung, die mehr als einen Kern des Prozessors versorgt, und eine Verringerung der Betriebscharakteristik von dem mindestens einen Prozessorkern.
Vorrichtung nach Anspruch 1, wobei die Betriebscharakteristik von dem mindestens einen Prozessorkern eines oder mehrere umfasst von: eine Betriebsspannung und eine Betriebsfrequenz.
Vorrichtung nach Anspruch 1, weiter umfassend einen oder mehrere Sensoren zur Erkennung von Schwankungen, entsprechend einem oder mehreren der Vielzahl an Prozessorkernen bei einer oder mehreren von: Temperatur, Betriebsfrequenz, Betriebsspannung und Energieverbrauch.
Vorrichtung nach Anspruch 1, weiter umfassend einen Spannungsregler, um mehr als einen der Kerne des Prozessors über die einzelne Powerplane mit Strom zu versorgen.
Vorrichtung nach Anspruch 1, wobei die Vielzahl an Prozessorkernen hauptsächlich aus drei oder mehr Prozessorkernen besteht.
Vorrichtung nach Anspruch 1, wobei der Prozessor und die Power Management Logik sich auf einer einzelnen integrierten Schaltung befinden.
Vorrichtung nach Anspruch 1, wobei die Power Management Logik ein Energiebudget für jede einer Vielzahl an Powerplanes ermitteln soll, basierend auf: einem Energierest einer entsprechenden Powerplane einer Vielzahl an Powerplanes, der anzeigt, wie viel Energie während einer vorherigen Zeitperiode unverbraucht blieb; und einem oder mehreren einer Vielzahl an Constraints, entsprechend jeder der Vielzahl an Powerplanes.
Vorrichtung umfassend: einen Prozessor mit einer Vielzahl an Prozessorkernen; eine Vielzahl an Powerplanes, um die Vielzahl an Prozessorkernen mit Strom zu versorgen; und eine Power Management Logik, um ein Energiebudget für jede der Vielzahl an Powerplanes zu ermitteln, basierend auf: einem Energierest einer entsprechenden Powerplane der Vielzahl an Powerplanes, der anzeigt, wie viel Energie während einer vorherigen Zeitperiode unverbraucht blieb; und einem oder mehreren einer Vielzahl an Constraints, entsprechend jeder der Vielzahl an Powerplanes.
Vorrichtung nach Anspruch 10, wobei die Power Management Logik basierend auf einem Limit der Thermal Design Power (TDP) während der Zeitperiode den Energierest ermitteln soll.
Vorrichtung nach Anspruch 10, wobei die Power Management Logik basierend auf einer Menge an Energie, die über die Zeitperiode verbraucht wurde, den Energierest ermitteln soll.
Vorrichtung nach Anspruch 10, wobei die Power Management Logik basierend auf einer Dämpfungskomponente den Energierest ermitteln soll.
Vorrichtung nach Anspruch 10, wobei die Power Management Logik basierend auf allen der Vielzahl an Constraints für jede der Vielzahl an Powerplanes ein Energiebudget ermitteln soll.
Vorrichtung nach Anspruch 10, weiter umfassend einen oder mehrere Sensoren zur Erkennung von Schwankungen, entsprechend einem oder mehreren der Vielzahl an Prozessorkernen bei einer oder mehreren von: Temperatur, Betriebsfrequenz, Betriebsspannung und Energieverbrauch.
Vorrichtung nach Anspruch 10, weiter umfassend einen Spannungsregler, um den Prozessor über die Vielzahl an Powerplanes mit Strom zu versorgen.
Vorrichtung nach Anspruch 10, wobei die Power Management Logik eine Modifikation einer Betriebscharakteristik von mindestens einem Prozessorkern der Vielzahl an Prozessorkernen bewirken soll, in Antwort auf: eine Erkennung von zu hoher Temperatur bei dem mindestens einen Prozessorkern; und eine Ermittlung, welche der anderen Prozessorkerne der Vielzahl an Prozessorkernen aktiv sind und sich bei einem Temperaturwert befinden.
Vorrichtung nach Anspruch 17, wobei der Temperaturwert unter einem zu hohen Temperaturgrenzwert liegt.
Vorrichtung nach Anspruch 17, wobei die Power Management Logik bewirken soll: eine Verringerung von Spannung, die mehr als einen Kern des Prozessors mit Strom versorgt, und eine Verringerung der Betriebscharakteristik des mindestens einen Prozessorkerns.
Verfahren umfassend: zu ermitteln, ob eine Betriebscharakteristik von mindestens einem Prozessorkern einer Vielzahl an Prozessorkernen modifiziert werden soll in Antwort auf: eine Erkennung von zu hoher Temperatur bei dem mindestens einen Prozessorkern und eine Ermittlung, welche der anderen Prozessorkerne der Vielzahl an Prozessorkernen aktiv sind und sich bei einem Temperaturwert befinden; und Ermittlung eines Energiebudgets für eine oder mehrere Powerplanes, die gekoppelt sind, um die Vielzahl an Prozessorkernen mit Strom zu versorgen, basierend auf: einem Energierest einer entsprechenden Powerplane von der einen oder mehreren Powerplanes, der anzeigt, wie viel Energie während einer vorherigen Zeitperiode unverbraucht blieb, und einem oder mehreren Constraints, entsprechend jeder der einen oder mehreren Powerplanes.
Verfahren nach Anspruch 20, wobei der Temperaturwert unter einem zu hohen Temperaturgrenzwert liegt.
Verfahren nach Anspruch 20, wobei die Betriebscharakteristik von dem mindestens einen Prozessorkern eine oder mehrere umfasst von: eine Betriebsspannung und eine Betriebsfrequenz.
Verfahren nach Anspruch 20, weiter umfassend das Erkennen von Schwankungen, entsprechend einem oder mehreren der Vielzahl an Prozessorkernen bei einer oder mehreren von: Temperatur, Betriebsfrequenz, Betriebsspannung und Energieverbrauch.
Verfahren nach Anspruch 20, wobei das Ermitteln des Energiebudgets für eine oder mehrere Powerplanes ausgeführt wird, basierend auf einer oder mehreren von: einem Limit der Thermal Design Power (TDP) während der Zeitperiode; einer Menge an Energie, die über die Zeitperiode verbraucht wurde; und einer Dämpfungskomponente.
System umfassend: einen Prozessor mit einer Vielzahl an Prozessorkernen; eine oder mehrere Powerplanes, um die Vielzahl an Prozessorkernen mit Strom zu versorgen; einen Spannungsregler, um die Vielzahl an Prozessorkernen über die eine oder die mehreren Powerplanes mit Strom zu versorgen; und eine Power Management Logik, um: zu ermitteln, ob eine Betriebscharakteristik von mindestens einem Prozessorkern einer Vielzahl an Prozessorkernen modifiziert werden soll in Antwort auf: eine Erkennung von zu hoher Temperatur in dem mindestens einem Prozessorkern, und eine Ermittlung, welche der anderen Prozessorkerne der Vielzahl an Prozessorkernen aktiv sind und sich bei einem Temperaturwert befinden; und Ermitteln eines Energiebudgets für eine oder mehrere Powerplanes, die gekoppelt sind, um die Vielzahl an Prozessorkernen mit Strom zu versorgen, basierend auf: einem Energierest einer entsprechenden Powerplane der einen oder der mehreren Powerplanes, der anzeigt, wie viel Energie während einer vorherigen Zeitperiode unverbraucht blieb, und einen oder mehrere Constraints, entsprechend jeder der einen oder mehreren Powerplanes.
System nach Anspruch 25, weiter umfassend einen oder mehrere Sensoren zur Erkennung von Schwankungen, entsprechend einem oder mehreren der Vielzahl an Prozessorkernen bei einer oder mehreren von: Temperatur, Betriebsfrequenz, Betriebsspannung und Energieverbrauch.
System nach Anspruch 25, wobei der Temperaturwert unter einem zu hohen Temperaturgrenzwert liegt.
System nach Anspruch 25, wobei die Power Management Logik bewirken soll: eine Verringerung von Spannung, die mehr als einen Kern des Prozessors versorgt, und eine Verringerung der Betriebscharakteristik des mindestens einen Prozessorkerns.
System nach Anspruch 25, wobei die Power Management Logik den Energierest ermitteln soll, basierend auf einer oder mehreren von: einem Limit der Thermal Design Power (TDP) während der Zeitperiode; eine Menge an Energie, die während der Zeitperiode verbraucht wurde; und einer Dämpfungskomponente.
System nach Anspruch 25, weiter umfassend ein Audiogerät.