[go: up one dir, main page]

DE102009040632B4 - Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiter-Bauelements und damit hergestelltes Halbleiter-Bauelement - Google Patents

Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiter-Bauelements und damit hergestelltes Halbleiter-Bauelement Download PDF

Info

Publication number
DE102009040632B4
DE102009040632B4 DE102009040632.8A DE102009040632A DE102009040632B4 DE 102009040632 B4 DE102009040632 B4 DE 102009040632B4 DE 102009040632 A DE102009040632 A DE 102009040632A DE 102009040632 B4 DE102009040632 B4 DE 102009040632B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
metal
carrier
porous layer
metal carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102009040632.8A
Other languages
English (en)
Other versions
DE102009040632A1 (de
Inventor
Edmund Riedl
Ivan Nikitin
Johannes Lodermeyer
Robert Bergmann
Karsten Guth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009040632A1 publication Critical patent/DE102009040632A1/de
Application granted granted Critical
Publication of DE102009040632B4 publication Critical patent/DE102009040632B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • H10W70/6875
    • H10W72/013
    • H10W72/30
    • H10W72/073
    • H10W72/07331
    • H10W72/07333
    • H10W72/07336

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)
  • Powder Metallurgy (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zum Herstellen eines Halbleiter-Bauelements, umfassend: Bereitstellen eines Metallträgers (1); Bereitstellen eines Halbleiterchips (2); Aussetzen mindestens eines des Metallträgers (1) und des Halbleiterchips (2) einer metallionenhaltigen Flüssigkeit und somit Herstellen einer porösen Schicht (3) an einer Oberfläche mindestens eines des Metallträgers (1) und des Halbleiterchips (2); Anlegen einer Spannung zwischen der metallionenhaltigen Flüssigkeit und mindestens eines des Metallträgers (1) und Halbleiterchips (2); Platzieren des Halbleiterchips (2) auf dem Metallträger (1), so dass die poröse Schicht (3) eine Zwischenschicht zwischen dem Metallträger (1) und dem Halbleiterchip (2) bildet und mit beiden direkt verbunden ist; und Erhitzen des Metallträgers (1) und des Halbleiterchips (2), bis der Halbleiterchip (2) an dem Metallträger (1) angebracht ist.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiter-Bauelements und damit hergestelltes Halbleiter-Bauelement.
  • Halbleiterchips oder Halbleiter-Dies können an Metallträgern wie etwa beispielsweise Systemträgern angebracht werden. Insbesondere können Halbleiterchips elektrische Kontaktpads auf mindestens einer ihrer Oberflächen enthalten, wobei die Halbleiterchips an einem Metallträger angebracht werden müssen, wobei das Kontaktpad eine elektrisch und thermisch leitende Verbindung dazwischen bildet. Zudem sollte die Verbindung zwischen dem Halbleiterchip und dem Metallträger zufriedenstellende mechanische Eigenschaften wie mechanische Festigkeit und Stabilität gegenüber Abnutzung und Ermüdung aufgrund von thermomechanischem Stress besitzen. Die DE 101 24 047 A1 zeigt Halbleiterchips, die auf einem Systemträger aufgebracht sind, wobei eine Haftschicht aus Dendriten aus Metalloxiden zwischen dem Halbleiterchip und dem Systemträger angeordnet ist. Die DE 103 30 192 A1 zeigt Haftvermittlungsschichten aus Metall mit poröser Struktur. Die JP H06-124 862 A behandelt die Montage von Photodioden auf Substraten aus Silizium und zeigt eine dazwischenliegende Aluminiumschicht. Die JP H02-22 491 A behandelt das Aufrauen von Metallfolien. Die GB 1 141 234 A zeigt ein elektrisches Bauteil in Form einer Sicherung. Die US 5 058 796 A zeigt das Drucksintern von Halbleiter-Bauelementen, wobei zwischen einem Halbleiterchip und einem Metallträger eine poröse Schicht gebildet wird.
  • Es ist somit die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines Halbleiter-Bauelements anzugeben, welches eine effiziente und kostengünstige Herstellung von elektrischen Kontaktpads ermöglicht.
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit angestrebten Vorteile von Ausführungsformen werden ohne weiteres deutlich, wenn sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zu einander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen eines Halbleiter-Bauelements gemäß einer Ausführungsform.
  • 2A–E zeigen schematische Querschnittsdarstellungen von Zwischenprodukten zum Veranschaulichen einer Ausführungsform eines Verfahrens zum Herstellen eines Halbleiter-Bauelements.
  • 3 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen eines Halbleiter-Bauelements gemäß einer Ausführungsform.
  • 4A–D zeigen schematische Querschnittsdarstellungen von Zwischenprodukten zum Veranschaulichen einer Ausführungsform eines Verfahrens zum Herstellen eines Halbleiter-Bauelements.
  • 5 zeigt eine schematische Querschnittsdarstellung einer Ausführungsform einer Vorrichtung, die zum Herstellen einer porösen Schicht auf einem Metallträger verwendet wird.
  • 6 zeigt eine schematische Querschnittsdarstellung einer Ausführungsform einer Vorrichtung, die zum Herstellen einer porösen Schicht auf einem Halbleiterchip verwendet wird.
  • 7A–E zeigen Zeit-Strom-Diagramme zum Veranschaulichen von Ausführungsformen eines Verfahrens zum Herstellen einer porösen Schicht.
  • 8 zeigt eine Querschnittsdarstellung eines Zwischenproduktes.
  • 9 zeigt eine schematische Querschnittsdarstellung eines Halbleiter-Bauelements gemäß einer Ausführungsform.
  • 10 zeigt eine schematische Querschnittsdarstellung eines elektrischen Bauelements gemäß einer Ausführungsform.
  • 11A, B zeigen schematische Querschnittsdarstellungen eines elektrischen Bauelements gemäß einer Ausführungsform.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa ”Oberseite”, ”Unterseite”, ”Vorderseite”, ”Rückseite”, ”vorderer”, ”hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine beliebige gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin sollen in dem Ausmaß, in dem die Ausdrücke ”enthalten”, ”haben”, ”mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck ”umfassend” einschließend sein. Die Ausdrücke ”gekoppelt” und ”verbunden” können zusammen mit Ableitungen verwendet werden. Es versteht sich, dass diese Ausdrücke verwendet werden können, um anzugeben, dass zwei Elemente unabhängig davon miteinander kooperieren oder interagieren, ob sie in direktem physischen oder elektrischen Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen. Außerdem ist der Ausdruck ”beispielhaft” lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden. Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Die Ausführungsformen eines Verfahrens zum Herstellen eines Halbleiter-Bauelements und die Ausführungsformen eines Halbleiter-Bauelements können verschiedene Arten von Halbleiterchips oder Halbleitersubstraten verwenden, unter ihnen integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, Sensorschaltungen, MEMS (Micro-Electro-Mechanical Systems – mikroelektromechanische Systeme), integrierte Leistungsschaltungen, Chips mit integrierten passiven Elementen, diskrete passive Elemente usw. Im Allgemeinen kann der Ausdruck ”Halbleiterchip”, wie er in dieser Anmeldung verwendet wird, unterschiedliche Bedeutungen besitzen, von denen eine ein Halbleiter-Die oder Halbleitersubstrat mit einer elektrischen Schaltung ist.
  • Bei mehreren Ausführungsformen werden Schichten oder Schichtstapel aufeinander aufgebracht oder Materialien werden auf Schichten aufgebracht oder abgeschieden. Es versteht sich, dass alle solche Ausdrücke wie ”aufgebracht” oder ”abgeschieden” buchstäblich alle Arten und Techniken des Aufbringens von Schichten aufeinander abdecken sollen. Bei einer Ausführungsform sollen sie Techniken abdecken, bei denen Schichten als ganzes auf einmal aufgebracht werden, wie etwa beispielsweise Laminierungstechniken, sowie Techniken, bei denen Schichten auf sequentielle Weise abgeschieden werden, wie etwa beispielsweise Sputtern, Plattieren, Ausformen, chemische Abscheidung aus der Dampfphase (CVD) usw.
  • Die Halbleiterchips können Kontaktelemente oder Kontaktpads auf einer oder mehreren ihrer äußeren Oberflächen enthalten, wobei die Kontaktelemente zum elektrischen Kontaktieren der Halbleiterchips dienen. Die Kontaktelemente können aus einem beliebigen elektrisch leitenden Material hergestellt sein, zum Beispiel aus einem Metall wie Aluminium, Gold oder Kupfer, als Beispiel, oder einer Metalllegierung oder einem elektrisch leitenden organischen Material oder einem elektrisch leitenden Halbleitermaterial.
  • Der Metallträger kann ein beliebiges Substrat sein, das aus einem Metall oder einer Metalllegierung besteht. Der Metallträger kann beispielsweise aus einem Systemträger bestehen. Der Metallträger kann auch aus einer beliebigen Art von elektrisch leitender oder nichtleitender Basisschicht bestehen, die mit einer Metallschicht aus einem elementaren Metall oder einer Metalllegierung bedeckt ist. Der Metallträger kann auch aus einer homogenen Basisschicht bestehen, die ein elementares Metall oder eine Metalllegierung enthält.
  • Unter Bezugnahme auf 1 wird ein Flussdiagramm eines Verfahrens zum Herstellen eines Halbleiter-Bauelements gemäß einer Ausführungsform gezeigt. Das Verfahren beinhaltet: Bereitstellen eines Metallträgers (s1), Bereitstellen eines Halbleiterchips (s2), Aussetzen mindestens eines des Trägers und des Halbleiterchips einer metallionenhaltigen Flüssigkeit (s3), Anlegen einer Spannung zwischen der metallionenhaltigen Flüssigkeit und mindestens eines des Trägers und des Halbleiterchips (s4), Platzieren des Halbleiterchips auf dem Träger (s5); und Erhitzen des Trägers und des Halbleiterchips, bis der Halbleiterchip an dem Träger angebracht ist (s6).
  • Gemäß einer Ausführungsform wird nur der Träger einer metallionenhaltigen Flüssigkeit ausgesetzt.
  • Gemäß einer Ausführungsform wird nur der Halbleiterchip einer metallionenhaltigen Flüssigkeit ausgesetzt.
  • Gemäß einer Ausführungsform werden sowohl der Träger als auch der Halbleiterchip einer metallionenhaltigen Flüssigkeit ausgesetzt.
  • Gemäß einer Ausführungsform wird ein Halbleiter-Wafer mit mehreren Halbleiterchips oder Halbleiter-Dies einer metallionenhaltigen Flüssigkeit ausgesetzt.
  • Gemäß einer Ausführungsform beinhaltet das verfahren weiterhin das Herstellen einer porösen Schicht an einer Oberfläche mindestens eines des Trägers und des Halbleiterchips. Gemäß einer weiteren Ausführungsform davon enthält die poröse Schicht eine Oberflächenstruktur, die mindestens eines von dendritisch, plättchenartig, nadelförmig, schwammartig und kugelförmig ist. Gemäß einer weiteren Ausführungsform enthält die poröse Schicht eine Dicke in einem Bereich von 10 nm bis 20 μm, wobei der Bereich auch alle inkrementellen Werte abdeckt, wobei das Inkrement 1 nm ist.
  • Gemäß einer Ausführungsform ist der Träger ein Systemträger.
  • Gemäß einer Ausführungsform wird das Erhitzen bei einer Temperatur ausgeführt, die kleiner oder gleich 450°C ist, wobei auch alle Werte abgedeckt sind, die inkrementell von 450°C abnehmen, wobei das Inkrement 1°C ist.
  • Gemäß einer Ausführungsform wird die Spannung derart angelegt, dass mindestens einer eines kontinuierlichen Stroms und eines gepulsten Stroms erzeugt wird. Gemäß einer Ausführungsform wird die Spannung zwischen einem in die metallionenhaltige Flüssigkeit eingetauchten metallischen Körper und mindestens einen des Metallträgers und des Halbeiterchips angelegt.
  • Gemäß einer Ausführungsform wird das Erhitzen derart ausgeführt, dass eine gesinterte Struktur an einer Grenzfläche zwischen dem Träger und dem Halbleiterchip erzeugt wird. Außerdem können Ultraschallwellen auf die Struktur einwirken, um den Interdiffusionsprozess zu verstärken. Bei einer Ausführungsform oder zusätzlich kann ein konstanter und statischer Druck auf die Struktur ausgeübt werden, so dass die Erhitzungstemperatur weiter reduziert werden kann.
  • Unter Bezugnahme auf die 2A–E werden Querschnittsdarstellungen von Zwischenprodukten zum Veranschaulichen einer Ausführungsform eines Verfahrens zum Herstellen eines Halbleiter-Bauelements gezeigt. 2A zeigt Querschnittsdarstellungen eines Metallträgers 1 und eines Halbleiterchips 2. Es ist ein Ziel des Verfahrens, den Halbleiterchip 2 so an dem Metallträger 1 anzubringen, dass sie stark und beständig aneinander fixiert sind. Der Halbleiterchip 2 kann nicht gezeigte Kontaktelemente auf mindestens einer seiner Oberflächen aufweisen, und der Halbleiterchip 2 kann mit einem seiner Kontaktelemente an dem Metallträger 1 angebracht werden. Es ist jedoch auch möglich, dass eine nichtleitende Oberfläche des Halbleiterchips 2 mit dem Metallträger 1 verbunden wird. 2B zeigt, dass der Metallträger 1 einer metallionenhaltigen Flüssigkeit EL ausgesetzt ist. Die metallionenhaltige Flüssigkeit EL kann beispielsweise aus einem Elektrolyten bestehen. 2C zeigt, dass eine Spannung zwischen der metallionenhaltigen Flüssigkeit EL und dem Metallträger 1 angelegt ist. 2D zeigt, wie der Halbleiterchip auf dem Metallträger 1 platziert wird. Wie gezeigt, kann der Halbleiterchip 2 mit einer seiner Hauptoberflächen auf einer der Hauptoberflächen des Metallträgers 1 platziert werden. 2E zeigt das Erhitzen des Metallträgers 1 und des Halbleiterchips 2. Das Erhitzen wird durchgeführt, bis der Halbleiterchip 2 an dem Metallträger 1 angebracht ist. Das Erhitzen kann derart erfolgen, dass Hitze an alle Seiten der Struktur geliefert wird, wie durch die Pfeile angegeben.
  • Unter Bezugnahme auf 3 wird ein Flussdiagramm eines Verfahrens zum Herstellen eines Halbleiter-Bauelements gemäß einer Ausführungsform gezeigt. Das Verfahren beinhaltet: Bereitstellen eines Metallträgers (s1), Bereitstellen eines Halbleiterchips (s2), Herstellen einer porösen Schicht an einer Oberfläche mindestens eines des Metallträgers und des Halbleiterchips (s3), Platzieren des Halbleiterchips auf dem Träger (s4) und Erhitzen der resultierenden Struktur, bis der Halbleiterchip an dem Träger angebracht ist (s5).
  • Gemäß einer Ausführungsform wird eine poröse Schicht nur an einer Oberfläche des Metallträgers hergestellt.
  • Gemäß einer Ausführungsform wird eine poröse Schicht nur an einer Oberfläche des Halbleiterchips hergestellt.
  • Gemäß einer Ausführungsform wird eine poröse Schicht an einer Oberfläche des Metallträgers und an einer Oberfläche des Halbleiterchips hergestellt.
  • Gemäß einer Ausführungsform wird eine poröse Schicht an einer Oberfläche eines Halbleiter-Wafers mit mehreren Halbleiterchips oder Halbleiter-Dies hergestellt.
  • Gemäß einer Ausführungsform enthält die poröse Schicht eine Oberflächenstruktur, die mindestens eines von dendritisch, plättchenartig, nadelförmig, schwammartig und kugelförmig ist.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin: Aussetzen mindestens eines des Trägers und des Halbleiterchips einer metallionenhaltigen Flüssigkeit; und Anlegen einer Spannung zwischen der metallionenhaltigen Flüssigkeit und mindestens einem des Trägers und des Halbleiterchips. Gemäß einer Ausführungsform wird die Spannung derart angelegt, dass mindestens einer eines kontinuierlichen Stroms und eines gepulsten Stroms erzeugt wird. Gemäß einer Ausführungsform wird die Spannung zwischen einem in die metallionenhaltige Flüssigkeit eingetauchten metallischen Körper und mindestens einem des Metallträgers und des Halbleiterchips angelegt.
  • Gemäß einer Ausführungsform enthält die poröse Schicht eine Dicke in einem Bereich von 10 nm bis 20 μm, wobei der Bereich auch alle inkrementellen Werte abdeckt, wobei das Inkrement 1 nm ist.
  • Gemäß einer Ausführungsform ist der Metallträger ein Systemträger.
  • Gemäß einer Ausführungsform wird das Erhitzen bei einer Temperatur von kleiner oder gleich 450°C ausgeführt, was alle Werte abdeckt, die inkrementell von 450°C abnehmen, wobei das Inkrement 1°C ist. Gemäß einer Ausführungsform wird das Erhitzen derart ausgeführt, dass eine gesinterte Struktur an einer Grenzfläche zwischen dem Träger und dem Halbleiterchip erzeugt wird. Außerdem können Ultraschallwellen auf die Struktur einwirken, um den Interdiffusionsprozess zu verstärken. Bei einer Ausführungsform kann ein konstanter und statischer Druck auf die Struktur ausgeübt werden, so dass die Erhitzungstemperatur weiter reduziert werden kann.
  • Unter Bezugnahme auf 4A–D werden Querschnittsdarstellungen von Zwischenprodukten zum Veranschaulichen einer Ausführungsform eines Verfahrens zum Herstellen eines Halbleiter-Bauelements gezeigt. 4A zeigt einen Metallträger 1 und einen Halbleiter 2. 4B zeigt ein Zwischenprodukt, das nach dem Herstellen einer porösen Schicht 3 auf einer Hauptoberfläche des Metallträgers 1 erhalten wird. Prinzipiell gibt es verschiedene Wege zum Herstellen der porösen Schicht 3 an der Oberfläche des Metallträgers 1. Die poröse Schicht 3 kann beispielsweise auf der Oberfläche des Metallträgers 1 abgeschieden werden. Der Abscheidungsprozess kann beispielsweise wie oben in Verbindung mit 1 und 2A–E erläutert ausgeführt werden. Die poröse Schicht 3 kann prinzipiell auch durch Konvertieren einer zuvor nicht porösen Oberflächenschicht des Metallträgers 1 in eine poröse Schicht 3 durch ein beliebiges Verfahren hergestellt werden. 40 zeigt ein Zwischenprodukt, das nach dem Platzieren des Halbleiterchips 2 auf dem Metallträger 1 erhalten wird, so dass die poröse Schicht 3 eine Zwischenschicht zwischen dem Metallträger 1 und dem Halbleiterchip 2 bildet. 4D zeigt das Erhitzen der resultierenden Struktur, bis der Halbleiterchip 2 an dem Metallträger 1 angebracht ist. Das Erhitzen kann derart erfolgen, dass Hitze an alle Seiten der Struktur geliefert wird, wie durch die Pfeile angegeben.
  • Unter Bezugnahme auf 5 wird eine Querschnittseitendarstellung einer Vorrichtung zum Herstellen einer porösen Schicht auf einer Oberfläche mindestens eines eines Metallträgers und eines Halbleiterchips oder Halbleiter-Wafers gezeigt. Die Vorrichtung 10 besteht im Wesentlichen aus einem Elektroplattierungsbad 4, das eine Elektrolytlösung 5 enthält, die aus verschiedenen Komponenten bestehen kann.
  • Ein Metallträger 2 wird in die Elektrolytlösung 5 eingetaucht, um mit einer metallischen Schicht wie etwa beispielsweise einer Silberschicht plattiert zu werden. Der Metallträger 2 kann beispielsweise aus einem Kupfersystemträger oder einer Kupferbasisplatte, die nach dem Plattieren zu einem Systemträger ausgebildet werden soll, bestehen. Der Metallträger 2 ist mit dem negativen Anschluss einer Spannungsquelle 6 verbunden, so dass er während des Elektroplattierungsprozesses eine Kathode bildet. Auch in die Elektrolytlösung 5 eingetaucht wird ein metallischer Körper 7, der mit dem positiven Anschluss der Spannungsquelle 6 verbunden ist und somit während des Elektroplattierungsprozesses eine Anode bildet. Die Anode 7 kann als eine aktive Anode oder als eine passive Anode wirken. Als eine aktive Anode enthält sie ein Material, das auf dem Metallträger 2 abgeschieden werden soll. Der Elektrolyseprozess ist derart, dass positive Ionen des Materials der Anode 7 von der Anode 7 freigegeben werden und sich zum Metallträger 2 ausbreiten und auf der äußeren Oberfläche des Metallträgers 2 abscheiden, und gleichzeitig fließen Elektronen von der Anode 7 über die Spannungsquelle 6 zu dem Metallträger 2. Als eine passive Anode besteht die Anode 7 aus einem Material derart, dass keine Ionen von der Anode 7 in die Elektrolytlösung 5 freigegeben werden, und statt dessen sorgt die Anode 7 nur für ein elektrisches Potential innerhalb der Elektrolytlösung 5, und die Elektrolytlösung 5 selbst enthält die Bestandteile, die auf dem Metallträger 2 abgeschieden werden sollen. Auch in diesem Fall fließen Elektronen von der Anode 7 über die Spannungsquelle 6 zum Metallträger 2.
  • Bei einer Ausführungsform besteht die Elektrolytlösung 5 aus einer wässrigen Lösung, die Silbernitrat (AgNO3) und Ammoniak (NH3) enthält, wobei das Silbernitrat eine Konzentration von 0,01 bis 0,025 mol/kg besitzt und die Massenanteile an Silbernitrat und Ammoniak 8,5 g bzw. 6 g der 25%igen Lösung betragen. Bei dieser Ausführungsform spielt die Anode 7 die Rolle einer passiven Anode und kann beispielsweise aus einem Stahlmaterial hergestellt sein.
  • Allgemein erfolgen bei einem galvanischen Elektroplattierungsprozess chemische Teilreaktionen, wobei eine kathodische chemische Teilreaktion an der Oberfläche des Metallträgers 2 erfolgt und eine anodische chemische Teilreaktion an der Oberfläche der Anode 7 erfolgt. Die kathodische Teilreaktion besteht im Wesentlichen aus der Reduktion der Silberionenspezies in der Elektrolytlösung 5 und kann beschrieben werden als (ohne Berücksichtigung der Entstehung von Komplexen in der Lösung): Ag+ + e → Ag (1)
  • Die anodische chemische Teilreaktion kann beispielsweise wie folgt sein: 4OH → 2H2O + O4 + 4e (2)
  • Bei einer Ausführungsform kann die Anode 7 die Rolle einer aktiven Anode spielen, was bedeutet, dass sie das Material enthält, das auf dem Metallträger 2 abgeschieden werden soll. Wenn Silber auf dem Metallträger 2 abgeschieden werden soll, muss die Anode 7 Silber enthalten oder ultimativ daraus bestehen. Die Elektrolytlösung 5 kann in diesem Fall eine beliebige herkömmliche sein und braucht keine Silbernitratlösung zu sein.
  • Unter Bezugnahme auf 6 wird eine Querschnittseitenansicht einer Elektroplattierungsvorrichtung zum Veranschaulichen einer weiteren Ausführungsform gezeigt. Gemäß 6 im Vergleich zu der Ausführungsform von 5 wird anstelle eines Metallträgers 2 ein Halbleiterchip 20 in die Elektrolytlösung 5 eingetaucht. Der Halbleiterchip 20 kann ein Kontaktpad 20A enthalten, auf dem eine metallische Schicht abgeschieden werden soll. Der Halbleiterchip 20 soll mit dem Kontaktpad 20A in einem späteren Prozess auf einer Hauptoberfläche eines Metallträgers angebracht werden. Es ist jedoch auch möglich, dass der Halbleiterchip 20 kein Kontaktpad 20A an einer Oberfläche enthält, die in dem Elektroplattierungsprozess mit einer metallischen Schicht bedeckt werden soll. In diesem Fall wird eine dünne elektrisch leitende Keimschicht auf der jeweiligen Oberfläche des Halbleiterchips 20 vor dem Eintauchen in die Elektrolytlösung 5 abgeschieden, so dass der Elektroplattierungsprozess erfolgen kann. Die Keimschicht kann beispielsweise durch Sputtern abgeschieden werden. Wenn der Halbleiterchip 20 in die Elektrolytlösung 5 eingetaucht wird, wird das leitende Pad 20A oder die Keimschicht elektrisch mit dem negativen Anschluss der Spannungsquelle 6 verbunden. Die Anode 7 kann die Rolle einer aktiven Anode oder einer passiven Anode spielen, wie oben beschrieben.
  • Das Elektroplattierungsbad 4 mit der oben in Verbindung mit 5 und 6 beschriebenen Elektrolytlösung 5 wird zum Abscheiden einer porösen Silberschicht auf einem Metallträger 2 oder einem Halbleiterchip 20 verwendet. Des Anlegen eines Stroms beginnt die Abscheidung der porösen Schicht auf der Oberfläche des Metallträgers 2 oder einer elektrisch leitenden Oberfläche des Halbleiterchips 20. Die Rate der Abscheidungsoperation kann durch Regeln der Stromdichte gesteuert werden. Bei dem Ausführungsbeispiel wie oben umrissen kann eine Stromdichte in einem Bereich von 0,5 bis 2 A/cm2 in einem Konstantstrommodus verwendet werden. Der Strom kann in Form mindestens eines von einem kontinuierlichen Strom oder einem gepulsten Strom angelegt werden. Das bedeutet, während des Elektroplattierungsprozesses kann der Strom zeitlich konstant sein oder er kann mit der Zeit variieren.
  • Unter Bezugnahme auf 7A–E werden Strom-Zeit-Diagramme gezeigt, um verschiedene Ausführungsformen von zeitlich variierenden Elektroplattierungsströmen darzustellen. Bei diesen Ausführungsformen können Charakteristika wie etwa Dicke, Porosität und Morphologie der porösen Schicht auf präzise Weise eingestellt werden.
  • 7A zeigt eine Ausführungsform, bei der durch Anlegen einer bestimmten Anzahl von Vorimpulsen mehrere Keimkörner anfänglich hergestellt werden können, über die eine homogene dichte Keimschicht bereitgestellt werden kann. Danach wird ein Stromplateau mit einer Zeitdauer angelegt, die erheblich länger ist als die Dauer jedes einzelnen der Vorimpulse, und einer maximalen Stromdichte, die erheblich niedriger ist als das Maximum der Stromdichte der Vorimpulse. Während des Stromplateaus lässt man eine weitere poröse Schicht auf der durch die Vorimpulse erzeugten Anfangsschicht aufwachsen, wobei die weitere Schicht optimale dendritische Eigenschaften enthält. Im Wesentlichen hängt das Ergebnis von der Anzahl der Vorimpulse, der Zeitdauer jedes einzelnen der Vorimpulse, der Länge der Unterbrechungen zwischen den Vorimpulsen und der maximalen Stromdichte der Vorimpulse ab.
  • 7B zeigt eine weitere Ausführungsform, die durch dreimaliges Wiederholen des Musters von 7A erhalten wird. Mit einem derartigen Muster kann eine dreidimensionale Schichtstruktur mit dendritischen Ebenen unterschiedlicher Dichte hergestellt werden.
  • 7C zeigt eine weitere Ausführungsform mit einem kontinuierlichen, zeitunabhängigen Plateau- oder Basisstrom und zusätzlich Stromimpulsen auf dem Plateaustrom. Die Stromimpulse können zusammengruppiert werden, um beispielsweise wie dargestellt drei aufeinanderfolgende Impulse in jeder Gruppe zu bilden, wobei die Gruppen von Impulsen durch eine Unterbrechung voneinander getrennt sind.
  • 7D zeigt eine weitere Ausführungsform, bei der Stromimpulse unterschiedlicher Polarität angelegt werden und danach ein Stromplateau mit einer Dauer, die erheblich länger ist als die Länge der Impulse, angelegt wird.
  • 7E zeigt eine weitere Ausführungsform, bei der nur Stromimpulse angelegt werden, wobei die Impulse von gleicher Impulslänge sind und Unterbrechungen zwischen den Impulsen aufweisen, wobei die Unterbrechungen im Vergleich zur Dauer der Impulse von gleicher Dauer sind.
  • Gemäß einer Ausführungsform wird nach dem Platzieren des Halbleiterchips auf dem Metallträger die ganze Struktur eine Stunde lang in einer Stickstoffatmosphäre bei 300°C gesintert, so dass als Ergebnis der Halbleiterchip fest und zuverlässig an dem Metallträger angebracht ist und die zwischen dem Halbleiterchip und dem Metallträger angeordnete poröse Schicht eine gesinterte Struktur enthält. Je nach der Struktur und den mittleren Abmessungen der nanoskopischen Strukturen in der porösen Schicht ist es auch möglich, den Erhitzungsprozess bei Temperaturen unter 450°C oder sogar unter 300°C auszuführen, wobei der Temperaturbereich im Allgemeinen alle Werte abdeckt, die inkrementell von 450°C abnehmen, wobei das Inkrement 1°C ist.
  • Unter Bezugnahme auf 8 wird eine Querschnittsdarstellung einer Ausführungsform eines Zwischenprodukts gezeigt. Das Zwischenprodukt 30 enthält einen Metallträger 1 und eine auf einer Hauptoberfläche des Metallträgers 1 abgeschiedene poröse Silberschicht 9. Die poröse Schicht 9 ist durch raue und poröse Bedingungen oder eine raue und poröse Morphologie gekennzeichnet. Die Porositäten liegen im Bereich von 1–1000 nm, alle inkrementellen Werte abdeckend, wobei das Inkrement 1 nm ist. Dieser Zustand kann durch kristalline Strukturen und/oder dendritische, Plättchen- und Schwammstrukturen gekennzeichnet sein. Weiterhin können nadelförmige Säulen zufällig nebeneinander aus der Schicht vorstehen. Diese nadelförmigen Strukturen und die Plättchen können mit scharfen und präzisen Kanten versehen sein. Ein Halbleiterchip soll an dem Metallträger 1 mit der porösen Schicht 9 dazwischen angebracht werden. Der poröse und raue Zustand der porösen Schicht 9 führt eine viel stärkere Haftung des Halbleiterchips an den Metallträger 1 herbei, so dass die poröse Schicht 9 dem Zweck einer Adhäsionsbeschleunigerschicht dient. Die durch einen Sinterprozess erzeugten Bondkräfte sind viel stärker als mit homogenen und glatten Oberflächen des Metallträgers 1 und des Halbleiterchips. Wie oben umrissen, kann die poröse Schicht 9 auch bei einer Ausführungsform oder zusätzlich auf der Oberfläche des Halbleiterchips hergestellt werden.
  • Unter Bezugnahme auf 9 wird ein Halbleiter-Bauelement 40 gemäß einer Ausführungsform gezeigt. Das Halbleiter-Bauelement 40 enthält einen Metallträger 1, einen über dem Träger 1 angeordneten Halbleiterchip 2 und eine zwischen dem Träger 1 und dem Halbleiterchip 2 vorgesehene poröse Schicht 9.
  • Gemäß einer Ausführungsform enthält die poröse Schicht 9 eine Oberflächenstruktur, die mindestens eines von dendritisch, plättchenartig, nadelförmig, schwammartig und kugelförmig ist.
  • Gemäß einer Ausführungsform enthält die poröse Schicht 9 eine Dicke in einem Bereich von 10 nm bis 20 μm, wobei der Bereich auch alle inkrementellen Werte abdeckt, wobei das Inkrement 1 nm ist.
  • Gemäß einer Ausführungsform ist der Metallträger 1 ein Systemträger.
  • Gemäß einer Ausführungsform enthält die poröse Schicht 9 Silber.
  • Gemäß einer Ausführungsform enthält der Metallträger Kupfer.
  • Gemäß einer Ausführungsform enthält die poröse Schicht 9 eine gesinterte Struktur.
  • Gemäß einer Ausführungsform enthält der Halbleiterchip 2 ein Kontaktelement oder Kontaktpad bei der porösen Schicht 9.
  • Gemäß einer Ausführungsform enthält der Halbleiterchip 2 eine elektrisch leitende Keimschicht bei der porösen Schicht 9.
  • Unter Bezugnahme auf 10 wird dort eine Querschnittsdarstellung eines elektrischen Bauelements gemäß einer Ausführungsform gezeigt. Das elektrische Bauelement 50 enthält einen ersten Metallleiter 51, einen zweiten Metallleiter 52 und eine zwischen dem ersten Metallleiter 51 und dem zweiten Metallleiter 52 bereitgestellte elektrisch leitende poröse Schicht 59.
  • Gemäß einer Ausführungsform enthält die poröse Schicht 59 eine Oberflächenstruktur, die mindestens eines von dendritisch, plättchenartig, nadelförmig, schwammartig und kugelförmig ist.
  • Gemäß einer Ausführungsform enthält die poröse Schicht 59 eine Dicke in einem Bereich von 10 nm bis 20 μm, wobei der Bereich auch alle inkrementellen Werte abdeckt, wobei das Inkrement 1 nm ist.
  • Gemäß einer Ausführungsform enthält die poröse Schicht 59 eine gesinterte Struktur.
  • Gemäß einer Ausführungsform enthält die poröse Schicht 59 Silber.
  • Unter Bezugnahme auf 11A wird eine Querschnittsdarstellung eines elektrischen Bauelements gemäß einer Ausführungsform gezeigt. Das elektrische Bauelement 60 enthält eine Sicherung, wobei die Sicherung ein elektrisch leitendes poröses Material 69 enthält. Das elektrisch leitende poröse Material 69 kann zwischen einem ersten elektrisch leitenden Element 61 und einem zweiten elektrisch leitenden Element 62 angeordnet sein.
  • Das elektrische Bauelement 60 kann beispielsweise in Leistungshalbleiter-Bauelementen genutzt werden. Durch präzises Einstellen der strukturellen Abmessungen der porösen Schicht 69 kann der Schmelzpunkt des porösen Materials auf einen Sollwert eingestellt werden, so dass ein Temperaturanstieg zu einer Fehlfunktion des elektrischen Bauelements durch Schmelzen der Verbindungen zwischen dem porösen Material 69 zu den elektrischen leitenden Elementen 61 und 62 führt. Wie in 11B gezeigt, kommt es aufgrund der Volumenreduktion des porösen Materials 69 zu einem Abriss auf einer der beiden oder auf beiden Seiten bei den elektrisch leitenden Elementen 61 und 62, so dass der Stromfluss durch die Sicherung unterbrochen ist.
  • Gemäß einer Ausführungsform ist das poröse Material 69 mindestens eines von dendritisch, plättchenartig, nadelförmig, schwammartig oder kugelförmig.
  • Gemäß einer Ausführungsform ist die Sicherung eine Trennsicherung.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl von alternativen und/oder äquivalenten Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden kann, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.

Claims (17)

  1. Verfahren zum Herstellen eines Halbleiter-Bauelements, umfassend: Bereitstellen eines Metallträgers (1); Bereitstellen eines Halbleiterchips (2); Aussetzen mindestens eines des Metallträgers (1) und des Halbleiterchips (2) einer metallionenhaltigen Flüssigkeit und somit Herstellen einer porösen Schicht (3) an einer Oberfläche mindestens eines des Metallträgers (1) und des Halbleiterchips (2); Anlegen einer Spannung zwischen der metallionenhaltigen Flüssigkeit und mindestens eines des Metallträgers (1) und Halbleiterchips (2); Platzieren des Halbleiterchips (2) auf dem Metallträger (1), so dass die poröse Schicht (3) eine Zwischenschicht zwischen dem Metallträger (1) und dem Halbleiterchip (2) bildet und mit beiden direkt verbunden ist; und Erhitzen des Metallträgers (1) und des Halbleiterchips (2), bis der Halbleiterchip (2) an dem Metallträger (1) angebracht ist.
  2. Verfahren nach Anspruch 1, wobei die poröse Schicht (3) eine Oberflächenstruktur umfasst, die mindestens eines von dendritisch, plättchenartig, nadelförmig, schwammartig und kugelförmig ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei die poröse Schicht (3) eine Dicke in einem Bereich von 10 nm bis 20 μm umfasst.
  4. Verfahren nach einem oder mehreren der vorherigen Ansprüche, wobei der Metallträger (1) ein Systemträger ist.
  5. Verfahren nach einem oder mehreren der vorherigen Ansprüche, umfassend das Ausführen des Erhitzens bei einer Temperatur von kleiner oder gleich 450°C.
  6. Verfahren nach einem oder mehreren der vorherigen Ansprüche, umfassend das Anlegen der Spannung derart, dass mindestens einer eines kontinuierlichen Stroms und eines gepulsten Stroms erzeugt wird.
  7. Verfahren zum Herstellen eines Halbleiter-Bauelements, umfassend: Bereitstellen eines Metallträgers (1); Bereitstellen eines Halbleiterchips (2); Erzeugen einer porösen Schicht (3) an einer Oberfläche mindestens eines des Metallträgers (1) und des Halbleiterchips (2), wobei Porositäten der porösen Schicht (3) eine Größe von 1 nm bis 1000 nm aufweisen; Platzieren des Halbleiterchips (2) auf dem Metallträger (1), so dass die poröse Schicht (3) eine Zwischenschicht zwischen dem Metallträger (1) und dem Halbleiterchip (2) bildet und mit beiden direkt verbunden ist; und Erhitzen der resultierenden Struktur, bis der Halbleiterchip (2) an dem Metallträger (1) angebracht ist.
  8. Verfahren nach Anspruch 7, wobei die poröse Schicht (3) eine Oberflächenstruktur umfasst, die mindestens eines von dendritisch, plättchenartig, nadelförmig, schwammartig und kugelförmig ist.
  9. Verfahren nach Anspruch 7 oder 8, weiterhin umfassend: Aussetzen mindestens eines des Trägers (1) und des Halbleiterchips (2) einer metallionenhaltigen Flüssigkeit; und Anlegen einer Spannung zwischen der metallionenhaltigen Flüssigkeit und mindestens einem des Metallträgers (1) und des Halbleiterchips (2).
  10. Verfahren nach einem oder mehreren der Ansprüche 7 bis 9, wobei die poröse Schicht (3) eine Dicke in einem Bereich von 10 nm bis 20 μm umfasst.
  11. Verfahren nach einem oder mehreren der Ansprüche 7 bis 10, wobei der Metallträger (1) ein Systemträger ist.
  12. Verfahren nach einem oder mehreren der Ansprüche 7 bis 11, umfassend das Ausführen des Erhitzens bei einer Temperatur von kleiner oder gleich 450°C.
  13. Verfahren nach einem oder mehreren der Ansprüche 7 bis 12, umfassend das Anlegen der Spannung derart, dass mindestens einer eines kontinuierlichen Stroms und eines gepulsten Stroms erzeugt wird.
  14. Halbleiter-Bauelement, umfassend: einen Metallträger (1); einen auf dem Metallträger (1) angeordneten Halbleiterchip (2) und eine zwischen dem Metallträger (1) und dem Halbleiterchip (2) bereitgestellte poröse Schicht (3); wobei die poröse Schicht (3) eine Dicke in einem Bereich von 10 nm bis 5 μm aufweist.
  15. Halbleiter-Bauelement nach Anspruch 14, wobei die poröse Schicht (3) eine Oberflächenstruktur umfasst, die mindestens eines von dendritisch, plättchenartig, nadelförmig, schwammartig und kugelförmig ist.
  16. Halbleiter-Bauelement nach einem oder mehreren der Ansprüche 14 oder 15, wobei der Metallträger (1) ein Systemträger ist.
  17. Halbleiter-Bauelement, hergestellt gemäß einem der Ansprüche 7 bis 13.
DE102009040632.8A 2008-09-11 2009-09-08 Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiter-Bauelements und damit hergestelltes Halbleiter-Bauelement Active DE102009040632B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/208,862 2008-09-11
US12/208,862 US8603864B2 (en) 2008-09-11 2008-09-11 Method of fabricating a semiconductor device

Publications (2)

Publication Number Publication Date
DE102009040632A1 DE102009040632A1 (de) 2010-04-01
DE102009040632B4 true DE102009040632B4 (de) 2017-11-16

Family

ID=41720027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009040632.8A Active DE102009040632B4 (de) 2008-09-11 2009-09-08 Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiter-Bauelements und damit hergestelltes Halbleiter-Bauelement

Country Status (2)

Country Link
US (1) US8603864B2 (de)
DE (1) DE102009040632B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017122865B3 (de) * 2017-10-02 2019-03-14 Infineon Technologies Ag Verfahren zum Bilden einer metallischen Zwischenverbindung, Verfahren zum Herstellen einer Halbleiteranordnung mit einer metallischen Zwischenverbindung und Halbleitervorrichtungsanordnung mit einer metallischen Zwischenverbindung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1141234A (en) * 1966-03-04 1969-01-29 Burndy Corp Environmental heat responsive circuit interrupter
JPH0222491A (ja) * 1988-07-08 1990-01-25 Matsushita Electric Works Ltd 粗表面金属箔の製造方法
US5058796A (en) * 1988-03-03 1991-10-22 Siemens Aktiengesellschaft Apparatus for fastening electronic components to substrates
JPH06124862A (ja) * 1992-10-09 1994-05-06 Fujitsu Ltd 半導体結晶の接着方法
DE10124047A1 (de) * 2001-05-16 2002-11-21 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und Systemträger und Verfahren zur Herstellung derselben
DE10330192A1 (de) * 2003-07-03 2005-02-17 Infineon Technologies Ag Elektrisch leitender Körper mit einer Haftvermittlungsschicht sowie Verfahren zum Abscheiden einer Haftvermittlungsschicht

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4515671A (en) * 1983-01-24 1985-05-07 Olin Corporation Electrochemical treatment of copper for improving its bond strength
US5326454A (en) 1987-08-26 1994-07-05 Martin Marietta Corporation Method of forming electrodeposited anti-reflective surface coatings
DE19547948C1 (de) 1995-12-21 1996-11-21 Atotech Deutschland Gmbh Verfahren und Schaltungsanordnung zur Erzeugung von Strompulsen zur elektrolytischen Metallabscheidung
US20030148024A1 (en) 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
NL1015348C2 (nl) 2000-05-31 2001-12-03 D R P P B V Dutch Reverse Puls Methode ter verbetering van electrolytische metaal neerslagverdeling op een substraat met behulp van Periodic Reversal Current waarbij gebruik wordt gemaakt van Oplosbare-, Inerte- en Hybride Anoden.
JP3423702B2 (ja) 2000-08-29 2003-07-07 創輝株式会社 金属めっき方法
TW490820B (en) * 2000-10-04 2002-06-11 Advanced Semiconductor Eng Heat dissipation enhanced ball grid array package
US7195700B2 (en) * 2003-01-30 2007-03-27 Novellus Systems, Inc. Method of electroplating copper layers with flat topography
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
WO2005075132A1 (ja) 2004-02-04 2005-08-18 Ebara Corporation 複合型ナノ粒子及びその製造方法
US20070183920A1 (en) 2005-02-14 2007-08-09 Guo-Quan Lu Nanoscale metal paste for interconnect and method of use
CN100441340C (zh) 2005-03-02 2008-12-10 河南大学 含磷有机化合物修饰的低熔点合金纳米微粒及其制备方法
US20060222871A1 (en) 2005-03-31 2006-10-05 Bonhote Christian R Method for lowering deposition stress, improving ductility, and enhancing lateral growth in electrodeposited iron-containing alloys
DE102005014748B4 (de) * 2005-03-31 2007-02-08 Advanced Micro Devices, Inc., Sunnyvale Technik zum elektrochemischen Abscheiden einer Legierung mit chemischer Ordnung
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
US20070044295A1 (en) 2005-05-12 2007-03-01 Nanosys, Inc. Use of nanoparticles in film formation and as solder

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1141234A (en) * 1966-03-04 1969-01-29 Burndy Corp Environmental heat responsive circuit interrupter
US5058796A (en) * 1988-03-03 1991-10-22 Siemens Aktiengesellschaft Apparatus for fastening electronic components to substrates
JPH0222491A (ja) * 1988-07-08 1990-01-25 Matsushita Electric Works Ltd 粗表面金属箔の製造方法
JPH06124862A (ja) * 1992-10-09 1994-05-06 Fujitsu Ltd 半導体結晶の接着方法
DE10124047A1 (de) * 2001-05-16 2002-11-21 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und Systemträger und Verfahren zur Herstellung derselben
DE10330192A1 (de) * 2003-07-03 2005-02-17 Infineon Technologies Ag Elektrisch leitender Körper mit einer Haftvermittlungsschicht sowie Verfahren zum Abscheiden einer Haftvermittlungsschicht

Also Published As

Publication number Publication date
DE102009040632A1 (de) 2010-04-01
US8603864B2 (en) 2013-12-10
US20100059857A1 (en) 2010-03-11

Similar Documents

Publication Publication Date Title
EP1430489B1 (de) Elektrokeramisches bauelement mit mehreren kontaktflächen
DE69408432T2 (de) Keramisches Mehrschichtschaltungssubstrat, Verfahren zu seiner Herstellung und elektrisch leitfähiges Material zur Verwendung in keramischem Mehrschichtschaltungssubstrat
EP3592696B1 (de) Anordnung und verfahren zum bereitstellen einer vielzahl von nanodrähten
EP3351290B1 (de) Elektrische durchführung mit kontaktelement und verfahren zur herstellung
EP2162922A1 (de) Kontakt-struktur für euin halbleiter-bauelement sowie verfahren zur herstellung desselben
DE102005028704B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE102014209106A1 (de) Metallisierung auf keramischen Substraten
DE112009005044B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014105000A1 (de) Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
DE69514157T2 (de) Metallisierung eines Ferriten mittels Oberflächenreduktion
DE1614218C3 (de)
DE1102914B (de) Verfahren zur Herstellung von Halbleiteranordnungen, wie Dioden, Transistoren od. dgl., mit einem Silizium-Halbleiterkoerper
DE1614218B2 (de) Verfahren zum herstellen einer kontaktschicht fuer halbleiteranordnungen
DE102009040632B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiter-Bauelements und damit hergestelltes Halbleiter-Bauelement
DE102009040627B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines elektronischen Systems
DE10238284B4 (de) Verfahren zum Herstellen einer schaumförmigen Metallstruktur, Metallschaum sowie Anordnung aus einem Trägersubstrat und einem Metallschaum
DE69607130T2 (de) Elektroplattieren von Nickel auf Nickel-Ferrit Vorrichtungen
DE102006025219A1 (de) Produkt mit Leiter aus Zink oder einer Zink-Aluminium-Legierung
EP0054695B1 (de) Verfahren zum Erzeugen von Dendriten durch Galvanisieren und Vorrichtung zur Durchführung des Verfahrens
DE102012213555A1 (de) Verfahren zur Herstellung eines Substrats für ein Leistungshalbleiterbauelement und Substrat
DE102014221584B4 (de) Elektrochemisches Sintern von Metallpartikelschichten
WO2007113182A1 (de) Verfahren zum aufbringen von lotpartikeln auf kontaktflächen sowie hierfür geeignete lotpartikel und bauteile mit kontaktflächen
DE898468C (de) Verfahren zur Herstellung von elektrischen Widerstaenden
DE2540999B2 (de) Elektrischer Steckkontakt mit einer Kontaktschicht aus einer Silber-Palladium-Legierung
DE19746975C1 (de) Verfahren zum Legieren einer Edelmetall-Bypaßschicht eines Hochtemperatursupraleiters

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021580000

Ipc: H10W0072300000