Die
vorliegende Erfindung betrifft eine Halbleitervorrichtung mit mehreren über
einen Bondhügel als Flip-Chip gebondeten Substraten. The
The present invention relates to a semiconductor device having a plurality of
a bump as a flip-chip bonded substrates.
Die JP-A-2006-189418 offenbart
eine Sensorvorrichtung mit einem Sensorchip und einem Schaltungschip,
die über einen Bondhügel als Flip-Chip gebondet
sind. Sowohl der Sensorchip als auch der Schaltungschip ist aus
einem Halbleitersubstrat aufgebaut. Der Sensorchip und der Schaltungschip
sind über den Bondhügel elektrisch miteinander verbunden
und getrennt voneinander angeordnet.The JP-A-2006-189418 discloses a sensor device having a sensor chip and a circuit chip which are bonded via a bump as a flip-chip. Both the sensor chip and the circuit chip are constructed from a semiconductor substrate. The sensor chip and the circuit chip are electrically connected to one another via the bump and are arranged separately from one another.
Bei
dem vorstehend beschriebenen Sensorchip kann bedingt durch eine
Differenz des Längenausdehnungskoeffizienten des Halbleitersubstrats und
des Bondhügels, die in einer kalten und warmen Umgebung
hervorgerufen wird, und einen durch die Aufbringung einer externen
Kraft hervorgerufenen Verzug eine Spannung an einer Grenzfläche
zwischen dem Bondhügel und der Kontaktstelle erzeugt werden.
Die Spannung kann einen Riss der Kontaktstelle und des Halbleitersubstrats
verursachen. Der Riss kann von einer äußersten
Verbindungskante der Kontaktoberfläche der Kontaktstelle
und des Bondhügels erzeugt werden und in einer Richtung
radial nach innen des Bondhügels und in einer Tiefenrichtung
der Kontaktstelle wachsen. Auf diese Weise kann das Halbleitersubstrat
beschädigt werden.at
the sensor chip described above may be due to a
Difference of the coefficient of linear expansion of the semiconductor substrate and
the bump hill, in a cold and warm environment
caused by the application of an external
Force induced distortion a tension at an interface
be generated between the bump and the contact point.
The voltage may be a crack of the pad and the semiconductor substrate
cause. The crack can be from an outermost one
Connecting edge of the contact surface of the contact point
and the bump hill are created and in one direction
radially inward of the bump and in a depth direction
the contact point grow. In this way, the semiconductor substrate
to be damaged.
Es
ist folglich Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung
bereitzustellen, die eine Beschädigung eines Halbleitersubstrats selbst
dann verringern kann, wenn ein Riss von einer Verbindungskante einer
Kontaktstelle und eines Bondhügels erzeugt wird.It
is therefore an object of the present invention, a semiconductor device
to provide damage to a semiconductor substrate itself
then can reduce if a crack from a connecting edge of a
Contact point and a bump is generated.
Gemäß einer
ersten Ausgestaltung der vorliegenden Erfindung weist eine Halbleitervorrichtung einen
ersten Halbleiterchip, einen zweiten Halbleiterchip und einen Bondhügel
auf. Der erste Halbleiterchip weist ein erstes Halbleitersubstrat
und eine auf dem ersten Halbleitersubstrat angeordnete erste Kontaktstelle
auf. Der zweite Halbleiterchip weist ein zweites Halbleitersubstrat
und eine auf dem zweiten Halbleitersubstrat angeordnete zweite Kontaktstelle auf.
Der Bondhügel ist auf der ersten Kontaktstelle und der
zweiten Kontaktstelle angeordnet. Der erste Halbleiterchip und der
zweite Halbleiterchip sind über den Bondhügel
als Flip-Chip gebondet. Der erste Halbleiterchip weist einen ersten
Graben auf. Wenn eine Kante des Bondhügels, die sich an
einem Außenkantenabschnitt einer Kontaktoberfläche
der ersten Kontaktstelle und des Bondhügels befindet, als Verbindungskante
definiert wird, befindet sich der Graben innerhalb der Verbindungskante.According to one
In the first aspect of the present invention, a semiconductor device includes
first semiconductor chip, a second semiconductor chip and a bump
on. The first semiconductor chip has a first semiconductor substrate
and a first contact pad disposed on the first semiconductor substrate
on. The second semiconductor chip has a second semiconductor substrate
and a second pad disposed on the second semiconductor substrate.
The bump is on the first contact point and the
second contact point arranged. The first semiconductor chip and the
second semiconductor chip are over the bump
bonded as a flip-chip. The first semiconductor chip has a first one
Dig up. If an edge of the bump that sticks to
an outer edge portion of a contact surface
the first contact point and the bump is, as a connecting edge
is defined, the trench is located within the connecting edge.
Bei
der Halbleitervorrichtung der ersten Ausgestaltung der vorliegenden
Erfindung kann der Graben selbst dann, wenn ein Riss an der Verbindungskante
erzeugt wird, ein Wachstum des Risses, der in einer Richtung radial
nach innen des Bondhügels und in einer Tiefenrichtung der
ersten Kontaktstelle wächst, beschränken. Auf
diese Weise kann eine durch den Riss bedingte Beschädigung
des ersten Halbleitersubstrats verringert werden.at
the semiconductor device of the first aspect of the present invention
Invention, the trench even if a crack at the connecting edge
is generated, a growth of the crack, which is radial in one direction
inside of the bump hill and in a depth direction of the
first contact point grows, restrict. On
this may cause damage due to the crack
of the first semiconductor substrate can be reduced.
Gemäß einer
zweiten Ausgestaltung der vorliegenden Erfindung weist eine Halbleitervorrichtung einen
ersten Halbleiterchip, einen zweiten Halbleiterchip und einen Bondhügel
auf. Der erste Halbleiterchip weist ein erstes Halbleitersubstrat,
eine auf dem ersten Halbleitersubstrat angeordnete erste Kontaktstelle
und einen durch die erste Kontaktstelle in das erste Halbleitersubstrat
dringenden ersten Graben auf. Der zweite Halbleiterchip weist ein
zweites Halbleitersubstrat, eine auf dem zweiten Halbleitersubstrat
angeordnete zweite Kontaktstelle und einen durch die zweite Kontaktstelle
in das zweite Halbleitersubstrat dringenden zweiten Graben auf.
Der Bondhügel ist auf der ersten Kontaktstelle und der
zweiten Kontaktstelle angeordnet. Der erste Halbleiterchip und der
zweite Halbleiterchip sind über den Bondhügel als
Flip-Chip gebondet. Der erste Graben befindet sich an einem Außenkantenabschnitt
einer Kontaktoberfläche der ersten Kontaktstelle und des
Bondhügels. Der zweite Graben befindet sich an einem Außenkantenabschnitt
einer Kontaktoberfläche der zweiten Kontaktstelle und des
Bondhügels.According to one
In the second aspect of the present invention, a semiconductor device includes
first semiconductor chip, a second semiconductor chip and a bump
on. The first semiconductor chip has a first semiconductor substrate,
a first contact pad disposed on the first semiconductor substrate
and one through the first pad in the first semiconductor substrate
urgent first ditch. The second semiconductor chip has a
second semiconductor substrate, one on the second semiconductor substrate
arranged second contact point and one through the second contact point
in the second semiconductor substrate urging second trench.
The bump is on the first contact point and the
second contact point arranged. The first semiconductor chip and the
second semiconductor chip are over the bump as
Bonded flip-chip. The first trench is at an outer edge portion
a contact surface of the first contact point and the
Bump. The second trench is located at an outer edge portion
a contact surface of the second pad and the
Bump.
Bei
der Halbleitervorrichtung der zweiten Ausgestaltung der vorliegenden
Erfindung können der erste Graben und der zweite Graben
selbst dann, wenn ein Riss an einer Verbindungskante der ersten Kontaktstelle
und des Bondhügels oder an einer Verbindungskante der zweiten
Kontaktstelle und des Bondhügels erzeugt wird, ein Wachstum
des Risses, der in einer Richtung radial nach innen des Bondhügels
und in einer Tiefenrichtung der ersten Kontaktstelle oder der zweiten
Kontaktstelle wächst, beschränken. Auf diese Weise
kann eine durch den Riss bedingte Beschädigung des ersten
Halbleitersubstrats oder des zweiten Halbleitersubstrats verringert
werden.at
the semiconductor device of the second aspect of the present invention
Invention, the first trench and the second trench
even if a crack at a connecting edge of the first contact point
and the bump or at a connecting edge of the second
Contact point and the bump is generated, a growth
of the crack, which is in a direction radially inward of the bump
and in a depth direction of the first pad or the second
Contact point grows, limit. In this way
can damage the first due to the crack
Semiconductor substrate or the second semiconductor substrate is reduced
become.
Gemäß einer
dritten Ausgestaltung der vorliegenden Erfindung weist eine Halbleitervorrichtung eine
elektronische Vorrichtung, einen Halbleiterchip und einen Bondhügel
auf. Die elektronische Vorrichtung weist ein Substrat und eine auf
dem Substrat angeordnete Elektrode auf. Der Halbleiterchip weist
ein Halbleitersubstrat und eine auf dem Halbleitersubstrat angeordnete
Kontaktstelle auf. Der Bondhügel ist auf der Elektrode
und der Kontaktstelle angeordnet. Die elektronische Vorrichtung
und der Halbleiterchip sind über den Bondhügel
als Flip-Chip gebondet. Der Halbleiterchip weist einen Graben auf.
Wenn eine Kante des Bondhügels, die sich an einem Außenkantenabschnitt
einer Kontaktoberfläche der Kontaktstelle und des Bondhügels
befindet, als Verbindungskante definiert wird, befindet sich der
Graben innerhalb der Verbindungskante.According to a third aspect of the present invention, a semiconductor device includes an electronic device, a semiconductor chip, and a bump. The electronic device comprises a substrate and an electrode disposed on the substrate. The semiconductor chip has a semiconductor substrate and a contact point arranged on the semiconductor substrate. The bump is disposed on the electrode and the pad. The electronic device and the semiconductor chip are bonded via the bump as a flip-chip. The semiconductor chip has a trench. If one edge of the bump hill, which is on an outer can tenabschnitt a contact surface of the contact point and the bump is located, is defined as a connecting edge, the trench is located within the connecting edge.
Bei
der Halbleitervorrichtung der dritten Ausgestaltung der vorliegenden
Erfindung kann der Graben selbst dann, wenn ein Riss an einer Verbindungskante
erzeugt wird, ein Wachstum des Risses, der in einer Richtung radial
nach innen des Bondhügels und in einer Tiefenrichtung der
ersten Kontaktstelle wächst, beschränken. Auf
diese Weise kann eine durch den Riss bedingte Beschädigung
des Halbleitersubstrats verringert werden.at
the semiconductor device of the third embodiment of the present invention
Invention, the trench even if a crack at a connecting edge
is generated, a growth of the crack, which is radial in one direction
inside of the bump hill and in a depth direction of the
first contact point grows, restrict. On
this may cause damage due to the crack
of the semiconductor substrate can be reduced.
Gemäß einer
vierten Ausgestaltung der vorliegenden Erfindung weist eine Halbleitervorrichtung eine
elektronische Vorrichtung, einen Halbleiterchip und einen Bondhügel
auf. Die elektronische Vorrichtung weist ein Substrat und eine auf
dem Substrat angeordnete Elektrode auf. Der Halbleiterchip weist
ein Halbleitersubstrat, eine auf dem Halbleitersubstrat angeordnete
Kontaktstelle und einen durch die Kontaktstelle in das Halbleitersubstrat
dringenden Graben auf. Der Bondhügel ist auf der Elektrode
und der Kontaktstelle angeordnet. Die elektronische Vorrichtung
und der Halbleiterchip sind über den Bondhügel als
Flip-Chip gebondet. Der Graben befindet sich an einem Außenkantenabschnitt
einer Kontaktoberfläche der Kontaktstelle und des Bondhügels.According to one
Fourth aspect of the present invention includes a semiconductor device
electronic device, a semiconductor chip and a bump
on. The electronic device comprises a substrate and a
the electrode disposed on the substrate. The semiconductor chip points
a semiconductor substrate, one disposed on the semiconductor substrate
Contact point and one through the contact point in the semiconductor substrate
urgent ditch. The bump is on the electrode
and the contact point arranged. The electronic device
and the semiconductor chip are over the bump as
Bonded flip-chip. The trench is located at an outer edge portion
a contact surface of the pad and the bump.
Bei
der Halbleitervorrichtung der dritten Ausgestaltung der vorliegenden
Erfindung kann der Graben selbst dann, wenn ein Riss an einer Verbindungskante
einer Kontaktoberfläche der Elektrode und der Kontaktstelle
erzeugt wird, ein Wachstum des Risses, der in einer Richtung radial
nach innen des Bondhügels und in einer Tiefenrichtung der
Kontaktstelle wächst, beschränken. Auf diese Weise kann
eine durch den Riss bedingte Beschädigung des Halbleitersubstrats
verringert werden.at
the semiconductor device of the third embodiment of the present invention
Invention, the trench even if a crack at a connecting edge
a contact surface of the electrode and the pad
is generated, a growth of the crack, which is radial in one direction
inside of the bump hill and in a depth direction of the
Contact point grows, limit. This way you can
a crack caused damage to the semiconductor substrate
be reduced.
Weitere
Aufgaben und Vorteile der vorliegenden Erfindung werden aus der
nachfolgenden detaillierten Beschreibung, die unter Bezugnahme auf
die beigefügte Zeichnung gemacht wurde, näher
ersichtlich sein. In der Zeichnung zeigt/zeigen:Further
Objects and advantages of the present invention will become apparent from the
following detailed description made with reference to
The attached drawing was made closer
be clear. In the drawing shows / show:
1 eine
Querschnittsansicht eines Teils einer Halbleitervorrichtung gemäß einer
ersten Ausführungsform der vorliegenden Erfindung; 1 a cross-sectional view of a portion of a semiconductor device according to a first embodiment of the present invention;
2 eine
Draufsicht einer ersten Kontaktstelle; 2 a plan view of a first contact point;
3 eine
Draufsicht der ersten Kontaktstelle, auf der ein Bondhügel
angeordnet ist; 3 a plan view of the first contact point, on which a bump is arranged;
4A bis 4E Querschnittsansichten eines
Teils eines Fertigungsprozesses der Halbleitervorrichtung; 4A to 4E Cross-sectional views of a part of a manufacturing process of the semiconductor device;
5A bis 5D Querschnittsansichten eines
weiteren Teils des Fertigungsprozesses der Halbleitervorrichtung; 5A to 5D Cross-sectional views of another part of the manufacturing process of the semiconductor device;
6 eine
Querschnittsansicht eines Teils einer Halbleitervorrichtung gemäß einer
zweiten Ausführungsform der vorliegenden Erfindung; 6 a cross-sectional view of a portion of a semiconductor device according to a second embodiment of the present invention;
7 eine
Querschnittsansicht eines Teils einer Halbleitervorrichtung gemäß einer
dritten Ausführungsform der vorliegenden Erfindung; 7 a cross-sectional view of a portion of a semiconductor device according to a third embodiment of the present invention;
8 eine
Querschnittsansicht eines Teils einer Halbleitervorrichtung gemäß einer
vierten Ausführungsform der vorliegenden Erfindung; 8th FIG. 12 is a cross-sectional view of a part of a semiconductor device according to a fourth embodiment of the present invention; FIG.
9A eine
Draufsicht einer ersten Kontaktstelle und 9B eine
Draufsicht der ersten Kontaktstelle, auf der ein Bondhügel
angeordnet ist; 9A a plan view of a first contact point and 9B a plan view of the first contact point, on which a bump is arranged;
10A bis 10D Draufsichten
der ersten Kontaktstellen gemäß weiteren Ausführungsformen
der vorliegenden Erfindung; 10A to 10D Top views of the first contact points according to further embodiments of the present invention;
11A und 11B Querschnittsansichten
zur Veranschaulichung von Tiefen der ersten Gräben gemäß weiteren
Ausführungsformen der vorliegenden Erfindung; und 11A and 11B Cross-sectional views for illustrating depths of the first trenches according to further embodiments of the present invention; and
12 eine
Querschnittsansicht eines Teils einer Halbleitervorrichtung gemäß einer
weiteren Ausführungsform der vorliegenden Erfindung. 12 a cross-sectional view of a portion of a semiconductor device according to another embodiment of the present invention.
(Erste Ausführungsform)First Embodiment
Nachstehend
wird eine Halbleitervorrichtung gemäß einer ersten
Ausführungsform der vorliegenden Erfindung unter Bezugnahme
auf die 1 beschrieben. Die Halbleitervorrichtung
kann beispielsweise als Beschleunigungssensor oder als Winkelgeschwindigkeitssensor
ausgelegt sein, die für ein Fahrzeug verwendet werden.Hereinafter, a semiconductor device according to a first embodiment of the present invention will be described with reference to FIGS 1 described. The semiconductor device may be configured, for example, as an acceleration sensor or as an angular velocity sensor used for a vehicle.
Die
Halbleitervorrichtung weist einen ersten Halbleiterchip 10,
einen zweiten Halbleiterchip 20 und einen Bondhügel 30 auf.The semiconductor device has a first semiconductor chip 10 , a second semiconductor chip 20 and a bump 30 on.
Der
erste Halbleiterchip 10 weist ein erstes Halbleitersubstrat 11,
eine erste Kontaktstelle 12 und einen ersten Graben 13 auf.The first semiconductor chip 10 has a first semiconductor substrate 11 , a first contact point 12 and a first ditch 13 on.
Das
erste Halbleitersubstrat 11 ist ein „Silizium-auf-einem-Isolator-Substrat” (SOI-Substrat),
das eine erste Halbleiterschicht 11a, eine zweite Halbleiterschicht 11b und eine
zwischen der ersten Halbleiterschicht 11a und der zweiten
Halbleiterschicht 11b angeordnete erste Isolierschicht 11c aufweist.
Sowohl die erste Halbleiterschicht 11a als auch die zweite
Halbleiterschicht 11b kann beispielsweise aus einem n-leitenden
einkristallinen Silizium aufgebaut sein. Die erste Isolierschicht 11c kann
aus Siliziumoxid aufgebaut sein.The first semiconductor substrate 11 is a "silicon-on-insulator-substrate" (SOI-substrate), which is a first semiconductor layer 11a , a second semiconductor layer 11b and one between the first semiconductor layer 11a and the second semiconductor layer 11b arranged first insulating layer 11c having. Both the first semiconductor layer 11a as well as the second semiconductor layer 11b For example, it can be constructed from an n-type monocrystalline silicon. The first insulating layer 11c can be constructed of silicon oxide.
In
der ersten Halbleiterschicht 11a können ein bewegliches
Teil und ein festes Teil zum Konfigurieren eines Sensors zur Erfassung
einer dynamischen Größe, wie beispielsweise eines
Beschleunigungssensors und eines Winkelgeschwindigkeitssensors,
mit Hilfe einer MEMS-(mikromechanisches System)-Technik gebildet
werden.In the first semiconductor layer 11a For example, a movable part and a fixed part for configuring a sensor for detecting a dynamic quantity, such as an acceleration sensor and an angular velocity sensor, may be formed by a MEMS (Micromechanical System) technique.
Die
erste Kontaktstelle 12 ist auf dem ersten Halbleitersubstrat 11 angeordnet.
Die erste Kontaktstelle 12 ist dazu ausgelegt, den in der
ersten Halbleiterschicht 11a gebildeten Sensor zur Erfassung
einer dynamischen Größe elektrisch mit einer externen Vorrichtung
zu verbinden. Folglich wird die erste Kontaktstelle 12 mit
einem Draht (nicht gezeigt) verbunden, der auf der ersten Halbleiterschicht 11a gebildet ist.
Die erste Kontaktstelle 12 kann beispielsweise aus Aluminium,
einer Aluminium-Silizium-Legierung oder einer Aluminium-Silizium-Kupfer-Legierung
aufgebaut sein.The first contact point 12 is on the first semiconductor substrate 11 arranged. The first contact point 12 is designed to be in the first semiconductor layer 11a electrically connected to detect a dynamic variable with an external device. Consequently, the first contact point 12 connected to a wire (not shown) disposed on the first semiconductor layer 11a is formed. The first contact point 12 For example, it may be constructed of aluminum, an aluminum-silicon alloy or an aluminum-silicon-copper alloy.
Der
erste Graben 13 kann ein Wachstum eines Risses 15,
der von einer ersten Verbindungskante 14, die sie an einem
Außenkantenabschnitt einer Kontaktoberfläche des
Bondhügels 30 und der ersten Kontaktstelle 12 befindet,
beschränken.The first ditch 13 can be a growth of a crack 15 from a first connecting edge 14 at an outer edge portion of a contact surface of the bump 30 and the first contact point 12 is restricted.
Der
erste Graben 13 dringt durch die erste Kontaktstelle 12 und
die erste Halbleiterschicht 11a zur ersten Isolierschicht 11c.
Der erste Graben 13 ist hohl.The first ditch 13 penetrates through the first contact point 12 and the first semiconductor layer 11a to the first insulating layer 11c , The first ditch 13 is hollow.
Die
erste Kontaktstelle 12 weist, wie in 2 gezeigt,
eine im Wesentlichen quadratische planare Form auf. In der ersten
Kontaktstelle 12 ist der erste Graben 13 vorgesehen.
Der erste Graben 13 weist mehrere lineare Abschnitte 13a auf,
die sich in einer ersten Richtung erstrecken, und mehrere Verzweigungsabschnitte 13b,
die sich in einer zweiten Richtung senkrecht zur ersten Richtung
erstrecken. Folglich weist die erste Kontaktstelle 12 mehrere
quadratische Blöcke auf, die in der ersten Richtung angeord net
sind, und ist einer der Blöcke mit benachbarten Blöcken
verbunden. Ein Kantenabschnitt der linearen Abschnitte 13a ist
mit einem Draht (nicht gezeigt) verbunden.The first contact point 12 points as in 2 shown to have a substantially square planar shape. In the first contact point 12 is the first ditch 13 intended. The first ditch 13 has several linear sections 13a extending in a first direction and a plurality of branching sections 13b which extend in a second direction perpendicular to the first direction. Consequently, the first contact points 12 a plurality of square blocks arranged in the first direction, and one of the blocks is connected to adjacent blocks. An edge portion of the linear sections 13a is connected to a wire (not shown).
Sowohl
die linearen Abschnitte 13a als auch die Verzweigungsabschnitte 13b weisen
eine Breite von beispielsweise einigen μm und eine Tiefe
von beispielsweise 25 μm bis 50 μm auf. Wenn die
erste Halbleiterschicht 11a eine Dicke von beispielsweise 25 μm
aufweist, ist die Tiefe des ersten Grabens 13, der durch
die erste Halbleiterschicht 11a dringt, gleich der Dicke
der ersten Halbleiterschicht 11a, d. h. 25 μm.
Die linearen Abschnitte 13a sind zu Intervallen von einigen
zehn μm angeordnet.Both the linear sections 13a as well as the branch sections 13b have a width of, for example, a few microns and a depth of, for example, 25 microns to 50 microns. When the first semiconductor layer 11a has a thickness of, for example, 25 microns, is the depth of the first trench 13 passing through the first semiconductor layer 11a penetrates, equal to the thickness of the first semiconductor layer 11a ie 25 μm. The linear sections 13a are arranged at intervals of several tens of μm.
Der
zweite Halbleiterchip 20 weist ein zweites Halbleitersubstrat 21,
eine zweite Kontaktstelle 22 und einen zweiten Graben 23 auf.The second semiconductor chip 20 has a second semiconductor substrate 21 , a second contact point 22 and a second ditch 23 on.
Das
zweite Halbleitersubstrat 21 ist ein Halbleitersubstrat,
das beispielsweise aus Silizium aufgebaut ist. Im zweiten Halbleitersubstrat 21 ist
eine integrierte Schaltung mit einem MOS-Transistor und einem Bipolartransistor
mit Hilfe eines Halbleiterprozesses gebildet. Die integrierte Schaltung
ist dazu ausgelegt, ein Signal vom im ersten Halbleiterchip 10 gebildeten
Sensor zur Erfassung einer dynamischen Größe zu
verarbeiten.The second semiconductor substrate 21 is a semiconductor substrate constructed of silicon, for example. In the second semiconductor substrate 21 is an integrated circuit formed with a MOS transistor and a bipolar transistor by means of a semiconductor process. The integrated circuit is configured to receive a signal from the first semiconductor chip 10 formed sensor to detect a dynamic variable.
Die
zweite Kontaktstelle 22 ist auf dem zweiten Halbleitersubstrat 21 angeordnet.
Die zweite Kontaktstelle 22 ist dazu ausgelegt, die im
zweiten Halbleitersubstrat 21 gebildete integrierte Schaltung elektrisch
mit einer externen Vorrichtung zu verbinden. Folglich wird die zweite
Kontaktstelle 22 mit einem Draht (nicht gezeigt) verbunden,
der auf dem zweiten Halbleitersubstrat 21 gebildet ist.
Die zweite Kontaktstelle 22 ist aus einem Material ähnlich
dem der ersten Kontaktstelle 12 aufgebaut.The second contact point 22 is on the second semiconductor substrate 21 arranged. The second contact point 22 is designed to be in the second semiconductor substrate 21 electrically formed integrated circuit with an external device. Consequently, the second contact point becomes 22 connected to a wire (not shown) disposed on the second semiconductor substrate 21 is formed. The second contact point 22 is made of a material similar to that of the first contact point 12 built up.
Der
zweite Graben 23 kann ein Wachstum eines Risses 25 beschränken,
der von einer zweiten Verbindungskante 24 erzeugt wird,
die sich an einem Außenkantenabschnitt einer Kontaktoberfläche
des Bondhügels 30 und der zweiten Kontaktstelle 22 befindet.
Der zweite Graben 23 dringt durch die zweite Kontaktstelle 22 in
das zweite Halbleitersubstrat 21.The second ditch 23 can be a growth of a crack 25 restrict that from a second connecting edge 24 generated at an outer edge portion of a contact surface of the bump 30 and the second contact point 22 located. The second ditch 23 penetrates through the second contact point 22 in the second semiconductor substrate 21 ,
Bei
der vorliegenden Ausführungsform ähnelt ein Layout
des zweiten Grabens 23 dem des ersten Grabens 13.
Eine Breite und ein Intervall des zweiten Grabens 23 ähneln
ebenso denjenigen des ersten Grabens 13. Eine Tiefe des
zweiten Grabens 23 ist größer als die
des ersten Grabens 13.In the present embodiment, a layout of the second trench is similar 23 that of the first trench 13 , A width and an interval of the second trench 23 are also similar to those of the first trench 13 , A depth of the second trench 23 is larger than that of the first trench 13 ,
Der
erste Halbleitersubstrat 10 und der zweite Halbleitersubstrat 20 sind über
den Bondhügel 30 als Flip-Chip gebondet und durch
den Bondhügel 30 elektrisch miteinander verbunden.The first semiconductor substrate 10 and the second semiconductor substrate 20 are over the bump hill 30 Bonded as a flip-chip and through the bump 30 electrically connected to each other.
Der
Bondhügel 30 weist einen ersten Bondhügel 31 benachbart
zum ersten Halbleiterchip 10 und einen zweiten Bondhügel 32 benachbart
zum zweiten Halbleiterchip 20 auf. Der erste Bondhügel 31 und
der zweite Bondhügel 32 werden kombiniert bzw.
integriert, indem sie durch Ultraschallbonden oder Thermokompressionsbonden
als Flip-Chip gebondet bzw. verbunden werden. Der erste Bondhügel 31 wird
auf der ersten Kontaktstelle 12 gebildet, und der zweite
Bondhügel 32 wird auf der zweiten Kontaktstelle 22 gebildet,
bevor der erste Halbleiterchip 10 und der zweite Halbleiterchip 20 kombiniert
werden. Der Bondhügel 30 kann beispielsweise aus Gold,
Kupfer, Lot oder Aluminium aufgebaut sein.The bump hill 30 has a first bump 31 adjacent to the first semiconductor chip 10 and a second bump 32 adjacent to the second semiconductor chip 20 on. The first bump 31 and the second bump 32 are combined or integrated by being bonded by ultrasonic bonding or thermocompression bonding as a flip-chip. The first bump 31 will be on the first contact point 12 formed, and the second bump 32 will be on the second contact point 22 formed before the first semiconductor chip 10 and the second semiconductor chip 20 combined who the. The bump hill 30 For example, it can be made of gold, copper, solder or aluminum.
Der
Bondhügel 30 ist, wie in 3 gezeigt, derart
auf der ersten Kontaktstelle 12 angeordnet, dass er den
ersten Graben 13 bedeckt. D. h., ein Abschnitt des ersten
Grabens 13 befindet sich am Außenkantenabschnitt
der Kontaktoberfläche der ersten Kontaktstelle 12 und
des Bondhügels 30.The bump hill 30 is how in 3 shown, so on the first contact point 12 arranged that he dig the first 13 covered. That is, a portion of the first trench 13 is located at the outer edge portion of the contact surface of the first contact point 12 and the bump hill 30 ,
Ein
Riss 15 kann bedingt durch eine Differenz des Längenausdehnungskoeffizienten
des ersten Halbleitersubstrats 11 und des Bondhügels 30, die
in einer warmen und kalten Umgebung erzeugt wird, und einen durch
die Aufbringung einer externen Kraft hervorgerufenen Verzug an der
ersten Verbindungskante 14 der ersten Kontaktstelle 12 und
des Bondhügels 30 erzeugt werden.A crack 15 may be due to a difference in the coefficient of linear expansion of the first semiconductor substrate 11 and the bump hill 30 which is generated in a warm and cold environment, and an induced by the application of an external force delay at the first connecting edge 14 the first contact point 12 and the bump hill 30 be generated.
Ein
Riss 15 wächst, wie in 1 gezeigt,
mit einem Winkel in die erste Kontaktstelle 12 hinein, zwischen
einem Abschnitt einer Seitenoberfläche des Bondhügels 30 benachbart
zur ersten Kontaktstelle 12 und einer Oberfläche
der ersten Kontaktstelle 12. Der Winkel kann zwischen 30
Grad und ungefähr 45 Grad liegen. Die Riss 15 wächst
in einer Richtung radial nach innen des Bondhügels 30 und
in einer Tiefenrichtung der ersten Kontaktstelle 12. Folglich
können die erste Kontaktstelle 12 und die erste Halbleiterschicht 11a dann,
wenn die erste Kontaktstelle 12 den ersten Graben 13 nicht
aufweist, dann, wenn ein Riss 15 in die erste Kontaktstelle 12 und
die erste Halbleiterschicht 12 hinein wächst,
sphärisch brechen, so dass der Bondhügel 30 vom
ersten Halbleiterchip 10 abgelöst werden kann.A crack 15 grows, as in 1 shown at an angle in the first contact point 12 into, between a portion of a side surface of the bump 30 adjacent to the first contact point 12 and a surface of the first contact point 12 , The angle can be between 30 degrees and about 45 degrees. The crack 15 grows in a direction radially inward of the bump 30 and in a depth direction of the first pad 12 , Consequently, the first contact point 12 and the first semiconductor layer 11a then, if the first contact point 12 the first ditch 13 does not have, then, if a crack 15 in the first contact point 12 and the first semiconductor layer 12 grows in, break in a spherical way, leaving the bump 30 from the first semiconductor chip 10 can be replaced.
Bei
der vorliegenden Ausführungsform weist der erste Halbleiterchip 10 den
ersten Graben 13 am Außenkantenabschnitt der Kontaktoberfläche
der ersten Kontaktstelle 12 und des Bondhügels 30 auf. Der
erste Graben 13 weist die linearen Abschnitte 13a und
die Verzweigungsabschnitte 13b auf. Ein Riss 15,
der in einer Richtung parallel zu den linearen Abschnitten 13a wächst,
wird durch die Verzweigungsabschnitte 13b blockiert, die
senkrecht zu den linearen Abschnitten 13a angeordnet sind.
D. h., die Verzweigungsabschnitte 13b können einen
Riss 15, mit Ausnahme eines Risses 15, der in
einer Richtung parallel zu den Verzweigungsabschnitten 13b wächst,
blockieren. Ein Riss 15, der in einer Richtung parallel
zu den Verzweigungsabschnitten 13b wächst, wird
durch die linearen Abschnitte 13a blockiert, die senkrecht
zu den Verzweigungsabschnitten 13b angeordnet sind. D.
h., die linearen Abschnitte 13a können einen Riss 15,
mit Ausnahme eines Risses 15, der in einer Richtung parallel
zu den linearen Abschnitten 13a verläuft, blockieren.
Folglich kann ein Wachstum des Risses 15 durch die linearen Abschnitte 13a und
die Verzweigungsabschnitte 13b des ersten Grabens 13,
der sich am Außenkantenabschnitt der Kontaktoberfläche
befindet, gestoppt werden und wächst der Riss 15 nicht
nach innen des ersten Grabens 13.In the present embodiment, the first semiconductor chip 10 the first ditch 13 at the outer edge portion of the contact surface of the first contact point 12 and the bump hill 30 on. The first ditch 13 has the linear sections 13a and the branching sections 13b on. A crack 15 running in a direction parallel to the linear sections 13a grows through the branching sections 13b blocked, perpendicular to the linear sections 13a are arranged. That is, the branching sections 13b can a crack 15 , with the exception of a crack 15 running in a direction parallel to the branching sections 13b grows, block. A crack 15 running in a direction parallel to the branching sections 13b grows, is through the linear sections 13a blocked, perpendicular to the branching sections 13b are arranged. That is, the linear sections 13a can a crack 15 , with the exception of a crack 15 running in a direction parallel to the linear sections 13a runs, block. Consequently, a growth of the crack 15 through the linear sections 13a and the branching sections 13b of the first trench 13 stopped at the outer edge portion of the contact surface, and the crack grows 15 not inside the first trench 13 ,
Folglich
werden, in der Kontaktoberfläche des Bondhügels 30 und
der ersten Kontaktstelle 12, ein Abschnitt der ersten Kontaktstelle 12 und
ein Abschnitt der ersten Halbleiterschicht 11a, die sich
innerhalb des ersten Grabens 13 benachbart zur ersten Verbindungskante 14 befindet
und durch den Bereich Ra in der 1 gezeigt
sind, nicht durch den Riss 15 beschädigt.Consequently, in the contact surface of the bump 30 and the first contact point 12 , a section of the first contact point 12 and a portion of the first semiconductor layer 11a that are within the first trench 13 adjacent to the first connecting edge 14 located and through the area Ra in the 1 are shown, not by the crack 15 damaged.
Der
Bondhügel 30 ist ferner auf der zweiten Kontaktstelle 22 angeordnet,
um den zweiten Graben 23 zu bedecken. D. h., ein Abschnitt
des zweiten Grabens 23 befindet sich am Außenkantenabschnitt
der Kontaktoberfläche der zweiten Kontaktstelle 22 und des
Bondhügels 30. Folglich werden ein Abschnitt der
zweiten Kontaktstelle 22 und ein Abschnitt des zweiten
Halbleitersubstrats 21, die sich innerhalb des zweiten
Grabens 23 benachbart zur zweiten Verbindungskante 24 befinden
und durch den Bereich Ra in der 1 gezeigt
sind, in der Kontaktoberfläche des Bondhügels 30 und
der zweiten Kontaktstelle 22 nicht durch den Riss 25 beschädigt.The bump hill 30 is also on the second contact point 22 arranged to dig the second 23 to cover. That is, a portion of the second trench 23 is located at the outer edge portion of the contact surface of the second contact point 22 and the bump hill 30 , As a result, a portion of the second pad becomes 22 and a portion of the second semiconductor substrate 21 that are within the second trench 23 adjacent to the second connecting edge 24 located and through the area Ra in the 1 are shown in the contact surface of the bump 30 and the second contact point 22 not through the crack 25 damaged.
Auf
die vorstehend beschriebene Weise kann der erste Graben 13 ein
Wachstum des Risses 15, der von der ersten Verbindungskante 14 der
ersten Kontaktstelle 12 und des Bondhügels 30 erzeugt wird
und in der Richtung radial nach innen des Bondhügels 30 und
in der Tiefenrichtung der ersten Kontaktstelle 12 wächst,
beschränken. Der zweite Graben 23 kann ein Wachstum
des Risses 25, der von der zweiten Verbindungskante 24 der
zweiten Kontaktstelle 22 und des Bondhügels 30 erzeugt
wird und in der Richtung radial nach innen des Bondhügels 30 und
in der Tiefenrichtung der zweiten Kontaktstelle 22 wächst,
beschränken.In the manner described above, the first trench 13 a growth of the crack 15 coming from the first connecting edge 14 the first contact point 12 and the bump hill 30 is generated and in the direction radially inward of the bump 30 and in the depth direction of the first contact point 12 grows, limit. The second ditch 23 can be a growth of the crack 25 coming from the second connecting edge 24 the second contact point 22 and the bump hill 30 is generated and in the direction radially inward of the bump 30 and in the depth direction of the second pad 22 grows, limit.
Obgleich
nur ein gebondeter Abschnitt mit dem Bondhügel 30 in
der 1 gezeigt ist, weist der erste Halbleiterchip 10 mehrere
erste Kontaktstellen 12 auf, weist der zweite Halbleiterchip 20 mehrere zweite
Kontaktstellen 22 auf und ist jede der ersten Kontaktstellen 12 über
den Bondhügel 30 mit einer entsprechenden der
zweiten Kontaktstellen 22 als Flip-Chip gebondet.Although only a bonded section with the bump hill 30 in the 1 is shown, the first semiconductor chip 10 several first contact points 12 on, the second semiconductor chip points 20 several second contact points 22 on and is each of the first contact points 12 over the bump hill 30 with a corresponding one of the second contact points 22 bonded as a flip-chip.
Nachstehend
wird ein beispielhaftes Verfahren zum Bilden des ersten Grabens 13 im
ersten Halbleiterchip 10 unter Bezugnahme auf die 4A bis 5D beschrieben.The following is an example method of forming the first trench 13 in the first semiconductor chip 10 with reference to the 4A to 5D described.
Während
eines in der 4A gezeigten Prozesses wird
das aus dem SOI-Substrat aufgebaute erste Halbleitersubstrat 11 vorbereitet.
Das erste Halbleitersubstrat 11 weist eine Waferform auf.
Auf einer Oberfläche der ersten Halbleiterschicht 11a wird
beispielsweise mit Hilfe eines Abscheidungsprozesses eine Metallschicht 40 gebildet.
Die Metallschicht 40 weist beispielsweise Aluminium auf.
Die Metallschicht 40 wird zur ersten Kontaktstelle 12. Während
eines in der 4B gezeigten Prozesses wird
ein Photolack 41 auf die Metallschicht 40 aufgetragen.During one in the 4A The process shown becomes the first semiconductor substrate composed of the SOI substrate 11 prepared. The first semiconductor substrate 11 has a wafer shape. On a surface of the first semiconductor layer 11a For example, a metal layer is formed by means of a deposition process 40 educated. The metal layer 40 has, for example, aluminum. The metal layer 40 becomes the first contact point 12 , During one in the 4B The process shown becomes a photoresist 41 on the metal layer 40 applied.
Während
eines in der 4C gezeigten Prozesses wird
eine Maske 42 mit einem Muster der ersten Kontaktstelle 12 auf
einem vorbestimmten Abschnitt des ersten Halbleitersubstrats 11 angeordnet. Abschnitte
des Photolacks 41 entsprechend Öffnungsabschnitten
der Maske 42 werden belichtet und entwickelt. Dies führt
dazu, dass nur Abschnitte des Photolacks 41, die nicht
belichtet werden, d. h. nur Abschnitte des Photolacks 41 entsprechend
dem Muster der ersten Kontaktstelle 12, auf der Metallschicht 40 zurückbleiben.During one in the 4C The process shown becomes a mask 42 with a pattern of the first contact point 12 on a predetermined portion of the first semiconductor substrate 11 arranged. Sections of the photoresist 41 according to opening portions of the mask 42 are exposed and developed. This causes only sections of the photoresist 41 which are not exposed, ie only portions of the photoresist 41 according to the pattern of the first contact point 12 , on the metal layer 40 remain.
Während
eines in der 4D gezeigten Prozesses wird
die Maske 42 vom Photolack 41 entfernt. Anschließend
wird die Metallschicht 40 unter Verwendung des Photolacks 41 als
Maske geätzt, um so die erste Kontaktstelle 12 aus
der Metallschicht 40 zu bilden. Die erste Kontaktstelle 12 weist
ein in der 2 gezeigtes Layout auf. Während
eines in der 4E gezeigten Prozesses wird
der Photolack 41 auf der ersten Kontaktstelle 12 entfernt.During one in the 4D The process shown becomes the mask 42 from the photoresist 41 away. Subsequently, the metal layer 40 using the photoresist 41 Etched as a mask, so the first contact point 12 from the metal layer 40 to build. The first contact point 12 has one in the 2 shown layout. During one in the 4E The process shown becomes the photoresist 41 on the first contact point 12 away.
Während
eines in der 5A gezeigten Prozesses wird
ein Photolack 43 auf einer gesamten Oberfläche
des ersten Halbleitersubstrats 11 aufgetragen, um die erste
Kontaktstelle 12 zu bedecken.During one in the 5A The process shown becomes a photoresist 43 on an entire surface of the first semiconductor substrate 11 applied to the first contact point 12 to cover.
Während
eines in der 5B gezeigten Prozesses wird
eine Maske 44 mit Öffnungsabschnitten an Positionen
entsprechend dem ersten Graben 13 vorbereitet. Anschließend
wird die Maske 44 derart angeordnet, dass jeder der Öffnungsabschnitte
der Maske 44 über einem entsprechenden der Öffnungsabschnitte
der ersten Kontaktstelle 12 angeordnet ist. Die Maske 44 wird
auf dem Photolack 43 angeordnet, und Abschnitte des Photolacks 43 entsprechend
den Öffnungsabschnitten der Maske 44 werden belichtet und
entwickelt. Folglich werden nur Abschnitte des Photolacks 43 entsprechend
dem ersten Graben 13 entfernt. Anschließend wird
die Maske 44 vom Photolack 43 entfernt.During one in the 5B The process shown becomes a mask 44 with opening portions at positions corresponding to the first trench 13 prepared. Then the mask becomes 44 arranged such that each of the opening portions of the mask 44 over a corresponding one of the opening portions of the first contact point 12 is arranged. The mask 44 is on the photoresist 43 arranged, and sections of the photoresist 43 corresponding to the opening portions of the mask 44 are exposed and developed. Consequently, only portions of the photoresist 43 according to the first trench 13 away. Then the mask becomes 44 from the photoresist 43 away.
Während
eines in der 5C gezeigten Prozesses wird
die erste Halbleiterschicht 11a unter Verwendung des Photolacks 43 als
Maske geätzt. Während eines in der 5D gezeigten
Prozesses wird der Photolack 43 vom ersten Halbleitersubstrat 11 entfernt.
Auf die vorstehend beschriebene Weise wird der erste Graben 13,
der durch die erste Kontaktstelle 12 und die erste Halbleiterschicht 11a zur ersten
Isolierschicht 11c dringt, gebildet.During one in the 5C The process shown becomes the first semiconductor layer 11a using the photoresist 43 etched as a mask. During one in the 5D The process shown becomes the photoresist 43 from the first semiconductor substrate 11 away. In the manner described above, the first trench 13 passing through the first contact point 12 and the first semiconductor layer 11a to the first insulating layer 11c penetrates, educated.
Der
zweite Graben 23 kann mit Hilfe eines Verfahrens ähnlich
dem vorstehend beschriebenen Verfahren zum Bilden des ersten Grabens 13 im zweiten
Halbleitersubstrat 21 gebildet werden. Wenn der zweite
Graben 23 gebildet wird, wird das zweite Halbleitersubstrat 21 während
eines in der 4A gezeigten Prozesses vorbereitet
und werden die folgenden Prozesse ausgeführt. Da das zweite
Halbleitersubstrat 21 ein Siliziumsubstrat ist, wird die
Tiefe des zweiten Grabens 23 während des in der 5C gezeigten
Prozesses gesteuert, indem ein Ätzbetrag des zweiten Halbleitersubstrats 21 gesteuert
wird.The second ditch 23 can by means of a method similar to the method described above for forming the first trench 13 in the second semiconductor substrate 21 be formed. If the second ditch 23 is formed, the second semiconductor substrate 21 during one in the 4A and the following processes are executed. As the second semiconductor substrate 21 is a silicon substrate, the depth of the second trench becomes 23 while in the 5C is shown controlled by an etching amount of the second semiconductor substrate 21 is controlled.
Anschließend
wird der erste Bondhügel 31 auf der ersten Kontaktstelle 12 gebildet
und wird der zweite Bondhügel 32 auf der zweiten
Kontaktstelle 22 gebildet. Der erste Halbleiterchip 10 und
der zweite Halbleiterchip 20 werden derart angeordnet,
dass die erste Kontaktstelle 12 der zweiten Kontaktstelle 22 gegenüberliegt,
und der erste Bondhügel 31 und der zweite Bondhügel 32 werden
beispielsweise durch Ultraschallbonden oder Thermokompressionsbonden
gebondet bzw. verbunden. Schließlich wird der Wafer in
Chips vereinzelt, um so die Halbleitervorrichtung mit einer in der 1 gezeigten
Struktur zu bilden.Subsequently, the first bump is made 31 on the first contact point 12 formed and becomes the second bump 32 on the second contact point 22 educated. The first semiconductor chip 10 and the second semiconductor chip 20 are arranged such that the first contact point 12 the second contact point 22 opposite, and the first bump 31 and the second bump 32 are bonded or bonded, for example, by ultrasonic bonding or thermocompression bonding. Finally, the wafer is diced into chips so as to form the semiconductor device with one in the 1 to form the structure shown.
In
den 4A bis 5D sind
nur die Prozesse zum Bilden der ersten Kontaktstelle 12 und des
ersten Grabens 13 im ersten Halbleitersubstrat 11 gezeigt.
Ein Messteil, wie beispielsweise ein Beschleunigungssensor, wird
jedoch ebenso im Halbleitersubstrat 11 gebildet. Die erste
Kontaktstelle 12 und der erste Graben 13 können
während eines Prozesses zum Bilden einer weiteren Komponente
im ersten Halbleitersubstrat 11 gebildet werden, oder die
erste Kontaktstelle 12 und der erste Graben 13 können
getrennt von einer weiteren Komponente gebildet werden. Ferner können
die zweite Kontaktstelle 22 und der zweite Graben 23 beim
zweiten Halbleiterchip 20 ebenso während eines
Prozesses zum Bilden einer weiteren Komponente im zweiten Halbleitersubstrat 21 gebildet
werden, oder können die zweite Kontaktstelle 22 und
der zweite Graben 23 getrennt von einer weiteren Komponente
gebildet werden.In the 4A to 5D are just the processes for forming the first contact point 12 and the first trench 13 in the first semiconductor substrate 11 shown. However, a measuring part such as an acceleration sensor also becomes in the semiconductor substrate 11 educated. The first contact point 12 and the first ditch 13 during a process of forming another component in the first semiconductor substrate 11 be formed, or the first contact point 12 and the first ditch 13 can be formed separately from another component. Furthermore, the second contact point 22 and the second ditch 23 at the second semiconductor chip 20 also during a process of forming another component in the second semiconductor substrate 21 be formed, or may be the second contact point 22 and the second ditch 23 be formed separately from another component.
Bei
der Halbleitervorrichtung der vorliegenden Ausführungsform
weist der erste Halbleiterchip 10, wie vorstehend beschrieben,
den ersten Graben 13 auf, der durch die erste Kontaktstelle 12 und
die erste Halbleiterschicht 11a zur ersten Isolierschicht 11c dringt.
Der zweite Halbleiterchip 20 weist den zweiten Graben 23 auf,
der durch die zweite Kontaktstelle 22 in das zweite Halbleitersubstrat 21 dringt. Der
erste Halbleiterchip 10 und der zweiter Halbleiterchip 20 werden
derart als Flip-Chip gebondet, dass der Bondhügel 30 den
ersten Graben 13 und den zweiten Graben 23 bedeckt.In the semiconductor device of the present embodiment, the first semiconductor chip 10 as described above, the first trench 13 on, passing through the first contact point 12 and the first semiconductor layer 11a to the first insulating layer 11c penetrates. The second semiconductor chip 20 indicates the second trench 23 on, passing through the second contact point 22 in the second semiconductor substrate 21 penetrates. The first semiconductor chip 10 and the second semiconductor chip 20 are so bonded as a flip-chip that the bump 30 the first ditch 13 and the second trench 23 covered.
Der
erste Graben 13, der sich am Außenkantenabschnitt
der Kontaktoberfläche der ersten Kontaktstelle 12 und
des Bondhügels 30 befindet, kann ein Wachstum
eines Risses 15, der nach innen des ersten Grabens 13 wächst,
beschränken. Der zweite Graben 23, der sich am
Außenkantenabschnitt der Kontaktoberfläche der
zweiten Kontaktstelle 22 und des Bondhügels 30 befindet,
kann ein Wachstum eines Risses 25, der nach innen des zweiten
Grabens 23 wächst, beschränken. Folglich
können durch die Risse 15 und 25 bedingte
Beschädigungen des ersten Halbleitersubstrat 11 und
des zweiten Halbleitersubstrat 21 selbst dann verringert
werden, wenn Risse 15 und 25 im ersten Halbleitersubstrat 11 bzw. weiten
Halbleitersubstrat 21 erzeugt werden.The first ditch 13 standing at the outer canoe tenabschnitt the contact surface of the first contact point 12 and the bump hill 30 can be a growth of a crack 15 , the inside of the first trench 13 grows, limit. The second ditch 23 located at the outer edge portion of the contact surface of the second contact point 22 and the bump hill 30 can be a growth of a crack 25 , the inside of the second trench 23 grows, limit. Consequently, through the cracks 15 and 25 Conditional damage to the first semiconductor substrate 11 and the second semiconductor substrate 21 even when cracks are reduced 15 and 25 in the first semiconductor substrate 11 or wide semiconductor substrate 21 be generated.
Ferner
können eine Festigkeit und eine elektrische Verbindbarkeit
von sowohl dem ersten Halbleiterchip 10 als auch dem zweiten
Halbleiterchip 20 gewährleistet werden, da die
Beschädigung des ersten Halbleitersubstrats 11 und
des zweiten Halbleitersubstrats 21 verringert werden können.Further, strength and electrical connectivity of both the first semiconductor chip 10 as well as the second semiconductor chip 20 be ensured, since the damage of the first semiconductor substrate 11 and the second semiconductor substrate 21 can be reduced.
(Zweite Ausführungsform)Second Embodiment
Nachstehend
wird eine Halbleitervorrichtung gemäß einer zweiten
Ausführungsform der vorliegenden Erfindung unter Bezugnahme
auf die 6 beschrieben.Hereinafter, a semiconductor device according to a second embodiment of the present invention will be described with reference to FIGS 6 described.
Bei
der Halbleitervorrichtung der vorliegenden Ausführungsform
weist ein erster Halbleiterchip 10 einen ersten Graben 13 auf,
der mit einem Füllelement 16 gefüllt
ist. Das Füllelement 16 kann beispielsweise aus
Metall, wie beispielsweise Wolfram, oder einem Isolator, wie beispielsweise
Harz, gebildet sein. Das Füllelement 16 verbessert
eine Steifigkeit und eine mechanische Festigkeit des ersten Halbleiterchips 10.In the semiconductor device of the present embodiment, a first semiconductor chip 10 a first ditch 13 on that with a filler 16 is filled. The filling element 16 For example, it may be formed of metal such as tungsten or an insulator such as resin. The filling element 16 improves rigidity and mechanical strength of the first semiconductor chip 10 ,
Das
Füllelement 16 kann in den ersten Graben 13 gefüllt
werden, indem ein Sputter-Verfahren oder ein Abscheidungsverfahren
nach einem Ätzen der ersten Halbleiterschicht 11a während
des in der 5C gezeigten Prozesses angewandt
wird.The filling element 16 can ditch in the first 13 are filled by a sputtering method or a deposition method after etching the first semiconductor layer 11a while in the 5C shown process is applied.
Die
erste Halbleiterschicht 11a ist, wie vorstehend beschrieben,
aus Silizium aufgebaut, das einem spröden Material mit
einer geringen Bruchfestigkeit entspricht. Das Füllelement 16 ist
aus einem Material, wie beispielsweise Metall, aufgebaut, das eine höhere
Bruchfestigkeit als Silizium aufweist. Folglich wird das Füllelement 16 selbst
dann, wenn die erste Halbleiterschicht 11a durch einen
Riss 15 gebrochen wird, nicht gebrochen. Folglich wird
ein Wachstum des Risses 15 durch das Füllelement 16 beschränkt.The first semiconductor layer 11a As described above, it is composed of silicon corresponding to a brittle material having a low breaking strength. The filling element 16 is made of a material such as metal, which has a higher breaking strength than silicon. Consequently, the filling element becomes 16 even if the first semiconductor layer 11a through a crack 15 is broken, not broken. Consequently, a growth of the crack 15 through the filling element 16 limited.
Bei
dem ersten Halbleiterchip 10 mit dem ersten Halbleitersubstrat 11 aus
dem SOI-Substrat kann der erste Graben 13 mit dem Füllelement 16 gefüllt
sein.In the first semiconductor chip 10 with the first semiconductor substrate 11 from the SOI substrate, the first trench 13 with the filling element 16 be filled.
(Dritte Ausführungsform)Third Embodiment
Nachstehend
wird eine Halbleitervorrichtung gemäß einer dritten
Ausführungsform der vorliegenden Erfindung unter Bezugnahme
auf die 7 beschrieben.Hereinafter, a semiconductor device according to a third embodiment of the present invention will be described with reference to FIGS 7 described.
Die
Halbleitervorrichtung der vorliegenden Ausführungsform
weist einen ersten Halbleiterchip 10, eine elektronische
Vorrichtung 50 und einen Bondhügel 30 auf.
Der erste Halbleiterchip 10 ähnelt dem bei der
ersten Ausführungsform beschriebenen ersten Halbleiterchip 10.
Der erste Halbleiterchip 10 weist eine MEMS-Vorrichtung
mit einem beweglichen Teil auf. Der erste Halbleiterchip 10 weist
den ersten Graben 13 auf, der durch die erste Kontaktstelle 12 und
die erste Halbleiterschicht 11a zur ersten Isolierschicht 11c dringt.
Der Bondhügel 30 ist der erste Bondhügel 31,
der auf der ersten Kontaktstelle 12 des ersten Halbleiterchips 10 angeordnet
ist.The semiconductor device of the present embodiment has a first semiconductor chip 10 , an electronic device 50 and a bump 30 on. The first semiconductor chip 10 is similar to the first semiconductor chip described in the first embodiment 10 , The first semiconductor chip 10 has a MEMS device with a movable part. The first semiconductor chip 10 shows the first ditch 13 on, passing through the first contact point 12 and the first semiconductor layer 11a to the first insulating layer 11c penetrates. The bump hill 30 is the first bump 31 who is at the first contact point 12 of the first semiconductor chip 10 is arranged.
Die
elektronische Vorrichtung 50 ist dazu ausgelegt, ein Signal
vom ersten Halbleiterchip 10 zu verarbeiten. Die elektronische
Vorrichtung 50 weist ein Substrat 51 und eine
auf dem Substrat 51 angeordnete Elektrode 52 auf.The electronic device 50 is designed to receive a signal from the first semiconductor chip 10 to process. The electronic device 50 has a substrate 51 and one on the substrate 51 arranged electrode 52 on.
Auf
dem Substrat 51 sind verschiedene elektronische Komponenten
befestigt. Das Substrat 51 kann beispielsweise aus einer
Keramikplatine, einer Leiterplatte oder einer flexiblen Leiterplatte
aufgebaut sein. Bei der vorliegenden Ausführungsform wird
eine Keramikplatine als Beispiel für das Substrat 51 verwendet.On the substrate 51 Various electronic components are attached. The substrate 51 can be constructed for example of a ceramic board, a printed circuit board or a flexible circuit board. In the present embodiment, a ceramic board becomes an example of the substrate 51 used.
Die
Elektrode 52 verbindet das Substrat 51 elektrisch
mit dem ersten Halbleiterchip 10. Die Elektrode 52 ist
auf dem Substrat 51 gebildet und mit einer elektrischen
Schaltung auf dem Substrat 51 verbunden. Die Elektrode 52 ist
beispielsweise aus Wolfram, Nickel oder Gold aufgebaut.The electrode 52 connects the substrate 51 electrically with the first semiconductor chip 10 , The electrode 52 is on the substrate 51 formed and with an electrical circuit on the substrate 51 connected. The electrode 52 is made of tungsten, nickel or gold, for example.
Der
erste Halbleiterchip 10 und die elektronische Vorrichtung 50 sind über
den Bondhügel 30 als Flip-Chip gebondet. Der Bondhügel 30 ist
derart auf der Elektrode 2 und der ersten Kontaktstelle 12 angeordnet,
dass er den ersten Graben 13 bedeckt. D. h., ein Abschnitt
des ersten Grabens 13 befindet sich an einem Außenkantenabschnitt
einer Kontaktoberfläche des ersten Kontaktstelle 12 und
des Bondhügels 30.The first semiconductor chip 10 and the electronic device 50 are over the bump hill 30 bonded as a flip-chip. The bump hill 30 is so on the electrode 2 and the first contact point 12 arranged that he dig the first 13 covered. That is, a portion of the first trench 13 is located at an outer edge portion of a contact surface of the first contact point 12 and the bump hill 30 ,
Da
sich der erste Graben 13 innerhalb der ersten Verbindungskante 14 befindet,
die sich am Außenkantenabschnitt der Kontaktoberfläche
der ersten Kontaktstelle 12 und des Bondhügels 30 befindet, kann
selbst dann, wenn ein Riss 15 von der ersten Verbindungskante 14 der
ersten Kontaktstelle 12 und des Bondhügels 30 erzeugt
wird, der erste Graben 13 ein Wachstum des Risses 15 beschränken.
Bei der elektronischen Vorrichtung 50 ist das Substrat 51 beispielsweise
aus einer Keramikplatine mit einer hohen Härte aufgebaut.
Folglich wird das Substrat 51 selbst dann, wenn ein Riss 15 in
der Elektrode 52 erzeugt wird, nicht durch den Riss 15 beschädigt.Because the first ditch 13 within the first connecting edge 14 located at the outer edge portion of the contact surface of the first contact point 12 and the bump hill 30 can, even if a crack 15 from the first connecting edge 14 the first contact point 12 and the bump hill 30 is generated, the first ditch 13 a growth of the crack 15 restrict. In the electronic device 50 is the substrate 51 For example, built from a ceramic board with a high hardness. Consequently, the substrate becomes 51 even if a crack 15 in the electrode 52 is generated, not by the crack 15 damaged.
Auch
bei der Halbleitervorrichtung der vorliegenden Ausführungsform
kann ein Wachstum eines Risses 15, der im ersten Halbleiterchip 10 erzeugt wird,
wie vorstehend beschrieben, durch den ersten Graben 13 beschränkt
werden. Folglich kann eine durch den Riss 15 bedingte Beschädigung
des ersten Halbleitersubstrats 11 verringert werden.Also, in the semiconductor device of the present embodiment, growth of a crack may occur 15 which is in the first semiconductor chip 10 is generated, as described above, through the first trench 13 be limited. Consequently, a through the crack 15 conditional damage of the first semiconductor substrate 11 be reduced.
(Vierte Ausführungsform)Fourth Embodiment
Nachstehend
wird eine Halbleitervorrichtung gemäß einer vierten
Ausführungsform der vorliegenden Erfindung unter Bezugnahme
auf die 8, 9A und 9B beschrieben.Hereinafter, a semiconductor device according to a fourth embodiment of the present invention will be described with reference to FIGS 8th . 9A and 9B described.
Bei
der Halbleitervorrichtung der vorliegenden Ausführungsform
weist der erste Halbleiterchip 10 den ersten Graben 13 auf
und weist der zweite Halbleiterchip 20 keinen Graben auf.In the semiconductor device of the present embodiment, the first semiconductor chip 10 the first ditch 13 and has the second semiconductor chip 20 no ditch.
Wenn
eine Kante des Bondhügels 30, die sich an einem
Außenkantenabschnitt einer Kontaktoberfläche der
ersten Kontaktstelle 12 und des Bondhügels 30 befindet,
als erste Verbindungskante 14 definiert wird, weist der
erste Halbleiterchip 10 den ersten Graben 13 innerhalb
der ersten Verbindungskante 14 auf. Der erste Graben 13 dringt
durch die erste Kontaktstelle 12 und die erste Halbleiterschicht 11a zur
ersten Isolierschicht 11c.If an edge of the bump 30 located at an outer edge portion of a contact surface of the first pad 12 and the bump hill 30 located as the first connecting edge 14 is defined, the first semiconductor chip 10 the first ditch 13 within the first connecting edge 14 on. The first ditch 13 penetrates through the first contact point 12 and the first semiconductor layer 11a to the first insulating layer 11c ,
Der
erste Graben 13 ist, wie in den 9A und 9B gezeigt,
in einem Linienmuster angeordnet, und der Bondhügel 30 ist
auf der ersten Kontaktstelle 12 angeordnet.The first ditch 13 is like in the 9A and 9B shown, arranged in a line pattern, and the bump 30 is on the first contact point 12 arranged.
In
einer planaren Richtung der Kontaktoberfläche der ersten
Kontaktstelle 12 und des Bondhügels 30 weist
der erste Graben 13, wie in 8A gezeigt,
zwei parallele lineare Abschnitt auf, die sich entlang einer ersten
Richtung erstrecken, und zwei parallele lineare Abschnitte, die
sich entlang einer zweiten Richtung senkrecht zur ersten Richtung
erstrecken. Die zwei parallelen linearen Abschnitte, die sich entlang
der ersten Richtung erstrecken, kreuzen die zwei parallelen linearen
Abschnitte, die sich entlang der zweiten Richtung erstrecken, so
dass ein Abschnitt des ersten Halbleiterchips 10 vom ersten Graben 13 umgeben
wird.In a planar direction of the contact surface of the first contact point 12 and the bump hill 30 indicates the first ditch 13 , as in 8A as shown, two parallel linear portions extending along a first direction and two parallel linear portions extending along a second direction perpendicular to the first direction. The two parallel linear portions extending along the first direction cross the two parallel linear portions extending along the second direction, so that a portion of the first semiconductor chip 10 from the first ditch 13 is surrounded.
Der
erste Graben 13 bildet, wie in 9B gezeigt,
einen Kreis innerhalb der ersten Verbindungskante 14. Folglich
kann selbst dann, wenn ein Riss 15 von irgendeinem Punkt
der ersten Verbindungskante 14 nach innen wächst,
der erste Graben 13 ein Wachstum des Risses 15,
der in irgendeiner Richtung wächst, beschränken.
Folglich kann der erste Graben 13 eine durch den Riss 15 bedingte
Beschädigung des ersten Halbleitersubstrats 11 sicher verringern.The first ditch 13 forms, as in 9B shown a circle within the first joint edge 14 , Consequently, even if a crack 15 from any point of the first connecting edge 14 growing inside, the first ditch 13 a growth of the crack 15 restricting growth in any direction. Consequently, the first ditch 13 one through the crack 15 conditional damage of the first semiconductor substrate 11 safely reduce.
Bei
einem in den 9A und 9B gezeigten
Beispiel erstreckt sich jeder der linearen Abschnitte des ersten
Grabens 13 von einer Kante der ersten Kontaktstelle 12 zu
eine gegenüberliegenden Kante der ersten Kontaktstelle 12.
Da der erste Graben 13 den nach innen der ersten Verbindungskante 14 wachsenden
Riss 15 blockieren muss, muss der erste Graben 13 wenigstens
innerhalb der ersten Verbindungskante 14 gebildet sein.
D. h., der erste Graben 13 kann die erste Verbindungskante 14 kreuzen.
Bei der vorliegenden Anmeldung bedeutet „der erste Graben 13 befindet
sich innerhalb der ersten Verbindungskante 14”,
dass „sich der erste Graben 13 wenigsten innerhalb
der ersten Verbindungskante 14 befindet”.At one in the 9A and 9B In the example shown, each of the linear sections of the first trench extends 13 from an edge of the first contact point 12 to an opposite edge of the first contact point 12 , Because the first ditch 13 the inward of the first connecting edge 14 growing crack 15 Must block the first ditch 13 at least within the first connecting edge 14 be formed. That is, the first ditch 13 can be the first connecting edge 14 cross. In the present application, "the first trench 13 is located within the first connecting edge 14 "That," the first ditch 13 at least within the first connecting edge 14 is ".
(Weitere Ausführungsformen)(Further embodiments)
Obgleich
die vorliegende Erfindung vollständig in Verbindung mit
ihren bevorzugten Ausführungsformen unter Bezugnahme auf
die beigefügte Zeichnung offenbart worden ist, sollte beachtet
werden, dass Fachleuten verschiedene Änderungen und Modifikationen
ersichtlich sein werden.Although
the present invention fully in connection with
their preferred embodiments with reference to
the attached drawing has been disclosed should be noted
that professionals will make various changes and modifications
will be apparent.
Bei
der Halbleitervorrichtung der ersten Ausführungsform weist
sowohl der erste Graben 13 als auch der zweite Graben 23 beispielsweise
die linearen Abschnitte 13a und die Verzweigungsabschnitte 13b auf.
Sowohl der erste Graben 13 als auch der zweite Graben 23 kann
jedoch ebenso nur die linearen Abschnitte 13a aufweisen.In the semiconductor device of the first embodiment, both the first trench 13 as well as the second ditch 23 for example, the linear sections 13a and the branching sections 13b on. Both the first ditch 13 as well as the second ditch 23 however, only the linear sections can be used 13a exhibit.
Bei
jeder der Halbleitervorrichtungen der ersten Ausführungsform
und der zweiten Ausführungsform ist das erste Halbleitersubstrat 11 des
ersten Halbleiterchips 10 das SOI-Substrat. Das zweite Halbleitersubstrat 21 des
zweiten Halbleiterchips 20 kann ebenso ein SOI-Substrat
sein, das eine dritte Halbleiterschicht, eine vierte Halbleiterschicht
und eine zwischen der dritten Halbleiterschicht und der vierten
Halbleiterschicht angeordnete zweite Isolierschicht aufweist, und
der zweite Graben 23 kann ebenso durch die zweite Kontaktstelle 22 und
die dritte Halbleiterschicht zur zweiten Isolierschicht dringen.
Der zweite Graben 23 kann ebenso mit einem Füllelement 16 gefüllt sein.
Das Füllelement 16 kann eine Steifigkeit und eine
mechanische Festigkeit von sowohl dem ersten Halbleiterchip 10 als
auch dem zweiten Halbleiterchip 20 verbessern. Das Füllelement 16 im
ersten Graben 13 und das Füllelement 16 im
zweiten Graben 23 können aus demselben Material
oder aus verschiedenen Materialien gebildet sein.In each of the semiconductor devices of the first embodiment and the second embodiment, the first semiconductor substrate is 11 of the first semiconductor chip 10 the SOI substrate. The second semiconductor substrate 21 of the second semiconductor chip 20 may also be an SOI substrate having a third semiconductor layer, a fourth semiconductor layer and a second insulating layer disposed between the third semiconductor layer and the fourth semiconductor layer, and the second trench 23 can also through the second contact point 22 and the third semiconductor layer penetrate to the second insulating layer. The second ditch 23 can also do with a filler 16 be filled. The filling element 16 may have rigidity and mechanical strength of both the first semiconductor chip 10 as well as the second semiconductor chip 20 improve. The filling element 16 in the first ditch 13 and the filling element 16 in the second trench 23 may be formed of the same material or of different materials.
Der
erste Graben 13 des ersten Halbleiterchips 10,
der gemäß der dritten Ausführungsform
beschrieben wurde, kann ebenso mit dem Füllelement 16 gefüllt
sein. Das Füllelement 16 kann eine Steifigkeit
und eine mechanische Festigkeit des ersten Halbleiterchips 10 verbessern.The first ditch 13 of the first semiconductor chip 10 , which has been described according to the third embodiment, can also with the filling element 16 be filled. The filling element 16 can be a rigidity and a mechanical strength of the first semiconductor chip 10 improve.
Bei
der Halbleitervorrichtung der dritten Ausführungsform ist
der erste Bondhügel 31, der auf der ersten Kontaktstelle 12 des
ersten Halbleiterchips 10 gebildet ist, mit der Elektrode 52 der
elektronischen Vorrichtung 50 kombiniert. Ein Bondhügel
kann jedoch ebenso im Voraus auf der Elektrode 52 der elektronischen
Vorrichtung 50 gebildet werden, und der Bondhügel
und der erste Bondhügel 31, die auf der ersten
Kontaktstelle 12 gebildet werden, können ebenso
durch Bonden kombiniert bzw. integriert werden.In the semiconductor device of the third embodiment, the first bump is 31 who is at the first contact point 12 of the first semiconductor chip 10 is formed with the electrode 52 the electronic device 50 combined. However, a bump may also be in advance on the electrode 52 the electronic device 50 be formed, and the bump and the first bump 31 that on the first contact point 12 can also be combined or integrated by bonding.
Bei
der Halbleitervorrichtung der dritten Ausführungsform ist
die elektronische Vorrichtung 50 mit dem ersten Halbleiterchip
als Flip-Chip gebondet. Die elektronische Vorrichtung 50 kann
ebenso mit dem zweiten Halbleiterchip 20 als Flip-Chip
gebondet sein.In the semiconductor device of the third embodiment, the electronic device is 50 bonded to the first semiconductor chip as a flip-chip. The electronic device 50 can also with the second semiconductor chip 20 be bonded as a flip-chip.
Bei
jeder der Halbleitervorrichtungen der ersten bis vierten Ausführungsform
weist sowohl die erste Kontaktstelle 12 als auch die zweite
Kontaktstelle 22 eine quadratische planare Form auf. Sowohl
die erste Kontaktstelle 12 als auch die zweite Kontaktstelle 22 kann
jedoch ebenso, wie in 10A gezeigt,
eine kreisrunde planare Form aufweisen. Die erste Kontaktstelle 12 oder
die zweite Kontaktstelle 22 kann ebenso eine quadratische
planare Form aufweisen, und die andere der beiden Kontaktstellen 12 und 22 kann
eine kreisrunde planare Form aufweisen.In each of the semiconductor devices of the first to fourth embodiments, both the first pad 12 as well as the second contact point 22 a square planar shape. Both the first contact point 12 as well as the second contact point 22 However, as well as in 10A shown to have a circular planar shape. The first contact point 12 or the second contact point 22 may also have a square planar shape, and the other of the two contact points 12 and 22 may have a circular planar shape.
Bei
jeder der Halbleitervorrichtungen der ersten bis vierten Ausführungsform
weist der erste Graben 13 die linearen Abschnitte 13a und
die Verzweigungsabschnitte 16b als Beispiele auf. Eine
planare Form des ersten Grabens 13 ist jedoch nicht auf
die lineare Form beschränkt.In each of the semiconductor devices of the first to fourth embodiments, the first trench 13 the linear sections 13a and the branching sections 16b as examples. A planar form of the first trench 13 however, is not limited to the linear form.
Der
erste Graben 13 kann beispielsweise, wie in 10B gezeigt, in einem konzentrischen Muster angeordnet
sein. Der erste Graben 13 kann ebenso, wie in 10C gezeigt, mehrere kreisrunde Abschnitte aufweisen,
die in einem versetzten Muster angeordnet sind. Der erste Graben 13 kann
ebenso, wie in 10D gezeigt, mehrere kreisrunde
Abschnitte aufweisen, die in radialen Linien angeordnet sind. Wenn
der erste Graben 13 mehrere kreisrunde Abschnitte aufweist,
die in einem versetzten Muster oder in radialen Linien angeordnet
sind, wird die erste Kontaktstelle 12, wie in 10A gezeigt, nicht in mehrere Teile unterteilt.
Auf diese Weise wird die Steifigkeit der ersten Kontaktstelle 12 gewährleistet. Der
zweite Graben 23 kann ebenso eines der in den 10B bis 10D gezeigten
Layouts aufweisen. Der erste Graben 13 und der zweite Graben 23 können
ebenso verschiedene Layouts aufweisen. Bei den in den 10A bis 10D gezeigten
Beispielen kann der erste Graben 13 ebenso nur am Außenkantenabschnitt
der Kontaktoberfläche der ersten Kontaktstelle 12 und
des Bondhügels 30 gebildet sein, und kann der
zweite Graben 23 ebenso nur am Außenkantenabschnitt
der Kontaktoberfläche der zweiten Kontaktstelle 22 und
des Bondhügels 30 gebildet sein. Jeder der Risse 15 und 25 wächst,
wie vorstehend beschrieben, vom Außenkantenabschnitt der
Kontaktoberflächen nach innen bzw. Innerhalb. Folglich
kann das Wachstum der Risse 15 und 25 dann, wenn
sowohl der erste Graben 13 als auch der zweite Graben 23 wenigstens
innerhalb des Außenkantenabschnitts der Kontaktoberfläche
angeordnet sind, beschränkt werden.The first ditch 13 can, for example, as in 10B shown to be arranged in a concentric pattern. The first ditch 13 can as well as in 10C shown having a plurality of circular portions which are arranged in a staggered pattern. The first ditch 13 can as well as in 10D shown, have a plurality of circular sections which are arranged in radial lines. When the first ditch 13 has a plurality of circular portions arranged in a staggered pattern or in radial lines becomes the first contact point 12 , as in 10A shown, not divided into several parts. In this way, the rigidity of the first contact point 12 guaranteed. The second ditch 23 can also be one of the in the 10B to 10D have shown layouts. The first ditch 13 and the second ditch 23 can also have different layouts. In the in the 10A to 10D The examples shown may be the first trench 13 also only at the outer edge portion of the contact surface of the first contact point 12 and the bump hill 30 be formed, and may be the second trench 23 also only at the outer edge portion of the contact surface of the second contact point 22 and the bump hill 30 be formed. Each of the cracks 15 and 25 As described above, grows inwardly from the outer edge portion of the contact surfaces. Consequently, the growth of cracks 15 and 25 then if both the first ditch 13 as well as the second ditch 23 are arranged at least within the outer edge portion of the contact surface, are limited.
Sowohl
der erste Graben 13 als auch der zweite Graben 23,
die in den 10A bis 10D gezeigt
sind, können ebenso mit dem Füllelement 16 gefüllt
sein.Both the first ditch 13 as well as the second ditch 23 that in the 10A to 10D can also be shown with the filling element 16 be filled.
Bei
der Halbleitervorrichtung der dritten Ausführungsform kann
der erste Halbleiterchip 10, wie in den 2 und 10A bis 10D gezeigt,
den ersten Graben 13 aufweisen. Der Halbleiterchip 10 der
dritten Ausführungsform kann ebenso den ersten Graben 13 aufweisen,
der sich innerhalb der ersten Verbindungskante 14 befindet,
wie vorstehend in Verbindung mit der vierten Ausführungsform
beschrieben. In solch einem Fall kann der erste Graben 13 ebenso
einen Kreis innerhalb der ersten Verbindungs kante 14 bilden,
wie in Verbindung mit der vierten Ausführungsform beschrieben. „Der
erste Graben 13 befindet sich innerhalb der ersten Verbindungskante 14” bedeutet,
dass „sich der erste Graben 13 wenigstens innerhalb
der ersten Verbindungskante 14” befindet.In the semiconductor device of the third embodiment, the first semiconductor chip 10 as in the 2 and 10A to 10D shown the first ditch 13 exhibit. The semiconductor chip 10 The third embodiment may also include the first trench 13 have, which within the first connecting edge 14 as described above in connection with the fourth embodiment. In such a case, the first ditch 13 as well as a circle within the first connecting edge 14 as described in connection with the fourth embodiment. "The first ditch 13 is located within the first connecting edge 14 "Means that" is the first ditch 13 at least within the first connecting edge 14 "Is located.
Bei
der Halbleitervorrichtung gemäß der vierten Ausführungsform
weist der erste Halbleiterchip 10 den ersten Graben 13 auf
und weist der zweite Halbleiterchip 20 keinen Graben auf.
Der erste Halbleiterchip 10 und der zweite Halbleiterchip 20 können jedoch
ebenso den erste Graben 13 bzw. den zweiten Graben 23 aufweisen.
Alternativ kann der erste Halbleiterchip 10 keinen Graben
aufweisen und kann der zweite Halbleiterchip 20 den zweiten
Graben 23 aufweisen. Im vorstehend beschriebenen Fall weist der
zweite Halbleiterchip 20 dann, wenn eine Kante des Bondhügels 30,
die sich an einem Außenkantenabschnitt der Kontaktoberfläche
der zweiten Kontaktstelle 22 befindet, als zweite Verbindungskante 24 definiert
wird, den zweiten Graben 23 auf, der sich innerhalb der
zweiten Verbindungskante 24 befindet. „Der zweite
Graben 23 befindet sich innerhalb der zweiten Verbindungskante 24” bedeutet,
dass „sich der zweite Graben 23 wenigsten auf
der Innenseite der zweiten Verbindungskante 24 befindet”.
Wenn sich der zweite Graben 23 innerhalb der zweiten Verbindungskante 24 befindet,
kann der zweite Graben 23 ein Wachstem des Risses 25,
der von der zweiten Verbindungskante 24 nach innen wächst,
beschränken, so dass eine durch den Riss 25 bedingte
Beschädigung des zweiten Halbleiterchips 21 verringert werden
kann.In the semiconductor device according to the fourth embodiment, the first semiconductor chip 10 the first ditch 13 and has the second semiconductor chip 20 no ditch. The first semiconductor chip 10 and the second semiconductor chip 20 however, you can also dig the first one 13 or the second trench 23 exhibit. Alternatively, the first semiconductor chip 10 have no trench and may be the second semiconductor chip 20 the second ditch 23 exhibit. In the case described above, the second semiconductor chip 20 then, if an edge of the bump 30 located at an outer edge portion of the contact surface of the second contact point 22 located as a second connecting edge 24 is defined, the second trench 23 on, located within the second connecting edge 24 located. "The second ditch 23 is located within the second connecting edge 24 "Means that" yourself the second ditch 23 least on the inside of the second connecting edge 24 is ". When the second ditch 23 within the second connecting edge 24 is the second trench 23 a growth of the tear 25 coming from the second connecting edge 24 grows inside, confine, leaving one through the crack 25 conditional damage of the second semiconductor chip 21 can be reduced.
Bei
der Halbleitervorrichtung der vierten Ausführungsform bildet
der erste Graben 13 derart einen Kreis innerhalb der ersten
Verbindungskante 14, dass der erste Graben 13 ein
Wachstum eines Risses 15, der von irgendeinem Punkt der
ersten Verbindungskante 14 nach Innerhalb wächst,
beschränken kann. Es ist jedoch nicht erforderlich, dass
der erste Graben 13 einen Kreis bildet, solange der erste
Graben 13 eine durch einen Riss 15 bedingte Beschädigung
verringern kann. Der erste Graben 13 kann ebenso eines
der in den 10B bis 10D gezeigten
Layouts aufweisen. Solch eine Modifikation kann ebenso auf einen
Fall angewandt werden, in welchem der erste Graben 13 einen
Kreis innerhalb der ersten Verbindungskante 14 in der Halbleitervorrichtung
der dritten Ausführungsform bildet, oder auf einen Fall,
in welchem der zweite Halbleiterchip 20 den zweiten Graben 23 aufweist.
Wenn der zweite Halbleiterchip 20 den zweiten Graben 23 aufweist, kann
der zweite Graben 23 einen Kreis innerhalb der zweiten
Verbindungskante 24 bilden oder keinen Kreis innerhalb
der zweiten Verbindungskante 24 bilden. Wenn der zweite
Graben 23 einen Kreis innerhalb der zweiten Verbindungskante 24 bildet,
kann der zweite Graben 23 ein Wachstum eines Risses 25, der
von irgendeinem Punkt der zweiten Verbindungskante 24 nach
Innerhalb wächst, beschränken. Folglich kann eine
durch den Riss 25 bedingte Beschädigung des zweiten
Halbleitersubstrats 21 verringert werden. Es ist jedoch
nicht erforderlich, dass der zweite Graben 23 einen Kreis
bildet, solange der zweite Graben 23 eine durch einen Riss 25 bedingte Beschädigung
des zweiten Halbleitersubstrats 21 verringern kann.In the semiconductor device of the fourth embodiment, the first trench forms 13 such a circle within the first connecting edge 14 that the first ditch 13 a growth of a crack 15 that from any point of the first connecting edge 14 grows inside, can restrict. However, it is not required that the first ditch 13 forming a circle as long as the first ditch 13 one by a crack 15 can reduce conditional damage. The first ditch 13 can also be one of the in the 10B to 10D have shown layouts. Such a modification may also be applied to a case where the first trench 13 a circle within the first connecting edge 14 in the semiconductor device of the third embodiment, or a case in which the second semiconductor chip 20 the second ditch 23 having. If the second semiconductor chip 20 the second ditch 23 may have the second trench 23 a circle within the second connecting edge 24 form or no circle within the second connecting edge 24 form. If the second ditch 23 a circle within the second connecting edge 24 forms the second trench 23 a growth of a crack 25 coming from any point of the second connecting edge 24 grows inside, restrict. Consequently, a through the crack 25 conditional damage of the second semiconductor substrate 21 be reduced. However, it is not required that the second trench 23 forming a circle as long as the second trench 23 one by a crack 25 conditional damage of the second semiconductor substrate 21 can reduce.
Bei
der Halbleitervorrichtung der vierten Ausführungsform weist
der erste Graben 13 die vier linearen Abschnitte auf, um
einen Abschnitt vorzusehen, der einen Kreis innerhalb der ersten
Verbindungskante 14 bildet. D. h., der erste Graben 13 kann
einen Abschnitt aufweisen, der sich außerhalb der ersten Verbindungskante 14 befindet,
oder kann keinen Abschnitt aufweisen, der sich außerhalb
der ersten Verbindungskante 14 befindet, da ein Riss 15 von
der ersten Verbindungskante 14 nach Innerhalb wächst. Wenn
der erste Graben 13 einen Kreis bildet, ist eine planare
Form des ersten Grabens 13 nicht auf die Kombination der
linearen Abschnitte beschränken. Der erste Graben 13 kann
beispielsweise eine Ringform aufweisen, die einen Kreis bildet.
Solch eine Modifikation kann ebenso auf einen Fall angewandt werden,
in welchem der erste Graben 13 einen Kreis innerhalb der
ersten Verbindungskante 14 in der Halbleitervorrichtung
der dritten Ausführungsform bildet, oder auf einen Fall,
in welchem der zweite Halbleiterchip 20 den zweiten Graben 23 aufweist.In the semiconductor device of the fourth embodiment, the first trench 13 the four linear portions to provide a portion that forms a circle within the first joint edge 14 forms. That is, the first ditch 13 may have a portion extending outside the first connecting edge 14 or may not have a portion extending beyond the first joint edge 14 located as a crack 15 from the first connecting edge 14 growing within. When the first ditch 13 forming a circle is a planar shape of the first trench 13 do not limit to the combination of the linear sections. The first ditch 13 For example, it may have a ring shape that forms a circle. Such a modification may also be applied to a case where the first trench 13 a circle within the first connecting edge 14 in the semiconductor device of the third embodiment, or a case in which the second semiconductor chip 20 the second ditch 23 having.
Bei
der Halbleitervorrichtung der vierten Ausführungsform weist
der erste Graben 13 die zwei linearen Abschnitte auf, die
sich entlang der ersten Richtung erstrecken, und die zwei linearen
Abschnitte, die sich entlang der zweiten Richtung erstrecken. Der erste
Graben 13 kann ebenso mehr als zwei lineare Abschnitte
aufweisen, die sich entlang der ersten Richtung erstrecken, und
mehr als zwei lineare Abschnitte, die sich entlang der zweiten Richtung
erstrecken. Die Anzahl von linearen Abschnitten, die sich entlang
der ersten Richtung erstrecken, und die Anzahl von linearen Abschnitten,
die sich entlang der zweiten Richtung erstrecken, kann gleich oder
verschieden sein. Solch eine Modifikation kann ebenso auf einen
Fall angewandt werden, in welchem der erste Graben 13 einen
Kreis auf der Innenseite der ersten Verbindungskante 14 in
der Halbleitervorrichtung der dritten Ausführungsform bildet,
oder auf einen Fall, in welchem der zweite Halbleiterchip 20 den zweiten
Graben 23 aufweist. Der zweite Graben 23 kann
ebenso zwei oder mehrer als zwei lineare Abschnitte aufweisen, die
sich in einer planaren Richtung der Kontaktoberfläche des
Bondhügels 30 und der zweiten Kontaktstelle 22 entlang
einer dritten Richtung erstrecken, und zwei oder mehr als zwei lineare
Abschnitte, die sich entlang einer vierten Richtung erstrecken,
die sich von der dritten Richtung unterscheidet, derart, dass der
zweite Graben 23 einen Kreis innerhalb der zweiten Verbindungskante 24 bildet.In the semiconductor device of the fourth embodiment, the first trench 13 the two linear portions extending along the first direction and the two linear portions extending along the second direction. The first ditch 13 may also have more than two linear portions extending along the first direction and more than two linear portions extending along the second direction. The number of linear portions extending along the first direction and the number of linear portions extending along the second direction may be the same or different. Such a modification may also be applied to a case where the first trench 13 a circle on the inside of the first connecting edge 14 in the semiconductor device of the third embodiment, or a case in which the second semiconductor chip 20 the second ditch 23 having. The second ditch 23 may also have two or more than two linear portions extending in a planar direction of the contact surface of the bump 30 and the second contact point 22 extend along a third direction, and two or more than two linear portions extending along a fourth direction different from the third direction, such that the second trench 23 a circle within the second connecting edge 24 forms.
Bei
der Halbleitervorrichtung der vierten Ausführungsform erstrecken
sich die zwei linearen Abschnitte derart entlang der ersten Richtung,
dass sie parallel zueinander verlaufen, und erstrecken sich die
zwei linearen Abschnitte derart entlang der zweiten Richtung, dass
sie parallel zueinander verlaufen. Die zwei linearen Abschnitte,
die sich entlang der ersten Richtung erstrecken, können
nicht parallel zueinander verlaufen, und die zwei linearen Abschnitte,
die sich entlang der zweiten Richtung verlaufen, können nicht
parallel zueinander verlaufen. Die erste Richtung und die zweite
Richtung können senkrecht zueinander verlaufen und können
nicht senkrecht zueinander verlaufen, solang sich die erste Richtung und
die zweite Richtung voneinander unterscheiden. Solch eine Modifikation
kann ebenso auf einen Fall angewandt werden, in welchem der erste
Graben 13 einen Kreis innerhalb der ersten Verbindungskante 14 in
der Halbleitervorrichtung der dritten Ausführungsform bildet,
oder auf einen Fall, in welchem der zweite Halbleiterchip 20 den
zweiten Graben 23 aufweist. Die dritte Richtung und die
vierte Richtung können senkrecht zueinander verlaufen oder
können nicht senkrecht zueinander verlaufen.In the semiconductor device of the fourth embodiment, the two linear portions extend along the first direction so as to be parallel to each other, and the two linear portions extend along the second direction so as to be parallel to each other. The two linear portions extending along the first direction may not be parallel to each other, and the two linear portions extending along the second direction may not be parallel to each other. The first direction and the second direction may be perpendicular to each other and may not be perpendicular to each other as long as the first direction and the second direction are different from each other. Such a modification may also be applied to a case where the first trench 13 a circle within the first connecting edge 14 in the semiconductor device of the third embodiment, or a case in which the second semiconductor chip 20 the second ditch 23 having. The third direction and the fourth direction kön NEN run perpendicular to each other or can not be perpendicular to each other.
Bei
jeder der Halbleitervorrichtungen der ersten bis vierten Ausführungsform
dringt der ersten Graben 13 durch die erste Halbleiterschicht 11a zur ersten
Isolierschicht 11c. Der erste Graben 13 kann ebenso,
wie in 11A gezeigt, durch die erste Halbleiterschicht 11a und
die ersten Isolierschicht 11c in die zweite Halbleiterschicht 11b dringen.
Wenn der erste Halbleiterchip 10 den ersten Graben 13 aufweist,
der sich in der zweiten Halbleiterschicht 11b im SOI-Substrat
erstreckt, kann der erste Graben 13 ein Wachstum eines
Risses 15, der sich in der Tiefenrichtung des ersten Halbleiterchips 10 erstreckt,
sicher beschränken.In each of the semiconductor devices of the first to fourth embodiments, the first trench penetrates 13 through the first semiconductor layer 11a to the first insulating layer 11c , The first ditch 13 can as well as in 11A shown by the first semiconductor layer 11a and the first insulating layer 11c in the second semiconductor layer 11b penetrate. When the first semiconductor chip 10 the first ditch 13 having in the second semiconductor layer 11b extends in the SOI substrate, the first trench 13 a growth of a crack 15 extending in the depth direction of the first semiconductor chip 10 extends, confine safely.
Der
erste Graben 13 kann ebenso, wie in 11B gezeigt,
derart in der ersten Halbleiterschicht 11a gebildet sein,
dass er die erste Isolierschicht 11c nicht erreicht. Wenn
der erste Graben 13 in der ersten Halbleiterschicht 11a im
SOI-Substrat gebildet ist, kann der erste Graben 13 ein
Wachstum eines Risses 15 in der ersten Halbleiterschicht 11a beschränken.The first ditch 13 can as well as in 11B shown in the first semiconductor layer 11a be formed, that he has the first insulating layer 11c not reached. When the first ditch 13 in the first semiconductor layer 11a formed in the SOI substrate, the first trench 13 a growth of a crack 15 in the first semiconductor layer 11a restrict.
Wenn
das zweite Halbleitersubstrat 21 des zweiten Halbleiterchips 20 aus
dem SOI-Substrat gebildet ist und das zweite Halbleitersubstrat 21 den zweiten
Graben 23 aufweist, kann eine Tiefe des zweiten Grabens 23 ähnlich
der des ersten Grabens 13 modifiziert werden. D. h., der
zweite Graben 23 kann ebenso derart gebildet werden, dass
er nur durch die dritte Halbleiterschicht im zweiten Halbleitersubstrat 21 dringt,
oder der zweite Graben 23 kann durch die dritte Halbleiterschicht
und die zweite Isolierschicht in die vierte Halbleiterschicht dringen. Wenn
der zweite Halbleiterchip 20 den zweiten Graben 23 aufweist,
der sich in die vierte Halbleiterschicht im SOI-Substrat erstreckt,
kann der zweite Graben 23 ein Wachstum eines Risses 25,
der sich in der Tiefenrichtung des zweiten Halbleiterchips 20 erstreckt,
sicher beschränken.When the second semiconductor substrate 21 of the second semiconductor chip 20 is formed from the SOI substrate and the second semiconductor substrate 21 the second ditch 23 may have a depth of the second trench 23 similar to the first trench 13 be modified. That is, the second trench 23 may also be formed such that it only by the third semiconductor layer in the second semiconductor substrate 21 penetrates, or the second ditch 23 can penetrate into the fourth semiconductor layer through the third semiconductor layer and the second insulating layer. If the second semiconductor chip 20 the second ditch 23 which extends into the fourth semiconductor layer in the SOI substrate, the second trench 23 a growth of a crack 25 extending in the depth direction of the second semiconductor chip 20 extends, confine safely.
Bei
der Halbleitervorrichtung der vierten Ausführungsform kann
der erste Graben 13 ebenso mit dem Füllelement 16 gefüllt
sein. Das Füllelement 16 kann eine Steifigkeit
und eine mechanische Festigkeit des ersten Halbleiterchips 10 verbessern.
Wenn der erste Halbleiterchip 10 den ersten Graben 13 und der
zweite Halbleiterchip 20 den zweiten Graben 23 aufweist,
kann einer oder können beide der Gräben 13 und 23 mit
dem Füllelement 16 gefüllt sein. in diesem
Fall kann das Füllelement 16 eine Steifigkeit
und eine mechanische Festigkeit von sowohl dem ersten Halbleiterchip 10 als
auch dem zweiten Halbleiterchip 20 verbessern.In the semiconductor device of the fourth embodiment, the first trench may be 13 as well with the filling element 16 be filled. The filling element 16 can be a rigidity and a mechanical strength of the first semiconductor chip 10 improve. When the first semiconductor chip 10 the first ditch 13 and the second semiconductor chip 20 the second ditch 23 may include one or both of the trenches 13 and 23 with the filling element 16 be filled. in this case, the filling element 16 a rigidity and a mechanical strength of both the first semiconductor chip 10 as well as the second semiconductor chip 20 improve.
Bei
jeder der Halbleitervorrichtungen der ersten bis vierten Ausführungsform
dringt der erste Graben 13 durch die erste Kontaktstelle 12 in
das erste Halbleitersubstrat 11 und dringt der zweite Graben 23 durch
die zweite Kontaktstelle 22 in das zweite Halbleitersubstrat 21.
Der erste Graben 13 kann nicht in der ersten Kontaktstelle 12 gebildet sein,
und der zweite Graben 23 kann nicht in der zweiten Kontaktstelle 22 gebildet
sein. Da es das erste Halbleitersubstrat 11 und das zweite
Halbleitersubstrat 21 sind, die durch Risse 15 und 25 beschädigt
werden können, kann die durch die Risse 15 und 25 bedingte
Beschädigung beschränkt werden, indem der erste
Graben 13 und der zweite Graben 23 wenigstens
im ersten Halbleitersubstrat 11 und im zweiten Halbleitersubstrat 21 gebildet
werden.In each of the semiconductor devices of the first to fourth embodiments, the first trench penetrates 13 through the first contact point 12 in the first semiconductor substrate 11 and penetrates the second trench 23 through the second contact point 22 in the second semiconductor substrate 21 , The first ditch 13 can not be in the first contact point 12 be formed, and the second trench 23 can not be in the second contact point 22 be formed. Because it is the first semiconductor substrate 11 and the second semiconductor substrate 21 are that through cracks 15 and 25 Can be damaged by the cracks 15 and 25 conditional damage will be limited by the first ditch 13 and the second ditch 23 at least in the first semiconductor substrate 11 and in the second semiconductor substrate 21 be formed.
Der
erste Graben 13 kann beispielsweise ebenso, wie in 12 gezeigt,
in der ersten Halbleiterschicht im ersten Halbleitersubstrat 11 aus
dem SOI-Substrat gebildet werden. Auf diese Weise kann der erste
Graben 13 wenigstens im ersten Halbleitersubstrat 11 im
ersten Halbleiterchip 10 gebildet werden und kann der zweite
Graben 23 wenigstens im zweiten Halbleitersubstrat 21 im
zweiten Halbleiterchip gebildet werden. Wenn das erste Halbleitersubstrat 11 das
SOI-Substrat ist und der erste Graben 13 nicht in der ersten
Kontaktstelle 12 gebildet wird, kann eine Tiefe des ersten
Grabens 13 auf eine vorbestimmte Tiefe gesteuert werden,
wie beispielsweise in den 11A und 11B gezeigt. Eine Tiefe des zweiten Grabens 23 kann
ebenso ähnlich der des ersten Grabens 13 gesteuert
werden.The first ditch 13 can, for example, as well as in 12 shown in the first semiconductor layer in the first semiconductor substrate 11 be formed from the SOI substrate. That way, the first ditch 13 at least in the first semiconductor substrate 11 in the first semiconductor chip 10 can be formed and the second trench 23 at least in the second semiconductor substrate 21 be formed in the second semiconductor chip. When the first semiconductor substrate 11 the SOI substrate is and the first trench 13 not in the first contact point 12 can be formed, a depth of the first trench 13 be controlled to a predetermined depth, such as in the 11A and 11B shown. A depth of the second trench 23 may also be similar to that of the first trench 13 to be controlled.
Bei
jeder der Halbleitervorrichtungen der ersten bis vierten Ausführungsform
weist der erste Halbleiterchip 10 das bewegliche Teil auf.
Der zweite Halbleiterchip 20 kann eine MEMS-Vorrichtung
mit einem beweglichen Teil aufweisen. Der erste Halbleiterchip 10 und/oder
der zweite Halbleiterchip 20 können eine MEMS-Vorrichtung
mit einem beweglichen Teil aufweisen. Wenn eine MEMS-Vorrichtung
mit einem beweglichen Teil im ersten Halbleiterchip 10 oder
im zweiten Halbleiterchip 20 gebildet ist, kann das bewegliche
Teil dann, wenn eine Unterfüllung verwendet wird, um eine
Bondstärke zu gewährleisten, in der Unterfüllung
eingebettet werden. Bei der ersten bis vierten Ausführungsform
sind der erste Graben 13 und der zweite Graben 23 jedoch
derart gebildet, dass sie ein Wachstum der Risse 15 und 25 beschränken.
Folglich kann die Bondstärke zwischen dem ersten Halbleiterchip 10 und
dem zweiten Halbleiterchip 20 gewährleistet werden.
Ferner kann dann, wenn der erste Halbleiterchip 10 und
die elektronische Vorrichtung 50 gebondet werden, eine Bondstärke
zwischen dem ersten Halbleiterchip 10 und der elektronischen
Vorrichtung 50 gewährleistet werden.In each of the semiconductor devices of the first to fourth embodiments, the first semiconductor chip 10 the moving part. The second semiconductor chip 20 may comprise a MEMS device with a movable part. The first semiconductor chip 10 and / or the second semiconductor chip 20 may comprise a MEMS device with a movable part. When a MEMS device having a movable part in the first semiconductor chip 10 or in the second semiconductor chip 20 is formed, then, when a underfill is used to ensure a bond strength, the movable part can be embedded in the underfill. In the first to fourth embodiments, the first trench 13 and the second ditch 23 however, formed such that they grow cracks 15 and 25 restrict. Consequently, the bonding strength between the first semiconductor chip 10 and the second semiconductor chip 20 be guaranteed. Further, when the first semiconductor chip 10 and the electronic device 50 be bonded, a bonding strength between the first semiconductor chip 10 and the electronic device 50 be guaranteed.
Bei
jeder der Halbleitervorrichtungen der ersten bis vierten Ausführungsform
können das erste Halbleitersubstrat 11 und das
zweite Halbleitersubstrat 21 das SOI-Substrat aufweisen
oder nicht aufweisen. Sowohl das erste Halbleitersubstrat 11 als
auch das zweite Halbleitersubstrat 21 können aus
einem Halbleitersubstrat geformt werden.In each of the semiconductor devices of the first to fourth embodiments, the first semiconductor substrate 11 and the second semiconductor substance advice 21 have or do not have the SOI substrate. Both the first semiconductor substrate 11 as well as the second semiconductor substrate 21 can be formed from a semiconductor substrate.
Vorstehend
wurde eine Halbleitervorrichtung mit mehreren über einen
Bondhügel als Flip-Chip gebondeten Substraten offenbart.above
became a semiconductor device with several over one
Bond Hill disclosed as flip-chip bonded substrates.
Eine
Halbleitervorrichtung weist einen ersten Halbleiterchip 10,
einen zweiten Halbleiterchip 20 und einen Bondhügel 30 auf.
Der erste Halbleiterchip 10 weist ein erstes Halbleitersubstrat 11 und
eine auf dem ersten Halbleitersubstrat 11 angeordnete erste Kontaktstelle 12 auf.
Der zweite Halbleiterchip 20 weist ein zweites Halbleitersubstrat 21 und
eine auf dem zweiten Halbleitersubstrat 21 angeordnete
zweite Kontaktstelle 22 auf. Der Bondhügel 30 ist
auf der ersten Kontaktstelle 12 und der zweiten Kontaktstelle 22 angeordnet,
und der erste Halbleiterchip 10 und der zweite Halbleiterchip 20 sind über
den Bondhügel 30 als Flip-Chip gebondet. Der erste
Halbleiterchip 10 weist einen ersten Graben 13 auf.
Wenn eine Kante des Bondhügels 30, die sich an
einem Außenkantenabschnitt einer Kontaktoberfläche
der ersten Kontaktstelle 12 und des Bondhügels 30 befindet,
als Verbindungskante 14 definiert wird, befindet sich der Graben 13 innerhalb
der Verbindungskante 14.A semiconductor device has a first semiconductor chip 10 , a second semiconductor chip 20 and a bump 30 on. The first semiconductor chip 10 has a first semiconductor substrate 11 and one on the first semiconductor substrate 11 arranged first contact point 12 on. The second semiconductor chip 20 has a second semiconductor substrate 21 and one on the second semiconductor substrate 21 arranged second contact point 22 on. The bump hill 30 is on the first contact point 12 and the second contact point 22 arranged, and the first semiconductor chip 10 and the second semiconductor chip 20 are over the bump hill 30 bonded as a flip-chip. The first semiconductor chip 10 has a first ditch 13 on. If an edge of the bump 30 located at an outer edge portion of a contact surface of the first pad 12 and the bump hill 30 located as a connecting edge 14 is defined, is the trench 13 within the connecting edge 14 ,
ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION
Diese Liste
der vom Anmelder aufgeführten Dokumente wurde automatisiert
erzeugt und ist ausschließlich zur besseren Information
des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen
Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt
keinerlei Haftung für etwaige Fehler oder Auslassungen.This list
The documents listed by the applicant have been automated
generated and is solely for better information
recorded by the reader. The list is not part of the German
Patent or utility model application. The DPMA takes over
no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
-
- JP 2006-189418
A [0002] JP 2006-189418 A [0002]