-
Stand der Technik
-
Aus dem Stand der Technik sind so genannte Chipfilm-Prozesse zur Herstellung von dünnen Chips bekannt. Diese Chipfilm-Prozesse sind beispielsweise in M. Zimmermann et al., „A Seamless Ultra-Thin Chip Fabrication and Assembly Technology“, Tech. Dig. IEDM, pp. 1010-1012, 2006 beschrieben. Bei der Chipfilm-Technologie werden auf einem Ausgangssubstrat, insbesondere einem Träger-Wafer aus herkömmlichem Silizium, durch spezielle Ätzverfahren Vertiefungen erzeugt, welche auch als „Cavities“ bezeichnet werden. Diese werden durch Herstellen von porösem Silizium und anschließendem Entfernen von porösem Silizium (APSM-Prozess) hergestellt. Auf diesen Cavities wird dann für Schaltkreise geeignetes Silizium durch ein Epitaxieverfahren aufgebracht. Diese aufgebrachte Schicht bildet später den ultradünnen Mikrochip. Auf dieser Fläche wird die gewünschte Schaltungsstruktur dann mit herkömmlichen Methoden prozessiert. Anschließend kann durch einen Prozess, der auch als „Pick, Crack and Place“-Technik bezeichnet wird, der Chip mit einer Vakuumpipette angesaugt (pick), vom Ausgangssubstrat abgebrochen (crack) und dann auf einem beliebigen weiteren Trägersubstrat platziert (place) werden.
-
Ebenso bekannt aus dem Stand der Technik sind Verfahren, um elektrische Kontakte auf oder durch einen Wafer oder Chip herzustellen. Beispielsweise können dabei schmale Löcher mit nahezu senkrechten Wänden in einem Wafer erzeugt, diese isoliert und dann ganz oder teilweise mit einem leitenden Material, beispielsweise Metall oder Silizium, aufgefüllt werden. Weiterhin sind aus der Mikrosystemtechnik eutektische Bondverfahren auf Waferebene und für so genannte „Chip-to-Wafer-Prozesse“ bekannt. Im Bereich der Anwendungen sind Ansätze zur Integration von Sensor-Chips und Auswerte-ICs in einem Chipverbund bekannt.
-
Aus der Schrift
DE 10 2008 001 738 A1 ist ein Verfahren bekannt, bei dem zur Herstellung von Chips in einer Oberflächenschicht eines Halbleitersubstrats eine Membran mit mikromechanischer Funktionalität erzeugt wird. Anschließend wir der Chip aus dem Substratverbund gelöst und auf einen Träger zur weiteren Prozessierung aufgelötet. Ein ähnliches Verfahren ist aus der Schrift
DE 10 2008 040 521 A1 bekannt.
-
Offenbarung der Erfindung
-
Ausgehend von dem bekannten Stand der Technik stellt die vorliegende Erfindung ein Verfahren zur Herstellung von Halbleiterbauelementen bereit, welches in der Lage ist, eine Verbindung zwischen Halbleiterchips, insbesondere dünnen Halbleiterchips, mit Trägersubstraten zu verbessern. Das vorgeschlagene Verfahren ist insbesondere zur Herstellung von Sensorelementen auf der Basis von Halbleiterbauelementen geeignet, wie aus der nachfolgenden Beschreibung noch näher hervorgeht.
-
Das vorgeschlagene Verfahren zur Herstellung eines Halbleiterelements umfasst die im Folgenden beschriebenen Schritte, welche vorzugsweise in der dargestellten Reihenfolge durchgeführt werden. Neben den genannten Verfahrensschritten können noch weitere Verfahrensschritte vorgesehen sein, und es können einzelne oder mehrere Verfahrensschritte zeitlich parallel und/oder wiederholt durchgeführt werden.
-
In einem ersten Verfahrensschritt wird ein Halbleiterchip auf einem Ausgangssubstrat erzeugt. Dabei ist der Halbleiterchip in mindestens einer Stützstelle mit dem Ausgangssubstrat verbunden und weist eine dem Ausgangssubstrat abgewandte Vorderseite und eine dem Ausgangssubstrat zuweisende Rückseite auf. Der Halbleiterchip kann insbesondere als Dünnchip ausgestaltet sein, also als Chip, welcher eine Dicke von weniger als 100 µm, vorzugsweise von weniger als 50 µm und besonders bevorzugt von weniger als 20 µm aufweist. Der Halbleiterchip kann insbesondere auf Basis von Silizium erzeugt werden. Insbesondere kann für die Herstellung des Halbleiterchips das oben beschriebene Chipfilm-Verfahren verwendet werden, so dass beispielsweise als Ausgangssubstrat Silizium verwendet werden kann, welches eine oder mehrere Cavities aufweist, welche ganz oder teilweise mit porösem Halbleitermaterial, insbesondere porösem Silizium, gefüllt sind. Auf dem porösen Halbleitermaterial kann dann beispielsweise epitaktisch der Halbleiterchip aufgebaut werden, und das poröse Material wird vorzugsweise im APSM-Prozess entfernt. Der Halbleiterchip kann, wie oben ebenfalls ausgeführt wurde, mit üblichen Halbleiterverfahren strukturiert werden und mindestens eine Funktionalität erhalten.
-
In einem zweiten Verfahrensschritt, welcher im Folgenden auch als Durchkontaktierungsschritt bezeichnet wird, wird mindestens ein Durchkontakt-Füllmaterial auf den Halbleiterchip aufgebracht. Dabei wird zumindest ein Teilbereich der Rückseite mit dem Durchkontakt-Füllmaterial beschichtet. Gleichzeitig können, wie unten noch näher ausgeführt wird, während des Durchkontaktierungsschritts mindestens eine Wand mindestens einer Durchkontaktierung, also einer Öffnung in dem Halbleiterchip, beispielsweise einer schmalen Öffnung senkrecht zur Fläche des Halbleiterchips, und mindestens eine Seitenwand des Halbleiterchips mit dem Durchkontakt-Füllmaterial beschichtet werden. Unter einem Durchkontakt-Füllmaterial ist dabei ein Material zu verstehen, welches zumindest halbleitende Eigenschaften aufweist, also ein Halbleitermaterial oder ein Leitermaterial. Dieses Durchkontakt-Füllmaterial kann also als Träger des elektrischen Stroms dienen. Insbesondere kann es sich, wie unten noch näher erläutert wird, bei dem Durchkontakt-Füllmaterial um ein aus einer flüssigen Phase und/oder einer Gasphase abscheidbares Material handeln.
-
In einem dritten Verfahrensschritt wird der Halbleiterchip von dem Ausgangssubstrat getrennt. Bei dieser Trennung werden die Stützstellen durchtrennt, beispielsweise durch ein mechanisches und/oder ein chemisches Verfahren. Beispielsweise kann bei dieser Trennung das oben beschriebene „Pick, Crack and Place“-Verfahren eingesetzt werden, so dass beispielsweise der Halbleiterchip mit einer Vakuumpipette angesaugt, gedreht oder verkippt und dadurch vom Ausgangssubstrat abgebrochen und schließlich zur weiteren Verwendung bereitgestellt werden kann. Auch andere Techniken sind jedoch grundsätzlich möglich.
-
In einem vierten Verfahrensschritt wird der Halbleiterchip auf mindestens ein Trägersubstrat aufgebracht, wobei der mit dem Durchkontakt-Füllmaterial beschichtete Teilbereich der Rückseite des Halbleiterchips mit mindestens einem Bondpad mittels eines eutektischen Bondverfahrens auf dem Trägersubstrat verbunden wird. Unter einem Bondpad ist dabei eine Leitfähige Struktur auf der Oberfläche des Trägersubstrats zu verstehen, welche mit dem mindestens einem Teilbereich eine leitende Verbindung eingehen kann. Das mindestens eine Bondpad kann beispielsweise eine rechteckige Form, eine Rahmenform, eine Kreisform oder eine sonstige beliebige Form aufweisen, welche ganz oder teilweise dem Teilbereiche der Rückseite des Halbleiterchips, welcher mit dem Durchkontakt-Füllmaterial beschichtet ist, folgen kann oder welches auch grundsätzlich eine andere Struktur aufweisen kann.
-
Diese Grundform des vorgeschlagenen Herstellungsverfahrens kann auf verschiedene Weisen vorteilhaft weiterentwickelt werden. So können, wie oben dargestellt, zusätzliche Verfahrensschritte vorgesehen sein. Besonders bevorzugt ist es weiterhin, wenn in dem vierten Verfahrensschritt ein eutektisches Bondverfahren zur Verbindung des mit dem Durchkontakt-Füllmaterial beschichteten Teilbereichs der Rückseite des Halbleiterchips mit dem mindestens einem Bondpad eingesetzt wird. Unter einem eutektischen Bondverfahren wird dabei ein spezielles Verbindungsverfahren verstanden, welches auf einer Verbindungsbildung durch eine eutektische Legierung basiert. Unter einer eutektischen Legierung ist dabei eine Mischung von Leiter- oder Halbleitermaterialien, beispielsweise Silizium und Gold oder Germanium und Aluminium, zu verstehen, bei welcher die Bestandteile des Gemischs in einem solchen Verhältnis zueinander stehen, dass die Schmelztemperatur der Legierung unterhalb der Schmelztemperaturen der einzelnen Elemente liegt.
-
Das Durchkontakt-Füllmaterial kann insbesondere mindestens ein Halbleitermaterial umfassen. Besonders geeignet ist in diesem Fall Germanium oder auch Silizium. Entsprechend kann das Bondpad ein Material umfassen, welches mit dem Durchkontakt-Füllmaterial vorzugsweise eine eutektische Legierung bilden kann. Beispielsweise kann das Bondpad Aluminium umfassen, welches insbesondere mit Germanium als Durchkontakt-Füllmaterial eine eutektische Legierung eingehen kann. Alternativ oder zusätzlich kann der Bondpad auch beispielsweise Gold umfassen, während das Durchkontakt-Füllmaterial Silizium umfasst. Eine weitere mögliche Materialkombinationen wäre Gold-Germanium. Allgemein ist es bevorzugt, wenn das Bondpad ein metallisches Material umfasst, während das Durchkontakt-Füllmaterial ein Halbleitermaterial umfasst, wobei das metallische Material und das Halbleitermaterial eine eutektische Legierung bilden können.
-
In dem Durchkontaktierungsschritt können, wie oben bereits ausgeführt, zusätzlich zu der Beschichtung zumindest eines Teilbereichs der Rückseite des Halbleiterchips weitere Bereiche des Halbleiterchips beschichtet werden. Beispielsweise können Durchkontaktierungen vorgesehen sein, also Öffnungen im Halbleiterchip, welche beispielsweise die Vorderseite mit der Rückseite verbinden oder zumindest eine Schichtebene des Halbleiterchips mit mindestens einer anderen Schichtebene verbinden. Diese Öffnungen können beispielsweise einen runden oder polygonalen Querschnitt aufweisen, wobei in dem Durchkontaktierungsschritt mindestens eine Wand dieser Durchkontaktierung beschichtet werden kann. Alternativ oder zusätzlich kann in dem Durchkontaktierungsschritt mindestens eine Seitenwand des Halbleiterchips mit dem Durchkontakt-Füllmaterial beschichtet werden. Unter einer Seitenwand ist dabei eine von der Vorderseite und der Rückseite verschiedene Fläche des Halbleiterchips zu verstehen, vorzugsweise eine Fläche, welche im Wesentlichen senkrecht zur Vorderseite und zur Rückseite steht, wobei die Vorderseite und die Rückseite vorzugsweise parallel zueinander ausgerichtet sind. Beispielsweise kann diese Seitenwand bei dem oben beschriebenen Chipfilm-Verfahren in einem so genannten Trenching-Schritt hergestellt werden, bei welchem die Fläche und die Außenkanten des Halbleiterchips definiert werden. Bei diesem Trenching-Verfahren können mechanische oder auch chemische Trennverfahren eingesetzt werden, beispielsweise DRIE (Deep Reactive Ion Etching).
-
In einer weiteren bevorzugten Ausgestaltung des Verfahrens wird in dem Durchkontaktierungsschritt auf der Rückseite mindestens ein Rahmen erzeugt. Insbesondere kann es sich dabei um einen geschlossenen Rahmen handeln. Dieser Rahmen kann beispielsweise an den Seitenkanten der Rückseite des Halbleiterchips aufgebracht sein und beispielsweise diesen Seitenkanten folgen. Der Rahmen kann vorzugsweise eine Breite aufweisen, welche weniger als 100 µm beträgt, vorzugsweise weniger als 50 µm, insbesondere 10 µm oder weniger oder sogar lediglich 1 µm. Nach dem Aufbringen des Halbleiterchips auf das Trägersubstrat entsteht innerhalb des Rahmens ein Zwischenraum, insbesondere ein hermetisch abgeschlossener Zwischenraum. Dieser Zwischenraum wird begrenzt durch die Rückseite des Halbleiterchips, eine dem Halbleiterchip zuweisende Vorderseite des Trägersubstrats und den Rahmen. Zusätzlich können zur Begrenzung weitere Strukturen vorgesehen sein. Der abgeschlossene Zwischenraum kann beispielsweise, wie unten noch näher ausgeführt wird, als Referenzvakuum eines Drucksensors eingesetzt werden. Unter einem hermetisch abgeschlossenen Zwischenraum ist dabei ein Zwischenraum zu verstehen, bei welchem ein Austausch von Gas aus dem Zwischenraum mit einer Umgebung des Halbleiterbauelements stark verlangsamt stattfindet, vorzugsweise auf einer Zeitskala von mehreren Monaten oder sogar mehreren Jahren, insbesondere stark verlangsamt im Vergleich zu üblichen Einsatzzeiten des Halbleiterbauelements.
-
Bei dem Durchkontaktierungsschritt kann insbesondere ein isotropes Abscheideverfahren eingesetzt werden, vorzugsweise ein konformes Abscheideverfahren, also ein Abscheideverfahren, bei welchem das Abgeschiedene durch Kontakt-Füllmaterial zumindest teilweise den äußeren Konturen des Halbleiterchips oder weiterer Bauelemente folgt. Insbesondere bieten sich hierbei Flüssigphasen-Abscheideverfahren und/oder Gasphasen-Abscheideverfahren an, beispielsweise CVD-Verfahren (Chemical Vapor Deposition, Chemische Gasphasenabscheidung), beispielsweise LPCVD-Verfahren (low pressure CVD, Niederdruck-CVD).
-
Wie oben bereits dargestellt, kann der Halbleiterchip insbesondere derart ausgestaltet werden, dass dieser ein oder mehrere Funktionselemente des Halbleiterbauelements umfasst. Insbesondere kann der Halbleiterchip mindestens eines der folgenden Elemente umfassen: einen integrierten Schaltkreis; eine Sensorstruktur; eine mikromechanische Struktur. Diese Funktionselemente können ganz oder teilweise auf dem Halbleiterchip angeordnet sein und können mittels herkömmlicher Verfahren erzeugt werden, wie sie dem Fachmann aus der Halbleitertechnik bekannt sind.
-
Weitere mögliche Weiterbildungen der Erfindung betreffen die Durchführung des Durchkontaktierungsschritts. So kann beispielsweise vor dem Durchkontaktierungsschritt insbesondere mindestens ein isolierendes Material auf den Halbleiterchip aufgebracht werden. Dieses isolierende Material kann beispielsweise ein organisches oder auch ein anorganisches Material sein. Besonders bevorzugt ist die Verwendung von dielektrischen Schichten, beispielsweise Siliziumoxid-Schichten. Alternativ oder zusätzlich zur Verwendung eines derartigen isolierenden Materials, welches zumindest teilweise einen elektrischen Kontakt zwischen dem Durchkontakt-Füllmaterial und bestimmten Funktionselementen des Halbleiterchips verhindern soll, können auch andere Prozesse angewandt werden. Beispielsweise können CMOS-Prozesse zum Einsatz kommen, bei welchen der Halbleiterchip zumindest bereichsweise mit einer Isolations-Dotierung verwendet wird, beispielsweise um Kurzschlüsse zu vermeiden. Wiederum alternativ oder zusätzlich kann nach dem Durchkontaktierungsschritt das Durchkontakt-Füllmaterial zumindest teilweise wieder von dem Halbleiterchip entfernt werden. Für dieses Entfernen können beispielsweise herkömmliche HalbleiterVerfahren nasschemischer oder trockenchemischer Natur verwendet werden, beispielsweise nasschemische oder trockene Ätzverfahren. Diesbezüglich kann auf bekannte Ätzverfahren verwiesen werden. Auch so genannte Lift-off-Prozesse sind grundsätzlich denkbar, also Prozesse, bei welchen Bereiche des Halbleiterchips, die nicht mit dem Durchkontakt-Füllmaterial beschichtet werden sollen, zuvor mit einer Schicht beschichtet werden, welche nach dem Durchkontaktierungsschritt wieder von dem Halbleiterchip entfernt wird.
-
Weitere mögliche Weiterbildungen der Erfindung betreffen die Ausgestaltung des Halbleiterchips. Wie oben dargestellt, kann der Halbleiterchip insbesondere nach einem Chipfilm-Verfahren hergestellt sein. Dementsprechend ist es besonders bevorzugt, wenn der Halbleiterchip eine einkristalline Halbleitermembran, insbesondere eine einkristalline Siliziummembran, umfasst. Auch andere Halbleitermaterialien sind jedoch grundsätzlich möglich. Die Stützstelle kann neben einkristallinem Material, vorzugsweise Silizium, auch ein poröses Material, vorzugsweise poröses Silizium, umfassen.
-
Neben dem vorgeschlagenen Verfahren in einer oder mehreren der oben beschriebenen Ausgestaltungen wird weiterhin ein Halbleiterbauelement vorgeschlagen, welches nach einem Verfahren gemäß einer oder mehreren der beschriebenen Ausführungsvarianten herstellbar ist. Insbesondere kann das Halbleiterbauelement ausgewählt sein aus den folgenden Halbleiterbauelementen: ein Drucksensor; ein Inertialsensor; ein Beschleunigungssensor; ein Schalter. Allgemein kann das Halbleiterbauelement also ganz oder teilweise insbesondere als Sensorelement ausgestaltet sein und/oder ein derartiges Sensorelement umfassen.
-
Mittels der vorgeschlagenen Erfindung lassen sich also Halbleiterbauelemente herstellen, welche insbesondere dünne Chips umfassen können und welche Durchkontakte aufweisen können. Die Durchkontakte können dabei neben der elektrischen Durchführung gleichzeitig die Aufgabe übernehmen, eine hermetisch dichte und platzsparende mechanische Verbindung zwischen den Halbleiterchips, insbesondere Dünnchips, und grundsätzlich beliebigen Trägersubstraten, beispielsweise Leiterplatten, Lead-Frames oder auch komplex mechanisch und/oder elektrisch ausgestalteten Trägersubstraten, beispielsweise TrägerChips wie ASICs (Application Specific Integrated Circuit, Anwendungsspezifischer Integrierter Schaltkreis), zu ermöglichen. Dabei kann das Durchkontakt-Füllmaterial gleichzeitig als eine Materialkomponente für ein eutektisches Bonden des Halbleiterchips auf das Trägersubstrat dienen. Dünnchips mit ICs und/oder Sensorstrukturen mit Durchkontakten können auf einer einkristallinen Silizium-Membran mit Stützstellen hergestellt werden, beispielsweise mittels des oben beschriebenen Chipfilm-Verfahrens. Anschließend kann das Durchkontakt-Füllmaterial, zum Beispiel Germanium, im gleichen Abscheideprozess auch auf der Membranunterseite, also der Rückseite des Halbleiterchips, in einem an den Durchkontakt angrenzenden Bereich abgeschieden werden. Die Dünnchips können auf Metall-Bondpads, beispielsweise Aluminium, eines Trägersubstrats platziert werden, und es kann eine eutektische Bondung zwischen dem Durchkontakt-Füllmaterial und dem Bondpad hergestellt werden.
-
Mittels des vorgeschlagenen Verfahrens lassen sich insbesondere verschiedene Typen mikromechanischer Sensoren realisieren, insbesondere auf einem Träger-IC-Chip als Trägersubstrat. Hierbei kann der Halbleiterchip, wobei auch mehrere Halbleiterchips vorgesehen sein können, insbesondere als Dünnchip, als Membran für Drucksensoren, als Fingerstruktur für Inertialsensoren, als Schalter, als zweite Gegenelektrode für z-Beschleunigungssensoren oder in anderer Weise als Bestandteil eines Sensorelements eingesetzt werden.
-
Bei dem vorgeschlagenen Verfahren und den vorgeschlagenen Bauleiterhalbelementen wirkt sich insbesondere vorteilhaft aus, dass die optionale eutektische Bondung schon mit geringer Verbindungsbreite stabil und hermetisch dicht ausgestaltet werden kann. Es lassen sich kleine Bondrahmenbreiten beziehungsweise Durchkontakte realisieren, insbesondere Breiten von weniger als 10 µm. Bei dem vorgeschlagenen Verfahren lassen sich Halbleiterchips, insbesondere Dünnchips, auch stressfrei verbonden, so dass eine geringe Ausschussrate und eine hohe Lebensdauer der Halbleiterbauelemente realisiert werden kann. Weiterhin lässt sich eine Integration eines Sensorelements und eines ICs bei kleinstmöglichem Platzverbrauch realisieren. Auf einem Trägersubstrat, beispielsweise einem Trägerchip, können auch mehrere Halbleiterchips, beispielsweise mehrere Dünnchips, und damit vorzugsweise mehrere Funktionen übereinander und/oder nebeneinander integriert werden.
-
Bei dem vorgeschlagenen Verfahren lassen sich herkömmliche Verfahrenstechniken einsetzen und erfindungsgemäß modifizieren. Das Verfahren lässt sich insgesamt sehr einfach und grundsätzlich mit herkömmlichen Prozesstechniken realisieren. So kann beispielsweise der mindestens eine Durchkontakt gleichzeitig mit einem Vereinzelungs-Trench erzeugt werden, welcher bei den oben beschriebenen Chipfilm-Verfahren bereits heute erzeugt wird. Weiterhin lassen sich auf dem Halbleiterchip und/oder dem Trägersubstrat Funktionselemente mit Standard-Techniken herstellen, wie sie heute bereits eingesetzt werden, so dass das vorgeschlagne Verfahren insgesamt sehr kostengünstig realisierbar ist.
-
Figurenliste
-
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert.
-
Es zeigen:
- 1A bis 1H Verfahrensschritte eines Ausführungsbeispiels eines Verfahrens zur Herstellung eines Halbleiterbauelements;
- 2 ein Ausführungsbeispiel eines Drucksensors;
- 3 ein Ausführungsbeispiel eines Inertialsensors;
- 4 ein Ausführungsbeispiel eines z-Beschleunigungssensors; und
- 5 eine Verfahrensvariante mit einem CMOS-Prozess.
-
Ausführungsbeispiele
-
In den 1A bis 1H sind schematisch Verfahrensschritte eines Ausführungsbeispiels eines erfindungsgemäßen Herstellungsverfahrens zur Herstellung eines Halbleiterbauelements gezeigt.
-
In 1A ist exemplarisch ein erster Verfahrensschritt gezeigt, bei welchem ein Halbleiterchip 110 auf einem Ausgangssubstrat 112 erzeugt wird. Diese Erzeugung findet hier exemplarisch in einem Chipfilm-Prozess statt. Der Halbleiterchip 110 ist dabei als epitaktische Membran ausgestaltet, beispielsweise als Silizium-Membran, welche oberhalb einer Kaverne 114 zwischen dem Ausgangssubstrat 112 und dem Halbleiterchip 110 ausgebildet ist. Der Halbleiterchip 110, beispielsweise eine Silizium-Membran, wird dabei durch Stützstellen 116 gehalten, welche beispielsweise in Form von kristallinem und/oder porösem Silizium ausgestaltet sein können. Innerhalb des Halbleiterchips 110 können durch herkömmliche Verfahren eine oder mehrere Funktionselemente 118, beispielsweise Funktionsschichten 120, integriert beziehungsweise auf der Oberfläche des Halbleiterchips 110 abgeschieden sein. Auf diese Weise kann der Halbleiterchip 110 beispielsweise einen Schichtstapel umfassen.
-
Weiterhin umfasst der Halbleiterchip 110, beispielsweise ein Schichtstapel des Halbleiterchips 110, vorzugsweise mindestens einen elektrischen Kontakt 122, beispielsweise einen Bondpad, welcher vorzugsweise von einer isolierenden Schicht 124, beispielsweise einem Oxid, umgeben ist.
-
Mittels eines so genannten Trench-Verfahrens werden anschließend in dem dargestellten Ausführungsbeispiel, wie in 1B gezeigt, Gräben 126 hergestellt, beispielsweise Säge-Gräben. Weiterhin werden optional ein oder mehrere Durchkontakte 128 hergestellt, welche in diesem Ausführungsbeispiel als einfache Öffnungen in dem Halbleiterchip 110 ausgestaltet sind. Diese Durchkontakte 128 können beispielsweise eine von dem Ausgangssubstrat 112 wegweisende Vorderseite 130 des Halbleiterchips 110 mit einer dem Ausgangssubstrat 112 zuweisenden Rückseite 132 des Halbleiterchips 110 verbinden.
-
Mittels eines vorzugsweise konformen Abscheideverfahrens wird abschließend eine dielektrische Schicht 134 auf den Halbleiterchip 110 aufgebracht. Beispielsweise kann diese dielektrische Schicht wiederum eine Oxidschicht umfassen, vorzugsweise Siliziumoxid. Als Abscheideverfahren kommen beispielsweise bekannte Abscheideverfahren in Betracht, insbesondere TEOS-Ozon-Verfahren, SACVD-Schichten, Low Temperature Oxide-Verfahren oder ähnliche Verfahren. Bei diesen Verfahren werden auch Seitenwände 136 des Halbleiterchips 110 im Bereich der Gräben 126 und/oder Seitenwände 138 der Durchkontakte 128 mit der dielektrischen Schicht 134 beschichtet. Weiterhin werden in diesem Ausführungsbeispiel auch Teilbereiche 140 auf der Rückseite 132 im Bereich der Gräben 126 und/oder der Durchkontakte 128 mit der dielektrischen Schicht 134 beschichtet.
-
Anschließend wird mit einem stark anisotropen, gerichteten Oxid-Ätzen die dielektrische Schicht 134 an der Vorderseite 130, also der Chipoberfläche des Halbleiterchips 110, abgedünnt und der elektrische Kontakt 122, beispielsweise das Bondpad, geöffnet, ohne dass der Seitenwandschutz im Bereich der Seitenwände 136, 138 wesentlich abgedünnt wird. Ein Ergebnis dieses Verfahrensschritts ist in 1C gezeigt. Alternativ kann das Oxid-Ätzen und Öffnen der elektrischen Kontakte 122 auch mit anderen Techniken durchgeführt werden, beispielsweise mit einer Sprühlack-Technik. Verschiedene andere Techniken sind dem Fachmann aus dem Bereich der Halbleiterherstellung bekannt.
-
In einem in 1D dargestellten Verfahrensschritt wird anschließend ein Durchkontakt-Füllmaterial 142 aufgebracht, vorzugsweise in einem konformen Abscheideverfahren. Beispielsweise kann dieses Durchkontakt-Füllmaterial 142 Germanium umfassen. Beispielsweise kann ein LPCVD-Verfahren eingesetzt werden, also ein Niederdruck-CVD-Verfahren. Aufgrund der konformen Abscheidung folgt die Schicht des Durchkontakt-Füllmaterials 142 der Kontur des Halbleiterchips 110, so dass neben der Vorderseite 130 weiterhin auch die Seitenwände 136 des Halbleiterchips 110 und optional die Seitenwände 138 der Durchkontakte 128 beschichtet werden, so wie wiederum Teilbereiche 140 auf der Rückseite 132 des Halbleiterchips 110.
-
In 1E ist der in 1D mit dem Buchstaben A bezeichnete und gestrichelt umrahmte Teilbereich des Halbleiterchips 110 gezeigt, welcher einen Durchkontakt 128 umfasst. In dieser Darstellung werden die Vorteile einer konformen Abscheidung des Durchkontakt-Füllmaterials 142 sichtbar. Die Teilbereiche 140, innerhalb derer auch die Rückseite 132 des Halbleiterchips 110 mit Durchkontakt-Füllmaterial 142 beschichtet wird, sind vorzugsweise nicht größer als die Teilbereiche, in welchen die Rückseite 132 mit der dielektrischen Schicht 134 beschichtet wird (siehe zum Beispiel 1B oben).
-
In 1E sind typische Dimensionen dargestellt. So weisen die Öffnungen der Durchkontakte 128 typischerweise einen Durchmesser D1 von weniger als 2 µm auf. Die Membran der Halbleiterchips 110 weist typischerweise eine Dicke d2 von circa 10 bis 20 µm auf. Diese Öffnungen können mit einer circa 1 µm dicken Schicht des Durchkontakt-Füllmaterials 142, beispielsweise einer Germaniumschicht, verschlossen werden. In der Kaverne 114, welche vorzugsweise eine Tiefe d3 von mehr als 3 µm aufweist, wird an der Rückseite 132 des Halbleiterchips 110 und am Kavernenboden jeweils Durchkontakt-Füllmaterial 142 abgeschieden, beispielsweise weniger als 1 µm. In der Folge bleibt ein Spalt 144 zwischen Halbleiterchip 110 und Kavernenboden bestehen, womit das Abdicken der Halbleiterchips 110 weiterhin möglich bleibt. Vorzugsweise wird das Durchkontakt-Füllmaterial 142 also mit einer Dicke d4 aufgebracht, welche weniger als die Hälfte der Höhe d3 der Kaverne 114 beträgt.
-
In 1F ist ein optionaler Verfahrensschritt gezeigt, bei welchem das Durchkontakt-Füllmaterial 142 zumindest teilweise wieder entfernt wird, insbesondere von der Vorderseite 132 des Halbleiterchips 110. An den Seitenwänden 136 und 138 kann die Beschichtung mit dem Durchkontakt-Füllmaterial 142 dabei erhalten bleiben, ebenso wie in den Teilbereichen 140. Gleichzeitig kann dabei eine Strukturierung des Durchkontakt-Füllmaterials 142 erfolgen, beispielsweise um auf der Vorderseite 130 optional Leiterbahnen 146 und/oder andere Strukturen, welche auch ganz oder teilweise Bestandteil der Funktionselemente 118 sein können, zu erzeugen. In dem dargestellten Beispiel in 1F kann somit beispielsweise der elektrische Kontakt 122 über die gezeigte Leiterbahn 146 und den Durchkontakt 128 von der Rückseite 132 her elektrisch kontaktiert werden. Zum Strukturieren des Durchkontakt-Füllmaterials 142 können grundsätzlich aus der Halbleiterherstellung bekannte Techniken verwendet werden. So können beispielsweise Sprühlacke, Standard-Lithographie oder Standard-Ätzverfahren zum Einsatz kommen. Derartige Verfahren sind dem Fachmann grundsätzlich bekannt.
-
Anschließend kann der Halbleiterchip 110, wie in 1G dargestellt, vom Ausgangssubstrat 112 getrennt werden. Dabei werden die Stützstellen 116 durchtrennt. Dieser Trennvorgang, welcher auch als „picking“ oder „abpicken“ bezeichnet wird, kann beispielsweise mittels einer Vakuumpipette 148 erfolgen, wie in 1G dargestellt. Auch andere Verfahren sind jedoch grundsätzlich möglich, beispielsweise mechanische Greifverfahren. Zum Durchtrennen der Stützstellen 116 kann beispielsweise eine Torsion um eine Achse senkrecht zur Fläche des Halbleiterchips 110 erfolgen und/oder eine andere Art der Verkippung. Auch andere Trenntechniken sind jedoch grundsätzlich möglich.
-
In einem weiteren, in 1H dargestellten Verfahrensschritt wird dann der Halbleiterchip 110 auf ein Trägersubstrat 150 aufgebracht. Dieses Trägersubstrat 150 kann beispielsweise eine Leiterplatte und/oder einen Lead-Frame umfassen und/oder eine andere Art von Trägersubstrat 150. Das Trägersubstrat 150 umfasst mindestens einen Bondbad 152 auf seiner zu bestückenden Oberfläche 154. Unter Bondpads 152 sind dabei grundsätzlich beliebige elektrisch Strukturen zu verstehen, welche beispielsweise auch Leiterbahnen, Rahmen, Anschlusskontakte oder Ähnliches umfassen können. Im in 1H dargestellten Ausführungsbeispiel umfassen die auf der Rückseite 132 des Halbleiterchips 110 mit Durchkontakt-Füllmaterial 142 versehenen Teilbereiche 140 beispielsweise einen Rahmen 156, welcher die Kanten des Halbleiterchips 110 vorzugsweise vollständig umschließt, so wie Durchkontakt-Pads 158, welche mit dem Durchkontakt-Füllmaterial 142 im Inneren der Durchkontakte 128 und hierüber beispielsweise mit Leiterbahnen 146 auf der Vorderseite 130 des Halbleiterchips 110 in Verbindung stehen. Mit diesen korrespondieren bei den Bondpads 142 Bondpad-Rahmen 160 oder Bondpad-Kontakte 162. Diese können auch funktionell vermischt sein, da auch beispielsweise die Beschichtung mit Durchkontakt-Füllmaterial 142 an den Seitenwänden 136 elektrische Aufgaben übernehmen kann.
-
Bei dem in 1H dargestellten Bestückungsschritt wird also das Durchkontakt-Füllmaterial 142 auf der Rückseite 132 des Halbleiterchips 110 auf die Bondpads 152 des Trägersubstrats 150 aufgesetzt. Anschließend werden Halbleiterchip 110 und Trägersubstrat 150 vorzugsweise eutektisch miteinander verbondet. Beispielsweise können die Bondpads 152 Aluminium umfassen, welches mit dem Durchkontakt-Füllmaterial 142 des Halbleiterchips 110, beispielsweise Germanium, eine eutektische Legierung bilden kann. Für den Bondingschritt kann beispielsweise ein Wärmebehandlungsschritt durchgeführt werden, um die eutektische Legierung zumindest in einem Grenzbereich zwischen den Bondpads 152 und dem Durchkontakt-Füllmaterial 142 zu bilden.
-
Eutektische Bondverbindungen mit einer Verbindungsbreite von vorzugsweise 1 µm sind zumindest der Theorie nach hermetisch dicht. Auf diese Weise kann zwischen dem Halbleiter 110 und dem Trägersubstrat 150 ein hermetisch abgeschlossener Zwischenraum 164 gebildet werden, was für viele Anwendungen vorteilhaft sein kann. Die mögliche geringe Bondbreite ermöglicht es außerdem, dass Dünnchips mit Germanium-Durchkontakten auch auf anderen Trägerchips oder anderen Wafern platzsparend bestückt oder gebondet werden können. Dementsprechend kann das Trägersubstrat 150 selbst eine oder mehrere Funktionalitäten aufweisen und grundsätzlich erheblich komplexer ausgestaltet sein als in 1H dargestellt. Beispielsweise ermöglicht dies die Generierung von mikroelektromechanischen Bauteilen (MEMS). Wichtige Beispiele von Halbleiterbauelementen 166, die auf diese Weise erzeugt werden können, sind mikromechanische oder mikroelektrische Sensorelemente, die im Folgenden auch mit Bezugsziffer 168 bezeichnet werden. Auch andere Anwendungen sind jedoch grundsätzlich möglich.
-
In den 2 bis 4 sind verschiedene Beispiele derartiger Halbleiterbauelemente 166 mit Sensorelementen 168 gezeigt und/oder Halbleiterelemente 166, welche Sensorelemente 168 umfassen. Diese stellen im Prinzip Abwandlungen des in 1H gezeigten Halbleiterbauelements 166 dar, so dass für weite Teile dieser Ausführungsbeispiele auf die Beschreibung dieser 1H sowie des Prozesses in den 1A bis 1H verwiesen werden kann.
-
In 2 ist ein Beispiel eines Drucksensors 170 gezeigt. Bei derartigen Drucksensoren 170 macht sich die Möglichkeit der Herstellung eines hermetisch abgedichteten Zwischenraums 164 besonders vorteilhaft bemerkbar, da dieser Zwischenraum 164 beispielsweise als Referenzvakuum 172 genutzt werden kann und/oder mit einem Gas eines vorgegebenen oder bekannten Drucks gefüllt sein kann. So kann aufgrund der Tatsache, dass insbesondere eutektische Verbindungen sich durch eine hohe Hermitizität bei kleiner Leiterbahndichte auszeichnen, ein Referenzdruck zwischen dem Trägersubstrat 150, beispielsweise einem Trägerchip, und dem Halbleiterchip 110, beispielsweise einem Dünnchip, eingeschlossen werden. Hierzu kann das Trägersubstrat 150 beispielsweise als integrierter Schaltkreis ausgestaltet sein und/oder einen derartigen integrierten Schaltkreis umfassen, beispielsweise einen ASIC. Das Trägersubstrat 150 kann beispielsweise ein Halbleiter-Trägersubstrat und/oder ein Trägersubstrat aus einem anderen Material sein oder umfassen, beispielsweise aus einem keramischen Material oder einem Glas. Auch andere Werkstoffe sind grundsätzlich möglich, beispielsweise Kunststoffwerkstoffe. Der Halbleiterchip 110 selbst kann insbesondere als druckempfindliche Membran 174 wirken. Diese druckempfindliche Membran 174 kann auch Widerstände umfassen und/oder andere elektrische Bauelemente, beispielsweise Widerstände zur piezoresistiven Auslesung. Alternativ oder zusätzlich kann diese druckempfindliche Membran 174 auch ganz oder teilweise als bewegliche Elektrode eines Kondensators fungieren und/oder eine derartige bewegliche Elektrode umfassen, wobei auf dem Trägersubstrat 150 beispielsweise, wie in 2 gezeigt, eine untere feste Elektrode 176 vorgesehen sein kann. Alternativ kann auf einem Trägersubstrat 150, beispielsweise einem vorstrukturierten Trägersubstrat 150, optional mit einer Kaverne, ein Halbleiterchip 110 in Form eines Dünnchip-ICs aufgebondet werden, der gleichzeitig als Membran 174 dienen kann. Für Funktionsprinzipien mikromechanischer Drucksensoren, welche auch im Rahmen der vorliegenden Erfindung realisiert werden können, kann beispielsweise auf Robert Bosch GmbH: Sensoren im Kraftfahrzeug, Ausgabe 2007, Seiten 128 bis 130 verwiesen werden.
-
In 3 ist ein weiteres Beispiel eines Halbleiterbauelements 166 in Form eines Sensorelements 168 gezeigt, welches in diesem Beispiel als Inertialsensor 178 ausgestaltet ist. Inertialsensoren sind Sensorelemente 168, welche zur Messung von Beschleunigungskräften und Rotationskräften dienen, beispielsweise zur Messung linearer Beschleunigungskräfte. Ein Inertialsensor 178 umfasst in der Regel mindestens 2, vorzugsweise 3 oder mehr Beschleunigungssensoren 180 für unterschiedliche Raumrichtungen oder Koordinaten. Im dargestellten Beispiel entspricht der Halbleiterchip 110 wiederum in weiten Teilen dem Ausführungsbeispiel gemäß 1H, so dass wiederum auf die obige Beschreibung verwiesen werden kann. In diesem Fall wurde jedoch innerhalb des Halbleiterchips 110 eine mikromechanische Struktur 182 in Form einer Fingerstruktur 184 erzeugt. Diese Fingerstruktur 184 kann beispielsweise gleichzeitig mit dem in 1B dargestellten Herstellen der Gräben 126, also dem Trenchen, erzeugt werden. Diese Fingerstrukturen 184, wobei auch mehrere derartiger Fingerstrukturen 184, beispielsweise für unterschiedliche Raumrichtungen vorgesehen sein können, bilden also wiederum ein MEMS, welches beispielsweise kapazitiv ausgelesen und/oder angetrieben werden kann. Für den Aufbau und die Arbeitsweise derartiger Inertialsensoren 178 kann beispielsweise auf Robert Bosch GmbH: Sensoren im Kraftfahrzeug, Ausgabe 2007, Seiten 144 bis 146 verwiesen werden. Auch andere Aufbauten und Betriebsweisen sind jedoch grundsätzlich wieder möglich. Der Halbleiterchip 110 kann beispielsweise mit der eutektischen Bondtechnik auf ein Trägersubstrat 150 mit einem ASIC und/oder in Form eines ASICs aufgebondet werden. Anschließend kann optional eine Verkappung erfolgen.
-
In 4 ist als weiteres Beispiel eines Halbleiterbauelements 166 und Sensorelements 168 ein so genannter z-Beschleunigungssensor 186 dargestellt. In diesem Fall umfasst das Trägersubstrat 150 eine mikromechanische Struktur 182, welche als bewegliche Elektrode 188 fungiert und in der Darstellung in 4 gestrichelt umrahmt ist. Weiterhin umfasst das Trägersubstrat 150 eine untere feste Elektrode 190. Der aufgebondete Halbleiterchip 110, beispielsweise der Dünnchip, kann ganz oder teilweise als obere feste Elektrode 192 fungieren und/oder eine derartige obere feste Elektrode 192 umfassen. Alternativ oder zusätzlich kann der Halbleiterchip 110 auch einfach als Kappe für die bewegliche Elektrode 188 ausgenutzt werden. Beim Betrieb des z-Beschleunigungssensors 168 kann eine z-Bewegung der beweglichen Elektrode 188, welche also als z-Elektrode fungiert, in einer z-Richtung, also einer Verbindungsrichtung zwischen dem Trägersubstrat 150 und dem Halbleiterchip 110 ausgewertet werden, beispielsweise differenziell. Für die Betriebsweise und die Ansteuerung kann exemplarisch wiederum auf Robert Bosch GmbH: Sensoren im Kraftfahrzeug, Ausgabe 2007, Seiten 144 bis 146 verwiesen werden. Auch andere Messprinzipien und/oder Ansteuerungen sind jedoch grundsätzlich möglich.
-
Die in den 1A bis 1H dargestellten Prozessschritte sind lediglich mögliche Ausführungsbeispiele zur Realisierung des erfindungsgemäßen Verfahrens. Zahlreiche Abwandlungen im Design und in der Vorgehensweise sind im Rahmen der vorliegenden Erfindung möglich. So kann, wie in 5 dargestellt ist, beispielsweise auf das Aufbringen der isolierenden Schicht 124 auch ganz oder teilweise verzichtet werden. Gezeigt ist ein Aufbau, welcher im Wesentlichen der Darstellung in 1F entspricht, so dass in weiten Teilen auf die Beschreibung dieser Darstellung verwiesen werden kann. Im Unterschied zur 1F wird jedoch ein CMOS-Prozess verwendet. Derartige Prozesse sind dem Fachmann aus der Halbleitertechnik grundsätzlich bekannt. Dabei können durch tiefe Dotierprofile Isolationsgräben oder andere Arten von Isolationsdotierungen 194 in den Halbleiterchip 110 oder Bereiche des Halbleiterchips 110 eingebracht werden. Auf diese Weise können beispielsweise ohne isolierende Schicht 124 und/oder ohne dielektrische Schichten 134 Durchkontakt-Füllmaterialen 142 auf den Halbleiterchip 110 aufgebracht und/oder in den Halbleiterchip 110 eingebracht werden, ohne hierdurch Kurzschlüsse mit anderen Bauelementen, beispielsweise Funktionselementen 118 des Halbleiterchips 110 zu riskieren. Auf diese Weise kann ein Kurzschluss im Bond- und Schaltungsbereich vermieden werden. In diesem Fall ist die Abscheidung einer dielektrischen Schicht 134 und/oder einer isolierenden Schicht 124 also nicht zwingend erforderlich.
-
Die erfindungsgemäßen Halbleiterbauelemente 166, insbesondere mit den erfindungsgemäßen Durchkontakten, sind für die Weiterverbauung von dünnen Chips, insbesondere von Chips, die mit dem Chipfilm-Verfahren hergestellt wurden, von großer Bedeutung. Mit dem vorgeschlagenen Durchkontakt-Design wird eine einfache und kostengünstige Technik ermöglicht.