[go: up one dir, main page]

DE102009038674B4 - Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels - Google Patents

Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels Download PDF

Info

Publication number
DE102009038674B4
DE102009038674B4 DE102009038674A DE102009038674A DE102009038674B4 DE 102009038674 B4 DE102009038674 B4 DE 102009038674B4 DE 102009038674 A DE102009038674 A DE 102009038674A DE 102009038674 A DE102009038674 A DE 102009038674A DE 102009038674 B4 DE102009038674 B4 DE 102009038674B4
Authority
DE
Germany
Prior art keywords
layer
electrically conductive
conductive layer
photoresist
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009038674A
Other languages
English (en)
Other versions
DE102009038674A8 (de
DE102009038674A1 (de
Inventor
Dr. Brunner Sebastian
Gerhard Fuchs
Annette Fischer
Manfred Fischer
Dr. Faistauer Christian
Dr. Pudmich Günter
Edmund Payr
Stefan Leopold Hatzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE102009038674A priority Critical patent/DE102009038674B4/de
Application filed by Epcos AG filed Critical Epcos AG
Priority to JP2012525985A priority patent/JP5689122B2/ja
Priority to PCT/EP2010/061708 priority patent/WO2011023556A1/en
Priority to KR1020127007597A priority patent/KR101753217B1/ko
Priority to US13/391,974 priority patent/US9001523B2/en
Priority to TW099127247A priority patent/TWI535682B/zh
Publication of DE102009038674A1 publication Critical patent/DE102009038674A1/de
Publication of DE102009038674A8 publication Critical patent/DE102009038674A8/de
Application granted granted Critical
Publication of DE102009038674B4 publication Critical patent/DE102009038674B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W70/05
    • H10W70/60
    • H10W70/69
    • H10W70/692
    • H10W99/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45169Platinum (Pt) as principal constituent
    • H10W72/072
    • H10W72/075
    • H10W72/552
    • H10W72/5522
    • H10W72/5524
    • H10W72/5525
    • H10W72/952
    • H10W90/724
    • H10W90/754

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden strukturierten Schichtstapels, umfassend: – Bereitstellen einer keramischen Schicht (101), die mindestens eine Durchkontaktierung (102) umfasst, die durch die keramische Schicht (101) geführt ist und die ein elektrisch leitfähiges Material umfasst, – Aufbringen einer elektrisch leitfähigen Schicht (103) oberhalb der keramischen Schicht (101), so dass die elektrisch leitfähige Schicht (103) elektrisch mit der mindestens einen Durchkontaktierung (102) gekoppelt ist, – Aufbringen eines Fotolacks (108) auf die elektrisch leitfähige Schicht (103), – Belichten mindestens eines Bereichs (109) des Fotolacks (108), in dem die elektrisch leitfähige Schicht (103) entfernt werden soll, wobei mindestens ein Bereich (110) des Fotolacks (108), der einem Bereich der mindestens einen Durchkontaktierung (102) entspricht, nicht belichtet wird, – Entwickeln des Fotolacks (108), – Entfernen des Fotolacks in dem mindestens einen nicht-belichteten Bereich (110), und dadurch – Freilegen der elektrisch leitfähige Schicht (103) in...

Description

  • Die Erfindung betrifft eine Trägervorrichtung mit einer keramischen Schicht sowie eine Anordnung, die eine solche Trägervorrichtung umfasst. Die Erfindung betrifft zudem ein Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden strukturierten Schichtstapels.
  • Bei keramischen Trägern für elektronische Bauelemente können Kontaktstellen über ein Siebdruckverfahren auf die Träger aufgebracht werden. Dazu wird das Material der Kontaktstellen über eine Siebdruckmaske auf die Träger aufgebracht. Dieses Verfahren kann nur bis zu einer bestimmten unteren Grenze bezüglich der Abstände der Kontaktstellen zueinander eingesetzt werden.
  • DE 10 2005 063 646 B4 beschreibt ein Herstellungsverfahren für integrierte Schaltkreise in Halbleitern, bei denen Durchkontaktierungen für Chips in gestapelten Mehrchippackungsanwendungen ausgebildet werden.
  • DE 691 33 409 T2 beschreibt ein Verfahren zur Herstellung von Mehrschichtstrukturen, wie beispielsweise in hybriden integrierten Schaltungen oder Halbleitervorrichtungen, auf keramischen Substraten.
  • Es ist wünschenswert, ein Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden strukturierten Schichtstapels, eine Trägervorrichtung sowie eine Anordnung umfassend eine solche Trägervorrichtung anzugeben, um keramische Trägervorrichtungen kostengünstig und möglichst einfach zu strukturieren.
  • Dies wird gelöst durch ein Verfahren mit den Merkmalen des Anspruchs 1, eine Trägervorrichtung mit den Merkmalen des Anspruchs 15 beziehungsweise einer Anordnung mit den Merkmalen des Anspruchs 19.
  • Ein Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden strukturierten Schichtstapels umfasst ein Bereitstellen einer keramischen Schicht, die mindestens eine Durchkontaktierung umfasst, die durch die keramische Schicht geführt ist und die ein elektrisch leitfähiges Material umfasst. Eine elektrisch leitfähige Schicht wird oberhalb der keramischen Schicht aufgebracht, so dass die elektrisch leitfähige Schicht elektrisch mit der mindestens einen Durchkontaktierung gekoppelt ist. Ein Fotolacks wird auf die elektrisch leitfähige Schicht (103) aufgebracht. Mindestens ein Bereich des Fotolacks wird belichtet, in dem die elektrisch leitfähigen Schicht entfernt werden soll. Mindestens ein Bereich des Fotolacks wird nicht belichtet, der der mindestens einen Durchkontaktierung entspricht. Der Fotolack wird entwickelt und in dem mindestens einen nicht-belichteten Bereich entfernt. Durch das Entfernen des Fotolacks wird die elektrisch leitfähige Schicht in dem mindestens einen nicht-belichteten Bereich freigelegt. Mindestens eine weitere Schicht wird galvanisch auf die elektrisch leitfähige Schicht in dem mindestens einen freigelegten Bereich abgeschieden. Die weitere Schicht umfasst Nickel. Die elektrisch leitfähige Schicht wird bereichsweise außerhalb des Bereichs der weiteren Schicht entfernt.
  • Durch die Nickel haltige Schicht ist es möglich, die elektrisch leitfähige Schicht bereichsweise zu entfernen, wobei erstere als Ätzmaske dienen kann. Mit der Nickel haltigen Schicht gelingt es, die leitfähige Schicht mittels weniger aggressiver Ätzverfahren zu strukturieren, wobei die Keramik selbst nicht oder nur wenig angegriffen wird. Bei empfindlichen Keramiken können bei diesen Ätzverfahren einfach zu erzeugende Ätzstoppschichten eingesetzt werden.
  • In einer Ausführungsform bleibt die elektrisch leitfähige Schicht beim bereichsweisen Entfernen im Bereich der weiteren Schicht bestehen. Die weitere Schicht kann als Ätzmaske bei einem selektiven Ätzen der elektrisch leitfähigen Schicht eingesetzt werden.
  • Durch das Nutzen der weiteren Schicht, die Nickel umfasst, als Ätzmaske, kann die elektrisch leitfähige Schicht bereichsweise so entfernt werden, dass die elektrisch leitfähige Schicht an den Durchkontaktierungen bestehen bleibt.
  • Die leitfähige Schicht kann ein Metall umfassen, das mit einem Cyanid umfassenden Ätzmittel ätzbar ist. Zum bereichsweisen Entfernen der elektrisch leitfähigen Schicht kann dann ein Ätzmittel verwendet werden, das Cyanid umfasst.
  • Die Durchkontaktierung koppelt eine erste Seite und eine zweite Seite der keramischen Schicht elektrisch. Die erste Seite der keramischen Schicht liegt der zweiten Seite gegenüber. Die keramische Schicht kann auch Teil eines Mehrschichtaufbaus sein. Dann kann die Durchkontaktierung auch einander gegenüberliegende Seiten des Mehrschichtaufbaus elektrisch miteinander koppeln. Die Durchkontaktierung kann auch einzelne Schichten des Mehrschichtenaufbaus miteinander elektrisch koppeln, beispielsweise zwei benachbart zueinander angeordnete Schichten innerhalb des Mehrschichtenaufbaus.
  • Es ist auch möglich, einen positiv arbeitenden Photolack zu verwenden, bei der belichtete Bereich entfernt und der unbelichtete Bereich nach dem Entwickeln auf der Unterlage verbleibt.
  • Durch das Ausbilden der nickelhaltigen Ätzmaske mittels Fotostrukturierung kann die Ätzmaske mit relativ feinen Strukturen ausgebildet werden. Entsprechend kann auch die elektrisch leitfähige Schicht durch das Ätzverfahren mit relativ feinen Strukturen ausgebildet werden. Bei der Fotostrukturierung können relativ preisgünstige Materialien verwendet werden. So ist eine preisgünstige Strukturierung beziehungsweise Herstellung der Trägervorrichtung möglich.
  • Die elektrisch leitfähige Schicht wird in dem mindestens einen belichteten Bereich entfernt. Bei einem Positivlack entsprechend umgekehrt. Das Verfahren kann ein stromloses Aufbringen einer Kupferschicht auf die elektrisch leitfähige Schicht vor dem Aufbringen des Fotolacks umfassen. Die Kupferschicht kann in einem späteren Verfahrensschritt in dem mindestens einen belichteten Bereich bereichsweise entfernt werden.
  • Nach dem Abscheiden der mindestens einen weiteren Schicht wird der mindestens eine belichtete Bereich des Fotolacks entfernt, und dadurch wird die elektrisch leitfähige Schicht selektiv in dem belichteten Bereich freigelegt, während der nicht belichtete Bereich von der weiteren Schicht bedeckt bleibt. Bei einem Positivlack entsprechend umgekehrt.
  • Das Verfahren umfasst in einer Ausführungsform ein Aufbringen mindestens einer ersten Schicht auf die keramische Schicht, bevor die elektrisch leitfähige Schicht aufgebracht wird. Die erste Schicht kann dann so ausgewählt sein, dass sie beständig gegen Ätzmittel ist. Die erste Schicht wird so aufgebracht, dass sie im Bereich der mindestens einen Durchkontaktierung eine Ausnehmung aufweist. Eine weitere elektrisch leitfähige Schicht wird auf die keramische Schicht im Bereich der Ausnehmung der ersten Schicht aufgebracht, sodass die weitere elektrisch leitfähige Schicht elektrisch mit der mindestens einen Durchkontaktierung gekoppelt ist.
  • Die elektrisch leitfähige Schicht ist in dieser Ausführungsform durch die weitere elektrisch leitfähige Schicht mit der Durchkontaktierung elektrisch gekoppelt. Die erste Schicht kann auf die keramische Schicht gedruckt werden. Bei dem Aufbringen der ersten Schicht kann ein Material aufgebracht werden, das Glas umfasst. Die elektrisch leitfähige Schicht und die weitere elektrisch leitfähige Schicht können unabhängig voneinander Silber umfassen.
  • Mindestens eine weitere Kupferschicht kann im Bereich der weiteren Schicht galvanisch abgeschieden werden. Mindestens eine wiederum weitere leitfähige Schicht kann auf der weiteren Schicht aufgebracht werden. Die wiederum weitere leitfähige Schicht kann zumindest die weitere Schicht und die elektrisch leitfähige Schicht bedecken.
  • Eine Trägervorrichtung weist einen Schichtstapel auf, der mit einem solchen Verfahren hergestellt ist. Die Trägervorrichtung ist eingerichtet mindestens ein elektronisches Bauelement zu tragen. Der Schichtstapel weist zumindest eine keramische Schicht und mindestens eine Kontaktstelle zur elektrischen Kontaktierung der Trägervorrichtung und des mindestens einen elektronischen Bauelements auf. Die Kontaktstelle umfasst eine Schicht aus Nickel aufweist.
  • Die Trägervorrichtung umfasst in einem Ausführungsbeispiel eine weitere Schicht, die Glas umfasst. Die weitere Schicht ist außerhalb der mindestens einen Kontaktstelle auf der keramischen Schicht angeordnet.
  • In einer Ausführungsform umfasst die Trägervorrichtung mindestens eine weitere Kontaktstelle. Die mindestens eine Kontaktstelle und die mindestens eine weitere Kontaktstelle weisen einen Abstand in Richtung parallel der Schichten des Schichtstapels von weniger als 100 Mikrometer zueinander auf. In einem Ausführungsbeispiel weisen die mindestens eine Kontaktstelle und die mindestens eine weitere Kontaktstelle einen Abstand von weniger als 80 Mikrometer voneinander auf.
  • Eine Anordnung umfasst eine solche Trägervorrichtung sowie ein elektronisches Bauelement, das elektrisch und mechanisch mit der mindestens einen Kontaktstelle der Trägervorrichtung gekoppelt ist. In einer Ausführungsform umfasst das elektronische Bauelement ein Halbleiterbauelement. Das elektronische Bauelement kann aber auch ein passives Bauelement, ein MEMS Bauelement oder ein Modul sein, welches wiederum auf einem gemeinsamen Substrat angeordnete elektrische und/oder elektronische Bauelemente tragen kann. Das Modul kann auch komplexe Schaltung wie insbesondere Filterschaltungen umfassen.
  • Weitere Vorteile, Merkmale und Weiterbildungen ergeben sich aus den nachfolgenden in Verbindung mit den 1 bis 16 erläuterten Beispielen.
  • Es zeigen:
  • 1 bis 14 eine schematische Darstellung einer Strukturierung einer keramischen Schicht in unterschiedlichen Schritten der Herstellung,
  • 15 eine schematische Darstellung einer Anordnung mit einer keramischen Trägervorrichtung gemäß einer Ausführungsform,
  • 16 ein Flussdiagramm eines Verfahrens zur Strukturierung einer keramischen Schicht gemäß einer Ausführungsform,
  • Gleiche, gleichartige und gleich wirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen.
  • 1 zeigt eine keramische Schicht 101, die zwei Durchkontaktierungen 102 aufweist. Die keramische Schicht 101 weist in ihrer Hauptausbreitungsrichtung eine erste Seite 106 und eine der ersten Seite gegenüberliegende zweite Seite 107 auf.
  • Die Durchkontaktierungen 102 sind durch die Schicht 101 geführt. Die Durchkontaktierungen koppeln die erste Seite 106 mit der zweiten Seite 107 elektrisch. Die Durchkontaktierungen 102 umfassen ein elektrisch leitfähiges Material, das in Ausnehmungen der Schicht 101 eingebracht ist. Die keramische Schicht 101 kann auch mehr als zwei Durchkontaktierungen aufweisen, beispielsweise vier oder mehr Durchkontaktierungen.
  • Ist die keramische Schicht Teil eines Mehrschichtaufbaus kann die Durchkontaktierung auch einander gegenüberliegende Seiten des Mehrschichtaufbaus elektrisch miteinander koppeln. Die Durchkontaktierung kann auch einzelne Schichten des Mehrschichtenaufbaus miteinander elektrisch koppeln, beispielsweise zwei benachbart zueinander angeordnete Schichten innerhalb des Mehrschichtenaufbaus.
  • Die keramische Schicht 101 ist in einer Ausführungsform eine Niedertemperatur-Einbrand-Keramik (low temperature co-fired ceramic, LTCC). Die Schicht 101 kann Zinkoxid umfassen. In einem weitern Ausführungsbeispiel umfasst die Schicht 101 Aluminiumoxid und/oder ein oder mehrere Gläser. In einer weitern Ausführungsform umfasst die Schicht 101 Hochtemperatur-Einbrand-Keramik (high temperature co-fired ceramic, HTCC). Die Schicht kann gestanzt oder mit einem Laser gelocht werden, um die Durchkontaktierungen 102 in die Schicht einbringen zu können.
  • Wie in 2 gezeigt, wird als eine erste Schicht eine Glasschicht 101 auf die Seite 106 der Schicht 101 aufgebracht. Die Glasschicht 111 weist im Bereich der Durchkontaktierung 102 jeweils eine Ausnehmung 112 auf. Die Durchkontaktierungen 102 sind auf der Seite 106 nicht von der Glasschicht 111 bedeckt. Die Glasschicht kann beispielsweise über ein Siebdruckverfahren auf die Schicht 101 aufgebracht werden. Die Glasschicht 111 schützt die Schicht 101 im Laufe des beschriebenen Verfahrens.
  • Es kann in einer weiteren Ausführungsform auch eine Schicht aufgebracht werden, die ein weiteres Material umfasst, das geeignet ist, die keramische Schicht 101 im Laufe des folgenden Verfahrens zu schützen und zu passivieren.
  • Wie in 3 gezeigt, wird in den Ausnehmungen 112 der Glasschicht 111 eine elektrisch leitfähige Schicht 113 auf die keramische Schicht 101 aufgebracht. Beispielsweise wird die elektrisch leitfähige Schicht 113 über ein Siebdruckverfahren in die Ausnehmungen 112 der Schicht 111 eingebracht. Die elektrisch leitfähige Schicht 113 ist im Bereich der Durchkontaktierungen 102 auf die erste Seite 106 der Schicht 101 aufgebracht. Die elektrisch leitfähige Schicht 113 berührt die erste Seite 106 der Schicht 101. Die elektrisch leitfähige Schicht 113 ist elektrisch mit der Durchkontaktierung 102 gekoppelt. Die elektrisch leitfähige Schicht 113 umfasst beispielsweise Silber. Durch die elektrisch leitfähige Schicht 113 wird eine elektrische Kontaktierung zu der Durchkontaktierung 102 durch die Glassschicht 111 realisiert.
  • Wie in 4 gezeigt, kann auf die Glasschicht 111 eine weitere Glasschicht 122 aufgebracht werden. Die weitere Glasschicht 122 ist auf die der Schicht 101 abgewandten Seite der Glasschicht 111 aufgebracht. Die Glasschicht 122 kann wie die Glasschicht 111 über Siebdruck auf die Glasschicht 111 aufgebracht werden. Die Glasschicht 122 weist im Bereich der Durchkontaktierung 102 beziehungsweise der elektrisch leitfähigen Schicht 113 beziehungsweise der Ausnehmung 112 eine Ausnehmung 123 auf.
  • In einem weiteren Ausführungsbeispiel kann auch eine Schicht, die ein anderes Material als Glas umfasst, aufgebracht werden, das geeignet ist, den Schichtaufbau im Laufe des beschriebenen Verfahrens zu schützen und zu passivieren.
  • Da die Glasschichten 111 und 122 Lufteinschlüsse oder andere herstellungsbedingte Ungenauigkeiten aufweisen können, werden zwei Glasschichten zum Schutz und zur Passivierung der keramischen Schicht 101 auf die erste Seite 106 der Schicht 101 aufgebracht. Dadurch wird der Schutz der keramischen Schicht 101 verbessert, da eventuelle Ungenauigkeiten der Schicht 111 von der Schicht 122 abgedeckt werden.
  • In 5 ist gezeigt, dass eine weitere elektrisch leitfähige Schicht 124 in die Ausnehmung 123 der Glasschicht 122 eingebracht wurde. Die elektrisch leitfähige Schicht 124 kann beispielsweise über einen Siebdruck in die Ausnehmung 123 eingebracht werden. Die elektrisch leitfähige Schicht 124 ist auf die der Schicht 101 abgewandte Seite der elektrisch leitfähigen Schicht 113 aufgebracht. Die elektrisch leitfähige Schicht 124 ist elektrisch mit der elektrisch leitfähigen Schicht 113 und der Durchkontaktierung 102 gekoppelt. Durch die elektrisch leitfähige Schicht 124 wird eine elektrische Kontaktierung zu der elektrisch leitfähigen Schicht 113 beziehungsweise zu der Durchkontaktierung 102 durch die Glassschicht 122 realisiert.
  • In 6 ist gezeigt, dass eine elektrisch leitfähige Schicht 103 auf die Glasschicht 122 und die elektrisch leitfähige Schicht 124 aufgebracht wurde. Die elektrisch leitfähige Schicht 103 berührt die Glasschicht 122 und die elektrisch leitfähige Schicht 124. Die elektrisch leitfähige Schicht 103 erstreckt sich vollflächig über die Schicht 101. Die elektrisch leitfähige Schicht 103 ist elektrisch mit der elektrisch leitfähigen Schicht 124, der elektrisch leitfähigen Schicht 113 und der Durchkontaktierung 102 gekoppelt. Die elektrisch leitfähige Schicht 103 umfasst ein elektrisch leitfähiges Material, beispielsweise Silber. Die elektrisch leitfähige Schicht 103 umfasst ein Material, das mit einem Cyanid umfassenden Ätzmittel ätzbar ist.
  • In einem weiteren Ausführungsbeispiel wird die elektrisch leitfähige Schicht 103 direkt auf die Schicht 101 und die Durchkontaktierungen 102 aufgebracht, sodass die elektrisch leitfähige Schicht 103 die erste Seite 106 der Schicht 101 berührt. Dies ist der Fall, wenn das Material der Schicht 101 nicht durch eine Passivierungsschicht wie der Schicht 111 geschützt werden muss und das Material der Schicht 101 das beschriebene Verfahren ohne signifikante Beschädigungen oder Veränderungen seiner funktionellen Eigenschaften übersteht.
  • In einem weiteren Ausführungsbeispiel wird die elektrisch leitfähige Schicht 103 direkt auf die Glasschicht 111 und die elektrisch leitfähige Schicht 113 aufgebracht, sodass die elektrisch leitfähige Schicht 103 die Glasschicht 111 und die elektrisch leitfähige Schicht 113 berührt. Dies ist insbesondere der Fall, wenn die Glasschicht 111 in ausreichend hoher Qualität auf die Schicht 101 aufgebracht wurde, sodass die Schicht 101 ausreichend von der Glasschicht 111 geschützt wird.
  • Die Zahl der elektrisch leitfähigen Schichten kann auch in Abhängigkeit der Menge an während des Betriebs über die elektrisch leitfähigen Schichten abzuführender Wärme bestimmt werden. Muss mehr wärme abgeführt werden, können mehr als zwei, beispielsweise drei oder mehr elektrisch leitfähige Schichten vergleichbar zu den elektrisch leitfähigen Schichten 113 beziehungsweise 124 übereinander angeordnet bzw. erzeugt werden. Muss weniger Wärme abgeführt werden, kann die elektrisch leitfähige Schicht 113 gemeinsam mit der elektrisch leitfähigen Schicht 103 ausreichend sein und auf die elektrisch leitfähige Schicht 124 verzichtet werden.
  • Auf die der Schicht 101 abgewandten Seite der elektrisch leitfähigen Schicht 103 wird stromlos eine Kupferschicht 114 aufgebracht, wie in 7 gezeigt.
  • In 8 ist ein Fotolack 108 auf die Kupferschicht 114 aufgebracht. Die Kupferschicht 114 erhöht die Haftung des Fotolacks auf der Schichtenfolge.
  • Der Fotolack 108 kann in einem weiteren Ausführungsbeispiel auch auf die elektrisch leitfähige Schicht 103 aufgebracht werden, sodass der Fotolack 108 die elektrisch leitfähige Schicht 103 berührt, wenn die Haftung zwischen dem Fotolack 108 und der elektrisch leitfähigen Schicht 103 hoch genug ist.
  • Insbesondere wird ein Negativfotolack verwendet, der durch Belichtung polymerisiert, und nach der Entwicklung bleiben die belichteten Bereiche stehen.
  • In einer weiteren Ausführungsform kann ein Positivfotolack verwendet werden, bei dem der bereits feste Lack durch Belichtung wieder löslich gemacht wird. Entsprechend bleiben nach der Entwicklung nur die Bereiche bestehen, die durch eine Maske vor der Belichtung geschützt wurden.
  • In 9 ist der Verfahrensschritt der Belichtung des Fotolacks 108 dargestellt. Eine Fotomaske 125 wird über dem Fotolack 108 angeordnet und die Löslichkeit des Fotolacks durch eine fotochemische Reaktion in bestimmten Bereichen des Fotolacks, in denen Licht in den Fotolack 108 gelangt, verändert. Die Fotomaske 125 ist so ausgebildet, dass der Fotolack 108 entsprechend der zu erzeugenden Strukturen nicht belichtet wird. Im gezeigten Ausführungsbeispiel werden die Bereiche 110 nicht belichtet, die oberhalb der Durchkontaktierungen 102 liegen. Bereiche 109 liegen zwischen den Durchkontaktierungen 102. Die Ausnehmungen der Fotomaske 125, durch die Licht an den Fotolack 108 gelangt, weisen beispielsweise eine Breite von unter 100 Mikrometer auf, insbesondere eine Breite von unter 80 Mikrometer. Es kann auch eine Breite von unter 25 Mikrometer strukturiert werden. Der Photolack kann aber auch scannend belichtet werden.
  • Der Fotolack 109 wird an den Stellen belichtet, an denen er im folgenden Verfahrensschritt nicht entfernt werden soll. Daraufhin wird der Fotolack 109 entwickelt. Insbesondere kann bei entsprechenden Fotolacken auf ein organisches Lösungsmittel als Entwickler verzichtet werden.
  • 10 zeigt den Fotolack 108 auf der Schichtenfolge nach dem Entwickeln. Im Bereich 110 wurde der Fotolack von der Kupferschicht 114 entfernt. Im Bereich 110 oberhalb der Durchkontaktierungen 102 und der elektrisch leitfähigen Schicht 113 und der elektrisch leitfähigen Schicht 124 ist kein Fotolack angeordnet. Im Bereich 110 liegt die Schicht 103 frei.
  • Wie in 11 gezeigt, wird in die vom Fotolack 108 befreiten Bereiche 110 galvanisch Nickel auf die Kupferschicht 114 aufgebracht. In einer weiteren Ausführungsform wird in die vom Fotolack 108 befreiten Bereiche 110 chemisch Nickel auf die Kupferschicht 114 aufgebracht. Eine Schicht 104, die das Nickel umfasst, berührt die Kupferschicht 114. Die Abscheidung der Nickelschicht auf der der Schicht 101 abgewandten Seite der Kupferschicht 114 wird lateral durch die verbleibenden Bereiche 109 des Fotolacks 108 eingegrenzt.
  • In die Bereiche 110 kann zusätzlich galvanisch Kupfer 115 abgeschieden werden. Die Kupferschicht 115 kann vor dem Abscheiden der Nickelschicht aufgebracht werden, beispielsweise um das Nickel gleichmäßiger abscheiden zu können. Durch die Kupferschicht 115 kann zudem die Wärmeleitfähigkeit der Schichten erhöht werden. Die Dicke des galvanisch abgeschiedenen Kupfers kann eingestellt werden, je nachdem, wie viel Wärme über den Schichtenstapel abgeführt werden soll. Soll mehr Wärme abgeführt werden, wird die Kupferschicht 115 dicker abgeschieden. Soll weniger Wärme abgeführt werden, wird die Kupferschicht 115 dünner abgeschieden.
  • Nachdem die übrigen Bereiche 109 des Fotolacks 108 von der Schichtenfolge entfernt wurden, wie in 12 gezeigt, ist durch die Nickelschicht 104 eine Ätzmaske auf die Schichtenfolge aufgebracht. Mit Hilfe eines Ätzmittels, beispielsweise einer Lösung eines Cyanids, insbesondere Kaliumcyanid KCN, kann die Kupferschicht 114 sowie die elektrisch leitfähige Schicht 103 teilweise entfernt werden. Das Ätzmittel umfasst insbesondere eine alkalische, wässrige Lösung, die eingerichtet ist, Silber und/oder Kupfer zu lösen.
  • Im Bereich der Nickelschicht 104, die beständiger gegen das verwendete Ätzmittel ist als die Kupferschicht 114 und die elektrisch leitfähige Schicht 103, bleiben die Kupferschicht 114 und die elektrisch leitfähige Schicht 103 bestehen, wie in 13 gezeigt. Die Kupferschicht 114 und die elektrisch leitfähige Schicht 103 bleiben bestehen, da die Nickelschicht 104 nicht von dem Ätzmittel angegriffen wird und die unterhalb der Nickelschicht 104 angeordneten Schichten schützt. In den Bereichen, in denen die Nickelschicht 104 angeordnet ist, insbesondere in den Bereichen der Durchkontaktierungen 102, sind auch die verbleibenden Bereiche der elektrisch leitfähigen Schicht 103 und der Kupferschicht 114 angeordnet.
  • Nach dem selektiven Ätzen liegt in dem Bereich, in dem keine Nickelschicht 104 angeordnet war, die Glasschicht 122 frei, die von dem Ätzmittel nicht entfernt wird. In den Bereichen, die frei von Nickel sind, sind die Schichten 114 und 103 oberhalb der Glasschicht 122 entfernt worden. Die Glasschicht 122 beziehungsweise die Glasschicht 111 schützen die keramische Schicht 101 vor dem Ätzmittel. Die Glasschicht 122 beziehungsweise die Glasschicht 111 dienen als Ätzstopp, damit die keramische Schicht 101 nicht von dem Ätzmittel beschädigt wird.
  • Wie in 14 gezeigt, können die an den Kanten freigelegten verbleibenden Bereiche der Schichten 103, 114 und 104 von einer weiteren elektrisch leitfähigen Schicht 116 bedeckt werden. Die elektrisch leitfähige Schicht 116 umfasst beispielsweise Gold und/oder ein weiteres elektrisch leitfähiges Material.
  • In 14 ist eine Trägervorrichtung 121 vor der Montage von Bauelementen darauf gezeigt. Die Glasschichten 122 beziehungsweise 111 schützen die keramische Schicht 101 während des beschriebenen Ätzprozesses, in dem die elektrisch leitfähige Schicht 103 und die Kupferschicht 104 teilweise entfernt werden, wie im Übergang von 12 zu 13.
  • In 15 ist die Trägervorrichtung 121 gezeigt, nachdem darauf zumindest ein Bauelement montiert wurde. Die Trägervorrichtung 121 umfasst einen Schichtstapel 100, der in x-Richtung entlang der Linie A-A' folgende Schichtenreihenfolge aufweist.
  • Der Aufbau des beispielhaften Schichtstapels 100 beginnt mit der keramischen Schicht 101, die die Durchkontaktierungen 102 aufweist. Auf der keramische Schicht 101 ist die Glasschicht 111 und in den Ausnehmungen 112 der Glasschicht 111 die elektrisch leitfähige Schicht 113 angeordnet. Folgend ist auf der Glasschicht 111 die weitere Glasschicht 122 angeordnet. Auf der elektrisch leitfähigen Schicht 113 ist die elektrisch leitfähige Schicht 124 in den Ausnehmungen 123 der Glasschicht 122 angeordnet. Auf der elektrisch leitfähigen Schicht 124 ist die elektrisch leitfähige Schicht 103 angeordnet. Auf der elektrisch leitfähigen Schicht 103 ist die Kupferschicht 114 angeordnet. Auf der Kupferschicht 114 ist die Nickelschicht 104 angeordnet. Zwischen der Kupferschicht und der Nickelschicht 104 kann die Kupferschicht 115 angeordnet sein. Auf der Nickelschicht 104 ist eine Paladiumschicht und darauf die Goldschicht 116 angeordnet. Die Goldschicht 116 bedeckt auch die seitlichen Flanken der Schichten 104, 114 und 103. Die Paladiumschicht kann stromlos auf die übrigen Schichten aufgebracht werden.
  • Durch diesen Schichtenstapel sind lötfähige Kontaktstellen 117 und 118 ausgebildet. Die Kontaktstellen eignen sich auch zur Verdrahtung und/oder als Kontaktstellen zum Kleben, Flip-Chip-Bonden, Thermokompressions-Bonden, Drahtbonden (Aluminium-Draht-Bonden, Gold-Draht-Bonden, Cu-Draht-Bonden, Platin-Draht-Bonden). Die Kontaktstellen sind eingerichtet mittels weiterer Aufbauverfahren und/oder Koppelverfahren bearbeitet zu werden. Mit den Kontaktstellen 117 und 118 ist ein elektronisches Bauelement 120 über Lötverbindungen 126 gekoppelt. Die Kontaktstelle 117 ist in einem Abstand 119 in y-Richtung zu der Kontaktstelle 118 angeordnet. Dadurch, dass die Kontaktstellen 117 und 118 durch subtraktives Ätzen hergestellt wurden, wie in Verbindung mit 1 bis 14 beschrieben, kann der Abstand 119 relativ gering ausgebildet werden. Insbesondere kann der Abstand 119 weniger als 120 Mikrometer betragen, insbesondere weniger als 100 Mikrometer. Beispielsweise ist der Abstand 119 kleiner als 80 Mikrometer, insbesondere kleiner als 60 Mikrometer. Mit dem beschriebenen Verfahren kann natürlich auch ein Abstand 119 von größer als 120 Mikrometer ausgebildet werden. Die Trägervorrichtung 121 kann durch das beschriebene Herstellungsverfahren besonders gut gleichzeitig mit besonders fein und weniger fein strukturierten Kontaktstellen beziehungsweise Zwischenräumen zwischen Kontaktstellen ausgebildet werden.
  • Das elektronische Bauelement 120 umfasst insbesondere ein integriertes Halbleiterbauelement. Beispielsweise umfasst das elektronische Bauelement 120 ein fotoelektrisches Bauelement, insbesondere eine Licht emittierende Diode. Das Bauelement 120 kann insbesondere stark wärmeerzeugende Halbleiterschaltungen wie beispielsweise Verstärkerschaltungen umfassen. Auch passive Bauelemente oder Bauelemente mit mikroelektromechanische Systemen (MEMS Bauelemente) sind geeignet. Die während des Betriebs auftretende Wärme des elektronischen Bauelements 120 kann gut über den Schichtenstapel 100 abgeführt werden.
  • 16 zeigt ein Flussdiagramm eines Verfahrens zur Herstellung beziehungsweise Strukturierung eines eine keramische Schicht umfassenden Schichtaufbaus, beispielsweise einer Trägervorrichtung. In einem ersten Verfahrensschritt 201 wird die keramische Schicht 101 bereitgestellt, die die mindestens eine Durchkontaktierung 102 umfasst. Daraufhin wird in einem Schritt 202 die elektrisch leitfähige Schicht 103, insbesondere Silber, auf die keramische Schicht 101 aufgebracht. Daraufhin wird in einem Schritt 203 galvanisch die Nickelschicht 104 auf die elektrisch leitfähige Schicht 103 abgeschieden. Daraufhin wird in einem Schritt 204 die elektrisch leitfähige Schicht 103 außerhalb des Bereichs der Durchkontaktierung 102 entfernt, sodass die elektrisch leitfähige Schicht 103 im Bereich der mindestens einen Durchkontaktierung 102 bestehen bleibt.
  • Vor dem Schritt 203 kann der Fotolack auf die elektrisch leitfähige Schicht 103 aufgebracht werden und durch Belichten und Entwickeln als Aufbringmaske für die Nickelschicht 104 dienen. In Schritt 204 wird mit einem Ätzmittel, das beispielsweise Cyanid umfasst, die elektrisch leitfähige Schicht 103, die beispielsweise Silber umfasst, mit Hilfe der Nickelschicht 104, die als Ätzmaske eingesetzt wird, strukturiert.
  • Durch das beschriebene Verfahren kann auf eine Fotostrukturieren mit einer Polyimidschicht oder mehrer Polyimidschichten, die mit einem Sputterprozess mit Chrom und/oder Kupfer beschichtet wird, verzichtet werden. Insbesondere kann durch die Verwendung der Glasschichten auf eine Passivierung durch Polyimid verzichtet werden. Zudem kann auf organische Lösungsmittel als Entwickler für den Fotolack verzichtet werden.
  • Bezugszeichenliste
  • 100
    Schichtstapel
    101
    keramische Schicht
    102
    Durchkontaktierung
    103
    elektrisch leitfähige Schicht
    104
    weitere Schicht
    106
    erste Seite
    107
    zweite Seite
    108
    Fotolack
    109, 110
    Bereich
    111, 122
    Glasschicht
    112, 123
    Ausnehmung
    113, 116, 124
    elektrisch leitfähige Schicht
    114, 115
    Kupferschicht
    117, 118
    Kontaktstelle
    119
    Abstand
    120
    Bauelement
    121
    Trägervorrichtung
    125
    Fotomaske
    126
    Lötverbindung

Claims (22)

  1. Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden strukturierten Schichtstapels, umfassend: – Bereitstellen einer keramischen Schicht (101), die mindestens eine Durchkontaktierung (102) umfasst, die durch die keramische Schicht (101) geführt ist und die ein elektrisch leitfähiges Material umfasst, – Aufbringen einer elektrisch leitfähigen Schicht (103) oberhalb der keramischen Schicht (101), so dass die elektrisch leitfähige Schicht (103) elektrisch mit der mindestens einen Durchkontaktierung (102) gekoppelt ist, – Aufbringen eines Fotolacks (108) auf die elektrisch leitfähige Schicht (103), – Belichten mindestens eines Bereichs (109) des Fotolacks (108), in dem die elektrisch leitfähige Schicht (103) entfernt werden soll, wobei mindestens ein Bereich (110) des Fotolacks (108), der einem Bereich der mindestens einen Durchkontaktierung (102) entspricht, nicht belichtet wird, – Entwickeln des Fotolacks (108), – Entfernen des Fotolacks in dem mindestens einen nicht-belichteten Bereich (110), und dadurch – Freilegen der elektrisch leitfähige Schicht (103) in dem mindestens einen nicht-belichteten Breich (110), – galvanisches Abscheiden einer weiteren Schicht (104) oberhalb der elektrisch leitfähige Schicht (103) in dem mindestens einen freigelegten Bereich, wobei die weitere Schicht (104) Nickel umfasst und – bereichsweises Entfernen der elektrisch leitfähigen Schicht (103) außerhalb der weiteren Schicht (104).
  2. Verfahren nach Anspruch 1, wobei die elektrisch leitfähige Schicht (103) beim bereichsweisen Entfernen im Bereich der weiteren Schicht (104) bestehen gelassen wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei die weitere Schicht (104) als Ätzmaske bei einem selektiven Ätzen der elektrisch leitfähigen Schicht (103) eingesetzt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Aufbringen der elektrisch leitfähigen Schicht (103) ein Aufbringen eines Metalls umfasst, das mit einem Cyanid umfassenden Ätzmittel ätzbar ist, und bei dem zum bereichsweisen Entfernen der elektrisch leitfähigen Schicht (103) ein Ätzmittel verwendet wird, das Cyanid umfasst.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die elektrisch leitfähige Schicht (103) in dem mindestens einen belichteten Bereich (109) entfernt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, umfassend: – stromloses Aufbringen einer Kupferschicht (114) auf die elektrisch leitfähige Schicht (103) vor dem Aufbringen des Fotolacks (108) auf die elektrisch leitfähige Schicht (103).
  7. Verfahren nach Anspruch 6, wobei die Kupferschicht (114) in einem Bereich entfernt wird, der dem mindestens einen belichteten Bereich (109) entspricht.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei nach dem Abscheiden der mindesten einen weiteren Schicht (104) der mindestens eine belichtete Bereich (109) des Fotolacks entfernt wird und dadurch die elektrisch leitfähige Schicht (103) in dem belichteten Bereich (109) freigelegt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, umfassend: – Aufbringen mindestens einer ersten Schicht (111) auf die keramische Schicht (101) bevor die elektrisch leitfähige Schicht (103) aufgebracht wird, wobei die erste Schicht (111) beständig gegen Ätzmittel ist und wobei die erste Schicht (111) im Bereich der mindestens einen Durchkontaktierung (102) eine Ausnehmung (112) aufweist, – Aufbringen einer weiteren elektrisch leitfähigen Schicht (113) auf die keramische Schicht (101) im Bereich der Ausnehmung (112) der wiederum weiteren Schicht (111), so dass die weitere elektrisch leitfähige Schicht (113) elektrisch mit der mindestens einen Durchkontaktierung (102) gekoppelt ist.
  10. Verfahren nach Anspruch 9, bei dem die erste Schicht (111) durch Drucken aufgebracht wird.
  11. Verfahren nach Anspruch 9 oder 10, wobei beim Aufbringen der ersten Schicht (111) ein Material aufgebracht wird, das Glas umfasst.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei beim Aufbringen der elektrisch leitfähigen Schicht (103) Silber aufgebracht wird.
  13. Verfahren nach Anspruch 6, umfassend: – galvanisches Abscheiden mindestens einer weiteren Kupferschicht (115) in dem nicht-belichteten Bereich (110) vor dem Abscheiden der weiteren Schicht (104).
  14. Verfahren nach einem der Ansprüche 1 bis 13, umfassend: – Aufbringen einer wiederum weiteren leitfähigen Schicht (116) auf der weiteren Schicht (104), wobei die wiederum weitere leitfähige Schicht (116) zumindest die weitere Schicht (104) und die elektrisch leitfähige Schicht (103) bedeckt.
  15. Trägervorrichtung für mindestens ein elektronisches Bauelement, umfassend: – einen nach einem der Ansprüche 1 bis 14 hergestellten Schichtstapel (100), der zumindest eine keramische Schicht (101) und mindestens eine Kontaktstelle (117) zur elektrischen Kontaktierung der Trägervorrichtung und des mindestens einen elektronischen Bauelements umfasst.
  16. Trägervorrichtung nach Anspruch 15, umfassend: – eine weitere Schicht (111), die Glas umfasst, wobei die weitere Schicht (111) außerhalb der mindestens einen Kontaktstelle (117) auf der keramischen Schicht angeordnet ist.
  17. Trägervorrichtung nach Anspruch 15 oder 16, umfassend: – mindestens eine weitere Kontaktstelle (118), wobei die mindestens eine Kontaktstelle (117) und die mindestens eine weitere Kontaktstelle (118) einen Abstand (119) in Richtung parallel der Schichten des Schichtstapels (100) von weniger als 100 Mikrometer zueinander aufweisen.
  18. Trägervorrichtung nach Anspruch 17, wobei die mindestens eine Kontaktstelle (117) und die mindestens eine weitere Kontaktstelle (118) einen Abstand (119) in Richtung parallel der Schichten des Schichtstapels (100) von weniger als 80 Mikrometer zueinander aufweisen.
  19. Anordnung, umfassend: – eine Trägervorrichtung (121) nach einem der Ansprüche 15 bis 18, – ein elektronisches Bauelement (120), das elektrisch und mechanisch mit der mindestens einen Kontaktstelle (117) der Trägervorrichtung (121) gekoppelt ist.
  20. Anordnung nach Anspruch 19, wobei das elektronische Bauelement (120) ein Halbleiterbauelement umfasst.
  21. Anordnung nach Anspruch 19 oder 20, wobei das elektronische Bauelement (120) ein fotoelektrisches Bauelement umfasst.
  22. Anordnung nach einem der Ansprüche 19 bis 21, wobei das elektronische Bauelement (120) eine Licht emittierende Diode umfasst.
DE102009038674A 2009-08-24 2009-08-24 Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels Expired - Fee Related DE102009038674B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102009038674A DE102009038674B4 (de) 2009-08-24 2009-08-24 Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
PCT/EP2010/061708 WO2011023556A1 (en) 2009-08-24 2010-08-11 Carrier device, arrangement comprising such a carrier device, and method for patterning a layer stack comprising at least one ceramic layer
KR1020127007597A KR101753217B1 (ko) 2009-08-24 2010-08-11 캐리어 디바이스, 그러한 캐리어 디바이스를 포함하는 장치, 및 적어도 하나의 세라믹 층을 포함하는 층 적층물을 패터닝하기 위한 방법
US13/391,974 US9001523B2 (en) 2009-08-24 2010-08-11 Carrier device, arrangement comprising such a carrier device, and method for patterning a layer stack comprising at least one ceramic layer
JP2012525985A JP5689122B2 (ja) 2009-08-24 2010-08-11 キャリア装置、このようなキャリア装置を含む構成、および少なくとも1つのセラミック層を含む積層をパターン形成する方法
TW099127247A TWI535682B (zh) 2009-08-24 2010-08-16 承載裝置、包括該承載裝置之配置、及用於圖案化包括至少一個陶瓷層之層堆疊之方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009038674A DE102009038674B4 (de) 2009-08-24 2009-08-24 Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels

Publications (3)

Publication Number Publication Date
DE102009038674A1 DE102009038674A1 (de) 2011-03-03
DE102009038674A8 DE102009038674A8 (de) 2011-06-01
DE102009038674B4 true DE102009038674B4 (de) 2012-02-09

Family

ID=43332664

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009038674A Expired - Fee Related DE102009038674B4 (de) 2009-08-24 2009-08-24 Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels

Country Status (6)

Country Link
US (1) US9001523B2 (de)
JP (1) JP5689122B2 (de)
KR (1) KR101753217B1 (de)
DE (1) DE102009038674B4 (de)
TW (1) TWI535682B (de)
WO (1) WO2011023556A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10117329B2 (en) 2012-08-27 2018-10-30 Qualcomm Incorporated Carrier plate, device having the carrier plate and method for producing a carrier plate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69133409T2 (de) * 1990-03-19 2004-12-23 Fujitsu Ltd., Kawasaki Verfahren zur Herstellung von Mehrschichtstrukturen
DE102005036646B4 (de) * 2004-07-27 2008-04-10 Samsung Electronics Co., Ltd., Suwon Halbleiterchip und Herstellungsverfahren

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964666A (en) * 1975-03-31 1976-06-22 Western Electric Company, Inc. Bonding contact members to circuit boards
US4767672A (en) * 1984-09-17 1988-08-30 Kyocera Corporation Process for preparation of glazed ceramic substrate and glazing composition used therefor
JPS63181400A (ja) * 1987-01-22 1988-07-26 松下電器産業株式会社 セラミツク多層基板
JPH05243699A (ja) * 1992-02-28 1993-09-21 Showa Denko Kk モジュール用基板及びその製造方法
KR100244580B1 (ko) * 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
US6249053B1 (en) 1998-02-16 2001-06-19 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
KR100855529B1 (ko) * 1998-09-03 2008-09-01 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
US6534192B1 (en) * 1999-09-24 2003-03-18 Lucent Technologies Inc. Multi-purpose finish for printed wiring boards and method of manufacture of such boards
JP2001135922A (ja) * 1999-11-08 2001-05-18 Matsushita Electric Ind Co Ltd 実装基板とその製造方法
EP1259103B1 (de) * 2000-02-25 2007-05-30 Ibiden Co., Ltd. Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
US6726847B2 (en) * 2000-12-06 2004-04-27 Northwestern University Silver stain removal by chemical etching and sonication
JP2003023224A (ja) * 2001-07-05 2003-01-24 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
US6759318B1 (en) * 2003-04-15 2004-07-06 Kinsus Interconnect Technology Corp. Translation pad flip chip (TPFC) method for improving micro bump pitch IC substrate structure and manufacturing process
JP2005191091A (ja) * 2003-12-24 2005-07-14 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法
US7316063B2 (en) * 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
JP2005235982A (ja) * 2004-02-19 2005-09-02 Dainippon Printing Co Ltd 配線基板の製造方法と配線基板、および半導体パッケージ
US7122894B2 (en) * 2004-03-05 2006-10-17 Ngk Spark Plug Co., Ltd. Wiring substrate and process for manufacturing the same
KR100575591B1 (ko) * 2004-07-27 2006-05-03 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
US7358444B2 (en) * 2004-10-13 2008-04-15 Intel Corporation Folded substrate with interposer package for integrated circuit devices
EP1900018A2 (de) * 2005-06-29 2008-03-19 Koninklijke Philips Electronics N.V. Verfahren zur herstellung einer baugruppe und baugruppe
US7615476B2 (en) * 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
TWI311451B (en) * 2005-11-30 2009-06-21 Murata Manufacturing Co Ceramic substrate, electronic device, and manufacturing method of ceramic substrate
JP2007250564A (ja) 2006-03-13 2007-09-27 Mitsubishi Electric Corp セラミック回路モジュールおよびその製造方法
JP2008091874A (ja) 2006-09-08 2008-04-17 Alps Electric Co Ltd セラミック回路基板とその製造方法
JP4897961B2 (ja) * 2006-12-08 2012-03-14 日本特殊陶業株式会社 電子部品検査用配線基板およびその製造方法
JP5074792B2 (ja) * 2007-03-14 2012-11-14 日本特殊陶業株式会社 配線基板およびその製造方法
JP5286893B2 (ja) * 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
US8018738B2 (en) * 2008-06-02 2011-09-13 Oracle America, Inc., Voltage regulator attach for high current chip applications
US7897502B2 (en) * 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US8365402B2 (en) * 2008-09-30 2013-02-05 Ibiden Co., Ltd. Method for manufacturing printed wiring board
KR101184796B1 (ko) * 2010-12-29 2012-09-20 와이엠티 주식회사 기판 구조물 및 그 제조 방법
US8502391B2 (en) * 2011-12-08 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of making single layer substrate with asymmetrical fibers and reduced warpage

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69133409T2 (de) * 1990-03-19 2004-12-23 Fujitsu Ltd., Kawasaki Verfahren zur Herstellung von Mehrschichtstrukturen
DE102005036646B4 (de) * 2004-07-27 2008-04-10 Samsung Electronics Co., Ltd., Suwon Halbleiterchip und Herstellungsverfahren

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10117329B2 (en) 2012-08-27 2018-10-30 Qualcomm Incorporated Carrier plate, device having the carrier plate and method for producing a carrier plate

Also Published As

Publication number Publication date
KR20120080581A (ko) 2012-07-17
TW201111323A (en) 2011-04-01
TWI535682B (zh) 2016-06-01
US20120218728A1 (en) 2012-08-30
US9001523B2 (en) 2015-04-07
DE102009038674A8 (de) 2011-06-01
KR101753217B1 (ko) 2017-07-04
DE102009038674A1 (de) 2011-03-03
JP5689122B2 (ja) 2015-03-25
WO2011023556A1 (en) 2011-03-03
JP2013502734A (ja) 2013-01-24

Similar Documents

Publication Publication Date Title
EP1356518B1 (de) Substrat für ein elektrisches bauelement und verfahren zur herstellung
DE69918631T2 (de) Flipchip-Metallisierung für eine elektronische Baugruppe
DE10250636A1 (de) Übertragungsverkapselung auf Waferebene
EP1597757A2 (de) Verbindungstechnik für leistungshalbleiter mit einer der oberflächenkontur folgenden schicht aus elektrisch isolierendem material
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102005037321B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger
DE10261460A1 (de) Halbleitervorrichtung
DE102011083627A1 (de) Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat
DE112019005240T5 (de) Durchkontaktierungsverdrahtungssubstrat, Verfahren zu seiner Herstellung und Halbleitervorrichtungs-Montagekomponente
DE102013113917B4 (de) Verfahren zum Fertigen eines Schichtstapels, elektronisches Bauelement und Schichtstapel
DE102009038674B4 (de) Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
DE102012106280B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102009058764A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
DE102006037532A1 (de) Verfahren zur Erzeugung einer elektrischen Funktionsschicht auf einer Oberfläche eines Substrats
DE102006005419A1 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
EP1597756A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
DE102009023397A1 (de) Halbleiterbauelement
DE102004030800B4 (de) Verfahren zur Herstellung einer keramischen Leiterplatte
WO2019001810A1 (de) Elektronikmodul und verfahren zur herstellung eines elektronikmoduls
EP0931439B1 (de) Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen
DE102010000448A1 (de) Halbleiteranordnung mit einem leitfähigen Element
DE19705745C2 (de) Verfahren zum Bilden einer strukturierten Metallisierung auf einem Halbleiterwafer
DE10313047B3 (de) Verfahren zur Herstellung von Chipstapeln
DE102009023629A1 (de) Leiterplatte und Herstellungsverfahren
DE102014205839B3 (de) Verfahren zum Herstellen eines Bondpads und daraus hergestellte Vorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
8196 Reprint of faulty title page (publication) german patentblatt: part 1a6
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120510

R081 Change of applicant/patentee

Owner name: SNAPTRACK, INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee