[go: up one dir, main page]

DE102009024982A1 - Maskierungsverfahren - Google Patents

Maskierungsverfahren Download PDF

Info

Publication number
DE102009024982A1
DE102009024982A1 DE102009024982A DE102009024982A DE102009024982A1 DE 102009024982 A1 DE102009024982 A1 DE 102009024982A1 DE 102009024982 A DE102009024982 A DE 102009024982A DE 102009024982 A DE102009024982 A DE 102009024982A DE 102009024982 A1 DE102009024982 A1 DE 102009024982A1
Authority
DE
Germany
Prior art keywords
mask
semiconductor substrate
applying
materials
masking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009024982A
Other languages
English (en)
Other versions
DE102009024982B4 (de
Inventor
Holger Dr. Neuhaus
Andreas Dr. Krause
Bernd Dr. Bitnar
Frederick Bamberg
Reinhold Dr. Schlosser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meyer Burger Germany GmbH
Original Assignee
SolarWorld Innovations GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SolarWorld Innovations GmbH filed Critical SolarWorld Innovations GmbH
Priority to DE102009024982A priority Critical patent/DE102009024982B4/de
Priority to CN2010102051762A priority patent/CN101924032B/zh
Priority to US12/815,598 priority patent/US8551883B2/en
Priority to TW099119443A priority patent/TWI457979B/zh
Publication of DE102009024982A1 publication Critical patent/DE102009024982A1/de
Application granted granted Critical
Publication of DE102009024982B4 publication Critical patent/DE102009024982B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00Individual photovoltaic cells, e.g. solar cells
    • H10F10/10Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14Photovoltaic cells having only PN homojunction potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • H10F71/121The active layers comprising only Group IV materials
    • H10W20/023
    • H10W20/081
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Photovoltaic Devices (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Maskierung eines Halbleiter-Substrats (1), umfassend die folgenden Schritte: Bereitstellen eines flächigen Halbleiter-Substrats (1) mit einer ersten Seite (2) und einer dieser gegenüberliegenden zweiten Seite (3), Aufbringen einer Maske (4) auf mindestens eine der Seiten (2, 3), wobei zum Aufbringen der Maske (4) ein Extrusionsdruck-Verfahren vorgesehen ist.

Description

  • Die Erfindung betrifft ein Verfahren zur Maskierung eines Halbleitersubstrats. Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung einer Kontakt-Struktur für ein Halbleiter-Bauelement sowie ein Zwischenprodukt bei der Herstellung eines Halbleiter-Bauelements.
  • Zur Herstellung kleiner Strukturen werden in der Halbleitertechnik regelmäßig Maskierungsprozesse eingesetzt. Hierbei werden Masken verwendet, die ein Halbleiter-Substrat bedecken und nur an vorbestimmten Stellen Öffnungen aufweisen. Derartige Masken dienen dem Schutz des Halbleiter-Substrats bei der weiteren Verarbeitung. Jedoch ist die Herstellung von Masken mit Strukturgrößen im Bereich von weniger als 100 μm aufwändig und teuer. Außerdem können die Kanten der Maske verschmieren, solange das Maskenmaterial nicht vollständig getrocknet ist. Hierdurch wird die Herstellung sehr kleiner, präziser Strukturen weiter erschwert. Um das Problem des Verschmierens zu umgehen, werden teilweise fotolithografische Verfahren eingesetzt. Hierbei wird zunächst ein Fotolack ganzflächig auf das Halbleiter-Substrat aufgebracht und getrocknet. Anschließend wird die gewünschte Struktur durch die Belichtung einer Fotomaske und anschließende Entwicklung erstellt. Derartige Verfahren sind jedoch sehr zeitaufwändig und teuer.
  • Der Erfindung liegt daher die Aufgabe zugrunde, ein Maskierungsverfahren zur Herstellung kleiner Strukturen zu verbessern. Der Erfindung liegt weiterhin die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Kontakt-Struktur mit einer kleinen Strukturgröße zu schaffen.
  • Diese Aufgaben werden durch die Merkmale der Ansprüche 1, 12 und 14 gelöst. Der Kern der Erfindung besteht darin, zum Aufbringen der Maske ein Extrusionsdruck-Verfahren einzusetzen.
  • Vorzugsweise weist die Maske beim Aufbringen eine hohe Viskosität auf. Es ist insbesondere vorgesehen, die Strukturen, die geöffnet werden sollen, beim Druck mit einem Opfer-Material zu füllen. Hierdurch wird ein Auseinanderlaufen der Strukturen verhindert, obwohl die Maskenmaterialien beim Drucken viskos sind. Die Maske umfasst somit vorteilhafterweise mindestens zwei unterschiedliche Maskenmaterialien, welche eine höchstens vernachlässigbare Mischbarkeit aufweisen.
  • Die unterschiedlichen Maskenmaterialien werden in einem einzigen Verfahrensschritt auf das Halbleiter-Substrat aufgebracht. Es handelt sich beim Extrusionsdruck-Verfahren vorteilhafterweise um ein Ko-Extrusionsdruck-Verfahren.
  • Als Maskenmaterialien sind vorzugsweise einerseits organische Materialien vorgesehen, welche sich beim Erhitzen auf eine Prozess-Temperatur verfestigen, andererseits Opfer-Materialien, welche beim Erhitzen auf die Prozess-Temperatur verdampfen.
  • Als Opfer-Material kann auch eine Ätzpaste vorgesehen sein, welche das darunter liegende Halbleiter-Substrat beim Erhitzen auf die Prozess-Temperatur in vorbestimmten Bereichen ätzt. Entsprechend kann auch eine selektive Dotierung des Halbleiter-Substrats mittels der 2-Komponenten-Maske erreicht werden.
  • Das Verfahren dient insbesondere zur Herstellung einer Dotiermaske.
  • Außerdem ist mittels des erfindungsgemäßen Maskierungs-Verfahrens die Herstellung einer Kontakt-Struktur auf einfache Weise möglich. Weitere Vorteile der Erfindung ergeben sich aus den Unteransprüchen. Merkmale und Einzelheiten der Erfindung ergeben sich aus der Beschreibung mehrerer Ausführungsbeispiele anhand der Zeichnungen. Es zeigen:
  • 1 eine schematische Darstellung eines ersten Ausführungsbeispiels der Erfindung,
  • 2 eine schematische Darstellung eines zweiten Ausführungsbeispiels der Erfindung,
  • 3 einen Querschnitt durch ein mit einer erfindungsgemäßen Maske versehenes Halbleiter-Substrat und
  • 4 eine Darstellung des Halbleiter-Substrats gemäß 3 nach dem Öffnen der Passivierungsschicht.
  • Im Folgenden wird unter Bezugnahme auf die 1 ein erstes Ausführungsbeispiel der Erfindung beschrieben. Zunächst wird ein Halbleiter-Substrat 1 bereitgestellt. Das Halbleiter-Substrat 1 ist flächig ausgebildet. Es weist eine erste Seite 2 und eine dieser gegenüberliegende zweite Seite 3 auf. Sodann wird eine Maske 4 auf mindestens eine der Seiten 2, 3 aufgebracht, wobei zum Aufbringen der Maske 4 ein Extrusionsdruck-Verfahren vorgesehen ist.
  • Eine hierfür vorgesehene Druck-Vorrichtung 5 umfasst einen Druckkopf 6. Der Druckkopf 6 weist eine Vielzahl von Düsen 7 auf. Die Düsen 7 sind vorzugsweise parallel zueinander ausgerichtet. Die Düsen 7 sind in einer linearen Anordnung entlang einer Anordnungs-Richtung 15 im Druckkopf 6 angeordnet. Sie können unterschiedliche Durchmesser aufweisen. Die Düsen 7 weisen vorzugsweise eine sich verjüngende Form auf. Sie haben jeweils eine Düsen-Öffnung 8 mit einem Durchmesser D. Der Durchmesser D liegt im Bereich von 1 μm bis 1 cm. Er beträgt vorzugsweise weniger als 1 mm, insbesondere höchstens 100 μm, insbesondere höchstens 20 μm. Die Düsen-Öffnung 8 weist vorzugsweise einen viereckigen, insbesondere einen rechteckigen, vorzugsweise einen quadratischen Querschnitt auf. Dies erleichtert ein gleichmäßiges Aufbringen der Maskierung. Die Düsen 7 dienen der Extrusion von Maskenmaterialien. Die Maskenmaterialien haben beim Aufbringen auf das Halbleiter-Substrat 1 eine Viskosität von mindestens 1 Pa·s, insbesondere mindestens 10 Pa·s, vorzugsweise mindestens 30 Pa·s.
  • Die Maske 4 weist mindestens zwei aneinandergrenzende Bereiche 9, 10 mit unterschiedlichen Maskenmaterialien auf. Die unterschiedlichen Maskenmaterialien weisen eine höchstens vernachlässigbare Mischbarkeit auf. Bei den Maskenmaterialien handelt es sich einerseits um ein Maskierungs-Material 11, andererseits um ein Opfer-Material 12. Als Maskierungs-Material 11 ist ein organisches Material, insbesondere ein Harz, vorzugsweise ein Epoxydharz, beispielsweise Epichlorhydrin oder Bisphenol A oder Polymethylmethacrylat (PMMA) vorgesehen. Als Maskierungs-Material 11 kann auch ein Wachs, insbesondere ein Hotmelt-Wachs, vorgesehen sein. Das Maskierungs-Material 11 ist resistent gegenüber Ätzlösungen, welche zur weiteren Verarbeitung des Halbleiter-Substrats vorgesehen sind. Das Maskierungs-Material 11 ist insbesondere ätzresistent gegenüber Flusssäure und/oder fluoridhaltigen Pasten und/oder galvanischen Elektrolyten. Das Maskierungs-Material verfestigt sich beim Erhitzen auf eine Prozess-Temperatur TP. Die Prozess-Temperatur TP liegt im Bereich von 50°C bis 500°C. Das Opfer-Material 12 umfasst vorzugsweise eine Mischung aus Lösungsmitteln und/oder Lackrohstoffen und/oder Zellulose-Derivaten. Das Opfer-Material 12 verdampft beim Erhitzen auf die Prozess-Temperatur TP. Die Masken-Materialien werden gleichzeitig auf das Halbleiter-Substrat 1 aufgebracht. Hierbei verhindert das Opfer-Material 12 ein Auseinanderlaufen des Maskierungs-Materials 11. Zum Aufbringen der Masken-Materialien ist insbesondere ein Ko-Extrusionsdruck-Verfahren vorgesehen.
  • Das Maskierungs-Material 11 und das Opfer-Material 12 werden mittels Zuführungen 13 von Vorrats-Behältern 14 der Druck-Vorrichtung 5 den jeweiligen Düsen 7 zugeführt.
  • Vorzugsweise weisen die Düsen 7 für das Opfer-Material 12 einen kleineren Durchmesser D auf als die Düsen 7 für das Maskierungs-Material 11. Der Durchmesser D der Düsen 7 für das Opfer-Material 12 ist insbesondere höchstens halb so groß wie der Durchmesser D der Düsen 7 für das Maskierungs-Material 11.
  • Die Maske 4 wird in Bahnen auf das Halbleiter-Substrat 1 aufgebracht. Hierzu werden der Druckkopf 6 und das Halbleiter-Substrat 1 relativ zueinander verschoben. Die Verschiebung findet vorzugsweise senkrecht zur Anordnungs-Richtung 15 der Düsen 7 statt.
  • Vorzugsweise wird der Druckkopf 6 zum Aufbringen der Maske 4 über das Halbleiter-Substrat 1 geführt. Das Halbleiter-Substrat 1 kann somit stationär angeordnet werden. Dies ist insbesondere für eine hochpräzise Aufbringung der Maske 4 vorteilhaft. Prinzipiell ist es jedoch ebenso möglich, das Halbleiter-Substrat 1 vor einem stationären Druckkopf 6 vorbeizufüh ren. Hierfür kann beispielsweise ein in der Figur nicht dargestelltes Transportband vorgesehen sein. Eine derartige Anordnung ist insbesondere vorteilhaft, wenn eine Vielzahl von Halbleiter-Substraten 1 mit relativ einfachen, insbesondere geradlinigen Strukturen, versehen werden soll.
  • Nach dem Aufbringen der Maske 4 wird das Halbleiter-Substrat 1 mit der Maske 4 auf die Prozess-Temperatur TP erhitzt. Dies führt zur Verfestigung des Maskierungs-Materials 11 und/oder zum Verdampfen des Opfer-Materials 12.
  • Nach dem Verdampfen der Opferschicht kann die Maske 4 als Ätzmaske zum nasschemischen und/oder Plasma-Ätzen eingesetzt werden. Hierbei werden ausschließlich die zweiten Bereiche 10 auf dem Halbleiter-Substrat 1, auf die ursprünglich das Opfer-Material 12 aufgebracht war, geätzt, während die ersten Bereiche 9, welche von dem Maskierungs-Material 11 überdeckt sind, geschützt sind und somit nicht geätzt werden. Die Maske 4 kann insbesondere zum Ätzen von Löchern durch ein Halbleiter-Substrat eingesetzt werden. Somit lassen sich mit Hilfe der Maske 4 Löcher für sogenannte Emitter Wrap Through (EWT-)Solarzellen herstellen. Zur Herstellung einer Kontakt-Struktur für ein Halbleiter-Bauelement wird auf die zweiten Bereiche 10, auf die ursprünglich das Opfer-Material 12 aufgebracht war, eine elektrisch leitfähige Metallisierung aufgebracht. Zur Aufbringung der Metallisierung ist insbesondere ein galvanisches Verfahren vorgesehen. Die Maske 4 definiert hierbei Flanken der galvanisierten Metallisierung und verhindert eine Verbreiterung der aufwachsenden Metallisierung. Dementsprechend ist vorgesehen, dass die Maske 4 in Richtung senkrecht zur Oberfläche des Halbleiter-Substrats 1 eine Dicke aufweist, welche mindestens so groß ist wie die Dicke der aufzubringenden Kontakt- Struktur. Die Details der Aufbringung der Metallisierung ergeben sich aus der DE 10 2007 038 744 , auf die hiermit verwiesen wird.
  • In einer alternativen Ausführungsform dient die Maske 4 als Dotiermaske. In einem nachfolgenden Ionen-Implantationsschritt wird die mit der Maske 4 versehene Oberfläche des Halbleiter-Substrats 1 nach Verdampfen des Opfer-Materials 12 einem Ionenstrahl aus Dotierstoffen, insbesondere Bor und/oder Aluminium für eine p-Dotierung oder Phosphor für eine n-Dotierung ausgesetzt. Das Maskierungs-Material 11 absorbiert den auftreffenden Ionenstrahl, sodass die Dotierung nur in den zweiten Bereichen 10, auf welche ursprünglich das Opfer-Material 12 aufgebracht war, stattfindet. In einer bevorzugten Variante dieses Ausführungsbeispiels absorbiert das Maskierungs-Material 11 den Dotierstoffstrahl nur teilweise, so dass in den zweiten Bereichen 10 eine höhere Dotierung als in den vom Maskierungs-Material 11 abgedeckten ersten Bereichen 9 entsteht. Mit diesem Verfahren lassen sich selektive Emitter für Solarzellen herstellen.
  • In einem weiteren Ausführungsbeispiel dient die Maske 4 selbst zum selektiven Ätzen einer darunterliegenden Schicht, insbesondere einer Passivierungs-Schicht 16, auf dem Halbleiter-Substrat 1. Bei der zu ätzenden Schicht kann es sich insbesondere um eine Siliziumdioxid- oder Siliziumnitrid-Schicht handeln. Anstelle des Opfer-Materials 12 wird in den ersten Bereichen 9 auf dem Halbleiter-Substrat 1, an welchen die zu ätzende Schicht geöffnet werden soll, eine Ätzpaste zum Ätzen der Schicht aufgebracht. Während des anschließenden Heizschritts, bei welchem das Halbleiter-Substrat 1 mit der Maske 4 auf die Prozess-Temperatur TP erhitzt wird, ätzt die Ätzpaste selektiv die darunterliegende Schicht. In einem anschließenden Wässerungsschritt wird die Ätzpaste ausgewaschen. Der Wässerungsschritt wird erfindungsgemäß in einer schwach alkalischen Lö sung durchgeführt. Dieses Verfahren findet insbesondere bei der Herstellung lokaler Rückkontakte für Solarzellen Anwendung. Nach dem Öffnen der Passivierungs-Schicht 16 auf der Solarzellen-Rückseite wird auch das Maskierungs-Material 11 der Maske 4 entfernt. Anschließend wird ein Metallkontakt ganzflächig aufgedampft. Der Metallkontakt stellt einen selektiven Kontakt zum Halbleiter-Substrat 1 in den ersten Bereichen 9 her.
  • Nach dem Aufbringen der Maske 4 bildet das Halbleiter-Substrat 1 mit der Maske 4 ein Zwischenprodukt bei der Herstellung eines Halbleiter-Bauelements.
  • In einer alternativen Ausführungsform wird zum Aufbringen der Maske 4 ein Ko-Extrusionsdruck-Verfahren eingesetzt. Hierbei werden das Maskierungs-Material 11 und das Opfer-Material 12 durch eine gemeinsame Düse 7 im Druckkopf 6a extrudiert. Der Druckkopf 6a weist für die Zuführung der unterschiedlichen Masken-Materialien zur Düse 7 intern mindestens zwei, insbesondere mindestens drei, nebeneinander angeordnete Kanäle 17 auf. Die Kanäle 17 sind vorzugsweise voneinander getrennt. Mehrere, insbesondere alle Kanäle 17 münden in eine gemeinsame Düse 7. Selbstverständlich können auch bei dieser Ausführungsform mehrere Düsen 7 vorgesehen sein. Die Kanäle 17 sind vorzugsweise entsprechend den Düsen 7 im vorhergehenden Ausführungsbeispiel in Anordnungs-Richtung 15 nebeneinander angeordnet. Vorzugsweise weist die Düsen-Öffnung 8 einen viereckigen, insbesondere einen rechteckigen, vorzugsweise einen quadratischen Querschnitt auf. Dies erleichtert ein gleichmäßiges Aufbringen der Maskierung.
  • Der Kanal 17 für das Opfer-Material 12 ist in Anordnungs-Richtung 15 beidseitig von Kanälen 17 für das Maskierungs-Material 11 flankiert. Ab gesehen von der alternativen Ausführung des Druckkopfes 6a entspricht dieses Ausführungsbeispiel den vorhergehend beschriebenen, auf deren Beschreibung hiermit verwiesen wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - DE 102007038744 [0023]

Claims (15)

  1. Verfahren zur Maskierung eines Halbleiter-Substrats (1) umfassend die folgenden Schritte: a. Bereitstellen eines flächigen Halbleiter-Substrats (1) mit i. einer ersten Seite (2) und ii. einer dieser gegenüberliegenden zweiten Seite (3), b. Aufbringen einer Maske (4) auf mindestens eine der Seiten (2, 3), c. wobei zum Aufbringen der Maske (4) ein Extrusionsdruck-Verfahren vorgesehen ist.
  2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass die Maske (4) beim Aufbringen eine Viskosität von mindestens 1 Pa·s, insbesondere mindestens 10 Pa·s, vorzugsweise mindestens 30 Pa·s aufweist.
  3. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Maske (4) mindestens zwei aneinander angrenzende Bereiche mit unterschiedlichen Maskenmaterialien (11, 12) aufweist.
  4. Verfahren gemäß Anspruch 3, dadurch gekennzeichnet, dass die unterschiedlichen Maskenmaterialien (11, 12) eine höchstens vernachlässigbare Mischbarkeit aufweisen.
  5. Verfahren gemäß einem der Ansprüche 3 bis 4, dadurch gekennzeichnet, dass die unterschiedlichen Maskenmaterialen (11, 12) gleichzeitig, insbesondere mittels eines Ko-Extrusionsdruck-Verfahrens, auf das Halbleiter-Substrat (1) aufgebracht werden.
  6. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zum Aufbringen der Maske (4) eine Druck-Vorrichtung (5) mit einem Druckkopf (6; 6a) vorgesehen ist, wobei insbesondere mindestens zwei Maskenmaterialien (11, 12) durch verschiedene Kanäle (17) in eine gemeinsame Düse (7) im Druckkopf (6a) geführt werden.
  7. Verfahren gemäß einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass als erstes Maskenmaterial ein organisches Maskierungs-Material (12), insbesondere ein Harz oder ein Wachs, vorgesehen ist.
  8. Verfahren gemäß Anspruch 7, dadurch gekennzeichnet, dass das Halbleiter-Substrat (1) nach dem Aufbringen der Maske (4) erhitzt wird, wobei sich das Maskierungs-Material (11) beim Erhitzen auf eine Prozess-Temperatur (TP) verfestigt.
  9. Verfahren gemäß einem der Ansprüche 3 bis 8, dadurch gekennzeichnet, dass als zweites Maskenmaterial ein Opfer-Material (12) vorgesehen ist und das Halbleiter-Substrat (1) nach dem Aufbringen der Maske (4) erhitzt wird, wobei das Opfer-Material (12) beim Erhitzen auf eine Prozess-Temperatur (TP) verdampft.
  10. Verfahren gemäß einem der Ansprüche 3 bis 8, dadurch gekennzeichnet, dass als zweites Maskenmaterial (12) eine Ätzpaste zum Ätzen einer Schicht auf dem Halbleiter-Substrat vorgesehen ist.
  11. Verfahren gemäß einem der Ansprüche 3 bis 10, dadurch gekennzeichnet, dass nach dem Aufbringen der Maske (4) ein Dotier-Schritt, insbesondere ein Ionen-Implantationsschritt, vorgesehen ist, wobei das erste Maskenmaterial (11) einen Dotierstoffstrahl zumindest teilweise absorbiert.
  12. Verwendung des Verfahrens gemäß einem der vorhergehenden Ansprüche zur Herstellung einer Dotiermaske.
  13. Verfahren zur Herstellung einer Kontakt-Struktur für ein Halbleiter-Bauelement umfassend die folgenden Schritte: a. Maskieren mindestens einer Seite (2, 3) eines Halbleiter-Substrats (1) gemäß einem der vorhergehenden Ansprüche, b. zumindest bereichsweises Aufbringen einer elektrisch leitfähigen Metallisierung auf die mindestens eine maskierte Seite (2, 3).
  14. Zwischenprodukt bei der Herstellung eines Halbleiter-Bauelements umfassend a. ein flächig ausgebildetes Halbleiter-Substrat (1) mit i. einer ersten Seite (2) und ii. einer dieser gegenüberliegenden zweiten Seite (3), b. einer Maske (4) auf mindestens eine der Seiten (2, 3), c. wobei die Maske (4) mindestens zwei aneinander angrenzende Bereiche (9, 10) mit unterschiedlichen Maskenmaterialien (11, 12) aufweist.
  15. Zwischenprodukt gemäß Anspruch 14, dadurch gekennzeichnet, dass die unterschiedlichen Maskenmaterialien (11, 12) derart gewählt sind, dass mindestens eines durch Erhitzen auf eine Prozess-Temperatur (TP) verfestigbar ist, während mindestens ein weiteres hierbei verdampfbar ist.
DE102009024982A 2009-06-16 2009-06-16 Maskierungsverfahren, Verwendung des Verfahrens und Zwischenprodukt und Verfahren zur Herstellung einer Kontakt-Struktur für ein Halbleiter-Bauelement Expired - Fee Related DE102009024982B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102009024982A DE102009024982B4 (de) 2009-06-16 2009-06-16 Maskierungsverfahren, Verwendung des Verfahrens und Zwischenprodukt und Verfahren zur Herstellung einer Kontakt-Struktur für ein Halbleiter-Bauelement
CN2010102051762A CN101924032B (zh) 2009-06-16 2010-06-13 掩蔽方法
US12/815,598 US8551883B2 (en) 2009-06-16 2010-06-15 Masking method
TW099119443A TWI457979B (zh) 2009-06-16 2010-06-15 掩蔽半導體襯底的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009024982A DE102009024982B4 (de) 2009-06-16 2009-06-16 Maskierungsverfahren, Verwendung des Verfahrens und Zwischenprodukt und Verfahren zur Herstellung einer Kontakt-Struktur für ein Halbleiter-Bauelement

Publications (2)

Publication Number Publication Date
DE102009024982A1 true DE102009024982A1 (de) 2010-12-30
DE102009024982B4 DE102009024982B4 (de) 2013-01-10

Family

ID=43217579

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009024982A Expired - Fee Related DE102009024982B4 (de) 2009-06-16 2009-06-16 Maskierungsverfahren, Verwendung des Verfahrens und Zwischenprodukt und Verfahren zur Herstellung einer Kontakt-Struktur für ein Halbleiter-Bauelement

Country Status (4)

Country Link
US (1) US8551883B2 (de)
CN (1) CN101924032B (de)
DE (1) DE102009024982B4 (de)
TW (1) TWI457979B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2654090B1 (de) 2012-04-17 2020-07-08 LG Electronics, Inc. Solarzelle

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340129A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
DE102007038744A1 (de) 2007-08-16 2009-02-19 Deutsche Cell Gmbh Verfahren zur Herstellung eines Halbleiter-Bauelements, Halbleiter-Bauelement sowie Zwischenprodukt bei der Herstellung desselben

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475555B2 (en) * 1999-10-29 2002-11-05 International Business Machines Corporation Process for screening features on an electronic substrate with a low viscosity paste
US6528145B1 (en) * 2000-06-29 2003-03-04 International Business Machines Corporation Polymer and ceramic composite electronic substrates
WO2005112530A1 (en) * 2004-05-17 2005-11-24 Matsushita Electric Industrial Co., Ltd. Screen printing apparatus and screen printing method
US20090107546A1 (en) 2007-10-29 2009-04-30 Palo Alto Research Center Incorporated Co-extruded compositions for high aspect ratio structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340129A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
DE102007038744A1 (de) 2007-08-16 2009-02-19 Deutsche Cell Gmbh Verfahren zur Herstellung eines Halbleiter-Bauelements, Halbleiter-Bauelement sowie Zwischenprodukt bei der Herstellung desselben

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 11-340 129 A, i.d.F. der el. Übersetzung ins Englische
JP 11340129 A, i.d.F. der el. Übersetzung ins Englische *

Also Published As

Publication number Publication date
US8551883B2 (en) 2013-10-08
CN101924032B (zh) 2013-01-02
TW201108301A (en) 2011-03-01
DE102009024982B4 (de) 2013-01-10
CN101924032A (zh) 2010-12-22
US20100317192A1 (en) 2010-12-16
TWI457979B (zh) 2014-10-21

Similar Documents

Publication Publication Date Title
DE102008030725B4 (de) Verfahren zur Herstellung einer Kontakt-Struktur mittels einer Galvanikmaske
DE69728336T2 (de) Verfahren und Vorrichtung zum Herstellen eines Tintenstrahldruckkopfes
EP1676330B1 (de) Strukturierung von elektrischen funktionsschichten mittels einer transferfolie und strukturierung des klebers
EP2179633A1 (de) Verfahren zur herstellung feiner leitfähiger strukturen auf oberflächen
DE2922416A1 (de) Schattenwurfmaske zum strukturieren von oberflaechenbereichen und verfahren zu ihrer herstellung
EP2277203B1 (de) Verfahren zur selektiven dotierung von silizium
WO2009021713A1 (de) Verfahren zur herstellung eines halbleiter-bauelements, halbleiter-bauelement sowie zwischenprodukt bei der herstellung desselben
DE112018004186T5 (de) Fertigungsprozesse für effektiv transparente Kontakte
WO2015172946A1 (de) Bipolarplatte und schichtstruktur auf der bipolarplatte
EP2483198B1 (de) Dreidimensionale mikro-struktur, anordnung mit mindestens zwei dreidimensionalen mikro-strukturen, verfahren zum herstellen der mikro-struktur und verwendung der mikro-struktur
DE102009024982B4 (de) Maskierungsverfahren, Verwendung des Verfahrens und Zwischenprodukt und Verfahren zur Herstellung einer Kontakt-Struktur für ein Halbleiter-Bauelement
DE102006007431B4 (de) Durch Halbleitersilizium-Verfahrenstechnik gebildeter Probenträger sowie Verfahren zur Herstellung
WO2010142274A2 (de) Siebdruckform
EP1723681B1 (de) Verfahren zum ausbilden einer struktur
DE102009057881A1 (de) Verfahren zur Laserstrukturierung eines transparenten Mediums und Verwendung des Verfahrens bei der Herstellung eines Halbleiterbauelements
DE102007006640A1 (de) Verfahren zum Aufbringen einer Struktur auf ein Halbleiterbauelement
DE102018106707A1 (de) Verfahren zur Herstellung und Verwendung eines Substrats mit einer funktionalisierten Oberfläche
DE102008029107B4 (de) Verfahren zur Herstellung einer Metallstruktur auf einer Oberfläche eines Halbleitersubstrates
DE102009018849B4 (de) Masterstruktur zum Prägen und/oder Bedrucken eines Grundmaterials, Vorrichtung zum kontinuierlichen Prägen und/oder Bedrucken eines Grundmaterials und Verfahren zum Herstellen einer Masterstruktur zum Prägen und/oder Bedrucken eines Grundmaterials
DE3232174A1 (de) Verfahren zum herstellen einer freitragenden abstandsmaske
EP3534377B1 (de) Verfahren zur herstellung eines mikrostrukturbauteils
DE102018207396B4 (de) Gamma-nut-anordnungen für zwischenverbindungs- und anbringungsvorrichtungen
DE69225985T2 (de) Lithografisches Verfahren für Halbleitersubstrat, insbesondere für die lokalisierte Behandlung eines hervorstehenden Teiles
DE3525067A1 (de) Verfahren zum herstellen eines strukturierten absorbers fuer eine roentgenstrahl-lithographiemaske
DD250400A1 (de) Schablonenabbildungsverfahren zur verringerung des strukturrasters

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130411

R082 Change of representative
R081 Change of applicant/patentee

Owner name: MEYER BURGER (GERMANY) GMBH, DE

Free format text: FORMER OWNER: SOLARWORLD INNOVATIONS GMBH, 09599 FREIBERG, DE

Owner name: SOLARWORLD INDUSTRIES GMBH, DE

Free format text: FORMER OWNER: SOLARWORLD INNOVATIONS GMBH, 09599 FREIBERG, DE

R081 Change of applicant/patentee

Owner name: MEYER BURGER (GERMANY) GMBH, DE

Free format text: FORMER OWNER: SOLARWORLD INDUSTRIES GMBH, 53175 BONN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee