[go: up one dir, main page]

DE102008058001B4 - Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement Download PDF

Info

Publication number
DE102008058001B4
DE102008058001B4 DE102008058001.5A DE102008058001A DE102008058001B4 DE 102008058001 B4 DE102008058001 B4 DE 102008058001B4 DE 102008058001 A DE102008058001 A DE 102008058001A DE 102008058001 B4 DE102008058001 B4 DE 102008058001B4
Authority
DE
Germany
Prior art keywords
layer
metallization
opening
connection pad
compensation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008058001.5A
Other languages
English (en)
Other versions
DE102008058001A1 (de
Inventor
Franz Schrank
Dr. Kraft Jochen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102008058001.5A priority Critical patent/DE102008058001B4/de
Priority to US12/621,322 priority patent/US8623762B2/en
Publication of DE102008058001A1 publication Critical patent/DE102008058001A1/de
Application granted granted Critical
Publication of DE102008058001B4 publication Critical patent/DE102008058001B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W74/137
    • H10W20/023
    • H10W20/0234
    • H10W20/0253
    • H10W20/20
    • H10W20/2134
    • H10W20/216
    • H10W74/134

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelementes, bei dem
- ein Substrat (1) aus einem Halbleitermaterial mit einem vergrabenen Anschlusspad (7) aus elektrisch leitfähigem Material bereitgestellt wird,
- von einer Oberseite des Substrates (1) her das über dem Anschlusspad (7) vorhandene Halbleitermaterial entfernt und dadurch eine Öffnung (9) hergestellt wird,
- eine Dielektrikumschicht (10) aufgebracht wird,
- innerhalb der Öffnung das Anschlusspad (7) freigelegt wird,
- eine Metallisierung (11) aufgebracht wird, die das Anschlusspad (7) kontaktiert und von dem Substrat durch die Dielektrikumschicht (10) getrennt ist,
- eine Kompensationsschicht (13) aufgebracht wird, die innerhalb der Öffnung die Metallisierung (11) vollständig bedeckt, wobei für die Kompensationsschicht (13) ein Polymer gewählt wird, das geeignet ist, eine mechanische Spannung zwischen der Metallisierung und einer nachfolgend aufgebrachten Passivierungsschicht (15) zu reduzieren, und
- eine Passivierungsschicht (15) aufgebracht wird, die innerhalb der Öffnung von der Metallisierung (11) durch die Kompensationsschicht (13) getrennt ist.

Description

  • Die vorliegende Erfindung betrifft die Herstellung von Durchkontaktierungen durch Halbleitersubstrate. Elektrisch leitende Verbindungen zwischen der Oberseite und der Unterseite eines Halbleitersubstrates werden bei der vertikalen Integration von Halbleiterbauelementen verwendet.
  • Zur Verbindung mehrerer Halbleiterbauelemente können mehrere Halbleiterchips vertikal übereinander gestapelt und durch elektrische Anschlusskontakte auf den Oberseiten und Unterseiten miteinander verbunden werden. Hierzu müssen elektrisch leitende Verbindungen von der jeweiligen Oberseite eines Chips zu der Unterseite durch das Substrat hindurch hergestellt werden. Das geschieht üblicherweise dadurch, dass Löcher in das Substrat geätzt und anschließend mit einem elektrisch leitfähigen Material, üblicherweise einem Metall, gefüllt werden. Falls der so hergestellte elektrische Leiter nicht bis auf die Rückseite des Substrates reicht, wird das Substrat von der Rückseite her durch Abschleifen gedünnt, bis das leitfähige Material der Kontaktlochfüllung freigelegt und so die Durchkontaktierung hergestellt wird. Auf die Oberflächen des Substrates können Metallschichten aufgebracht und zu elektrischen Anschlüssen strukturiert werden. Beim Stapeln der Chips werden die einander zugeordneten Anschlusskontaktflächen übereinander angeordnet und zum Beispiel mittels eines Lotes elektrisch leitend dauerhaft miteinander verbunden. (J. Vardaman, „3-D Through-Silicon Vias Become a Reality", Semiconductor International, 6/1/2007)
  • In der US 7 399 683 B2 ist die Herstellung leitender Verbindungen zwischen zwei Hauptseiten eines Substrates beschrieben. Das Substrat wird anschließend zerteilt, so dass die leitende Verbindung an einer Kante oder Seitenwand des Substrates verläuft. Die leitende Verbindung wird durch ein Wiring aus Aluminium, einer Aluminiumlegierung oder Kupfer gebildet. Auf dem Metall werden Lotkugeln angebracht, nachdem eine als Lotmaske oder Schutzfilm bezeichnete Schicht auf dem Metall aufgebracht worden ist.
  • In der WO 2007/019199 A1 ist die Herstellung einer Durchkontaktierung in einem Wafer beschrieben, bei der in einer Aussparung des Wafers eine Isolationsschicht aufgebracht wird. Als ein für die Isolationsschicht geeignetes Material ist unter anderem SiO2 angegeben. Auf der Isolationsschicht werden eine leitende Schicht und eine zweite Isolationsschicht aufgebracht. Die zweite Isolationsschicht kann aus dem gleichen Material sein wie die erste Isolationsschicht.
  • Durchkontaktierungen mit Durchmessern von typisch etwa 50 µm bis 100 µm können durch Ätzen größerer Ausnehmungen mit schrägen Seitenwänden, zum Beispiel unter Verwendung von KOH, hergestellt werden. Eine in der Ausnehmung aufgebrachte Metallschicht wird von der gegenüberliegenden Oberseite des Wafers her freigelegt und dort mit einem Kontakt versehen. Bisher übliche Verfahren sind beschrieben in US 6 323 546 B2 US 6 352 923 B1 , US 2007/0052080 A1 und US 6 110 825 A
  • Die Metallschicht der Durchkontaktierung wird mit einer Passivierungsschicht bedeckt. Es wurde festgestellt, dass Risse in der Passivierungsschicht auftreten können oder sich die Passivierungsschicht gar von der Metallschicht ablöst.
  • In der US 7 402 515 B2 ist eine Durchkontaktierung beschrieben, bei der das Kontaktloch mit einem Metall gefüllt ist und eine Pufferschicht zur Kompensation von mechanischen Spannungen zwischen dem Halbleitermaterial und dem Metall vorhanden ist. Als Material der Pufferschicht sind Silikone, Acrylate, insbesondere PMMA (Polymethylmethacrylat), Polyimid, (BCB) Benzocyclobuten, Epoxidharz, Polyparaxylen, Fluorkohlenstoffe, insbesonder PTFE (Polytetrafluoroethylen), organische Siliziumverbindungen wie PDMS (Polydimethylsiloxan), Polyester und Polyolefine genannt.
  • Aufgabe der vorliegenden Erfindung ist es, anzugeben, wie bei einer Durchkontaktierung durch ein Halbleitersubstrat eine Beschädigung einer in dem Kontaktloch auf dem Metall aufgebrachten Passivierungsschicht verhindert werden kann.
  • Diese Aufgabe wird mit dem Verfahren zur Herstellung eines Halbleiterbauelementes mit den Merkmalen des Anspruches 1 beziehungsweise mit dem Halbleiterbauelement mit den Merkmalen des Anspruches 7 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Bei dem Herstellungsverfahren wird zunächst ein Substrat aus einem Halbleitermaterial mit einem vergrabenen Anschlusspad aus elektrisch leitfähigem Material bereitgestellt. Von einer Oberseite des Substrates her kommend wird das über dem Anschlusspad vorhandene Halbleitermaterial entfernt und dadurch eine Öffnung im Substrat hergestellt. Eine Dielektrikumschicht wird aufgebracht, damit das nachfolgend aufgebrachte Metall von dem Halbleitermaterial isoliert ist. Innerhalb der Öffnung wird eine Oberseite des Anschlusspads freigelegt. Eine Metallisierung wird aufgebracht, die das Anschlusspad kontaktiert und von dem Substrat durch die Dielektrikumschicht getrennt ist. Die Metallisierung ist als elektrischer Leiter der Durchkontaktierung vorgesehen. Eine Kompensationsschicht wird aufgebracht, die innerhalb der Öffnung die Metallisierung vollständig bedeckt. Für die Kompensationsschicht wird ein Material gewählt, das geeignet ist, eine mechanische Spannung zwischen der Metallisierung und einer nachfolgend aufgebrachten Passivierungsschicht zu reduzieren. Die Kompensationsschicht wird vorzugsweise so strukturiert, dass sie innerhalb der Öffnung und auf einem schmalen Bereich der Oberseite am Rand der Öffnung vorhanden ist. Eine Passivierungsschicht wird aufgebracht, so dass die Passivierungsschicht zumindest innerhalb der Öffnung von der Metallisierung durch die Kompensationsschicht getrennt ist.
  • Das Halbleiterbauelement weist dementsprechend ein Substrat aus Halbleitermaterial auf, das mit einer Öffnung versehen ist, die einen Boden und eine Seitenwand bildet. An dem Boden der Öffnung befindet sich ein elektrisch leitfähiges Anschlusspad. An dem Boden und an der Seitenwand der Öffnung ist eine Metallisierung vorhanden, die mit dem Anschlusspad elektrisch leitend verbunden und von dem Halbleitermaterial durch eine Dielektrikumschicht getrennt ist. Auf der Metallisierung ist eine Kompensationsschicht vorhanden, die innerhalb der Öffnung die Metallisierung vollständig bedeckt. Auf der Kompensationsschicht ist eine Passivierungsschicht vorhanden, die innerhalb der Öffnung von der Metallsierung durch die Kompensationsschicht getrennt ist.
  • Die Kompensationsschicht ist ein Polymer, insbesondere Polyimid. Die Passivierungsschicht kann ein Oxid und/oder ein Nitrid des Halbleitermaterials sein. Zur Vervollständigung der Durchkontaktierung bis zur Rückseite des Substrates kann auf der von der Öffnung abgewandten Seite des Anschlusspads eine rückseitige Durchkontaktierung angeordnet sein.
  • Es folgt eine genauere Beschreibung von Beispielen des Halbleiterbauelementes und des Herstellungsverfahrens anhand der beigefügten Figuren.
    • 1 zeigt einen Querschnitt durch ein erstes Zwischenprodukt eines Ausführungsbeispiels des Verfahrens.
    • 2 zeigt einen Querschnitt gemäß der 1 nach dem Ätzen einer Öffnung für die Durchkontaktierung.
    • 3 zeigt einen Querschnitt gemäß der 2 nach dem Aufbringen einer Dielektrikumschicht.
    • 4 zeigt einen Querschnitt gemäß der 3 nach dem teilweisen Rückätzen der Dielektrikumschicht.
    • 5 zeigt einen Querschnitt gemäß der 4 nach dem Aufbringen einer Metallisierung.
    • 6 zeigt einen Querschnitt gemäß der 5 nach einem teilweisen Rückätzen der Metallisierung.
    • 7 zeigt einen Querschnitt gemäß der 6 nach dem Aufbringen eines Top-Metalls.
    • 8 zeigt einen Querschnitt gemäß der 7 nach dem Aufbringen einer Kompensationsschicht.
    • 9 zeigt einen Querschnitt gemäß der 8 nach dem Aufbringen einer Passivierungsschicht.
    • 10 zeigt einen Querschnitt gemäß der 8 nach dem Herstellen einer Maske.
    • 11 zeigt einen Querschnitt gemäß der 10 nach dem Strukturieren der Kompensationsschicht und dem Entfernen der Maske.
    • 12 zeigt einen Querschnitt gemäß der 11 nach dem Aufbringen einer Passivierungsschicht.
  • In dem Querschnitt der 1 ist ein Zwischenprodukt eines Ausführungsbeispiels des Herstellungsverfahrens dargestellt. Das Substrat 1 aus Halbleitermaterial weist in diesem Beispiel eine Isolationsschicht 2 auf, die das Substrat 1 in eine oberseitige Halbleiterschicht 3 und einen üblicherweise als Bulk bezeichneten Anteil trennt. Im Fall eines Siliziumsubstrates wird die Halbleiterschicht 3 als Body-Siliziumschicht bezeichnet. Innerhalb der Isolationsschicht 2 ist ein Anschlusspad 7 aus einem elektrisch leitfähigen Material, vorzugsweise einem Metall, angeordnet. Das Anschlusspad 7 kann mit einer innerhalb der Isolationsschicht 2 angeordneten elektrischen Zuleitung 17 (in der 1 als weiteres Ausführungsbeispiel gestrichelt eingezeichnet) versehen sein. Die Zuleitung 17 kann als elektrische Verbindung des Anschlusspads mit in dem Substrat integrierten Bauelementen vorgesehen sein. Das Anschlusspad 7 ermöglicht eine besonders einfache Herstellung der Durchkontaktierung.
  • Die dargestellte Anordnung lässt sich zum Beispiel durch einen an sich bekannten Prozess des Wafer-Bonding herstellen. Bei diesem Prozess werden zwei Halbleitersubstrate oder Wafer verwendet. Die Oberseite des einen Substrates wird mit der Isolationsschicht 2 versehen, die dann auf einer Oberseite des anderen Substrates dauerhaft befestigt wird. Dadurch entsteht die in der 1 im Querschnitt dargestellte Schichtfolge, bei der die Isolationsschicht 2 oberseitig und unterseitig im Halbleitermaterial eingebettet ist. Bei diesem Herstellungsverfahren wird das Anschlusspad 7 auf einer der beiden zusammenzufügenden Oberseiten hergestellt und strukturiert, so dass nach dem Wafer-Bonding das Anschlusspad 7 in der in der 1 dargestellten Weise vergraben ist.
  • An der Oberseite des Substrates 1 kann über der Halbleiterschicht 3 eine Verdrahtung vorhanden sein, die in einer üblichen Weise eine oder mehrere Metallebenen 5 und ein Zwischenmetalldielektrikum 4 umfasst. Für die elektrische Verbindung zwischen Leiterbahnen verschiedener Metallebenen sind Durchkontaktierungen durch das Zwischenmetalldielektrikum vorgesehen. Das ist in der 1 in einem schematischen Beispiel dargestellt, das beliebig abgewandelt werden kann. Die Oberseite der Verdrahtung ist in dem dargestellten Ausführungsbeispiel mit einem Liner 6 bedeckt, der zum Beispiel aus Ti/TiN gebildet sein kann und gegebenenfalls auch als Ätzstoppschicht verwendet werden kann.
  • Auf der Oberseite des Bauelementes wird eine Maske 8 aufgebracht und strukturiert. Diese Maske ist zum Beispiel eine Fotolackmaske, die vorzugsweise relativ dick ausgebildet wird. Unter Verwendung der Maske 8 wird eine Öffnung 9 in den Liner 6 und das Zwischenmetalldielektrikum 4 geätzt.
  • Die 2 zeigt einen Querschnitt durch ein weiteres Zwischenprodukt nach dem Ätzen des Halbleitermateriales bis herab auf die Isolationsschicht 2. Dieser Ätzschritt kann durch RIE (reactive ion etching), vorzugsweise durch DRIE (deep reactive ion etching), ausgeführt werden. Die Isolationsschicht 2 fungiert hierbei als Ätzstoppschicht. Die Öffnung 9 ist damit entsprechend dem Querschnitt der 2 bis auf die Isolationsschicht 2 herab ausgebildet. Das Ätzen kann vorwiegend senkrecht zu der Oberseite des Substrates, also stark anisotrop, durchgeführt werden, um möglichst steile Seitenwände der geätzten Öffnung 9 auszubilden und die laterale Ausdehnung der Öffnung 9 somit auf den für die Durchkontaktierung notwendigen Durchmesser zu begrenzen.
  • Die 3 zeigt einen Querschnitt gemäß der 2 für ein weiteres Zwischenprodukt nach dem Aufbringen einer Dielektrikumschicht 10. Es ist keine Begrenzung zwischen der Isolationsschicht 2 und der Dielektrikumschicht 10 eingezeichnet, um anzudeuten, dass beide Schichten aus Oxid gebildet sein können. Die Dielektrikumschicht 10 wird zunächst ganzflächig aufgebracht und kann insbesondere Siliziumdioxid sein. Zum Aufbringen der Dielektrikumschicht 10 ist das Verfahren des CVD (chemical vapor deposition), insbesondere des SACVD (sub-atmospheric chemical vapor deposition) geeignet. Dieses Verfahren ist aus der Halbleitertechnik an sich bekannt.
  • Die 4 zeigt im Querschnitt ein weiteres Zwischenprodukt nach dem Entfernen der Dielektrikumschicht 10 bis auf restliche Anteile auf den Seitenwänden der Öffnung 9. An dem Boden der Öffnung 9 ist jetzt das Anschlusspad 7 freigelegt. Das teilweise Entfernen der Dielektrikumschicht 10 kann zum Beispiel mittels RIE erfolgen, wobei der Liner 6 als Ätzstoppschicht dient. Das ist insbesondere vorteilhaft, wenn als Zwischenmetalldielektrikum 4 ebenfalls ein Oxid des Halbleitermateriales verwendet wird. Das anisotrop ausgeführte Ätzen ermöglicht es, die Dielektrikumschicht 10 auf den horizontalen Oberflächen vollständig zu entfernen, während die Dielektrikumschicht 10 auf den Seitenwänden innerhalb der Öffnung 9 in einer für eine Isolation ausreichenden Dicke stehen bleibt. Der Anschlusspad 7 dient ebenfalls als Ätzstoppschicht.
  • Die 5 zeigt einen Querschnitt gemäß der 4 nach dem Aufbringen einer Metallisierung 11. Die Metallisierung 11 kann zum Beispiel durch isotrope MOCVD (metal-organic chemical vapor deposition) hergestellt werden und ist zum Beispiel Wolfram. Die zunächst ganzflächig vorhandene Metallisierung 11 kann dann ohne Verwendung einer Maske rückgeätzt werden. Der Prozess wird dabei so geführt, dass die Ätzrate auf der Oberseite höher ist als am Boden der Öffnung 9 und an den Seitenwänden.
  • Die 6 zeigt einen Querschnitt gemäß der 5 nach dem oberseitigen Entfernen der Metallisierung 11, von der jetzt nur noch ein Anteil auf dem Boden und an den Seitenwänden innerhalb der Öffnung 9 vorhanden ist. Da das Anschlusspad 7 von der Dielektrikumschicht 10 freigelegt worden war, befindet sich am Boden der Öffnung 9 jetzt ein elektrischer Kontakt zwischen der Metallisierung 11 und dem Anschlusspad. Die Metallisierung 11 kann dann an der Oberseite durch Aufbringen einer oberseitigen Anschlussmetallisierung, im Folgenden als Top-Metall bezeichnet, kontaktiert werden. Dafür ist jedes für Leiterbahnen üblicherweise verwendete Metall geeignet, insbesondere zum Beispiel Aluminium.
  • Die 7 zeigt einen Querschnitt gemäß der 6 nach dem Aufbringen einer Schicht eines Top-Metalls 12, das an der oberen Kante, die durch den Rand der Öffnung 9 gebildet wird, einen Wulst aufweist, der auch größer oder kleiner ausgebildet sein kann als in der 7 dargestellt. Auf diese Weise wird sichergestellt, dass eine elektrisch leitende Verbindung zwischen dem verbliebenen Anteil der Metallisierung 11 und dem Top-Metall 12 hergestellt wird. Die elektrische Verbindung zwischen der Metallisierung 11 und dem Top-Metall 12 wird folglich bereits in situ beim Aufbringen des Top-Metalls 12 ausgebildet. Das Top-Metall 12 kann entsprechend den vorgesehenen elektrischen Verbindungen strukturiert werden.
  • Die 8 zeigt einen Querschnitt gemäß der 7 nach dem ganzflächigen Aufbringen einer Kompensationsschicht 13, die die Öffnung 9 nicht auffüllt. Die Kompensationsschicht 13 wird aus einem Material gebildet, das geeignet ist, eine mechanische Spannung zwischen der Metallisierung 11 und einer nachfolgend aufzubringenden Passivierungsschicht zu reduzieren. Geeignete Materialien sind insbesondere Polymere, zum Beispiel Polyimid, die zum Beispiel durch den an sich bekannten Nanospray-Prozess aufgebracht werden können.
  • Die 9 zeigt einen Querschnitt gemäß der 8 nach dem Aufbringen einer Passivierungsschicht 15. Die Passivierungsschicht 15 kann einlagig oder mehrlagig sein und zum Beispiel mit einer Oxidschicht, insbesondere einer Siliziumoxidschicht, und einer darauf aufgebrachten Nitridschicht, insbesondere einer Siliziumnitridschicht, gebildet sein. Die Passivierungsschicht 15 kann zum Beispiel mittels eines Standard-PECVD-Prozesses (plasma-enhanced chemical vapor deposition) hergestellt werden. Eine Oxidschicht der Passivierungsschicht 15 kann auch mittels eines SACVD-Prozesses (sub-atmospheric chemical vapor deposition) aufgebracht werden. Schichten einer mehrlagigen Passivierungsschicht 15 können auch teils durch PECVD und teils durch SACVD aufgebracht werden.
  • Die 10 zeigt einen Querschnitt gemäß der 8 nach dem Aufbringen der Kompensationsschicht 13 und dem Herstellen einer Maske 14 auf der Kompensationsschicht 13. Die Maske 14 ist vorzugsweise ein Fotolack, der in der üblichen Weise durch Belichten, Entwickeln und selektives Entfernen mit einem Lösungsmittel strukturiert wird.
  • Die 11 zeigt einen Querschnitt gemäß der 10 nach dem Strukturieren der Kompensationsschicht 13 unter Verwendung der Maske 14 und nach dem Entfernen der Maske 14. Von der Kompensationsschicht 13 ist jetzt ein Restanteil übrig, der den Boden und die Seitenwand der Öffnung 9 bedeckt sowie einen schmalen Bereich der Oberseite längs des Randes der Öffnung 9. Bei dem dargestellten Ausführungsbeispiel, bei dem die Metallisierung 11 oberseitig entfernt wurde und ein Top-Metall 12 aufgebracht wurde, bedeckt der verbliebene Anteil der Kompensationsschicht die Metallisierung 11 vollständig.
  • Bei Verwendung eines fotoaktiven Materiales für die Kompensationsschicht 13, wie zum Beispiel Polyimid, kann die Kompensationsschicht 13 auch ohne Verwendung einer gesonderten Fotolackmaske strukturiert werden. Das geschieht zum Beispiel in der Weise, dass diejenigen Anteile der Kompensationsschicht 13, die entfernt werden sollen, belichtet und nach dem Entwickeln mittels eines Lösungsmittels entfernt werden.
  • Die 12 zeigt einen Querschnitt gemäß der 11 nach dem Aufbringen der Passivierungsschicht 15 auf die strukturierte Kompensationsschicht 13 und die freie Oberfläche des Top-Metalls 12. Damit erhält man eine im Vergleich zu dem Ausführungsbeispiel der 9 alternative Ausgestaltung. Auch die Passivierungsschicht 15 kann gegebenenfalls mit einer Lackmaske strukturiert werden.
  • Die Durchkontaktierung lässt sich auf einfache Weise vervollständigen, indem in einem in den 9 und 12 jeweils schraffierten Rückseitenbereich 16 eine Ausnehmung hergestellt wird, mit der die Rückseite des Anschlusspads 7 freigelegt wird. Dort kann eine weitere Metallisierung aufgebracht werden, die eine durchgehende elektrisch leitende Verbindung zwischen dem Top-Metall 12 und der Rückseite des Substrates 1 herstellt.
  • Bezugszeichenliste
  • 1
    Substrat
    2
    Isolationsschicht
    3
    Halbleiterschicht
    4
    Zwischenmetalldielektrikum
    5
    Metallebene
    6
    Liner
    7
    Anschlusspad
    8
    Maske
    9
    Öffnung
    10
    Dielektrikumschicht
    11
    Metallisierung
    12
    Top-Metall
    13
    Kompensationsschicht
    14
    weitere Maske
    15
    Passivierungsschicht
    16
    Rückseitenbereich
    17
    Zuleitung

Claims (11)

  1. Verfahren zur Herstellung eines Halbleiterbauelementes, bei dem - ein Substrat (1) aus einem Halbleitermaterial mit einem vergrabenen Anschlusspad (7) aus elektrisch leitfähigem Material bereitgestellt wird, - von einer Oberseite des Substrates (1) her das über dem Anschlusspad (7) vorhandene Halbleitermaterial entfernt und dadurch eine Öffnung (9) hergestellt wird, - eine Dielektrikumschicht (10) aufgebracht wird, - innerhalb der Öffnung das Anschlusspad (7) freigelegt wird, - eine Metallisierung (11) aufgebracht wird, die das Anschlusspad (7) kontaktiert und von dem Substrat durch die Dielektrikumschicht (10) getrennt ist, - eine Kompensationsschicht (13) aufgebracht wird, die innerhalb der Öffnung die Metallisierung (11) vollständig bedeckt, wobei für die Kompensationsschicht (13) ein Polymer gewählt wird, das geeignet ist, eine mechanische Spannung zwischen der Metallisierung und einer nachfolgend aufgebrachten Passivierungsschicht (15) zu reduzieren, und - eine Passivierungsschicht (15) aufgebracht wird, die innerhalb der Öffnung von der Metallisierung (11) durch die Kompensationsschicht (13) getrennt ist.
  2. Verfahren nach Anspruch 1, bei dem die Kompensationsschicht (13) Polyimid ist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem vor dem Aufbringen der Kompensationsschicht (13) die Metallisierung (11) außerhalb der Öffnung (9) entfernt wird, ein Top-Metall (12) aufgebracht wird, das obere Ränder der Metallisierung (11) kontaktiert, und die Kompensationsschicht (13) so hergestellt wird, dass sie die Metallisierung (11) vollständig bedeckt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem das Halbleitermaterial in einem der Öffnung (9) gegenüberliegenden Rückseitenbereich (16) des Substrates (1) entfernt wird und eine bis zu dem Anschlusspad (7) reichende rückseitige Durchkontaktierung hergestellt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Passivierungsschicht (15) aus mindestens zwei Schichten unterschiedlicher Materialien hergestellt wird.
  6. Verfahren nach Anspruch 5, bei dem die Passivierungsschicht (15) hergestellt wird, indem zunächst eine Oxidschicht aufgebracht wird und auf die Oxidschicht eine Nitridschicht aufgebracht wird.
  7. Halbleiterbauelement mit Durchkontaktierung, bei dem - ein Substrat (1) aus Halbleitermaterial mit einer Öffnung (9) versehen ist, die einen Boden und eine Seitenwand bildet, - an dem Boden der Öffnung ein elektrisch leitfähiges Anschlusspad (7) vorhanden ist, - an dem Boden und der Seitenwand der Öffnung eine Metallisierung (11) vorhanden ist, die mit dem Anschlusspad (7) elektrisch leitend verbunden und von dem Halbleitermaterial durch eine Dielektrikumschicht (10) getrennt ist, - auf der Metallisierung (11) eine Kompensationsschicht (13) vorhanden ist, die innerhalb der Öffnung die Metallisierung vollständig bedeckt, wobei die Kompensationsschicht (13) ein Polymer ist, das geeignet ist, eine mechanische Spannung zwischen der Metallisierung (11) und einer nachfolgend aufgebrachten Passivierungsschicht zu reduzieren, und - auf der Kompensationsschicht (13) eine Passivierungsschicht (15) (15) vorhanden ist, die innerhalb der Öffnung von der Metallisierung (11) durch die Kompensationsschicht (13) getrennt ist.
  8. Halbleiterbauelement nach Anspruch 7, bei dem die Kompensationsschicht (13) Polyimid ist.
  9. Halbleiterbauelement nach einem der Ansprüche 7 bis 8, bei dem - die Metallisierung (11) nur innerhalb der Öffnung (9) vorhanden ist, - außerhalb der Öffnung ein Top-Metall (12) vorhanden ist, das obere Ränder der Metallisierung (11) kontaktiert, und - die Kompensationsschicht (13) die Metallisierung (11) vollständig bedeckt.
  10. Halbleiterbauelement nach einem der Ansprüche 7 bis 9, bei dem die Passivierungsschicht (15) eine Oxidschicht und eine Nitridschicht umfasst.
  11. Halbleiterbauelement nach einem der Ansprüche 7 bis 10, bei dem auf der von der Öffnung (9) abgewandten Seite des Anschlusspads (7) eine mit dem Anschlusspad (7) verbundene rückseitige Durchkontaktierung vorhanden ist.
DE102008058001.5A 2008-11-19 2008-11-19 Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement Expired - Fee Related DE102008058001B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008058001.5A DE102008058001B4 (de) 2008-11-19 2008-11-19 Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
US12/621,322 US8623762B2 (en) 2008-11-19 2009-11-18 Semiconductor device and a method for making the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008058001.5A DE102008058001B4 (de) 2008-11-19 2008-11-19 Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102008058001A1 DE102008058001A1 (de) 2010-05-27
DE102008058001B4 true DE102008058001B4 (de) 2024-08-29

Family

ID=42114455

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008058001.5A Expired - Fee Related DE102008058001B4 (de) 2008-11-19 2008-11-19 Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement

Country Status (2)

Country Link
US (1) US8623762B2 (de)
DE (1) DE102008058001B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010045055B4 (de) 2010-09-10 2019-03-28 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
DE102011010362B4 (de) 2011-02-04 2014-07-10 Austriamicrosystems Ag Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
DE102011104305A1 (de) * 2011-06-16 2012-12-20 Austriamicrosystems Ag Herstellungsverfahren für ein Halbleiterbauelement mit einer Leiterschicht im Halbleiterkörper und Halbleiterbauelement
FR2986903A1 (fr) 2012-02-15 2013-08-16 St Microelectronics Crolles 2 Procede de fabrication d'un circuit integre comprenant des vias traversant le substrat
EP2693467B1 (de) * 2012-08-01 2015-11-18 ams AG Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Verbindung durch ein Substrat
EP2775275B1 (de) 2013-03-08 2015-12-16 Ams Ag UV-Sensor-Halbleitervorrichtung und Verfahren zum Messen ultravioletter Strahlung
JP6390404B2 (ja) * 2014-12-15 2018-09-19 富士通株式会社 電子装置及び電子装置の製造方法
EP3460835B1 (de) * 2017-09-20 2020-04-01 ams AG Verfahren zur herstellung eines halbleiterbauelements sowie halbleiterbauelement
EP3790046B1 (de) * 2019-09-03 2025-07-02 ams AG Substratdurchkontaktierung und verfahren zur herstellung einer substratdurchkontaktierung
US11430692B2 (en) * 2020-07-29 2022-08-30 Taiwan Semiconductor Manufacturing Company Limited Thermally stable copper-alloy adhesion layer for metal interconnect structures and methods for forming the same
DE102024200633A1 (de) 2024-01-24 2025-07-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Vertikale Verdrahtung eines Halbleiterbauelements

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0926723A1 (de) * 1997-11-26 1999-06-30 STMicroelectronics S.r.l. Herstellungsverfahren für einen Vorder-Hinterseiten-Durchkontakt in micro-integrierten Schaltungen
US6323546B2 (en) 1999-01-14 2001-11-27 United Microelectronics Corp. Direct contact through hole type wafer structure
US6352923B1 (en) 1999-03-01 2002-03-05 United Microelectronics Corp. Method of fabricating direct contact through hole type
WO2007019199A1 (en) 2005-08-05 2007-02-15 Micron Technology, Inc. Methods of forming through-wafer interconnects and structures resulting therefrom
US20070052080A1 (en) 2005-09-02 2007-03-08 Chih-Hsien Chen Three-dimensional interconnect interposer adapted for use in system in package and method of making the same
US7399683B2 (en) 2002-06-18 2008-07-15 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
US7402515B2 (en) 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128279A (en) * 1990-03-05 1992-07-07 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
JP2003197878A (ja) * 2001-10-15 2003-07-11 Hitachi Ltd メモリ半導体装置およびその製造方法
US6790775B2 (en) * 2002-10-31 2004-09-14 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
JP2005116623A (ja) * 2003-10-03 2005-04-28 Nec Electronics Corp 半導体装置およびその製造方法
US7589009B1 (en) * 2006-10-02 2009-09-15 Newport Fab, Llc Method for fabricating a top conductive layer in a semiconductor die and related structure
JP4937842B2 (ja) * 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8432032B2 (en) * 2010-01-13 2013-04-30 Chia-Sheng Lin Chip package and fabrication method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0926723A1 (de) * 1997-11-26 1999-06-30 STMicroelectronics S.r.l. Herstellungsverfahren für einen Vorder-Hinterseiten-Durchkontakt in micro-integrierten Schaltungen
US6110825A (en) 1997-11-26 2000-08-29 Stmicroelectronics, S.R.L. Process for forming front-back through contacts in micro-integrated electronic devices
US6323546B2 (en) 1999-01-14 2001-11-27 United Microelectronics Corp. Direct contact through hole type wafer structure
US6352923B1 (en) 1999-03-01 2002-03-05 United Microelectronics Corp. Method of fabricating direct contact through hole type
US7399683B2 (en) 2002-06-18 2008-07-15 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
US7402515B2 (en) 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
WO2007019199A1 (en) 2005-08-05 2007-02-15 Micron Technology, Inc. Methods of forming through-wafer interconnects and structures resulting therefrom
US20070052080A1 (en) 2005-09-02 2007-03-08 Chih-Hsien Chen Three-dimensional interconnect interposer adapted for use in system in package and method of making the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J. Vardaman, „3-D Through-Silicon Vias Become a Reality", Semiconductor International, 6/1/2007

Also Published As

Publication number Publication date
DE102008058001A1 (de) 2010-05-27
US20100123254A1 (en) 2010-05-20
US8623762B2 (en) 2014-01-07

Similar Documents

Publication Publication Date Title
DE102008058001B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102008033395B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE102017127227B4 (de) Verbindungsstruktur und Verfahren
DE102010030760B4 (de) Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen
DE10205026C1 (de) Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration
DE102016100017B4 (de) Halbleiter-Bauelementstruktur und Verfahren für ihre Herstellung
DE10253938A1 (de) Bonding-Pad-Struktur einer Halbleitervorrichtung und Herstellungsverfahren dafür
DE112006001588T5 (de) Verfahren zum Bilden von Durchkontaktierungen durch Silizium mit Krägen zum Abpuffern von Belastungen und danach hergestellte Bauelemente
DE102020124728B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Bildung
DE102010045055B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE102012217198A1 (de) Elektronische Vorrichtung und Verfahren zum Herstellen derselben
DE102005025452B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Durchgangselektrode
DE102016101089B4 (de) Mehrfachaufprallprozess zum Bonden
DE102017126338A1 (de) Bauteilverbund, Bauteil und Verfahren zur Herstellung von Bauteilen
DE112005001578T5 (de) Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur
DE102022100017A1 (de) Bump-integration mit umverteilungsschicht
DE112020006801B4 (de) Metall-isolator-metall (mim) kondensator
DE102019130124A1 (de) Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE102018206436B4 (de) Mit Kobalt und Barrierenlinern beschichtete Verdrahtungsgräben über Kobalt-gefüllten Via-Strukturen sowie entsprechendes Herstellungsverfahren
DE102004021261B4 (de) Halbleiterbauelement mit einem Hybrid-Metallisierungsschichtstapel für eine verbesserte mechanische Festigkeit während und nach dem Einbringen in ein Gehäuse
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee