DE102008040634B4

DE102008040634B4 - Circuit for receiving sensor data

Info

Publication number: DE102008040634B4
Application number: DE102008040634.1A
Authority: DE
Inventors: Peter Oechtering; Steffen Walker
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2008-07-23
Filing date: 2008-07-23
Publication date: 2020-08-20
Anticipated expiration: 2028-07-24
Also published as: DE102008040634A1

Abstract

Schaltkreis (10) für eine elektrische Schnittstelle (12), wobei der Schaltkreis (10) einen Komparator (KA) aufweist, der dazu vorgesehen ist, in einem Zeitteilungsverfahren Spannungsvergleiche einer an der elektrischen Schnittstelle (12) anliegenden Spannung (V_bus) mit mindestens zwei unterschiedlichen Bezugsspannungen (VB+VA, Vth) durchzuführen, wobei der Schaltkreis (10) einen Zeitmultiplexer (Mux) aufweist, wobei die mindestens zwei unterschiedlichen Betriebsspannungen (VB+VA, Vth) mittels des Zeitmultiplexers (Mux) am Komparator (KA) angelegt werden können, wobei ein erster Eingang (40) des Komparators (KA) mit einer Schnittstellenleitung (14) und ein zweiter Eingang (42) des Komparators (KA) mit dem Zeitmultiplexer (Mux) verbunden ist, wobei die Schnittstellenleitung (14) mit der Schnittstelle (12) verbunden ist.

Circuit (10) for an electrical interface (12), the circuit (10) having a comparator (KA) which is provided in a time-division process for voltage comparisons of a voltage (V _bus ) present at the electrical interface (12) with at least perform two different reference voltages (VB + VA, Vth), the circuit (10) having a time multiplexer (Mux), the at least two different operating voltages (VB + VA, Vth) being applied to the comparator (KA) by means of the time multiplexer (Mux) can be, wherein a first input (40) of the comparator (KA) is connected to an interface line (14) and a second input (42) of the comparator (KA) is connected to the time division multiplexer (Mux), the interface line (14) being connected to the Interface (12) is connected.

Description

Die Erfindung betrifft einen Schaltkreis für eine elektrische Schnittstelle. Der Schaltkreis wird im Folgenden mit Schnittstellenschaltkreis bezeichnet. Außerdem betrifft die Erfindung ein Empfangsverfahren zum Empfangen eines von einem Sender auf einer elektrischen Schnittstelle aufgeprägten Datensignals.The invention relates to a circuit for an electrical interface. The circuit is referred to below as the interface circuit. The invention also relates to a receiving method for receiving a data signal impressed by a transmitter on an electrical interface.

Aus der Druckschrift US 6,734,702 B1 ist ein elektrischer Schaltkreis bekannt, bei dem ein Signal abwechselnd an zwei Eingänge eines Komparators angelegt wird und mit einer am jeweils anderen Eingang des Komparators angelegten Vergleichsspannung verglichen wird. Dies dient der Vermeidung von Fehlern, die durch einen Offset des Komparators verursacht werden können.From the pamphlet US 6,734,702 B1 an electrical circuit is known in which a signal is alternately applied to two inputs of a comparator and compared with a comparison voltage applied to the respective other input of the comparator. This is used to avoid errors that can be caused by an offset in the comparator.

In der Druckschrift DE 691 23 204 T2 ist ein Numerischer Datendekoder offenbart, bei dem das kodierte Signal drei Werte annehmen kann.In the pamphlet DE 691 23 204 T2 a numerical data decoder is disclosed in which the coded signal can assume three values.

Typischerweise umfasst der Schnittstellenschaltkreis eine elektrische Schnittstelle mit einem Stromkreis, der dazu vorgesehen ist, eine Übertragung von Daten durch Einprägen, Erfassen und Auswerten einer Stromstärke auf dem Stromkreis zu ermöglichen und außerdem dazu vorgesehen ist, bestimmte Signalisierungssignale wie ein Synchronisationssignal durch Anlegen, Erfassen und Auswerten einer Spannung auf dem Stromkreis zu ermöglichen. Der Schaltkreis umfasst einen Komparator, der dazu vorgesehen ist, in einem Zeitteilungsverfahren Spannungsvergleiche einer an der elektrischen Schnittstelle anliegenden Spannung mit mindestens zwei unterschiedlichen Bezugsspannungen durchzuführen, wobei der Schaltkreis einen Zeitmultiplexer aufweist, wobei die mindestens zwei unterschiedlichen Betriebsspannungen mittels des Zeitmultiplexers am Komparator angelegt werden können. Ein erster Eingang des Komparators ist mit einer Schnittstellenleitung und ein zweiter Eingang des Komparators mit dem Multiplexer verbunden. Die Schnittstellenleitung ist mit der Schnittstelle verbunden. Typically, the interface circuit comprises an electrical interface with a circuit which is intended to enable data to be transmitted by impressing, detecting and evaluating a current intensity on the circuit and is also intended to transmit certain signaling signals such as a synchronization signal by applying, detecting and evaluating to allow a voltage on the circuit. The circuit comprises a comparator which is provided to carry out voltage comparisons of a voltage present at the electrical interface with at least two different reference voltages in a time division process, the circuit having a time multiplexer, wherein the at least two different operating voltages can be applied to the comparator by means of the time multiplexer . A first input of the comparator is connected to an interface line and a second input of the comparator is connected to the multiplexer. The interface line is connected to the interface.

Das Empfangsverfahren umfasst folgende Schritte: Erzeugen einer Signalisierspannung während einer Schaltphase; Bewirken eines Schaltens durch Vergleichen der während der Schaltphase erzeugten Signalisierspannung mit einer (sogenannten) weiteren Bezugsspannung; Erzeugen einer Signalisierspannung während einer Datendemodulationsphase, wobei die Signalisierspannung einer Größe des aufgeprägten Datensignals entspricht; Erzeugen eines demodulierten Datensignals mittels Vergleichen der während der Datendemodulationsphase erzeugten Signalisierspannung mit einer ersten Bezugsspannung. Die erste Bezugsspannung und die weitere Bezugsspannung werden mittels eines Zeitmultiplexers am Komparator angelegt, wobei ein erster Eingang des Komparators mit einer Schnittstellenleitung und ein zweiter Eingang des Komparators mit dem Multiplexer verbunden ist. Die Schnittstellenleitung ist mit der Schnittstelle verbunden, wobei mittels des Zeitmultiplexers je nach Art des Zeitabschnitts die zur Art des Zeitabschnitts zugehörige Bezugsspannung angelegt wird.The receiving method comprises the following steps: generating a signaling voltage during a switching phase; Effecting a switching by comparing the signaling voltage generated during the switching phase with a (so-called) further reference voltage; Generating a signaling voltage during a data demodulation phase, the signaling voltage corresponding to a size of the impressed data signal; Generating a demodulated data signal by comparing the signaling voltage generated during the data demodulation phase with a first reference voltage. The first reference voltage and the further reference voltage are applied to the comparator by means of a time multiplexer, a first input of the comparator being connected to an interface line and a second input of the comparator being connected to the multiplexer. The interface line is connected to the interface, the reference voltage associated with the type of time segment being applied by means of the time multiplexer, depending on the type of time segment.

Zur Realisierung einer Stromschnittstelle, bei der ein als Synchronisationspuls verwendeter Spannungspuls vorgesehen ist, muss die Spannung auf dem Bus mit unterschiedlichen Bezugsspannungen verglichen werden. Die Herstellung des konventionellen Schnittstellenschaltkreises für einen PSI-Bus ist aufwändig.To implement a current interface in which a voltage pulse used as a synchronization pulse is provided, the voltage on the bus must be compared with different reference voltages. The production of the conventional interface circuit for a PSI bus is complex.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung für die elektrische Schnittstelle bereitzustellen, die eine weniger aufwendige Herstellung ermöglicht. Darüber hinaus ist es eine Aufgabe der Erfindung, ein Verfahren bereitzustellen, das einen geringeren Herstellungsaufwand der für die zur Durchführung des Verfahrens notwendigen Vorrichtungen erfordert.The invention is based on the object of providing a circuit for the electrical interface which enables a less complex production. In addition, it is an object of the invention to provide a method which requires less effort to manufacture the devices required to carry out the method.

Diese Aufgabe wird mit den Merkmalen der unabhängigen Ansprüche gelöst. Vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.This object is achieved with the features of the independent claims. Advantageous embodiments of the invention are given in the dependent claims.

Die Erfindung baut auf einer gattungsgemäßen Vorrichtung dadurch auf, dass der Schnittstellenschaltkreis einen Komparator aufweist, der dazu vorgesehen ist, in einem Zeitteilungsverfahren Spannungsvergleiche mit mindestens zwei unterschiedlichen Bezugsspannungen durchzuführen. Da der konventionelle Schnittstellenschaltkreis drei Komparatoren umfasst, die bis 40 V spannungsfest sein müssen und/oder enge Toleranzen eingehalten werden müssen, der erfindungsgemäße Schnittstellenschaltkreis jedoch mindestens einen Komparator weniger benötigt, ist der Herstellungsaufwand für einen erfindungsgemäßen Schnittstellenkreis deutlich geringer.The invention is based on a generic device in that the interface circuit has a comparator which is provided to carry out voltage comparisons with at least two different reference voltages in a time division process. Since the conventional interface circuit comprises three comparators that must be voltage-proof up to 40 V and / or tight tolerances must be observed, but the interface circuit according to the invention requires at least one less comparator, the manufacturing effort for an interface circuit according to the invention is significantly lower.

In einer bevorzugten Ausführungsform ist derselbe Komparator dazu vorgesehen, in dem Zeitteilungsverfahren Spannungsvergleiche mit mindestens drei unterschiedlichen Bezugsspannungen durchzuführen.In a preferred embodiment, the same comparator is provided to carry out voltage comparisons with at least three different reference voltages in the time division method.

Eine weitere bevorzugte Ausführungsform sieht vor, dass der Vergleich mit einer der mindestens zwei Bezugsspannungen dazu dient, ein Datensignal zu demodulieren.Another preferred embodiment provides that the comparison with one of the at least two reference voltages serves to demodulate a data signal.

In einer ebenso bevorzugten Ausführungsform des Schnittstellenschaltkreises dient der Vergleich mit einer weiteren der mindestens zwei Bezugsspannungen dazu, ein Schalten einer Stromquelle für einen Sychronisationspuls zu veranlassen.In an equally preferred embodiment of the interface circuit, the comparison with another of the at least two is used Reference voltages to cause switching of a current source for a synchronization pulse.

In einer bevorzugten Weiterbildung des Schnittstellenschaltkreises dient der Vergleich mit einer anderen der mindestens zwei Bezugsspannungen dazu, ein Schalten einer Entladestromsenke zu veranlassen.In a preferred development of the interface circuit, the comparison with another of the at least two reference voltages is used to cause a discharge current sink to switch.

In einer ebenfalls bevorzugten Weiterbildung des Schnittstellenschaltkreises umfasst der Schnittstellenschaltkreis einen Empfänger für die elektrische Schnittstelle.In a likewise preferred development of the interface circuit, the interface circuit comprises a receiver for the electrical interface.

Des Weiteren kann der Schnittstellenschaltkreis so ausgestaltet sein, dass er einen Sender für die elektrische Schnittstelle umfasst.Furthermore, the interface circuit can be designed such that it comprises a transmitter for the electrical interface.

Die Erfindung baut auf einem gattungsgemäßen Verfahren dadurch auf, dass beide Vergleiche mit einem selben Komparator durchgeführt werden.The invention is based on a generic method in that both comparisons are carried out with the same comparator.

Eine bevorzugte Weiterbildung des Verfahrens sieht vor, dass die Schaltphase eine Aufladephase zur Erzeugung eines Synchronisationspulses umfasst; dass mit dem Schalten eine Stromquelle für den Synchronisationspuls geschaltet wird; dass das Schalten der Stromquelle für den Synchronisationspuls durch Vergleichen der während der Aufladephase erzeugten Signalisierspannung mit einer zweiten Bezugsspannung veranlasst wird.A preferred development of the method provides that the switching phase includes a charging phase for generating a synchronization pulse; that a current source for the synchronization pulse is switched with the switching; that the switching of the current source for the synchronization pulse is caused by comparing the signaling voltage generated during the charging phase with a second reference voltage.

Eine ebenfalls bevorzugte Weiterbildung des Verfahrens sieht vor, dass die Schaltphase eine Entladephase zur Erzeugung eines Synchronisationspulses umfasst; dass mit dem Schalten eine Entladestromsenke geschaltet wird; und dass das Schalten der Entladestromsenke durch Vergleichen der während der Entladephase erzeugten Signalisierspannung mit einer anderen Bezugsspannung veranlasst wird.Another preferred development of the method provides that the switching phase includes a discharge phase for generating a synchronization pulse; that a discharge current sink is switched with the switching; and that the switching of the discharge current sink is caused by comparing the signaling voltage generated during the discharge phase with another reference voltage.

Besonders vorteilhaft ist, dass die Erfindung zu einer Flächeneinsparung bzw. zu einer Vereinfachung führt, u.a. da anstelle von drei separaten Komparatoren nur ein einziger Komparator im Zeitmultiplex verwendet wird.It is particularly advantageous that the invention leads to a saving of space or to a simplification, i.a. since only a single comparator is used in time division multiplex instead of three separate comparators.

Die Erfindung wird nun mit Bezug auf die begleitenden Figuren anhand besonders bevorzugter Ausführungsformen beispielhaft erläutert.The invention will now be explained by way of example with reference to the accompanying figures using particularly preferred embodiments.

Es zeigen:

1 ein schematisches Schaltbild zur Erläuterung eines konventionellen Schnittstellenschaltkreises zum Empfang von Daten mittels eines Abrufverfahrens über eine Stromschnittstelle;
2 ein schematisches Schaltbild zur Erläuterung eines erfindungsgemäßen Schnittstellenschaltkreises zum Empfang von Daten mittels eines Abrufverfahrens über eine Stromschnittstelle; und
3 eine schematische Skizze über zeitliche Verläufe von Spannungen im erfindungsgemäßen Schnittstellenschaltkreis.

Show it:

1 a schematic circuit diagram to explain a conventional interface circuit for receiving data by means of a retrieval method via a power interface;
2 a schematic circuit diagram to explain an interface circuit according to the invention for receiving data by means of a retrieval method via a power interface; and
3 a schematic sketch of time curves of voltages in the interface circuit according to the invention.

Im Folgenden werden Merkmale der in den Figuren dargestellten Anordnungen beschrieben, welche in einer gemeinsamen Ausführungsform verwirklicht sein können. Durch Verwendung übereinstimmender Bezugszeichen werden Verfahrensschritte und Komponenten hilfsweise auch mittels solcher Beschreibungsteile beschrieben, die anderen Figuren zugeordnet sind.Features of the arrangements shown in the figures, which can be implemented in a common embodiment, are described below. By using the same reference numbers, method steps and components are also described using parts of the description that are assigned to other figures.

1 zeigt ein schematisches Schaltbild eines konventionellen Schnittstellenschaltkreises 10 zum Empfang von Daten mittels eines Abrufverfahrens über eine Stromschnittstelle 12. Bei dem Schnittstellenschaltkreis 10 handelt es sich typischerweise um ein zentrales Steuergerät (ECU). Die Stromschnittstelle 12 ist durch eine Schnittstellenleitung 14 realisiert, die vorzugsweise symmetrisch aufgebaut ist und typischerweise mittels einer verdrillten Zweidrahtleitung ausgeführt ist. Ein Datensender 16 prägt auf der Schnittstellenleitung 14 mittels seiner steuerbaren Stromquelle 18 in unterschiedlichen Zeitabschnitten t_a Ströme unterschiedlicher Stromstärke I_bus ein. Folglich prägt die Stromquelle 18 auf die Schnittstellenleitung 14 auch die dafür erforderlichen Änderungen der Stromstärke Ibus ein. Typischerweise wird eine logische Null durch eine Anstiegsflanke 20 und eine logische Eins durch eine Abstiegsflanke 22 des zeitlichen Verlaufs der Stromstärke I_bus auf der Schnittstellenleitung 14 dargestellt (oder umgekehrt). Der Datensender 16 kann beispielsweise ein Messfühler oder Sensor sein, der seine Messdaten über die Schnittstellenleitung 14 an den Schnittstellenschaltkreis 10 meldet. Vorzugsweise erfolgt die Datenübertragung digital und/oder seriell. Die elektrische Energie zum Betrieb des Stromkreises 24 der Schnittstellenleitung 14 wird durch eine (nicht dargestellte) Spannungsquelle bereitgestellt, an der mit Bezug auf Masse M eine Versorgungsspannung VE anliegt. Der Bus-Strom Ibus fließt ausgehend von dem Versorgungsspannungsanschluss VE über folgende Komponenten, die in der aufgeführten Reihenfolge in Serie geschaltet sind: zwischen Source S und Drain D eines Feldeffekttransistors T1, zwischen Drain D und Source S eines Feldeffekttransistors T2; über einen Messwiderstand (Messchunt) R1; über die Schnittstellenleitung 14; über die steuerbare Stromquelle 18 des Datensenders 16; und von dort über eine Masseverbindung M zurück zu einem (in der Figur nicht dargestellten Masseanschluss) der Spannungsquelle von VE. Die Schnittstellenleitung 14 weist eine Buskapazität C_bus auf. Vorzugsweise ist ein Ruhestrom (der Größe VB/R1) auf der Schnittstellenleitung 14 auch dazu vorgesehen, mindestens einen der an der Schnittstellenleitung 14 angeschlossenen Datensender 16 mit elektrischer Energie zu versorgen. Des Weiteren wird der Spannungsabfall V_R1 an dem Messwiderstand R1 auch dazu benutzt, mittels eines weiteren Komparators RD eine Ruhestromerfassung durchzuführen und aus dem Ruhestromerfassungsergebnis RS mittels einer steuerbaren Stromquelle IB und einem Hilfswiderstand R2 eine Vergleichsspannung VB (Ruhespannung VB) zu erzeugen. Eine weitere Vergleichsspannung VB+VA wird mittels einer zusätzlichen Hilfsspannung V_th einer Hilfsspannungsquelle 25 erzeugt. 1 shows a schematic circuit diagram of a conventional interface circuit 10 for receiving data by means of a retrieval process via a power interface 12 . At the interface circuit 10 it is typically a central control unit (ECU). The power interface 12 is through an interface line 14th realized, which is preferably constructed symmetrically and is typically carried out by means of a twisted two-wire line. A data transmitter 16 stamps on the interface line 14th by means of its controllable power source 18th in different time periods t _a currents of different amperage I _bus . Consequently, the power source shapes 18th on the interface line 14th also enter the required changes in the Ibus current intensity. Typically, a logic zero becomes a rising edge 20th and a logical one through a falling edge 22nd the temporal course of the current I _bus on the interface line 14th shown (or vice versa). The data sender 16 can, for example, be a measuring probe or sensor that sends its measurement data via the interface line 14th to the interface circuit 10 reports. The data is preferably transmitted digitally and / or serially. The electrical energy used to operate the circuit 24 the interface line 14th is provided by a voltage source (not shown) to which a supply voltage VE is applied with reference to ground M. The bus current Ibus flows from the supply voltage connection VE via the following components, which are connected in series in the order listed: between source S and drain D of a field effect transistor T1 , between drain D and source S of a field effect transistor T2 ; via a measuring resistor (measuring chunt) R1 ; via the interface line 14th ; via the controllable power source 18th of the data sender 16 ; and from there via a ground connection M back to a ground connection (not shown in the figure) of the voltage source of VE. The interface line 14th has a _bus capacity C _bus . There is preferably a quiescent current (of the magnitude VB / R1) on the interface line 14th also provided for at least one of the on the interface line 14th connected data transmitter 16 to be supplied with electrical energy. Furthermore, the voltage drop V _R1 across the measuring resistor R1 also used to carry out a quiescent current detection by means of a further comparator RD and from the quiescent current detection result RS by means of a controllable current source IB and an auxiliary resistor R2 to generate a comparison voltage VB (rest voltage VB). A further comparison voltage VB + VA is generated from an auxiliary voltage source by means of an additional auxiliary voltage V _th 25th generated.

Mittels der Feldeffekttransistoren T1, T2 und einer Ansteuerung der Gates der Transistoren T1, T2 wird die Versorgung des Empfängers Rec mit der Versorgungsspannung VE je nach Bedarf eingeschaltet beziehungsweise abgeschaltet. Die Transistoren T1 und T2 sind typischerweise n-Kanal-MOSFET und bilden eine Back-to-back-Struktur, um eine Rückspeisung der Schnittstellenspannung V_BUS (insbesondere der Versorgungsspannung VS für den Synchronisationspuls 26) auf die Versorgungsspannung VE zu verhindern.Using the field effect transistors T1 , T2 and a control of the gates of the transistors T1 , T2 the supply of the receiver Rec with the supply voltage VE is switched on or off as required. The transistors T1 and T2 are typically n-channel MOSFETs and form a back-to-back structure in order to feed back the interface voltage V _BUS (especially the supply voltage VS for the synchronization pulse 26th ) to prevent the supply voltage VE.

Um eine Übertragung von mehreren an der Schnittstellenleitung angeschlossenen Datensendern 16 zu ermöglichen und/oder um eine Umschaltung zwischen den Übertragungsrichtung Riv, Riu im Halb-duplex (ping-pong-Verfahren) zeitlich zu koordinieren, ist ein Verfahren bekannt, bei dem ein Empfänger 10 für eine Synchronisation auf der Schnittstellenleitung 14 einen Spannungspuls 26 anlegt, der im Folgenden als Synchronisationspuls 26 bezeichnet wird. Die Datensender 16 senden dann in bestimmter zeitlicher Abhängigkeit von dem Synchronisationspuls 26 ihre Daten an den Empfänger 10. Typischerweise wird jede Datenübertragungsphase t_DATA durch einen (jedoch nicht unbedingt eigenen) Synchronisationspuls 26 eingeleitet. Typischerweise beginnt der jeweilige Datensender 16 mit der Datenübertragung mit einem Zeitverzug, der einem ihm zugewiesenen Zeitschlitz entspricht.To transmit from several data transmitters connected to the interface line 16 To enable and / or to time-coordinate a switchover between the transmission directions Riv, Riu in half-duplex (ping-pong method), a method is known in which a receiver 10 for synchronization on the interface line 14th a voltage pulse 26th which in the following as a synchronization pulse 26th referred to as. The data senders 16 then send with a certain time dependence on the synchronization pulse 26th your data to the recipient 10 . Typically, each data transmission phase t _{DATA is} triggered by a (but not necessarily separate) synchronization pulse 26th initiated. The respective data sender typically begins 16 with the data transmission with a time delay that corresponds to a time slot assigned to it.

Der erste in 3 dargestellte Spannungsverlauf 28 zeigt eine Spannung V_bus auf der Schnittstellenleitung 14 gegenüber Masse M. Das letzte in der Figur gezeigte Zeitdiagramm stellt einen Verlauf 30 der Spannung des Datenausgangssignals DATA_out dar. Diese beiden Zeitdiagramme sind für die konventionelle und die erfindungsgemäße Schnittstelle 12 jeweils gleich.The first in 3 voltage curve shown 28 shows tension V _bus on the interface line 14th versus mass M. The last time diagram shown in the figure represents a course 30th the voltage of the data output signal DATA_out. These two timing diagrams are for the conventional interface and the interface according to the invention 12 each the same.

Zur Realisierung des Schnittstellenschaltkreises 10 muss die Spannung V_bus auf der Schnittstellenleitung 14 zu verschiedenen Zeiten t_C, t_D, t_DATA mit unterschiedlichen Bezugsspannungen VB, VB+VA und Vth verglichen werden. Hierzu werden Komparatoren KP, KN bzw. KD benötigt. Der Komparator KP ist dazu vorgesehen, den Synchronisationspulsgenerator SPG abzuschalten, sobald eine maximale Amplitude VB+VA des Synchronisationspulses 26 erreicht ist, da die Amplitude des Synchronisationspulses 26 begrenzt werden muss. Dazu vergleicht der Komparator KP die Schnittstellenspannung V_bus mit einer Referenzspannung VB+VA. Als Vergleichsergebnis erzeugt der Komparator KP das Signals SW_C, dessen Aktivitätszustand bestimmt, ob der Ausgang 32 einer Stromquelle 34 des Sychronisationspulsgenerators SPG mit der Schnittstellenleitung 14 verbunden oder von ihr getrennt ist. Ein Komparator KN ist dazu vorgesehen, eine Entladestromsenke ESS abzuschalten, sobald die Spannung V_bus auf der Schnittstellenleitung 14 auf eine Spannung VB abgesunken ist. Hierzu führt der Komparator KN einen Vergleich zwischen der Spannung Vbus auf der Schnittstellenleitung 14 und der Bezugsspannung VB durch. Als Vergleichsergebnis erzeugt der Komparator KN das Signal SW_D, dessen Aktivitätszustand bestimmt, ob der Ausgang 36 der Stromsenke 38 der Entladestromsenke ESS mit der Schnittstellenleitung 14 verbunden oder von ihr getrennt ist. Außerhalb der Aufladephase t_C und der Entladephase t_D des Synchronisationspulses 26 ist nur der Vergleich zwischen der Spannung auf der Schnittstellenleitung Vbus und der Bezugsspannung Vth erforderlich. Der Empfangskomparator KD ist dazu vorgesehen, zu bewerten, ob ein Spannungsabfall V_R1 an dem Messwiderstand R1 über einem bestimmten Spannungsschwellenwert Vth liegt. Hierzu wird der Spannungsabfall V_R1 über dem Messwiderstand R1 mit der Bezugsspannung V_th verglichen. Der Schwellenwert Vth wird so dimensioniert, dass der Komparator KD schaltet, wenn die Sendestromsenke I_bus eines Sensors 16 aktiv ist und einen Strom I_bus auf einen Ruhestrom der Schnittstelle 12 aufmoduliert. Das Ausgangssignal DATA_out dieses Komparators KD entspricht dem demodulierten Datensignal (PAS-Datensignal).To implement the interface circuit 10 must be the tension V _bus on the interface line 14th at different times t _C , t _D , t _{DATA are} compared with different reference voltages VB, VB + VA and Vth. Comparators KP, KN and KD are required for this. The comparator KP is provided to switch off the synchronization pulse generator SPG as soon as a maximum amplitude VB + VA of the synchronization pulse 26th is reached because the amplitude of the synchronization pulse 26th must be limited. To this end, the comparator KP compares the interface voltage V _bus with a reference voltage VB + VA. As a result of the comparison, the comparator KP generates the signal SW_C, the activity state of which determines whether the output 32 a power source 34 of the synchronization pulse generator SPG with the interface line 14th connected or disconnected from it. A comparator KN is provided to switch off a discharge current sink ESS as soon as the voltage is applied V _bus on the interface line 14th has dropped to a voltage VB. For this purpose, the comparator KN makes a comparison between the voltage Vbus on the interface line 14th and the reference voltage VB. As a result of the comparison, the comparator KN generates the signal SW_D, the activity state of which determines whether the output 36 the current sink 38 the discharge current sink ESS with the interface line 14th connected or disconnected from it. Outside the charging phase t _C and the discharging phase t _{D of} the synchronization pulse 26th is just the comparison between the voltage on the interface line Vbus and the reference voltage Vth are required. The reception comparator KD is provided to evaluate whether a voltage drop V _R1 across the measuring resistor R1 is above a certain voltage threshold Vth. For this purpose, the voltage drop V _R1 across the measuring resistor is used R1 compared with the reference voltage V _th . The threshold value Vth is dimensioned so that the comparator KD switches when the transmission current sink I _{bus of} a sensor 16 is active and a current I _bus to a quiescent current of the interface 12 modulated on. The output signal DATA_out of this comparator KD corresponds to the demodulated data signal (PAS data signal).

Mit der Stromquelle 34 kann ein Busstrom I_bus auch empfängerseitig auf die Schnittstellenleitung 14 aufgeprägt werden. Mit mindestens einem weiteren Empfänger an der Schnittstellenleitung 14 ist damit eine Datenübertragung in umkehrter Übertragungsrichtung Riu, also auch eine bidirektionale Datenübertragung möglich.With the power source 34 A _bus current I _{bus can} also be applied to the interface line on the receiver side 14th be impressed. With at least one additional receiver on the interface line 14th a data transmission in the reverse transmission direction Riu, thus also a bidirectional data transmission, is possible.

2 zeigt ein schematisches Schaltbild zur Erläuterung eines erfindungsgemäßen Schnittstellenschaltkreises 10 zum Empfang von Daten mittels eines Abrufverfahrens über eine Stromschnittstelle 12. Der Schnittstellenschaltkreis 10 ist dazu vorbereitet, als Eingangssignale unter anderem die Signale SC und SD aufzunehmen und zu berücksichtigen. Die Signale SC und SD definieren die Zeitabschnitte tc bzw. t_D der Aufladephase bzw. Entladephase. In der übrigen Zeit befindet sich der Schnittstellenkreis 10 in der Datenübertragungsphase t_DATA. Ein erster Eingang 40 des Komparators KA ist an der Schnittstellenleitung 14 angeschlossen. An den anderen Eingang 42 des Komparators KA wird mittels eines Zeitmultiplexers Mux je nach Art des Zeitabschnitts t_C, t_D, t_DATA die zur Art des Zeitabschnitts t_C, t_D, t_DATA zugehörige Bezugsspannung VB+VA, VB bzw. Vth angelegt. Am Ausgang 44 des Komparators KA ist ein Zeitdemultiplexer DeMux angeschlossen, der das Ausgangssignal KA_out (siehe 3) des Komparators KA auf die Ausgänge DATA_out, SW_C und SW_D verteilt. 2 shows a schematic circuit diagram to explain an interface circuit according to the invention 10 for receiving data by means of a retrieval process via a power interface 12 . The interface circuit 10 is prepared to accept the signals SC and SD as input signals and to take them into account. The signals SC and SD define the time segments tc and t _{D of} the charging phase and discharging phase, respectively. The interface circuit is in the rest of the time 10 in the data transfer phase t _DATA . A first entrance 40 of the comparator KA is on the interface line 14th connected. At the other entrance 42 of the comparator KA, depending on the type of time segment t _C , t _D , t _DATA, the reference voltage VB + VA, VB or Vth associated with the type of time segment t _C , t _D , t _DATA is applied by means of a time multiplexer Mux. At the exit 44 A time demultiplexer DeMux is connected to the comparator KA, which outputs the output signal KA_out (see 3 ) of the comparator KA is distributed to the outputs DATA_out, SW_C and SW_D.

Wie in 2 dargestellt, kann der Zeitmultiplexer Mux mit drei elektronischen Analogschaltern 60, 62, 64 realisiert werden. Der Schalter 60 wird bei einem Wechsel des Signals SC in einen Aktivzustand geschlossen und bei einem Wechsel des Signals SC in einen Passivzustand geöffnet. Der Schalter 62 wird bei einem Wechsel des Signals SD in einen Aktivzustand geschlossen und bei einem Wechsel in einen Passivzustand des Signals SD geöffnet. Der Schalter 64 wird geschlossen, wenn sich eines der beiden Signale SC und SD im Aktivzustand befindet und in den Passivzustand wechselt. (Der Fall, dass sich beide Signale SC und SD gleichzeitig im Aktivzustand befinden, kann undefiniert sein). Der Schalter 64 wird geöffnet, wenn sich beide Signale SC und SD im Passivzustand befinden und mindestens eines der beiden Signale SC und SD in den Aktivzustand wechselt. Zur Ermittlung des so definierten Sollschaltzustands des Schalters 64 wird aus den Signalen SC und SD mittels eines NOR-Gatters 45 ein Signal NAS = NOR(SC;SD) erzeugt (siehe 3). Wie in 2 dargestellt, kann der Zeitdemultiplexer DeMux mit drei logischen UND-Gattern 46, 48, 50 realisiert werden. Dabei wird allen ersten Eingängen 52, 54, 56 der drei logischen UND-Gatter 46, 48, 50 das Signal vom Ausgang 44 des Komparators KA zugeführt. Das Steuersignal NAS kann für einen zweiten Eingang 58 des ersten UND-Gatters 46 mitverwendet werden, welches das Datenausgangssignal DATA_out erzeugt. Das Steuersignal SC wird für einen zweiten Eingang SC_z des zweiten UND-Gatters 48 mitverwendet, welches das Steuersignal SW_C erzeugt. Das Steuersignal SD wird für einen zweiten Eingang SD_z des dritten UND-Gatters 50 mitverwendet, welches das Steuersignal SW_D erzeugt.As in 2 shown, the time division multiplexer Mux with three electronic analog switches 60 , 62 , 64 will be realized. The desk 60 is closed when the signal SC changes to an active state and opened when the signal SC changes to a passive state. The desk 62 is closed when the signal SD changes to an active state and is opened when the signal SD changes to a passive state. The desk 64 is closed when one of the two signals SC and SD is in the active state and changes to the passive state. (The case that both signals SC and SD are in the active state at the same time can be undefined). The desk 64 is opened when both signals SC and SD are in the passive state and at least one of the two signals SC and SD changes to the active state. To determine the target switching state of the switch defined in this way 64 is made from the signals SC and SD by means of a NOR gate 45 a signal NAS = NOR (SC; SD) is generated (see 3 ). As in 2 shown, the time demultiplexer DeMux can with three logical AND gates 46 , 48 , 50 will be realized. This will be all first entrances 52 , 54 , 56 of the three logical AND gates 46 , 48 , 50 the signal from the output 44 of the comparator KA supplied. The control signal NAS can be used for a second input 58 of the first AND gate 46 are also used, which generates the data output signal DATA_out. The control signal SC is used for a second input SC _{z of} the second AND gate 48 is also used, which generates the control signal SW_C. The control signal SD is used for a second input SD _{z of} the third AND gate 50 is also used, which generates the control signal SW_D.

Eine Alternative besteht darin, das Signal SC so zu definierten, sowie den Zeitmultiplexer und Zeitdemultiplexer dahingehend abzuändern, dass das Signal SC auch während des Zeitabschnitts des Signals SD im Aktivzustand ist. Dies hat bei entsprechender Anpassung des Multiplexers Mux und des Demultiplexers DeMux den Vorteil, dass das Gatter 46 an seinem Ausgang keinen transienten Impuls erzeugt, falls sich zwischen den Aktivzuständen zweier aufeinanderfolgenden Signale SC und SD eine kleine Zeitlücke befindet. Eine Alternative zu dieser Alternative besteht darin, das Signal SD deshalb so zu definieren und die Schnittstellenschaltung dahingehend abzuändern, dass das Signal SD auch während des Zeitabschnitts des Signals SC im Aktivzustand ist.An alternative consists in defining the signal SC in such a way and modifying the time division multiplexer and time demultiplexer so that the signal SC is also in the active state during the time segment of the signal SD. With appropriate adaptation of the multiplexer Mux and the demultiplexer DeMux, this has the advantage that the gate 46 no transient pulse is generated at its output if there is a small time gap between the active states of two successive signals SC and SD. An alternative to this alternative consists in defining the signal SD therefore in such a way and modifying the interface circuit so that the signal SD is also in the active state during the time segment of the signal SC.

Eine weitere Alternative besteht darin, nur die Komparatoren KN und KP in einem Zeitteilungsverfahren zu multiplexen und dafür einen gemeinsamen Komparator vorzusehen, d.h. nur die Vergleiche der Busspannung V_bus mit VB+VA bzw. mit VB mit einem gemeinsamen Komparator zu realisieren.A further alternative consists in multiplexing only the comparators KN and KP in a time division process and providing a common comparator for this, ie only the comparisons of the bus voltage V _bus to be realized with VB + VA or with VB with a common comparator.

Die in der vorstehenden Beschreibung, in den Zeichnungen sowie in den Ansprüchen offenbarten Merkmale der Erfindung und des Stands der Technik können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung wesentlich sein.The features of the invention and of the prior art disclosed in the above description, in the drawings and in the claims can be essential for implementing the invention both individually and in any combination.

Claims

Circuit (10) for an electrical interface (12), the circuit (10) having a comparator (KA), which is provided in a time division process, voltage comparisons of a voltage (V _bus ) applied to the electrical interface (12) with at least perform two different reference voltages (VB + VA, Vth), the circuit (10) having a time multiplexer (Mux), the at least two different operating voltages (VB + VA, Vth) being applied to the comparator (KA) by means of the time multiplexer (Mux) can be, wherein a first input (40) of the comparator (KA) is connected to an interface line (14) and a second input (42) of the comparator (KA) is connected to the time multiplexer (Mux), the interface line (14) being connected to the Interface (12) is connected.

Circuit (10) according to Claim 1 , the same comparator (KA) being provided to carry out voltage comparisons with at least three different reference voltages (VB + VA, VB, Vth) in the time division method.

Circuit (10) according to Claim 1 or 2 , the comparison with one (V _th ) of the at least two reference voltages (VB + VA, Vth) serving to demodulate a data signal.

Circuit (10) according to one of the Claims 1 to 3 , the comparison with a further (VB + VA) of the at least two reference voltages (VB + VA, Vth) serving to cause a current source (34) for a synchronization pulse (26) to be switched.

Circuit (10) according to one of the Claims 1 to 4th , the comparison with another (VB) of the at least two reference voltages (VB + VA, Vth) serving to cause a discharge current sink (ESS) to switch.

Circuit (10) according to one of the Claims 1 to 5 wherein the circuit (10) comprises a receiver (Rec) for the electrical interface (12).

Circuit (10) according to one of the Claims 1 to 6th wherein the circuit (10) comprises a transmitter (16) for the electrical interface (12).

Receiving method for receiving a data signal (ThDATA) impressed by a transmitter (16) on an electrical interface (12), the method comprising the following steps: generating a signaling voltage (V _bus ) during a switching phase (t _C + t _D ); - Effecting a switching by comparing the signaling voltage (V _bus ) generated during the switching phase (t _C + t _D ) with a further reference voltage (VB + VA); - Generating a signaling voltage (V _bus ) during a data demodulation phase (tDATA), the signaling voltage (V _bus ) corresponding to a size of the impressed data signal (ThDATA); and - generating a demodulated data signal (DATA_out) by comparing the signaling voltage (V _bus ) generated during the data demodulation phase (t _DATA ) with a first reference voltage (V _th ); Both comparisons are carried out with the same comparator (KA), the first reference voltage (V _th ) and the further reference voltage (VB + VA) being applied to the comparator (KA) by means of a time multiplexer (Mux), with a first input (40 ) of the comparator (KA) is connected to an interface line (14) and a second input (42) of the comparator (KA) is connected to the multiplexer (Mux), the interface line (14) being connected to the interface (12), with means of the time multiplexer (Mux) depending on the type of time segment (t _C + t _D , t _DATA ) the reference voltage (VB + VA, V _th ) associated with the type of time segment (t _C + t _D , t _DATA ) is applied.

Receipt procedure according to Claim 8 , wherein the switching phase (t _C + t _D ) comprises a charging phase (tc) for generating a synchronization pulse (26); with the switching, a current source (34) for the synchronization pulse (26) is switched; and the switching of the current source (34) for the synchronization pulse (26) is caused by comparing the signaling voltage (V _bus ) generated during the charging phase (tc) with a second reference voltage (VB + VA).

Receipt procedure according to Claim 8 or 9 wherein the switching phase (t _C + t _D ) comprises a discharge phase (t _D ) for generating a synchronization pulse (26); a discharge current sink (ESS) is switched with the switching; and the switching of the discharge current sink (ESS) is caused by comparing the signaling voltage (V _bus ) generated during the discharge phase (t _D ) with another reference voltage (VB).