DE102008034448B4

DE102008034448B4 - Method for determining the alignment accuracy in wafer bonding

Info

Publication number: DE102008034448B4
Application number: DE102008034448A
Authority: DE
Inventors: Peter Dr. Merz; Klaus Dr. Reimer; Frank Lorenz
Original assignee: Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Current assignee: Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Priority date: 2008-01-11
Filing date: 2008-07-24
Publication date: 2010-10-07
Anticipated expiration: 2028-07-25
Also published as: DE102008034448A1

Abstract

Verfahren zur Bestimmung der Justagegenauigkeit beim Verbinden zweier Wafer durch Waferbonden, bei dem ein erster (1) und ein zweiter Wafer (2) übereinander justiert und mit einer Bondingtechnik verbunden werden,
wobei vor dem Verbinden
– auf einer ersten Seite des ersten Wafers (1), die beim Verbinden zum zweiten Wafer (2) gerichtet ist, mindestens eine elektrisch leitfähige Teststruktur (10) aufgebracht wird,
– auf einer zweiten Seite des zweiten Wafers (2), die beim Verbinden zum ersten Wafer (1) gerichtet ist, mindestens ein zumindest teilweise elektrisch leitfähiges Testelement (9) an einer Stelle aufgebracht wird, die nach dem Verbinden der beiden Wafer im Bereich der Teststruktur (10) liegt,
– wobei die Teststruktur (10) so ausgebildet wird, dass sie bei wenigstens zwei unterschiedlichen relativen Lagen von Teststruktur (10) und Testelement (9) unterschiedliche elektrische Eigenschaften aufweist, die nach dem Verbinden der beiden Wafer über mindestens zwei Anschlusselemente (12, 21, 22) am ersten...Method for determining the alignment accuracy when bonding two wafers by wafer bonding, in which a first (1) and a second wafer (2) are adjusted one above the other and connected with a bonding technique,
being before joining
On at least one electrically conductive test structure (10) is applied on a first side of the first wafer (1), which is directed at the connection to the second wafer (2),
- On a second side of the second wafer (2), which is directed at the connection to the first wafer (1), at least one at least partially electrically conductive test element (9) is applied at a location which after connecting the two wafers in the Test structure (10) lies,
- wherein the test structure (10) is formed so that it has different electrical properties in at least two different relative positions of test structure (10) and test element (9), which after connecting the two wafers via at least two connection elements (12, 21, 22) on the first ...

Description

Technisches AnwendungsgebietTechnical application

Die vorliegende Erfindung betrifft ein Verfahren zur Bestimmung der Justagegenauigkeit beim Verbinden zweier Wafer durch Waferbonden, bei dem ein erster und ein zweiter Wafer übereinander justiert und mit einer Bondingtechnik verbunden werden. Eine derartige Verbindung zweier Wafer wird bspw. bei der Herstellung integrierter Schaltungen oder mikroelektromechanischer Systeme (MEMS) eingesetzt.The The present invention relates to a method for the determination of Alignment accuracy when bonding two wafers by wafer bonding, in which a first and a second wafer are adjusted one above the other and with a bonding technique are connected. Such a connection two wafers, for example, in the manufacture of integrated circuits or microelectromechanical systems (MEMS) used.

Stand der TechnikState of the art

Beim sog. Wafer-Level-Packaging (WLP) werden zwei Wafer übereinander positioniert, in ihrer gegenseitigen Lage zueinander justiert und anschließend miteinander verbunden. So können z. B. integrierte Schaltungen wie ASICs (ASIC: Application Specific Integrated Circuit) mit Sensoren auf Waferebene elektrisch und mechanisch miteinander verbunden werden. Das Auftrennen in die später eingesetzten Einzelbauteile erfolgt erst nach dieser Verbindung auf Waferebene, so dass durch das WLP eine große auf dem Wafer vorhandene Anzahl an ASICs gleichzeitig mit den jeweiligen Sensoren verbunden werden. Gegenüber konventionellen ASIC-Sensor-Packaging-Technologien können damit die Herstellungskosten reduziert werden.At the so-called Wafer Level Packaging (WLP), two wafers are stacked on top of each other positioned, adjusted in their mutual position to each other and subsequently connected with each other. So can z. B. Integrated circuits such as ASICs (ASIC: Application Specific Integrated Circuit) with sensors on wafer level electrically and mechanically be connected to each other. The separation into the later used Individual components takes place only after this connection at the wafer level, so that through the WLP a great on the wafer existing number of ASICs simultaneously with the respective Sensors are connected. Across from conventional ASIC sensor packaging technologies can so that the manufacturing costs are reduced.

Auch für die Verkapselung von MEMS-Sensoren werden WLP-Techniken eingesetzt. Dazu wird ein entsprechender Kappenwafer gefertigt, der die individuellen funktionellen Elemente der Gehäusung für jedes einzelne Bauteil enthält. Der Kappenwafer wird mit dem Sensorwafer gefügt, so dass jeder Sensorchip mit einem entsprechenden Gehäusechip fest verbunden wird. Erst nach dieser Fügung auf Waferebene wird dann das verbundene Waferpaar in einzelne Chips bzw. Bauteile vereinzelt. Durch die massiv parallele Arbeitsweise hat das WLP im Vergleich zu einer Gehäusung auf Chipebene enorme Vorteile in Bezug auf Kosten, Bauteilintegrationsdichte und Ausbeute. Welche mikroelektronischen oder mikromechanischen Komponenten hierbei auf Waferebene verbunden werden, ist selbstverständlich beliebig variierbar.Also for the Encapsulation of MEMS sensors uses WLP techniques. For this purpose, a corresponding cap wafer is made, the individual functional elements of the housing for each contains individual component. The cap wafer is joined to the sensor wafer so that each sensor chip with a corresponding housing chip firmly connected. Only after this addition at wafer level will then the connected wafer pair separated into individual chips or components. Due to the massively parallel operation, the WLP has compared to a housing At chip level, tremendous benefits in terms of cost, component integration density and yield. Which microelectronic or micromechanical Components are connected here at the wafer level, of course, can be varied as desired.

Für die Verbindung der beiden Wafer bei der WLP-Technologie stehen zahlreiche bekannte Verfahren zur Verfügung. Beispiele sind das Glas-Frit-Bonden, das anodische Waferbonden, das Direktbonden (Fusion Bonding), das eutektische Bonden, das Thermokompressionsbonden, das adhäsive Bonden oder das Kleben. Im Folgenden wird für die Verbindung der Wafer allgemein die Bezeichnung Bonden benutzt, die alle hierfür bekannten Verbindungstechniken abdecken soll.For the connection of the two wafers in WLP technology There are many known methods available. Examples are glass-frit bonding, anodic wafer bonding, direct bonding (fusion bonding), eutectic bonding, thermocompression bonding, adhesive bonding or sticking. The following is for the connection of the wafer commonly used the term bonding, all known for this purpose Should cover connection techniques.

Beim Bonden müssen die beiden Wafer exakt übereinander liegen, so dass die funktionellen Bereiche justiert zueinander fixiert werden. Die Toleranzen für eine Fehljustage liegen je nach verwendeter Technologie und zu fertigendem Bauteil im Bereich einiger Mikrometer bis hin zu einigen zehn Mikrometern. Generell ermöglicht eine Erhöhung der Justagegenauigkeit eine höhere Bauteildichte und reduziert somit die Herstellungskosten.At the Bonden must the two wafers exactly above each other lie so that the functional areas adjusted to each other fixed become. The tolerances for a misalignment will vary depending on the technology used and to be manufactured Component in the range of a few microns to a few tens of microns. Generally possible an increase the adjustment accuracy a higher Component density and thus reduces the manufacturing cost.

Die US 2007/0132067 A1 beschreibt ein Justierverfahren für die gegenseitige Justage zweier Wafer beim Waferbonden. Bei dem Verfahren werden vor dem Verbinden der beiden Wafer kapazitive Koppelstrukturen in die Wafer eingebracht. Über die Messung der Kapazität dieser Teststrukturen kann dann vor dem Verbinden eine genaue gegenseitige Ausrichtung der Wafer erreicht werden.The US 2007/0132067 A1 describes an adjustment method for the mutual adjustment of two wafers during wafer bonding. In the method, capacitive coupling structures are introduced into the wafers before the two wafers are connected. By measuring the capacitance of these test structures, an accurate mutual alignment of the wafers can then be achieved prior to bonding.

Im Rahmen der Qualitätssicherung beim Einsatz der WLP-Technologie ist es erforderlich, nicht ausreichend exakt verbundene Wafer zu erkennen und auszusortieren, um spätere Fehlfunktionen der hergestellten Bauteile zu vermeiden. Die Prüfung auf eine ausreichend genaue Justage wurde bisher in der Regel durch optische Vermessung des Waferversatzes zwischen den beiden verbundenen Wafern durchgeführt. Durch eine Distanzmessung an einem Mikroskop wird dabei der Abstand zweier Referenzstrukturen ermittelt, die sich auf den beiden Wafern befinden. Überschreitet dieser Abstand den vorgegebenen Maximalwert, so wird der jeweilige Waferverbund aussortiert. Diese optische Vermessung erfolgt derzeit oft noch manuell und ist zeitlich aufwändig.in the Quality assurance framework When using the WLP technology, it is necessary, not sufficient to detect and sort out exactly connected wafers in order to prevent later malfunctions to avoid the manufactured components. The test for a sufficiently accurate Adjustment has been done so far usually by optical measurement of the Wafer displacement performed between the two connected wafers. By a distance measurement on a microscope is the distance between two Find reference structures located on the two wafers. exceeds this distance the predetermined maximum value, then the respective Wafer composite sorted out. This optical measurement is currently taking place often still manually and is time consuming.

Darstellung der ErfindungPresentation of the invention

Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Bestimmung der Justage genauigkeit beim Verbinden zweier Wafer durch Waferbonden anzugeben, das eine schnelle, automatisierte und in den Herstellungsablauf integrierbare Bestimmung ermöglicht.The The object of the present invention is a method to determine the adjustment accuracy when connecting two wafers by wafer bonding, which is a fast, automated and in the manufacturing process integrable determination allows.

Die Aufgabe wird mit dem Verfahren gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen des Verfahrens sind Gegenstand der abhängigen Patentansprüche oder lassen sich der nachfolgenden Beschreibung sowie den Ausführungsbeispielen entnehmen.The Task is solved by the method according to claim 1. advantageous Embodiments of the method are the subject of the dependent claims or can be the following description and the embodiments remove.

Das vorgeschlagene Verfahren zur Bestimmung der Justagegenauigkeit beim Verbinden zweier Wafer durch Waferbonden, bei dem ein erster und ein zweiter Wafer übereinander justiert und mit einer Bondingtechnik verbunden werden, setzt elektrisch leitfähige Teststrukturen ein, über die durch elektrische Messung die Justagegenauigkeit oder der Versatz der beiden Wafer nach dem Verbinden ermittelt werden kann. Hierzu wird auf einer ersten Seite des ersten Wafers, die beim Verbinden zum zweiten Wafer gerichtet ist, mindestens eine elektrisch leitfähige Teststruktur aufgebracht. Auf einer zweiten Seite des zweiten Wafers, die beim Verbinden zum ersten Wafer gerichtet ist, wird an einer Stelle ein zumindest teilweise elektrisch leitfähiges Testelement aufgebracht, das nach dem Verbinden der beiden Wafer im Bereich der Teststruktur liegt. Unter dem Bereich der Teststruktur ist hierbei die Fläche der zweiten Seite zu verstehen, die der durch die Teststruktur eingenommenen Fläche der ersten Seite nach dem Verbinden der beiden Wafer genau gegenüber liegt. Die Teststruktur wird beim vorliegenden Verfahren so ausgebildet, dass sie bei wenigstens zwei unterschied lichen relativen Lagen von Teststruktur und Testelement einen unterschiedlichen elektrischen Widerstand aufweist, der nach dem Verbinden der beiden Wafer über mindestens zwei Anschlusselemente am ersten und/oder zweiten Wafer messbar ist. Nach dem Verbinden der beiden Wafer werden dann die elektrischen Eigenschaften der Teststruktur, d. h. der elektrische Widerstand, über die mindestens zwei Anschlusselemente gemessen und aus den gemessenen elektrischen Eigenschaften die Justagegenauigkeit abgeleitet.The proposed method for determining the alignment accuracy when bonding two wafers by wafer bonding, in which a first and a second wafer are adjusted one above the other and connected by a bonding technique, employs electrically conductive test structures, via which the alignment accuracy or the offset of the two wafers can be determined by electrical measurement can be determined after connecting. This is done on a first page of the first wafer, which is directed at the connection to the second wafer, applied at least one electrically conductive test structure. On a second side of the second wafer, which is directed at the connection to the first wafer, an at least partially electrically conductive test element is applied at one location, which lies after the joining of the two wafers in the region of the test structure. The area of the test structure here is to be understood as meaning the area of the second side which lies exactly opposite the area of the first side occupied by the test structure after the two wafers have been joined. The test structure is formed in the present method so that it has at least two different union relative positions of test structure and test element a different electrical resistance, which can be measured after connecting the two wafers via at least two connecting elements on the first and / or second wafer. After connecting the two wafers, the electrical properties of the test structure, ie the electrical resistance, are then measured via the at least two connection elements and the adjustment accuracy is derived from the measured electrical properties.

Für die Ableitung der Justagegenauigkeit ist die Kenntnis darüber erforderlich, welche elektrischen Eigenschaften welcher relativen Lage bzw. welcher Genauigkeit der Justage entsprechen. Aufgrund der bekannten Geometrie und Lage der Teststruktur und des Testelementes auf den jeweiligen Wafern, die ja gezielt zu diesem Zweck entworfen und aufgebracht wurden, sind diese Informationen verfügbar. Je nach Ausgestaltung der Teststruktur sowie des Testelementes können hierbei ein oder mehrere Abstufungen bei der Ermittlung der Justagegenauigkeit oder des Waferversatzes vorgesehen werden.For the derivation the alignment accuracy requires knowledge of which electrical Properties of which relative position or accuracy of the Adjustment correspond. Due to the known geometry and position of the Test structure and the test element on the respective wafers, the are specifically designed and applied for this purpose are this information is available. Depending on the configuration of the test structure and the test element can hereby one or more steps in the determination of the adjustment accuracy or the wafer offset.

So kann in einer Ausgestaltung lediglich eine Abstufung vorgesehen sein. In diesem Fall werden die Teststruktur und das Testelement so angeordnet und ausgebildet, dass innerhalb der für den Fertigungsprozess gewünschten Justagegenauigkeit die messbare elektrische Eigenschaft einen ersten Wert annimmt oder innerhalb eines ersten Wertebereiches liegt. Ist der Waferversatz größer als durch die gewünschte Justagegenauigkeit zulässig, so liegt die elektrische Eigen schaft in einem anderen Wertebereich. Durch eine Messung kann somit sofort erkannt werden, ob das verbundene Waferpaar aus dem Fertigungsprozess aussortiert werden muss oder die Spezifikationen hinsichtlich der Justagegenauigkeit erfüllt. In anderen Ausgestaltungen kann über eine mehrfache Abstufung mit jeweils unterschiedlichen messbaren elektrischen Eigenschaften eine genauere Ermittlung der Justagegenauigkeit oder auch direkt eine Ermittlung des relativen Versatzes der beiden Wafer ermöglicht werden.So In one embodiment, only one gradation may be provided be. In this case, the test structure and the test element become arranged and trained that within the for the manufacturing process desired Just making the measurable electrical property a first Value or within a first range of values. is the wafer offset is greater than through the desired Adjustment accuracy permissible, so the electrical property is in another range of values. By a measurement can thus be immediately recognized whether the connected Wafer pair from the manufacturing process must be sorted out or meets the specifications with regard to the adjustment accuracy. In other configurations can over a multiple gradation, each with different measurable electrical properties a more accurate determination of Justgenauauigkeit or directly determining the relative offset of the two Wafer allows become.

Mit dem vorgeschlagenen Verfahren, das die elektrisch leitfähige Teststruktur und das elektrisch leitfähige Testelement einsetzt, kann der geometrische Versatz der beiden zueinander gebondeten Wafer durch Auswertung elektrischer Signale ermittelt werden. Die elektrisch leitfähige Teststruktur sowie das elektrisch leitfähige Testelement werden auf den beiden Wafern so angeordnet, dass eine prozessbedingte Verschiebung eines Wafers relativ zum anderen zu einer Änderung von außen messbarer elektrischer Eigenschaften der Teststruktur führt. Diese elektrische Vermessung, die lediglich die Kontaktierung der Anschlusselemente, insbesondere von entsprechenden Anschlusspads, von außen erfordert, ermöglicht eine schnelle und automatisierte Messung und Auswertung während des Herstellungsablaufes auf Waferebene. Der Waferversatz kann damit beim Wafertest (Wafersort, Endtest) auf Waferebene elektronisch ermittelt werden. In der Regel werden dazu die Anschlusspads der Teststruktur über Probe-Nadeln elektrisch ankontaktiert. Über eine dafür ausgebildete Einrichtung, die ein Testsignal einspeist und die Antwort misst und auswertet, kann die Messung vollautomatisiert durchgeführt werden. Für die Messung kann Standard-Halbleiterequipment eingesetzt werden. Da als elektrische Eigenschaften der Teststruktur, die vermessen wird, der elektrische Widerstand der Teststruktur genutzt wird, ist für die Bestimmung der Justagegenauigkeit oder des Waferversatzes nur ein einfaches elektrisches Messverfahren erforderlich. Das Verfahren lässt sich für vielfältige Technologien und Anwendungen einsetzten, die eine Verbindung von zwei Wafern mit definierter Justagegenauigkeit erfordern.With the proposed method, the electrically conductive test structure and the electrically conductive Test element used, the geometric offset of the two to each other Bonded wafer can be determined by evaluation of electrical signals. The electrically conductive Test structure and the electrically conductive test element are on the two wafers arranged so that a process-related shift one wafer relative to the other to a change from the outside measurable electrical properties of the test structure leads. This electrical survey, merely the contacting of the connection elements, in particular from corresponding connection pads, required from outside, allows one fast and automated measurement and evaluation during the Production process at wafer level. The wafer offset can do so at the wafer test (wafer location, final test) at the wafer level electronically be determined. As a rule, the connection pads of the Test structure over Probe needles electrically contacted. About a trained Device that feeds a test signal and measures the answer and evaluates, the measurement can be carried out fully automated. For the Measurement can be used standard semiconductor equipment. There as electrical properties of the test structure being measured The electrical resistance of the test structure is used for the determination Justification inaccuracy or wafer offset only a simple electrical measurement required. The procedure can be for a variety of technologies and applications that use a combination of two wafers require with defined adjustment accuracy.

In einer Ausgestaltung des vorgeschlagenen Verfahrens werden die Anzahl und die Positionierung der Teststrukturen, d. h. der Messeinheiten bestehend aus Teststruktur und Testelement, so ausgeführt, dass sowohl die Größe einer Fehljustage als auch die Art dieser Fehljustage, d. h. Translation und/oder Rotation, berechnet werden kann. Die Messsysteme werden dabei in geeigneter Art und Weise ausgebildet und an unterschiedlichen Stellen der Wafer angebracht, um den Versatz in zwei lateralen Dimensionen (x, y) in der Waferebene erfassen zu können.In An embodiment of the proposed method, the number and the positioning of the test structures, i. H. the measuring units consisting of test structure and test element, designed so that both the size of one Misalignment as well as the nature of this misalignment, d. H. Translation and / or Rotation, can be calculated. The measuring systems are in suitable manner and formed at different points of the Wafer attached to the offset in two lateral dimensions (x, y) in the wafer plane.

In einer besonders vorteilhaften Ausgestaltung zur Bestimmung einer geometrischen Fehljustage von zwei gebondeten Wafern werden die Teststruktur und das Testelement so ausgeführt, dass ein Versatz zu einem elektrischen Kontakt von zwei gegeneinander isolierten Teilbereichen der Teststruktur über das Testelement führt, durch den ein geschlossener elektrischer Strompfad erhalten wird. Durch eine einfache Widerstandsmessung kann dann geprüft werden, ob die entsprechenden oder andere Teilbereiche elektrischen Kontakt haben oder nicht. Durch eine geeignete geometrische Intervallanordnung mehrerer Teilbereiche kann die Größe des Versatzes quantisiert bestimmt werden. Wird zudem ein zweidimensionales Array elektrisch leitfähiger Bereiche oder Flächen in der Teststruktur eingesetzt, so kann neben der Größe auch die Richtung des Versatzes für eine bestimmte Position auf dem Wafer ermittelt werden. Um den genauen Versatzvektor des einen Wafers relativ zum anderen zu messen, müssen die Teststrukturen bzw. Messeinheiten an mindestens zwei örtlich getrennten Positionen auf dem Wafer vorhanden sein. Bezogen auf das Rotationszentrum kann der Versatz als Kombination aus Translation und Rotation berechnet werden. Werden mehrere Stellen auf dem Wafer gemessen, um die Messsicherheit zu erhöhen, so kann der Versatzvektor durch eine Näherungslösung wie bspw. mittels des Ansatzes der Berechnung der kleinsten Fehlerquadrate ermittelt werden.In a particularly advantageous embodiment for determining a geometrical misalignment of two bonded wafers, the test structure and the test element are designed so that an offset leads to an electrical contact of two mutually isolated portions of the test structure on the test element, through which a closed electrical current path is obtained , By a simple resistance measurement can then be checked whether the corresponding or other sections have electrical contact or not. By a suitable geometric Intervallanord tion of several subregions, the size of the offset can be determined quantized. If, in addition, a two-dimensional array of electrically conductive areas or areas is used in the test structure, not only the size but also the direction of the offset for a specific position on the wafer can be determined. In order to measure the exact offset vector of one wafer relative to the other, the test structures or measurement units must be present at at least two spatially separated positions on the wafer. Relative to the center of rotation, the offset can be calculated as a combination of translation and rotation. If several locations on the wafer are measured in order to increase the measurement reliability, then the offset vector can be determined by an approximation solution, such as, for example, by means of the least squares calculation approach.

Anstelle eines festen Kontakts bei den obigen Ausgestaltungen der Widerstandsmessung sind auch bewegliche Testelemente möglich, die beim Bonden dann nur leicht aufliegen oder federnd in eine Kontaktposition gedrückt werden.Instead of a fixed contact in the above embodiments of the resistance measurement are also movable test elements possible, which then during bonding only lightly rest or be resiliently pressed into a contact position.

Durch geeignete Ausgestaltung der Teststruktur oder durch Einsatz mehrerer Teststrukturen lässt sich eine quantitative Messung der Größe des Versatzes der beiden Wafer durchführen. Eine Erhöhung der flächigen Teststrukturdichte ermöglicht die Bestimmung von Zwischenwerten und somit eine Erhöhung der Messauflösung. Durch Einsatz mehrerer Teststrukturen lassen sich auch die Translations- und Rotationsanteile eines Waferversatzes bestimmen. Eine Kalibration ist bei Nutzung der oben beschriebenen Teststrukturen auf Basis eines elektrischen Kontaktes mit dem Testelement und einer elektrischen Widerstandsmessung nicht erforderlich.By suitable embodiment of the test structure or by using several Test structures leaves a quantitative measure of the size of the offset of the two Wafer perform. An increase the plane Test structure density allows the determination of intermediate values and thus an increase of Measurement resolution. By using several test structures, the translational and determine rotational proportions of a wafer offset. A calibration is based on using the test structures described above an electrical contact with the test element and an electrical resistance measurement not mandatory.

Das Verfahren lässt sich vorteilhaft für die in der Beschreibungseinleitung genannten Anwendungen des WLP einsetzen, ist jedoch selbstverständlich nicht auf diese Anwendungen beschränkt. Dies betrifft auch die Nutzung von Materialien und Techniken zum Verbinden der Wafer. Die Wafer selbst können bspw. aus Silizium, aus Glas, aus Keramik oder aus III-V-Verbindungshalbleitern bestehen. Die auf den Wafern erzeugten Funktionselemente können mikromechanische oder feinmechanische Sensoren oder Aktuatoren, ASICs oder optische Bauelemente sein. Die Verbindung der beiden Wafer kann bspw. durch anodisches Bonden (Si-Glas), durch Fusion-Bonden (Si-Si, Si-SiO₂), durch eutektisches Bonden (Au-Si, Au-Sn), durch Thermokompressionsbonden (Au-Au) oder durch Transient-Liquid-Phase-Bonden (Au-Sn) erfolgen. Als Kontaktbereiche, insbesondere für die Ausbildung der Teststruktur, können dotiertes oder undotiertes Silizium, dotiertes oder undotiertes Si-Ge, Metall wie bspw. Au, Cu, Ni, Pt, Ti oder Ta, Dielektrika wie SiO₂, SiN oder SiC oder Kombinationen dieser Materialien genutzt werden. Die elektrisch leitfähige Gegenfläche am Testelement auf der gegenüberliegenden Seite der Teststruktur kann ebenfalls aus diesen Materialien gebildet sein. Selbstverständlich stellen die obigen Beispiele keine abschließenden Aufzählungen dar.The method can be used advantageously for the applications of the WLP mentioned in the introduction, but is of course not limited to these applications. This also applies to the use of materials and techniques for joining the wafers. The wafers themselves may, for example, consist of silicon, of glass, of ceramic or of III-V compound semiconductors. The functional elements produced on the wafers can be micromechanical or precision mechanical sensors or actuators, ASICs or optical components. The connection of the two wafers can, for example, be achieved by anodic bonding (Si glass), by fusion bonding (Si-Si, Si-SiO ₂ ), by eutectic bonding (Au-Si, Au-Sn), by thermocompression bonding (Au). Au) or by transient liquid-phase bonding (Au-Sn). As contact areas, in particular for the formation of the test structure, doped or undoped silicon, doped or undoped Si Ge, metal such as Au, Cu, Ni, Pt, Ti or Ta, dielectrics such as SiO ₂ , SiN or SiC or combinations of these Materials are used. The electrically conductive mating surface on the test element on the opposite side of the test structure may also be formed from these materials. Of course, the above examples are not exhaustive enumerations.

In einer beispielhaften Ausgestaltung weist die Teststruktur mehrere parallel nebeneinander verlaufende elektrisch leitfähige Bahnen auf, die gegeneinander isoliert und jeweils mit einem separaten Anschlusselement elektrisch verbunden sind. Bei entsprechender Ausgestaltung des Testelements werden dann beim Verbinden der Wafer bei geeigneter relativer Lage zwei benachbarte Bahnen durch das Testelement elektrisch verbunden. Durch Messung des elektrischen Widerstandes jeweils benachbarten Bahnen über die jeweiligen separaten Anschlusselemente kann dann festgestellt werden, ob und welche der Leiterbahnen durch das Testelement elektrisch verbunden sind, d. h. über welchen der Leiterbahnen sich das Testelement befindet. Auf diese Weise lässt sich über die Dimensionierung der Teststruktur, insbesondere den Abstand und die Anzahl der elektrisch leitfähigen Bahnen, festlegen, mit welcher Messauflösung und über welchen Versatzbereich der Wafer die Messung erfolgen kann. Über die Ausrichtung der Bahnen kann zudem die Richtung des Versatzes festgelegt werden, der mit der jeweiligen Teststruktur vermessen werden kann.In In an exemplary embodiment, the test structure has several parallel adjacent electrically conductive paths on, isolated against each other and each with a separate Connection element are electrically connected. With appropriate design of the test element will then be more appropriate in connecting the wafers Location two adjacent tracks electrically connected by the test element. By measuring the electrical resistance of each adjacent tracks over the respective separate connection elements can then be determined whether and which of the interconnects are electrically connected by the test element are, d. H. above Which of the tracks is the test element. To this Way can be over the Dimensioning of the test structure, in particular the distance and the Number of electrically conductive Paths, determine with which measurement resolution and over which offset range the wafer can be measured. About the orientation of the webs In addition, the direction of the offset can be defined with the respective test structure can be measured.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

Das vorgeschlagene Verfahren wird nachfolgend anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen nochmals kurz erläutert. Hierbei zeigen:The proposed method will be described below with reference to embodiments briefly explained in connection with the drawings. in this connection demonstrate:

1 ein erstes Beispiel für die Nutzung einer Teststruktur gemäß dem vorliegenden Verfahren; 1 a first example of the use of a test structure according to the present method;

2 ein Beispiel für eine Ausgestaltung der Teststruktur und des Testelementes gemäß dem vorliegenden Verfahren; 2 an example of an embodiment of the test structure and the test element according to the present method;

3 ein weiteres Beispiel für eine Ausgestaltung der Teststruktur und des Testelementes gemäß dem vorliegenden Verfahren; 3 another example of an embodiment of the test structure and the test element according to the present method;

4 ein Beispiel für eine Teststruktur mit einer arrayförmigen Anordnung zur Bestimmung eines zweidimensionalen Versatzes; 4 an example of a test structure with an array-shaped arrangement for determining a two-dimensional offset;

5 ein Beispiel für eine Anordnung von zwei Messeinheiten auf einem Wafer; und 5 an example of an arrangement of two measuring units on a wafer; and

6 ein Beispiel für die Vermessung der Teststruktur beim vorliegenden Verfahren. 6 an example of the measurement of the test structure in the present method.

Wege zur Ausführung der ErfindungWays to carry out the invention

Beim vorgeschlagenen Verfahren wird eine geometrische Fehljustage in Form eines gegenseitigen Versatzes von zwei gebondeten Wafern mit Hilfe einer einfachen Teststruktur elektrisch vermessen. Hierzu wird auf einen der beiden Wafer eine elektrisch leitfähige Teststruktur und auf den anderen der beiden Wafer ein elektrisch leitfähiges Testelement aufgebracht. In den nachfolgenden Beispielen wird die Teststruktur so ausgeführt, dass das Testelement nach dem Verbinden der beiden Wafer in elektrischem Kontakt mit einem Teil der Teststruktur steht. Das Testelement ist hierbei so dimensioniert, dass es je nach Versatz der beiden Wafer unterschiedliche voneinander isolierte Bereiche der Teststruktur elektrisch miteinander verbindet, wobei die unterschiedlichen Bereiche über elektrische Verbindungen mit elektrischen Kontaktflächen verbunden sind, die nach dem Verbinden der beiden Wafer durch ein Messsystem kontaktiert werden können.At the proposed method is a geometric misalignment in Shape of a mutual offset of two bonded wafers with Measure the help of a simple test structure electrically. For this On one of the two wafers, an electrically conductive test structure is formed and applied to the other of the two wafers an electrically conductive test element. In the following examples, the test structure is carried out so that the test element after connecting the two wafers in electrical Contact with a part of the test structure stands. The test element is This dimensioned so that it depends on the offset of the two wafers different isolated areas of the test structure electrically interconnects, the different areas via electrical Connections are connected to electrical contact surfaces following contacting the two wafers through a measuring system can be.

1 zeigt zur Veranschaulichung beispielhaft einen Querschnitt eines gebondeten MEMS-Waferpaares. Der untere Wafer 1 enthält u. a. die eigentlichen Sensorbauelemente 3. Diese sind über Leiterbahnen 5 mit Anschlusspads 6 elektrisch verbunden, so dass sie kontaktiert werden können. Der obere Wafer 2, auch als Kappenwafer bezeichnet, dient zum mechanischen Schutz der filigranen MEMS Strukturen. Der Kappenwafer enthält hier Spacerstrukturen 4 zur Abstandsdefinition. Zwischen den Wafern ist die eigentliche Bondlinie 7 aufgebracht, die eine schlüssige und mechanisch feste Verbindung zwischen den beiden Wafern gewährleistet. Selbstverständlich ist dieser Aufbau nur beispielhaft zu verstehen, da sich für MEMS-WLP insgesamt mannigfaltige Möglichkeiten und Ausführungsformen ergeben. So kann auch der obere Wafer 2 bspw. funktionelle MEMS-Elemente enthalten. Zudem können auf beiden Wafern wahlweise zusätzlich integrierte Schaltungen aufgebracht sein. 1 Illustratively shows by way of example a cross section of a bonded MEMS wafer pair. The lower wafer 1 contains, among other things, the actual sensor components 3 , These are over tracks 5 with connection pads 6 electrically connected so that they can be contacted. The upper wafer 2 , also referred to as cap wafer, serves to mechanically protect the filigree MEMS structures. The cap wafer contains spacer structures here 4 for distance definition. Between the wafers is the actual bond line 7 applied, which ensures a consistent and mechanically strong connection between the two wafers. Of course, this structure is only to be understood as an example, since a variety of possibilities and embodiments result for MEMS-WLP. So can the upper wafer 2 For example, contain functional MEMS elements. In addition, on both wafers optionally additionally integrated circuits can be applied.

Im vorliegenden Beispiel werden vor dem Verbinden der beiden Wafer zusätzlich zu den bereits beschriebenen Elementen die für das vorgeschlagene Verfahren erforderlichen Versatzmessstrukturen aufgebracht. Dies kann mit den gleichen Techniken erfolgen, mit denen auch die anderen Elemente auf den Wafern hergestellt werden, insbesondere Abscheidungs-, Lithographie- und Ätztechniken. Die Versatzmessstrukturen bestehen in diesem Beispiel aus einer Kombination von spezifisch angeordneten, elektrisch leitfähigen Kontaktstrukturen 10, die untereinander ein bestimmtes Abstandsmaß haben, voneinander elektrisch isoliert sind und jeweils über individuelle Leiterbahnen 11 mit entsprechenden Anschlusspads 12 verbunden sind, über die sie von außen elektrisch kontaktiert werden können. Die Kontaktstrukturen 10 bilden die Teststruktur des vorgeschlagenen Verfahrens. Die Anschlusspads 12 sind so ausgelegt, dass sie bspw. über Prober-Nadeln durch Standard-Waferprober kontaktiert und elektrisch ausgelesen werden können. Auf der gegenüberliegenden Seite der Kontaktstrukturen 10 ist auf der kontaktierten Seite des oberen Wafers 2 eine komplementäre Kontaktstruktur 9 aufgebracht, die das Testelement bildet. Diese ist bis zu einem gewissen Grad elektrisch leitfähig, so dass ein Stromfluss über diese Kontaktstruktur 9 möglich ist. Dies kann z. B. durch Aufbringen eines dünnen Metallfilms erreicht werden.In the present example, in addition to the elements already described, the offset measurement structures required for the proposed method are applied before joining the two wafers. This can be done with the same techniques that make the other elements on the wafers, especially deposition, lithography and etching techniques. The offset measurement structures in this example consist of a combination of specifically arranged, electrically conductive contact structures 10 , which have a certain distance between each other, are electrically isolated from each other and each via individual tracks 11 with corresponding connection pads 12 are connected, via which they can be electrically contacted from the outside. The contact structures 10 form the test structure of the proposed method. The connection pads 12 are designed so that they can be contacted eg via Prober needles by standard Waferprober and read out electrically. On the opposite side of the contact structures 10 is on the contacted side of the upper wafer 2 a complementary contact structure 9 applied, which forms the test element. This is to some extent electrically conductive, so that a current flow through this contact structure 9 is possible. This can be z. B. be achieved by applying a thin metal film.

1A zeigt hierzu ein Beispiel, bei dem der untere und der obere Wafer ohne Versatz zueinander justiert sind. Die oberen Funktionsstrukturen sind somit passgenau zu den unteren angebracht. In diesem Fall sind alle Kontaktstrukturen 10 des unteren Wafers 1 untereinander elektrisch isoliert, da die obere Kontaktstruktur 9 ausschließlich auf einer dieser Kontaktstrukturen 10 aufliegt. Eine Widerstandsmessung zwischen den einzelnen Anschlusspads 12 der Kontaktstrukturen 10 ergibt folglich für alle Padkombinationen hochohmige Werte. Aus dieser Messung lässt sich damit eine genaue Justage der beiden Wafer zueinander ableiten. 1A shows an example in which the lower and upper wafers are adjusted without offset to each other. The upper functional structures are thus fitted precisely to the lower. In this case, all contact structures 10 of the lower wafer 1 electrically insulated with each other, since the upper contact structure 9 exclusively on one of these contact structures 10 rests. A resistance measurement between the individual connection pads 12 the contact structures 10 consequently results in high impedance values for all pad combinations. From this measurement, an exact adjustment of the two wafers can be derived from each other.

1B zeigt einen Zustand, bei dem ein leichter Versatz der beiden Wafer auftritt, der die Funktionalität der Bauelemente jedoch nicht beeinträchtigen muss. Durch diesen Versatz werden zwei Kontaktstrukturen 10 elektrisch kurz geschlossen. Dies kann durch eine drastische Reduktion des Widerstandswertes der entsprechenden Padkombination elektrisch detektiert werden. 1B shows a state in which a slight offset of the two wafers occurs, but does not affect the functionality of the components. This offset creates two contact structures 10 electrically short closed. This can be detected electrically by drastically reducing the resistance value of the corresponding pad combination.

In 1C ist ein starker Versatz der Wafer dargestellt, der zu einer starken Einschränkung der Funktionalität der Bauelemente führt. In der Teststruktur auf dem unteren Wafer 1 werden nun andere Kontaktstrukturen 10 mit größerem Abstand zum Ursprungspunkt kurzgeschlossen. Durch die Vermessung der unterschiedlichen Padkombinationen können die kurz geschlossenen Kontaktstrukturen 10 und somit die relative Lage der oberen Kontaktstruktur 9 zu den unteren Kontaktstrukturen 10 ermittelt werden. Über die geometrische Analyse der Kontaktbereiche kann folglich auch die Größe des Versatzes angegeben werden. Die Quantisierung der Messwerte ist an die Geometrie und die Größe der Abstandsintervalle der Kontaktstrukturen 10 gekoppelt.In 1C is a strong offset of the wafer shown, which leads to a strong restriction of the functionality of the devices. In the test structure on the lower wafer 1 become other contact structures 10 short-circuited at a greater distance to the point of origin. By measuring the different pad combinations, the short-circuited contact structures 10 and thus the relative position of the upper contact structure 9 to the lower contact structures 10 be determined. Consequently, the size of the offset can also be specified via the geometric analysis of the contact regions. The quantization of the measured values is based on the geometry and the size of the spacing intervals of the contact structures 10 coupled.

2A zeigt eine schematische Darstellung einer Versatzteststruktur des vorgeschlagenen Verfahrens mit fünf Intervallbereichen in schematischer Darstellung. In der Nullpunktlage, die in 2a dargestellt ist, kontaktiert die obere Gegenfläche, d. h. die obere Kontaktstruktur 9, nur die mittige untere Kontaktstruktur 10 der Teststruktur. Die unteren Kontaktstrukturen 10 sind über elektrische Leitungen 23, bspw. über Metallbahnen aus Al, Cu oder Au oder dotiertem Silizium, mit den Anschlusspads 22 verbunden. An diese können nun mit Standardmessequipment (Waferprober) elektrische Signale automatisiert angelegt und ausgewertet werden. So kann durch Anlegen einer Spannung an jeweils zwei Anschlusspads 22 und Messung des resultierenden Stromflusses der ohmsche Widerstand zwischen den jeweiligen unteren Kontaktstrukturen 10 gemessen werden. 2A shows a schematic representation of an offset test structure of the proposed method with five interval ranges in a schematic representation. In the zero point, the in 2a is shown contacted the upper mating surface, that is, the upper contact structure 9 , only the central lower contact structure 10 the test structure. The lower contact structures 10 are via electrical lines 23 . For example. Via metal tracks of Al, Cu or Au or doped silicon, with the connection pads 22 connected. Now, electrical signals can be automatically created and evaluated using standard measuring equipment (wafer probers). Thus, by applying a voltage to two connection pads 22 and measuring the resulting current flow of the ohmic resistor between the respective lower contact structures 10 be measured.

In der Nullpunktlage 26 sind alle Kontaktstrukturen 10 elektrisch isoliert, der Widerstand ist im Idealfall unendlich. Ist ein Versatz mit Versatzvektor V gegeben, wie dies in 2B dargestellt ist, so schließt die Gegenfläche der oberen Kontaktstruktur 9 durch den Versatz bedingt entsprechende Kontaktstrukturen 10 kurz und es kann an den jeweiligen Anschlusspads 22 ein endlicher Widerstand gemessen werden. Die minimale Auflösung der Versatzmessung ist durch den Abstand und die Größe der unteren Kontaktstrukturen 10 sowie die Größe der Gegenfläche der oberen Kontaktstruktur 9 gegeben. Mit dem Bezugszeichen 27 die Lage der oberen Kontaktstruktur 9 angedeutet.In the zero point position 26 are all contact structures 10 electrically isolated, the resistance is ideally infinite. If there is an offset with offset vector V, as in 2 B is shown, the mating surface of the upper contact structure closes 9 due to the offset requires corresponding contact structures 10 short and it can be attached to the respective connection pads 22 a finite resistance is measured. The minimum resolution of the offset measurement is the distance and size of the lower contact structures 10 and the size of the mating surface of the upper contact structure 9 given. With the reference number 27 the location of the upper contact structure 9 indicated.

3 zeigt eine Ausführungsform, bei der ein Kurzschluss zwischen den unteren Kontaktstrukturen 10 und einem zusätzlichen Referenzkontakt der unteren Kontaktstruktur 10 detektiert wird. Der Strompfad verläuft von den Anschlusspads 22 über die Leiterbahnen 23 zu den Kontaktbereichen 28 der unteren Kontaktstrukturen 10. Auf dem oberen Wafer 2 wird nun der Strompfad über die Gegenfläche und eine entsprechende Leiterbahn 25 zu einem Rückkontaktbereich 29 der oberen Kontaktstruktur 9 weitergeführt. Dieser Rückkontakt bleibt in allen Waferpositionen bestehen. Über die Leiterbahnebene 24 wird dieser zu dem Anschlusspad 21 geführt. Somit kann auch eine korrekte Nullposition gemessen werden. Zudem wird dadurch die Auflösung der Messung erhöht, da mehr Zwischenstufen gemessen werden können bzw. die Größe der Gegenfläche an der oberen Kontaktstruktur 9 verringert werden kann. 3 shows an embodiment in which a short circuit between the lower contact structures 10 and an additional reference contact of the lower contact structure 10 is detected. The current path runs from the connection pads 22 over the tracks 23 to the contact areas 28 the lower contact structures 10 , On the upper wafer 2 Now the current path over the counter surface and a corresponding trace 25 to a back contact area 29 the upper contact structure 9 continued. This back contact remains in all wafer positions. Via the track level 24 this becomes the connection pad 21 guided. Thus, a correct zero position can be measured. In addition, this increases the resolution of the measurement, since more intermediate stages can be measured or the size of the counterface on the upper contact structure 9 can be reduced.

Bei streifenförmiger Anordnung der unteren Kontaktstrukturen 10 kann ein Versatz nur in einer lateralen Dimension vermessen werden. 4 zeigt eine Teststruktur mit einer Arrayanordnung von Kontaktbereichen 28 der unteren Kontaktstruktur 10, mit der gleichzeitig eine Verschiebung in zwei lateralen Dimensionen vermessen werden kann. Eine Verschiebung der Gegenfläche der oberen Kontaktstruktur 9 führt, wie in den vorangegangenen Beispielen angeführt, zu einem Kurzschluss zwischen entsprechenden Kontaktbereichen 28. Durch die Arrayanordnung in Form eines zweidimensionalen Arrays von Kontaktbereichen 28 kann sowohl der Versatz in x- wie auch in y-Richtung gleichzeitig gemessen werden, so dass der resultierende Versatzvektor V angegeben werden kann (vgl. 4B).In strip-like arrangement of the lower contact structures 10 For example, an offset can only be measured in a lateral dimension. 4 shows a test structure with an array of contact areas 28 the lower contact structure 10 with which at the same time a displacement in two lateral dimensions can be measured. A displacement of the counter surface of the upper contact structure 9 leads, as stated in the preceding examples, to a short circuit between corresponding contact areas 28 , By the array arrangement in the form of a two-dimensional array of contact areas 28 For example, both the offset in the x direction and in the y direction can be measured simultaneously, so that the resulting offset vector V can be specified (cf. 4B ).

5 zeigt eine Anordnung von zwei Messeinheiten, die jeweils aus den unteren 10 und der oberen Kontaktstruktur 9 bestehen, um den Waferversatz zweier Wafer beim WLP zu vermessen. Beim WLP wird der untere Wafer 1 zum oberen Wafer 2 justiert und mit diesem fest verbunden. Eine bei der Prozessführung auftretende Fehljustage führt zu einem translatorischen Versatz V sowie einer rotatorischen Drehung mit Drehwinkel η. Durch Angabe von V und η kann die geometrische Relation von dem Koordinatensystem 31 des unteren Wafers 1 zum Koordinatensystem 32 des oberen Wafers 2 beschrieben werden. Wird von mindestens zwei Messeinheiten, die auf dem Wafer örtlich getrennt angebracht sind und jeweils eine Arrayanordnung von Kontaktbereichen aufweisen (vgl. 4), der lokale Versatzvektor V₁ und V₂ gemessen, so kann der Waferversatzvektor V sowie die Drehung η der beiden Wafer zueinander berechnet werden. 5 shows an arrangement of two measuring units, each of the lower 10 and the upper contact structure 9 exist to measure the wafer offset of two wafers at the WLP. The WLP becomes the lower wafer 1 to the upper wafer 2 adjusted and firmly connected with this. A misalignment occurring during the process control leads to a translational offset V as well as a rotary rotation with a rotational angle η. By specifying V and η, the geometric relation of the coordinate system 31 of the lower wafer 1 to the coordinate system 32 of the upper wafer 2 to be discribed. Is by at least two measuring units, which are mounted locally separated on the wafer and each having an array of contact areas (see. 4 ), the local offset vector V ₁ and V ₂ measured, the wafer offset vector V and the rotation η of the two wafers can be calculated to each other.

Werden mehrere Testfelder bzw. Messeinheiten flächig über den Wafer verteilt, so kann das Auflösungsvermögen der Messmethode weiter gesteigert werden, da auch Zwischenwerte der Quantelung berechnet werden können.Become several test fields or measuring units distributed over the wafer, so can the resolution of the Measurement method further increased, as well as intermediate values of Quantelung can be calculated.

Die Anschlusspads 12 bzw. 22 der unteren Kontaktstrukturen 10 sind so angeordnet, dass sie über ein geeignetes Testwerkzeug, insbesondere über Waferprober kontaktiert werden können. 6 zeigt hierzu ein Beispiel, bei dem die Anschlusspads 12 der Teststruktur über Probenadeln 40 elektrisch ankontaktiert werden. Dies erfolgt vorzugsweise beim Wafertest nach dem Verbinden der beiden Wafer auf Waferebene. Die Probenadeln 40 sind über elektrische Leiterbahnen 42 mit einer geeigneten Elektronikschaltung 41 oder einem entsprechenden geeigneten Elektronikgerät verbunden, das ein Testsignal einspeist und die Antwortsignale misst und auswertet. Die Messung, in diesem Fall des elektrischen Widerstands, kann somit vollautomatisiert mit Standardhalbleiterequipment durchgeführt werden.The connection pads 12 respectively. 22 the lower contact structures 10 are arranged so that they can be contacted via a suitable test tool, in particular via Waferprober. 6 shows an example in which the connection pads 12 the test structure via sample needles 40 be electrically contacted. This is preferably done in the wafer test after joining the two wafers at the wafer level. The sample needles 40 are via electrical conductors 42 with a suitable electronic circuit 41 or a corresponding suitable electronic device that feeds a test signal and measures and evaluates the response signals. The measurement, in this case the electrical resistance, can thus be carried out fully automatically with standard semiconductor equipment.

11: unterer Waferlower wafer
22: oberer Waferupper wafer
33: Sensorelementsensor element
44: Spacerstrukturspacer structure
55: Leiterbahnconductor path
66: Anschlusspadcontact pad
77: BondlinieBond line
99: obere Kontaktstrukturupper Contact structure
1010: untere Kontaktstrukturlower Contact structure
1111: Leiterbahnconductor path
1212: Anschlusspadcontact pad
2121: Anschlusspadcontact pad
2222: Anschlusspadcontact pad
2323: Leiterbahnconductor path
2424: LeiterbahnebeneInterconnect level
2525: Leiterbahnconductor path
2626: NullpunktlageZero position
2727: Lage der oberen Kontaktstrukturlocation the upper contact structure
2828: Kontaktbereichcontact area
2929: RückkontaktbereichBack contact area
3131: Koordinatensystem des unteren Waferscoordinate system of the lower wafer
3232: Koordinatensystem des oberen Waferscoordinate system of the upper wafer
4040: Probenadelsample probe
4141: Elektronikschaltungelectronic circuit
4242: Leiterbahnenconductor tracks

Claims

Method for determining the alignment accuracy when joining two wafers by wafer bonding, in which a first ( 1 ) and a second wafer ( 2 ) and connected by a bonding technique, wherein before joining - on a first side of the first wafer ( 1 ) which, when connected to the second wafer ( 2 ), at least one electrically conductive test structure ( 10 ) is applied on a second side of the second wafer ( 2 ) which, when connected to the first wafer ( 1 ), at least one at least partially electrically conductive test element ( 9 ) is applied at a location which, after joining the two wafers in the region of the test structure ( 10 ), the test structure ( 10 ) is formed so that it is at least two different relative layers of test structure ( 10 ) and test element ( 9 ) has different electrical properties, which after connecting the two wafers via at least two connection elements ( 12 . 21 . 22 ) at first ( 1 ) and / or second wafer ( 2 ) are measurable, and the test structure ( 10 ) and the test element ( 9 ) are applied to the first and second side so that the test element ( 9 ) after joining the two wafers in contact with a part of the test structure ( 10 ) and after bonding - the electrical properties of the test structure ( 10 ) via the at least two connection elements ( 12 . 21 . 22 ) and - the adjustment accuracy is derived from the measured electrical properties, the test structure ( 10 ) is formed so that it at the different relative positions of a different electrical resistance between the at least two connection elements ( 12 . 21 . 22 ) having.

Method according to Claim 1, in which the test structure ( 10 ) is formed with a plurality of parallel electrically conductive paths which are insulated from one another and each with a separate connection element ( 12 . 22 ) are electrically connected, wherein the test element ( 9 ) is dimensioned so that it can electrically connect two adjacent electrically conductive paths after the connection of the two wafers in a suitable relative position, and in which by measuring the electrical resistance between respectively adjacent electrically conductive tracks via the respective separate connection elements ( 12 . 22 ) is determined whether and which of the electrically conductive paths through the test element ( 9 ) are electrically connected.

Method according to Claim 1, in which the test structure ( 10 ) comprises a zweidimensio nal array electrically conductive areas which are insulated from each other and each with a separate connection element ( 12 . 22 ) are electrically connected, wherein the test element ( 9 ) is dimensioned so that it can electrically connect two adjacent electrically conductive regions after the connection of the two wafers in a suitable relative position, and in which by measuring the electrical resistance between respectively adjacent electrically conductive regions via the respective separate connection elements ( 12 . 22 ) is determined whether and which of the electrically conductive regions through the test element ( 9 ) are electrically connected.

Method according to one of Claims 1 to 3, in which the test structure ( 10 ) and the test element ( 9 ) are arranged and arranged so that a first of the at least two different relative layers of test structure ( 10 ) and test element ( 9 ), in which the test structure ( 10 ) has different electrical properties, corresponds to a relative position that is within a predetermined adjustment accuracy, and that a second of the at least two different relative positions of test structure ( 10 ) and test element ( 9 ), in which the test structure ( 10 ) has different electrical properties, corresponds to a relative position that is outside the predetermined adjustment accuracy.

Method according to Claim 1 or 2, in which the test structure ( 10 ) is formed so that by measuring the electrical properties of the relative position of the test structure ( 10 ) and test element ( 9 ) relative to a desired position in at least one lateral dimension can be determined.

Method according to Claim 5, in which at least two measuring units each consisting of the test structure ( 10 ) and the test element ( 9 ), so applied to the first and second side at different locations, that the relative position of test structure ( 10 ) and test element ( 9 ) is determinable with respect to a desired position for each measuring unit in a different lateral dimension, in which, for each measuring unit, the relative position of the test structure ( 10 ) and test element ( 9 ) and in which a shift and / or rotation of the two wafers relative to the desired position is calculated from the determined relative positions.

Method according to one of Claims 1 or 3, in which the test structure ( 10 ) is formed so that by measuring the electrical properties of the relative position of the test structure ( 10 ) and test element ( 9 ) relative to a desired position in two lateral dimensions can be determined.

Method according to Claim 7, in which at least two measuring units, each consisting of the test structure ( 10 ) and the test element ( 9 ) are applied at different locations on the first and second side, wherein for each measuring unit by measuring the electrical properties of the relative position of test structure ( 10 ) and test element ( 9 ) and in which a shift and / or rotation of the two wafers relative to the desired position is calculated from the determined relative positions.

Method according to one of claims 1 to 8 for the determination the alignment accuracy when connecting wafers for the production micromechanical or microelectromechanical components.