[go: up one dir, main page]

DE102008011223A1 - Printed circuit board layout optimization method for electronic circuit, involves executing design process such that geometrical position of conductive strips and/or components is provided for determination of field strength - Google Patents

Printed circuit board layout optimization method for electronic circuit, involves executing design process such that geometrical position of conductive strips and/or components is provided for determination of field strength Download PDF

Info

Publication number
DE102008011223A1
DE102008011223A1 DE102008011223A DE102008011223A DE102008011223A1 DE 102008011223 A1 DE102008011223 A1 DE 102008011223A1 DE 102008011223 A DE102008011223 A DE 102008011223A DE 102008011223 A DE102008011223 A DE 102008011223A DE 102008011223 A1 DE102008011223 A1 DE 102008011223A1
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
field strength
design process
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008011223A
Other languages
German (de)
Inventor
Jürgen Wille
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Valeo Schalter und Sensoren GmbH
Original Assignee
Valeo Schalter und Sensoren GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Valeo Schalter und Sensoren GmbH filed Critical Valeo Schalter und Sensoren GmbH
Priority to DE102008011223A priority Critical patent/DE102008011223A1/en
Publication of DE102008011223A1 publication Critical patent/DE102008011223A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

The method involves executing a design process for conductive strips (LB) and a component arrangement such that geometrical position of individual conductive strips and/or individual components is provided for determination of electrical field strength during the design process. A loop surface (A) is determined from the geometrical position of the conductive strips and/or the components. The loop surface is formed from length of the conductive strips and/or the components and a distance to a ground wire (GND) of an electronic circuit. An independent claim is also included for a computer program product comprising a program for executing a method for optimization of a printed circuit board layout.

Description

Stand der TechnikState of the art

Die Erfindung betrifft ein Verfahren zur Optimierung eines Leiterplattenlayouts für eine eine elektronische Schaltung tragende Leiterplatte nach der Gattung des Hauptanspruchs.The The invention relates to a method for optimizing a printed circuit board layout for a printed circuit board carrying an electronic circuit according to the preamble of the main claim.

Es ist beispielsweise aus der DE 100 23 354 A1 bekannt, dass bei der Gestaltung des Layouts der Leiterbahnen auf einer Leiterplatte für elektronische Schaltkreise besondere Vorkehrungen hinsichtlich der elektromagnetischen Verträglichkeit (EMV) getroffen werden müssen. Bei einem vorhandenen Layout müssen daher eventuell besondere Abschirmmaßnahmen gegen elektrische und/oder magnetische Felder getroffen werden oder es müssen zusätzliche Schaltungsmaßnahmen zur Filterung von Signalen oder Störquellen vorgenommen werden.It is for example from the DE 100 23 354 A1 It is known that special arrangements with regard to electromagnetic compatibility (EMC) must be made when designing the layout of the printed conductors on an electronic circuit board. In the case of an existing layout, therefore, special shielding measures against electrical and / or magnetic fields may have to be taken or additional circuit measures for filtering signals or sources of interference must be made.

Für sich gesehen ist auch bekannt, dass mit sogenannten EMV-Simulationstools, basieren auf der hinlänglich bekannten Finite-Elemente Methode, oder mit einem sogenannten Finite-Zeit-Verfahren, bei welchen die Leiterplatte mit den Leiterbahnen und Bauelementen in diskrete Flächen (2D-Verfahren) oder in diskrete Volumen (3D-Verfahren) zerteilt wird, eine Analyse der Leiterplatte zur Optimierung des EMV-Verhaltens durchgeführt werden kann.For It is also known that with so-called EMC simulation tools, are based on the well-known finite elements Method, or with a so-called finite-time method in which the circuit board with the tracks and components in discrete Surfaces (2D-method) or in discrete volumes (3D-method) an analysis of the PCB to optimize the EMC behavior can be carried out.

Durch die räumliche und zeitliche Diskretisierung können hierbei die Übertragungseigenschaften von Leitungen und passiven Elementen (Kapazitäten, Induktivitäten, etc.) auf der Leiterplatte insbesondere durch Lösung der Maxwellschen Gleichungen zur Berechnung der elektrischen und magnetischen Felder, bestimmt werden. Als Ergebnis erhält man dann ein elektrisches Model, welches man mittels eines Schaltungssimulators weiter untersuchen kann. Diese Vorgehensweise setzt allerdings voraus, dass der Entwicklungsingenieur für die Gestaltung des Layouts der Leiterplatte in der Lage ist, die Qualität des Leiterplattenlayouts visuell zu beurteilen, um kritische Leitungsführungen, welche möglicherweise eine unerwünscht hohe Abstrahlung verursachen, zu erkennen.By the spatial and temporal discretization can here the transmission characteristics of lines and passive elements (capacitors, inductors, etc.) on the circuit board in particular by solving the Maxwell's equations for calculating the electric and magnetic fields, be determined. The result is an electric one Model which is further examined by means of a circuit simulator can. However, this approach requires that the development engineer for the design of the layout of the circuit board in the Location is the quality of the PCB layout visually to assess critical routing, which may be one cause undesirable high radiation, to recognize.

Da diese Vorgehensweise auch noch sehr zeitintensiv ist, kann es als eine Aufgabe der Erfindung angesehen werden, dass bereits während oder nach der Fertigstellung des Layouts der Leiterplatte eine schnelle Bewertung des Layouts durchgeführt werden kann.There This procedure is also very time consuming, it can be considered be considered an object of the invention that already during or after the completion of the layout of the circuit board a fast Evaluation of the layout can be performed.

Darstellung der ErfindungPresentation of the invention

Die Erfindung geht von einem Verfahren zur Optimierung eines Leiterplattenlayouts für eine Leiterplatte, die eine elektronische Schaltung trägt, wobei einen Entwurfsprozess für die Leiterbahnen und Bauelementenanordnung derart durchgeführt wird, dass während und/oder nach dem Entwurfsprozesses die geometrische Lage einzelner Leiterbahnen und/oder einzelner Bauelemente in erfindungsgemäßer Weise zur Ermittlung der jeweils abgestrahlten Feldstärke (Emax) herangezogen wird.The invention relates to a method for optimizing a printed circuit board layout for a printed circuit board, which carries an electronic circuit, wherein a design process for the printed conductors and component arrangement is carried out such that during and / or after the design process the geometric position of individual printed conductors and / or individual components in accordance with the invention for determining the respective radiated field strength (E max ) is used.

In vorteilhafter Weise wird dabei aus der geometrischen Lage der Leiterbahnen und/oder Bauelemente eine Schleifenfläche ermittelt, die aus der Länge der jeweiligen Leiterbahn und/oder des Bauelements und dem Abstand zur Masse des Schaltkreises gebildet ist.In Advantageously, it is from the geometric position of the tracks and / or components determines a loop surface, the from the length of the respective conductor track and / or the component and the distance to the ground of the circuit is formed.

Bei einem im Schichtaufbau der Leiterplatte liegenden Masseleiter befindet sich dabei die Schleifenfläche im Querschnitt der Leiterplatte und bei einem auf der Leiterplatte liegenden Masseleiter befindet sich die Schleifenfläche auf der Oberfläche der Leiterplatte.at a lying in the layer structure of the PCB ground conductor is located while the loop surface in the cross section of the circuit board and located at a lying on the PCB ground conductor the loop surface on the surface of the circuit board.

Das erfindungsgemäße Verfahren kann in besonders vorteilhafter Weise mit einer stückweisen Berechnung der jeweils abgestrahlte Feldstärke Emax während des Entwurfsprozesses mit der im Anspruch 5 angegebenen Beziehung durchgeführt werden.The inventive method can be carried out in a particularly advantageous manner with a piecewise calculation of each radiated field strength E max during the design process with the relationship defined in claim 5.

Die hier vorgeschlagene Abschätzung der abgestrahlten elektrischen Feldstärke Emax kann ebenfalls für die abgestrahlte magnetische Feldstärke angegeben werden. Für sich gesehen sind eine Vielzahl von analytischen Formeln bekannt, die die Abstrahl- und Koppeleffekte von elektromagnetischen Feldern beschreiben. Alle diese im Einzelnen hier nicht beschriebenen analytischen Formeln enthalten in der Regel nur eine Abhängigkeit von geometrischen Formen, welche durch die Layoutgeometrie der Leiterplatte einfach ermittelt werden können. Die erfindungsgemäße Methodik beruht somit darauf, dass auf einfache Weise bekannte analytische Formeln auf komplexe Layoutstrukturen von Leiterplatten angewendet werden, die anhand von geometrischen Algorithmen leicht analysiert werden können.The estimate of the radiated electric field strength E max proposed here can likewise be stated for the radiated magnetic field strength. By itself, a variety of analytical formulas are known that describe the radiation and coupling effects of electromagnetic fields. All of these analytical formulas, which are not described in detail here, generally contain only a dependency on geometric shapes, which can easily be determined by the layout geometry of the printed circuit board. The methodology according to the invention is thus based on the simple application of known analytical formulas to complex layout structures of printed circuit boards, which can be easily analyzed on the basis of geometric algorithms.

Ein vorteilhafte Anwendung des erfindungsgemäßen Verfahrens ergibt sich, wenn hierzu ein Computerprogrammprodukt vorhanden ist, das auf einem computerverwendbaren Medium gespeichert ist. Im Computerprogrammprodukt sind computerlesbare Programmmittel, welche bei Ausführung des Computerprogrammprodukts auf einem Mikroprozessor mit zugehörigen Speichermitteln oder auf einem Computer diesen zur Durchführung des zuvor beschriebenen Verfahrens und insbesondere die Berechnung der jeweils von den Leiterbahnen und/oder den Bauelementen abgestrahlten Feldstärke (Emax) veranlassen.An advantageous application of the method according to the invention results if for this purpose a computer program product is present which is stored on a computer-usable medium. In the computer program product are computer-readable program means which, when the computer program product is executed on a microprocessor with associated memory means or on a computer, cause it to carry out the method described above and, in particular, to calculate the field strength (E max ) emitted by the conductor tracks and / or the components.

Durch die zuvor beschriebene numerische EMV-Analyse des Leiterplattenlayouts kann man somit bereits im Entwurfsstadium kontrollieren, ob die vorgeschriebenen EMV-Grenzwerte bezüglich der Ein- und Abstrahlung von elektromagnetischen Wellen durch das Layout eingehalten werden können. Die Berechnung der eingestrahlten oder abgestrahlten Emissionen erfolgt somit durch einfache analytische Funktionen, wobei als Eingabeparameter der Funktionen lediglich die geometrische und elektrische Parameter des Layouts dienen, die leicht numerisch ermittelt werden können. Obwohl die beschriebenen analytischen Funktionen an sich für Spezialfälle, wie zum Beispiel des magnetischen Dipols gültig sind, kann durch die numerische EMV-Analyse doch eine hinreichend gute Bewertung des Leiterplattenlayouts vorgenommen werden, bevor EMV-Messungen durchgeführt werden.By the previously described numerical EMC analysis of the PCB layout Thus it is possible to check already at the drafting stage whether the prescribed EMC limits with regard to the radiation of electromagnetic radiation Waves can be kept by the layout. The Calculation of the radiated or emitted emissions thus by simple analytic functions, whereby as input parameters the functions only the geometric and electrical parameters of the layout, which can easily be determined numerically. Although the analytical functions described in themselves for Special cases, such as the magnetic dipole can be valid through the numerical EMC analysis yet made a sufficiently good rating of the PCB layout before EMC measurements are taken.

Mit der Erfindung kann auf einfache Weise eine Beurteilung der Qualität des Leiterplattenlayouts hinsichtlich der abgestrahlten elektromagnetischen Emissionen objektiv vorgenommen werden, ohne dabei auf Expertenwissen und Erfahrungen hinsichtlich der Schaltungstechnik angewiesen zu sein.With The invention can easily assess the quality of the PCB layout with regard to the radiated electromagnetic emissions objectively, without relying on expert knowledge and experience to be dependent on the circuit technology.

Durch die vorgeschlagene geometrische Analyse der Layoutdaten ist man in vorteilhafter Weise in der Lage, zum Beispiel die Grenzfrequenzen von Leiterbahngeometrien zu berechnen, ab der eine Abstrahlung zu erwarten ist. Dadurch können bereits Korrekturmaßnahmen während des Entwurfsprozesses des Layouts durchgeführt werden. Dazu muss lediglich nach Fertigstellen eines Teilschaltkreises die vorgeschlagene Kontrolle erfolgen. Darüber hinaus können die gewonnenen Erkenntnisse bei der weiteren eventuell anschließenden EMV-Analyse dazu benutzt werden, EMV-Probleme schneller und einfacher zu detektieren.By the proposed geometric analysis of the layout data is one advantageously capable of, for example, the cutoff frequencies of Calculate trace geometries from which to expect a radiation is. This already allows corrective action performed during the design process of the layout become. This only has to be done after completing a subcircuit the proposed check will be made. In addition, you can the knowledge gained in the subsequent possibly subsequent EMC analysis can be used to make EMC problems faster and easier to detect.

Kurze Beschreibung der ZeichnungShort description of the drawing

Ausführungsbeispiele der Erfindung werden anhand der Figuren der Zeichnung erläutert. Es zeigen:embodiments The invention will be explained with reference to the figures of the drawing. Show it:

1 einen Teilschnitt durch eine Leiterplatte mit einer Leiterbahn und einem Bauelement sowie einer Schleifenfläche zur Berechnung der elektrischen Feldstärke und 1 a partial section through a printed circuit board with a conductor track and a component and a loop surface for calculating the electric field strength and

2 eine Draufsicht auf einen Teil einer Leiterplatte mit einem elektronischen Bauelement und einer skizzierten Schleifenfläche zur Berechnung der elektrischen Feldstärke. 2 a plan view of a portion of a printed circuit board with an electronic component and a sketched loop surface for calculating the electric field strength.

Wege zur Ausführung der ErfindungWays to execute the invention

In 1 ist in ein Teilschnitt durch eine Leiterplatte PCB gezeigt, auf der als Bauelement ein integrierter elektronischer Schaltkreis IC und eine Leiterbahn LB angeordnet ist. Im Schichtaufbau der Leiterplatte PCB ist ein Masseleiter GND angeordnet. Der Schaltkreis IC ist einerseits mit dem Masseleiter GND und andererseits mit der Leiterbahn LB verbunden, sodass sich hier eine Länge l des zu berechnenden abstrahlenden Leiters mit dem Strom IDM ergibt. Die Leiterbahn LB liegt in einem Abstand h vom Masseleiter GND und Feldlinien FL sind im Abstand r von der stromführenden Leiterbahn LB angedeutet.In 1 is shown in a partial section through a printed circuit board PCB, on which an integrated electronic circuit IC and a conductor LB is arranged as a component. In the layer structure of the printed circuit board PCB, a ground conductor GND is arranged. The circuit IC is connected on the one hand to the ground conductor GND and on the other hand to the conductor LB, so that here results in a length l of the radiating conductor to be calculated with the current I DM . The conductor LB is at a distance h from the ground conductor GND and field lines FL are indicated at a distance r from the current-carrying conductor LB.

Hiermit ergibt sich somit die Kenntnis einer Schleifenfläche A aus dem Produkt des Abstandes h und der Länge l des zu berechnenden abstrahlenden Leiters mit dem Strom IDM durch die Geometrieführung der Leiterbahn LB vom Schaltkreis IC und des Masseleiters GND als Masserückführung. Es kann somit durch eine einfache analytische Formel die abgestrahlte elektrische Feldstärke Emax in Abhängigkeit von der Frequenz f, der Schleifenfläche A, des Stromes IDM sowie des Abstandes r aus der folgenden Beziehung ermittelt werden werden:

Figure 00050001
This thus results in the knowledge of a loop area A from the product of the distance h and the length l of the radiating conductor to be calculated with the current I DM through the geometry guide the conductor LB from the circuit IC and the ground conductor GND as Masserückführung. It can thus be determined by a simple analytical formula, the radiated electric field strength E max as a function of the frequency f, the loop area A, the current I DM and the distance r from the following relationship:
Figure 00050001

Hierbei werden folgende Größen benutzt:

f
= Frequenz,
Vs
= Volt·Sekunde,
Am
= Ampere·Sekunde,
IDM
= der Strom in der Leiterbahn,
A
= die Schleifenfläche und
r
= der Abstand der Feldlinien der elektrischen Feldstärke zur Leiterbahn.
The following variables are used:
f
= Frequency,
vs
= Volts · second,
At the
= Ampere · second,
I DM
= the current in the track,
A
= the loop surface and
r
= the distance of the field lines of the electric field strength to the conductor track.

Bei einem Ausführungsbeispiel nach 2 wird beim Schaltkreis IC eine sogenannte Blockkapazität BC angeordnet, die aufgrund ihrer Funktion möglichst nahe am Schaltkreis IC platziert werden sollte, um den sogenannten „Ground Bounce Effekt” zu reduzieren, der aufgrund einer nicht exakt auf Nullpotenzial liegenden Masseleitung GND zu Fehlern im Schaltkreis IC führen kann. Der „Ground Bounce Effekt” bewirkt einen Massepotenzialunterschied zwischen dem Schaltkreis IC und der Leiterplatte PCB. Durch schnelle Stromänderungen di/dt wird dabei in die Masseleitung GND eine Störspannung induziert.In an embodiment according to 2 a so-called blocking capacitance BC is arranged in the circuit IC, which should be placed as close as possible to the circuit IC due to their function to reduce the so-called "ground bounce effect", which lead to errors in the circuit IC due to a not exactly zero potential ground line GND can. The "ground bounce effect" causes a ground potential difference between the circuit IC and the PCB PCB. By rapid current changes di / dt an interference voltage is thereby induced in the ground line GND.

Durch eine Vorgabe der maximalen elektrischen Feldstärke Emax kann erfindungsgemäß die Platzierungsposition der Blockkapazität BC durch die zuvor erläuterte Formel überprüft werden. Es ist dabei lediglich notwendig, die effektive Schleifenfläche A zu ermitteln. Die Schleifenfläche A liegt hier auf der Oberfläche der Leiterplatte PCB, sodass in diesem Fall der Schaltkreis IC und die Blockkapazität BC sich auf der gleichen Seite der Leiterplatte PCB befinden und nicht von Masse umgeben sind.By specifying the maximum electric field strength E max , according to the invention, the placement position of the block capacitance BC can be checked by the previously explained formula. It is only necessary to determine the effective loop area A. Here, the loop surface A lies on the surface of the circuit board PCB, so that in this case the circuit IC and the block capacitance BC are on the same side of the circuit board PCB and are not surrounded by ground.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • - DE 10023354 A1 [0002] - DE 10023354 A1 [0002]

Claims (6)

Verfahren zur Optimierung eines Leiterplattenlayouts für eine Leiterplatte (PCB), die eine elektronische Schaltung trägt, bei dem ein Entwurfsprozess für die Leiterbahnen (LB) und Bauelementenanordnung derart durchgeführt wird, dass während des Entwurfsprozesses die geometrische Lage einzelner Leiterbahnen (LB) und/oder einzelner Bauelemente zur Ermittlung der jeweils abgestrahlten Feldstärke (Emax) herangezogen wird.Method for optimizing a circuit board layout for a printed circuit board (PCB), which carries an electronic circuit, in which a design process for the printed conductors (LB) and component arrangement is carried out in such a way that during the design process the geometric position of individual printed conductors (LB) and / or individual Components for determining the respective radiated field strength (E max ) is used. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass aus der geometrischen Lage der Leiterbahnen (LB) und/oder Bauelemente eine Schleifenfläche (A) ermittelt wird, die aus der Länge (l) der jeweiligen Leiterbahn (LB) und/oder des Bauelements und dem Abstand (h) zu einem Masseleiter (GND) der Schaltung gebildet ist.Method according to claim 1, characterized in that that from the geometric position of the interconnects (LB) and / or components a loop area (A) is determined which is the length (L) of the respective conductor track (LB) and / or of the component and formed the distance (h) to a ground conductor (GND) of the circuit is. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass bei einem im Schichtaufbau der Leiterplatte (LB) liegenden Masseleiter sich die Schleifenfläche (A) im Querschnitt der Leiterplatte (PCB) befindet.Method according to claim 2, characterized in that that at a lying in the layer structure of the printed circuit board (LB) Ground conductor, the loop surface (A) in cross section the printed circuit board (PCB) is located. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass bei einem auf der Leiterplatte (PCB) liegenden Masseleiter (GND) sich die Schleifenfläche (A) auf der Oberfläche der Leiterplatte (PCB) befindet.Method according to claim 2, characterized in that that at a on the printed circuit board (PCB) ground conductor (GND), the loop surface (A) on the surface the printed circuit board (PCB) is located. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die jeweils abgestrahlte Feldstärke (Emax) aus der Beziehung
Figure 00070001
ermittlet wird, wobei f = Frequenz, Vs = Volt·Sekunde, Am = Ampere·Sekunde, IDM = der Strom in der Leiterbahn, A = die Schleifenfläche und r = der Abstand der Feldlinien zur Leiterbahn ist.Method according to one of the preceding claims, characterized in that the respective radiated field strength (E max ) from the relationship
Figure 00070001
where f = frequency, Vs = volts.sec, Am = amps.second, I DM = the current in the track, A = the loop area, and r = the distance of the field lines to the track. Computerprogrammprodukt gespeichert auf einem computerverwendbaren Medium, umfassend computerlesbare Programmmittel, welche bei Ausführung des Computerprogrammprodukts auf einem Mikroprozessor mit zugehörigen Speichermitteln oder auf einem Computer diesen zur Durchführung eines Verfahrens nach einem der Ansprüche 1 bis 5 veranlassen.Computer program product stored on a computer usable Medium comprising computer readable program means, which when executed the computer program product on a microprocessor with associated Storage means or on a computer this to carry out a Initiate the method according to one of claims 1 to 5.
DE102008011223A 2008-02-26 2008-02-26 Printed circuit board layout optimization method for electronic circuit, involves executing design process such that geometrical position of conductive strips and/or components is provided for determination of field strength Withdrawn DE102008011223A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102008011223A DE102008011223A1 (en) 2008-02-26 2008-02-26 Printed circuit board layout optimization method for electronic circuit, involves executing design process such that geometrical position of conductive strips and/or components is provided for determination of field strength

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008011223A DE102008011223A1 (en) 2008-02-26 2008-02-26 Printed circuit board layout optimization method for electronic circuit, involves executing design process such that geometrical position of conductive strips and/or components is provided for determination of field strength

Publications (1)

Publication Number Publication Date
DE102008011223A1 true DE102008011223A1 (en) 2009-09-03

Family

ID=40911241

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008011223A Withdrawn DE102008011223A1 (en) 2008-02-26 2008-02-26 Printed circuit board layout optimization method for electronic circuit, involves executing design process such that geometrical position of conductive strips and/or components is provided for determination of field strength

Country Status (1)

Country Link
DE (1) DE102008011223A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108549756A (en) * 2018-04-02 2018-09-18 郑州云海信息技术有限公司 Checked in a kind of placement-and-routing high-speed line across island method and system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10023354A1 (en) 2000-05-12 2001-09-13 Siemens Ag Circuit board has electrically conducting structure in at least one defined area forming planar antenna terminated by at least one resistance in an at least approximately reflection-free manner
US20020039030A1 (en) * 2000-08-03 2002-04-04 Mehyar Khazei System, method, and apparatus for product diagnostic and evaluation testing
US6774641B2 (en) * 2001-06-20 2004-08-10 Nec Corporation Printed circuit board design support apparatus, method, and program

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10023354A1 (en) 2000-05-12 2001-09-13 Siemens Ag Circuit board has electrically conducting structure in at least one defined area forming planar antenna terminated by at least one resistance in an at least approximately reflection-free manner
US20020039030A1 (en) * 2000-08-03 2002-04-04 Mehyar Khazei System, method, and apparatus for product diagnostic and evaluation testing
US6774641B2 (en) * 2001-06-20 2004-08-10 Nec Corporation Printed circuit board design support apparatus, method, and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108549756A (en) * 2018-04-02 2018-09-18 郑州云海信息技术有限公司 Checked in a kind of placement-and-routing high-speed line across island method and system

Similar Documents

Publication Publication Date Title
DE102015202165B3 (en) Gradient coil assembly, magnetic resonance device and method for damping a Gradientenspulenanordnung
DE19702600A1 (en) Electrical analysis of integrated circuits
DE102013106541A1 (en) A system for designing a semiconductor device, the device and method of using the system
DE102013110993A1 (en) Method and device for monitoring at least one electronic switch contact for a vehicle
EP2283716B1 (en) Electronic device and method for testing a circuit board
DE102010040558A1 (en) Control device and method for designing a printed circuit board of a control device
DE102016104941A1 (en) Method and device for reducing electromagnetic interference
DE102017117646A1 (en) Door handle assembly for a motor vehicle with capacitive and inductive sensor
DE10226947A1 (en) Simulating electronic circuit with number of gates involves transforming leakage parameters extracted for test frequencies per gate into time domain representation of electronic circuit
DE102010016518A1 (en) Device for managing electromagnetic currents and method therefor
DE102008011223A1 (en) Printed circuit board layout optimization method for electronic circuit, involves executing design process such that geometrical position of conductive strips and/or components is provided for determination of field strength
DE102004029944B4 (en) Method for determining ESD-relevant circuit parts in a circuit
EP1971193A1 (en) PCB component for manufacturing planar inductances with closed inner forms
DE102015221479A1 (en) POLYMORPHES CIRCUIT SIMULATION SYSTEM
DE102011084071A1 (en) Shield for electronic circuit
DE102016213044B4 (en) Via structure for reducing crosstalk between differential signal pairs, integrated circuit layer, integrated circuit system and method for their production
DE3937183A1 (en) METHOD FOR EMISSION RADIATION DAMPING ON CIRCUIT BOARDS
DE102016111337A1 (en) Method for increasing the decoupling capacity in a microelectronic circuit
DE102011006573B4 (en) Method for determining an optimal structure of a radio-frequency shield of a radio-frequency antenna of a magnetic resonance system
DE10206658B4 (en) Method for checking an integrated electrical circuit
DE102021127461A1 (en) Method and simulation device for automatically determining an orientation factor of a printed circuit board
DE102012100578B4 (en) Method for creating a layout for a printed circuit board and corresponding printed circuit board
EP2830400A1 (en) Panel with multiple circuit boards and method of producing the same
DE102004037297A1 (en) Method for correcting layout errors
EP2779030A2 (en) Coil inductance

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
R005 Application deemed withdrawn due to failure to request examination
R005 Application deemed withdrawn due to failure to request examination

Effective date: 20150227