[go: up one dir, main page]

DE102007046557A1 - Halbleiterstruktur mit verfüllter Ausnehmung - Google Patents

Halbleiterstruktur mit verfüllter Ausnehmung Download PDF

Info

Publication number
DE102007046557A1
DE102007046557A1 DE102007046557A DE102007046557A DE102007046557A1 DE 102007046557 A1 DE102007046557 A1 DE 102007046557A1 DE 102007046557 A DE102007046557 A DE 102007046557A DE 102007046557 A DE102007046557 A DE 102007046557A DE 102007046557 A1 DE102007046557 A1 DE 102007046557A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor layer
recess
semiconductor body
side walls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007046557A
Other languages
English (en)
Inventor
Gerald Dr. Deboy
Franz Dr. Hirler
Holger Kapels
Anton Dr. Mauder
Armin Willmeroth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102007046557A priority Critical patent/DE102007046557A1/de
Publication of DE102007046557A1 publication Critical patent/DE102007046557A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/051—Forming charge compensation regions, e.g. superjunctions
    • H10D62/058—Forming charge compensation regions, e.g. superjunctions by using trenches, e.g. implanting into sidewalls of trenches or refilling trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10W10/014—
    • H10W10/17—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Thin Film Transistor (AREA)

Abstract

Eine Halbleiterstruktur weist einen Halbleiterkörper mit einer Ausnehmung auf. Die Ausnehmung wird zumindest durch zwei gegenüberliegende Oberflächen des Halbleiterkörpers begrenzt. Eine monokristalline Halbleiterschicht ist in der Ausnehmung auf zumindest den gegenüberliegenden Oberflächen des Halbleiterkörpers angeordnet. Die Halbleiterstruktur weist außerdem ein Füllmaterial auf der monokristallinen Halbleiterschicht auf.

Description

  • Ausführungsbeispiele der Erfindung beziehen sich auf eine Halbleiterstruktur mit einer verfüllten Ausnehmung, ein Verfahren zum Verfüllen einer Ausnehmung, ein Kompensationsbauelement mit einer verfüllten Ausnehmung und ein Verfahren zum Herstellen eines Kompensationsbauelements mit einer verfüllten Ausnehmung.
  • Ausnehmungen in Halbleiterkörpern, sogenannte Trenches, werden in vielfältiger Weise in Halbleiterbauelementen eingesetzt. Anwendungen finden Trenches zum Beispiel zur Isolation von Bauelementen und als Speicherkondensatoren bei dynamischen Speichern (DRAM). In den meisten Fällen werden Trenches vorgesehen, um die Packungsdichte zu erhöhen.
  • Eine mögliche Anwendung von Trenches findet sich im Bereich der Leistungshalbleiterbauelemente. Insbesondere bei Kompensationsbauelementen ist der Einsatz von Trenches vorgesehen, um n- oder p-Dotierstoffe über die Trenchseitenwände in einen Halbleiterkörper über die Tiefe der Trenches einzubringen. Somit können die Kompensationsstrukturen ausgebildet werden. Für Kompensationsbauelemente mit einer Sperrspannung von einigen hundert Volt sind Trenchtiefen von bis zu 100 μm im Siliziumhalbleiterkörper notwendig, um eine ausreichende Spannungsfestigkeit des Halbleiterbauelements zu gewährleisten. Die notwendigen Trenchbreiten, um bei den maximalen Aspektverhältnissen heutiger Ätzverfahren solche Trenchtiefen zu erreichen, liegen dabei im Bereich von einigen μm. Anschließend müssen die Trenches verfüllt werden.
  • Zur Verfüllung können Dielektrika verwendet werden, welche vorzugsweise auf Oxid basieren. Ein Nachteil einer Verfüllung mit einem Dielektrikum ist es, dass wegen der von Silizium unterschiedlichen Ausdehnungskoeffizienten enorme mechanische Spannungen erzeugt werden, die zu einer Verbiegung der Siliziumscheiben und zu Kristallfehlern im Silizium führen.
  • Eine weitere Möglichkeit der Verfüllung besteht in der epitaktischen Abscheidung von Silizium in den Trenches. Durch Verbiegungen der Halbleiterscheibe aufgrund von geringsten Unebenheiten der Haltevorrichtung der Halbleiterscheibe bzw. durch von der Haltevorrichtung auf die Halbleiterscheibe eingebrachte mechanische bzw. thermomechanische Spannungen ändert sich die Trenchweite in Abhängigkeit vom Abstand zum Trenchboden zumindest auf atomarer Skala, so dass es bei epitaktischer Verfüllung an der Grenzlinie zwischen zusammenwachsenden Epitaxieschichten innerhalb der Trenches zwangsweise zu Kristallfehlern kommt, die zu Leckströmen führen können.
  • Ausführungsbeispiele der Erfindung behandeln im Folgenden Halbleiterstrukturen mit verfüllten Ausnehmungen, die eine möglichst geringe Anzahl von Kristallfehlern in den monokristallinen Halbleiterbereichen aufweist, sowie Verfahren zum Herstellen solcher Strukturen.
  • Die Erfindung wird charakterisiert durch eine Halbleiterstruktur gemäß dem unabhängigen Anspruch 1, einem Verfahren gemäß dem unabhängigen Anspruch 21, einem Kompensationsbauelement gemäß dem unabhängigen Anspruch 31 und einem Verfahren zum Herstellen eines Kompensationsbauelements gemäß den unabhängigen Ansprüchen 34, 45 und 46. Vorteilhafte Weiterbildungen der Erfindung finden sich in den abhängigen Ansprüchen.
  • Dabei beziehen sich Ausführungsformen der Erfindung ganz allgemein auf eine Halbleiterstruktur, die einen Halbleiterkörper und eine Ausnehmung, die zumindest durch zwei gegenüberliegende Oberflächen des Halbleiterkörpers begrenzt ist, aufweist und die eine monokristalline Halbleiterschicht in der Ausnehmung auf zumindest den gegenüberliegenden Oberflächen des Halbleiterkörpers sowie ein Füllmaterial auf der monokristallinen Halbleiterschicht aufweist.
  • Im Speziellen beziehen sich Ausführungsformen der Erfindung auf ein Kompensationsbauelement, das ein Halbleitergebiet zwischen zwei Elektroden, eine halbleitende Driftzone mit einer Dotierung vom ersten Leitungstyp in dem Halbleitergebiet und eine Ausnehmung in der Driftzone aufweist, wobei sich in der Ausnehmung eine mit einer Dotierung vom zweiten Leitungstyp dotierte monokristalline Halbleiterschicht zumindest auf zwei gegenüberliegenden Seitenwänden der Ausnehmung befindet und wobei die Halbleiterschicht auf der einen Seitenwand von der Halbleiterschicht auf der gegenüberliegenden zweiten Seitenwand beabstandet ist. Das Kompensationsbauelement weist außerdem ein Füllmaterial auf der Halbleiterschicht zwischen den gegenüberliegenden Seitenwänden der Ausnehmung auf.
  • Weiterhin beziehen sich Ausführungsformen der Erfindung auf ein Verfahren zum Verfüllen einer Ausnehmung, wobei das Verfahren folgende Merkmale aufweist: Ein Bereitstellen eines Halbleiterkörpers mit einer Ausnehmung, die zumindest durch zwei gegenüberliegende Oberflächen des Halbleiterkörpers begrenzt ist, ein Erzeugen einer monokristallinen Halbleiterschicht in der Ausnehmung zumindest auf den gegenüberliegenden Seitenwänden des Halbleiterkörpers und ein Aufbringen eines Füllmaterials auf die monokristalline Halbleiterschicht in der Ausnehmung zwischen den gegenüberliegenden Oberflächen des Halbleiterkörpers.
  • Insbesondere beziehen sich Ausführungsformen der Erfindung auf ein Verfahren zum Herstellen eines Kompensationsbauelements, bei dem ein Halbleiterkörper mit einer Dotierung vom ersten Leitfähigkeitstyp bereitgestellt wird, eine Ausnehmung mit zumindest zwei gegenüberliegenden Seitenwänden in dem Halbleiterkörper erzeugt wird, eine monokristalline Halbleiterschicht mit einer Dotierung vom zweiten Leitfähigkeitstyp auf zumindest den Seitenwänden der Ausnehmung erzeugt wird, wobei die Halbleiterschicht so dick ausgestaltet wird, dass die Halbleiterschicht auf der einen Seitenwand von der Halbleiterschicht auf der gegenüberliegenden zweiten Seitenwand beabstandet ist, ein Füllmaterial auf der Halbleiterschicht zwischen den gegenüberliegenden Seitenwänden aufgebracht wird und das Kompensationsbauelement fertig gestellt wird.
  • Des Weiteren beziehen sich Ausführungsformen der Erfindung auf ein Verfahren zum Herstellen eines Kompensationsbauelements, bei dem ein schwach dotierter oder intrinsischer Halbleiterkörper (11) bereitgestellt wird, eine Ausnehmung (12) mit zumindest zwei gegenüberliegenden Seitenwänden (13', 13') in dem Halbleiterkörper (11) erzeugt wird, ein Randbereich (22) des Halbleiterkörpers (11) zumindest an den Seitenwänden (13', 13') der Ausnehmung 12 derart erzeugt wird, dass ein erster Dotierstoff von einem ersten Leitungstyp in den Halbleiterkörper (11) zumindest durch die Seitenwände (13', 13') der Ausnehmung (12) bis zu einer Tiefe t1 in den Halbleiterkörper (11) eingebracht wird und ein zweiter Dotierstoff von einem zum ersten Leitungstyp komplementären zweiten Leitungstyp zumindest durch die Seitenwände (13', 13') der Ausnehmung (12) bis zu einer Tiefe t2 mit t2 < t1 in den Halbleiterkörper (11) eingebracht wird, eine monokristalline Halbleiterschicht (14) auf zumindest den Seitenwänden (13', 13') der Ausnehmung (12) erzeugt wird, wobei die Halbleiterschicht (14) so dick ausgestaltet wird, dass die Halbleiterschicht (14) auf der einen Seitenwand (13') von der Halbleiterschicht (14) auf der gegenüberliegenden zweiten Seitenwand (13') beabstandet ist, ein Füllmaterial (15) auf der Halbleiterschicht (14) zwischen den gegenüberliegenden Seitenwänden (13', 13'') aufgebracht wird und das Kompensationsbauelement (20) fertig gestellt wird.
  • Außerdem beziehen sich Ausführungsformen der Erfindung auf ein Verfahren zum Herstellen eines Kompensationsbauelements, bei dem ein schwach dotierter oder intrinsischer Halbleiterkörper (11) bereitgestellt wird, eine Ausnehmung (12) mit zumindest zwei gegenüberliegenden Seitenwänden (13', 13') in dem Halbleiterkörper (11) erzeugt wird, ein Randbereich (22) des Halbleiterkörpers (11) zumindest an den Seitenwänden (13', 13') der Ausnehmung (12) derart erzeugt wird, dass ein Dotierstoff von einem ersten Leitungstyp zumindest durch die Seitenwände (13', 13') in den Halbleiterkörper (11) eingebracht wird, eine monokristalline Halbleiterschicht (14) mit einer Dotierung vom zweiten Leitungstyp auf zumindest den Seitenwänden (13', 13') der Ausnehmung (12) erzeugt wird, wobei die Halbleiterschicht (14) so dick ausgestaltet wird, dass die Halbleiterschicht (14) auf der einen Seitenwand (13') von der Halbleiterschicht (14) auf der gegenüberliegenden zweiten Seitenwand (13') beabstandet ist, ein Füllmaterial (15) auf der Halbleiterschicht (14) zwischen den gegenüberliegenden Seitenwänden (13', 13'') aufgebracht wird und das Kompensationsbauelement (2) fertig gestellt wird.
  • Dadurch, dass die Ausnehmung bis auf einen schmalen Spalt monokristallin verfüllt ist, die monokristalline Verfüllung aber nicht aneinander grenzt, sondern durch einen schmalen Spalt getrennt bleibt, werden Kristallfehler innerhalb der monokristallinen Verfüllung der Ausnehmung vermieden. Gleichzeitig bleibt der mechanische Stress klein, weil nur eine geringe Verfüllung der Ausnehmung mit einem Füllmaterial vorgenommen wird, dass einen zum Halbleitermaterial unterschiedlichen Temperaturausdehnungskoeffizienten hat.
  • Kurze Beschreibung der Figuren:
  • Ausführungsbeispiele der Erfindung werden nachfolgend, bezugnehmend auf die beiliegenden Figuren, näher erläutert.
  • Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsformen beschränkt, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung, einzelne Merkmale und Merkmalskombinationen einer Ausführungsform mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform geeignet zu kombinieren, um zu weiteren erfindungsgemäßen Ausführungsformen zu gelangen.
  • Bevor im Folgenden die Ausführungsbeispiele der vorliegenden Erfindung anhand der Figuren näher erläutert werden, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird.
  • 1 zeigt eine schematische Querschnittsansicht eines Halbleiterkörpers mit verfüllter Ausnehmung.
  • 2 zeigt mit den 2a bis 2e Verfahrensschritte zur Herstellung eines Kompensationsbauelements mit einer verfüllten Ausnehmung gemäß einer Ausführungsform der Erfindung.
  • 3 zeigt eine Ausführungsform zur Herstellung einer Kompensationsstruktur in einem Kompensationsbauelement.
  • 4 zeigt eine weitere Ausführungsform zur Herstellung einer Kompensationsstruktur in einem Kompensationsbauelement.
  • Detaillierte Beschreibung
  • 1 stellt eine Halbleiterstruktur 10 dar, die einen Halbleiterkörper 11 aufweist. In dem Halbleiterkörper 11 ist eine Ausnehmung 12 ausgebildet, die durch zwei gegenüberliegende, die Seitenwände der Ausnehmung bildende Oberflächen 13', 13'' und eine weitere, den Boden der Ausnehmung bildende Oberfläche 18 begrenzt ist.
  • In der Ausnehmung 12 ist sowohl auf den gegenüberliegenden Oberflächen 13', 13'' des Halbleiterkörpers 11 als auch auf dem Boden 18 der Ausnehmung 12 eine monokristalline Halbleiterschicht 14 ausgebildet. Außerdem befindet sich in der Ausnehmung 12 ein Füllmaterial 15 auf der monokristallinen Halbleiterschicht 14.
  • 2 zeigt am Beispiel eines Kompensationsbauelements 20, wie eine Halbleiterstruktur in einem Halbleiterbauelement erzeugt werden kann bzw. wie die Ausnehmung verfüllt wird.
  • 2a stellt das Ergebnis eines ersten Verfahrensschrittes dar, bei dem ein Halbleiterkörper 11 mit einer Ausnehmung 12, die durch zwei gegenüberliegende Oberflächen 13', 13'' des Halbleiterkörpers 11 und einem Boden 18 begrenzt ist, bereitgestellt wird.
  • Der Halbleiterkörper 11 ist beispielsweise eine auf einem hoch n-dotierten Halbleitersubstrat 21 epitaktisch aufgewachsene, niedrig n-dotierte Halbleiterschicht. Je nach Anwendung kann der Halbleiterkörper aber auch intrinsisch, p- oder p- und n-dotiert sein.
  • Alternativ kann der Halbleiterkörper 11 auch als Halbleitersubstrat mit niedriger n- oder p-Dotierung oder intrinsisch zur Verfügung gestellt werden. Dazu wird zunächst die Vorderseite des Halbleitersubstrats bearbeitet. Danach wird das Halbleitersubstrat an der Rückseite auf Zieldicke gedünnt und durch Implantation von n-Dotierstoffen in die Rückseite des Halbleitersubstrats eine hochdotierte Halbleiterschicht als Drainzone erzeugt.
  • Alternativ kann der Halbleiterkörper 11 auch durch eine Schichtfolge gebildet werden, bei der zwischen einem hoch n-dotierten Substrat und einer intrinsisch oder niedrig n-dotierten Halbleiterschicht noch eine weitere, in ihrer Dotierung abweichende Schicht vorgesehen ist. Diese Schicht kann zumindest lokal noch niedriger als z. B. die niedrig n-dotierte Schicht dotiert sein, wobei ihre Dotierungshöhe über die Tiefe variieren kann.
  • Die Ausnehmung 12 in dem Halbleiterkörper 11 wird beispielsweise durch Ätzung erzeugt. Die Strukturgrößen hängen dabei, insbesondere für Kompensationsbauelemente mit vertikalem Stromfluss durch das Bauelement, von der geforderten Sperrspannung des Bauelements ab. Für den Aufbau einer Raumladungszone zum Abbau des elektrischen Felds im Sperrfall wird eine niedrig dotierte Halbleiterschicht bzw. niedrig dotierte Halbleiterschichtfolge mit einer Dicke von etwa 10 μm pro 100 V Sperrspannung benötigt. Für unipolare Leistungshalbleiter, zu welchem die Kompensationsbauelemente gehören, liegen die erforderlichen Schichtdicken im Bereich zwischen etwa 5 μm und etwa 200 μm. Heute erreicht man Aspektverhältnisse, d. h. das Verhältnis der Tiefe zur Breite von Graben-Ätzungen, im Bereich von etwa 10:1 bis etwa 100:1.
  • Die Breite B der Ausnehmung 12 an einer ersten Hauptoberfläche 16 des Halbleiterkörpers 11 hängt somit bei Kompensationsbauelementen von der geforderten Tiefe der Ausnehmung, und diese wiederum von der Sperrspannung des Bauelements ab.
  • Als Beispiel kann man für ein Bauelement mit 600 V Sperrfähigkeit von einer Grabentiefe von etwa 30 μm bis 60 μm und einer Breite von etwa 1 μm bis etwa 6 μm ausgehen. Die Ausnehmung 12 kann, wie dargestellt, derart sein, dass die zwei gegenüber liegenden Oberflächen 13', 13'' parallel mit einem Abstand A zueinander angeordnet sind.
  • Alternativ kann die Ausnehmung 12 aber auch der Form sein (nicht dargestellt), dass die zwei gegenüberliegenden Oberflächen 13', 13'' des Halbleiterkörpers 11 zumindest abschnittsweise gegeneinander geneigt sind und der Abstand A den geringsten Abstand zwischen den gegenüberliegenden Oberflächen 13', 13'' des Halbleiterkörpers 11 definiert, welcher an beliebiger Stelle zwischen der ersten Halbleiteroberfläche 16 und dem Boden 18 der Ausnehmung 12 vorliegen kann. Insbesondere kann sich dieser geringste Abstand A am Boden 18 der Ausnehmung 12 befinden. Durch diese trichterförmige Ausgestaltung der Ausnehmung 12 kann in einfacher Weise ein Entstehen von Hohlräumen bei einer späteren Verfüllung der Ausnehmung 12 vermieden werden.
  • Es können auch mehrere Ausnehmungen 12 in dem Halbleiterkörper 11 erzeugt werden. In diesem Fall sind die Ausnehmungen 12 durch Halbleiterkörperstege 11a zwischen den Ausnehmungen 12 voneinander getrennt.
  • Wie in 2a dargestellt kann die Ausnehmung 12 in dem Halbleiterkörper 11 enden. Es kann aber auch vorgesehen sein, dass die Ausnehmung 12 durch den Halbleiterkörper 11 hindurch bis zu der rückseitig angebrachten Halbleiterschicht 21 erzeugt wird.
  • Wie in 2b dargestellt, kann in dem Halbleiterkörper 11 durch die Seitenwände 13', 13'' und durch den Boden 18 der Ausnehmung 12 ein Randbereich 22 erzeugt werden. Der Randbereich weist beispielsweise eine zur Grunddotierung des Halbleiterkörpers 11 komplementäre Dotierung auf.
  • Die komplementäre Dotierung wird in dem dargestellten Beispiel durch Implantation von p-Dotierstoffen in dem n-dotierten Halbleiterkörper 11 erzeugt. Dabei werden auch die Bereiche an der ersten Hauptoberfläche 16 des Halbleiterkörpers dotiert.
  • Alternativ kann die p-Dotierung auch aus der Gasphase, durch Belegung oder während der epitaktischen Abscheidung von Halbleitermaterial, wie zum Beispiel Silizium, vorgenommen werden.
  • Die komplementäre Dotierung ist für die spätere Ausbildung der Kompensationsstrukturen des Kompensationsbauelements 20 vorgesehen. Weitere Ausführungsformen zur Herstellung dieser Kompensationsstrukturen werden zu 3 und 4 beschrieben.
  • Wie 2c zeigt, wird auf den Oberflächen 16, 13', 13'', 18 an der Vorderseite des Halbleiterkörpers eine Halbleiterschicht 14 erzeugt. Diese Erzeugung erfolgt beispielsweise durch epitaktische Abscheidung von Halbleitermaterial auf dem Halbleiterkörper 11. Die Halbleiterschicht 14 ist in Abhängigkeit der Verwendung des Kompensationsbauelements 20 undotiert, p- oder n-dotiert. Die Zusammensetzung der Halbleiterschicht 14 kann über die Dicke der Halbleiterschicht 14 variiert werden. Insbesondere durch Änderung des Dotierstoffgehalts oder durch Beimischen anderer Elemente zur Änderung der chemischen Zusammensetzung, wie zum Beispiel das Beimischen von Germanium zu Silizium zur Ausbildung von Si1-x Gex, lässt sich somit eine Halbleiterschicht 14 mit unterschiedlichen Teilschichten erzeugen, bei der diese einzelnen Teilschichten selektiv zu den anderen Teilschichten geätzt werden können.
  • Die Halbleiterschicht 14 wird so dick erzeugt, dass für die maximale Dicke D der Halbleiterschicht auf den gegenüberliegenden Oberflächen 13', 13'' gilt: D < 0,5 × A. Diese Dicke wird zum Einen durch rechtzeitiges Stoppen der epitaktischen Abscheidung erreicht. Alternativ kann diese Dicke aber auch durch Erzeugen einer Halbleiterschicht auf den sich gegenüberliegenden Oberflächen 13', 13'' erreicht werden, bei dem die Halbleiterschicht 14 auf der einen Oberfläche 13' mit der Halbleiterschicht 14 auf der gegenüberliegenden Oberfläche 13'' zusammenwächst und anschließend die Halbleiterschicht 14 entlang der zusammengewachsenen Fläche derart geätzt wird, dass die Halbleiterschicht 14 auf der einen Oberfläche 13' von der Halbleiterschicht 14 auf der gegenüberliegenden Oberfläche 13'' einen Abstand aufweist. Dazu werden geeignete Ätzmittel verwendet, die die Inhomogenitäten an der zusammengewachsenen Fläche nutzt, um diese Flächen selektiv oder zumindest schneller als den Rest der Halbleiterschicht 14 zu ätzen.
  • In 2d ist das nach einem weiteren Verfahrensschritt in der Ausnehmung 12 auf der Halbleiterschicht 14 aufgebrachte Füllmaterial 15 dargestellt. Als Füllmaterial 15 wird beispielsweise ein elektrisch isolierendes Material verwendet.
  • Das Füllmaterial 15 weist eine Dicke d < 1 μm, insbesondere d < 0,2 μm auf und verfüllt den Rest der Ausnehmung 12 vollständig. Alternativ kann das Füllmaterial 15 aber auch nur auf die Oberflächen der Halbleiterschicht 14 aufgebracht werden, ohne dass die Ausnehmung 12 vollständig verfüllt wird. In einem nachfolgenden Schritt wird die Ausnehmung 12 durch eine weitere Halbleiterschicht 26 nach oben verschlossen, so dass ein Hohlraum entsteht.
  • Eine Ausführungsform des Aufbringens des Füllmaterials 15 auf die Halbleiterschicht 14 ist es, wenn zunächst ein thermisches Oxid auf der Halbleiterschicht 14 gewachsen wird und anschließend darauf eine Abscheidung von zum Beispiel TEOS oder Nitrid erfolgt. Durch die thermische Oxidation wird eine sehr gute Passivierung der Grenzfläche von der Halbleiterschicht 14 zum Füllmaterial 15 erreicht.
  • Bei. der Verwendung unterschiedlicher Materialien zur Verfüllung können insbesondere Materialien mit unterschiedlichen thermischen Ausdehnungskoeffizienten eingesetzt werden, was den thermomechanischen Stress auf die Halbleiterscheibe während des Prozesses reduziert, da er zumindest teilweise kompensiert wird. Als eine beispielhafte Ausführungsform ist an dieser Stelle die Kombination von thermisch auf Silizium aufgewachsenem SiO2 und darauf abgeschiedenem Si3N4 zu nennen, da SiO2-Schichten kompressiv auf Silizium wirken, während z. B. mit Low Pressure Chemical Vapour Deposition (LPCVD) erzeugte Si3N4-Schichten tensil wirken.
  • 2e zeigt das fertig gestellte Kompensationsbauelement 20 mit einer vorderseitigen Sourceelektrode 23 und einer rückseitigen Drainelektrode 24. Zwischen der Sourceelektrode 23 und der Drainelektrode 24 ist ein Halbleitergebiet 25 angeordnet, wobei das Halbleitergebiet 25 die von der Drainelektrode 24 kontaktierte Drainhalbleiterschicht 21, den Halbleiterkörper 11 mit der verfüllten Ausnehmung 12 und eine auf der ersten Hauptoberfläche 16 angebrachte weitere Halbleiterschicht 26, die als Bodygebiet dient, umfasst. Die weitere Halbleiterschicht 26 (Bodygebiet) ist zur Grunddotierung des Halbleiterkörpers 11 komplementär dotiert, im vorgestellten Beispiel also p-dotiert.
  • In der weiteren Halbleiterschicht 16 sind Sourcegebiete 27 eingebracht. Diese Sourcegebiete 27 sind komplementär zum Bodygebiet 26 dotiert, hier also n-dotiert. Die Sourcegebiete 27 und das Bodygebiet 26 sind über die Sourcelektrode 23 gemeinsam elektrisch angeschlossen.
  • In einem Graben 30 durch die erste Halbleiterschicht 26 hindurch und durch eine Isolationsschicht 28 (Gateoxid) vom Bodygebiet 26, von den Sourcegebieten 27 und dem Halbleiterkörper 11 getrennt ist eine Gateelektrode 29 in dem Graben 30 angeordnet. Bei Anlegen einer Steuerspannung an diese Gateelektrode 29 bildet sich im Bodygebiet 26 ein Kanal zwischen einem Sourcegebiet 27 und dem Halbleiterkörper 11 aus. Der Halbleiterkörper 11 wird dabei als Driftzone für die Leitungsträger bis zur Drainhalbleiterschicht 21 verwendet. Die zu den Halbleiterkörperstegen 11a benachbart ausgebildeten Kompensationsstrukturen in der Ausnehmung 12 ermöglichen eine zu einem Bauelement ohne Kompensationsstruktur höhere Dotierung der Driftstrecke, was einen geringeren Widerstand im eingeschalteten Zustand bei gleichzeitig gleichem Sperrvermögen bei ausgeschaltetem Zustand des Bauelements bedeutet.
  • Die Gateelektrode 29 ist durch eine Isolationsstruktur 31 von der Sourceelektrode 23 elektrisch isoliert.
  • Anhand 3 wird eine mögliche weitere Ausführungsform zur Herstellung einer Kompensationsstruktur in einem Kompensationsbauelement erläutert.
  • Zur Herstellung der Kompensationsstruktur für das Kompensationsbauelement wird zunächst ein schwach dotierter oder intrinsischer Halbleiterkörper 11 bereitgestellt. Als schwach dotiert gilt in diesem Fall ein Halbleitermaterial mit einer Dotierstoffkonzentration von maximal 1013 cm–3. Die Art (Leitungstyp) der schwachen Dotierung spielt keine Rolle.
  • In diesem Halbleiterkörper 11 wird eine Ausnehmung mit zumindest zwei gegenüberliegenden Seitenwänden 13', 13'' erzeugt. Die Erzeugung erfolgt in der gleichen Art und Weise wie bereits zu 2a erläutert.
  • Durch zumindest die zwei Seitenwände 13', 13'' der Ausnehmung und oft auch durch den Boden 18 der Ausnehmung wird ein erster Dotierstoff von einem ersten Leitungstyp (p oder n) bis zu einer Tiefe t1 in den Halbleiterkörper 11 eingebracht. Dieses Einbringen erfolgt beispielsweise durch Belegung der Oberflächen des Halbleiterkörpers 11 in zumindest der Ausnehmung mit p oder n Dotierstoffen und anschließend durch Eintreiben des Dotierstoffs in den Halbleiterkörper 11 durch Diffusion bei hohen Temperaturen, beispielsweise 1000°C.
  • Alternativ kann die Einbringung der Dotierstoffe auch durch Eindiffusion in den Halbleiterkörper 11 aus der Gasphase oder durch Implantation erfolgen.
  • Anschließend wird ein zweiter Dotierstoff von einem zum ersten Dotierstoff komplementären zweiten Leitungstyp zumindest durch die Seitenwände 13', 13'', oft auch durch den Boden 18 der Ausnehmung, bis zu einer Tiefe t2 mit der Beziehung t2 < t1 eingebracht. Die Einbringung erfolgt ebenfalls beispielsweise durch Belegung der Seitenwände 13', 13'' mit Dotierstoff und anschließender Diffusion oder durch Eindiffusion des Dotierstoffs aus der Gasphase oder durch Implantation.
  • Die unterschiedlichen Eindringtiefen t1 und t2 der Dotierstoffe kann durch unterschiedliche Diffusionszeiten gesteuert werden.
  • Der somit ausgebildete Randbereich 22 umfasst also einen Teilbereich 22a und einen dazu komplementär dotierten Teilbereich 22b. Dieser Randbereich 22 ist die Kompensationsstruktur des Kompensationsbauelements. Die Dotierungen der Teilbereiche 22a und 22b kompensieren sich im Sperrzustand des Kompensationsbauelements gegenseitig.
  • Nach der Einbringung der Dotierstoffe in den Randbereich 22 wird eine monokristalline Halbleiterschicht 14 auf zumindest den Seitenwänden 13', 13'' erzeugt, wobei die Halbleiterschicht 14 so dick ausgestaltet wird, dass die Halbleiterschicht 14 auf der einen Seitenwand 13' von der Halbleiterschicht 14 auf der gegenüberliegenden zweiten Seitenwand 13'' beabstandet ist.
  • Zur Erzeugung der Halbleiterschicht 14 wird auf die Ausführungen zur 2c verwiesen.
  • Auf der Halbleiterschicht 14 wird zwischen den gegenüberliegenden Seitenwänden 13', 13'' ein Füllmaterial aufgebracht. Hierzu wird auf die Beschreibung des Verfahrens zu 2d verwiesen.
  • Abschließend wird das Kompensationsbauelement fertig gestellt.
  • Anhand von 4 wird eine weitere Ausführungsmöglichkeit zur Herstellung einer Kompensationsstruktur eines Kompensationsbauelements erläutert.
  • Das Herstellverfahren sieht zunächst ebenfalls, wie bereits zur 3 beschrieben, ein Bereitstellen eines schwach dotierten oder intrinsischen Halbleiterkörpers 11 vor. In dem Halbleiterkörper 11 wird, wie zu 2a bereits erläutert, eine Ausnehmung mit zumindest zwei gegenüberliegenden Seitenwänden 13', 13'' erzeugt.
  • In dem Halbleiterkörper 11 wird dann zumindest an den Seitenwänden 13', 13'' ein Randbereich 22 in dem Halbleiterkörper 11 erzeugt, indem ein Dotierstoff von einem ersten Leitungstyp zumindest durch die Seitenwände 13', 13'' in den Halbleiterkörper 11 eingebracht wird. Das Einbringen des Dotierstoffs erfolgt beispielsweise durch Belegung der Oberflächen des Halbleiterkörpers 11 zumindest in der Ausnehmung mit p oder n Dotierstoffen und anschließend im Eintreiben des Dotierstoffs in den Halbleiterkörper durch Diffusion bei hohen Temperaturen, beispielsweise 1000°C.
  • Alternativ kann die Einbringung der Dotierstoffe auch durch Eindiffusion in den Halbleiterkörper 11 aus der Gasphase oder durch Implantation erfolgen.
  • Anschließend wird eine monokristalline Halbleiterschicht 14 mit einer Dotierung von einem zum ersten Leitungstyp komplementären zweiten Leitungstyp auf zumindest den Seitenwänden 13', 13'' der Ausnehmung erzeugt, wobei die Halbleiterschicht 14 so dick ausgestaltet wird, dass die Halbleiterschicht 14 auf der einen Seitenwand 13' von der Halbleiterschicht 14 auf der gegenüberliegenden Seitenwand 13'' beabstandet ist.
  • Zur Erzeugung der Halbleiterschicht 14 wird ebenfalls auf die Ausführungen zu 2c verwiesen. Die Halbleiterschicht 14 wird also in dem vorliegenden Ausführungsbeispiel auf jeden Fall mit einer zum Randbereich 22 komplementären Dotierung ausgebildet. Dies erfolgt entweder durch „in-situ" Dotierung der Halbleiterschicht 14 während der epitaktischen Abscheidung oder nach der Abscheidung der zunächst schwach dotierten oder undotierten Halbleiterschicht 14 durch Belegung und Eindiffusion des Dotierstoffs in die Halbleiterschicht 14 oder durch Eindiffusion des Dotierstoffs in die schwach dotierte oder undotierte Halbleiterschicht 14 aus der Gasphase oder durch Implantation.
  • Somit entsteht die gewünschte Kompensationsstruktur, bestehend aus dem Randbereich 22 und der Halbleiterschicht 14, des Kompensationsbauelements.
  • Anschließend wird ein Füllmaterial, wie bereits zu 2d erläutert, zwischen den gegenüberliegenden Seitenwänden 13', 13'' auf der Halbleiterschicht 14 aufgebracht.
  • Schließlich wird das Kompensationsbauelement mit den üblichen Strukturen und Fertigungsschritten fertig gestellt.
  • Der in den Ausführungsbeispielen dargestellte Aufbau der Halbleiterstrukturen, insbesondere der darin ausgebildeten Dotierstoffgebiete soll nur exemplarisch zum Verständnis der Erfindung beitragen, das Wesen der Erfindung aber nicht einschränken. Die gewählten Dotierstofftypen in den einzelnen Dotierstoffgebieten sind je nach Anwendungsfall austauschbar.

Claims (48)

  1. Halbleiterstruktur (10, 20), aufweisend – einen Halbleiterkörper (11), – eine Ausnehmung (12), die zumindest durch zwei gegenüberliegende Oberflächen (13'; 13'') des Halbleiterkörpers (11) begrenzt ist, – eine monokristalline Halbleiterschicht (14) in der Ausnehmung (12) auf zumindest den gegenüberliegenden Oberflächen (13'; 13'') des Halbleiterkörpers (11), – ein Füllmaterial (15) auf der monokristallinen Halbleiterschicht (14).
  2. Halbleiterstruktur nach Anspruch 1, wobei das Füllmaterial (15) auf der monokristallinen Halbleiterschicht (14) die Ausnehmung (12) vollständig verfüllt.
  3. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei dem das Füllmaterial (15) eine Dicke d < 1 μm zwischen den gegenüberliegenden Oberflächen (13'; 13'') des Halbleiterkörpers (11) aufweist.
  4. Halbleiterstruktur nach Anspruch 3, bei dem die Dicke d < 0,2 μm beträgt.
  5. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei dem an den gegenüberliegenden Oberflächen (13'; 13'') des Halbleiterkörpers (11) ein Randbereich (22) des Halbleiterkörpers (11) und/oder die Halbleiterschicht (14) eine zur Grunddotierung des Halbleiterkörpers (11) komplementäre Dotierung aufweist.
  6. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei der mindestens zwei Ausnehmungen (12) vorhanden sind und zwischen den Ausnehmungen (12) ein Halbleiterkörpersteg (11a) die Ausnehmungen (12) voneinander trennt.
  7. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei dem die Ausnehmung (12) eine Tiefe zwischen 5 μm und 200 μm aufweist.
  8. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei dem die Ausnehmung (12) ein Aspektverhältnis zwischen 10 und 100 aufweist.
  9. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei der das Füllmaterial (15) elektrisch isolierend ist.
  10. Halbleiterstruktur nach nach einem der vorhergehenden Ansprüche, bei der das Füllmaterial Materialien mit unterschiedlichen Temperaturausdehnungskoeffizienten aufweist
  11. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei der die zwei gegenüberliegenden Oberflächen (13'; 13'') des Halbleiterkörpers (11) parallel mit einem Abstand A zueinander angeordnet sind.
  12. Halbleiterstruktur nach einem der Ansprüche 1 bis 8, bei der die zwei gegenüberliegenden Oberflächen (13'; 13'') des Halbleiterkörpers (11) zumindest abschnittsweise gegeneinander geneigt sind und ein Abstand A den geringsten Abstand zwischen den gegenüberliegenden Oberflächen (13'; 13'') des Halbleiterkörpers (11) definiert.
  13. Halbleiterstruktur nach Anspruch 12, bei der der geringste Abstand A am Boden (18) der Ausnehmung (12) ist.
  14. Halbleiterstruktur nach einem der Ansprüche 11 bis 13, bei der eine maximale Dicke D der Halbleiterschicht (14) auf den gegenüberliegenden Oberflächen (13'; 13'') kleiner als 0,5 mal A ist.
  15. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei der eine hochdotierte Halbleiterschicht (21) an einer zweiten Hauptoberfläche (17) des Halbleiterkörpers (11), die der ersten Hauptoberfläche (16) gegenüberliegt, angebracht ist.
  16. Halbleiterstruktur nach Anspruch 15, bei der die Ausnehmung (12) durch den Halbleiterkörper (11) hindurch ausgebildet ist.
  17. Halbleiterstruktur nach einem der Ansprüche 1 bis 15, bei der die Ausnehmung (12) in dem Halbleiterkörper (11) endet.
  18. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei der auf der ersten Hauptoberfläche (16) des Halbleiterkörpers (11) und über zumindest einen Teil der Ausnehmung (12) eine weitere Halbleiterschicht (26) angebracht ist.
  19. Halbleiterstruktur nach Anspruch 18, bei der die weitere Halbleiterschicht (26) eine zum Halbleiterkörper (11) komplementäre Dotierung aufweist.
  20. Halbleiterstruktur nach Anspruch 18 oder 19, bei der in der weiteren Halbleiterschicht (26) MOSFET-Halbleiterbauelementstrukturen (27, 28, 29) ausgebildet sind.
  21. Verfahren zum Verfüllen einer Ausnehmung (12), wobei das Verfahren folgende Merkmale aufweist: – Bereitstellen eines Halbleiterkörpers (11) mit einer Ausnehmung (12), die zumindest durch zwei gegenüberliegende Oberflächen (13'; 13'') des Halbleiterkörpers (11) begrenzt ist, – Erzeugen einer monokristallinen Halbleiterschicht (14) in der Ausnehmung (12) zumindest auf den gegenüberliegenden Seitenwänden (13'; 13'') des Halbleiterkörpers (11), – Aufbringen eines Füllmaterials (15) auf die monokristalline Halbleiterschicht (14) in der Ausnehmung (12) zwischen den gegenüberliegenden Oberflächen (13'; 13'') des Halbleiterkörpers (11).
  22. Verfahren nach Anspruch 21, bei dem die Ausnehmung (12) durch das Füllmaterial (15) vollständig verfüllt wird.
  23. Verfahren nach Anspruch 21 oder 22, bei dem die Halbleiterschicht (14) epitaktisch erzeugt wird.
  24. Verfahren nach einem der Ansprüche 21 bis 23, bei dem die Halbleiterschicht (14) auf den sich gegenüberliegenden Oberflächen (13'; 13'') des Halbleiterkörpers (11) so dick erzeugt wird, dass die Halbleiterschicht (14) auf der einen Oberfläche (13') mit der Halbleiterschicht (14') auf der gegenüberliegenden Oberfläche (13'') zusammenwächst, und anschließend die Halbleiterschicht (14) entlang der zusammengewachsenen Fläche derart geätzt wird, dass die Halbleiterschicht (14) auf der einen Oberfläche (13') von der Halbleiterschicht auf der gegenüberliegenden Oberfläche (13'') einen Abstand aufweist.
  25. Verfahren nach einem der Ansprüche 21 bis 24, bei dem die Halbleiterschicht (14) in ihrer Zusammensetzung über die Dicke variiert wird.
  26. Verfahren nach Anspruch 25, bei dem der Dotierstoffgehalt der Halbleiterschicht über die Dicke variiert wird.
  27. Verfahren nach Anspruch 25, bei dem die chemische Zusammensetzung der Halbleiterschicht über die Dicke variiert wird.
  28. Verfahren nach einem der Ansprüche 21 bis 25, bei dem als Füllmaterial (15) ein elektrisch isolierendes Material verwendet wird.
  29. Verfahren nach einem der Ansprüche 21 bis 28, bei dem als Füllmaterial mindestens zwei Materialien mit unterschiedlichen thermischen Ausdehnungskoeffizienten verwendet werden.
  30. Verfahren nach einem der Ansprüche 21 bis 29, bei dem die Halbleiterschicht (14) zunächst thermisch oxidiert wird und anschließend das Füllmaterial (15) auf die oxidierte Halbleiterschicht (14) aufgebracht wird.
  31. Kompensationsbauelement (20), aufweisend: – ein Halbleitergebiet (25) zwischen zwei Elektroden (23, 24) – eine halbleitende Driftzone (11) mit einer Dotierung vom ersten Leitungstyp in dem Halbleitergebiet (25), – eine Ausnehmung (12) in der Driftzone (11), wobei sich in der Ausnehmung (12) eine mit einer Dotierung vom zweiten Leitungstyp dotierte monokristalline Halbleiterschicht (14) zumindest auf zwei gegenüberliegenden Seitenwände (13'; 13'') der Ausnehmung (12) befindet und wobei die Halbleiterschicht (14) auf der einen Seitenwand (13') von der Halbleiterschicht (14) auf der gegenüberliegenden zweiten Seitenwand (13'') beabstandet ist, – ein Füllmaterial (15) auf der Halbleiterschicht (14) zwischen den gegenüberliegenden Seitenwänden (13'; 13'') der Ausnehmung (12).
  32. Kompensationsbauelement nach Anspruch 26, bei dem der Abstand zwischen der Halbleiterschicht (14) auf der einen Seitenwand (13') und der Halbleiterschicht (14) auf der gegenüberliegenden zweiten Seitenwand (13'') kleiner als 1 μm ist.
  33. Kompensationsbauelement nach Anspruch 26 oder 27, bei dem der Abstand zwischen der Halbleiterschicht (14) auf der einen Seitenwand (13') und der Halbleiterschicht (14) auf der gegenüberliegenden zweiten Seitenwand (13'') kleiner als 0,2 μm ist.
  34. Verfahren zum Herstellen eines Kompensationsbauelements, bei dem – ein Halbleiterkörper (11) mit einer Dotierung vom ersten Leitfähigkeitstyp bereitgestellt wird, – eine Ausnehmung (12) mit zumindest zwei gegenüberliegenden Seitenwänden (13'; 13'') in dem Halbleiterkörper (11) erzeugt wird, – eine monokristalline Halbleiterschicht (14) mit einer Dotierung vom zweiten Leitfähigkeitstyp auf zumindest den Seitenwänden (13'; 13'') der Ausnehmung (12) erzeugt wird, wobei die Halbleiterschicht (14) so dick ausgestaltet wird, dass die Halbleiterschicht (14) auf der einen Seitenwand (13') von der Halbleiterschicht (14) auf der gegenüberliegenden zweiten Seitenwand (13'') beabstandet ist, – ein Füllmaterial (15) auf der Halbleiterschicht (14) zwischen den gegenüberliegenden Seitenwänden (13'; 13'') aufgebracht wird, – das Kompensationsbauelement (20) fertig gestellt wird.
  35. Verfahren nach Anspruch 29, bei dem die Erzeugung der Halbleiterschicht (14) mit einer Dotierung vom zweiten Leitfähigkeitstyp derart erfolgt, dass in einen Randbereich (22) des Halbleiterkörpers (11) an zumindest den zwei gegenüberliegenden Seitenwänden (13'; 13'') der Ausnehmung (12) ein Dotierstoff vom zweiten Leitfähigkeitstyp eingebracht wird und nach dem Aufbringen der Halbleiterschicht (14) der Dotierstoff in die Halbleiterschicht (14) eindiffundiert wird.
  36. Verfahren nach Anspruch 35, bei dem der Dotierstoff in den Halbleiterkörper (11) implantiert wird.
  37. Verfahren nach Anspruch 35, bei dem der Dotierstoff in den Halbleiterkörper (11) eindiffundiert wird.
  38. Verfahren nach einem der Ansprüche 34 bis 37, bei dem die monokristalline Halbleiterschicht (14) mit variierender Zusammensetzung erzeugt wird.
  39. Verfahren nach Anspruch 38, bei dem der Dotierstoffgehalt der Halbleiterschicht variiert wird.
  40. Verfahren nach Anspruch 38, bei dem die chemische Zusammensetzung der Halbleiterschicht variiert wird.
  41. Verfahren nach einem der Ansprüche 34 bis 40, bei dem die Ausnehmung mit einer sich nach unten verjüngenden Struktur im Halbleiterkörper (11) erzeugt wird.
  42. Verfahren nach einem der Ansprüche 34 bis 41, bei dem als Füllmaterial (15) ein elektrisch isolierendes Material verwendet wird.
  43. Verfahren nach einem der Ansprüche 34 bis 42, bei dem als Füllmaterial mindestens zwei Materialien mit unterschiedlichen thermischen Ausdehnungskoeffizienten verwendet werden.
  44. Verfahren nach einem der Ansprüche 34 bis 43, bei dem das Fertigstellen des Kompensationsbauelements zumindest ein weiteres Anbringen von einer Halbleiterschicht (26) auf einer ersten Hauptoberfläche (16) des Halbleiterkörpers (11), Ausbilden von MOSFET-Halbleiterbauelementstrukturen (27, 28, 29) in der einen Halbleiterschicht (26) und Anbringen von Elektroden (23, 24) umfasst.
  45. Verfahren zum Herstellen eines Kompensationsbauelements, bei dem -ein schwach dotierter oder intrinsischer Halbleiterkörper (11) bereitgestellt wird, – eine Ausnehmung (12) mit zumindest 2 gegenüberliegenden Seitenwänden (13', 13'') in dem Halbleiterkörper (11) erzeugt wird, – ein Randbereich (22) des Halbleiterkörpers (11) zumindest an den Seitenwänden (13', 13'') der Ausnehmung 12 derart erzeugt wird, dass ein erster Dotierstoff von einem ersten Leitungstyp in den Halbleiterkörper (11) zumindest durch die Seitenwände (13', 13'') der Ausnehmung (12) bis zu einer Tiefe t1 in den Halbleiterkörper (11) eingebracht wird, und ein zweiter Dotierstoff von einem zum ersten Leitungstyp komplementären zweiten Leitungstyp zumindest durch die Seitenwände (13', 13'') der Ausnehmung (12) bis zu einer Tiefe t2 mit t2 < t1 in den Halbleiterkörper (11) eingebracht wird, – Eine monokristalline Halbleiterschicht (14) auf zumindest den Seitenwänden (13', 13'') der Ausnehmung (12) erzeugt wird, wobei die Halbleiterschicht (14) so dick ausgestaltet wird, dass die Halbleiterschicht (14) auf der einen Seitenwand (13') von der Halbleiterschicht (14) auf der gegenüberliegenden zweiten Seitenwand (13'') beabstandet ist, – Ein Füllmaterial (15) auf der Halbleiterschicht (14) zwischen den gegenüberliegenden Seitenwänden (13', 13'') aufgebracht wird, – Das Kompensationsbauelement (20) fertig gestellt wird.
  46. Verfahren zum Herstellen eines Kompensationsbauelements, bei dem – ein schwach dotierter oder intrinsischer Halbleiterkörper (11) bereitgestellt wird, – eine Ausnehmung (12) mit zumindest zwei gegenüberliegenden Seitenwänden (13', 13'') in dem Halbleiterkörper (11) erzeugt wird, – ein Randbereich (22) des Halbleiterkörpers (11) zumindest an den Seitenwänden (13', 13'') der Ausnehmung (12) derart erzeugt wird, dass ein Dotierstoff von einem ersten Leitungstyp zumindest durch die Seitenwände (13', 13'') in den Halbleiterkörper (11) eingebracht wird, – eine monokristalline Halbleiterschicht (14) mit einer Dotierung vom zweiten Leitungstyp auf zumindest den Seitenwänden (13', 13'') der Ausnehmung (12) erzeugt wird, wobei die Halbleiterschicht (14) so dick ausgestaltet wird, dass die Halbleiterschicht (14) auf der einen Seitenwand (13') von der Halbleiterschicht (14) auf der gegenüberliegenden zweiten Seitenwand (13'') beabstandet ist, – ein Füllmaterial (15) auf der Halbleiterschicht (14) zwischen den gegenüberliegenden Seitenwänden (13', 13'') aufgebracht wird, – Das Kompensationsbauelement (2) fertig gestellt wird.
  47. Verfahren nach Anspruch 46, bei dem die monokristalline Halbleiterschicht (14) während der Erzeugung dotiert wird.
  48. Verfahren nach Anspruch 46, bei dem die monokristalline Schicht (14) zunächst undotiert abgeschieden wird und nach der Abscheidung dotiert wird.
DE102007046557A 2007-09-28 2007-09-28 Halbleiterstruktur mit verfüllter Ausnehmung Ceased DE102007046557A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007046557A DE102007046557A1 (de) 2007-09-28 2007-09-28 Halbleiterstruktur mit verfüllter Ausnehmung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007046557A DE102007046557A1 (de) 2007-09-28 2007-09-28 Halbleiterstruktur mit verfüllter Ausnehmung

Publications (1)

Publication Number Publication Date
DE102007046557A1 true DE102007046557A1 (de) 2009-04-02

Family

ID=40384354

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007046557A Ceased DE102007046557A1 (de) 2007-09-28 2007-09-28 Halbleiterstruktur mit verfüllter Ausnehmung

Country Status (1)

Country Link
DE (1) DE102007046557A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779509B2 (en) 2012-07-02 2014-07-15 Infineon Technologies Austria Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US8866221B2 (en) 2012-07-02 2014-10-21 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
US4238762A (en) * 1974-04-22 1980-12-09 Rockwell International Corporation Electrically isolated semiconductor devices on common crystalline substrate
US4975759A (en) * 1989-03-06 1990-12-04 Delco Electronics Corporation Semiconductive stalk structure
US5234861A (en) * 1989-06-30 1993-08-10 Honeywell Inc. Method for forming variable width isolation structures
US5250837A (en) * 1991-05-17 1993-10-05 Delco Electronics Corporation Method for dielectrically isolating integrated circuits using doped oxide sidewalls
DE19748523C2 (de) * 1997-11-03 1999-10-07 Siemens Ag Halbleiterbauelement, Verfahren zum Herstellen eines derartigen Halbleiterbauelementes und Verwendung des Verfahrens
EP1267415A2 (de) * 2001-06-11 2002-12-18 Kabushiki Kaisha Toshiba Leistungshalbleiterbauelement mit RESURF-Schicht
US6512267B2 (en) * 2001-04-12 2003-01-28 International Rectifier Corporation Superjunction device with self compensated trench walls
DE10228547C1 (de) * 2002-06-26 2003-10-30 Infineon Technologies Ag Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle
US20040016986A1 (en) * 2002-07-26 2004-01-29 Russell Meyer Field isolation structures and methods of forming field isolation structures
DE102006009985A1 (de) * 2005-03-08 2006-09-14 Fuji Electric Holdings Co., Ltd. Superjunction-Halbleiterbauteil
US20070108513A1 (en) * 2005-09-29 2007-05-17 Infineon Technologies Austria Ag Method for fabricating a semiconductor component

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4238762A (en) * 1974-04-22 1980-12-09 Rockwell International Corporation Electrically isolated semiconductor devices on common crystalline substrate
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
US4975759A (en) * 1989-03-06 1990-12-04 Delco Electronics Corporation Semiconductive stalk structure
US5234861A (en) * 1989-06-30 1993-08-10 Honeywell Inc. Method for forming variable width isolation structures
US5250837A (en) * 1991-05-17 1993-10-05 Delco Electronics Corporation Method for dielectrically isolating integrated circuits using doped oxide sidewalls
DE19748523C2 (de) * 1997-11-03 1999-10-07 Siemens Ag Halbleiterbauelement, Verfahren zum Herstellen eines derartigen Halbleiterbauelementes und Verwendung des Verfahrens
US6512267B2 (en) * 2001-04-12 2003-01-28 International Rectifier Corporation Superjunction device with self compensated trench walls
EP1267415A2 (de) * 2001-06-11 2002-12-18 Kabushiki Kaisha Toshiba Leistungshalbleiterbauelement mit RESURF-Schicht
DE10228547C1 (de) * 2002-06-26 2003-10-30 Infineon Technologies Ag Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle
US20040016986A1 (en) * 2002-07-26 2004-01-29 Russell Meyer Field isolation structures and methods of forming field isolation structures
DE102006009985A1 (de) * 2005-03-08 2006-09-14 Fuji Electric Holdings Co., Ltd. Superjunction-Halbleiterbauteil
US20070108513A1 (en) * 2005-09-29 2007-05-17 Infineon Technologies Austria Ag Method for fabricating a semiconductor component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779509B2 (en) 2012-07-02 2014-07-15 Infineon Technologies Austria Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US8866221B2 (en) 2012-07-02 2014-10-21 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
US9006062B2 (en) 2012-07-02 2015-04-14 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device including an edge area

Similar Documents

Publication Publication Date Title
DE102005046711B4 (de) Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
DE102006025218B4 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE69818289T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und dadurch erzeugbare Halbleiteranordnung
EP1160871B1 (de) Ladungskompensationshalbleiteranordnung und Verfahren zu deren Herstellung
DE102007035251B3 (de) Verfahren zur Herstellung von Isolationsgräben mit unterschiedlichen Seitenwanddotierungen
DE112005000704B4 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE112017000949B4 (de) Verfahren zum herstellen einer verbindungshalbleitervorrichtung undverbindungshalbleitervorrichtung
DE102006037510B3 (de) Verfahren zum Herstellen einer Grabenstruktur, die Verwendung dieses Verfahrens zur Herstellung einer Halbleiteranordnung und Halbleiteranordnung mit einer Grabenstruktur
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102009028485B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit vertikalen Dielektrikumsschichten und Halbleiterbauelement
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102007004320A1 (de) Halbleiterbauelement mit vertikalen Strukturen von hohem Aspektverhältnis und Verfahren zur Herstellung einer kapazitiven Struktur in einem Halbleiterkörper
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE102009027008B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements oder eines Transistorbauelements mit einer dünnen Fremdmaterialschicht in einem Halbleiterkörper
DE102009031314B4 (de) Halbleiterbauelement aus Silizium mit bereichsweise vermindertem Bandabstand und Verfahren zur Herstellung desselben
DE102013100636B4 (de) Halbleiterbauelement mit Kontaktstruktur und Verfahren zu dessen Herstellung
DE102010030180A1 (de) Transistorbauelement mit einer amorphen semiisolierenden Kanalsteuerschicht
DE102015122938B4 (de) Transistor mit feldelektrode und verfahren zu dessen herstellung
DE102018217288A1 (de) Transistorelement mit reduziertem lateralen elektrischen Feld
EP3042391A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat, mikroelektromechanisches system mit einem substrat, und kraftfahrzeug
DE102007046557A1 (de) Halbleiterstruktur mit verfüllter Ausnehmung
DE102011054372A1 (de) Verfahren zur Herstellung einer Halbleitertransistorstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection