DE102007033288A1 - Electronic component and device with high insulation resistance and method for their production - Google Patents
Electronic component and device with high insulation resistance and method for their production Download PDFInfo
- Publication number
- DE102007033288A1 DE102007033288A1 DE102007033288A DE102007033288A DE102007033288A1 DE 102007033288 A1 DE102007033288 A1 DE 102007033288A1 DE 102007033288 A DE102007033288 A DE 102007033288A DE 102007033288 A DE102007033288 A DE 102007033288A DE 102007033288 A1 DE102007033288 A1 DE 102007033288A1
- Authority
- DE
- Germany
- Prior art keywords
- material application
- upper edge
- electronic component
- component
- electrical contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H10W72/30—
-
- H10W42/20—
-
- H10W42/284—
-
- H10W74/144—
-
- H10W74/147—
-
- H10W70/093—
-
- H10W70/60—
-
- H10W72/07131—
-
- H10W72/07331—
-
- H10W72/07336—
-
- H10W72/074—
-
- H10W72/325—
-
- H10W72/352—
-
- H10W72/354—
-
- H10W72/874—
-
- H10W90/00—
-
- H10W90/734—
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Die vorliegende Erfindung betrifft insbesondere eine Vorrichtung mit einem auf einem Substrat (3) befestigten elektronischen Bauelement (1), insbesondere einem elektronischen Leistungsbauelement oder Halbleiterleistungsbauelement, wobei auf dem Bauelement (1) und auf dem Substrat (3) eine elektrisch isolierende Isolationsschicht (6) aufgebracht ist. Zur Flächenkontaktierung oberer elektrischer Kontaktflächen (12) des elektronischen Bauelements (1) werden Fenster in der Isolationsschicht (6) geöffnet. Danach erfolgt ein flächiges Kontaktieren der freigelegten oberen elektrischen Kontaktflächen (12). Es ist Aufgabe der vorliegenden Erfindung, bei derart flächig kontaktierten elektronischen Bauelementen (1) bei unveränderter Gesamtschichtdicke der verwendeten Isolationsschichten (6), die Isolation zwischen elektrischen Anschlüssen (12, 13) an der Bauelementoberseite und an dessen Unterseite hinischtlich Spannungssicherheit beziehungsweise Isolationsfestigkeit zu verbessern. Durch eine Verrundung von oberen Kanten (7) des Bauelements (1) mittels einer elektrisch isolierenden Materialaufbringung (5) wird ein Ausdünnen der elektrisch isolierenden Folie (6) im Bereich der mindestens einen oberen Kante (7) beziehungsweise oberen Kanten (7) vermieden. Auf diese Weise kann bei gleicher Dicke der Isolationsschicht (6) eine erhöhte Spannungssicherheit beziehungsweise Isolationsfestigkeit bereitgestellt werden.The present invention relates in particular to a device having an electronic component (1), in particular an electronic power component or semiconductor power component, mounted on a substrate (3), an electrically insulating insulating layer (6) being provided on the component (1) and on the substrate (3). is applied. For surface contacting upper electrical contact surfaces (12) of the electronic component (1) windows in the insulating layer (6) are opened. This is followed by a surface contact of the exposed upper electrical contact surfaces (12). It is an object of the present invention, in such flat contacted electronic components (1) with unchanged overall thickness of the insulating layers used (6), the insulation between electrical terminals (12, 13) on the top of the device and on the underside hinischtlich voltage safety or insulation resistance to improve. A rounding of upper edges (7) of the component (1) by means of an electrically insulating material application (5) thinning of the electrically insulating film (6) in the region of at least one upper edge (7) or upper edges (7) is avoided. In this way, with the same thickness of the insulating layer (6) increased voltage safety or insulation resistance can be provided.
Description
Die vorliegende Erfindung betrifft ein elektronisches Bauelement, insbesondere ein Leistungsbauelement oder ein Leistungshalbleiterbauelement gemäß dem Oberbegriff des Hauptanspruchs sowie eine Vorrichtung gemäß dem Nebenanspruch und ein Verfahren zu deren Herstellung.The The present invention relates to an electronic component, in particular a power device or a power semiconductor device according to The preamble of the main claim and a device according to the Nebenanspruch and a method for their production.
Bei einer herkömmlichen Aufbau- und Verbindungstechnik für Leistungsmodule, insbesondere für Hochspannungsanwendungen, ist einerseits die elektrische Verschaltung der Komponenten bereit zu stellen, und andererseits ist die Isolation zwischen Leitern und Bauteilen sicherzustellen. Insbesondere bei Leistungshalbleiter-Bauteilen, wie es beispielsweise Insulated Gate Bipolartransistoren (IGBT), Metalloxidsemiconductor-Feldeffekttransistoren (MOSFET), Thyristoren und Dioden sind, sind mindestens ein elektrischer Anschluss an der Ober- und an der Unterseite angeordnet. Es muss insbesondere die Isolation zwischen diesen Anschlüssen sichergestellt sein. Insbesondere bei Leistungshalbleitern ist eine Seite, insbesondere die Unterseite, herkömmlicherweise als ganzflächige Metallisierung ausgeführt. Die andere Seite, die insbesondere die Oberseite ist, hat ein oder mehrere strukturierte Anschlüsse, sogenannte Pads, die von einer zusätzlichen Passivierung, die beispielsweise Glas oder ein Polyimid und der gleichen aufweist, umgeben sind. Diese Passivierung kann bis zu den Rändern der Bauteiloberseite, den oberen Kanten, geführt werden. Der kritische Isolationspfad weist die oberen Bauteilkanten und die Seitenflächen des Bauelements auf.at a conventional construction and connection technology for Power modules, in particular for high voltage applications, On the one hand, the electrical interconnection of the components is ready on the other hand, the isolation between conductors and components. Especially with power semiconductor components, such as insulated gate bipolar transistors (IGBT), Metal oxide semiconductor field effect transistors (MOSFET), thyristors and diodes are at least one electrical connection to the Located at the top and at the bottom. It must be especially the isolation be ensured between these connections. Especially in power semiconductors is one side, especially the bottom, conventionally as full-surface metallization executed. The other side, in particular the top is, has one or more structured connections, so-called Pads by an additional passivation, for example Glass or a polyimide and the same having, are surrounded. This passivation can be up to the edges of the component top, the upper edges are guided. The critical isolation path indicates the upper component edges and the side surfaces of the Component on.
Gemäß der herkömmlichen Drahtbondtechnik wird die Isolation zwischen Ober- und Unterseite-Anschlüssen durch die Luftstrecke zwischen Bonddraht-Loop und Substrat erzeugt. Zur Erhöhung der Spannungssicherheit, das heißt zur Verhinderung von Teilentladung oder Durchschlägen, kann ein Modul zusätzlich mit einem Verguss, insbesondere Silikon-Gelverguss, geschaffen sein.According to the conventional wire bonding technique is the isolation between Top and bottom connections through the air range generated between bond wire loop and substrate. To increase the Voltage safety, that is to prevent partial discharge or punches, a module may be in addition to a potting, in particular silicone Gelverguss be created.
Auf
herkömmliche Weise wird die Siemens intern so bezeichnete
Kontaktierung „Siemens Planar Interconnect Technology (SiPLIT)"
verwendet. Dieses herkömmliche Kontaktierungsverfahren
ist beispielsweise in der
Zur
Vereinfachung des Laminations- oder Tiefziehprozesses, insbesondere
bei hohen Bauteilen, die beispielsweise > 700 μm sind, wurden nach dem
Befestigen der Bauteile, beispielsweise mittels eines Lötprozesses,
die Seitenkanten der Bauteile mit einer Vergussmasse versehen beziehungsweise „angeböscht".
Eine derartige Anböschung, die beispielsweise mittels eines
Dosier- oder Sprühprozesses, der auch Jetting genannt wird,
geschaffen werden kann, ist in
Es
ist Aufgabe der vorliegenden Erfindung bei einem, herkömmlicher
Weise gemäß der
Spannungssicherheit ist gegeben, falls Teilentladungen und Durchschläge dauerhaft wirksam verhindert werden.Voltage safety is given if part discharges and breakdowns are permanently effectively prevented.
Die Aufgabe wird durch ein elektronisches Bauelement gemäß dem Hauptanspruch, ein Verfahren gemäß dem zugeordneten Nebenanspruch sowie eine Vorrichtung gemäß einem weiteren Nebenanspruch und ein dazugehöriges Verfahren gemäß einem weiteren Nebenanspruch gelöst.The The object is achieved by an electronic component according to the Main claim, a method according to the assigned Nebenanspruch and a device according to a further secondary claim and a related procedure solved according to another additional claim.
Es erfolgt ein Erzeugen mindestens einer elektrisch isolierenden Materialaufbringung an mindestens einer oberen Kante eines, insbesondere im Hochspannungsbereich verwendeten, elektronischen Bauelements, insbesondere Leistungshalbleiterbauelements. Dieses Erzeugen an diesen kritischen Stellen bewirkt eine Erhöhung der Isolationssicherheit insbesondere bei Leistungshalbleitermodulen, wobei die Verwendung größerer Isolationsfolienschichtdicken vermieden wird. Das Erzeugen der mindestens einen Materialaufbringung zur Verrundung mindestens eines Teils der oberen Kante vor dem Aufbringen der Folie bewirkt, dass die mindestens eine elektrisch isolierende Materialaufbringung eine Verrundung mindestens eines Teils der mindestens einen oberen Bauelementkante schafft. Eine Verrundung wird also mittels Erzeugens eines Krümmungsradius oder mittels eines Vergrößerns eines Krümmungsradius geschaffen. Als Folge des erzeugten oder vergrößerten Krümmungsradius ist die Dünnung der aufgebrachten Isolationsfolie deutlich verringert, sodass die Verwendung dickerer Isolationsfolien vermieden werden kann.It a generation of at least one electrically insulating material application takes place at least one upper edge of one, in particular in the high voltage region used, electronic component, in particular power semiconductor device. This generation at these critical locations causes an increase the insulation security, especially in power semiconductor modules, the use of larger insulation film thicknesses is avoided. Generating the at least one material application for rounding at least a part of the upper edge before application the film causes the at least one electrically insulating Material application a rounding of at least a portion of at least creates an upper edge of the component. A rounding will be so by generating a radius of curvature or by means of a Magnifying a radius of curvature created. As a result of the generated or increased radius of curvature the thinning of the applied insulation foil is clear reduced, so that the use of thicker insulation sheets avoided can be.
Weitere vorteilhafte Ausgestaltungen finden sich in den Unteransprüchen.Further advantageous embodiments can be found in the subclaims.
Gemäß einer vorteilhaften Ausgestaltung weist die Materialaufbringung zur Verrundung, im Querschnitt zum oberen Kantenverlauf, und entlang des oberen Kantenverlaufs, auf der der Fläche oder den Flächen des Bauelements abgewandten Seite einen gerundeten Verlauf auf. Auf diese Weise kann die Verrundung einfach erzeugt werden. Mit einer derartigen Materialaufbringung erfolgen eine Verrundung oberer Kanten, sowie eine Verrundung eines Übergangs einer oberen Kante zur nächsten oberen Kante. Bei derartigen, insbesondere eckigen Übergängen wird der Querschnitt der Materialaufbringung entlang des oberen Kantenverlaufs, von einer oberen Kante zur nächsten oberen Kante, entsprechend dem Winkel zwischen beiden benachbarten oberen Kanten gedreht. Es wird eine Verrundung entlang des Kantenverlaufs erzeugt. Auf diese Weise wird besonders wirksam eine Verdünnung einer Isolationsfolie oder Isolationsschicht vermieden.According to one advantageous embodiment, the material application for rounding, in cross-section to the upper edge, and along the top Edge course, on the surface or surfaces the device side facing away from a rounded course. In this way, the rounding can be easily generated. With Such a material application is made a rounding upper Edges, as well as a rounding of a transition of an upper Edge to the next upper edge. In such, in particular Elongated transitions are the cross section of the material application along the top edge, from one top edge to the next upper edge, corresponding to the angle between both adjacent ones turned upper edges. It will be a fillet along the edge generated. In this way, a dilution is particularly effective an insulation film or insulation layer avoided.
Gemäß einer weiteren vorteilhaften Ausgestaltung ist der gerundete Verlauf der Materialaufbringung im Querschnitt Teil einer Kreislinie und/einer Ellipsenlinie. Dies sind besonders einfach zu realisierende Ausführungsformen.According to one Another advantageous embodiment of the rounded course of Material application in cross section Part of a circle and / or Ellipse line. These are particularly easy to implement embodiments.
Gemäß einer weiteren vorteilhaften Ausgestaltung ist der gerundete Verlauf der Materialaufbringung, im Querschnitt, entlang des oberen Kantenverlaufs, örtlich verschieden oder örtlich variabel. Beispielsweise kann die Materialaufbringung entsprechend einer Kugelkette mit Kugeln unterschiedlicher Radien ausgeführt sein. Auf diese Weise kann die Materialaufbringung an eine entsprechende Isolationsanforderung und/oder an eine entsprechende Isolationsschicht angepasst sein.According to one Another advantageous embodiment of the rounded course of Material application, in cross-section, along the upper edge course, locally different or locally variable. For example, can the material application according to a ball chain with balls be executed different radii. In this way can the material application to a corresponding insulation requirement and / or adapted to a corresponding insulation layer.
Gemäß einer weiteren vorteilhaften Ausgestaltung ist die Materialaufbringung teilzylinderförmig und/oder in Form eines Walls entlang des oberen Kantenverlaufs ausgebildet. Dies sind ebenso einfach zu erzeugende Ausführungsformen.According to one Another advantageous embodiment is the material application partially cylindrical and / or in the form of a wall along formed of the upper edge profile. These are just as easy to be generated embodiments.
Gemäß einer weiteren vorteilhaften Ausgestaltung weist die Materialaufbringung im Bereich eines Übergangs zweier oberer Kanten die Form einer Teilsphäre auf. Auf diese Weise ist eine einfache geometrische Form Grundlage einer Materialaufbringung.According to one further advantageous embodiment, the material application in the area of a transition of two upper edges the shape a partial sphere. This way is a simple one geometric shape Basis of a material application.
Gemäß einer weiteren vorteilhaften Ausgestaltung ist die Materialaufbringung zur Verrundung zudem in Randbereichen der mindestens einen oberen Fläche und/oder mindestens einen seitlichen Fläche entlang des oberen Kantenverlaufs ausgebildet.According to one Another advantageous embodiment is the material application for rounding also in marginal areas of at least one upper Surface and / or at least one lateral surface formed along the upper edge profile.
Gemäß einer weiteren vorteilhaften Ausgestaltung bedeckt die Materialaufbringung zur Verrundung teilweise oder ganz eine, insbesondere Glas oder ein Polyimid aufweisende Passivierungsschicht. Eine derartige Passivierungsschicht umgibt die an der Oberseite angeordnete mindestens eine obere elektrische Kontaktfläche und kann sich bis zu der oberen Kante oder den oberen Kanten erstrecken. Die Materialaufbringung kann teilweise die obere Kontaktfläche bedecken. Das heißt die erzeugte Materialaufbringung kann die Passivierung des elektronischen Bauelements bedecken, nicht jedoch in hohem Maße die Kontaktfläche.According to one Another advantageous embodiment covers the material application for rounding partially or completely one, in particular glass or a polyimide-containing passivation layer. Such a passivation layer surrounds the arranged at the top of at least one upper electrical Contact surface and can be up to the top edge or extend the upper edges. The material application can partially cover the upper contact surface. That means that generated material application may be the passivation of the electronic Component cover, but not to a large extent the contact surface.
Gemäß einer weiteren vorteilhaften Ausgestaltung weist die Materialaufbringung eine hohe Isolationsfestigkeit, und/oder ein günstiges Teilentladungsverhalten und/oder eine Viskosität derart auf, dass das Material von der Oberseite des Bauelements her in Schwerkraftrichtung, an der Seite des Bauelements herabfließen kann und/oder das Material der Materialaufbringung, insbesondere mittels UV-Licht oder Wärme aushärtbar ist. Das heißt als Material werden Stoffe verwendet, die eine hohe Isolationsfestigkeit und/oder ein günstiges Teilentladungsverhalten aufweisen. Flüssig aufgebrachte Stoffe können durch einen anschließenden Aushärtprozess mittels beispielsweise UV-Licht oder Wärme und der gleichen ausgehärtet werden.According to a further advantageous embodiment, the material application has a high insulation strength, and / or a favorable partial discharge behavior and / or a viscosity such that the material can flow down from the top side of the component in the direction of gravity, on the side of the component and / or the material the material application, in particular by means of UV light or heat curable. That is, as a material materials are used which have a high insulation strength and / or a favorable partial discharge behavior. Liquid applied substances can be cured by a subsequent curing process by means of, for example, UV light or heat and the same cured.
Gemäß einer weiteren vorteilhaften Ausgestaltung des dem elektronischen Bauelement zugeordneten Verfahrens wird ein Ausbilden der Materialaufbringung auf den oberen Kanten mittels Siebdruck, Dosieren und/Sprühen geschaffen.According to one further advantageous embodiment of the electronic component associated method is forming the material application on the upper edges by screen printing, dosing and / spraying created.
Gemäß einer vorteilhaften Ausgestaltung erfolgt ein Ausbilden der Materialaufbringung auf mindestens einem auf einem Wafer, insbesondere einem ungesägten Wafer, angeordneten elektronischen Bauelement. Es kann eine Vielzahl von auf einem Wafer angeordneten elektronischen Bauelementen mit der Materialaufbringung erzeugt werden.According to one advantageous embodiment, a forming of the material application takes place on at least one on a wafer, especially an unseeded one Wafer, arranged electronic component. It can be a variety of arranged on a wafer electronic components with the material application are generated.
Gemäß einer weiteren vorteilhaften Ausgestaltung der erfindungsgemäßen Vorrichtung ist an allen auf der Seite des Bauelements erzeugten seitlichen Flächen und allen seitlichen Kanten, vom Substrat her, eine Masse, insbesondere eine Ver gussmasse, als Anböschung aufgebracht. Eine derartige Anböschung kann von der Oberseite des Bauelements her, zumindest teilweise von der Materialaufbringung bedeckt sein. Mittels dieser Anböschung wird ein Laminations- oder Tiefziehprozess insbesondere für hohe Bauteile, die beispielsweise > 700 μm sind, vereinfacht. Nach dem Befestigen des Bauelements, beispielsweise mittels eines Lötprozesses, werden die Seitenkanten mittels eines Bauelements mit der Vergussmasse bedeckt beziehungsweise „angeböscht".According to one further advantageous embodiment of the invention Device is generated at all on the side of the device lateral surfaces and all lateral edges, from the substrate forth, a mass, in particular a casting compound, as a slope applied. Such a slope may be from the top of the device forth, at least partially from the material application be covered. By means of this slope, a lamination or thermoforming process, especially for high components, the for example> 700 μm, simplified. After attaching the device, for example by means of a soldering process, the side edges by means of a component with the potting compound covered or "extinguished".
Gemäß einer
weiteren vorteilhaften Ausgestaltung der erfindungsgemäßen
Vorrichtung ist in jeweils mindestens einem Fenster jeweils mindestens eine
Kontaktfläche flächig mit einer Schicht aus elektrisch
leitendem Material kontaktiert. Indem diese Schichten über
mindestens eine mit der Isolationsschicht bedeckte Materialaufbringung
zur Verrundung vom Bauelement weg geführt werden, kann
bei unveränderter Gesamtschichtdicke der verwendeten Isolationsschichten
oder Isolationsfolien, die Isolation zwischen elektrischen Anschlüssen
an der Bauelement-Oberseite und an dessen Unterseite hinsichtlich
Spannungssicherheit beziehungsweise Isolationsfestigkeit verbessert
bereitgestellt werden. Alternativ können bei gleicher Spannungssicherheit,
die Gesamtschichtdicken der verwendeten Isolationsschichten oder
Isolationsfolien zur Verringerung von Prozessdauer und Prozesskosten
verkleinert werden. Die herkömmliche Art der planaren Kontaktierung
gemäß der
Gemäß einer vorteilhaften Ausgestaltung eines der erfindungsgemäßen Vorrichtung entsprechenden Verfahrens wird das Ausbilden der Materialaufbringung auf den oberen Kanten mittels Siebdruck und/Dosieren und/Sprühen ausgeführt.According to one advantageous embodiment of one of the invention Device corresponding method is the formation of the material application on the upper edges by screen printing and / dosing and / spraying executed.
Gemäß einer vorteilhaften Ausgestaltung wird vor dem Ausbilden der Materialaufbringung eine vorstehend beschriebene An böschung, insbesondere mittels eines Dosier- oder Sprühschrittes, das als Jetting bezeichnet wird, erzeugt.According to one advantageous embodiment is prior to forming the material application a bank described above, in particular by means of a dosing or spraying step called jetting is generated.
Gemäß einer weiteren vorteilhaften Ausgestaltung wird das Material der Materialaufbringung mit einer geeigneten Viskosität derart bereitgestellt, das das Material in Schwerkraftrichtung an den Seitenflächen des Bauelements und zumindest teilweise an der Anböschung herabfließt. Die Erzeugung der Materialaufbringung zur Verrundung, die beispielsweise mittels Siebdruck, Dosieren, Sprühen erfolgen kann, kann vorteilhaft an bereits befestigten elektronischen Bauelementen durchgeführt werden, sodass die Materialaufbringung, entsprechend der Viskosität des verwendeten Materials, zu einem kleinen Teil an den Bauelementkanten und an der optionalen Anböschung herabfließen kann.According to one Another advantageous embodiment, the material of material application with an appropriate viscosity such that the material in the direction of gravity on the side surfaces of the component and at least partially on the slope flows down. The production of material application to Rounding, for example, by screen printing, dosing, spraying can be done advantageously on already attached electronic Be performed so that the material application, according to the viscosity of the material used, to a small extent at the component edges and at the optional Slope can flow down.
Gemäß einer weiteren vorteilhaften Ausgestaltung werden weitere folgende Schritte ausgeführt: Auflaminieren der elektrisch isolierenden Isolationsschicht auf das die Materialaufbringung zur Verrundung aufweisende Bauelement und auf das Substrat unter Vakuum, sodass die Isolationsschicht die Oberseite mit der oberen elektrischen Kontaktfläche und das Substrat enganliegend bedeckt und auf dem Bauelement und dem Substrat haftet; Freilegen der mindestens einen zu kontaktierenden Kontaktfläche auf der Oberseite des Bauelements durch Öffnen jeweiliger Fenster in der Isolationsschicht.According to one Further advantageous embodiment, further following steps executed: lamination of the electrically insulating insulation layer on the material application for rounding component having and on the substrate under vacuum, so that the insulation layer the top with the upper electrical contact surface and the substrate tightly covered and on the device and the Substrate adheres; Exposing the at least one to be contacted Contact surface on top of the device by opening respective window in the insulation layer.
Gemäß einer vorteilhaften Ausgestaltung erfolgt nach dem Freilegen ein flächiges Kontaktieren jeder freigelegten Kontaktfläche mit einer Schicht aus elektrisch leitendem Material.According to one advantageous embodiment takes place after the exposure of a planar Contact each exposed contact surface with a Layer of electrically conductive material.
Die vorliegende Erfindung wird anhand eines Ausführungsbeispieles in Verbindung mit der Figur näher beschrieben. Es zeigtThe The present invention will be described with reference to an embodiment described in more detail in connection with the figure. It shows
Beispielsweise
können, wie dies in
ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
- - WO 03030247 [0004, 0006, 0022] WO 03030247 [0004, 0006, 0022]
Claims (21)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102007033288A DE102007033288A1 (en) | 2007-07-17 | 2007-07-17 | Electronic component and device with high insulation resistance and method for their production |
| CN200880106518.6A CN101809736A (en) | 2007-07-17 | 2008-07-10 | Electronic component and device of high insulation resistance and method for producing the same |
| EP08786014A EP2168159A1 (en) | 2007-07-17 | 2008-07-10 | Electronic component and device of high insulation resistance and method for producing the same |
| PCT/EP2008/058956 WO2009010440A1 (en) | 2007-07-17 | 2008-07-10 | Electronic component and device of high insulation resistance and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102007033288A DE102007033288A1 (en) | 2007-07-17 | 2007-07-17 | Electronic component and device with high insulation resistance and method for their production |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE102007033288A1 true DE102007033288A1 (en) | 2009-01-22 |
Family
ID=39863106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102007033288A Withdrawn DE102007033288A1 (en) | 2007-07-17 | 2007-07-17 | Electronic component and device with high insulation resistance and method for their production |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP2168159A1 (en) |
| CN (1) | CN101809736A (en) |
| DE (1) | DE102007033288A1 (en) |
| WO (1) | WO2009010440A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008048423B4 (en) * | 2007-09-24 | 2015-05-28 | Infineon Technologies Ag | A method of manufacturing an integrated circuit device |
| EP3343600A1 (en) * | 2016-12-28 | 2018-07-04 | Siemens Aktiengesellschaft | Semiconductor module with a first and a second connecting element for connecting a semiconductor chip and method of manufacturing |
| EP3818559A1 (en) * | 2018-08-30 | 2021-05-12 | Siemens Aktiengesellschaft | Method for producing conductive tracks, and electronic module |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3069128B1 (en) * | 2017-07-13 | 2020-06-26 | Safran Electronics & Defense | FIXING A CMS ON AN INSULATING LAYER WITH A SOLDERING JOINT IN A CAVITY PRODUCED IN AN INSULATING LAYER |
| DE202018105660U1 (en) * | 2018-10-02 | 2020-01-07 | Alanod Gmbh & Co. Kg | Electro-insulated electrical conduction tape, especially for electric motors and transformers |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10121970A1 (en) * | 2001-05-05 | 2002-11-28 | Semikron Elektronik Gmbh | Power semiconductor module in pressure contact |
| WO2003030247A2 (en) | 2001-09-28 | 2003-04-10 | Siemens Aktiengesellschaft | Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces |
| DE102004056984A1 (en) * | 2004-11-25 | 2006-06-08 | Siemens Ag | Converter arrangement |
| WO2007025521A2 (en) * | 2005-08-30 | 2007-03-08 | Osram Opto Semiconductors Gmbh | Method for the production of a semiconductor component comprising a planar contact, and semiconductor component |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1553243A (en) | 1975-08-04 | 1979-09-26 | Gen Electric | Semiconductor |
| US4977107A (en) | 1989-08-23 | 1990-12-11 | Motorola Inc. | Method for manufacturing semiconductor rectifier |
| US6303977B1 (en) | 1998-12-03 | 2001-10-16 | Texas Instruments Incorporated | Fully hermetic semiconductor chip, including sealed edge sides |
| WO2005096374A1 (en) | 2004-03-15 | 2005-10-13 | Siemens Aktiengesellschaft | Electronic product comprising an electrical component and a cast mass for electrical insulation of the component and method for production of the product |
-
2007
- 2007-07-17 DE DE102007033288A patent/DE102007033288A1/en not_active Withdrawn
-
2008
- 2008-07-10 CN CN200880106518.6A patent/CN101809736A/en active Pending
- 2008-07-10 WO PCT/EP2008/058956 patent/WO2009010440A1/en not_active Ceased
- 2008-07-10 EP EP08786014A patent/EP2168159A1/en not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10121970A1 (en) * | 2001-05-05 | 2002-11-28 | Semikron Elektronik Gmbh | Power semiconductor module in pressure contact |
| WO2003030247A2 (en) | 2001-09-28 | 2003-04-10 | Siemens Aktiengesellschaft | Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces |
| DE102004056984A1 (en) * | 2004-11-25 | 2006-06-08 | Siemens Ag | Converter arrangement |
| WO2007025521A2 (en) * | 2005-08-30 | 2007-03-08 | Osram Opto Semiconductors Gmbh | Method for the production of a semiconductor component comprising a planar contact, and semiconductor component |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008048423B4 (en) * | 2007-09-24 | 2015-05-28 | Infineon Technologies Ag | A method of manufacturing an integrated circuit device |
| EP3343600A1 (en) * | 2016-12-28 | 2018-07-04 | Siemens Aktiengesellschaft | Semiconductor module with a first and a second connecting element for connecting a semiconductor chip and method of manufacturing |
| WO2018121949A1 (en) * | 2016-12-28 | 2018-07-05 | Siemens Aktiengesellschaft | Semiconductor module comprising a first and a second connecting element for connecting a semiconductor chip, and also production method |
| US11837571B2 (en) | 2016-12-28 | 2023-12-05 | Siemens Aktiengesellschaft | Semiconductor module comprising a first and second connecting element for connecting a semiconductor chip, and also production method |
| EP3818559A1 (en) * | 2018-08-30 | 2021-05-12 | Siemens Aktiengesellschaft | Method for producing conductive tracks, and electronic module |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2168159A1 (en) | 2010-03-31 |
| WO2009010440A1 (en) | 2009-01-22 |
| CN101809736A (en) | 2010-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102016106137B4 (en) | Electronic device housing comprising a dielectric layer and an encapsulating material | |
| DE102008064826B3 (en) | Semiconductor device and method of making the same | |
| DE102015115999B4 (en) | Electronic component | |
| DE102012100243B4 (en) | Arrangement with three semiconductor chips and production of such an arrangement | |
| DE102015210603A1 (en) | Method for producing a semiconductor device | |
| DE102015107445A1 (en) | Package for electronic devices with metal blocks | |
| DE102010061573B4 (en) | Method for producing a semiconductor component | |
| WO2014016165A1 (en) | Opto-electronic semiconductor component comprising an electrically insulating element | |
| DE102012106660A1 (en) | PCB having an individual refractive structure and method of manufacturing an LED package using the same | |
| DE102012216738A1 (en) | OPTOELECTRONIC COMPONENT | |
| DE102013100339B4 (en) | Method for producing an electronic component and flexible layer structure | |
| DE102007033288A1 (en) | Electronic component and device with high insulation resistance and method for their production | |
| DE102007041921A1 (en) | Method for producing and contacting electronic components by means of a substrate plate, in particular DCB ceramic substrate plate | |
| DE102013202910A1 (en) | Optoelectronic component and method for its production | |
| DE102008058003B4 (en) | Method for producing a semiconductor module and semiconductor module | |
| DE102013112708B4 (en) | Process for manufacturing an electronic component | |
| DE112007002905T5 (en) | Film to wire bond semiconductor device | |
| DE102014107018A1 (en) | Semiconductor device with solderable and bondable electrical contact plates | |
| WO2016120047A1 (en) | Optoelectronic semiconductor component, optoelectronic arrangement and method for producing an optoelectronic semiconductor component | |
| DE102012108610B4 (en) | Chip module and method for manufacturing a chip module | |
| WO2012143353A1 (en) | Method for cutting a carrier for electrical components | |
| DE102009040579A1 (en) | Method of producing semiconductor devices | |
| DE102015104956A1 (en) | Printed circuit board with a lead frame with inserted packaged semiconductor chips | |
| DE102006024147B3 (en) | An electronic module including a semiconductor device package and a semiconductor chip and method of making the same | |
| WO2017174776A1 (en) | Light-emitting component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8139 | Disposal/non-payment of the annual fee | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110201 |