DE102007031411A1

DE102007031411A1 - Integrierte Schaltung und Verfahren zum Umladen eines Schaltungsteils der integrierten Schaltung

Info

Publication number: DE102007031411A1
Application number: DE102007031411A
Authority: DE
Inventors: Harald Roth; Helmut Schneider
Original assignee: Qimonda AG
Current assignee: Qimonda AG
Priority date: 2007-07-05
Filing date: 2007-07-05
Publication date: 2009-01-08
Also published as: US8629575B2; US20090009003A1

Abstract

Es wird ein Verfahren zum Umladen eines Schaltungsteils (WL) einer integrierten Schaltung (1) von einem ersten elektrischen Potential (VPP) auf ein zweites elektrisches Potential (VNWL) eines ersten Spannungsnetzes (VNWL) beschrieben. Dabei wird der Schaltungsteil (WL) zum Umladen mit dem ersten Spannungsnetz (VNWL) verbunden. Ferner wird der Schaltungsteil (WL) zum Umladen mit einem zweiten Spannungsnetz (GND) verbunden, welches ein zwischen dem ersten und dem zweiten elektrischen Potential (VPP, VNWL) liegendes drittes elektrisches Potential (GND) zur Verfügung stellt. Der Schaltungsteil (WL) wird vom zweiten Spannungsnetz (GND) automatisch getrennt, bevor sein elektrisches Potential das zweite elektrische Potential (VNWL) erreicht.

Description

Die Erfindung betrifft ein Verfahren zum Betreiben einer integrierten Schaltung, insbesondere einer Speicherschaltung, wie z. B. eines DRAMs, wobei ein Teil der integrierten Schaltung, wie z. B. eine Wortleitung, auf ein bestimmtes elektrisches Potential gezogen wird, das von einem gepumpten Spannungsnetz zur Verfügung gestellt wird. Die Umladung des Schäl tungsteils erfolgt dabei sowohl über das gepumpte Spannungsnetz als auch über ein vom gepumpten Spannungsnetz entkoppeltes externes Spannungsnetz.
Integrierte Schaltungen umfassen in der Regel eine Vielzahl von Schaltungsteilen, wie z. B. verschiedene Bauelemente und elektrische Leitungen, die in einer von der jeweiligen Anwendung vorgegebenen Weise miteinander verbunden sind. Im Betrieb der integrierten Schaltung kann ein Schaltungsteil dabei häufig zwischen mehreren Betriebszuständen wechseln, die sich dabei durch jeweils ein bestimmtes elektrisches Potential des jeweiligen Schaltungsteils äußern können. Beim Wechsel seines Betriebszustands wird das Schaltungsteil dann von einem ersten auf ein zweites elektrisches Potential umgeladen, d. h. sein aktuelles elektrisches Potential wird auf ein höheres oder ein niedrigeres Spannungsniveau gezogen. Da Schaltungsteile je nach ihrem Aufbau und Funktion innerhalb der integrierten Schaltung eine mehr oder weniger große kapazitive Last darstellen, ist das Umladen eines Schaltungsteils stets mit einem Ladungstransport verbunden, der sich durch einen Umladestrom äußert. Dieser Umladestrom kann von einem Spannungsnetz bezogen werden, welches das gewünschte elektrische Potential zur Verfügung stellt. Das Schaltungsteil wird dann zum Umladen mit dem Spannungsnetz elektrisch leitend verbunden. Das Spannungsnetz kann beispielsweise von einer Spannungsquelle außerhalb des elektronischen Schaltkreises gespeist werden. Eine solche externe Spannungsversorgung der integrierten Schaltung stellt dem Schaltungsteil in der Regel nur wenige diskrete Spannungsniveaus zur Verfügung. Weitere Spannungsniveaus innerhalb des Spannungsbereichs der externen Spannungsversorgung lassen sich allerdings relativ einfach generieren. Werden jedoch Spannungsniveaus benötigt, die ober- oder unterhalb des von der externen Spannungsversorgung zur Verfügung gestellten Spannungsbereichs liegen, müssen spezielle Spannungswandler, wie z. B. interne Spannungsladungspumpen, eingesetzt werden. Während andere DC-DC-Wandler (z. B. Hochsetzsteller, engl. Stepup- oder Boostkonverter), die ausgehend von einem Bezugspotential ihre Spannungen mithilfe von Induktivitäten erzeugen, generieren Spannungspumpen das vorgesehene höhere oder niedrigere elektrische Potential mithilfe von Kapazitäten. Da Spannungspumpen auch mehrstufig angeordnet werden können, eignen sie sich besonders gut, um die von der externen Spannungsversorgung zur Verfügung gestellten diskreten Spannungsniveaus innerhalb eines erweiterten Spannungsbereichs entsprechend der jeweiligen Anwendung anzuheben oder abzusenken. Im Unterschied zu einer externen Spannungsversorgung wird der maximale Ausgangsstrom einer Spannungspumpe jedoch durch die Größe der Kapazitäten und die Frequenz stark begrenzt. Daher kommen Spannungspumpen vor allem zum Einsatz, wenn keine großen Ausgangströme erforderlich sind. Ferner ist diese Art der Spannungswandlung mit einem höheren Energieaufwand verbunden, weshalb der Bezug des Umladestroms von einem gepumpten Spannungsnetz den Gesamtstromverbrauch der integrierten Schaltung zusätzlich belastet und zwar in Abhängigkeit von der Höhe des gewünschten Spannungswertes und der dafür benötigten Pumpstufen sowie deren Effizienz. Dies gilt in besonderem Maße bei der Umladung großer Kapazitäten. Gerade bei "Low"-Power-Anwendungen, also Anwendungen mit einem reduzierten Stromverbrauch, stellt der Gesamtstromverbrauch eines elektronischen Schaltkreises jedoch eine kritische Größe dar.
Eine konkrete Ausführung dieses Problems kann unter anderem in integrierten Speicherschaltungen, wie z. B. in einem dynamischen Speicher mit wahlfreiem Zugriff (DRAN), beobachtet werden, bei denen Wortleitungen zwecks Adressierung bestimmter Speicherbereiche mithilfe spezieller Treiberschaltungen von einer hohen Active-Spannung auf ein niedriges Sperrspannungsniveau unterhalb der negativen Versorgungsspannung gezogen werden. Das Sperrspannungsniveau muss dabei über spezielle Pumpstufen generiert werden, die den Gesamtstromverbrauch des integrierten Schaltkreises relativ stark belasten.
Um den Gesamtstromverbrauch zu reduzieren, werden integrierte Schaltkreise daher häufig so konzipiert, dass vor allem Schaltungsteile, die aufgrund ihrer Kapazität einen relativ großen Umladestrom erfordern, möglichst innerhalb des von der externen Spannungsversorgung zur Verfügung gestellten Spannungsbereichs betrieben werden. Solche Einschränkungen sind jedoch häufig auch mit Nachteilen, wie z. B. höheren Leckströmen, verbunden, die die Funktionsfähigkeit der gesamten integrierten Schaltung betreffen können.
Es ist daher Aufgabe der Erfindung eine integrierte Schaltung zur Verfügung zu stellen, bei der das Umladen eines Schaltungsteils den Gesamtstromverbrauch der Schaltung möglichst gering belastet. Diese Aufgabe wird durch ein Verfahren nach Anspruch 1, eine integrierte Schaltung nach Anspruch 10 sowie ein elektronisches Gerät nach Anspruch 19 gelöst. Weitere Ausführungsformen sind in den abhängigen Ansprüchen angegeben.
Das Verfahren zum Umladen eines Schaltungsteils einer integrierten Schaltung von einem ersten auf ein von einem ersten Spannungsnetz bereitgestelltes zweites elektrisches Potential, sieht vor, dass der Schaltungsteil zum Umladen mit dem ersten Spannungsnetz verbunden wird. Ferner wird der Schaltungsteil zum Umladen mit einem zweiten Spannungsnetz verbunden, das ein drittes elektrisches Potential zur Verfügung stellt, das zwischen dem ersten und dem zweiten elektrischen Potential liegt. Das Schaltungsteil wird vom zweiten Spannungsnetz wieder automatisch getrennt, bevor sein elektrisches Potential das zweite elektrische Potential erreicht. Durch das Zuschalten des zweiten Spannungsnetzes kann die Belastung des ersten Spannungsnetzes beim Umladen des Schaltungsteils reduziert werden. Insbesondere dann, wenn die Generierung des elektrischen Potentials des ersten Spannungsnetzes innerhalb der integrierten Schaltung relativ stromintensiv erfolgt, kann hierdurch eine Reduktion des Gesamtstromverbrauchs der integrierten Schaltung erreicht werden. Da die Abschaltung des zweiten Spannungsnetzes automatisch erfolgt, ist hierfür kein der Treiberschaltung von außen zugeführtes Steuersignal notwendig. Hierdurch kann der Schaltungsaufwand erheblich reduziert werden.
In einer Ausführungsform der Erfindung ist vorgesehen, dass der Schaltungsteil zunächst nur mit dem zweiten Spannungsnetz verbunden wird, und dass der Schaltungsteil noch vor dem Verbinden mit dem ersten Spannungsnetz vom zweiten Spannungsnetz getrennt wird. Da das erste Spannungsnetz erst dann zugeschaltet wird, wenn das zweite Spannungsnetz bereits abgeschaltet ist, kann kein Querstrom zwischen den Spannungsnetzen fließen. Dies erlaubt eine bessere gegenseitige Entkopplung der beiden Spannungsnetze.
In einer weiteren Ausführungsform der Erfindung wird der Schaltungsteil zunächst nur mit dem zweiten Spannungsnetz ver bunden. Anschließend wird der Schaltungsteil noch vor dem Trennen vom zweiten Spannungsnetz auch mit dem ersten Spannungsnetz verbunden. Durch die Überschneidung der Zuschaltphasen der beiden Spannungsnetze ist ein schnelleres Umladen des Schaltungsteils möglich. Ein sich gegebenenfalls zwischen den beiden Spannungsnetzen ergebener Querstrom kann auch durch konstruktive Maßnahmen unterbunden werden.
Eine weitere Ausführungsform der Erfindung sieht vor, dass der Schaltungsteil gleichzeitig sowohl mit dem ersten als auch mit dem zweiten Spannungsnetz verbunden wird. Dies ermöglicht ein noch schnelleres Entladen, da während der gesamten Anfangsphase des Umladevorgangs bis zum Abschalten des zweiten Spannungsnetzes der Umladestrom aus beiden Spannungsnetzen bezogen werden kann. Ein Querstrom zwischen den beiden Spannungsnetzen ist gerade in der Anfangsphase nicht zu erwarten, da das Schaltungsteil eine deutliche Potentialdifferenz zu beiden Netzen aufweist.
In einer weiteren Ausführungsform der Erfindung wird das Schaltungsteil mit dem zweiten Spannungsnetz über einen Schalttransistor verbunden. Das automatische Trennen des Schaltungsteils vom zweiten Spannungsnetz erfolgt dabei, indem bedingt durch die Änderung des elektrischen Potentials beim Umladen des Schaltungsteils eine bestimmte Potentialdifferenz zwischen zwei Anschlüssen des Schalttransistors unter- bzw. überschritten wird. Insbesondere kann der Schalttransistor das Schaltungsteil vom ersten Spannungsnetz automatisch trennen, sobald die Potentialdifferenz zwischen einem Steueranschluss des Schalttransistors und einem mit dem Schaltungsteil verbundenen Stromanschluss des Schalttransistors bedingt durch die Änderung des elektrischen Potentials des Schaltungsteils eine Einsatzspannung des Schalttransistors unterschreitet, welche die Schaltschwelle zwischen einem leitenden und einem nicht leitenden Betriebszustand des Schalttransistors bildet. Hiermit lässt sich ein besonders einfaches und zuverlässiges Umladen des Schaltungsteils realisieren. Ein Querstrom kann dabei automatisch verhindert werden, sofern das zweite Spannungsnetz zu einem Zeitpunkt abgetrennt wird, zu dem das erste Spannungsnetz noch nicht angeschlossen worden ist. Eine entsprechende Schaltung kann mit einer deutlich geringeren Layoutfläche auskommen, da keine zusätzlichen Schaltungen benötigt werden.
Eine weitere Ausführungsform der Erfindung sieht vor, dass das Trennen des Schaltungsteils vom zweiten Spannungsnetz über einen ersten Schalttransistor erfolgt, sobald an einem Steuereingang des ersten Schalttransistors ein erstes Steuersignal anliegt. Ferner erfolgt das Verbinden des Schaltungsteils mit dem ersten Spannungsnetz über einen zweiten Schalttransistor, sobald an einem Steuereingang des zweiten Schalttransistors ein gegenüber dem ersten Steuersignal verzögertes zweites Steuersignal anliegt. Als zweites Steuersignal dient dabei ein geeignetes Signal der integrierten Schaltung. Durch verschiedene Verzögerung des zweiten Steuersignals kann der zeitliche Überschneidungsbereich der Zuschaltphasen der beiden Spannungsnetze und damit auch der Anteil des Umladestroms, der über das gepumpte bzw. das nicht gepumpte Spannungsnetz bezogen wird, beliebig variiert werden. Eine entsprechend lange Verzögerung erlaubt die zeitliche Entkopplung der beiden Zuschaltphasen, so dass ein Querstrom zwischen den beiden Spannungsnetzen verhindert wird.
In einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass das zweite Steuersignal durch Verzögerung des ersten Steuersignals abgeleitet wird. Da dies sowohl durch Verwendung innerhalb der integrierten Schaltung bereits vorhandener Signale, die vom ersten Steuersignal abgeleitet sind, als auch durch eine einfache Verzögerung des ersten Signals realisiert werden kann, ist kein externes Steuersignal notwendig. Daher kann die integrierte Schaltung entsprechend einfacher ausgebildet werden.
Eine weitere Ausführungsform der Erfindung sieht unter anderem vor, dass das zweite elektrische Potential des ersten Spannungsnetzes von einem Ladepumpengenerator der integrierten Schaltung generiert wird, während das dritte elektrische Potential des zweiten Spannungsnetzes von einer externen Spannungsversorgung der integrierten Schaltung bereitgestellt wird. Gerade diese Kombination erlaubt eine gute Stromeinsparung, da das relativ energieintensive gepumpte Spannungsnetz über das externe Spannungsnetz entlastet werden kann.
Im Folgenden wird die Erfindung anhand von Zeichnungen näher erläutert. Dabei zeigen:
1A eine übergeordnete Treiberschaltung zum Umladen von Wortleitungen einer integrierten Speicherschaltung von einem ersten auf ein zweites elektrisches Potential;
1B ein Diagramm zur Verdeutlichung der zeitlichen Entwicklung der Signale der übergeordneten Treiberschaltung;
2A eine lokale Treiberschaltung, die einer einzelnen Wortleitung der Speichervorrichtung zugeordnet ist;
2B ein Diagramm zur Verdeutlichung der zeitlichen Entwicklung der Signale der lokalen Treiberschaltung;
3A eine neue übergeordnete Treiberschaltung, bei der das Trennen des Schaltungsteils vom zweiten Spannungsnetz zeitverzögert erfolgt;
3B ein Diagramm zur Verdeutlichung der zeitlichen Entwicklung der Signale der übergeordneten Treiberschaltung aus 3A;
4A eine weitere übergeordnete Treiberschaltung, bei der das Trennen des Schaltungsteils vom zweiten Spannungsnetz zeitverzögert erfolgt;
4B ein Diagramm zur Verdeutlichung der zeitlichen Entwicklung der Signale der übergeordneten Treiberschaltung aus 4A;
5A eine übergeordnete Treiberschaltung, bei der das Trennen des Schaltungsteils vom zweiten Spannungsnetz selbst regulierend erfolgt;
5B eine weitere übergeordnete Treiberschaltung, bei der das Trennen des Schaltungsteils vom zweiten Spannungsnetz selbst regulierend erfolgt;
5C ein Diagramm zur Verdeutlichung der zeitlichen Entwicklung der Signale der übergeordneten Treiberschaltung aus den 5A und 5B;
6A eine übergeordnete Treiberschaltung, bei der das Trennen des Schaltungsteils vom zweiten Spannungsnetz selbst regulierend und zeitverzögert erfolgt;
6B ein Diagramm zur Verdeutlichung der zeitlichen Entwicklung der Signale der übergeordneten Treiberschaltung aus 6A;
7 fünf Zeitdiagramme zur Verdeutlichung verschiedener Zuschaltphasen des ersten und des zweiten Spannungsnetzes zum Schaltungsteil; und
8 eine integrierte Speicherschaltung mit einer Treibereinrichtung als Teil eines elektronischen Geräts.
Obwohl das hier vorgestellte Konzept grundsätzlich bei allen integrierten Schaltungen Anwendung finden kann, bei denen Schaltungsteile von einem ersten auf ein zweites elektrisches Potential umgeladen werden, wird das Verfahren im Folgenden nur anhand einer speziellen Anwendung, nämlich einer integrierten Speicherschaltung, näher beschrieben.
Integrierte Speicherschaltungen, wie z. B. ein dynamischer Speicher mit wahlfreiem Zugriff (DRAM), weisen in der Regel eine Vielzahl von Speicherzellen auf, die in matrixförmigen Anordnungen, den so genannten Speicherzellenfeldern, organisiert sind. Jedes Speicherzellenfeld ist von Wort- und Bitleitungen durchzogen, die der Adressierung der Speicherzellen dienen, wobei die einzelnen Speicherzellen jeweils an einem Kreuzungspunkt zwischen einer Wort- und einer Bitleitung angeordnet sind. Durch Auswahl bzw. Aktivieren einer bestimmten Wort- und Bitleitung kann jede Speicherzelle innerhalb des Speicherzellenfeldes eindeutig adressiert werden. In einem DRAM-Speicher, bei dem jede Speicherzelle einzelne Datenbits in Form von Ladungen in einem Speicherkondensator speichern kann, steuert die aktive Wortleitung einen der jeweiligen Speicherzelle zugeordneten Auswahltransistor, der eine elektrisch leitende Verbindung zwischen dem Speicherkondensator der Speicherzelle und der zugehörigen Bitleitung herstellt. Die ausgewählte Bitleitung ist mit speziellen Verstärkerschaltungen verbunden, die wiederum an aus dem Zellenfeld heraus führende Datenleitungen angeschlossen sind. Hierdurch ist es möglich, Daten über eine Bitleitung in die ausgewählte Speicherzelle zu schreiben oder aus der Speicherzelle auszulesen.
Das Aktivieren einer Wortleitung WL erfolgt dabei in der Regel durch Umladen, wobei das elektrische Potential dieser Leitung von einem ersten Spannungsniveau V_NWL, das den inaktiven Betriebszustand der Wortleitung entspricht, auf ein einem aktiven Betriebszustand der Wortleitung entsprechendes zweites Spannungsniveau V_pp gezogen wird. Zum Umladen der Wortleitung WL wird in der Regel eine Treibereinrichtung 2 (8) verwendet. Die Treibereinrichtung 2 umfasst dabei eine übergeordnete Treiberschaltung 3, die ein Wortleitungs-Restore-Signal und ein den benötigten Spannungshub lieferndes Wortleitungs-Aktivierungs-Signal erzeugt, und den lokalen Wortleitungstrei ber 4 (2A), der als eine untergeordnete Treiberschaltung die von der übergeordneten Treiberschaltung 3 mit dem Wortleitungs-Aktivierungs-Signal bereitgestellten Spannungen V_PP, V_NWL auf die ihm zugeordnete Wortleitung WL durchschaltet. Während also eine übergeordnete Treiberschaltung 3 einer integrierten Speicherschaltung durch Bereitstellen der entsprechenden Spannung V_PP bestimmt, ob die jeweils über einen eigenen lokalen Wortleitungstreiber 4 an sie angeschlossenen Wortleitungen WL aktiviert werden können, bestimmen die untergeordneten Treiberschaltungen 4, welche Wortleitungen WL tatsächlich aktiviert werden.
Eine übergeordnete Treiberschaltung 3 ist beispielhaft in der 1A dargestellt. Diese Schaltung weist einen Signaleingang 30 zum Empfang eines Steuersignals MWLRST von einer übergeordneten Adressierungseinrichtung (hier nicht gezeigt) sowie zwei Signalausgänge 34 und 38 auf, an die vorzugsweise mehrere lokale Wortleitungstreiber 4 angeschlossen sind. Im Eingangsbereich der übergeordneten Treiberschaltung 3 ist ein erster Inverter 31 angeordnet, der das Eingangssignal MWLRST invertiert. Sein Ausgangssignal WRL0 liegt an dem Knoten A0 an, von dem zwei Signalpfade abzweigen. Der obere der beiden Signalpfade umfasst zwei hintereinander geschaltete Inverter 32, 33, mit deren Hilfe ein Wortleitungsaktivierungssignal WLDV erzeugt wird. Der mit seinem Steuereingang am ersten Knoten A0 anliegende zweite Inverter 32 weist einen p-Typ Feldeffekttransistor 321 sowie zwei hintereinander geschaltete n-Typ Feldeffekttransistoren 322, 323 auf. Die Steuerelektrode des zweiten n-FETs 323 ist dabei mit einem Knoten A4 aus dem unteren Signalpfad verbunden. Der p-Typ Feldeffekttransistor 331 des dem zweiten Inverter 32 nachgeschalteten dritten Inverters 33 ist mit dem VPP-Spannungsnetz verbunden, während der zugehörige n-Typ Feldeffekttransistor 332 mit dem VNWL-Spannungsnetz verbunden ist. Folglich wechselt das Ausgangssignal WLDV auf dem ersten Signalausgang 34 der übergeordneten Treiberschaltung 3 abhängig vom Eingangssignal MWLRST zwischen dem ersten und dem zweiten elektrischen Potential V_PP, V_NWL. Zwar ist der erste Signalausgang 34 der übergeordneten Treiberschaltung 3 typischerweise mit mehreren lokalen Wortleitungstreibern 4 verbunden, so dass das Ausgangsignal WLDV des dritten Inverters 33 gleichzeitig alle betroffenen Wortleitungen WL aktiviert. Allerdings wird das Ausgangssignal WLDV nur auf eine ganz bestimmte Auswahl der Wortleitungen WL tatsächlich durchgeschaltet. Die in 1A gezeigte übergeordnete Treiberschaltung 3 bezieht den Umladestrom für das Deaktivieren der ausgewählten Wortleitungen WL dabei vollständig aus dem gepumpten VNWL-Spannungsnetz.
Der untere der beiden vom Knotenpunkt A0 abzweigenden Signalpfade erzeugt das Wordline-Restore-Signal WLRST, das zur Abschaltung der aktiven Wortleitung WL im lokalen Wortleitungstreiber 4 dient. Dieser Signalpfad umfasst einen Pegelumsetzer (Level-Shifter) 36 sowie eine nachfolgende Treiberstufe 37 zur Erzeugung des Wortleitungs-Restore-Signals WLRST. Während ein erster Signaleingang des Pegelumsetzers 36 unmittelbar am Knoten A0 anliegt, ist zwischen einem zweiten Signaleingang des Pegelumsetzers 36 und dem Knoten A0 ein Inverter 35 zwischengeschaltet. Der Pegelumsetzer 36 dient der Anpassung des Signalpegels der beteiligten Signale. Im vorliegenden Fall setzt der Pegelumsetzer 36 das untere Spannungsniveau des vierten Inverters 35 von der negativen Versorgungsspannung (Masse-Potential) GND auf das von einer Spannungspumpe generiertes negatives Sperrspannungsniveau V_NWL um. Hierdurch wird das Sperrverhalten des n-Typ Feldeffekttransistors der nachfolgenden Treiberstufe 37 verbessert. Das am Knoten A4 anliegende Ausgangssignal des Pegelumsetzers 36 dient dem n-FET 323 der zweiten Inverterstufe 32 als Steuersignal. Hierzu ist der Gate-Anschluss des n-FETs 323 mit dem Knoten A4 verbunden. Die Treiberstufe 37 ist als ein Inverter ausgebildet, dessen p-Typ Feldeffekttransistor mit einem VEQL-Spannungsnetz verbunden ist, während der zugehörige n-Typ Feldeffekttransistor mit dem VNWL-Spannungsnetz verbunden ist. Das positive elektrische Potential V_EQL liegt zwischen dem V_PP-Potential und dem Masse-Potential GND.
Die 1B zeigt den schematisierten Verlauf der Signale der Treiberschaltung 3 aus der 1A während des Deaktivierungsvorgangs der ausgewählten Wortleitung WL. Wenn das Eingangsignal von einem niedrigen auf ein hohes Spannungsniveau wechselt, fällt das Signal WLR0 am Knotenpunkt A0 leicht verzögert von der Active-Spannung V_PP auf das Masse-Potential GND. Nach einer Verzögerung durch den zweiten und den dritten Inverter 32, 33 fällt auch das Ausgangssignal WLDV des ersten Signalpfads von der Active-Spannung V_PP auf das Sperrspannungsniveau V_NWL ab. Schließlich wechselt auch das Ausgangssignal WLRST des zweiten Signalpfads nach einer längeren Verzögerung durch den Pegelumsetzer 36 von dem negativen Sperrspannungsniveau V_NWL auf das positive Spannungsniveau V_EQL, das beispielsweise der positiven Versorgungsspannung V_EXT entspricht.
Um den Schaltungsaufwand zu reduzieren, werden typischerweise 64 bzw. 128 lokale Wortleitungstreiber an eine übergeordnete Treiberschaltung 3 angeschlossen. Die 2A zeigt einen dieser lokalen Wortleitungstreiber 4. Diese Schaltung weist drei Signaleingänge 40, 41, 42 und einen Signalausgang 44, an dem die zugehörige Wortleitung WL angeschlossen ist, auf. Das am ersten Signaleingang 40 anliegende Signal WLDV der übergeordneten Treiberschaltung 3 wird über einen p-Typ Feldeffekttransistor (p-type enable Transistor der Masterwortleitung) 421 einer Inverterstufe 42 auf den Signalausgang 44 geschaltet, sofern am zweiten Signaleingang 41 des lokalen Wortleitungstreibers 4 ein "Low"-Potential anliegt. Der n-Typ Feldef fekttransistor 422 des Inverters 42 schaltet hingegen das negative Sperrspannungsniveau V_NWL auf den Signalausgang 44, sofern am zweiten Signaleingang 41 des lokalen Wortleitungstreibers 4 ein "High"-Potential anliegt. Als Steuersignal des Inverters 42 dient dabei das von einer übergeordneten Adressierungseinrichtung (hier nicht dargestellt) bereitgestellte invertierte Master-Wordline-Signal bMWL. Ein weiterer Schalttransistor 43 schaltet ferner das negative Sperrspannungsniveau V_NWL auf den Signalausgang 44 des lokalen Wortleitungstreibers 4. Der hier als n-Typ Feldeffekttransistor ausgebildete Schalttransistor 43 wird mithilfe des über den dritten Signaleingang 42 von der übergeordneten Treiberschaltung 3 empfangenen Wordline-Restore-Signals WLRST gesteuert. Dieses Steuersignal WLRST bewirkt eine Abschaltung der aktiven Wortleitung WL.
Die 2B zeigt einen typischen Verlauf der Signale des lokalen Wortleitungstreibers 4 aus der 2A. Dabei wird deutlich, dass der Wechsel des an dem ersten Steuereingang 40 des Wortleitungstreibers 4 anliegenden Steuersignals WLDV bewirkt, dass das Signal WLA der Wortleitung WL von der Active-Spannung V_PP allmählich auf das Sperrspannungsniveau V_NWL unterhalb von GND gezogen wird, wenn das invertierte Master-Wordline-Signal bMWL das Sperrspannungsniveau V_NWL aufweist. Das Umladen der Wortleitung WL erfolgt dabei ausschließlich über das VNWL-Spannungsnetz, dessen negatives Sperrspannungsniveau V_NWL von einer Spannungspumpe generiert wird.
Um zu verhindern, dass beim Umladen der Wortleitung WL ein gepumptes Spannungsnetz belastet wird, kann das untere Spannungsniveau des WLDV-Signals auf das Masse-Potential GND beschränkt werden. Dies hat jedoch den Nachteil, dass bei einer aktiven Masterwortleitung (invertiertes Master-Wordline-Signal bMWL auf dem Sperrspannungsniveau V_NWL) und einer nicht aktiven lokalen Wortleitung WL (WLDV-Signal auf dem Masse-Potential GND) die Gate-Source-Spannung des p-Typ Enable-Transistors 421 der Master-Wortleitung im lokalen Wortleitungstreiber 4 kleiner als Null ist. Dadurch bedingt ist der P-Typ Enable-Transistor 421 während dieser Phase nicht vollständig geschlossen und es fließt ein Leckstrom zwischen dem Spannungsnetz VNWL der lokalen Wortleitung WL und der Masse GND.
Im Folgenden werden mehrere Ausführungsbeispiele vorgestellt, die eine Entlastung des gepumpten Spannungsnetzes VNWL ermöglichen, ohne dabei einen Leckstrom zwischen dem gepumpten Spannungsnetz VNWL und der Masse GND zu verursachen. Anstatt den gesamten Umladestrom einer Lastkapazität, wie der Wortleitung WL, aus einem gepumpten Spannungsnetz zu beziehen, wird ein Teil des Umladestroms aus einem nicht gepumpten Spannungsnetz, wie z.^B. dem Masse-Spannungsnetz GND, bezogen. Um zu verhindern, dass dabei ein Leckstrom zwischen den beiden Spannungsnetzen VNWL und GND fließt, werden sie voneinander entkoppelt. Dies wird dadurch erreicht, dass die Spannungsnetze unabhängig voneinander und zum Teil zeitversetzt auf die lokale Wortleitung WL geschaltet werden. Das Zu- bzw. Abschalten der beiden Spannungsnetze VNWL, GND und damit auch ihre gegenseitige Entkopplung erfolgt dabei automatisch, d. h. ohne dass den Treiberschaltungen 3, 4 zusätzlich entsprechende Steuersignale von Außen zugeführt werden müssen. Dies lässt sich entweder selbstregulierend oder mithilfe interner Signale, die innerhalb der beiden Treibereinrichtungen 3, 4 ohnehin vorhanden sind und als Steuersignale genutzt werden können, erreichen. Die Entkopplung kann grundsätzlich auf zwei mögliche Arten gewährleistet werden: zum einen durch zeitlich versetztes Zu- bzw. Abschalten der Netze mittels interner Signale und zweitens durch eine selbstregulierende Abkopplung des nicht gepumpten Spannungsnetzes GND.
In einer ersten Ausführungsform wird die Entkopplung der beiden Spannungsnetze durch ein zeitlich versetztes Zu- und Abschalten der Netze erreicht, wobei als Steuersignale für das Zu- und Abschalten der Netze vorzugsweise bereits vorhandene Signale genutzt werden.
Die 3A zeigt den oberen Signalpfad einer modifizierten übergeordneten Treiberschaltung 3. Hierbei wurde der mit dem VNWL-Spannungsnetz verbundene Transistor N3 innerhalb der dritten Inverterstufe 33 durch zwei hintereinander geschaltete n-Typ Feldeffekttransistoren N1, N2 ersetzt, wobei der zweite Transistor N2 nunmehr mit der Masse GND verbunden ist. Gesteuert wird der zusätzliche zweite Transistor N2 durch ein Ausgangssignal eines Inverters I1, der mit seinem Eingang am Knotenpunkt A3 angeschlossen ist. Ein weiterer n-Typ Feldeffekttransistor N3, der mit dem gepumpten Spannungsnetz VNWL verbunden ist und dem ursprünglichen Transistor N3 aus der 1A entspricht, ist ebenfalls auf den ersten Signalausgang 34 der übergeordneten Treiberschaltung 3 geschaltet. Als Steuersignal dient ihm das Ausgangssignal eines zweiten Inverters I2, dessen Eingang an den Ausgang des ersten Inverters I1 am Knotenpunkt A1 angeschlossen ist.
Eine für die Belastung des gepumpten Spannungsnetzes VNWL kritische Phase stellt der Übergang von 1 (high) auf 0 (low) am Knotenpunkt A0 der übergeordneten Treiberschaltung 3 dar, da hierdurch bedingt WLDV vom V_PP- auf das V_NWL-Potential umgeladen wird. Dabei wird der n-Typ Transistor N1 der dritten Inverterstufe 33 durch das am Knotenpunkt A3 anliegende V_PP-Potential geöffnet. Der Transistor N2 ist ebenfalls geöffnet, solange sich das Signal des Knotens A3 aufgrund einer Verzögerung durch Inverter I1 noch nicht bis zum Knoten A1 fortgepflanzt hat und der Knoten A1 sich somit von einem vorhergehenden Schaltvorgang noch auf dem "High"-Potential befindet. Folglich ist der erste Signalausgang 34 mit der Masse GND verbunden. Hingegen ist der Transistor N3, über den das VNWL-Spannungsnetz auf den Ausgang 34 geschaltet wird, ausgeschaltet, da sich der Knoten A2 von dem vorhergehenden Schaltvorgang noch auf dem "Low"-Potential befindet. In dieser ersten Phase des Umladevorgangs erfolgt die Entladung der Wortleitung WL somit ausschließlich über die Masse GND. Sobald das Signal des Knotens A3 sich durch den Inverter I1 zum Knoten A1 fortgepflanzt hat, der Knoten A1 somit sein "Low"-Potential aufweist, schaltet der Transistor N2 ab. Hierdurch wird der Strompfad zum Masse-Netz GND unterbrochen. Erst wenn das Signal sich durch den zweiten Inverter I2 fortgepflanzt hat, am Knoten A2 also ein "High"-Potential anliegt, schaltet der Transistor N3 das gepumpte Spannungsnetz VNWL hinzu. Nun erfolgt die Entladung der Wortleitung WL ausschließlich über das gepumpte Spannungsnetz VNWL. Die beiden Verzögerungsstufen I1 und I2 bilden vorzugsweise Inverter innerhalb des Wortleitungstreibers 2. Es können jedoch auch Inverter bzw. Inverterketten, andere Bauteile oder Schaltungsteile der integrierten Schaltung 1 verwendet werden, die eine geeignete Verzögerung der Signale bewirken. Gegebenenfalls ist dann eine Anpassung der Treiberschaltung 3, wie z. B. das Ersetzen der n-Typ Schalttransistoren N1, N2, N3 durch entsprechend komplementär dotierte Schaltelemente notwendig, um das gewünschte Schaltverhalten zu erhalten.
Durch Vorsehen einer entsprechend langen Verzögerung der zweiten Verzögerungsstufe I2 ist eine vollständige zeitliche Entkopplung der Zuschaltphasen der beiden Spannungsnetze GND und VNWL möglich. Hierdurch wird ein Querstrom zwischen den beiden Spannungsnetzen verhindert. Die Verzögerung der zweiten Inverterstufe I2 kann jedoch auch deutlich geringer ausfallen und sogar bis auf Null reduziert werden. Im letzteren Fall kann auf den Inverter I2 zwischen den Knoten A1 und A2 auch ganz verzichtet werden, wobei der Transistor N3 durch einen p-Typ Feldeffekttransistor ersetzt werden müsste, um das gleiche logische Schaltverhalten zu erreichen. Hierdurch wird eine besonders Platz sparende Variante der Schaltung ermöglicht.
Eine kürzere Verzögerungszeit der zweiten Verzögerungsstufe I2 beschleunigt die Entladung der angeschlossenen Wortleitung WL. Allerdings kann dann gegebenenfalls ein geringer Querstrom zwischen den beiden Spannungsnetzen fließen, sofern das Abschalten der Masse GND und das gleichzeitige Zuschalten des VNWL-Spannungsnetzes eine gewisse Zeitspanne dauern, so dass beide Vorgänge sich überschneiden.
Die 3B zeigt schematisch den Verlauf der Signale der übergeordneten Schaltung 4 aus der 3A. Dabei wird ersichtlich, dass der Transistor N1 kurze Zeit nachdem das Signal am Knoten A0 von "High" auf "Low" gefallen ist bedingt durch den Wechsel des Signalpegels am Knoten A3 von "Low" auf "High" öffnet und damit einen Strompfad zwischen der Masse GND und dem ersten Signalausgang 34 der übergeordneten Treiberschaltung 3 erzeugt. Von der angeschlossenen Wortleitung WL fließt nun ein Umladestrom zur Masse GND, wodurch der Signalausgang 34 allmählich von der Active-Spannung V_PP auf ein mittleres Spannungsniveau gezogen wird. Der Umladevorgang über die Masse GND endet, sobald die Signalflanke nach dem Passieren der ersten Verzögerungsstufe I1 am Knoten A1 ankommt, denn erst dann schaltet der Transistor N2 ab. Bis sich das Signal durch die zweite Verzögerungsstufe I2 zum Knotenpunkt A2 fortgepflanzt hat, ist der erste Signalausgang 34 der übergeordneten Treiberschaltung 3 weder mit der Masse GND noch mit dem Spannungsnetz VNWL verbunden. Daher zeigt das Ausgangssignal WLDV ein Plateau. Sobald am Knoten A2 ein "High"-Potential anliegt, öffnet der Transistor N3 einen Strompfad zwischen dem VNWL-Spannungsnetz und dem ersten Signalausgang 34. Das VNWL- Spannungsnetz zieht schließlich den ersten Signalausgang 34 und damit auch die daran angeschlossen Wortleitung WL auf das Sperrspannungsniveau V_NWL.
Die Steuersignale für die beiden Transistoren N2 und N3 können grundsätzlich auch von Signalen anderer Schaltungsteile abgeleitet werden, solange ihre logischen Zustände, ihre Spannungsniveaus und ihr zeitlicher Versatz (Timing) im Wesentlichen dem oben dargestellten Signalen entsprechen. Dies soll im Folgenden am Beispiel des unteren Signalpfads zur Erzeugung des Pulldown-Signals für den lokalen Wortleitungstreiber 4 demonstriert werden. Die 4A zeigt eine modifizierte übergeordnete Treiberschaltung 3, bei der als Steuersignal für den Transistor N2 das am Knoten A1 anliegende Ausgangssignal des Pegelumsetzers 36 verwendet wird. Hierzu wird der Steuereingang des Transistors N2 wie bereits auch der Steuereingang des Transistors 323 an den Ausgang des Pegelumsetzers 36 angeschlossen. Der Knoten A1 ist dabei identisch mit dem Knoten A4 aus 1A. Da das Ausgangssignal des Pegelumsetzers 36 den gleichen logischen Zustand, die gleichen Spannungsniveaus und eine vergleichbare zeitliche Verzögerung aufweist wie das Ausgangssignal der ersten Verzögerungsstufe I1 aus 3A, bedarf der Einsatz des Pegelumsetzers 36 keiner weiteren Anpassung der Schaltung. Als Steuersignal für den Transistor N3 wird im vorliegenden Ausführungsbeispiel das Ausgangssignal des Inverters 37 verwendet. Hierzu ist der Steuereingang des Transistors N3 an dem Ausgang des Inverters 37 angeschlossen. Aufgrund der relativ hohen Last, die am Signalausgang 38 anliegt, zieht die Inverterstufe 37 das elektrische Potential des Knotens A2 relativ langsam auf das jeweilige Spannungsniveau (V_EQL oder V_NWL). Somit fällt die Flanke des WLRST-Signals relativ flach aus. Dies führt zu einer relativ effektiven Verzögerung, da der Transistor N3 langsamerer und verzögert öff net. Hierdurch wird wiederum eine gute Entkopplung der beiden Spannungsnetze GND und VNWL erreicht.
Da das Ausgangssignal des Inverters 37 den geforderten logischen Zustand, einen ausreichenden zeitlichen Versatz gegenüber dem Signal des Knotens A1 sowie einen ausreichend großen Spannungshub aufweist, ist auch hier keine weitere Anpassung der Treiberschaltung 3 notwendig. Das gegenüber dem V_PP-Potential geringfügig reduzierte "High"-Potential V_EQL des Inverters 37 kann gegebenenfalls durch einen stärkeren Transistor N3 kompensiert werden.
Die 4B zeigt schematisch den Verlauf der Signale der übergeordneten Treiberschaltung 4 aus der 4A. Der Pegelumsetzer 36 und die vorgeschaltete Inverterstufe 34 wirken dabei analog zu der ersten Verzögerungsstufe I1 sowie der zweiten Inverterstufe 32 der 3A. Die Treiberstufe 37 wirkt hingegen analog zu der zweiten Verzögerungsstufe I2. Daher entspricht der Verlauf der Signale in der 4B im Wesentlichen dem in der 3B gezeigten Signalverhalten.
Die in den 3A und 4A beispielhaft gezeigten Treiberschaltungen 3 ermöglichen das vollständige Entkoppeln der beiden Spannungsnetze GND und VNWL, da eine ausreichend große Verzögerung zwischen dem Abschalten der Masse GND und dem Zuschalten des gepumpten Spannungsnetzes VNWL durch die zweite Verzögerungsstufe I2 bzw. durch die Inverterstufe 37 erreicht werden kann. Allerdings kann es auch wünschenswert sein, die beiden Spannungsnetze wenigstens teilweise zeitgleich zuzuschalten, um den Umladevorgang der Wortleitung WL zu beschleunigen. In diesem Fall kann als Steuersignal für den Transistor N3 ein anderes Signal, wie z. B. das Signal des Knotens A0 oder das Ausgangssignal der dem Pegelumsetzer 36 vorgeschalteten Inverterstufe 35, verwendet werden. Durch zusätzliche Verzöge rung dieser Signale lassen sich differenzierte zeitliche Überschneidungen der Zuschaltphasen der beiden Spannungsnetze GND und VNWL realisieren. Als Steuersignale für die beiden Transistoren N2 und N3 lassen sich auch Signale benachbarter Schaltungen bzw. Schaltungsteile verwenden, sofern die oben genannten Voraussetzungen, wie zum Beispiel der notwendige logische Zustand oder das Timing der entsprechenden Signale, erfüllt sind.
Der bei einer zeitlichen Überschneidung der Zuschaltphasen der beiden Spannungsnetze GND und VNWL gegebenenfalls auftretende Querstrom zwischen dem gepumpten Spannungsnetz VNWL und der Masse GND kann auch durch Vorsehen entsprechender Bauteile, wie z. B. einer Sperrdiode im Strompfad eines der Spannungsnetze, verhindert werden.
Das in den 3A und 4A vorgestellte Konzept der zeitlichen Entkopplung der Zuschaltphasen der beiden Spannungsnetze GND und VNWL verwendet zur Steuerung der Zu- und Abschaltung der Spannungsnetze vorzugsweise bereits innerhalb der Schaltung vorhandene Signale. Daher ist die Realisierung dieses Konzepts davon abhängig, dass geeignete Signale zur Verfügung stehen. Um unabhängig von der Entwicklung anderer Signale zu sein bzw. um den undefinierten Zustand des WLDV-Signals zwischen dem Abschalten des Transistors N2 und dem verzögerten Einschalten des Transistors N3 zu vermeiden, kann der Strompfad zur Masse GND auch selbstregulierend ausgebildet werden. In diesem Fall erfolgt die Abschaltung der Masse GND automatisch, ohne dass ein spezielles Steuersignal für den Transistor N2 notwendig ist.
Die 5A zeigt einen modifizierten oberen Signalpfad der übergeordneten Treiberschaltung 3 (1A), bei dem die Abschaltung des GND-Spannungsnetzes selbstregulierend erfolgt.
Dabei weist die dritte Inverterstufe 33 des oberen Signalpfads neben dem mit dem V_PP-Spannungsnetz verbundenen p-FET 331 zwei hintereinander geschaltete Transistoren P2, N1 auf, die den Strompfad zur Masse GND bilden. Der unmittelbar mit der Masse verbundene Transistor N1 ist als ein n-Typ Feldeffekttransistor ausgebildet, dessen Steuereingang 330 am Knoten A3 angeschlossen ist. Hingegen ist der Transistor P2 als ein p-Typ Feldeffekttransistor ausgebildet, dessen Steueranschluss am Masse-Potential GND angeschlossen ist. Das Zuschalten des gepumpten Spannungsnetzes VNWL erfolgt dabei analog zu den bereits in den 3A und 4A gezeigten Ausführungsbeispielen mittels eines separaten n-Typ Feldeffekttransistors N3, der zwischen dem gepumpten Spannungsnetz VNWL und dem Signalausgang 34 angeordnet ist. Als Steuersignal dient dem Transistor N3 das Ausgangssignal der zweiten Inverterstufe 32. Hierzu ist sein Steueranschluss mit dem Knoten A3 verbunden.
Zu Beginn des Umladevorgangs, wenn das Signal des Knotens A3 vom "Low"-Potential V_NWL auf das "High"-Potential V_PP wechselt, werden sowohl Transistor N2 als auch Transistor N3 geöffnet. Da der Steueranschluss des Transistors P2 permanent auf Masse GND gehalten wird und sein Source-Anschluss zu Beginn auf dem positiven V_PP-Potential liegt, ist auch der Transistor P2 zunächst leitend. Somit wird die Wortleitung WL zunächst sowohl über die Masse GND als auch über das gepumpte Spannungsnetz VNWL entladen. Der Transistor P2 bleibt solange geöffnet, bis das elektrische Potential V_S am Source-Anschluss des Transistors P2 bedingt durch die Entladung der Wortleitung WL ein bestimmtes elektrisches Potential erreicht hat, das um die Einsatzspannung V_t (threshold voltage) des Transistors P2 höher liegt als das Potential V_G seines Gate-Anschlusses. Sobald die Gate-Source-Spannung V_GS, also die Differenz zwischen dem Source- und dem Gate-Potential (V_S – V_G), die Einsatzspannung V_t des Transistors P2 unterschreitet (V_GS < V_t), schaltet er selbsttä tig ab. Als Abschaltbedingung des Masse-Netzes GND lässt sich somit herleiten: VGS = VS – VG < Vt ⇒ VS < VG + Vt = GND + Vt ⇒ VS < GND + Vt
Hieraus ist ersichtlich, dass der Transistor P2 die Wortleitung WL vom nicht gepumpten Spannungsnetz GND bereits dann trennt, wenn das elektrische Potential am ersten Signalausgang 34 das Masse-Potential GND noch nicht erreicht hat. Das weitere Entladen von WLDV und damit auch der Wortleitung WL findet dann ausschließlich durch das gepumpte Spannungsnetz VNWL statt. Ein Querstrom vom gepumpten Spannungsnetz VNWL zur Masse GND wird automatisch dadurch verhindert, dass der Transistor P2 kurz vor dem Erreichen der kritischen Phase sperrt. Denn solange das Potential des ersten Signalausgangs 34 positiver ist als das Masse-Potential GND fließen Elektronen aus dem gepumpten Spannungsnetz VNWL ausschließlich zu der zu entladenden Wortleitung WL und nicht zur Masse GND. Erst wenn das Potential am ersten Signalausgang 34 unter das Masse-Potential GND sinkt und der Transistor P2 noch geöffnet wäre, könnte ein Querstrom zwischen den beiden Spannungsnetzen GND, VNWL fließen. P2 ist jedoch, wie oben beschrieben, bei diesen Potentialverhältnissen stets geschlossen.
Eine alternative Variante der Schaltung aus der 5A ist in der 5B gezeigt. Hierbei wurden die beiden Transistoren N1 und P2 gegeneinander ausgetauscht. Da durch den Kanalwiderstand über den gesteuerten Transistor N1 bereits ein kleiner Spannungsabfall V_N1 stattfindet, befindet sich der Knoten A5 und damit auch der Source-Anschluss S des Transistors P2 auf einem gegenüber dem Spannungsniveau des ersten Signalausgangs 34 um V_N1 reduzierten Spannungsniveau Vs. Somit schal tet sich der Transistor P2 bereits dann ab, wenn für das Spannungsniveau V_S am Knoten A5 die folgende Bedingung gilt: VS < GND + Vt + VN1
Da die alternative Schaltung aus der 5B also etwas früher abschaltet, als die in der 5A gezeigte Variante, fällt hierbei die Entlastung des gepumpten Spannungsnetzes VNWL etwas geringer aus.
Bei den beiden alternativen Methoden aus den 5A und 5B können die beiden Strompfade über die Transistoren N1/P2 und den Transistor N3 also auch parallel geöffnet sein, so dass die Wortleitung WL gleichzeitig über die beiden Spannungsnetze GND und VNWL entladen wird, bis das Potential des ersten Signalausgangs 34 auf Gnd + V_t beziehungsweise Gnd + V_t + V_N1 abgesunken ist. Der Anteil am Stromverbrauch, der das gepumpte Spannungsnetz VNWL entlastet, hängt dann von den Transistorparametern, wie zum Beispiel der Einsatzspannung und Treiberstärke ab. Da die zu entladende Wortleitung WL einen Ohmschen Widerstand darstellt und außerdem eine relativ hohe Kapazität aufweist, erfolgt die Änderung des elektrischen Potentials nicht gleichmäßig über die gesamte Wortleitung WL. Vielmehr erreicht eine Potentialänderung das dem lokalen Wortleitungstreiber 4 abgewandte Ende der Wortleitung WL erst um eine Zeitkonstante τ = RC verzögert, die durch das Produkt aus dem Ohmschen Widerstands R und der Kapazität C der Wortleitung WL bestimmt wird. Somit hängt der Anteil am Stromverbrauch, der das gepumpte Spannungsnetz VNWL entlastet auch von der RC-Konstante des zu entladenden Netzes ab.
Die 5C verdeutlicht den Verlauf der Signale der beiden alternativen Schaltungen aus den 5A und 5B. Nachdem das Signal am Knoten A0 vom "High"-Potential V_PP auf das "Low"-Potential V_NWL gefallen ist, öffnen nach einer durch die zweite Inverterstufe 32 bedingten Verzögerung die Transistoren N1 und N3 und der Umladevorgang der Wortleitung WL beginnt. Hierdurch sinkt das elektrische Potential des am ersten Signalausgang 34 anliegenden WLDV-Signals und auch des Knotens A5. Da die Wortleitung WL nach dem selbsttätigen Abschalten des Transistors P2 nur noch über das gepumpte Spannungsnetz VNWL entladen wird, verläuft das WLDV-Signal ab diesem Zeitpunkt etwas flacher. Daher zeigt der Verlauf des WLDV-Signals in seinem mittleren Teil einen leichten Knick. Während das elektrische Potential des WLDV-Signals aufgrund des Entladevorgangs über das gepumpte Spannungsnetz VNWL auch nach dem Abschalten des Transistors P2 bis zum unteren Spannungsniveau V_NWL weiter absinkt, bleibt A5 in der in 5A gezeigten Variante im Wesentlichen auf dem Masse-Potential GND stehen. Hingegen bewegt sich das Potential des Knotens A5 in der in 5B gezeigten Schaltungsvariante nach dem Abschalten des Transistors P2 ebenfalls nach V_NWL, solange der Transistor N1 geöffnet ist.
Eine zusätzliche Entkopplung der beiden Spannungsnetze GND und VNWL bei den beiden selbstregulierenden Varianten lässt sich dadurch erreichen, dass das gepumpte Spannungsnetz NVWL zusätzlich zeitlich verzögert zugeschaltet wird. Dies kann z. B. durch Vorsehen einer Verzögerungsstufe im Signalpfad zwischen den Knoten A3 und der Steuereingang des Transistors N3 erfolgen. Eine entsprechende Verzögerung lässt sich auch durch die Verwendung bereits vorhandener Signale der Schaltung 3 erreichen. Bei der letztgenannten Variante können als Verzögerungsstufe für den Transistor N3 z. B. die bereits in den 3A und 4A gezeigten Schaltungsteile dienen. Eine entsprechende Verzögerung lässt sich auch dadurch erreichen, dass für den Transistor N3 eine höhere Einsatzspannung gewählt wird als für den Transistor N1, so dass die steigende Flanke am Knoten A3 zuerst den Transistor N1 und erst anschließend den Transistor N3 öffnet. Da die Verzögerung in diesem Fall von der Steigung der Signalflanke am Knoten A3 bzw. am Gate-Anschluss des Transistors N3 abhängt, kann durch eine Modifikation dieser Signalflanke das Zuschaltverhalten der beiden Spannungsnetze GND, VNWL variiert werden. Außerdem kann die Flanke auch durch einen zwischen dem Knoten A3 und dem Gate-Anschluss des Transistors N3 angeordneten Verzögerungstransistor 39, der einen geringen Sättigungsstrom aufweist, abgeflacht werden. Einen modifizierten oberen Signalpfad der übergeordneten Treiberschaltung 3 (1A), der das selbsttätige Abschalten des nicht gepumpten Spannungsnetzes GND sowie das verzögerte Zuschalten des gepumpten Spannungsnetzes VNWL miteinander kombiniert, zeigt die 6A. Das als eine Verzögerungsstufe dienende Vorschaltgatter 39 wird vorzugsweise mit einer reduzierten Spannung V_INT angesteuert, die im vorliegenden Beispiel bei ca. 1 Volt liegt. Die Gate-Spannung des Vorschaltgatters 39 bestimmt, wie schnell sich die Flanke durch die Verzögerungsstufe fortpflanzt. Die Verzögerungszeit lässt sich ferner durch die Stärke des Vorschaltgatters 39 sowie seine Form (Länge und Breite des Transistors) bestimmen. Eine entsprechende Verzögerung kann grundsätzlich auch mit anderen Bauteilen als dem Gatter 39 erreicht werden.
Durch das verzögerte Zuschalten des gepumpten Spannungsnetzes VNWL kann zeitweise eine zusätzliche gegenseitige Entkopplung der beiden Spannungsnetze GND, VNWL erreicht werden. Abgesehen davon kann über das verzögerte Zuschalten des gepumpten Spannungsnetzes VNWL auch der Anteil des über das gepumpte Spannungsnetz VNWL bezogenen Umladestroms variiert werden. Um die Belastung des gepumpten Spannungsnetzes VNWL möglichst zu reduzieren, ist es vorteilhaft den Umladestrom bis zum selbsttätigen Abschalten des Transistors P2 ausschließlich über das nicht externe Spannungsnetz GND zu beziehen.
Schließlich zeigt die 6B schematisch den Verlauf der Signale der übergeordneten Treiberschaltung 4 aus der 6A. Der Signalverlauf entspricht dabei im Wesentlichen dem in der 5C gezeigten. Da im vorliegenden Fall der Transistor N3 aufgrund des vorgeschalteten Gatters 39 das gepumpte Spannungsnetz VNWL jedoch erst dann zuschaltet, wenn der Transistor P2 bereits den ersten Signalausgang 34 vom nicht gepumpten Spannungsnetz GND getrennt hat, weist das WLDV-Signal in seinem mittleren Bereich ein Plateau auf.
Ein Vorteil der selbstregulierenden Lösung gegenüber der ausschließlich zeitverzögerten Variante ist, dass dadurch der undefinierte Zustand (Floating) vermieden wird. Dieser entsteht, wenn das Masse-Spannungsnetz GND bereits abgeschaltet, das gepumpte Spannungsnetz VNWL jedoch noch nicht zugeschaltet ist. Ferner erlaubt diese Lösung auch eine geringere Layoutfläche sowie eine erhöhte Zuverlässigkeit der Entladetransistoren aufgrund des geringeren Stromflusses beziehungsweise der geringeren Spannungsdifferenz (kleiner als V_PP – V_NWL).
Die 7 zeigt insgesamt fünf Zeitdiagramme a) bis e), die verschiedene Zuschaltphasen des ersten und des zweiten Spannungsnetzes VNWL, GND während des Umladevorgangs der Wortleitung WL illustrieren. Das erste Diagramm a) der 7 zeigt den Fall, bei dem zum Umladen der Wortleitung WL beide Spannungsnetze VNWL und GND gleichzeitig zugeschaltet werden. Die Abschaltung des zweiten Spannungsnetzes GND kann dabei sowohl zeitverzögert als auch selbstregulierend erfolgen. Diese Variante erlaubt ein besonders schnelles Umladen der Wortleitung, da der Umladestrom während der gesamten Anfangsphase des Umladevorgangs aus beiden Spannungsnetzen VNWL und GND bezogen wird. Aufgrund der relativ langen Zuschaltphase des gepumpten Spannungsnetzes VNWL wird dieses Spannungsnetz jedoch auch stärker belastet.
Das zweite Diagramm b) der 7 zeigt den Fall, bei dem die Wortleitung zunächst nur mit dem zweiten Spannungsnetz GND verbunden wird. Erst nach einer zeitlichen Verzögerung wird die Wortleitung WL schließlich auch mit dem ersten Spannungsnetz VNWL verbunden. Dies ermöglicht eine Reduktion der Belastung des ersten Spannungsnetzes VNWL gegenüber der im ersten Diagramm a) gezeigten Variante, da in der Anfangsphase des Umladevorgangs nur das zweite Spannungsnetz GND belastet wird. Das Trennen der Wortleitung WL vom ersten Spannungsnetz VNWL kann hierbei ebenfalls sowohl zeitverzögert als auch selbstregulierend erfolgen. Bei der ersten Alternative kann als Abschaltsignal des zweiten Spannungsnetzes GND das verzögerte Zuschaltsignal sowohl des ersten als auch des zweiten Spannungsnetzes VNWL, GND dienen.
Eine besondere Variante des Umladevorgangs der Wortleitung WL verdeutlicht das dritte Diagramm c) der 7. In diesem Fall erfolgt das Verbinden der Wortleitung WL mit dem ersten Spannungsnetz VNWL zu demselben Zeitpunkt, wie das Trennen der Wortleitung WL vom zweiten Spannungsnetz GND. Sowohl das Trennen vom zweiten Spannungsnetz GND als auch das Verbinden mit dem ersten Spannungsnetz VNWL kann zeitverzögert, z. B. durch Verzögerung des Zuschaltsignals des zweiten Spannungsnetzes GND, oder selbstregulierend erfolgen. Das Trennen der Wortleitung WL vom zweiten Spannungsnetz GND kann jedoch auch unmittelbar durch das Zuschaltsignal des ersten Spannungsnetzes VNWL gesteuert werden und umgekehrt. Mithilfe dieser Ausführungsvariante ist eine besonders hohe Entlastung des gepumpten Spannungsnetzes VNWL möglich, da der Umladestrom während der gesamten ersten Umladephase ausschließlich vom externen Spannungsnetz GND bezogen wird. Da die Wortleitung WL mit dem ersten Spannungsnetz VNWL erst dann verbunden wird, wenn sie vom zweiten Spannungsnetz GND getrennt wird, ist eine gute Entkopplung der beiden Spannungsnetze VNWL, GND möglich. Hierdurch kann im nicht selbstregulierendem Fall das Risiko minimiert werden, dass Querströme vom gepumpten Spannungsnetz VNWL zum externen Spannungsnetz GND fließen oder umgekehrt.
Das vierte Diagramm d) der 7 zeigt einen Spezialfall der im dritten Diagramm c) der 7 gezeigten Variante. Die Entkopplung der beiden Spannungsnetze VNWL, GND lässt sich durch eine Verzögerung des Aktivierungssignals des ersten Spannungsnetzes VNWL gegenüber dem Abschaltsignal des zweiten Spannungsnetzes GND noch weiter verbessern. Dies kann z. B. dadurch erfolgen, dass als Zuschaltsignal des ersten Spannungsnetzes VNWL das verzögerte Abschaltsignal oder ein entsprechend länger verzögertes Zuschaltsignal des zweiten Spannungsnetzes GND dient. Die hierdurch realisierte zeitliche Entkopplung der Zuschaltphasen der beiden Spannungsnetze VNWL, GND stellt sicher, dass Querströme zwischen den beiden Netzen VNWL, GND auch in dem Fall verhindert werden können, wenn die Wortleitung WL in dem im dritten Diagramm c) der 7 ge zeigten Fall bereits mit dem ersten Spannungsnetz VNWL verbunden ist, bedingt durch Verzögerungseffekte der Schalteinrichtungen jedoch noch nicht vollständig vom das zweiten Spannungsnetz GND abgekoppelt ist.
Schließlich zeigt das fünfte Diagramm e) der 7 eine weitere mögliche Variante, bei der der Umladestrom vorwiegend vom gepumpten Spannungsnetz VNWL bezogen wird. Das zweite Spannungsnetz GND wird dabei erst verzögert zugeschaltet und noch vor dem Erreichen des zweiten Spannungsniveaus V_NWL wieder abgeschaltet. Sowohl das Verbinden als auch das Trennen der Wortleitung WL vom zweiten Spannungsnetz GND kann dabei zeitverzögert oder selbstregulierend erfolgen. Beispielsweise kann als Aktivierungssignal für das zweite Spannungsnetz GND das entsprechend verzögerte Aktivierungssignal des ersten Spannungsnetzes VNWL dienen. Hingegen kann als Deaktivierungssignal für das zweite Spannungsnetz GND sowohl das entsprechend länger verzögerte Aktivierungssignal des ersten Spannungsnetzes VNWL als auch das verzögerte Aktivierungssignal des zweiten Spannungsnetzes GND dienen.
Die 8 zeigt schließlich eine integrierte Speicherschaltung 1, die als Teil eines elektronischen Geräts 6, wie z. B. eines Computers, eines Telefons, eines PDA oder einer digitalen Kamera, ausgebildet ist. Die integrierte Speicherschaltung, die beispielsweise als ein auf einem Speichermodul 5 des elektronischen Geräts 6 angeordneter DRAM-Speicherbaustein 1 ausgebildet sein kann, weist wenigstens ein Speicherzellenfeld mit wenigstens einer der oben beschriebenen Treibereinrichtungen 2 auf, an die wenigstens eine Wortleitung WL angeschlossen ist.
Sämtliche in der vorhergehenden Beschreibung, den Zeichnungen und den Ansprüchen offenbarten Merkmale können sowohl für sich genommen als auch in Kombination miteinander für die Erfindung relevant sein. Es ist offensichtlich, dass auch sämtliche für einen Fachmann ohne weiteres erkennbare Variationen der hier beispielhaft offenbarten Schaltungen von der Erfindung mit umfasst sind. Dies betrifft unter anderem solche Schaltungen, bei denen Schaltungsteile durch komplementär dotierte bzw. gleichwirkende Schaltungsteile ersetzt worden sind. Selbstverständlich lassen sich die Schaltungsvarianten auch auf das Umladen der Wortleitungen von dem negativen V_NWL-Potential auf das ebenfalls von einem gepumpten Spannungsnetz VPP bereitgestellten V_PP-Potential anwenden. Ein Teil des Umladestroms könnte dann auch von einem nicht gepumpten Spannungsnetz bezogen werden, das zum Beispiel die positive Versorgungsspannung V_ext der integrierten Schaltung 1 bereitstellt. Auch eine Kombination der Schaltung für das stufenweise Entladen der Wortleitung und der Schaltung für das stufenweise Laden der Wortleitung ist innerhalb der übergeordneten Treiberschaltung 3 möglich.

Claims

Verfahren zum Umladen eines Schaltungsteils (WL) einer integrierten Schaltung (1) von einem ersten auf ein zweites elektrisches Potential (V_PP, V_NWL), umfassend: – Verbinden des Schaltungsteils (WL) mit einem ersten Spannungsnetz (VNWL), welches das zweite elektrische Potential (VNWL) bereitstellt, – Verbinden des Schaltungsteils (WL) mit einem zweiten Spannungsnetz (GND), welches ein zwischen dem ersten und dem zweiten elektrischen Potential (V_PP, V_NWL) liegendes drittes elektrisches Potential (GND) bereitstellt, und – automatisches Trennen des Schaltungsteils (WL) vom zweiten Spannungsnetz (GND) vor dem Erreichen des zweiten elektrischen Potentials (V_NWL).
Verfahren nach Anspruch 1, wobei der Schaltungsteil (WL) zunächst nur mit dem zweiten Spannungsnetz (GND) verbunden wird, und wobei der Schaltungsteil (WL) noch vor dem Verbinden mit dem ersten Spannungsnetz (VNWL) vom zweiten Spannungsnetz (GND) getrennt wird.
Verfahren nach Anspruch 1, wobei der Schaltungsteil (WL) zunächst nur mit dem zweiten Spannungsnetz (GND) verbunden wird, und wobei der Schaltungsteil (WL) noch vor dem Trennen vom zweiten Spannungsnetz (GND) mit dem ersten Spannungsnetz (VNWL) verbunden wird.
Verfahren nach Anspruch 1, wobei der Schaltungsteil (WL) gleichzeitig sowohl mit dem ersten als auch mit dem zweiten Spannungsnetz (VNWL, GND) verbunden wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Verbindung des Schaltungsteils (WL) mit dem zweiten Spannungsnetz (GND) über einen Schalttransistor (P2) erfolgt, wobei das Trennen des Schaltungsteils (WL) vom zweiten Spannungsnetz (GND) dadurch automatisch erfolgt, dass bedingt durch die Änderung des elektrischen Potentials (V_WL) beim Umladen des Schaltungsteils (WL) eine bestimmte Potentialdifferenz (V_GS) zwischen zwei Anschlüssen (G, S) des Schalttransistors (P2) unter- bzw. überschritten wird.
Verfahren nach Anspruch 5, wobei der Schalttransistor (P2) das Schaltungsteil (WL) vom ersten Spannungsnetz (GND) automatisch trennt, sobald die Potentialdifferenz (V_GS) zwischen einem Steueranschluss (G) des Schalttransistors (P2) und einem mit dem Schaltungsteil (WL) verbundenen Stromanschluss (S) des Schalttransistors (P2) bedingt durch die Änderung des elektrischen Potentials (V_WL) beim Umladen des Schaltungsteils (WL) eine Einsatzspannung (V_t) des Schalttransistors (P2) unterschreitet, welche die Schaltschwelle zwischen einem leitenden und einem nicht leitenden Betriebszustand des Schalttransistors (P2) bildet.
Verfahren nach einem der Ansprüche 1 bis 4, wobei das Trennen des Schaltungsteils (WL) vom zweiten Spannungsnetz (GND) über einen ersten Schalttransistor (N2) erfolgt, sobald an einem Steuereingang des ersten Schalttransistors (N2) ein erstes Steuersignal (A1) anliegt, und wobei das Verbinden des Schaltungsteils (WL) mit dem ersten Spannungsnetz (VNWL) über einen zweiten Schalttransistor (N3) erfolgt, sobald an einem Steuereingang des zweiten Schalttransistors (N3) ein gegenüber dem ersten Steuersignal (A1) verzögertes zweites Steuersignal (A2) anliegt, wobei als zweites Steuersignal (A2) ein Signal der integrierten Schaltung (1) verwendet wird.
Verfahren nach Anspruch 7, wobei das zweite Steuersignal (A2) durch Verzögerung des ersten Steuersignals (A1) erzeugt wird.
Verfahren nach einem der vorhergehenden Ansprüche 1 bis 8, wobei das zweite elektrische Potential (V_NWL) des ersten Spannungsnetzes (VNWL) von einem Ladepumpengenerator der integrierten Schaltung (1) bereitgestellt wird, und/oder wobei das dritte elektrische Potential (GND) des zweiten Spannungsnetzes (GND) von einer externen Spannungsversorgung der integrierten Schaltung (1) bereitgestellt wird.
Integrierte Schaltung umfassend: – ein Schaltungsteil (WL) mit einem durch ein erstes elektrisches Potential (V_PP) bestimmten ersten Betriebszustand und einem durch ein zweites elektrisches Potential (V_PP, V_NWL) bestimmten zweiten Betriebszustand, wobei das Schaltungsteil (WL) zwischen dem ersten und dem zweiten elektrischen Potential (V_PP, V_NWL) umladbar ist, – ein erstes Spannungsnetz (VNWL), das das zweite elektrische Potential (V_NWL) bereitstellt, – ein zweites Spannungsnetz (GND), das ein zwischen dem ersten und dem zweiten elektrischen Potential (V_PP, V_NWL) liegendes drittes elektrisches Potential (GND) bereitstellt, und – eine Treibereinrichtung (2), die ein Umladen des Schaltungsteils (WL) vom ersten auf das zweite elektrische Potential (V_PP, V_NWL) bewirkt, wobei die Treibereinrichtung (2) eine zwischen dem Schaltungsteil (WL) und dem ersten Spannungsnetz (VNWL) angeordnete erste Schalteinrichtung (33) umfasst, über die das Schaltungsteil (WL) zwecks Umladen mit dem ersten Spannungsnetz (VNWL) ver bindbar ist, wobei die Treibereinrichtung (2) eine zwischen dem Schaltungsteil (WL) und dem zweiten Spannungsnetz (GND) angeordnete zweite Schalteinrichtung (N3) umfasst, über die das Schaltungsteil (WL) zwecks Umladen mit dem zweiten Spannungsnetz (GND) verbindbar ist, und wobei die Treibereinrichtung (2) ausgebildet ist, das Schaltungsteil (WL) vor dem Erreichen des zweiten elektrischen Potentials (V_NWL) vom zweiten Spannungsnetz (GND) automatisch zu trennen.
Integrierte Schaltung nach Anspruch 10, wobei die erste Schalteinrichtung (33) einen ersten Steuereingang (330) aufweist, der an einer ersten Steuerleitung (A3) angeschlossen ist, wobei die erste Schalteinrichtung (33) ausgebildet ist, das Schaltungsteil (WL) mit dem ersten Spannungsnetz (VNWL) zu verbinden, sobald der erste Steuereingang (330) ein Steuersignal über die erste Steuerleitung (A3) empfängt, und wobei die zweite Schalteinrichtung (33') einen zweiten Steuereingang (330') aufweist, der über eine Signalverzögerungseinrichtung (I1, I2, 39) an der ersten Steuerleitung (A3) angeschlossen ist, wobei die zweite Schalteinrichtung (33') ausgebildet ist, das Schaltungsteil (WL) vom zweiten Spannungsnetz (GND) zu trennen, sobald der zweite Steuereingang (330') das durch die Signalverzögerungseinrichtung (I1, I2, 39) verzögerte Steuersignal empfängt.
Integrierte Schaltung nach Anspruch 11, wobei die Signalverzögerungseinrichtung (I1, I2, 39) eine Inverterstufe, einen Pegelumsetzer oder einen Transistor der integrierten Schaltung (2) umfasst.
Integrierte Schaltung nach Anspruch 11, wobei die Signalverzögerungseinrichtung (I1, I2, 39) Teil eines weiteren Signalpfads der integrierten Schaltung (2) ist.
Integrierte Schaltung nach einem der vorhergehenden Ansprüche 10 bis 13, wobei die erste Schaltvorrichtung (33) einen Schalttransistor (P2) aufweist, der das Schaltungsteil (WL) vom zweiten Spannungsnetz (GND) trennt, wobei der Schalttransistor (P2) ausgebildet ist, das Schaltungsteil (WL) vom zweiten Spannungsnetz (GND) zu trennen, wenn bedingt durch die Änderung des elektrischen Potentials (V_WL) beim Umladen des Schaltungsteils (WL) eine bestimmte Potentialdifferenz (V_GS) zwischen zwei Anschlüssen (G, S) des Schalttransistors (P2) unter- bzw. überschritten wird.
Integrierte Schaltung nach Anspruch 14, wobei der Schalttransistor (P2) einen am zweiten Spannungsnetz (GND) angeschlossenen Gate-Anschluss (G), einen am zweiten Spannungsnetz (GND) angeschlossenen Drain-Anschluss (D) und einen mit dem Schaltungsteil (WL) verbundenen Source-Anschluss (S) aufweist, wobei der Schalttransistor (P2) ausgebildet ist, das Schaltungsteil (WL) vom ersten Spannungsnetz (GND) automatisch zu trennen, sobald die Potentialdifferenz (V_GS) zwischen seinem Gate-Anschluss (G) und seinem Source-Anschluss (S) bedingt durch die Änderung des elektrischen Potentials (V_WL) beim Umladen des Schaltungsteils (WL) eine Einsatzspannung (V_t) des Schalttransistors (P2) unter- bzw. überschreitet, welche die Schaltschwelle zwischen einem leitenden und einem nicht leitenden Betriebszustand des Schalttransistors (P2) bildet.
Integrierte Schaltung nach einem der vorhergehenden Ansprüche 11 bis 15, wobei die integrierte Schaltung (1) als eine Speichervorrichtung ausgebildet ist, die ein als Wortleitung (WL) ausgebildetes Schaltungsteil und eine als Wortleitungstreiber (2) ausgebildete Treibereinrichtung umfasst, wobei der Wortleitungstreiber (2) ausgebildet ist, die Wortleitung (WL) zwischen einem aktiven und einem inaktiven Betriebszustand umzuladen.
Integrierte Schaltung nach Anspruch 16, wobei die zweite Schalteinrichtung (33') über eine Verzögerungseinrichtung (35, 36, 37) gesteuert wird, die Teil eines Signalpfads ist, der zur Erzeugung eines Wortleitungs-Restore-Signals WLRST vorgesehen ist.
Integrierte Schaltung nach einem der vorhergehenden Ansprüche 10 bis 17, wobei das erste Spannungsnetz (VNWL) mit einem Ladepumpengenerator der integrierten Schaltung (1) verbunden ist, und/oder wobei das zweite Spannungsnetz (GND) mit einer externen Spannungsversorgung der integrierten Schaltung (1) verbunden ist.
Elektronisches Gerät umfassend eine integrierte Schaltung nach einem der Ansprüche 10 bis 18.