[go: up one dir, main page]

DE102007030973A1 - Memory device and method for actuating a memory device, in particular a DRAM - Google Patents

Memory device and method for actuating a memory device, in particular a DRAM Download PDF

Info

Publication number
DE102007030973A1
DE102007030973A1 DE102007030973A DE102007030973A DE102007030973A1 DE 102007030973 A1 DE102007030973 A1 DE 102007030973A1 DE 102007030973 A DE102007030973 A DE 102007030973A DE 102007030973 A DE102007030973 A DE 102007030973A DE 102007030973 A1 DE102007030973 A1 DE 102007030973A1
Authority
DE
Germany
Prior art keywords
chip select
memory device
select pin
memory
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007030973A
Other languages
German (de)
Other versions
DE102007030973B4 (en
Inventor
Martin Brox
Thomas Hein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102007030973A1 publication Critical patent/DE102007030973A1/en
Application granted granted Critical
Publication of DE102007030973B4 publication Critical patent/DE102007030973B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • Dram (AREA)

Abstract

Die Erfindung betrifft eine Speichervorrichtung, insbesondere einen DRAM, und ein System, das eine Speichervorrichtung aufweist. Ferner betrifft die Erfindung ein Verfahren zur Betätigung einer Speichervorrichtung. Gemäß einem Aspekt der Erfindung wird eine Speichervorrichtung geschaffen, die folgendes aufweist: einen ersten Chip-Select-Pin und einen zweiten Chip-Select-Pin. Ferner wird ein Verfahren zur Betätigung einer Speichervorrichtung geschaffen, wobei die Speichervorrichtung einen ersten Chip-Select-Pin und einen zweiten Chip-Select-Pin aufweist, wobei das Verfahren die folgenden Schritte umfasst: Anlegen eines Chip-Select-Signals an den ersten oder den zweiten Chip-Select-Pin. Vorzugsweise ist die Speichervorrichtung eine Einzel-Chip-Speichervorrichtung, z. B. eine GDDR-DRAM-Vorrichtung mit einem einzigen Chip.The invention relates to a memory device, in particular a DRAM, and a system comprising a memory device. Furthermore, the invention relates to a method for actuating a storage device. According to one aspect of the invention, there is provided a memory device comprising: a first chip select pin and a second chip select pin. There is further provided a method of actuating a memory device, the memory device comprising a first chip select pin and a second chip select pin, the method comprising the steps of: applying a chip select signal to the first or the second chip select pin second chip select pin. Preferably, the storage device is a single-chip storage device, e.g. B. a GDDR DRAM device with a single chip.

Description

HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION

Die Erfindung betrifft eine Speichervorrichtung, insbesondere einen DRAM, und ein System, das eine Speichervorrichtung aufweist. Ferner betrifft die Erfindung ein Verfahren zur Betätigung einer Speichervorrichtung.The The invention relates to a storage device, in particular a DRAM, and a system having a memory device. Further The invention relates to a method for actuating a memory device.

Im Fall von herkömmlichen Speichervorrichtungen, insbesondere herkömmlichen Halbleiter-Speichervorrichtungen, unterscheidet man zwischen sogenannten funktionalen Speichervorrichtungen (z. B. PLAs, PALs, usw.) und sogenannten Tabellen-Speichervorrichtungen, z. B. ROM-Vorrichtungen (ROM = Read Only Memory bzw. Nur-Lese-Speicher – insbesondere PROMs, EPROMs, EEPROMs, Flash-Speicher usw.) und RAM-Vorrichtungen (RAM = Random Access Memory bzw. Speicher mit wahlfreiem Zugriff – insbesondere DRAMs und SRAMs).in the Case of conventional Memory devices, in particular conventional semiconductor memory devices, a distinction is made between so-called functional storage devices (eg PLAs, PALs, etc.) and so-called table memory devices, z. B. ROM devices (ROM = read only memory or read-only memory - in particular PROMs, EPROMs, EEPROMs, flash memories, etc.) and RAM devices (RAM = random access memory - especially DRAMs and SRAMs).

Eine RAM-Vorrichtung ist ein Speicher, in dem unter einer vorgegebenen Adresse Daten abgespeichert werden und die Daten später unter dieser Adresse wieder ausgelesen werden. Bei SRAMs (SRAM = Static Random Access Memory bzw. statischer Speicher mit wahlfreiem Zugriff) bestehen die einzelnen Speicherzellen z. B. aus wenigen, beispielsweise 6, Transistoren, und bei sog. DRAMs (DRAM = Dynamic Random Access Memory bzw. dynamischer Speicher mit wahlfreiem Zugriff) im Allgemeinen nur aus einem einzigen, entsprechend gesteuerten kapazitiven Element.A RAM device is a memory in which under a predetermined Address data will be saved and the data later on This address can be read out again. For SRAMs (SRAM = Static Random access memory or static random access memory) exist the individual memory cells z. B. from a few, for example 6, transistors, and in so-called DRAMs (DRAM = Dynamic Random Access Memory or dynamic random access memory) in general only from a single, appropriately controlled capacitive element.

Im Fall von Speichervorrichtungen, insbesondere DRAM-Vorrichtungen, sind die einzelnen Speicherzellen – nebeneinander in einer Vielzahl von Zeilen und Spalten positioniert – aus technischen Gründen in einer rechtwinkligen Matrix oder einem rechtwinkligen Feld angeordnet.in the Case of memory devices, in particular DRAM devices, are the individual memory cells - side by side in a variety positioned by rows and columns - for technical reasons in a rectangular matrix or a rectangular field.

Um eine entsprechend hohe Gesamt-Speicherkapazität zu erhalten und/oder eine Datenschreib- oder -leserate zu erreichen, die so hoch wie möglich ist, können eine Vielzahl von einzelnen Feldern, z. B. zwei, vier oder acht – im allgemeinen rechtwinklig – in einer einzelnen DRAM-Vorrichtung oder einem Chip anstelle eines einzelnen Felds vorgesehen werden.Around to obtain a correspondingly high total storage capacity and / or one To achieve data write or read rates as high as possible, can a variety of individual fields, eg. B. two, four or eight - generally rectangular - in one single DRAM device or a chip instead of a single one Felds be provided.

In herkömmlichen grafischen Systemen, z. B. grafischen Systemen 2 gemäß dem GDDR3- oder GDDR4-Standard, wie sie z. B. in 1 dargestellt sind, könnten eine oder – alternativ – zwei unabhängige DRAM-Vorrichtung(en) 1a, 1b pro Kanal vorgesehen sein. Ferner könnten mehrere Kanäle vorgesehen sein, beispielsweise vier Kanäle (wodurch jedem Kanal eine oder – alternativ – zwei unabhängige DRAM-Vorrichtungen zugeordnet sein könnten). Um der Einfachheit willen ist in 1 nur ein einziger Kanal dargestellt.In conventional graphical systems, e.g. B. graphical systems 2 according to the GDDR3 or GDDR4 standard, as In 1 could represent one or, alternatively, two independent DRAM device (s) 1a . 1b be provided per channel. Further, multiple channels could be provided, for example, four channels (whereby one or, alternatively, two independent DRAM devices could be associated with each channel). For the sake of simplicity is in 1 only a single channel shown.

Um auf die DRAM-Vorrichtungen 1a, 1b eines entsprechenden Kanals separat zugreifen zu können, sind sogenannte Chip-Select (CS) bzw. -Auswahlsignale (hier: ein erstes Chip-Select-Signal (CS0) und ein zweites Chip-Select-Signal (CS1)) auf Systemebene vorgesehen.To access the DRAM devices 1a . 1b To be able to access a corresponding channel separately, so-called chip-select (CS) or -Suswahlsignale (here: a first chip select signal (CS0) and a second chip select signal (CS1)) provided at the system level.

Die Chip-Select-Signale (CS0, CS1) werden von einem Controller 5 auf entsprechenden nicht-gemeinsamen, separaten Chip-Select-Befehlsleitun gen 3a, 3b, die mit einem entsprechenden ersten und zweiten Chip-Select-Anschlussstift bzw. -Pin des Controllers 5 verbunden sind, angesteuert.The chip select signals (CS0, CS1) are from a controller 5 on corresponding non-shared, separate chip select command lines 3a . 3b connected to a corresponding first and second chip select pin or pin of the controller 5 are connected, driven.

Das erste Chip-Select-Signal (CS0) kann einem Chip-Select-Pin der ersten DRAM-Vorrichtung 1a (aber nicht einem entsprechenden Chip-Select-Pin der zweiten DRAM-Vorrichtung 1b) über eine Chip-Select-Befehlsleitung 3a mitgeteilt werden, und das zweite Chip-Select-Signal (CS1) kann über die Chip-Select-Befehlsleitung 3b dem Chip-Select-Pin der zweiten DRAM-Vorrichtung 1b (aber nicht dem entsprechenden Chip-Select-Pin der ersten DRAM-Vorrichtung 1a) mitgeteilt werden.The first chip select signal (CS0) may be a chip select pin of the first DRAM device 1a (but not a corresponding chip select pin of the second DRAM device 1b ) via a chip select command line 3a can be communicated, and the second chip select signal (CS1) can via the chip select command line 3b the chip select pin of the second DRAM device 1b (but not the corresponding chip select pin of the first DRAM device 1a ).

Wie weiter in 1 dargestellt, sind in dem grafischen System 2 jeweils ein Datenbus 3c (DQ-Bus), ein Adressenbus 3d (ADD-Bus) und ein Befehlsbus 3e (CMD-Bus) vorgesehen, wobei jeder der Busse 3c, 3d, 3e mit dem Controller 5 und den einzelnen DRAM-Vorrichtungen 1a, 1b (d. h. mit den entsprechenden Daten-, Adress- und Befehls-Pins, die dort vorgesehen sind) verbunden ist.As in further 1 are shown in the graphical system 2 one data bus each 3c (DQ bus), an address bus 3d (ADD bus) and a command bus 3e (CMD bus) provided, each of the buses 3c . 3d . 3e with the controller 5 and the individual DRAM devices 1a . 1b (ie with the corresponding data, address and command pins provided there).

Um einen Schreib- oder Lesezugriff durchzuführen, muss eine spezielle, vorgegebene Sequenz von Anweisungen durchgegangen werden:
Beispielsweise wird zuerst eine entsprechende DRAM-Vorrichtung (d. h. entweder die DRAM-Vorrichtung 1a oder die DRAM-Vorrichtung 1b) durch ein geeignetes Chip-Select-Signal ausgewählt.To perform a read or write access, you must go through a specific, pre-defined sequence of instructions:
For example, first, a corresponding DRAM device (ie either the DRAM device 1a or the DRAM device 1b ) is selected by a suitable chip select signal.

Dann wird mittels eines Wortleitungs-Aktivierungsbefehls (eines Aktivierungsbefehls (ACT)) eine entsprechende Wortleitung, die von der Zeilen adresse definiert wird, in einer entsprechenden Speicherbank der ausgewählten DRAM-Vorrichtung aktiviert.Then is determined by means of a word line activation command (an activation command (ACT)) a corresponding word line, which is from the line address is defined in a corresponding memory bank of the selected DRAM device activated.

Anschließend wird mittels eines entsprechenden Lese- oder Schreibbefehls (eines RD- oder WT-Befehls) initiiert, dass die entsprechenden Daten – dann durch die entsprechende Säulenadresse exakt spezifiziert – ausgegeben (oder eingelesen) werden.Subsequently, will by means of a corresponding read or write command (of an RD or WT command) initiates the corresponding data - then through the corresponding column address exactly specified - issued (or read in).

Als nächstes wird die entsprechende Wortleitung mittels eines Wortleitungs-Deaktivierungsbefehls (z. B. eines Vorlade- bzw. Precharge-Befehls (PRE-Befehls)) wieder deaktiviert, und die entsprechende Speicherbank wird für den nächsten Wortleitungs-Aktivierungsbefehl (ACT) vorbereitet.Next, the corresponding word line is switched by means of a word line deactivation is disabled (eg, a precharge command (PRE command)), and the appropriate memory bank is prepared for the next wordline enable command (ACT).

Um die Leistung der DRAM-Vorrichtungen 1a, 1b noch weiter zu steigern, kann der Controller 5 nach der Ausgabe eines entsprechenden Wortleitungs-Aktivierungsbefehls (eines ACT-Befehls) und eines entsprechenden Lese- (oder Schreib-)Befehls (eines RD- (oder WT-)Befehls) die entsprechende Wortleitung im aktivierten Zustand belassen (d. h. der entsprechende Wortleitungs-Deaktivierungsbefehl (PRE-Befehl) wird vorläufig gehemmt).To the performance of the DRAM devices 1a . 1b even further, the controller can 5 after the issuance of a corresponding wordline enable command (an ACT command) and a corresponding read (or write) command (an RD (or WT) command) leave the corresponding wordline in the asserted state (ie, the corresponding wordline disable command) (PRE command) is temporarily inhibited).

Falls dann – was statistisch gesehen häufig vorkommt – auf die nächste Speicherzelle zugegriffen wird, die der gleichen Wortleitung zugeordnet ist wie die Speicherzelle, auf die zuletzt zugegriffen wurde, kann auf die Ausgabe eines weiteren Wortleitungs-Aktivierungsbefehls (eines ACT-Befehls) verzichtet werden. Stattdessen kann der Controller 5 direkt einen entsprechenden Lese- (oder Schreib-)Befehl (RD- (oder WT-)Befehl) ausgeben.If, statistically speaking, the next memory cell is then accessed, which is assigned to the same word line as the memory cell that was last accessed, then the output of a further word line activation command (of an ACT command) can be dispensed with. Instead, the controller can 5 directly issue a corresponding read (or write) command (RD (or WT) command).

Durch Verkleinerung der DRAM-Vorrichtungen 1a, 1b könnten die Kosten für eine entsprechende DRAM-Vorrichtung 1a, 1b gesenkt werden. Falls der Controller 5 jedoch unverändert bleiben soll (insbesondere in Bezug auf die beiden Chip-Select-Signale (CS0, CS1), die von zwei separaten Chip-Select-Pins des Controllers 5 ausgegeben werden), sind trotzdem zwei separate DRAM-Vorrichtungen 1a, 1b nötig. Diese separaten DRAM-Vorrichtungen 1a, 1b müssen beispielsweise separat getestet werden, müssen in zwei separate Gehäuse eingebaut werden, die beide in das System 2 eingelötet werden müssen, usw., usw. Im Vergleich zu einer Lösung mit einer einzigen DRAM-Vorrichtung (Einzel-Chip-Lösung) sind die Systemkosten somit immer noch relativ hoch. Aus diesen und weiteren Gründen besteht ein Bedarf für die vorliegende Erfindung.By downsizing the DRAM devices 1a . 1b could be the cost of a corresponding DRAM device 1a . 1b be lowered. If the controller 5 however, it should remain unchanged (especially with respect to the two chip select signals (CS0, CS1), that of two separate chip select pins of the controller 5 are still two separate DRAM devices 1a . 1b necessary. These separate DRAM devices 1a . 1b For example, if tested separately, they must be installed in two separate enclosures, both in the system 2 Thus, compared to a single DRAM (single chip solution) solution, the system cost is still relatively high. For these and other reasons, there is a need for the present invention.

KURZE ZUSAMMENFASSUNG DER ERFINDUNGBRIEF SUMMARY OF THE INVENTION

Gemäß einem Aspekt der Erfindung wird eine Speichervorrichtung geschaffen, die folgendes aufweist: einen ersten Chip-Select-Pin und einen zweiten Chip-Select-Pin. Ferner wird ein Verfahren für die Betätigung einer Speichervorrichtung geschaffen, wobei die Speichervorrichtung einen ersten Chip-Select-Pin und einen zweiten Chip-Select-Pin aufweist und wobei das Verfahren die folgenden Schritte umfasst: Anlegen eines Chip-Select-Signals an den ersten oder den zweiten Chip-Select-Pin. Vorzugsweise ist die Speichervorrichtung eine Einzel-Chip-Speichervorrichtung, z. B. eine Einzel-Chip-GDDR-DRAM-Vorrichtung.According to one Aspect of the invention, a storage device is provided which comprising: a first chip select pin and a second one Chip select pin. Further, a method for operating a memory device The memory device has a first chip select pin and a second chip select pin, and wherein the method the following steps include: applying a chip select signal the first or the second chip select pin. Preferably, the Memory device, a single-chip memory device, for. B. a single-chip GDDR DRAM device.

KURZE BESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNGBRIEF DESCRIPTION OF THE VARIOUS VIEWS THE DRAWING

Die begleitende Zeichnung wurde eingeschlossen, um ein tieferes Verständnis der vorliegenden Erfindung zu ermöglichen und ist in diese Patentschrift aufgenommen und stellt einen Teil von dieser dar. Die Zeichnung stellt die Ausführungsformen der vorliegenden Erfindung dar und dient zusammen mit der Beschreibung dazu, die Grundlagen der Erfindung zu erläutern. Andere Ausführungsformen der vorliegenden Erfindung und viele der angestrebten Vorteile der vorliegenden Erfindung werden ohne Weiteres ersichtlich, da sie mit Bezug auf die folgende ausführliche Beschreibung besser verstanden werden.The accompanying drawing was included to provide a deeper understanding of the to enable the present invention and is incorporated in this specification and is a part from this. The drawing illustrates the embodiments of the present invention Invention and is used together with the description, the To explain the principles of the invention. Other embodiments of the present invention and many of the intended advantages of present invention will be readily apparent since they with reference to the following detailed Description to be better understood.

1 ist eine schematische Darstellung eines Speichersystems gemäß dem Stand der Technik. 1 is a schematic representation of a memory system according to the prior art.

2 ist eine schematische Darstellung eines Speichersystems gemäß einer Ausführungsform der vorliegenden Erfindung. 2 is a schematic representation of a memory system according to an embodiment of the present invention.

3 ist eine schematische Darstellung einer Speichervorrichtung des Standes der Technik des in 1 dargestellten Speichersystems. 3 FIG. 13 is a schematic representation of a prior art memory device of FIG 1 illustrated storage system.

4 ist eine schematische Darstellung einer Speichervorrichtung des in 2 dargestellten Speichersystems gemäß einer Ausführungsform der vorliegenden Erfindung. 4 is a schematic representation of a memory device of the in 2 illustrated storage system according to an embodiment of the present invention.

AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNGDETAILED DESCRIPTION OF THE INVENTION

In der folgenden ausführlichen Beschreibung wird auf die begleitende Zeichnung Bezug genommen, die einen Teil davon bildet und in der anhand von Illustrationen spezifische Ausführungsformen dargestellt sind, in denen die Erfindung umgesetzt werden kann. Es sei darauf hingewiesen, dass auch andere Ausführungsformen verwendet werden können und dass strukturelle und andere Änderungen vorgenommen werden können, ohne den Bereich der vorliegenden Erfindung zu verlassen. Die folgende ausführliche Beschreibung soll daher nicht als Beschränkung aufgefasst werden, und der Bereich der vorliegenden Erfindung ist in den beigefügten Ansprüchen definiert.In the following detailed Description will be made to the accompanying drawings, which forms part of it and in the illustrations specific embodiments shown are in which the invention can be implemented. It is important It should be noted that other embodiments are also used can and that structural and other changes are made can, without departing from the scope of the present invention. The following detailed Description should therefore not be construed as limiting, and the scope of the present invention is defined in the appended claims.

2 ist eine schematische Darstellung eines Speichersystems 12 gemäß einer Ausführungsform der vorliegenden Erfindung. 2 is a schematic representation of a memory system 12 according to an embodiment of the present invention.

Das System 12 kann z. B. ein grafisches System, z. B. ein grafisches System 12 gemäß dem GDDR3- oder GDDR4-Standard, oder jede Art von elektronischem System sein.The system 12 can z. B. a graphical system, eg. B. a graphical system 12 according to the GDDR3 or GDDR4 standard, or any type of electronic system.

Wie in 2 dargestellt, weist das grafische System 12 einen Controller 15 und eine oder mehrere Speichervorrichtung(en) 11 auf.As in 2 shown, the graphical system 12 a controller 15 and one or more storage devices 11 on.

Anders als in dem herkömmlichen grafischen Speichersystem 2, das in 1 dargestellt ist, ist nur eine einzige Speichervorrichtung (hier z. B. die Speichervorrichtung 11) pro Kanal vorgesehen, die – wie nachstehend ausführlicher beschrieben wird – auf entsprechende Weise genauso oder ähnlich funktioniert wie die Kombination aus den beiden unabhängigen Speichervor richtungen 1a, 1b des herkömmlichen grafischen Systems, das in 1 dargestellt ist.Unlike the conventional graphic storage system 2 , this in 1 is only a single storage device (here, for example, the storage device 11 ) per channel, which - as will be described in more detail below - in the same way as or similar functions as the combination of the two independent Speichervor directions 1a . 1b of the conventional graphic system used in 1 is shown.

Die Speichervorrichtung 11 könnte z. B. eine RAM-Vorrichtung (RAM = Random Access Memory bzw. Speicher mit wahlfreiem Zugriff) mit einem einzigen Chip, beispielsweise eine SRAM-Vorrichtung (SRAM = Static Random Access Memory bzw. statischer Speicher mit wahlfreiem Zugriff) mit einem einzigen Chip oder eine DRAM-Vorrichtung (DRAM = Dynamic Random Access Memory bzw. dynamischer Speicher mit wahlfreiem Zugriff) mit einem einzigen Chip sein.The storage device 11 could z. For example, a single-chip Random Access Memory (RAM) device, such as a Static Random Access Memory (SRAM) device, with a single chip or a single chip DRAM (Dynamic Random Access Memory) device with a single chip.

Zusätzlich zu dem in 2 dargestellten Kanal kann ein weiterer Kanal bzw. könnten mehrere weitere Kanäle vorgesehen sein, z. B. insgesamt vier (oder acht usw.) Kanäle (wodurch jedem Kanal auf entsprechende Weise eine Speichervorrichtung ähnlich wie die in 2 dargestellte Speichervorrichtung 11 zugeordnet werden könnte).In addition to the in 2 shown channel may be another channel or several more channels may be provided, for. A total of four (or eight, etc.) channels (thereby correspondingly providing each channel with a storage device similar to that in FIG 2 illustrated storage device 11 could be assigned).

Obwohl nur eine einzige (eine Einzel-Chip-)Speichervorrichtung 11 pro Kanal vorgesehen ist, werden genau wie in dem herkömmlichen grafischen System 2, das in 2 dargestellt ist, zwei Chip-Select-(CS-)Signale (hier: ein erstes Chip-Select-Signal (CS0) und ein zweites Chip-Select-Signal (CS1)) auf Systemebene geliefert.Although only a single (a single-chip) storage device 11 per channel, just as in the conventional graphical system 2 , this in 2 2, chip select (CS) signals (here: a first chip select signal (CS0) and a second chip select signal (CS1)) are provided at the system level.

Die Chip-Select-Signale (CS0, CS1) werden auf entsprechende Weise ähnlich wie im herkömmlichen grafischen System 2, das in 1 dargestellt ist, vom Controller 15 auf entsprechenden separaten Chip-Select-Befehlsleitungen 13a, 13b angesteuert, die mit jeweils einem ersten und einem zweiten Chip-Select-Pin des Controllers 5 verbunden sind.The chip select signals (CS0, CS1) are similarly similar to those in the conventional graphic system 2 , this in 1 is shown by the controller 15 on corresponding separate chip select command lines 13a . 13b controlled, each with a first and a second chip select pin of the controller 5 are connected.

Das erste Chip-Select-Signal (CS0) wird über die Chip-Select-Befehlsleitung 13a einem ersten Chip-Select-Pin der Speichervorrichtung 11 (aber nicht dem entsprechenden zweiten Chip-Select-Pin der Speichervorrich tung 11) mitgeteilt, und das zweite Chip-Select-Signal (CS1) wird über die Chip-Select-Befehlsleitung 13b dem zweiten Chip-Select-Pin der Speichervorrichtung 11 (aber nicht dem ersten Chip-Select-Pin der Speichervorrichtung 11) mitgeteilt.The first chip select signal (CS0) is sent via the chip select command line 13a a first chip select pin of the memory device 11 (but not the corresponding second chip select pin of the memory device 11 ), and the second chip select signal (CS1) is sent via the chip select command line 13b the second chip select pin of the memory device 11 (but not the first chip select pin of the memory device 11 ).

Wie weiter in 2 dargestellt ist, sind in dem grafischen System 12 auf entsprechende Weise ähnlich wie im herkömmlichen grafischen System 2, das in 1 dargestellt ist, jeweils ein Datenbus 13c (ein DQ-Bus), ein Adressenbus 13d (ein ADD-Bus) und ein Befehlsbus 13e (ein CMD-Bus) vorgesehen, wobei jeder der Busse 13c, 13d, 13e mit dem Controller 15 und der Speichervorrichtung 11 (d. h. mit dort vorgesehenen entsprechenden Daten-, Adress- und Befehls-Pins) verbunden ist.As in further 2 are shown in the graphic system 12 similarly as in the conventional graphic system 2 , this in 1 is shown, in each case a data bus 13c (a DQ bus), an address bus 13d (an ADD bus) and a command bus 13e (a CMD bus), each of the buses 13c . 13d . 13e with the controller 15 and the storage device 11 (ie with corresponding data, address and command pins provided there).

Wie nachstehend ausführlicher beschrieben ist, ähnelt das Verhalten der Speichervorrichtung 11 für den Controller 15 dem Verhalten der Kombination aus den beiden unabhängigen Speichervorrichtungen 1a, 1b des in 1 dargestellten herkömmlichen grafischen Systems oder ähnelt diesem weitgehend.As described in more detail below, the behavior of the memory device is similar 11 for the controller 15 the behavior of the combination of the two independent memory devices 1a . 1b of in 1 illustrated conventional graphical system or is similar to this largely.

Somit könnte im grafischen System 12 wie im herkömmlichen grafischen System 2, das in 1 dargestellt ist, ein identischer oder im Wesentlichen identischer Controller 15 verwendet werden, der ein identisches oder im Wesentlichen identisches Protokoll zur Durchführung z. B. eines Schreib- oder Lesezugriffs und identische oder im Wesentlichen identische Signale und Signalzeitsteuerzeiten, insbesondere identische oder im Wesentlichen identische Steuerzeiten für die beiden Chip-Select-Signale (CS0, CS1) und für alle weiteren Daten-, Adress- oder Befehlssignale, die auf dem oben genannten Datenbus 13c (DQ-Bus), Adressbus 13d (ADD-Bus) und Befehlsbus 13e (CMD-Bus) vorgesehen sind, nutzt.Thus, in the graphical system 12 as in the conventional graphic system 2 , this in 1 an identical or substantially identical controller 15 used, the an identical or substantially identical protocol for performing z. As a read or write access and identical or substantially identical signals and signal timing, in particular identical or substantially identical control times for the two chip select signals (CS0, CS1) and for all other data, address or command signals, the on the above data bus 13c (DQ bus), address bus 13d (ADD bus) and command bus 13e (CMD bus) are used.

Da das (Einzel-Chip-)Speichersystem 11 anders als die separaten Speichervorrichtungen 1a, 1b des herkömmlichen grafischen Systems 2, das in 1 dargestellt ist, in einem einzigen Gehäuse untergebracht ist (und da für die separaten Speichervorrichtungen 1a, 1b separate Tests durchgeführt werden müssen, usw., usw.) können die Kosten des grafischen Systems 12 niedriger sein als die Kosten des in 1 dargestellten herkömmlichen grafischen Systems.Because the (single-chip) storage system 11 unlike the separate storage devices 1a . 1b of the conventional graphic system 2 , this in 1 is housed in a single housing (and there for the separate storage devices 1a . 1b separate tests must be performed, etc., etc.) can reduce the cost of the graphical system 12 be lower than the cost of in 1 illustrated conventional graphic system.

4 ist eine schematische Darstellung der in 2 dargestellten Speichervorrichtung 11. 4 is a schematic representation of in 2 illustrated storage device 11 ,

Ebenso wie in herkömmlichen DRAM-Vorrichtungen, z. B. in den herkömmlichen DRAM-Vorrichtungen 1a, 1b des herkömmlichen grafischen Systems 2, das in 1 dargestellt ist, sind in der Speichervorrichtung 11 die einzelnen Speicherzellen – nebeneinander in einer Vielzahl von Zeilen und Spalten angeordnet – aus technischen Gründen in rechtwinkligen Feldern bzw. Arrays 41a, 41b angeordnet.As in conventional DRAM devices, e.g. In the conventional DRAM devices 1a . 1b of the conventional graphic system 2 , this in 1 are shown in the storage device 11 the individual memory cells - arranged side by side in a plurality of rows and columns - for technical reasons in rectangular fields or arrays 41a . 41b arranged.

In der vorliegenden Ausführungsform und wie z. B. in den 3 und 4 dargestellt, weist die Speichervorrichtung 11 doppelt so viele Felder 41a, 41b auf wie die herkömmlichen Speichervorrichtungen 1a, 1b des in 1 dargestellten herkömmlichen grafischen Systems 2. Beispielsweise können die herkömmlichen Speichervorrichtungen 1a, 1b jeweils nur ein einziges Feld bzw. Array 31 aufweisen, und die Speichervorrichtung 11 gemäß einer Ausführungsform der Erfindung z. B. zwei Felder bzw. Arrays 41a, 41b. Anders ausgedrückt könnte die Speichervorrichtung 11 anders als die Speichervorrichtungen 1a, 1b ein „Dual-DRAM" sein. Alternativ dazu könnten die herkömmlichen Speichervorrichtungen jeweils Z. B. vier Felder (oder entsprechend einer weiteren Alternative z. B. acht Felder usw.) aufweisen, und die entsprechende Speichervorrichtung gemäß einer alternativen Ausführungsform der Erfindung z. B. acht Felder (oder entsprechend einer weiteren Alternative z. B. sechzehn Felder) usw., usw.In the present embodiment and such. Tie 3 and 4 shown, the storage device 11 twice as many fields 41a . 41b on how the conventional storage devices 1a . 1b of in 1 illustrated conventional graphic system 2 , For example, the conventional memory devices 1a . 1b in each case only a single field or array 31 and the storage device 11 according to one embodiment of the invention z. B. two fields or arrays 41a . 41b , In other words, the storage device could 11 unlike the storage devices 1a . 1b Alternatively, the conventional memory devices could have, for example, four fields (or according to another alternative eg eight fields, etc.), and the corresponding memory device according to an alternative embodiment of the invention, eg eight Fields (or according to another alternative eg sixteen fields) etc. etc.

Wie weiter in den 3 und 4 dargestellt ist, sind die Felder 31 und 41a, 41b sowohl der herkömmlichen Speichervorrichtung 1a, 1b als auch der Speichervorrichtung 11 gemäß einer Ausführungsform der Erfindung jeweils in die gleiche Zahl von Speicherbänken (hier Z. B. 8 Bänke (oder alternativ z. B. 16 Bänke usw.) unterteilt).As further in the 3 and 4 is shown, are the fields 31 and 41a . 41b both the conventional memory device 1a . 1b as well as the storage device 11 according to one embodiment of the invention, each divided into the same number of memory banks (in this example 8 banks (or alternatively eg 16 banks etc.)).

Jedes der Felder 31 und 41a, 41b sowohl der herkömmlichen Speichervorrichtung 1a, 1b als auch der Speichervorrichtung 11 gemäß einer Ausführungsform der Erfindung könnte die gleiche Datenspeicherkapazität (z. B. 512 M (oder alternativ Z. B. 256 M oder Z. B. 1 G usw.) liefern.Each of the fields 31 and 41a . 41b both the conventional memory device 1a . 1b as well as the storage device 11 according to one embodiment of the invention, the same data storage capacity (e.g., 512M (or alternatively, for example, 256M or ZB 1G, etc.) could provide.

Somit könnte aufgrund der oben genannten größeren Zahl von Feldern der Speichervorrichtung 11 die Speichervorrichtung 11 gemäß einer Ausführungsform der Erfindung insgesamt die doppelte Speicherkapazität (z. B. 2 × 512 M (oder alternativ z. B. 2 × 256 M oder Z. B. 2 × 1 G, usw.) wie die herkömmliche Speichervorrichtung 1a, 1b liefern (jedoch die gleiche Speicherkapazität wie die addierte (gesamte) Speicherkapazität der ersten her kömmlichen Speichervorrichtung 1a des herkömmlichen Systems 2 und der zweiten herkömmlichen Speichervorrichtung 1b des herkömmlichen Systems 2).Thus, due to the above mentioned larger number of fields, the storage device could 11 the storage device 11 in accordance with one embodiment of the invention, a total of twice the memory capacity (eg, 2 x 512 M (or alternatively, for example, 2 x 256 M or ZB 2 x 1 G, etc.) as the conventional memory device 1a . 1b supply (but the same storage capacity as the added (total) storage capacity of the first conventional storage device 1a of the conventional system 2 and the second conventional storage device 1b of the conventional system 2 ).

Wie oben angegeben ist das Verhalten der Speichervorrichtung 11 für den Controller 15 dem Verhalten der Kombination aus den beiden unabhängigen Speichervorrichtungen 1a, 1b des herkömmlichen grafischen Systems 2, das in 1 dargestellt ist, ähnlich oder weitgehend ähnlich. Somit muss, wie wiederum in 2 dargestellt, um einen Schreib- oder Lesezugriff durchzuführen, eine ähnliche oder im Wesentlichen ähnliche Sequenz von Anweisungen (mit ähnlicher oder im Wesentlichen ähnlicher zeitlicher Steuerung) durchgegangen werden wie im herkömmlichen System 2:
Beispielsweise kann der Controller 15 zuerst ein entsprechendes Chip-Select-Signal, d.h. entweder ein Chip-Select-Signal CS0 auf der Chip-Select-Befehlsleitung 13a oder ein Chip-Select-Signal CS1 auf der Chip-Select-Befehlsleitung 13b, ausgeben, um entweder eine erste oder eine zweite DRAM-Vorrichtung für den entsprechenden Zugriff auszuwählen (auch wenn nur eine einzige DRAM-Vorrichtung, d. h. die oben genannte Speichervorrichtung 11 für den entsprechenden Kanal vorgesehen ist). In der vorliegenden Ausführungsform wird, falls der Controller 15 versucht, auf eine erste DRAM-Vorrichtung zuzugreifen (z. B. durch Ausgabe eines entsprechenden Chip-Select-Signals CS0 auf der Chip-Select-Befehlsleitung 13a), auf die Speichervorrichtung 11 zugegriffen (genauer auf das erste Feld 41a der Speichervorrichtung 11). Ferner wird, wenn der Controller 15 beispielsweise auf eine zweite, separate DRAM-Vorrichtung zugreifen möchte (z. B. durch Ausgabe eines entsprechenden Chip-Select-Signals CS1 auf der Chip-Select-Be fehlsleitung 13b), wiederum auf die Speichervorrichtung 11 zugegriffen (jedoch auf deren zweites Feld 41b und nicht auf deren erstes Feld 41a).As stated above, the behavior of the memory device 11 for the controller 15 the behavior of the combination of the two independent memory devices 1a . 1b of the conventional graphic system 2 , this in 1 is shown, similar or largely similar. Thus, as again in 2 to perform a read or write access, a similar or substantially similar sequence of instructions (with similar or substantially similar timing) are traversed as in the conventional system 2 :
For example, the controller 15 first a corresponding chip select signal, ie either a chip select signal CS0 on the chip select command line 13a or a chip select signal CS1 on the chip select command line 13b , to select either a first or a second DRAM device for the corresponding access (even if only a single DRAM device, ie the above-mentioned memory device 11 intended for the corresponding channel). In the present embodiment, if the controller 15 attempts to access a first DRAM device (eg, by issuing a corresponding chip select signal CS0 on the chip select command line 13a ), on the storage device 11 accessed (more precisely on the first field 41a the storage device 11 ). Further, if the controller 15 For example, access a second, separate DRAM device (eg, by outputting a corresponding chip select signal CS1 on the chip select command line 13b ), again on the storage device 11 accessed (but on the second field 41b and not on their first field 41a ).

Nach der Ausgabe des entsprechenden Chip-Select-Signals mittels eines Wortleitungs-Aktivierungsbefehls (eines Aktivierungsbefehls (ACT)) wird eine entsprechende Wortleitung, die von der Zeilenadresse definiert wird, in der entsprechenden Speicherbank des entsprechenden Felds 41a, 41b der Speichervorrichtung 11 aktiviert.After the output of the corresponding chip select signal by means of a word line activation command (an activation command (ACT)), a corresponding word line defined by the row address is placed in the corresponding memory bank of the corresponding field 41a . 41b the storage device 11 activated.

Anschließend wird mittels eines entsprechenden Lese- oder Schreibbefehls (eines RD- oder WT-Befehls) initiiert, dass die entsprechenden Daten – dann durch die entsprechende Säulenadresse exakt spezifiziert – ausgegeben (oder eingelesen werden).Subsequently, will by means of a corresponding read or write command (of an RD or WT command) initiates the corresponding data - then through the corresponding column address exactly specified - issued (or read in).

Dann wird mittels eines Wortleitungs-Deaktivierungsbefehls (z. B. eines Vorladebefehls (PRE-Befehls)) die entsprechende Wortleitung wieder deaktiviert, und die entsprechende Speicherbank wird für den nächsten Wortleitungs-Aktivierungsbefehl (ACT) vorbereitet.Then is switched by means of a word line deactivation command (eg Precharge command (PRE command)) the corresponding word line again disabled and the corresponding memory bank becomes for the next wordline enable command (ACT) prepared.

Um die Leistung der DRAM-Vorrichtung 11 weiter zu erhöhen, kann der Controller 15 – nach der Ausgabe eines entsprechenden Wortleitungs-Aktivierungsbefehls (eines ACT-Befehls) und eines entsprechenden Lese- (oder Schreib-)Befehls (eines RD- (oder WT-)Befehls) – die entsprechende Wortleitung in einem aktivierten Zustand belassen (d. h. der entsprechende Wortleitungs-Deaktivierungsbefehl (PRE-Befehl) kann vorläufig gehemmt werden.To the performance of the DRAM device 11 can further increase the controller 15 After the issuance of a corresponding wordline enable command (an ACT command) and a corresponding read (or write) command (of an RD (or WT) command), leave the corresponding wordline in an enabled state (ie, the corresponding one) Word line deactivation command (PRE command) can be temporarily inhibited.

Falls dann – was statistisch gesehen sehr häufig der Fall ist – in der entsprechenden Datenbank als Nächstes auf eine Speicherzelle zugegriffen wird, die der gleichen Wortleitung zugeordnet ist wie die Speicherzelle, auf die zuletzt zugegriffen worden ist, kann auf die Ausgabe eines weiteren Wortleitungs-Aktivierungsbefehls (eines ACT-Befehls) verzichtet werden. Stattdessen kann der Controller 15 direkt einen entsprechenden Lese- (oder Schreib-)Befehl (RD- (oder WT-)Befehl) ausgeben.If then, which is statistically very often the case, in the corresponding database next to a memory cell is accessed, which is associated with the same word line as the Last accessed memory cell may be dispensed with the issuance of another wordline enable command (an ACT command). Instead, the controller can 15 directly issue a corresponding read (or write) command (RD (or WT) command).

Wie oben gesagt, kann die Speichervorrichtung 11 gemäß einer Ausführungsform der Erfindung doppelt so viele Felder 41a, 41b aufweisen wie die herkömmliche Speichervorrichtung 1a, 1b des herkömmlichen grafischen Systems 2, das in 1 dargestellt ist.As stated above, the storage device 11 according to an embodiment of the invention twice as many fields 41a . 41b have like the conventional storage device 1a . 1b of the conventional graphic system 2 , this in 1 is shown.

Wie in den 3 und 4 dargestellt, können jedoch sowohl die Speichervorrichtung 11 entsprechend einer Ausführungsform der Erfindung als auch die herkömmliche Speichervorrichtung 1a, 1b eine einzige Befehls-Ausführungssteuerung 32, 42 zur Steuerung des Felds bzw. der Felder 31 bzw. 41a, 41b und/oder zur Steuerung des entsprechenden bidirektionalen Datenwegs 33 bzw. 43 aufweisen. Der Datenweg 43 der Speichervorrichtung 11 kann im Wesentlichen ähnlich wie der Datenweg 33 der herkömmlichen Speichervorrichtung 1a, 1b aufgebaut sein, jedoch werden die entsprechenden Daten nicht nur für das einzige Feld 31 oder von dem einzelnen Feld 31 bereitgestellt, sondern an jedes und von jedem der beiden Felder 41a, 41b, die in der Speichervorrichtung 11 vorgesehen ist.As in the 3 and 4 however, both the memory device can be shown 11 according to an embodiment of the invention as well as the conventional memory device 1a . 1b a single instruction execution control 32 . 42 to control the field or fields 31 respectively. 41a . 41b and / or for controlling the corresponding bidirectional data path 33 respectively. 43 exhibit. The data path 43 the storage device 11 can be essentially similar to the data path 33 the conventional storage device 1a . 1b However, the corresponding data is not just for the single field 31 or from the single field 31 but to each and every one of the two fields 41a . 41b that in the storage device 11 is provided.

Entsprechende Adress-, Befehls- und/oder Datensignale, die von der Befehls-Ausführungssteuerung 42 an die entsprechenden Adress-, Befehls- und/oder Datenleitungen 44 der Speichervorrichtung 11 ausgegeben werden, i) könnten nur einer einzigen Speicherbank (d. h. entweder einer einzigen entsprechend ausgewählten Speicherbank des ersten Felds 41a oder alternativ einer einzigen entsprechend ausgewählten Speicherbank des zweiten Felds 41b) mitgeteilt werden, oder ii) könnten nur einem der Felder 41a, 41b (d. h. entweder dem ersten Feld 41a oder alternativ dem zweiten Feld 41b) mitgeteilt werden oder iii) könnten beiden Feldern 41 und 41b mitgeteilt werden.Corresponding address, command and / or data signals issued by the command execution controller 42 to the appropriate address, command and / or data lines 44 the storage device 11 i) could only a single memory bank (ie either a single corresponding selected memory bank of the first field 41a or alternatively a single correspondingly selected memory bank of the second field 41b ) or ii) could only be one of the fields 41a . 41b (ie either the first field 41a or alternatively the second field 41b ) or iii) could use both fields 41 and 41b be communicated.

Für die obigen Fälle i) und ii) werden die Chip-Select-Signale CS0, CS1 an den entsprechenden ersten und zweiten Chip-Select-Pins der Speichervorrichtung 11 evaluiert, d. h. der Status der oben genannten Chip-Select-Befehlsleitungen 13a, 13b wird berücksichtigt: Falls der Controller 15 ein Chip-Select-Signal (CS0) an die Chip-Select-Befehlsleitung 13a ausgegeben hat, wird im obigen Fall i) das entsprechende Adress-, Befehls- und/oder Datensignal (von der Befehls-Ausführungssteuerung 42) nur an die entsprechende Speicherbank des ersten Felds 41 ausgegeben. Falls stattdessen der Controller 15 ein Chip-Select-Signal (CS1) an die Chip-Select-Leitung 13b ausgegeben hat, wird das entsprechende Adress-, Befehls- und/oder Datensignal statt dessen von der Befehls-Ausführungssteuerung 42 der entsprechenden Datenbank des zweiten Felds 41b mitgeteilt. Ferner wird im obigen Fall ii), falls der Controller 15 ein Chip-Select-Signal (CS0) an die Chip-Select-Befehlsleitung 13a ausgegeben hat, das entsprechende Adress-, Befehls- und/oder Datensignal (von der Befehls-Ausführungssteuerung 41a) nur dem ersten Feld 41a mitgeteilt. Fall statt dessen der Controller 15 ein Chip-Select-Signal (CS1) an die Chip-Select-Befehlsleitung 13b ausgegeben hat, wird das entsprechende Adress-, Befehls- und/oder Datensignal statt dessen von der Befehls-Ausführungssteuerung 42 an das zweite Feld 41b ausgegeben.For the above cases i) and ii), the chip select signals CS0, CS1 become the corresponding first and second chip select pins of the memory device 11 evaluated, ie the status of the above-mentioned chip select command lines 13a . 13b is taken into account: if the controller 15 a chip select signal (CS0) to the chip select command line 13a in the above case, i) the corresponding address, command and / or data signal (from the command execution controller 42 ) only to the corresponding memory bank of the first field 41 output. If instead the controller 15 a chip select signal (CS1) to the chip select line 13b has issued, the corresponding address, command and / or data signal instead of the command execution control 42 the corresponding database of the second field 41b communicated. Further, in case ii) above, if the controller 15 a chip select signal (CS0) to the chip select command line 13a has issued the corresponding address, command and / or data signal (from the command execution controller 41a ) only the first field 41a communicated. Case instead the controller 15 a chip select signal (CS1) to the chip select command line 13b has issued, the corresponding address, command and / or data signal instead of the command execution control 42 to the second field 41b output.

Wie weiter in 4 dargestellt, könnte in einer zusätzlichen Alternative der vorliegenden Erfindung optional ein zusätzliches Modusauswahlregister 50 an der Speichervorrichtung 11 vorgesehen sein. Unter Verwendung des Registers 50 (genauer der Daten, die in das Register einprogrammiert sind) könnte definiert werden, ob die Speichervorrichtung 11 in einem oben beschriebenen Modus (d. h. als 2 × 512 M (oder 2 × 256 M oder 2 × 1 G) „Dual-DRAM", wo immer dann, wenn ein Chip-Select-Signal CS0 an den ersten Chip-Select-Pin der Speichervorrichtung 11 angelegt wird, auf das erste Feld 41a zugegriffen wird und immer dann, wenn ein Chip-Select-Signal CS1 an den zweiten Chip-Select-Pin der Speichervorrichtung 11 angelegt wird, auf das zweite Feld 41b zugegriffen wird) oder in einem herkömmlichen Modus (d. h. als 1 × 1 G (oder 1 × 512 M oder 1 × 2 G) „Single-DRAM" (wo nur ein einziger Chip-Select-Pin betätigt wird – z. B. nur der obige erste Chip-Select-Pin, und wo die Antwort auf die Frage, auf welches der beiden Felder 41a oder 41b zugegriffen werden soll, nicht vom Zustand der entsprechenden Chip-Select-Signale (insbesondere dem Zustand des Chip-Select-Signals, das dem betätigten Chip-Select-Pin mitgeteilt wird), sondern von anderen Signalen, die der Speichervorrichtung 11 mitgeteilt werden, Z. B. entsprechenden Adress- und/oder Feldauswahlsignalen usw. abhängt)) betrieben werden soll.As in further 4 In an additional alternative of the present invention, an additional mode selection register could optionally be provided 50 on the storage device 11 be provided. Using the registry 50 (More specifically, the data programmed into the register) could be used to define whether the storage device 11 in a mode described above (ie, 2 × 512 M (or 2 × 256 M or 2 × 1 G) "dual DRAM", wherever a chip select signal CS0 is applied to the first chip select pin the storage device 11 is created on the first field 41a and whenever a chip select signal CS1 is applied to the second chip select pin of the memory device 11 is created on the second field 41b or in a conventional mode (ie, as a 1 × 1 G (or 1 × 512 M or 1 × 2 G) "single DRAM" (where only a single chip select pin is actuated - eg only the above first chip select pin, and where the answer to the question on which of the two fields 41a or 41b is to be accessed, not from the state of the corresponding chip select signals (in particular, the state of the chip select signal, which is communicated to the actuated chip select pin), but from other signals, the memory device 11 be communicated, ZB corresponding address and / or field selection signals, etc. depends)) to be operated.

Obwohl hierin bestimmte Ausführungsformen dargestellt und beschrieben wurden, wird der Durchschnittsfachmann wissen, dass verschiedene andere und/oder gleichwertige Implementierungen die dargestellten und beschriebenen spezifischen Ausführungsformen ersetzen können, ohne vom Bereich der Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Daher soll diese Erfindung nur von den Ansprüchen und ihren Äquivalenten begrenzt werden.Even though certain embodiments herein The person skilled in the art will be familiar with the art know that various other and / or equivalent implementations the illustrated and described specific embodiments can replace without departing from the scope of the invention. This application should any adaptations or variations of those discussed herein specific embodiments cover. Therefore, this invention is intended only by the claims and their equivalents be limited.

Claims (19)

Speichervorrichtung, die folgendes aufweist: einen ersten Chip-Select-Pin und einen zweiten Chip-Select-Pin, wobei die Speichervorrichtung eine Einzel-Chip-Speichervorrichtung ist.A memory device comprising: a first chip select pin and a second chip select pin, the memory device being a single chip memory device. Speichervorrichtung nach Anspruch 1, wobei die Speichervorrichtung eine RAM-Vorrichtung ist.The memory device of claim 1, wherein the memory device a RAM device is. Speichervorrichtung nach Anspruch 2, wobei die RAM-Vorrichtung eine DRAM-Vorrichtung ist.The memory device of claim 2, wherein the RAM device a DRAM device. Speichervorrichtung nach Anspruch 3, wobei die DRAM-Vorrichtung eine GDDR-DRAM-Vorrichtung ist.The memory device of claim 3, wherein the DRAM device a GDDR DRAM device. Speichervorrichtung nach Anspruch 1, die außerdem folgendes aufweist: ein erstes Speicherzellenfeld und ein zweites Speicherzellenfeld.The memory device of claim 1, further comprising comprising: a first memory cell array and a second memory cell array. Speichervorrichtung nach Anspruch 5, wobei auf das erste Feld abhängig vom Zustand des ersten Chip-Select-Pins zugegriffen wird, und auf das zweite Feld abhängig vom Zustand des zweiten Chip-Select-Pins zugegriffen wird.A memory device according to claim 5, wherein the first field dependent from the state of the first chip select pin is accessed, and on the second field depends from the state of the second chip select pin is accessed. System, das folgendes aufweist: mindestens eine Speichervorrichtung mit einem ersten Chip-Select-Pin und einem zweiten Chip-Select-Pin und einen Controller.System comprising: at least one Memory device with a first chip select pin and a second Chip select pin and a controller. System nach Anspruch 7, wobei der Controller mindestens einen ersten Chip-Select-Pin und einen zweiten Chip-Select-Pin aufweist.The system of claim 7, wherein the controller is at least a first chip select pin and a second chip select pin. System nach Anspruch 8, wobei der erste Chip-Select-Pin des Controllers über eine erste Chip-Select-Signalleitung mit dem ersten Chip-Select-Pin der mindestens einen Speichervorrichtung verbunden ist und der zweite Chip-Select-Pin des Controllers über eine zweite Chip-Select-Signalleitung mit dem zweiten Chip-Select-Pin der mindestens einen Speichervorrichtung verbunden ist.The system of claim 8, wherein the first chip select pin of the controller over a first chip select signal line with the first chip select pin the at least one memory device is connected and the second Chip select pin of the controller over a second chip select signal line with the second chip select pin the at least one storage device is connected. System nach Anspruch 9, wobei die mindestens eine Speichervorrichtung eine RAM-Vorrichtung ist.The system of claim 9, wherein the at least one Memory device is a RAM device. System nach Anspruch 9, wobei die mindestens eine Speichervorrichtung eine DRAM-Vorrichtung ist.The system of claim 9, wherein the at least one Memory device is a DRAM device. System nach Anspruch 9, wobei das System ein GDDR-Grafiksystem ist.The system of claim 9, wherein the system is a GDDR graphics system is. System nach Anspruch 9, wobei der Controller auch zur Verwendung in einem weiteren System ausgelegt ist, wo die ersten und zweiten Chip-Select-Pins des Controllers mit separaten Speichervorrichtungen verbunden sind.The system of claim 9, wherein the controller also designed for use in another system where the first and second chip select pins of the controller with separate memory devices are connected. Einzel-Chip-Speichervorrichtung, die folgendes aufweist: mindestens einen ersten Chip-Select-Pin und einen zweiten Chip-Select-Pin.Single chip memory device comprising: at least a first chip select pin and a second chip select pin. Speichervorrichtung nach Anspruch 14, die außerdem folgendes aufweist: mindestens ein erstes Speicherzellenfeld und ein zweites Speicherzellenfeld, wobei in einem ersten Modus der Speichervorrichtung auf das erste Feld abhängig vom Zustand des ersten Chip-Auswahl-Pins zugegriffen wird und auf das zweite Feld abhängig vom Zustand des zweiten Chip-Select-Pins zugegriffen wird.The memory device of claim 14, further comprising having: at least a first memory cell array and a second one Memory cell array, wherein in a first mode of the memory device depends on the first field is accessed from the state of the first chip select pins and on the second field depends from the state of the second chip select pin is accessed. Speichervorrichtung nach Anspruch 15, wobei in einem zweiten Modus der Speichervorrichtung nur einer von den ersten und zweiten Chip-Select-Pins betätigt wird und auf die ersten und zweiten Felder abhängig vom Zustand des einen betätigten Chip-Select-Pins zugegriffen wird.A memory device according to claim 15, wherein in one second mode of the storage device only one of the first and second chip select pins actuated will and on the first and second fields depending on the state of the one actuated chip select pins is accessed. Speichervorrichtung nach Anspruch 16, die ein Register zur Definierung, ob die Speichervorrichtung im ersten oder zweiten Modus betrieben werden soll, aufweist.A memory device according to claim 16, which is a register for defining whether the storage device in the first or second Mode is to be operated. Verfahren zur Betätigung einer Speichervorrichtung, wobei die Speichervorrichtung einen ersten Chip-Select-Pin und einen zweiten Chip-Select-Pin aufweist, wobei das Verfahren die folgenden Schritte umfasst: – Anlegen eines Chip-Select-Signals an den ersten oder den zweiten Chip-Select-Pin.Method for actuating a storage device wherein the memory device comprises a first chip select pin and a second chip select pin, the method comprising the following steps: - Invest a chip select signal to the first or the second chip select pin. Verfahren nach Anspruch 18, wobei die Speichervorrichtung zusätzlich ein erstes Speicherzellenfeld und ein zweites Speicherzellenfeld aufweist und das Verfahren außerdem die folgenden Schritte umfasst: – Zugreifen auf das erste Feld, wenn ein Chip-Select-Signal an den ersten Chip-Select-Pin angelegt wird, und Zugreifen auf das zweite Feld, wenn ein Chip-Select-Signal an den zweiten Chip-Select-Pin angelegt wird.The method of claim 18, wherein the memory device additionally a first memory cell array and a second memory cell array and the method as well the following steps include: - access the first field, when a chip select signal is applied to the first chip select pin, and accessing the second field when a chip select signal on the second chip select pin is applied.
DE102007030973.4A 2006-07-05 2007-07-04 Memory device and method for actuating a memory device, in particular a DRAM Expired - Fee Related DE102007030973B4 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/481,157 US7564735B2 (en) 2006-07-05 2006-07-05 Memory device, and method for operating a memory device
US11/481,157 2006-07-05

Publications (2)

Publication Number Publication Date
DE102007030973A1 true DE102007030973A1 (en) 2008-01-31
DE102007030973B4 DE102007030973B4 (en) 2014-06-05

Family

ID=38859587

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007030973.4A Expired - Fee Related DE102007030973B4 (en) 2006-07-05 2007-07-04 Memory device and method for actuating a memory device, in particular a DRAM

Country Status (2)

Country Link
US (1) US7564735B2 (en)
DE (1) DE102007030973B4 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016089563A1 (en) * 2014-12-01 2016-06-09 Rambus Inc. High performance, high capacity memory systems and modules

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5335199A (en) * 1991-03-19 1994-08-02 Fujitsu Limited Multiport memory
US6484065B1 (en) 1997-12-29 2002-11-19 Kawasaki Microelectronics, Inc. DRAM enhanced processor
US6349051B1 (en) 1998-01-29 2002-02-19 Micron Technology, Inc. High speed data bus
US6601130B1 (en) 1998-11-24 2003-07-29 Koninklijke Philips Electronics N.V. Memory interface unit with programmable strobes to select different memory devices
US6226755B1 (en) 1999-01-26 2001-05-01 Compaq Computer Corp. Apparatus and method for enhancing data transfer to or from a SDRAM system
AU2002217672A1 (en) * 2001-12-20 2002-04-15 Telefonaktiebolaget Lm Ericsson (Publ) Penalty free address decoding scheme
JP3963744B2 (en) * 2002-03-15 2007-08-22 富士通株式会社 Memory device capable of changing control by chip select signal
US7073016B2 (en) * 2003-10-09 2006-07-04 Micron Technology, Inc. Random access interface in a serial memory device
JP2005259321A (en) 2004-03-15 2005-09-22 Nec Electronics Corp Flexible multi-area memory and electronic device using same
US7046538B2 (en) 2004-09-01 2006-05-16 Micron Technology, Inc. Memory stacking system and method
KR100574989B1 (en) * 2004-11-04 2006-05-02 삼성전자주식회사 Memory device for improving the efficiency of the data strobe bus line, memory system having the same, and data strobe signal control method
US7433992B2 (en) * 2004-11-18 2008-10-07 Intel Corporation Command controlling different operations in different chips
US20070260841A1 (en) * 2006-05-02 2007-11-08 Hampel Craig E Memory module with reduced access granularity

Also Published As

Publication number Publication date
US7564735B2 (en) 2009-07-21
US20080008023A1 (en) 2008-01-10
DE102007030973B4 (en) 2014-06-05

Similar Documents

Publication Publication Date Title
DE102007063812B3 (en) Method and apparatus for communicating command and address signals
EP0908893B1 (en) Multiplane memory architecture
DE102004027121B4 (en) A multi-bank chip compatible with a controller designed for a smaller number of banks, and a method of operation
DE102008051035A1 (en) Integrated circuit comprising memory module with a plurality of memory banks
DE69028382T2 (en) Serial multiplexed register architecture for VRAM
DE112020003736T5 (en) MULTI-PORT NON-VOLATILE STORAGE DEVICE WITH BANK ASSIGNMENT AND RELATED SYSTEMS AND METHODS
DE102004053497A1 (en) Semiconductor memory device e.g. dynamic RAM, has bank selector to select bank, which performs refresh operation according to refresh information, where operation is performed with respect to all banks in refresh mode
DE10215362A1 (en) Integrated memory with a memory cell array with several memory banks and circuit arrangement with an integrated memory
DE69515927T2 (en) Broadband semiconductor memory devices
DE102004060348A1 (en) Semiconductor memory device and housing thereto, and memory card using the same
DE102006062399A1 (en) Semiconductor memory device having a plurality of memory areas, access methods and test methods
DE102007013317A1 (en) Parallel reading for input compression mode
DE10155102B4 (en) Method and apparatus for refreshing semiconductor memories
DE102004050037B4 (en) Memory device, memory system and mode of operation network method
DE10227806B4 (en) High-speed semiconductor memory device and method of using and designing the same
DE102004006948A1 (en) Storage device and method for reading data from a memory cell
DE10354523A1 (en) Semiconductor memory device for electronic equipment, has memory cell array divided into blocks and control circuit selectively controlling wordline control circuit to activate wordlines with same row address to change page length
DE10020554B4 (en) Semiconductor memory device with column selection circuit and construction method thereof
DE102007030973B4 (en) Memory device and method for actuating a memory device, in particular a DRAM
DE102008003180B4 (en) A method of refreshing a memory array of a memory device
DE102005056350A1 (en) Integrated DRAM memory device
DE102011081438A1 (en) Modified read operation for a nonvolatile memory
DE10139724B4 (en) Integrated dynamic memory with memory cells in several memory banks and method for operating such a memory
DE10306062B3 (en) Memory module for computer system has separate refresh-control circuit for generation of refresh commands independent of memory controller
DE102007034685A1 (en) storage system

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20150306

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee