Die
Erfindung betrifft ein Halbleitermodul mit Weichvergussschicht sowie
ein Verfahren zur Herstellung desselben.The
The invention relates to a semiconductor module with soft potting layer and
a method for producing the same.
HINTERGRUNDBACKGROUND
In
Halbleitermodulen sind Halbleiterchips wie z. B. IGBTs (insulated
gate bipolar transistors), Thyristoren, GTOs (gate turn-off thyristors),
Freilauf- oder Gleichrichterdioden sowie gegebenenfalls weitere
Komponenten auf isolierenden Schaltungssubstraten aufgebracht und
gegebenenfalls in eine Kunststoffmasse eingegossen. Bei großflächigen Halbleitermodulen
wird im Gegensatz zu Halbleiterbauelementen keine Pressmasse aus
einem Duroplast für den
Gehäuseaufbau
eingesetzt. Die Komponenten derartiger Halbleitermodule sind üblicherweise
in eine Weichvergussmasse aus Silikonen eingebettet, um eine elektrische
Isolation zwischen den Halbleiterchips untereinander und dem Trägersubstrat
zu gewährleisten.In
Semiconductor modules are semiconductor chips such. IGBTs (insulated
gate bipolar transistors), thyristors, GTOs (gate turn-off thyristors),
Freewheeling or rectifier diodes and optionally further
Components applied to insulating circuit substrates and
optionally cast in a plastic compound. For large-area semiconductor modules
is unlike semiconductor devices no molding compound
a thermoset for the
housing construction
used. The components of such semiconductor modules are conventional
embedded in a soft casting compound of silicones to an electric
Isolation between the semiconductor chips with each other and the carrier substrate
to ensure.
Derartige
Weichvergussmassen haben den Vorteil, dass keine hohen mechanischen
Spannungen auf die Komponenten des Halbleitermoduls ausgeübt werden.
Jedoch bilden derartige Weichvergussmassen keine nennenswerten Diffusionsbarrieren
gegen Feuchtigkeit oder Ionen, so dass im Betrieb oder bei der Lagerung
und auch bei Zuverlässigkeitstests
Feuchtigkeit bis an die unmittelbare Chipabdeckung und die Metallisierung
des Schaltungssubstrats herankommen kann. Eine derartige Chipabdeckung
besteht aus einer isolierenden oder passivierenden Schicht, die
jedoch Feuchtemoleküle und/oder
Ionen einlagern kann. Diese Einlagerung von Feuchtemolekülen und/oder
Ionen kann negative Auswirkungen auf die Stabilität des Sperrverhaltens der
Halbleitermodule verursachen. Besonders ungünstig ist es, wenn sich Ionen
im Bereich der Randabschlüsse
von derarti gen Halbleiterchips oder in der Nähe von pn-Übergängen in der isolierenden oder
passivierenden Schicht von aktiven Halbleiterchips anreichern.such
Soft casting compounds have the advantage that no high mechanical
Voltages are exerted on the components of the semiconductor module.
However, such Weichvergussmassen form no appreciable diffusion barriers
against moisture or ions, so that during operation or during storage
and also in reliability tests
Moisture to the immediate chip cover and metallization
of the circuit substrate. Such a chip cover
consists of an insulating or passivating layer, which
however, moisture molecules and / or
Can store ions. This incorporation of moisture molecules and / or
Ions can negatively affect the stability of the blocking behavior of the
Cause semiconductor modules. It is particularly unfavorable when ions
in the area of the edges
of such semiconductor chips or in the vicinity of pn junctions in the insulating or
accumulate passivating layer of active semiconductor chips.
Dieses
kann sich in einer Drift der Durchbruchspannung und/oder in sich
zeitlich verändernden
und ansteigenden Leckströmen
auswirken, speziell wenn Halbleiterchips in einer feuchten Umgebung
gelagert werden oder einem entsprechenden Zuverlässigkeitstest, einem so genannten H3TRB-Test
(H3TRB = high humidity high temperature reverse bias) ausgesetzt
werden. Daneben können
durch Feuchte oder Ionen verursachte Korrosionen auftreten, welche
einerseits zu Sperrproblemen der Halbleiterchips führen oder
andererseits Anschlussprobleme zwischen den metallischen Kontakten
und Leiterbahnen eines Schaltungssubstrats hervorrufen können.This
may be in a drift of breakdown voltage and / or in itself
changing over time
and rising leakage currents
impact, especially if semiconductor chips in a humid environment
be stored or a corresponding reliability test, a so-called H3TRB test
(H3TRB = high humidity high temperature reverse bias) exposed
become. In addition, you can
occur due to moisture or ions caused by corrosion
on the one hand lead to locking problems of the semiconductor chips or
on the other hand connection problems between the metallic contacts
and can cause traces of a circuit substrate.
Außerdem können in
einem Weichvergussmaterial Blasen und Lunker entstehen, welche dann zu
einem Problem führen
können,
wenn sie sich bis zu Chipoberflächen
oder zu Oberflächen
des Schaltungssubstrats erstrecken, bzw. dort hinwandern. In derartigen
Lunkern können
Gasentladungen auftreten, welche ein Zuverlässigkeitsrisiko der elektrischen
Isolation von Halbleiterkomponenten in einem Halbleitermodul darstellen.
Um derartige Lunker oder Blasen zu ermitteln werden elektrische
Messungen mit im Vergleich zu Nennbedingungen deutlich verschärften Messbedingungen
durchgeführt,
die zu erhöhtem
Ausschuss und damit zu erhöhten
Fertigungskosten führen,
weil Weichvergussmassen mit Blasen oder Lunkern bisher nicht tolerierbar
sind.In addition, in
a Weichvergussmaterial bubbles and voids arise, which then to
cause a problem
can,
when they are down to chip surfaces
or to surfaces
of the circuit substrate, or walk there. In such
Voids can
Gas discharges occur, which is a reliability risk of electrical
Represent isolation of semiconductor components in a semiconductor module.
To detect such voids or bubbles are electrical
Measurements with significantly higher measurement conditions compared to nominal conditions
carried out,
that too elevated
Committee and thus increased
Lead manufacturing costs,
because Weichvergussmassen with bubbles or voids previously unacceptable
are.
ÜBERBLICKOVERVIEW
Es
wird ein Halbleitermodul vorgestellt mit wenigstens einem Halbleiterchip,
der auf einem Schaltungssubstrat angeordnet ist. Das Halbleitermodul
weist Verbindungselemente auf, die Elektroden des Halbleiterchips
mit Kontaktanschlussflächen des
Schaltungssubstrats verbinden. Außerdem hat das Halbleitermo dul
eine Abdeckung mit mindestens einer Weichvergussschicht, in die
der Halbleiterchip, die Verbindungselemente und das Schaltungssubstrat
eingebettet sind. Zwischen der Weichvergussschicht und den Ober-
und Randseiten des Halbleiterchips, der Verbindungselemente und
des Schaltungssubstrats ist eine diffusionshemmende Schutzschicht
angeordnet.It
a semiconductor module is presented with at least one semiconductor chip,
which is arranged on a circuit substrate. The semiconductor module
has connecting elements, the electrodes of the semiconductor chip
with contact pads of the
Connect circuit substrate. In addition, the semiconductor module has
a cover having at least one soft casting layer into which
the semiconductor chip, the connectors, and the circuit substrate
are embedded. Between the soft-potting layer and the top layer
and edge sides of the semiconductor chip, the connection elements and
of the circuit substrate is a diffusion-inhibiting protective layer
arranged.
Die
Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung
dargestellten Ausführungsbeispiele
näher erläutert.The
Invention will be described below with reference to the figures in the drawing
illustrated embodiments
explained in more detail.
FIGURENKURZBESCHREIBUNGBRIEF DESCRIPTION
1 zeigt
schematisch im Querschnitt ein neues Halbleitermodul; 1 shows schematically in cross section a new semiconductor module;
2 zeigt
schematisch im Querschnitt eine Keramikplatte für ein Schaltungssubstrat für ein weiteres
neues Halbleitermodul; 2 shows schematically in cross section a ceramic plate for a circuit substrate for another new semiconductor module;
3 zeigt
schematisch im Querschnitt die Keramikplatte gemäß 2 nach Strukturierung
zu einem Schaltungssubstrat; 3 shows schematically in cross section the ceramic plate according to 2 after structuring into a circuit substrate;
4 zeigt
schematisch im Querschnitt das Schaltungssubstrat gemäß 3 nach
Aufbringen eines Halbleiterchips; 4 shows schematically in cross section the circuit substrate according to 3 after application of a semiconductor chip;
5 zeigt
schematisch im Querschnitt das Schaltungssubstrat gemäß 4 nach
Aufbringen von ersten Verbindungselementen; 5 shows schematically in cross section the circuit substrate according to 4 after application of first connecting elements;
6 zeigt
schematisch im Querschnitt das Schaltungssubstrat gemäß 5 nach
Aufbringen des Schaltungssubstrats auf eine Grundplatte; 6 shows schematically in cross section the circuit substrate according to 5 after application the circuit substrate on a base plate;
7 zeigt
schematisch im Querschnitt die Grundplatte gemäß 6 nach Aufbringen
von zweiten Verbindungselementen; 7 shows schematically in cross section the base plate according to 6 after application of second connecting elements;
8 zeigt
schematisch im Querschnitt die Grundplatte gemäß 7 nach Aufbringen
einer diffusionshemmenden Schutzschicht auf die Komponenten des
Halbleitermoduls; 8th shows schematically in cross section the base plate according to 7 after applying a diffusion-inhibiting protective layer to the components of the semiconductor module;
9 zeigt
schematisch im Querschnitt das Halbleitermodul nach Vergießen der
Komponenten des Halbleitermoduls in eine Weichvergussmasse; und 9 shows schematically in cross section the semiconductor module after casting of the components of the semiconductor module in a soft casting compound; and
10 zeigt
einen schematischen Querschnitt durch das Halbleitermodul gemäß 9 nach Anbringen
eines Kühlkörpers an
die Grundplatte. 10 shows a schematic cross section through the semiconductor module according to 9 after attaching a heat sink to the base plate.
DETAILLIERTE BESCHREIBUNGDETAILED DESCRIPTION
1 zeigt
schematisch ein erfindungsgemäßes Halbleitermodul 1.
Das Halbleitermodul 1 weist wenigstens einen Halbleiterchip 3 auf,
der auf einem Schaltungssubstrat 4 angeordnet ist. Verbindungselemente 5 verbinden
Elektroden 7 auf der Oberseite 15 des Halbleiterchips 3 mit
Kontaktanschlussflächen 8 auf
der Oberseite 28 des Schaltungssubstrats. Eine Abdeckung 11 mit
mindestens einer Weichvergussschicht 2, in die der Halbleiterchip 3,
die Verbindungselemente 5 und das Schaltungssubstrat 4 eingebettet
sind, bildet einen ersten Schutz der Komponenten des Halbleitermoduls 1 vor mechanischer
und chemischer Beschädigung. 1 schematically shows a semiconductor module according to the invention 1 , The semiconductor module 1 has at least one semiconductor chip 3 on that on a circuit substrate 4 is arranged. fasteners 5 connect electrodes 7 on the top 15 of the semiconductor chip 3 with contact pads 8th on the top 28 of the circuit substrate. A cover 11 with at least one soft casting layer 2 into which the semiconductor chip 3 , the fasteners 5 and the circuit substrate 4 embedded, forms a first protection of the components of the semiconductor module 1 against mechanical and chemical damage.
Eine
zweite Weichvergussschicht 22 ist auf der ersten Weichvergussschicht 2 aufgebracht
und weist eine zur ersten Weichvergussschicht 2 unterschiedliche
Zusammensetzung auf. Beim Aufbringen derartiger Weichvergussschichten 2 bzw. 22 können Blasen
und Lunker 23 auftreten, die in der Nähe spannungsgeladener Bereiche
der Komponenten des Halbleitermoduls 1 minimale Gasentladungsvorgänge auslösen können, bei
denen Reaktionsprodukte in Form von Ionen entstehen, welche die
Sperreigenschaften des Halbleitermoduls 1 beeinträchtigen
können.A second soft-potting layer 22 is on the first soft-potting layer 2 applied and has a first Weichvergussschicht 2 different composition. When applying such Weichvergussschichten 2 respectively. 22 can blisters and blowholes 23 occur in the vicinity of voltage-charged areas of the components of the semiconductor module 1 induce minimum gas discharge events which produce ion-based reaction products which have the barrier properties of the semiconductor module 1 can affect.
Außerdem liefern
die Weichvergussschichten 2 und 22 keinen ausreichenden
Schutz vor in die Weichvergussschicht 2 bzw. 22 aus
der Umgebung eindringenden Feuchtemolekülen und Ionen wie Wasserstoffionen,
OH-Ionen, Chlorionen oder Borionen. Diese können von der Weichvergussmasse
der Weichvergussschichten 2 und 22 aus der Umgebung aufnehmen
werden. Die Feuchtemoleküle
oder Ionen können
dann bis zu den Oberflächen 15, 17 und 18 des
Halbleiterchips 3 diffundieren und/oder in isolierende
passivierende Oberflächenschichten 16 des Halbleiterchips 3 eindringen.
Derartige Ionen reichern sich vorzugsweise in der Nähe von pn-Übergängen an,
die bis in die Ober- und Randseiten des Halbleiterchips 3 heranreichen,
und beeinträchtigen dann
die Sperrfähigkeit
derartiger pn-Übergänge. Besonders
gefährdet
sind dabei die Randseiten 17 und 18 des Halbleiterchips 3,
wobei hier die größten Feldstärken bei
Leistungshalbleiterchips wie in dieser Ausführungsform der Erfindung auftreten.In addition, the soft casting layers provide 2 and 22 insufficient protection against the soft casting layer 2 respectively. 22 Moisture molecules that penetrate from the environment and ions such as hydrogen ions, OH ions, chlorine ions or boron ions. These can be obtained from the soft casting compound of the soft casting layers 2 and 22 from the environment. The moisture molecules or ions can then reach the surfaces 15 . 17 and 18 of the semiconductor chip 3 diffuse and / or into insulating passivating surface layers 16 of the semiconductor chip 3 penetration. Such ions preferably accumulate in the vicinity of pn junctions which extend into the top and edge sides of the semiconductor chip 3 and then affect the blocking capability of such pn junctions. Particularly endangered are the margins 17 and 18 of the semiconductor chip 3 , where the largest field strengths occur in power semiconductor chips as in this embodiment of the invention.
Neben
den Oberflächen 15, 17 und 18 des Halbleiterchips 3 sind
jedoch auch die Metallschichten 34 auf den Oberseiten 28 des
Schaltungssubstrats 4 gefährdet, weil diese dünnen Metallschichten 34 einer
Korrosionsgefahr durch die Feuchtemoleküle und Ionen ausgesetzt sind.
Gegen derartige Angriffe, die sich besonders in so genannten H3TRB-Zuverlässigkeitstests
(H3TRB = high humidity high temperature reverse bias) auswirken,
ist das vorliegende Halbleitermodul dadurch geschützt, dass
zwischen der Weichvergussschicht 2 und den Ober- und Randseiten
des Halbleiterchips 3, der Verbindungselemente 5 und
des Schaltungssubstrats 4 eine diffusionshemmende Schutzschicht 12 angeordnet
ist.Beside the surfaces 15 . 17 and 18 of the semiconductor chip 3 but are also the metal layers 34 on the tops 28 of the circuit substrate 4 endangered because of these thin metal layers 34 a risk of corrosion by the moisture molecules and ions are exposed. Against such attacks, which particularly in so-called H3TRB reliability tests (H3TRB = high humidity high temperature reverse bias) impact, the present semiconductor module is protected by the fact that between the soft casting layer 2 and the top and bottom sides of the semiconductor chip 3 , the connecting elements 5 and the circuit substrate 4 a diffusion-inhibiting protective layer 12 is arranged.
Diese
diffusionshemmende Schutzschicht 12 weist beispielsweise
Siliziumnitrit auf, das eine diffusionshemmende Wirkung auf Feuchtemoleküle und Ionen
ausübt.
Damit stabilisiert die Schutzschicht 12 auch das Sperrverhalten
beispielsweise von Hochspannungsbauelementen. Dabei sind die Ober-
und Randseiten besonders geschützt.
Unkritische Oberflächen,
wie abgeschatte te Flächen 24 der Verbindungselemente 5 und
abgeschattete Flächen 24 im Übergang
vom Schaltungssubstrat 4 zu einer Grundplatte 13 weisen
hingegen keine Schutzschicht 12 auf. Abgeschattete Flächen 24 entstehen
dadurch, dass die Schutzschicht 12 mit einem anisotropen
Verfahren abgeschieden wird. Oberflächen, die nicht der Beschichtungsquelle
zugewandt sind oder sich in einem Abschattungsbereich einer zu beschichtenden
Komponente befinden, werden somit von dem Schutzschichtmaterial
nicht erreicht.This diffusion-inhibiting protective layer 12 has, for example, silicon nitrite, which exerts a diffusion-inhibiting effect on moisture molecules and ions. This stabilizes the protective layer 12 also the blocking behavior of high-voltage components, for example. The top and sides are specially protected. Noncritical surfaces, such as shaded surfaces 24 the connecting elements 5 and shaded areas 24 in the transition from the circuit substrate 4 to a base plate 13 on the other hand have no protective layer 12 on. Shaded surfaces 24 arise from the fact that the protective layer 12 is deposited with an anisotropic process. Surfaces which do not face the coating source or are in a shading area of a component to be coated are thus not reached by the protective layer material.
Oberflächenbereiche 14 der
Grundplatte 13 sind ebenfalls mit der diffusionshemmenden
Schutzschicht 12 versehen, so dass die auf den Oberflächenbereichen 14 angeordnete
Metallschicht 34 nicht korrosionsgefährdet ist. Wie 1 zeigt,
ist die Dicke der diffusionshemmenden Schutzschicht richtungsabhängig und
auf den Oberseiten 14 und 15 dicker als auf den
Randseiten 17 und 18, wobei abgeschattete Flächen 24 wie
bereits oben erwähnt
frei von Schutzschichten sind.surface areas 14 the base plate 13 are also with the diffusion-inhibiting protective layer 12 provided so that on the surface areas 14 arranged metal layer 34 is not at risk of corrosion. As 1 shows, the thickness of the diffusion-inhibiting protective layer is directional and on the topsides 14 and 15 thicker than on the edge sides 17 and 18 , where shaded areas 24 as already mentioned above are free of protective layers.
Für den Halbleiterchip 3 bildet
diese Schutzschicht 12 einen zusätzlichen Randabschluss 19 und 21 auf
den Randseiten 17 und 18. Außerdem schützt diese Schutzschicht 12 die
isolierende und passivierende Schicht 16 des Halbleiterchips 3,
die Polyimid oder Siliziumoxide aufweisen kann, welche keine ausreichende
diffusionshemmende Wirkung gegenüber
Feuchtemolekülen
und Ionen aufweisen. Auch bei Halbleiterchips werden besonders in
den Randbereichen z. T. diffusionshemmende Schutzschichten verwendet,
welche sich aber relativ nahe an der Halbleiteroberfläche befinden.
Ionen und elektrische Ladungen können
somit relativ nahe an die Halbleiteroberflächen gelangen und besitzen
somit eine große
Auswirkung auf die elektrischen Eigenschaften des Halbleiterchips,
insbesondere auf sein Sperrvermögen.
Zusätzlich
bildet die Schutzschicht 12 auf der Oberseite 15 des
Halbleiterchips 3 eine Sperre gegen ein Ausgasen der isolierenden
und passivierenden Schicht 16 aus einem Polyimid. Dazu
weist die diffusionshemmende Schicht 12 eine Dicke d in Nanometern
zwischen 100 nm ≤ d ≤ 2000 nm,
vorzugsweise zwischen 400 nm ≤ d ≤ 1200 nm auf.For the semiconductor chip 3 forms this protective layer 12 an additional edge termination 19 and 21 on the edge sides 17 and 18 , In addition, this protective layer protects 12 the insulating and passivating layer 16 of the semiconductor chip 3 containing polyimide or silicon oxides which do not have a sufficient diffusion-inhibiting action against moisture molecules and ions. Even with semiconductor chips z. T. diffusion-inhibiting protective layers used, but which are relatively close to the semiconductor surface. As a result, ions and electrical charges can reach relatively close to the semiconductor surfaces and thus have a great effect on the electrical properties of the semiconductor chip, in particular on its blocking capability. In addition, the protective layer forms 12 on the top 15 of the semiconductor chip 3 a barrier against outgassing of the insulating and passivating layer 16 from a polyimide. For this purpose, the diffusion-inhibiting layer 12 a thickness d in nanometers between 100 nm ≦ d ≦ 2000 nm, preferably between 400 nm ≦ d ≦ 1200 nm.
Ein
Halbleitermodul mit mindestens einer Weichvergussschicht 2,
wie es 1 zeigt, kann durch die folgenden Verfahrensschritte
hergestellt werden. Zunächst
wird ein Schaltungssubstrat 4 mit Kontaktanschlussflächen 8 für Verbindungselemente 5 und
mindestens einer Chipinsel 31 für einen Halbleiterchip 3 hergestellt.
Auf die Chipinsel 31 des Schaltungssubstrats 4 wird
ein Halbleiterchip 3 mit seiner Rückseite 33 aufgebracht,
wobei der Halbleiterchip 3 Elektroden 7 auf seiner
Oberseite 15 aufweist.A semiconductor module with at least one soft-cast layer 2 , like it 1 can be prepared by the following process steps. First, a circuit substrate 4 with contact pads 8th for fasteners 5 and at least one chip island 31 for a semiconductor chip 3 produced. On the chip island 31 of the circuit substrate 4 becomes a semiconductor chip 3 with his back 33 applied, wherein the semiconductor chip 3 electrodes 7 on its top 15 having.
Anschließend werden
Verbindungselemente 5 zwischen den Elektroden 7 und
den Kontaktanschlussflächen 8 angebracht
und danach erfolgt ein Aufbringen einer diffusionshemmenden Schutzschicht 12.
Vor dem Aufbringen der diffusionshemmenden Schutzschicht 12 kann
das Schaltungssubstrat 4 mit dem Halbleiterchip 3 und
den Verbindungselementen 5 auf eine Grundplatte 13 aufgebracht werden,
so dass auch deren Oberflächenbereiche 14 mit
der Schutzschicht 12 versehen werden.Subsequently, fasteners 5 between the electrodes 7 and the contact pads 8th attached and then applied a diffusion-inhibiting protective layer 12 , Before applying the diffusion-inhibiting protective layer 12 can the circuit substrate 4 with the semiconductor chip 3 and the connecting elements 5 on a base plate 13 be applied, so that their surface areas 14 with the protective layer 12 be provided.
Abschließend wird
eine Weichvergussschicht 2 auf die Schutzschicht 12 aufgebracht,
wobei die Weichvergussschicht 2 auch abgeschattete Bereich 24 unter
den Verbindungselementen 5 und im Übergang vom Schaltungssubstrat 4 zu
der Grundplatte 13 mit Weichvergussmasse 2 auffüllt. Auf
die Weichvergussmasse 2 kann, wie es 1 zeigt,
eine (oder mehrere) weitere Weichvergussschicht(en) 22 aufgebracht
werden, die sich in ihrer Zusammensetzung von der ersten Weichvergussschicht 2 unterscheidet
(unterscheiden).Finally, a soft casting layer 2 on the protective layer 12 applied, wherein the Weichvergussschicht 2 also shaded area 24 under the fasteners 5 and in the transition from the circuit substrate 4 to the base plate 13 with soft casting compound 2 fills. On the soft casting compound 2 can, like it 1 shows one (or more) further soft-cast layer (s) 22 be applied, which differ in composition from the first Weichvergussschicht 2 distinguishes (distinguishes).
Weist
das Halbleitermodul Leistungshalbleiterchips wie z. B. Halbleiterchips 3 des
IGBT-Typs (IGBT = insulated gate bipolar transistor), Hochspannungsdioden,
Thyristoren, oder Leistungs-MOSFETs auf,
so kann zusätzlich
auf der Unterseite 37 der Grundplatte 13 des Halbleitermoduls 1 ein
Kühlkörper 32 ange bracht
werden, um die Verlustwärme
abzuleiten. Für
das Anbringen eines derartigen Kühlkörpers 32 kann
eine Wärmeleitpaste 35 eingesetzt werden.Does the semiconductor module power semiconductor chips such. B. semiconductor chips 3 of the IGBT type (IGBT = insulated gate bipolar transistor), high-voltage diodes, thyristors, or power MOSFETs on, so may additionally on the bottom 37 the base plate 13 of the semiconductor module 1 a heat sink 32 be introduced to derive the heat loss. For attaching such a heat sink 32 can be a thermal grease 35 be used.
2 bis 10 zeigen
Komponenten bei der Herstellung eines weiteren Halbleitermoduls 10. Komponenten
mit gleichen Funktionen wie in 1 werden
mit gleichen Bezugszeichen gekennzeichnet. Diesbezüglich wird
auf die Ausführungen
zu 1 verwiesen. 2 to 10 show components in the manufacture of another semiconductor module 10 , Components with the same functions as in 1 are marked with the same reference numerals. In this regard, the comments on 1 directed.
2 zeigt
schematisch im Querschnitt eine Keramikplatte 25 für ein Schaltungssubstrat 4.
Die Keramikplatte 25 weist auf ihrer Oberseite 28 eine Metallschicht 34 auf
und ebenfalls auf ihrer Unterseite 26. Diese Metallschicht 34 ist
beispielsweise eine Kupferschicht 27 aus Kupfer oder einer
Kupferlegierung. Die Beschichtung der Oberseite 28 und
der Unterseite 26 der Keramikplatte 25 können mittels
Aufdampfverfahren, Sputterverfahren oder elektrolytische Verfahren
abgeschieden sein. Auch ist es möglich,
die Metallschichten 34 durch Sintern einer Paste mit Metallpartikeln
auf die Keramikplatte 25 aufzubringen. Anders als dargestellt
kann die Metallschicht 34 auch vollständig bis an bzw. über den
Rand der Keramikplatte 25 reichen. 2 shows schematically in cross section a ceramic plate 25 for a circuit substrate 4 , The ceramic plate 25 points to its top 28 a metal layer 34 on and also on their underside 26 , This metal layer 34 is for example a copper layer 27 made of copper or a copper alloy. The coating of the top 28 and the bottom 26 the ceramic plate 25 may be deposited by vapor deposition, sputtering or electrolytic processes. Also it is possible the metal layers 34 by sintering a paste with metal particles on the ceramic plate 25 applied. Other than illustrated, the metal layer 34 also completely up to or over the edge of the ceramic plate 25 pass.
Anstelle
einer Keramikplatte 25 kann das Schaltungssubstrat 4 auch
eine beidseitig kupferkaschierte Kunststoffplatte aufweisen. Um
aus dieser beidseitig beschichteten Platte ein Schaltungssubstrat 4 herzustellen,
wird mindestens eine der Metallschichten 34 strukturiert.
Dazu werden nach Aufbringen einer Ätzmaske beispielsweise mittels
Photolithographie die Bereiche zur Strukturierung der Metallschicht 34 weggeätzt, die
für die
Metallstrukturierung nicht erforderlich sind.Instead of a ceramic plate 25 can the circuit substrate 4 Also have a double-sided copper-clad plastic plate. To this circuit board coated on both sides a circuit substrate 4 At least one of the metal layers is produced 34 structured. For this purpose, after applying an etching mask, for example by means of photolithography, the areas for structuring the metal layer 34 etched away, which are not required for metal structuring.
Zur
Strukturierung wird ein Trocken- oder Nassätzverfahren durchgeführt, bei
dem die Ätzmaske
die zu bildende strukturierte Metallschicht 34 schützt. Nach
Beendigung der Ätzung
wird die Ätzmaske
entfernt. Alternativ kann die Metallschicht auch mittels Laserstrahl
strukturiert werden, indem der Laserstrahl die Bereiche, die zu
entfernen sind, abträgt.For structuring, a dry or wet etching process is carried out, in which the etching mask is the structured metal layer to be formed 34 protects. After completion of the etching, the etching mask is removed. Alternatively, the metal layer can also be patterned by means of a laser beam in that the laser beam removes the areas which are to be removed.
Anstelle
einer Bereitstellung einer ganzflächigen Metallschicht 34 auf
der Keramikplatte kann eine strukturierte Metallschicht 34 auch
mittels Druckverfahren aufgebracht werden, für das entweder ein Siebdruckverfahren,
ein Schablonendruckverfahren oder ein Strahldruckverfahren eingesetzt werden
kann. Mit derartigen Verfahren wird eine metallhaltige Substanz
nur in dem Bereichen aufgebracht, in denen die strukturierte Metallschicht
zu bilden ist.Instead of providing a full-surface metal layer 34 on the ceramic plate can be a textured metal layer 34 can also be applied by means of printing processes, for which either a screen printing method, a stencil printing method or a jet printing method can be used. With such methods, a metal-containing substance is applied only in the areas in which the patterned metal layer is to be formed.
3 zeigt
im Querschnitt die Keramikplatte 25 gemäß 2 nach Strukturierung
mindestens einer Metallschicht 34, so dass ein Schaltungssubstrat 4 vorliegt.
Mit der Strukturierung wird auf der Oberseite 28 der Keramikplatte 4 eine
Halbleiterchipinsel 31 geschaffen, die von Kontaktanschlussflächen 8 umgeben
ist oder mit einer Kontaktfläche 8 elektrisch in
Verbindung steht. Dabei ist vorwiegend die Kupferschicht 27 auf
der Unterseite 26 des Keramiksubstrats 25 nicht
strukturiert. Vielmehr wird eine großflächige Metallschicht 34 beibehalten,
um eine große Fläche zur
Fixierung des Schaltungssubstrats auf einer hier noch nicht gezeigten
Grundplatte beispielsweise durch Löten zu erhalten. 3 shows in cross section the ceramic plate 25 according to 2 after structuring at least one metal layer 34 so that a circuit substrate 4 is present. With the structuring will be on the top 28 the ceramic plate 4 a semiconductor chip island 31 created by contact pads 8th is surrounded or with a contact surface 8th electrically connected. It is mainly the copper layer 27 on the bottom 26 of the ceramic substrate 25 not structured. Rather, a large-area metal layer 34 maintained to obtain a large area for fixing the circuit substrate on a base plate not shown here, for example by soldering.
4 zeigt
einen schematischen Querschnitt durch das Schaltungssubstrat 4 gemäß 3 nach
Aufbringen eines Halbleiterchips 3 mit seiner Rückseite 33 auf
die Chipinsel 31 des Schaltungssubstrats 4. Dazu
wird vorher die Rückseite
des Halbleiterchips 3 mit einem oder mehreren Stoffen der
Gruppe Aluminium, Gold, Silber, Nickel, Nickel-Vanadium, Titan oder
Palladium/Gold oder Legierungen derselben beschichtet. Mit einer
derartigen Beschichtung kann der Halbleiterchip 3 mit Hilfe eines
Lotmaterials 36, das z. B. eines der Materialien aus der
Gruppe SnAg, PbSnAg, PbSn oder PbSnIn aufweist, auf dem Schaltungssubstrat 4 fixiert
werden. Dieses Material kann auch in Form von Lotpasten vorliegen,
um den Halbleiterchip 3 mit seiner Rückseite 33 auf die
Chipinsel 31 aufzulöten.
Die Chipinsel 31 kann vor dem Aufbringen des Halbleiterchips 3 mit
einem Material beschichtet werden, das einen Stoff der Gruppe Kupfer,
Silber, Nickel, Nickel/Palladium/Gold oder Legierungen derselben aufweist. 4 shows a schematic cross section through the circuit substrate 4 according to 3 after application of a semiconductor chip 3 with his back 33 on the chip island 31 of the circuit substrate 4 , For this purpose, the back of the semiconductor chip is previously 3 coated with one or more substances of the group aluminum, gold, silver, nickel, nickel-vanadium, titanium or palladium / gold or alloys thereof. With such a coating, the semiconductor chip 3 with the help of a solder material 36 , the Z. B. one of the materials from the group SnAg, PbSnAg, PbSn or PbSnIn, on the circuit substrate 4 be fixed. This material may also be in the form of solder pastes to the semiconductor chip 3 with his back 33 on the chip island 31 to solder. The chip island 31 can before applying the semiconductor chip 3 coated with a material comprising a substance of the group copper, silver, nickel, nickel / palladium / gold or alloys thereof.
Durch
das Aufbringen des Halbleiterchips 3 mit seiner Rückseite 33 auf
die Chipinsel 31 des Schaltungssubstrats 4 sind
die Oberseite 15 sowie die Randseiten 17 und 18 des
Halbleiterchips 3 frei zugänglich. Auf der Oberseite 15 des
Halbleiterchips 3 ist eine passivierende Schicht 16 angeordnet,
die in diesem Querschnitt mindestens eine Elektrode 7 des Halbleiterchips
frei lässt,
so dass es möglich
ist, die Elektrode 7 des Halbleiterchips 3 mit
einem der Kontaktanschlussflächen 8 des
Schaltungssubstrats 4 über
ein erstes Verbindungselement elektrisch zu verbinden. Die Passivierungsschicht 16 bedeckt nicht
die Randseiten 17 und 18 und kann ihrerseits aufnahmefähig für Ionen
aus der Umgebung wie beispielsweise Chlorionen, Borionen oder OH-Ionen bzw.
Feuchtigkeit sein. Da diese passivierende Schicht 16 auf
der Oberseite 15 des Halbleiterchips 3 aus einem
Polymer wie Polyimid bestehen kann, besteht ferner die Gefahr, dass
bei Leistungshalbleiterchips und hohen Verlustleistungen ein Ausgasen
einer derartigen Oberflächenbeschichtung
des Halbleiterchips 3 erfolgt. Diese Gefahr kann durch
das Aufbringen einer Schutzschicht während der nachfolgenden Verfahrensschritte
vermindert werden.By the application of the semiconductor chip 3 with his back 33 on the chip island 31 of the circuit substrate 4 are the top 15 as well as the edge sides 17 and 18 of the semiconductor chip 3 freely accessible. On the top 15 of the semiconductor chip 3 is a passivating layer 16 arranged, which in this cross section at least one electrode 7 of the semiconductor chip so that it is possible to leave the electrode 7 of the semiconductor chip 3 with one of the contact pads 8th of the circuit substrate 4 electrically connect via a first connection element. The passivation layer 16 does not cover the edge sides 17 and 18 and in turn may be receptive to ambient ions such as chlorine ions, boron ions or OH ions or moisture. Because this passivating layer 16 on the top 15 of the semiconductor chip 3 can consist of a polymer such as polyimide, there is also the danger that in power semiconductor chips and high power losses outgassing of such a surface coating of the semiconductor chip 3 he follows. This risk can be reduced by applying a protective layer during the subsequent process steps.
5 zeigt
einen schematischen Querschnitt durch das Schaltungssubstrat 4 gemäß 4 nach
Aufbringen von ersten Verbindungselementen 5. Das Verbindungselement 5 ist
in dieser Ausführungsform
der Erfindung ein Bonddraht, der mittels Thermokompressionsbonden
auf die Elektrode 7 mit einem Ende aufgebracht ist und
mit dem anderen Ende in Form eines so genannten „Wedge"-Bondens fixiert sein kann. Solang die
Elektrode 7 lediglich eine Steuerelektrode des Halbleiterchips 3 ist,
kann dieses erste Verbindungselement 5 aus einem Goldbonddraht
mit einem Durchmesser zwischen 18 und 25 Mikrometer aufgebaut sein.
Handelt es sich jedoch um eine Leistungselektrode wie eine Source- oder
Drainelektrode, so kann dieses erste Verbindungselement 5 ein
Bondband aufweisen oder aus einer Mehrzahl von Bonddrähten beispielsweise
aus einer Aluminium- oder Kupferlegierung mit typischen Durchmessern
zwischen 50 μm
und 750 μm
bestehen. 5 shows a schematic cross section through the circuit substrate 4 according to 4 after application of first fasteners 5 , The connecting element 5 In this embodiment of the invention, a bonding wire is that which is thermocompression bonded to the electrode 7 is applied with one end and can be fixed to the other end in the form of a so-called "wedge" -Bonding. Solang the electrode 7 only a control electrode of the semiconductor chip 3 is, this first connector can 5 be constructed of a Goldbonddraht with a diameter between 18 and 25 microns. However, if it is a power electrode such as a source or drain electrode, this first connecting element 5 have a bonding band or consist of a plurality of bonding wires, for example made of an aluminum or copper alloy with typical diameters between 50 microns and 750 microns.
5 zeigt
jedoch als Elektrode 5 lediglich eine Steuerelektrode.
Die Rückseite 33 des
Halbleiterchips 3 mit ihrer Metallisierung bildet eine
großflächige Leistungselektrode
und kontaktiert mit dieser die Chipinsel 31, die dann in
eine Kontaktanschlussfläche 8 für ein zweites
Verbindungselement übergeht,
wobei dieses zweite Verbindungselement in der Lage ist, hohe Schaltströme aufzunehmen. 5 however, shows as an electrode 5 only a control electrode. The backside 33 of the semiconductor chip 3 with its metallization forms a large-area power electrode and contacted with this the chip island 31 which is then in a contact pad 8th for a second connection element, this second connection element being able to absorb high switching currents.
6 zeigt
einen schematischen Querschnitt durch das Schaltungssubstrat 4 gemäß 5 nach
Aufbringen des Schaltungssubstrats 4 auf eine Grundplatte 13.
Diese Grundplatte 13 weist auf ihrer Oberseite 38 eine
strukturierte Metallschicht 34 auf, die zweite Kontaktanschlussflächen 9 aufweist,
und in der Metallschicht 34 hohe Schaltströme zu anderen
Halbleitermodulkomponenten weiterleiten kann. Ferner ist die strukturierte
Metallbeschichtung 34 der Grundplatte 13 in der
Lage, das Schaltungssubstrat 4 aufzunehmen, wobei das Schaltungssubstrat 4 mit seiner
Kupferschicht 27 auf seiner Unterseite 26 auf die
strukturierte Metallbeschichtung 34 der Grundplatte 13 aufgelötet ist. 6 shows a schematic cross section through the circuit substrate 4 according to 5 after application of the circuit substrate 4 on a base plate 13 , This base plate 13 points to its top 38 a structured metal layer 34 on, the second contact pads 9 and in the metal layer 34 can pass high switching currents to other semiconductor module components. Furthermore, the structured metal coating 34 the base plate 13 capable of the circuit substrate 4 wherein the circuit substrate 4 with its copper layer 27 on its underside 26 on the textured metal coating 34 the base plate 13 is soldered.
Auch
für diese
Lotschicht kann ein Lotmaterial 36 eingesetzt werden, wie
es bereits oben für
das Aufbringen des Halbleiterchips 3 auf das Schaltungssubstrat 4 eingesetzt
wurde. Auch kann die strukturierte Metallbeschichtung 34 im
Bereich der Fixierung des Schaltungssubstrats 4 eine entsprechende
Beschichtung aus einem der Stoffe Kupfer, Silber, Nickel, Nickel/Palladium/Gold
oder Legierungen derselben aufweisen, um eine zuverlässige elektrische und
großflächige Verbindung
zwischen Schaltungssubstrat 4 und Grundplatte 13 herzustellen.Also for this solder layer can be a solder material 36 can be used, as it was already above for the application of the semiconductor chip 3 on the circuit substrate 4 was used. Also, the textured metal coating 34 in the area of the fixation of the circuit substrate 4 have a corresponding coating of one of the materials copper, silver, nickel, nickel / palladium / gold or alloys thereof to a reliable electrical and large-area connection between circuit substrate 4 and base plate 13 manufacture.
Diese
großflächige Verbindung
hat darüber hinaus
den Vorteil, dass eine hohe thermische Leitfähigkeit zur Grundplatte 13 sichergestellt
wird. Bemerkenswert ist, dass in 6 das Schaltungssubstrat 4 über den
Teil des Oberflächenbereiches 14 hinausragt,
der für
die Fixierung des Schaltungssubstrats 4 auf der Grundplatte 13 vorgesehen
ist. Dadurch entstehen abgeschattete Flächen 24, die bei einer
anisotropen Beschichtung von Beschichtungsmaterial frei bleiben.This large-area connection has the additional advantage that a high thermal conductivity to the base plate 13 is ensured. Bemer worth seeing is that in 6 the circuit substrate 4 over the part of the surface area 14 protrudes, for the fixation of the circuit substrate 4 on the base plate 13 is provided. This creates shaded areas 24 which remain exposed in an anisotropic coating of coating material.
7 zeigt
im Querschnitt die Grundplatte 13 gemäß 6 nach Aufbringen
von zweiten Verbindungselementen 6. Diese zweiten Verbindungselemente 6 stehen über die
Kontaktanschlussfläche 8 mit
der Rückseitenelektrode
der Rückseite 33 des Halbleiterchips 3 elektrisch
in Verbindung und können
hohe Schaltströme
weiterleiten. Diese Schaltströme
werden hier auf die Ebene der Oberseite 38 der Grundplatte 13 über einen
Aluminiumbonddraht oder über
ein entsprechend dickes Bondband auf die zweite Kontaktanschlussfläche 9 der
Grundplatte 13 geführt. 7 shows in cross section the base plate 13 according to 6 after application of second connecting elements 6 , These second connecting elements 6 stand over the contact pad 8th with the backside electrode of the back side 33 of the semiconductor chip 3 electrically connected and can forward high switching currents. These switching currents are here on the level of the top 38 the base plate 13 via an aluminum bonding wire or a correspondingly thick bonding tape on the second contact pad 9 the base plate 13 guided.
8 zeigt
im Querschnitt die Grundplatte 13 gemäß 7 nach Aufbringen
einer diffusionshemmenden Schutzschicht 12 auf die Komponenten des
Halbleitermoduls 10. Dieses Aufbringen der diffusionshemmenden
Beschichtung erfolgt durch ein anisotropes Abscheiden von beispielsweise
Siliziumnitrid auf die bereits zusammengebauten Komponenten wie
Halbleiterchip 3, Verbindungselemente 5 und 6 sowie
Schaltungssubstrat 4 und Oberflächenbereiche 14 der
Grundplatte 13. Durch das anisotrope Aufbringen der Schutzschicht 12 wird
diese auf den Oberflächen
dicker abgeschieden als auf Seitenrändern. 8th shows in cross section the base plate 13 according to 7 after application of a diffusion-inhibiting protective layer 12 on the components of the semiconductor module 10 , This application of the diffusion-inhibiting coating is effected by anisotropic deposition of, for example, silicon nitride onto the already assembled components, such as a semiconductor chip 3 , Fasteners 5 and 6 as well as circuit substrate 4 and surface areas 14 the base plate 13 , By the anisotropic application of the protective layer 12 This is deposited on the surfaces thicker than on margins.
Dennoch
entsteht ein zusätzlicher
Randschutz 19 und 21 auf den Randseiten 17 und 18 des Halbleiterchips 3.
Die Dicke d auf den Oberflächen liegt
dabei in Nanometern zwischen 100 nm ≤ d ≤ 2000 nm, vorzugsweise zwischen
400 nm ≤ d ≤ 1200 nm.
Auch die Verbindungselemente 5 und 6 werden nur
auf der Oberseite und den Randseiten beschichtet, während die
abgeschatteten Oberflächen
dieser Verbindungen frei von einer Beschichtung bleiben. Auch die
abgeschatteten Flächen 24 zwischen
dem Schaltungssubstrat 4 und der Grundplatte 13 erhalten
keine Schutzschicht. Diese abgeschatteten Flächen 24 sind jedoch
unkritisch in Hinblick auf das Eindringen von Ionen aus der nun
aufzubringenden Weichvergussmasse.Nevertheless, an additional edge protection is created 19 and 21 on the edge sides 17 and 18 of the semiconductor chip 3 , The thickness d on the surfaces is in nanometers between 100 nm ≦ d ≦ 2000 nm, preferably between 400 nm ≦ d ≦ 1200 nm. Also the connecting elements 5 and 6 are only coated on the top and the edge sides, while the shaded surfaces of these compounds remain free of any coating. Also the shaded areas 24 between the circuit substrate 4 and the base plate 13 do not get a protective layer. These shaded areas 24 However, they are not critical with regard to the penetration of ions from the now applied soft casting compound.
9 zeigt
im Querschnitt das Halbleitermodul 10 nach Vergießen der
Komponenten des Halbleitermoduls 10 in eine Weichvergussmasse.
Diese Weichvergussmasse bildet eine Abdeckung 11 aus einer
Weichvergussschicht 2. Durch die besondere Art der Aufbringung
dieser Weichvergussmasse, nämlich
in isotroper Weise, werden auch die abgeschatteten Flächen 24 zwischen
Schaltungssubstrat 4 und Grundplatte 13 sowie
unter den Bondverbindungen 5 und 6 mit Weichvergussmasse
vollständig aufgefüllt. 9 shows in cross section the semiconductor module 10 after casting the components of the semiconductor module 10 in a soft casting compound. This soft casting compound forms a cover 11 from a soft casting layer 2 , Due to the special nature of the application of this soft casting compound, namely in an isotropic manner, and the shaded areas 24 between circuit substrate 4 and base plate 13 as well as under the bonds 5 and 6 completely filled with soft grout.
Dennoch
kann es nicht immer verhindert werden, dass Blasen oder Lunker 23 entstehen,
die jedoch selbst im Feuchtetest nun ungefährlich sind, da ein Wandern
der Lunker 23 in Richtung auf die Oberflächen der
Komponenten durch die Schutzschicht 12 verhindert wird
und Ionen, die bei Gasentladungsvorgängen in den Lunkern 23 entstehen könnten oder
von außen
in die Weichvergussmasse gelangen könnten, können die Oberflächen der
Komponenten des Halbleitermoduls 10 nicht erreichen. Auch
Feuchtemoleküle
werden nun durch die diffusionshemmende Schutzschicht 12 daran
gehindert, in das Oberflächenmaterial
bzw. die Oberflächenbeschichtungen
des Halbleiterchips 3 einzudringen. Auch ein korrosiver
Angriff der Feuchteionen auf die strukturierten Metallschichten
des Schaltungssubstrats 4 der Grundplatte 13 sind
praktisch unterbunden.Nevertheless, it can not always prevent bubbles or voids 23 arise, but even in the humid test are now harmless, since a wandering of the voids 23 towards the surfaces of the components through the protective layer 12 is prevented and ions that in gas discharge processes in the voids 23 could arise or could enter from the outside into the soft casting compound, the surfaces of the components of the semiconductor module 10 do not reach. Moisture molecules are now also protected by the diffusion-inhibiting protective layer 12 prevented in the surface material or the surface coatings of the semiconductor chip 3 penetrate. Also, a corrosive attack of the moisture ions on the patterned metal layers of the circuit substrate 4 the base plate 13 are practically stopped.
10 zeigt
im Querschnitt das Halbleitermodul 10 nach Anbringen eines
Kühlkörpers 32 an die
Grundplatte 13. Dieser Kühlkörper 32 kann mittels
einer Wärmeleitpaste 35 auf
die Unterseite 37 der Grundplatte 13 des Halbleitermoduls 10 angebracht
werden. Dadurch wird sichergestellt, dass das Halblei termodul 10 für das Schalten
hoher Leistungen einsetzbar wird. Grundsätzlich ist es auch möglich, auf
eine Grundplatte 13 zu verzichten und einen Kühlkörper unmittelbar
an das Schaltungssubstrat 4 anzupassen, um die Verlustwärme des
Halbleitermoduls 10 abzuführen. 10 shows in cross section the semiconductor module 10 after attaching a heat sink 32 to the base plate 13 , This heat sink 32 can by means of a thermal grease 35 on the bottom 37 the base plate 13 of the semiconductor module 10 be attached. This will ensure that the semicon termodul 10 can be used for switching high power. Basically, it is also possible on a base plate 13 to dispense and a heat sink directly to the circuit substrate 4 adapt to the heat loss of the semiconductor module 10 dissipate.