DE102007006567B3

DE102007006567B3 - Resistive Speicherzelle

Info

Publication number: DE102007006567B3
Application number: DE200710006567
Authority: DE
Inventors: Heinz Hönigschmid; Stefan Dietrich; Milena Ivanov; Michael Markert
Original assignee: Qimonda AG
Current assignee: Qimonda AG
Priority date: 2007-02-09
Filing date: 2007-02-09
Publication date: 2008-09-11
Anticipated expiration: 2027-02-10

Abstract

Resistive Speicherzelle mit einem resistiven Speicherelement 11, einer Auswahlvorrichtung 10, einer Leitung 1, und einer Referenzelektrode 12. Die Leitung 1 wird auf eine erste Spannung gelegt, um einen ersten Widerstandszustand des resistiven Speicherelements 11 festzulegen, und auf eine zweite Spannung, die niedriger als die erste Spannung ist, gelegt, um einen zweiten Widerstandszustand des resistiven Speicherelements 11 festzulegen. Die Referenzelektrode 12 ist mit dem resistiven Speicherelement 11 gekoppelt und wird auf einen Spannungspegel gesetzt, der zwischen der ersten Spannung und der zweiten Spannung liegt.

Description

Die vorliegende Erfindung betrifft eine resistive Speicherzelle und einen Speicherbaustein mit einer resitiven Speicherzelle. Die Erfindung betrifft außerdem ein Verfahren zum Betreiben einer integrierten Schaltung mit einer resistiven Speicherzelle.
Die Anforderungen an hochintegrierte elektronische Schaltungen wachsen stetig. Um den wirtschaftlichen Erfolg moderner elektronischer Schaltungen sicherzustellen, wie z. B. elektronischer Datenspeicher, programmierbarer Logikmodule oder Mikroprozessoren, konzentriert sich die fortlaufende Entwicklung hauptsächlich auf die Strukturdichte, die Geschwindigkeit und auf eine Verbesserung des Energieverbrauchs.
Letzteres, nämlich die Verbesserung des Energieverbrauchs, wird seit der Verbreitung mobiler handbetriebener Anwendungen leistungsstarker integrierter Schaltungen immer wichtiger. Bei solchen mobilen Anwendungen ist die zur Verfügung stehende Energiemenge in der Regel begrenzt, und eine Optimierung des Energieverbrauchs ist häufig erforderlich. Darüber hinaus kann auch für stationäre Anwendungen eine Verringerung des Energieverbrauchs notwendig sein, da die Anwendung Umweltbestimmungen gerecht werden muss oder die Anwendung selbst Begrenzungen mit sich bringt, beispielsweise aufgrund einer begrenzten Wärmemenge, die auf sichere Weise von dem entsprechenden elektronischen Schaltkreis in die Umgebung abgeführt werden kann.
Während die bereits erwähnten Datenspeicher, Logikbausteine und Mikroprozessoren bereits breite Anwendung in integrierten elektronischen Geräten finden, wird in der Wissenschaft und der industriellen Forschung vor Allem der Entwicklung neuer Konzepte für elektronische Datenspeicherung ein beträchtlicher Aufwand betrieben. Herkömmliche elektronische Datenspeicher, wie z. B. DRAMs (Dynamic Random Access Memory) oder Flash-RAMs, bringen immer noch zu enge Begrenzungen mit sich und sind daher nicht zufriedenstellend. Daher ist die Entwicklung zuverlässiger Alternativen wünschenswert, die beispielsweise kein kontinuierliches Auffrischen oder keine hohen Betriebsspannungen benötigen.
Ein bedeutendes Beispiel für einen modernen elektronischen Speicher ist ein elektronischer Datenspeicher mit resistiven Speicherzellen. Diese resistiven Speicherzellen verändern ihren elektrischen Widerstand durch das Anlegen elektrischer Signale, während der elektrische Widerstand bei Abwesenheit von Signalen stabil bleibt. Auf diese Weise kann eine solche Speicherzelle zwei oder mehr logische Zustände durch geeignete Programmierung ihres elektrischen Widerstands speichern. Eine binär codierte Speicherzelle kann beispielsweise einen Informationszustand „0" durch Annehmen eines hochohmigen Zustands, und einen Informationszustand „1" durch Annehmen eines niederohmigen Zustands speichern. Vielversprechende Konzepte für solche resistiven Speicherzellen umfassen MRAM-Speicherzellen, PC-RAM-Speicherzellen und CB-RAM-Speicherzellen.
In der praktischen Anwendung eines elektronischen Datenspeichers werden viele Speicherzellen auf einem einzelnen Speicherchip integriert und in der Regel in einem Speicherzellenfeld entlang von Wortleitungen und dazu senkrechten Bitlei tungen angeordnet. Eine einzelne Speicherzelle kann dann durch Aktivieren der entsprechenden Wortleitung und der entsprechenden Bitleitung adressiert werden. Am Kreuzungspunkt der beiden jeweiligen Leitungen wird eine Auswahleinheit, etwa ein Auswahltransistor, in einen leitenden bzw. durchgeschalteten Zustand versetzt, sodass Schreib- oder Lesesignale durch die Speicherzelle zu einer gemeinsamen Referenzelektrode geleitet werden können.
Herkömmliche resistive Speicherzellen können ferner ein Back-Gate des Auswahltransistors aufweisen, um Leckströme zu vermeiden und um den Energieverbrauch der Vorrichtung zu minimieren. Darüber hinaus kann das Potenzial der Adressierungsleitungen in herkömmlichen Speichervorrichtungen oberhalb oder unterhalb eines Massepotentials gezogen werden, um einen bidirektionalen Strom durch die resistive Speicherzelle zu erzielen.
Aus der DE 10 2004 640 753 A1 ist eine resistive Speicherzelle mit den Merkmalen des Oberbegriffs des Anspruchs 1 und ein Verfahren zum Betreiben einer integrierten Schaltung mit einer solchen resistiven Speicherzelle mit dem Merkmal des Oberbegriffs des Anspruchs 10 bekannt.
In der US 6,873,561 B2 ist weiter ein resistiver Speicher beschrieben, bei dem zur Verringerung von Leckageströmen die Substratvorspannung der Treiberschaltungen für die Zellenfeldsignalleitungen den verschiedenen Betriebsarten angepasst wird.
Es ist daher Aufgabe der vorliegenden Erfindung, den Stromfluss in einer resistiven Speicherzelle zu optimieren, wobei auf einfache Weise wohldefinierte Spannungen und Ströme an ein resistives Speicherelement angelegt werden können bzw. durch ein resistives Speicherelement geleitet werden können.
Diese Aufgabe wird durch eine resistive Speicherzelle gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 10 gelöst. Bevorzugten Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
Gemäß der vorliegenden Erfindung umfasst eine resistive Speicherzelle ein resistives Speicherelement mit einem ersten Widerstandszustand und einem zweiten Widerstandszustand; eine Auswahleinheit, wobei ein erster Anschluss der Auswahleinheit mit einem ersten Anschluss des resistiven Speicherelements verbunden ist und wobei die Auswahleinheit einen durchgeschalteten und einen ausgeschalteten Zustand aufweist; eine Leitung, wobei die Leitung mit einem zweiten Anschluss der Auswahleinheit verbunden ist, wobei an der Leitung eine erste Spannung anliegt, um den ersten Widerstandszustand des resistiven Speicherelements über die Auswahleinheit im durchgeschalteten Zustand festzulegen, und wobei an der Leitung eine zweite Spannung, die niedriger ist als die erste Spannung, anliegt, um den zweiten Widerstandszustand des resistiven Speicherelements über die Auswahleinheit im durchgeschalteten Zustand festzulegen; eine Referenzelektrode, wobei die Referenzelektrode mit einem zweiten Anschluss des resistiven Speicherelements verbunden ist; und eine zweite Elektrode, wobei die zweite Elektrode mit einem dritten Anschluss der Auswahleinheit verbunden ist, wobei eine dritte Spannung an der zweiten Elektrode während des Festlegens des ersten Widerstandszustands anliegt, und wobei eine vierte Spannung an der zweiten Elektrode während des Festlegens des zweiten Widerstandszustands anliegt.
Gemäß der vorliegenden Erfindung ist ferner ein Verfahren zum Betreiben einer integrierten Schaltung mit einer derartigen Speicherzelle vorgesehen. Das Verfahren umfasst dabei die folgenden Verfahrensschritte: Setzen der Auswahleinheit in den durchgeschalteten Zustand; Anlegen eines Spannungspegels an die Referenzelektrode; Anlegen einer ersten Spannung an die Auswahleinheit, um den ersten Widerstandszustand des resistiven Speicherelements festzulegen; Anlegen einer zweiten Spannung, die niedriger ist als die erste Spannung, an die Auswahleinheit, um den zweiten Widerstandszustand des resistiven Speicherelements festzulegen; Anlegen einer dritten Spannung an die zweite Elektrode, während des Festlegens des ersten Widerstandszustands des resistiven Speicherelements und Anlegen einer vierten Spannung an die zweite Elektrode, während des Festlegens des zweiten Widerstandszustands des resistiven Speicherelements.
Demgemäß können in vorteilhafter Weise wohldefinierte Spannungen an ein resistives Speicherelement einer resistiven Speicherzelle angelegt werden. Bei einer Serienschaltung eines resitiven Speicherelements und einer Auswahleinheit variieren die effektiv anliegenden Spannungen, je nachdem in welchem Widerstandszustand sich das resistive Speicherelement befindet. Durch das erfindungsgemäße Vorsehen einer zweiten Elektrode, die an einen dritten Anschluss der Auswahleinheit, beispielsweise einem Back-Gate eines Auswahltransistors, angeschlossen ist, kann je nach Widerstandszustand der Speicherzelle eine Spannung an die zweite Elektrode angelegt werden, sodass sich wohldefinierte Spannungen einstellen und/oder Leckströme wirsam unterdrückt sind.
Gemäß einer Ausführungsform ist die Referenzelektrode mit eifern zweiten Anschluss des resistiven Speicherelements verbun den, wobei ein Spannungspegel der Referenzelektrode zwischen der ersten Spannung und der zweiten Spannung liegt.
Demgemäß kann in vorteilhafter Weise der Stromfluss durch das resistive Speicherelement in beiden Richtungen erfolgen, wobei das aufwändige Generieren von Spannungen über der ersten Spannung und/oder unter der zweiten Spannung entfallen kann. Die erste Spannung kann dabei in etwa einer Versorgungsspannung, beispielsweise 3 oder 5 Volt, und die zweite Spannung einem Erdepotenzial, beispielsweise 0 Volt, entsprechen. Der Spannungspegel zwischen der zweiten und dritten Spannung kann durch einen Spannungsteiler, beispielsweise umfassend Widerstände, bereitgestellt werden. Aufwändige Inverter, Ladungspumpen oder Step-Up-Converter können entfallen.
Gemäß der vorliegenden Erfindung ist auch ein Speicherbaustein mit einer der oben beschriebenen Speicherzellen vorgesehen.
Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachfolgend anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
1 eine schematische Darstellung einer Speicherzelle gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
2 eine schematische Darstellung einer Speicherzelle gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
3A und 3B schematische Darstellungen einer Speicherzelle gemäß einer dritten und einer vierten Ausführungsform der vorliegenden Erfindung;
4A und 4B schematische Darstellungen von Speicherzellen gemäß einer fünften und einer sechsten Ausführungsform der vorliegenden Erfindung;
5A und 5B schematische Darstellungen von Speicherzellen gemäß einer siebten und einer achten Ausführungsform der vorliegenden Erfindung;
6 eine schematische Darstellung eines Speicherzellenfeldes mit resistiven Speicherzellen gemäß einer neunten Ausführungsform der vorliegenden Erfindung;
7 eine schematische Darstellung einer Speichervorrichtung mit resistiven Speicherzellen gemäß einer zehnten Ausführungsform der vorliegenden Erfindung; und
8 schematisch eine Querschnittsdarstellung eines Speicherbausteins mit resistiven Speicherzellen gemäß einer elften Ausführungsform der vorliegenden Erfindung.
1 zeigt eine schematische Darstellung einer resistiven Speicherzelle gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Die Speicherzelle umfasst einen Auswahltransistor 10 und ein resistives Speicherelement 11. Ein erster Anschluss 101 des Auswahltransistors 10, der in der Regel auch als Source- oder Drain-Anschluss bezeichnet wird, ist an einen ersten Anschluss des resistiven Speicherelements 11 gekoppelt. Ein zweiter Anschluss 102 des Auswahltransistors 10, der in der Regel als das Gegenstück zum ersten Anschluss 101 bezeichnet wird, d. h. Drain- oder Source-Anschluss, ist an eine erste Leitung 1 gekoppelt. Ein weiterer Anschluss 104 des Auswahltransistors 10, der in der Regel als Gate bezeichnet wird, ist an eine zweite Leitung 2 gekoppelt. Die erste Leitung 1 kann eine Bitleitung und die zweite Leitung 2 kann eine Wortleitung sein, sodass die Speicherzelle durch ein entsprechendes Einstellen der Spannungen auf der ersten Leitung 1 und auf der zweiten Leitung 2 adressiert werden kann. Ein zweiter Anschluss des resistiven Speicherelements 11 ist an eine Referenzelektrode 12 gekoppelt.
Das resistive Speicherelement 11 speichert eine Informationseinheit durch das Annehmen von mindestens zwei unterschiedlichen und unterscheidbaren Widerstandszuständen. Ein niederohmiger Zustand, bei dem der elektrische Widerstand des resistiven Speicherelements 11 unterhalb von etwa 10 kΩ liegen kann, kann einen Informationszustand „1" darstellen, während ein hochohmiger Zustand, bei dem der elektrische Widerstand zwischen 10 kΩ und bis zu 1 GΩ und mehr beträgt, kann einen Informationszustand „0" darstellen. Der oben genannte Schwellenwiderstand kann auch beträchtlich unter 10 kΩ oder beträchtlich über 10 kΩ liegen. Das resistive Speicherelement 11 kann, wie jedes andere in der vorliegenden Erfindung beschriebene resistive Speicherelement, darüber hinaus mehr als zwei Informationszustände darstellen, indem mehr als zwei unterscheidbare Widerstandszustände angenommen werden. Beispielsweise können zwei binäre Bits in einem einzelnen Resistiven Speicherelement 11 gespeichert werden, wenn das resistive Speicherelement 11 vier unterscheidbare Widerstandszustände annimmt. Der Auswahltransistor 10 ist in der Regel ein Feldeffekttransistor und kann ein NMOS-Feldeffekttransistor sein.
Mögliche Umsetzungen des resistiven Speicherelements 11 umfassen ein MRAM-Speicherelement, ein PCRAM-Speicherelement oder ein CBRAM-Speicherelement.
Als Materialsystem für CBRAM-Speicherelemente eignen sich die sogenannten Festkörperelektrolyte. In solchen Materialien kann durch das Anlegen elektrischer Signale ein leitender Pfad gebildet werden. Der Schaltmechanismus basiert auf dem polaritätsabhängigen elektrochemischen Aufbringen und Entfernen von Metal in einer dünnen Festkörperelektrolytschicht. Bei diesem Ansatz wird ein Durchschalten oder ein niedriger Widerstandszustand durch Anlegen einer positiven Vorspannung an eine oxidierbare Anode erreicht, was eine Redox-Reaktion zur Folge hat, die Ionen, beispielsweise Silberionen, in ein Chalcogenid-Glas, z. B. Germanium-Selenid, eintreibt. Dies führt zu einer Bildung metallhaltiger Anhäufungen, die eine leitende Brücke bilden. Das Element kann durch Anlegen einer entgegengesetzten Spannung in einen gesperrten Zustand oder in einen hochohmigen Zustand zurückgeschaltet werden, wobei die Metallionen zumindest teilweise entfernt werden. Sobald ein kontinuierlicher Ionenpfad ausgebildet wurde, kann dieser Pfad das ansonsten hochohmige Festkörperelektrolyt zwischen zwei Elektroden kurzschließen, wodurch der effektive elektrische Widerstand verringert wird. Auf diese Weise können durch einen bidirektionalen Programmierstrom zwei unterschiedliche Widerstandszustände in ein solches CBRAM-Speicherelement eingeschrieben werden.
Ein weiteres Beispiel für ein resistives Speicherelement ist ein magnetoresistives Speicherelement, wie z. B. ein sogenanntes Spin-Transfer-MRAM-Speicherelement (sein torque). Ein solches Speicherelement weist in der Regel eine dünne freie und eine dicke fixierte Magnetschicht mit einer dazwischen liegenden isolierten Barriereschicht auf. Die dicke fixierte Schicht stellt ein magnetisches Material mit einem magnetischen Moment einer festen Orientierung zur Verfügung, sodass seine Magnetisierung gleichmäßig ist und in der Regel unverändert bleibt. Die dünne freie Schicht weist jedoch ein magnetisches Material mit einem magnetischen Moment einer variierbaren Orientierung auf. Es kann so verändert werden, dass das magnetische Moment parallel oder antiparallel zu dem magnetischen Moment der fixierten Schicht ausgerichtet werden kann.
Die dazwischen liegende Isolationsschicht stellt eine Tunnelbarriere zwischen den zwei leitenden Magnetschichten zur Verfügung. Bei einer parallelen Ausrichtung der magnetischen Orientierungen der dünnen und der dicken Schicht wird der Tunneleffekt verstärkt und das Element befindet sich in einem niedrigen Widerstandszustand, während die anti-parallele Aus richtung der magnetischen Orientierung der dünnen und der dicken Schicht einen abgeschwächten Tunneleffekt zur Folge hat, was wiederum einem hohen Widerstandszustand des Speicherelements entspricht. Solange die durch die Speicherzelle fließenden Ströme einen Schwellenstrom nicht überschreiten, bleibt die magnetische Orientierung der freien Schicht stabil und das Speicherelement kann zuverlässig seinen Widerstandszustand auch ohne weitere Energiezufuhr behalten.
Die durch die feste Schicht fließenden Elektroden werden so spin-polarisiert, dass ihr Spin an der magnetischen Orientierung der fixierten Schicht ausgerichtet wird. Spin-polarisierte Elektronen, die von der festen Schicht zur dünnen Schicht fließen, können die Magnetisierung der freien Schicht so verändern, dass die magnetischen Orientierungen der dünnen und dicken Schicht parallel ausgerichtet werden. Ebenso werden Elektronen, die in die entgegengesetzte Richtung, d. h. von der freien Schicht zur festen Schicht fließen, reflektiert, wenn ihr Spin anti-parallel zum magnetischen Moment der festen Schicht ausgerichtet wird. Daher können sie die Magnetisierung der freien Schicht so verändern, dass die magnetischen Momente der dünnen und dicken Schichten antiparallel ausgerichtet werden. Ein elektronischer Schreibstrom programmiert daher während eines Schreibvorgangs je nach Richtung des Stroms entweder einen niederohmigen Zustand oder einen hochohmigen Zustand. Auf diese Weise können mithilfe eines bidirektionalen Programmierstroms zwei unterschiedliche Widerstandszustände in ein solches MRAM-Speicherelement eingeschrieben werden.
In dieser Ausführungsform der vorliegenden Erfindung wird die zweite Leitung 2 auf eine Spannung gesetzt, sodass der Auswahltransistor 10 leitend wird, d. h. durchgeschaltet wird.
Eine erste Spannung wird an die erste Leitung 1 angelegt, um einen ersten Widerstandszustand des resistiven Speicherelements 11 festzulegen, während eine zweite Spannung an der ersten Leitung 1 angelegt wird, um einen zweiten Widerstandszustand des resistiven Speicherelements 11 zu erzeugen. Die Spannung an der Referenzelektrode 12, d. h. die Referenzspannung, kann zwischen der ersten Spannung und der zweiten Spannung liegen. Auf diese Weise wird die Richtung des durch das resistive Speicherelement 11 fließenden Stroms durch Hin- und Herschalten der Spannung auf der ersten Leitung zwischen der ersten und der zweiten Spannung umgekehrt. Wenn die erste Leitung auf die erste Spannung gesetzt wird, welche höher als die zweite Spannung und höher als die Referenzspannung ist, fließt ein Strom von der ersten Leitung 1 durch den Auswahltransistor 10 und das resistive Speicherelement 11 zur Referenzelektrode 12. Wenn die erste Leitung 1 auf eine zweite Spannung gesetzt wird, welche niedriger als die erste Spannung und die Referenzspannung ist, fließt ein Strom von der Referenzelektrode 12 durch das resistive Speicherelement 11 und den Auswahltransistor 10 zu der ersten Leitung 1. Im Allgemeinen wird im Zusammenhang der vorliegenden Erfindung die jeweilige technische Stromrichtung beschrieben. Die tatsächliche Flussrichtung von Ladungsträgern, z. B. Elektronen, kann sich von der Richtung des entsprechenden technischen Stroms unterscheiden.
Daher ist es möglich, dass der Strom durch das resistive Speicherelement 11 durch Hin- und Herschalten der ersten Leitung 1 zwischen einer ersten Spannung und einer zweiten Spannung umgekehrt wird, während der Auswahltransistor 10 durchgeschaltet bzw. angeschaltet bleibt. Letzteres wird erreicht, indem eine entsprechende Spannung an der zweiten Leitung 2 angelegt wird, um den weiteren Anschluss 104 des Auswahltran sistors 10 anzusteuern. Da die Referenzelektrode 12 mit einer zwischen der ersten Spannung und der zweiten Spannung liegenden Spannung verbunden ist, wobei die zweite Spannung so niedrig wie ein Massepotential, z. B. 0 V, sein kann, muss das Potential der ersten Leitung 1 nicht auf einen Pegel unterhalb der zweiten Spannung gezogen werden, um einen bidirektionalen Strom zu erreichen. Im Allgemeinen kann das Erzeugen einer niedrigen Spannung in einer elektronischen Schaltung, insbesondere einer Spannung unterhalb des Massepotentials, zusätzliche Bauteile erfordern und die Schaltung aufwändiger gestalten.
Gemäß dieser Ausführungsform der vorliegenden Erfindung kann die Referenzspannung an der Referenzelektrode zwischen 50% und 150% einer mittleren Spannung betragen, wobei die mittlere Spannung der zweiten Spannung plus der Hälfte des Unterschieds zwischen der ersten und der zweiten Spannung entspricht. Die Referenzspannung an der Referenzelektrode kann ebenfalls zwischen 75% und 125% der mittleren Spannung betragen. Die Referenzspannung an der Referenzelektrode kann außerdem in etwa der mittleren Spannung entsprechen. Beispielsweise kann die erste Spannung eine hohe Spannung von 3 V betragen und die zweite Spannung kann einem Massepotential von 0 V entsprechen, wodurch die mittlere Spannung 1,5 V beträgt.
Eine dritte Spannung an der ersten Leitung 1 kann zum Bestimmen des Widerstandszustands des resistiven Speicherelements 11 angelegt werden. Der Unterschied zwischen der dritten Spannung und der Referenzspannung reicht nicht aus, um den Widerstandszustand des Speicherelements 11 beträchtlich zu verändern. Daher kann das Speicherelement 11 zerstörungsfrei ausgelesen werden. Das Speicherelement 11 kann den Informati onsgehalt sogar ohne Signale oder Spannungen aufrecht erhalten. Ein sogenanntes nicht-flüchtiges Speicherelement 11 erhält die Information folglich ohne Energiezufuhr aufrecht, wohingegen z. B. ein DRAM-Speicherelement kontinuierlich aufgefrischt werden muss, um eine entsprechende Information zu behalten.
2 zeigt schematisch eine resistive Speicherzelle gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Die Speicherzelle weist einen Auswahltransistor 13 und ein resistives Speicherelement 11 auf. Ein erster Anschluss 101 des Auswahltransistors 13 ist an einen ersten Anschluss des resistiven Speicherelements 11 gekoppelt. Ein zweiter Anschluss 102 des Auswahltransistors 13 ist an eine erste Leitung 1 gekoppelt. Ein dritter Anschluss 103 des Auswahltransistors 13 ist an die zweite Elektrode 3 gekoppelt. Ein weiterer Anschluss 104 des Auswahltransistors 13 ist an eine zweite Leitung 2 gekoppelt. Ein zweiter Anschluss des Widerstandselements 11 ist an die Referenzelektrode 12 gekoppelt. Die zweite Elektrode 3 kann als eine unten liegende oder vergrabene Elektrode oder als Verbindung mit einer zusätzlichen Leitung ausgeführt sein. Was Umsetzungen des resistiven Speicherelements 11 betrifft, so wird darauf hingewiesen, dass die detaillierte Beschreibung in Verbindung mit 1 des resistiven Speicherelements 11 von 1 auch auf das resistive Speicherelement 11 von 2 zutreffen kann.
Der zweite Anschluss 102 des Auswahltransistors 13 ist mit der zweiten Leitung 2 gekoppelt, die eine Wortleitung darstellen kann. Daher kann der weitere Anschluss 104 des Auswahltransistors 13 einen Gate-Kontakt darstellen. Durch das Anlegen einer entsprechenden Spannung an das Gate 104 wird der Auswahltransistor 13 leitend und somit durchgeschaltet.
Der dritte Anschluss 103 des Auswahltransistors 13 kann als Back-Gate dienen und ermöglicht ein weiteres Abstimmen der Leitfähigkeit des Transistorkanals.
Die effektive Spannung am vierten Anschluss 104 verbreitert entweder den leitenden Kanal oder verschmälert ihn. Auf diese Weise kann der leitende Kanal des Transistors 13 vergrößert oder verringert werden. Selbst wenn die Spannungen am ersten Anschluss 101 und am zweiten Anschluss 102 so ausfallen, dass eine Gate-Spannung am weiteren Anschluss 104 über die zweite Leitung 2 nicht ausreicht, um den Transistor 13 durchzuschalten oder zu sperren, ermöglicht das Anlegen einer geeigneten Spannung am dritten Anschluss 103 ein komplettes Öffnen oder Schließen des leitenden Kanals.
Gemäß dieser Ausführungsform der vorliegenden Erfindung wird die zweite Leitung 2 auf eine Spannung gesetzt, sodass der Auswahltransistor 13 während eines Programmiervorgangs leitend wird. Während des Programmiervorgangs wird weiterhin eine erste Spannung an die erste Leitung 1 angelegt, um einen ersten Widerstandszustand des resistiven Speicherelements 11 festzulegen. Dieser erste Widerstandszustand des Elements 11 kann einem niederohmigen Zustand entsprechen.
Während eines Löschvorgangs wird die zweite Leitung 2 auf eine Spannung gelegt, sodass der Auswahltransistor 13 leitend wird. Während des Löschvorgangs wird weiterhin eine zweite Spannung an die erste Leitung 1 angelegt, um einen zweiten Widerstandszustand des resistiven Speicherelements 11 zu erzeugen. Dieser zweite Widerstandszustand des Elements 11 kann einem hochohmigen Zustand entsprechen.
Die Spannung an der Referenzelektrode 12, d. h. die Referenzspannung, kann zwischen der ersten und der zweiten Spannung liegen. Auf diese Weise wird die Stromrichtung durch das resistive Speicherelement 11 durch Hin- und Herschalten der Spannung auf der ersten Leitung zwischen der ersten Spannung und der zweiten Spannung umgekehrt. Wenn die erste Leitung auf die erste Spannung gesetzt wird, die höher als die zweite Spannung und höher als die Referenzspannung ist, fließt ein Strom von der ersten Leitung 1 durch den Auswahltransistor 13 und das resistive Speicherelement 11 zu der Referenzelektrode 12. Wenn die erste Leitung 1 auf eine zweite Spannung gesetzt wird, die geringer als die erste Spannung und die Referenzspannung ist, fließt ein Strom von der Referenzelektrode 12 durch das resistive Speicherelement 11 und den Auswahltransistor 13 zur ersten Leitung 1.
Dadurch ist es möglich, den durch das resistive Speicherelement 11 fließenden Strom durch Hin- und Herschalten der ersten Leitung 1 zwischen einer ersten Spannung und einer zweiten Spannung umzukehren, während der Auswahltransistor 13 durch eine entsprechende Spannung an der zweiten Leitung 2 zum Antreiben des weiteren Anschlusses 104 des Auswahltransistors 13 im durchgeschalteten Zustand verbleibt.
Eine dritte Spannung auf der ersten Leitung 1 kann während eines Lesevorgangs zum Bestimmen des Widerstandszustands des resistiven Speicherelements 11 angelegt werden. Der Unterschied zwischen der dritten Spannung und der Referenzspannung ist möglicherweise nicht ausreichend, um eine wesentliche Veränderung des Widerstandszustands des Widerstandselements 11 zu erreichen. Daher kann das Element 11 zerstörungsfrei ausgelesen werden.
Gemäß dieser Ausführungsform der vorliegenden Erfindung kann die Referenzspannung an der Referenzelektrode zwischen 50% und 150% einer mittleren Spannung betragen, wobei die mittlere Spannung der zweiten Spannung plus die Hälfte des Unterschieds zwischen der ersten Spannung und der zweiten Spannung entspricht. Die Referenzspannung an der Referenzelektrode kann auch zwischen 75% und 125% der mittleren Spannung betragen. Die Referenzspannung an der Referenzelektrode kann weiterhin in etwa der mittleren Spannung entsprechen. Beispielsweise kann die erste Spannung eine hohe Spannung von 3 V und die zweite Spannung ein Massepotential von 0 V sein, wodurch die mittlere Spannung bei 1,5 V liegt.
3A zeigt schematisch einen Auswahltransistor 312 mit einem resistiven Speicherelement 313 gemäß einer dritten Ausführungsform der vorliegenden Erfindung. In dieser Ausführungsform befindet sich das resistive Speicherelement 313, wie z. B. das im Zusammenhang mit den 1 oder 2 beschriebene Widerstandselement 11, in einem niederohmigen Zustand. Während eines Programmiervorgangs wird eine Spannung V₁ am Punkt 310 angelegt, während eine Referenzspannung, die höher als die Spannung V₁ ist, an die Referenzelektrode 314 angelegt wird. In dieser Ausführungsform beträgt die erste Spannung V₁ etwa 0 V, während an der Referenzelektrode eine Spannung von etwa 1,5 V anliegt.
Um den Auswahltransistor 312 leitfähig zu machen, wird am Punkt 317 eine Gate-Spannung V_G angelegt, die etwa 3 V beträgt. Zwischen dem Punkt 310 und dem Punkt 315 (V_L) am Auswahltransistor 312 kann ein effektiver Widerstand 311, beispielsweise der Widerstand der Bitleitung, auftreten. Der Widerstand 311 hat einen Spannungsabfall |V₁ – V_L| zwischen dem Punkt 310 und dem Punkt 315 zur Folge. Darüber hinaus kann der Auswahltransistor 312 auch einen effektiven Widerstand aufweisen, der zu einem Spannungsabfall |V_L – V_R| zwischen den Punkten 315 und 318 führen kann. Wenn sich das resistive Speicherelement 313 in einem niederohmigen Zustand befindet, beispielsweise unter 10 kΩ, können die resultierenden Spannungen für V_L etwa 0,5 V und für V_R etwa 1 V betragen.
In der vorliegenden Erfindung kann einem Auswahltransistor, z. B. dem Auswahltransistor 312, 412 oder 512, eine Schwellenspannung V_th zugewiesen werden. Die Schwellenspannung V_th kann ein Wert einer typischen Spannung sein, die einen durchgeschalteten Zustand des Transistors von einem gesperrten Zustand des Transistors unterscheidet. Diese Spannung V_th kann außerdem eine Funktion des Spannungsabfalls V_BB sein, wobei diese Spannung als Unterschied zwischen einer Source-Spannung V_S und einer Back-Gate-Vorspannung V_BG durch die Formel VBB = VS – VBG, (1)bestimmt werden kann, wobei die Source-Spannung V_S entweder V_L oder V_R entsprechen kann. Eine lineare Näherung an V_th wird durch die Formel Vth = Vth 0 + αVBB, (2)angegeben, mit einem Offset V_th ⁰ ≥ 0 und einem linearen Koeffizienten α > 0. Gleichung (2) zeigt, dass sich bei Erhöhung des Spannungsabfalls V_BB auch die Schwellenspannung V_th erhöhen kann. Da eine erhöhte Schwellenspannung V_th eine höhere Gate-Spannung V_G mit sich bringt, die angelegt werden muss, um einen Transistor im durchgeschalteten Zustand zu halten, kann es vorteilhaft sein, V_th auf einem Minimum zu halten. Das Anlegen einer geeigneten Back-Gate-Vorspannung V_BB kann den leitenden Kanal des Auswahltransistors 312 vollständig öffnen und innerhalb des Transistors 312 kann weniger Energie verloren gehen, die in der Regel in Form von Wärme abgegeben wird.
In dieser Ausführungsform der vorliegenden Erfindung wird eine Back-Gate-Vorspannung V_BG = V₄ an den Punkt 316 angelegt. Die Spannung V₄ ist vorzugsweise eine Spannung, die sowohl im Schaltkreis auf einfache Weise verfügbar ist, als auch niedriger als V_S oder gleich V_S ist. Spannungen, die in einer Schaltung, z. B. in einer integrierten Schaltung oder in einem Speicherbaustein, auf einfache Weise verfügbar sind, sind Spannungen, für die keine zusätzlichen Spannungsteiler und/oder Spannungsgeneratoren, z. B. Aufwärtswandler oder Ladungspumpen, erforderlich sind. In dieser Ausführungsform entspricht eine Spannung von 0 V am ehesten diesen beiden Bedingungen. Wenn V_S entweder V_L oder V_R entspricht und folglich im Bereich zwischen 0,5 V und 1,0 V liegt, und V₄ in etwa 0 V beträgt, so lässt sich der Spannungsabfall V_BB anhand von Gleichung (1) auf einen Bereich von 0,5 V bis 1,0 V berechnen.
3B zeigt schematisch einen Auswahltransistor 312 mit einem resistiven Speicherelement 319 gemäß einer vierten Ausführungsform der vorliegenden Erfindung. In dieser Ausführungsform befindet sich das resistive Speicherelement 319, wie z. B. das im Zusammenhang mit den 1 oder 2 beschriebene Element 11, in einem hochohmigen Zustand. Bei einem Programmiervorgang wird am Punkt 310 eine Spannung V₁ angelegt, während eine Referenzspannung, die niedriger als die Spannung V₁ ist, an die Referenzelektrode 314 angelegt wird. In dieser Ausführungsform kann die erste Spannung V₁ in etwa 0 V betragen, während an der Referenzelektrode 314 eine Spannung von etwa 1,5 V angelegt ist.
Um den Auswahltransistor 312 leitfähig zu machen, wird eine Gate-Spannung V_G am Punkt 317 angelegt, die in etwa 3 V beträgt. Es kann ein effektiver Widerstand 311 zwischen den Punkten 310 und 320 (V_L) am Auswahltransistor 312 auftreten, z. B. der Widerstand einer Bitleitung. Der Widerstand 311 hat einen Spannungsabfall |V₁ – V_L| zwischen den Punkten 310 und 320 zur Folge. Darüber hinaus kann der Auswahltransistor 312 ebenfalls einen effektiven Widerstand aufweisen, der einen Spannungsabfall |V_L – V_R| zwischen den Punkten 320 und 321 zur Folge haben kann. Befindet sich das resistive Speicherelement 319 in einem hochohmigen Zustand, beispielsweise oberhalb von 10 kΩ und bis zu 1 GΩ und höher, so können die resultierenden Spannungen aufgrund des hohen Widerstands des Elements 319 0 V für V_L und etwa 0 V für V_R betragen.
In dieser Ausführungsform der vorliegenden Erfindung wird eine Back-Gate-Vorspannung V_BG = V₄ am Punkt 316 angelegt. In dieser Ausführungsform entspricht eine Spannung von 0 V am ehesten den Anforderungen, einfach verfügbar zu sein und weniger als V_S zu betragen oder V_S zu entsprechen. Wenn V_S entweder V_L oder V_R entspricht und daher etwa 0 V beträgt, und V₄ ungefähr 0 V beträgt, so lässt sich der Spannungsabfall V_BB anhand von Gleichung (1) ebenfalls auf etwa 0 V berechnen. Dies entspricht beinahe einem Idealzustand, da V_th, wie sich anhand von Gleichung (2) berechnen lässt, minimiert wird.
4A zeigt eine schematische Darstellung eines Auswahltransistors 412 mit einem resistiven Speicherelement 413 gemäß einer fünften Ausführungsform der vorliegenden Erfindung. In dieser Ausführungsform befindet sich das resistive Spei cherelement 413, wie z. B. das im Zusammenhang mit den 1 oder 2 beschriebene Element 11, in einem niederohmigen Zustand. Bei einem Löschvorgang wird eine Spannung V₂ an den Punkt 410 angelegt, während an die Referenzelektrode 414 eine Referenzspannung angelegt wird, die niedriger als die Spannung V₂ ist. Gemäß dieser Ausführungsform kann die Spannung V₂ etwa 2,7 V betragen, während an die Referenzelektrode 414 eine Spannung von etwa 1,5 V angelegt ist.
Um den Auswahltransistor 412 leitend zu machen, wird eine Gate-Spannung V_G an den Punkt 417 angelegt, die etwa 3 V beträgt. Zwischen dem Punkt 410 und dem Punkt 415 (V_L) am Auswahltransistor 412 kann ein effektiver Widerstand 411, z. B. der Widerstand einer Bitleitung, auftreten. Der Widerstand 411 bewirkt einen Spannungsabfall |V₂ – V_L| zwischen dem Punkt 410 und dem Punkt 415. Darüber hinaus kann der Auswahltransistor 412 ebenfalls einen effektiven Widerstand aufweisen, der zu einem Spannungsabfall |V_L – V_R| zwischen dem Punkt 415 und dem Punkt 418 führen kann. Wenn sich das resistive Speicherelement 413 in einem niederohmigen Zustand, z. B. unter 10 kΩ, befindet, können die resultierenden Spannungen in etwa 2,3 V für V_L und ungefähr 1,9 V für V_R betragen.
Gemäß dieser Ausführungsform der vorliegenden Erfindung wird eine Back-Gate-Vorspannung V_BG = V₅ am Punkt 416 angelegt. Die Spannung V₅ ist vorzugsweise eine Spannung, die im Schaltkreis auf einfache Weise verfügbar ist und entweder niedriger als oder gleich V_S ist. In dieser Ausführungsform entspricht eine Spannung von 1,5 V am ehesten beiden Bedingungen. Da V_S entweder V_L oder V_R entspricht und daher im Bereich zwischen 1,9 V und 2,3 V liegt, und V₅ in etwa 1,5 V beträgt, lässt sich der Spannungsabfall V_BB anhand von Gleichung (1) auf den Bereich von 0,4 V bis 0,8 V berechnen. Im Vergleich zu einem Nicht-Anlegen einer Back-Gate-Vorspannung ist die Schwellenspannung V_th daher verringert, was vorteilhafte Auswirkungen auf die Leitfähigkeit des Auswahltransistors 412 haben und eine zuverlässige Einstellung des Transistors auf einen durchgeschalteten Zustand ermöglichen kann.
4B zeigt eine schematische Darstellung eines Auswahltransistors 412 mit einem resistiven Speicherelement 419 gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. In dieser Ausführungsform befindet sich das resistive Speicherelement 419, z. B. das im Zusammenhang mit den 1 oder 2 beschriebene Element 11, in einem hochohmigen Zustand. Bei einem Löschvorgang wird eine Spannung V₂ an dem Punkt 410 angelegt, während eine Referenzspannung, die niedriger als die Spannung V₂ ist, an der Referenzelektrode 414 angelegt wird. In dieser Ausführungsform kann die Spannung V₂ in etwa 2,7 V betragen, während an der Referenzelektrode eine Spannung von etwa 1,5 V anliegt.
Um den Auswahltransistor 412 leitend zu machen, wird eine Gate-Spannung V_G am Punkt 417 angelegt, die ungefähr 3 V beträgt. Zwischen dem Punkt 410 und dem Punkt 420 (V_L) am Auswahltransistor 412 kann ein effektiver Widerstand 411, z. B. der Widerstand einer Bitleitung, auftreten. Der Widerstand 411 bewirkt einen Spannungsabfall |V₂ – V_L| zwischen dem Punkt 410 und dem Punkt 420. Darüber hinaus kann der Auswahltransistor 412 ebenfalls einen effektiven Widerstand aufweisen, der einen Spannungsabfall |V_L – V_R| zwischen dem Punkt 420 und dem Punkt 421 zur Folge haben kann. Wenn Sich das resistive Speicherelement 419 in einem hochohmigen Zustand, z. B. über 10 kΩ und bis zu 1 GΩ, befindet, können die resultierenden Spannungen aufgrund des hohen Widerstands des Ele ments 419 in etwa 2,7 V für V_L und ungefähr 2,7 V für V_R betragen.
Gemäß dieser Ausführungsform der vorliegenden Erfindung wird eine Back-Gate-Vorspannung V_BG = V₅ am Punkt 416 angelegt. Die Spannung V₅ ist vorzugsweise eine Spannung, die im Schaltkreis auf einfache Weise verfügbar ist und entweder niedriger als oder gleich V_S ist. In dieser Ausführungsform entspricht eine Spannung von 1,5 V am ehesten beiden Bedingungen. Da V_S entweder V_L oder V_R entspricht und daher etwa 2,7 V beträgt, und V₅ in etwa 1,5 V beträgt, lässt sich der Spannungsabfall V_BB anhand von Gleichung (1) auf etwa 1,2 V berechnen. Im Vergleich zu einem Nicht-Anlegen einer Back-Gate-Vorspannung ist die Schwellenspannung V_th daher verringert, was vorteilhafte Auswirkungen auf die Leitfähigkeit des Auswahltransistors 412 haben und eine zuverlässige Einstellung des Transistors auf einen durchgeschalteten Zustand ermöglichen kann.
5A zeigt eine schematische Darstellung eines Auswahltransistors 512 mit einem resistiven Speicherelement 513 gemäß einer siebten Ausführungsform der vorliegenden Erfindung. In dieser Ausführungsform befindet sich das resistive Speicherelement 513, wie z. B das im Zusammenhang mit den 1 oder 2 beschriebene Element 11, in einem niederohmigen Zustand. Während eines Lesevorgangs wird eine Spannung V₃ am Punkt 510 angelegt, während eine Referenzspannung, die höher als die Spannung V₃ ist, an die Referenzelektrode 514 angelegt wird. In dieser Ausführungsform kann die Spannung V₃ in etwa 1,2 V betragen, während an die Referenzelektrode 514 eine Spannung von etwa 1,5 V angelegt ist. Während eines Lesevorgangs kann der absolute Spannungsabfall zwischen V₃ und der Referenzspannung geringer sein als bei einem Programmier- oder Löschvorgang. Obwohl während eines Lesevorgangs ein re sultierender Lesestrom eine bevorzugte Richtung haben kann, was vom jeweils verwendeten Typ des resistiven Speicherelements abhängt, kann die Spannung V₃ ebenfalls höher als die Referenzspannung an der Referenzelektrode 514 sein. Ein Beispiel, das die Bedingung eines ausreichend geringen absoluten Spannungsabfalls dennoch erfüllt, kann eine Spannung von etwa 1,8 V für V₃ sein, während die Spannung von 1,5 V an der Referenzelektrode erhalten werden kann.
Um den Auswahltransistor 512 leitend zu machen, wird eine Gate-Spannung V_G am Punkt 517 angelegt, die ungefähr 3 V beträgt. Zwischen dem Punkt 510 und dem Punkt 515 (V_L) am Auswahltransistor 512 kann ein effektiver Widerstand 511, z. B. der Widerstand einer Bitleitung, auftreten. Der Widerstand 511 bewirkt einen Spannungsabfall |V₃ – V_L| zwischen dem Punkt 510 und dem Punkt 515. Darüber hinaus kann der Auswahltransistor 512 ebenfalls einen effektiven Widerstand aufweisen, der einen Spannungsabfall |V_L – V_R| zwischen dem Punkt 515 und dem Punkt 518 zur Folge haben kann. Wenn sich das Resistives Speicherelement 513 in einem niederohmigen Zustand, z. B. unter 10 kΩ, befindet, können die resultierenden Spannungen in etwa 1,3 V für V_L und ungefähr 1,4 V für V_R betragen.
Gemäß dieser Ausführungsform der vorliegenden Erfindung wird eine Back-Gate-Vorspannung V_BG = V₆ am Punkt 516 angelegt. Die Spannung V₆ ist vorzugsweise eine Spannung, die im Schaltkreis auf einfache Weise verfügbar ist und entweder niedriger als oder gleich V_S ist. In dieser Ausführungsform entspricht eine Spannung von 1,2 V am ehesten beiden Bedingungen. Da V_S entweder V_L oder V_R entspricht und im Bereich von 1,3 V bis 1,4 V liegt, und V₆ in etwa 1,2 V beträgt, lässt sich der Spannungsabfall V_BB anhand von Gleichung (1) auf einen Bereich von 0,1 V bis 0,2 V berechnen. Im Vergleich zu einem Nicht- Anlegen einer Back-Gate-Vorspannung ist die Schwellenspannung V_th daher verringert, was vorteilhafte Auswirkungen auf die Leitfähigkeit des Auswahltransistors 512 haben und eine zuverlässige Einstellung des Transistors auf einen durchgeschalteten Zustand ermöglichen kann.
5B zeigt eine schematische Darstellung eines Auswahltransistors 512 mit einem resistiven Speicherelement 519 gemäß einer achten Ausführungsform der vorliegenden Erfindung. In dieser Ausführungsform befindet sich das resistive Speicherelement 519, wie z. B das im Zusammenhang mit den 1 oder 2 beschriebene Element 11, in einem hochohmigen Zustand. Während eines Lesevorgangs wird eine Spannung V3 am Punkt 510 angelegt, während eine Referenzspannung, die höher als die Spannung V₃ ist, an die Referenzelektrode 514 angelegt wird. In dieser Ausführungsform kann die Spannung V₃ in etwa 1,2 V betragen, während an die Referenzelektrode 514 eine Spannung von etwa 1,5 V angelegt ist.
Um den Auswahltransistor 512 leitend zu machen, wird eine Gate-Spannung V_G am Punkt 517 angelegt, die ungefähr 3 V beträgt. Zwischen dem Punkt 510 und dem Punkt 520 (V_L) am Auswahltransistor 512 kann ein effektiver Widerstand 511, z. B. der Widerstand einer Bitleitung, auftreten. Der Widerstand 511 bewirkt einen Spannungsabfall |V₃ – V_L| zwischen dem Punkt 510 und dem Punkt 520. Darüber hinaus kann der Auswahltransistor 512 ebenfalls einen effektiven Widerstand aufweisen, der einen Spannungsabfall |V_L – V_R| zwischen dem Punkt 520 und dem Punkt 521 zur Folge haben kann. Wenn sich das resistive Speicherelement 519 in einem hochohmigen Zustand, z. B. über 10 kΩ bis zu 1 GQ und mehr, befindet, können die resultierenden Spannungen aufgrund des hohen Widerstands des Elements 519 in etwa 1,2 V für V_L und ungefähr 1,2 V für V_R betragen.
Gemäß dieser Ausführungsform der vorliegenden Erfindung wird eine Back-Gate-Vorspannung V_BG = V₆ am Punkt 516 angelegt. Die Spannung V₆ ist vorzugsweise eine Spannung, die im Schaltkreis auf einfache Weise verfügbar ist und entweder niedriger als oder gleich Vs ist. In dieser Ausführungsform entspricht eine Spannung von 1,2 V am ehesten beiden Bedingungen. Da V_S entweder V_L oder V_R entspricht und daher bei etwa 1,2 V liegt, und V₆ in etwa 1,2 V beträgt, lässt sich anhand von Gleichung (1) berechnen, dass der Spannungsabfall V_BB nahezu verschwindet. Dies kann beinahe einem Idealzustand entsprechen, da V_th, wie sich anhand von Gleichung (2) berechnen lässt, minimiert wird.
6 ist eine schematische Darstellung eines Speicherzellenfeldes gemäß einer neunten Ausführungsform der vorliegenden Erfindung. Ein Feld 600 aus resistiven Speicherzellen 604 ist in Verbindung mit Bitleitungen 601 und Wortleitungen 603 gezeigt. Die Speicherzellen 604 sind in Spalten und Reihen entlang von Bitleitungen 601 bzw. Wortleitungen 603 angeordnet. Eine Speicherzelle 604 weist einen Auswahltransistor 605 und ein resistives Speicherelement 606 auf. Eine bestimmte Speicherzelle 604 wird durch entsprechendes Adressieren der entsprechenden Bitleitung 601 und der entsprechenden Wortleitung 603 ausgewählt. Die resistiven Speicherelemente 606 können programmierbare Widerstandselemente, wie z. B. das Element 11, sein, wie in Verbindung mit den 1 oder 2 beschrieben, und sind an den Auswahltransistor 605 und an eine Referenzleitung 602 gekoppelt.
In dieser Ausführungsform der vorliegenden Erfindung wird eine der Wortleitungen 603 auf eine Spannung gesetzt, sodass die Auswahltransistoren 605, die mit der jeweiligen Wortleitung 603 gekoppelt sind, leitend werden, d. h. durchgeschaltet werden. Eine erste Spannung oder eine zweite Spannung wird an eine der Bitleitungen 601 angelegt, um eine entsprechende Speicherzelle 604 am Kreuzungspunkt der jeweiligen Wortleitung 603 und der jeweiligen Bitleitung 601 zu aktivieren. Die erste Spannung wird angelegt, um einen ersten Widerstandszustand des ausgewählten resistiven Speicherelements 606 festzulegen, während die zweite Spannung angelegt wird, um einen zweiten Widerstandszustand des ausgewählten resistiven Speicherelements 606 festzulegen.
Die Spannung an der Referenzleitung 602, d. h. die Referenzspannung, kann zwischen der ersten Spannung und der zweiten Spannung liegen. Auf diese Weise wird die Richtung des durch das resistive Speicherelement 606 fließenden Stroms durch Hin- und Herschalten der Spannung auf der Bitleitung 601 zwischen der ersten Spannung und der zweiten Spannung umgekehrt. Wenn diese Bitleitung 601 auf die erste Spannung gesetzt wird, welche höher als die zweite Spannung und höher als die Referenzspannung ist, fließt ein Strom von der Bitleitung 601 durch den Auswahltransistor 605 und das resistive Speicherelement 606 zu der Referenzleitung 602. Wenn die Bitleitung 601 auf die zweite Spannung gesetzt wird, die niedriger als die erste Spannung und die Referenzspannung ist, fließt ein Strom von der Referenzleitung 602 durch das resistive Speicherelement 606 und den Auswahltransistor 605 zur Bitleitung 601.
Daher ist es möglich, dass der elektronische Strom durch das resistive Speicherelement 601 durch Hin- und Herschalten der Bitleitung 601 zwischen einer ersten Spannung und einer zweiten Spannung umgekehrt wird, während der Auswahltransistor 605 durch die entsprechende Spannung auf der Wortleitung 603 durchgeschaltet bleibt. Da die Referenzelektrode an eine Spannung gebunden ist, die zwischen der ersten Spannung und der zweiten Spannung liegt, wobei die zweite Spannung so niedrig wie ein Massepotential sein kann, wie beispielsweise 0 V, muss das Potenzial der Bitleitung 601 nicht unter den Pegel der zweiten Spannung gezogen werden, um einen bidirektionalen Strom zu erzeugen. Das Erzeugen einer niedrigen Spannung in einer elektronischen Schaltung, insbesondere einer Spannung unterhalb eines Massepotentials, kann zusätzliche Bauteile notwendig machen und die Komplexität der Schaltung erhöhen.
In dieser Ausführungsform der vorliegenden Erfindung kann die Referenzspannung auf der Referenzleitung zwischen 50% und 150% einer mittleren Spannung betragen, wobei die mittlere Spannung einer zweiten Spannung plus der Hälfte des Unterschieds zwischen der ersten Spannung und der zweiten Spannung entspricht. Die Referenzspannung auf der Referenzleitung kann auch zwischen 75% und 125% der mittleren Spannung betragen. Die Referenzspannung auf der Referenzleitung kann außerdem in etwa der mittleren Spannung entsprechen. Zum Beispiel kann die erste Spannung einem hohen Spannungspegel von 3 V und die zweite Spannung einem Massepotential von 0 V entsprechen, wobei die mittlere Spannung entsprechend bei 1,5 V liegt.
7 zeigt eine schematische Darstellung eines Speicherzellenfeldes gemäß einer zehnten Ausführungsform der vorliegenden Erfindung. Ein Feld 700 mit resistiven Speicherzellen 704 ist in Verbindung mit Bitleitungen 701 und Wortleitungen 703 gezeigt. Die Speicherzellen 704 sind in Spalten und Rei hen entlang der Bitleitungen 701 bzw. Wortleitungen 703 angeordnet. Eine Speicherzelle 704 weist einen Auswahltransistor 705 und ein resistives Speicherelement 706 auf. Eine bestimmte Speicherzelle 704 wird durch entsprechende Aktivierung der jeweiligen Bitleitung 701 und der jeweiligen Wortleitung 703 ausgewählt. Die resistiven Speicherelemente 706 können Widerstandselemente wie z. B. das Element 11 sein, das in Verbindung mit den 1 oder 2 beschrieben wurde, und können mit dem Auswahltransistor 705 und einer Referenzleitung 702 verbunden sein. Die Auswahltransistoren 705 weisen ein Back-Gate 711 auf, das mit einer Back-Gate-Elektrode 707 verbunden ist.
In dieser Ausführungsform der vorliegenden Erfindung wird eine der Wortleitungen 703 auf eine Spannung gesetzt, sodass die Auswahltransistoren 705, die an die jeweilige Wortleitung 703 gekoppelt sind, leitend werden, d. h. durchgeschaltet werden. Eine erste Spannung oder eine zweite Spannung wird an eine der Bitleitungen 701 angelegt, um eine entsprechende Speicherzelle 704 am Kreuzungspunkt der jeweiligen Wortleitung 703 und der jeweiligen Bitleitung 701 zu adressieren. Die erste Spannung wird angelegt, um während eines Programmiervorgangs einen ersten Widerstandszustand des ausgewählten resistiven Speicherelements 706 festzulegen, während die zweite Spannung angelegt wird, um einen zweiten Widerstandszustand des ausgewählten resistiven Speicherelements 706 während eines Löschvorgangs festzulegen. Der erste Widerstandszustand kann einem niederohmigen Zustand entsprechen und der zweite Widerstandszustand kann einem hochohmigen Zustand entsprechen.
Die Spannung an der Referenzleitung 702, d. h. die Referenzspannung, kann zwischen der ersten Spannung und der zweiten Spannung liegen. Auf diese Weise wird die Richtung des durch das resistive Speicherelement 706 fließenden Stroms durch Hin- und Herschalten der Spannung auf der Bitleitung 701 zwischen der ersten Spannung und der zweiten Spannung umgekehrt.
Wenn die Bitleitung 701 auf die erste Spannung gesetzt wird, die höher als die zweite Spannung und höher als die Referenzspannung ist, fließt ein Strom von der Bitleitung 701 durch den Auswahltransistor 705 und das resistive Speicherelement 706 zur Referenzleitung 702. Wenn die Bitleitung 701 auf die zweite Spannung gesetzt wird, die niedriger als die erste Spannung und die Referenzspannung ist, fließt ein Strom von der Referenzleitung 702 durch das resistive Speicherelement 706 und den Auswahltransistor 705 zur Bitleitung 701.
Es ist möglich, dass der Strom durch das resistive Speicherelement 701 durch Hin- und Herschalten der Bitleitung 701 zwischen einer ersten Spannung und einer zweiten Spannung umgekehrt wird, während der Auswahltransistor 705 durch eine entsprechende Spannung auf der Wortleitung 703 durchgeschaltet bleibt. Da die Referenzelektrode an eine Spannung zwischen der ersten Spannung und der zweiten Spannung gehalten wird, wobei die zweite Spannung so gering wie ein Massepotential sein kann, z. B. 0 V, muss das Potenzial der Bitleitung 701 nicht unter den Pegel der zweiten Spannung gezogen werden, um einen bidirektionalen Strom zu erzeugen. Das Erzeugen einer niedrigen Spannung in einer elektronischen Schaltung, insbesondere einer Spannung unterhalb des Massepotentials, kann zusätzliche Bauteile erfordern und die Komplexität der Schaltung erhöhen.
In dieser Ausführungsform der vorliegenden Erfindung kann die Referenzspannung auf der Referenzleitung 50% bis 150% einer mittleren Spannung betragen, wobei die mittlere Spannung der zweiten Spannung plus der Hälfte des Unterschieds zwischen der ersten Spannung und der zweiten Spannung beträgt. Die Referenzspannung auf der Referenzleitung kann auch bei zwischen 75% und 125% der mittleren Spannung liegen. Die Referenzspannung auf der Referenzleitung kann weiterhin in etwa der mittleren Spannung entsprechen. Beispielsweise kann die erste Spannung einem hohen Spannungspegel von 3 V und die zweite Spannung einem Massepotential von 0 V entsprechen, und die mittlere Spannung infolgedessen 1,5 V betragen.
Bei einem Lesevorgang kann eine dritte Spannung an der Bitleitung 701 angelegt werden, um den Widerstandszustand des ausgewählten resistiven Speicherelements 706 zu bestimmen. Der Unterschied zwischen der dritten Spannung und der Referenzspannung reicht nicht aus, um den Widerstandszustand des Speicherelements 706 wesentlich zu verändern. Daher kann das Element 706 zerstörungsfrei ausgelesen werden.
Die Back-Gate-Elektrode 707 ist mit einer Back-Gate-Treibereinheit 710 gekoppelt. Die Back-Gate-Treibereinheit 710 stellt die Spannung an der Back-Gate-Elektrode 707 je nach Betriebsmodus ein, d. h. je nachdem, ob ein Programmier-, ein Lösch- oder ein Lesevorgang durchgeführt wird. Da das Potenzial auf den Bitleitungen 701 und/oder den Wortleitungen 703 vom Betriebsmodus abhängig sein kann, kann die Schwellenspannung des Transistor 705 ebenfalls in Abhängigkeit vom Betriebsmodus variieren. Um das Leitvermögen der Auswahltransistoren 705 in jedem Betriebsmodus, d. h. beim Programmieren, Löschen oder Lesen, zu erhöhen oder zu verringern, stellt die Back-Gate-Treibereinheit 710 die Spannung der Back-Gate-Elektrode 707 entsprechend für jeden Betriebsmodus ein. De taillierte Beispiele für Spannungen sind im Zusammenhang mit der Beschreibung der 3A bis 5B angegeben.
8 zeigt eine schematische Querschnittsansicht eines Speicherbausteins mit resistiven Speicherzellen gemäß einer elften Ausführungsform der vorliegenden Erfindung. In dieser Ausführungsform wird ein Speicherzellenfeld auf einem Substrat 831 strukturiert. Das Substrat 831 kann ein p-dotiertes Siliziumsubstrat sein und weist einen isolierten Bereich 830 auf, der elektrisch von dem Substrat 831 isoliert ist, und kann über einen Kontakt 832 an ein Potential angelegt werden. Das Potenzial des isolierten Bereichs 830 kann sich daher von dem Potenzial des Substrats 831 unterscheiden, welches ein Massepotenzial sein kann. Die Isolation des Substrats 831 von dem isolierten Bereich 830 kann durch eine vergrabene horizontal und/oder vertikal ausgerichtete p-Wanne erreicht werden. Ein erster Transistoranschluss 820, ein zweiter Transistoranschluss 822 und ein Transistorkanal 821 können direkt angrenzend an den isolierten Bereich 830 angeordnet sein. Der erste Anschluss 820 und der zweite Anschluss 822 können Source- bzw. Drain-Bereiche darstellen, z. B. dotierte Bereiche eines Halbleitersubstrats.
Eine Wortleitung 802 ist in der Umgebung des Transistorkanals 821 angeordnet und eine Bitleitung 801 ist an den zweiten Transistoranschluss 822 gekoppelt. Der erste Transistoranschluss 820 ist an eine erste Elektrode 812 gekoppelt, und eine zweite Elektrode 810 ist an eine Referenzelektrode 804 gekoppelt. Eine programmierbare Widerstandsschicht 811 ist zwischen der ersten Elektrode 812 und der zweiten Elektrode 810 angeordnet.
Die programmierbare Widerstandsschicht 811 verändert ihren elektrischen Widerstand durch das Anlegen elektrischer Signale, während der elektrische Widerstand ohne Signale stabil bleibt. Auf diese Weise kann eine solche Schicht, oder ein Bereich einer solchen Schicht, zwei oder mehrere logische Zustände durch geeignetes Programmieren ihres elektrischen Widerstands speichern und stellt so ein Speicherelement dar. Ein binär codiertes Speicherelement kann beispielsweise einen Informationszustand „0" durch Annehmen eines hochohmigen Zustands und einen Informationszustand „1" durch Annehmen eines niederohmigen Zustands speichern.
Handelt es sich bei der resistiven Speicherzelle um eine MRAM-Speicherzelle oder eine Spin-Torque-MRAM-Speicherzelle, kann die Speicherzelle eine dünne freie Magnetschicht aufweisen, sowie eine dünne fixierte Magnetschicht und eine isolierende Zwischensicht. Ist die resistive Speicherzelle eine PCRAM-Speicherzelle, kann die Speicherzelle ein PC-Material aufweisen, das je nach Phase unterschiedliche elektrische Widerstandszustände annimmt. Darüber hinaus kann sie einen baulichen Widerstand oder ein Heizelement aufweisen. Wenn die resistive Speicherzelle eine leitfähige CBRAM-Speicherzelle ist, kann die Schicht 811 ein Chalcogenid, wie z. B. GeSe, und ein Metall, wie z. B. Ag, aufweisen. Außerdem kann eine der Elektroden 810, 812 ein Material umfassen, beispielsweise Ag, welches in der Schicht 811 leitende Brücken ausbilden kann.
Da die Wortleitung 802 eine Spannung in der Umgebung des Transistorkanals 821 anlegen kann, kann sie als Gate dienen und die elektrische Leitfähigkeit des Kanals 821 abstimmen. Der isolierte Bereich 831 kann über einen Kontakt 832 an eine Vorspannung angeschlossen werden und kann als Back-Gate die nen, wie im Verbindung mit den vorhergehenden 3A und 5B beschrieben.
Ein Programmierstrom, ein Löschstrom oder ein Lesestrom kann auf einem Pfad entlang der Bitleitung 801, dem zweiten Transistoranschluss 822, dem Transistorkanal 821, dem ersten Transistoranschluss 820, der ersten Elektrode 812, der programmierbaren Widerstandsschicht 811, der zweiten Elektrode 810 und der Referenzelektrode 804 in beide Richtungen fließen. Um das Leitvermögen des Transistorkanals in jedem Betriebsmodus, z. B. beim Programmieren, Löschen oder Lesen, zu vergrößern oder zu verringern, kann für jeden Betriebsmodus eine entsprechende Back-Gate-Spannung an das Substrat 830 angelegt werden. Detaillierte Beispiele für Spannungen sind in Verbindung mit der Beschreibung der 3A bis 5B angegeben.
Außerdem kann die Referenzelektrode 804 auf einer Spannung gehalten werden, die zwischen einer ersten Spannung auf der Bitleitung 801 und einer zweiten Spannung auf der Bitleitung 801 liegt. Durch Hin- und Herschalten der Spannung auf der Bitleitung 801 zwischen der ersten und der zweiten Spannung wird die Richtung des durch die programmierbare Widerstandsschicht 811 fließenden Stroms umgekehrt. Da die Referenzelektrode an eine Spannung zwischen der ersten und der zweiten Spannung gebunden ist, wobei die zweite Spannung so niedrig wie ein Massepotenzial, beispielsweise 0 V, sein kann, muss das Potenzial der Bitleitung 801 nicht unter die zweite Spannung gezogen werden, um einen bidirektionalen Strom zu erzeugen. Das Erzeugen einer niedrigen Spannung in einem elektronischen Schaltkreis, insbesondere einer Spannung unterhalb des Massepotenzials, kann zusätzliche Bauteile erfordern und die Schaltung aufwändiger machen.
In der vorliegenden Erfindung kann der Auswahltransistor auch durch eine Auswahleinheit ersetzt werden. Diese Auswahleinheit kann auch eine Dioden, einen Schalter, einen n-Kanal-Feldeffekttransistor, einen p-Kanal-Feldeffekttransistor, einen bipolaren Transistor oder eine SRAM-Speicherzelle aufweisen. Es wird darauf hingewiesen, dass die oben genannten Ausführungsformen im Hinblick auf einen n-Kanal-Feldeffekttransistor angegeben wurden. Es ist jedoch alternativ die Verwendung eines p-Kanal-Feldeffekttransistors möglich und von der vorliegenden Erfindung umfasst. In diesem Fall wird die Bedeutung von „höheren" und „niedrigeren" Spannungspegeln entsprechend gedeutet.
In der vorliegenden Erfindung kann eine Speicherzelle in einer integrierten Schaltung angeordnet sein, beispielsweise als Speicherbaustein, als Speichermodul, als Mikroprozessor oder als Logikbaustein. Daher kann eine integrierte Schaltung als Schaltungsanordnung aufgefasst werden, die in und auf einem einzelnen Substrat oder in und auf mehreren Substraten umgesetzt wird. Die integrierte Schaltung kann außerdem ein Gehäuse für die Substrate und Zwischenverbindungen zur Verfügung stellen, wie z. B. Speicherchipträger und/oder Leiterplatten. In der Regel weist ein Speicherbaustein ein oder mehrere Substrat(e) mit je einer Vielzahl von Speicherzellen auf.

1: erste Leitung
2: zweite Leitung
3: zweite Elektrode
10: Auswahltransistor
11: resistives Speicherelement
12: Referenzelektrode
13: Auswahltransistor
101: erster Anschluss
102: zweiter Anschluss
103: dritter Anschluss
104: weiterer Anschluss
310: Spannung V₁
311: Widerstand
312: Auswahltransistor
313: resistives Speicherelement
314: Referenzelektrode
315: Spannung V_L
316: Spannung V₄
317: Spannung V_G
318: Spannung V_R
319: resistives Speicherelement
320: Spannung V_L
321: Spannung V_R
410: Spannung V₂
411: Widerstand
412: Auswahltransistor
413: resistives Speicherelement
414: Referenzelektrode
415: Spannung V_L
416: Spannung V₅
417: Spannung V_G
418: Spannung V_R
419: resistives Speicherelement
420: Spannung V_L
421: Spannung V_R
510: Spannung V₃
511: Widerstand
512: Auswahltransistor
513: resistives Speicherelement
514: Referenzelektrode
515: Spannung V_L
516: Spannung V₆
517: Spannung V_G
518: Spannung V_R
519: resistives Speicherelement
520: Spannung V_L
521: Spannung V_R
600: Feld
601: Bitleitung
602: Referenzleitung
603: Wortleitung
604: Speicherzelle
605: Auswahltransistor
606: resistives Speicherelement
700: Feld
701: Bitleitung
702: Referenzleitung
703: Wortleitung
704: Speicherzelle
705: Auswahltransistor
706: resistives Speicherelement
707: Back-Gate-Elektrode
710: Back-Gate-Treibereinheit
711: Back-Gate
801: Bitleitung
802: Wortleitung
804: Referenzelektrode
810: zweite Elektrode
811: programmierbare Widerstandsschicht
812: erste Elektrode
820: erster Transistoranschluss
821: Transistorkanal
822: zweiter Transistoranschluss
830: isolierter Bereich
831: Substrat
832: Kontakt

Claims

Resistive Speicherzelle umfassend: – ein resistives Speicherelement (11) mit einem ersten Widerstandszustand und einem zweiten Widerstandszustand; – eine einen durchgeschalteten und einen ausgeschalteten Zustand aufweisende Auswahleinheit (13), deren erster Anschluss (101) mit einem ersten Anschluss des resistiven Speicherelements (11) verbunden ist; – eine mit einem zweiten Anschluss (102) der Auswahleinheit (13) verbundene Leitung (1), an der eine erste Spannung anliegt, um den ersten Widerstandszustand des resistiven Speicherelements (11) über die Auswahleinheit (13) im durchgeschalteten Zustand festzulegen, und an der eine zweite Spannung, die niedriger ist als die erste Spannung, anliegt, um den zweiten Widerstandszustand des resistiven Speicherelements (11) über die Auswahleinheit (13) im durchgeschalteten Zustand festzulegen; und – eine mit einem zweiten Anschluss des resistiven Speicherelements (11) verbundene Referenzelektrode (12); gekennzeichnet durch eine mit einem dritten Anschluss (103) der Auswahleinheit (13) verbundene zweite Elektrode (3), an der eine dritte Spannung während des Festlegens des ersten Widerstandszustands anliegt, und an der eine vierte Spannung während des Festlegens des zweiten Widerstandszustands anliegt.
Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, dass das resistive Speicherelement (11) ein Chalcogenid-Widerstandselement, ein Phasenübergangs-Widerstandselement oder ein Spin-Transfer-Widerstandselement (sein torque) umfasst.
Speicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine fünfte Spannung an der Leitung (1) anliegt, um den Zustand des resistiven Speicherelements (11) über die Auswahleinheit (13) im durchgeschalteten Zustand zu ermitteln, wobei die fünfte Spannung zwischen der ersten Spannung und der zweiten Spannung liegt.
Speicherzelle nach Anspruch 3, dadurch gekennzeichnet, dass eine sechste Spannung während des Ermittelns des Zustands des resistiven Speicherelements (11) an der zweiten Elektrode anliegt (3).
Speicherzelle nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass ein Spannungspegel der Referenzelektrode (12) zwischen der ersten Spannung und der zweiten Spannung liegt.
Speicherzelle nach Anspruch 5, dadurch gekennzeichnet, dass der Spannungspegel der Referenzelektrode (12) zwischen 50% und 150% einer mittleren Spannung liegt, wobei die mittlere Spannung der zweiten Spannung plus der Hälfte des Unterschieds zwischen der ersten Spannung und der zweiten Spannung entspricht.
Speicherzelle nach Anspruch 5, dadurch gekennzeichnet, dass der Spannungspegel der Referenzelektrode (12) zwischen 75% und 125% einer mittleren Spannung liegt, wobei die mittlere Spannung der zweiten Spannung plus der Hälfte des Unterschieds zwischen der ersten Spannung und der zweiten Spannung entspricht.
Speicherzelle nach Anspruch 5, dadurch gekennzeichnet, dass der Spannungspegel der Referenzelektrode (12) in etwa einer mittleren Spannung entspricht, wobei die mittlere Spannung der zweiten Spannung plus der Hälfte des Unterschieds zwischen der ersten Spannung und der zweiten Spannung entspricht.
Speicherbaustein, umfassend eine Speicherzelle gemäß einem der Ansprüche 1 bis 8.
Verfahren zum Betreiben einer integrierten Schaltung mit einer resistiven Speicherzelle, die – ein resistives Speicherelement (11) mit einem ersten Widerstandszustand und einem zweiten Widerstandszustand; – eine einen durchgeschalteten und einen ausgeschalteten Zustand aufweisende Auswahleinheit (13), deren erster Anschluss (101) mit einem ersten Anschluss des resistiven Speicherelements (11) verbunden ist; – eine mit einem zweiten Anschluss des resistiven Speicherelements (11) verbundene Referenzelektrode (12); und – eine mit einem dritten Anschluss (103) der Auswahleinheit (13) verbundene zweite Elektrode (3) aufweist, mit den Verfahrensschritten: – Setzen der Auswahleinheit (13) in den durchgeschalteten Zustand; – Anlegen eines Spannungspegels an die Referenzelektrode (12); – Anlegen einer ersten Spannung an die Auswahleinheit (13), um den ersten Widerstandszustand des resistiven Speicherelements (11) festzulegen; und – Anlegen einer zweiten Spannung, die niedriger ist als die erste Spannung, an die Auswahleinheit (13), um den zweiten Widerstandszustand des resistiven Speicherelements (11) festzulegen; gekennzeichnet durch die weiteren Verfahrensschritten: – Anlegen einer dritten Spannung an die zweite Elektrode (3) während des Festlegens des ersten Widerstandszustands des resistiven Speicherelements (11); und – Anlegen einer vierten Spannung an die zweite Elektrode (3) während des Festlegens des zweiten Widerstandszustands des resistiven Speicherelements (11).
Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das resistive Speicherelement (11) ein Chalcogenid-Widerstandselement, ein Phasenübergangs-Widerstandselement oder ein Spin-Transfer-Widerstandselement (sein torque) umfasst.
Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass eine fünfte Spannung an die Auswahleinheit (13) anliegt, um den Zustand des resistiven Speicherelements (11) zu ermitteln, wobei die fünfte Spannung zwischen der ersten Spannung und der zweiten Spannung liegt.
Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass eine sechste Spannung an die zweite Elektrode (3) während des Ermittelns des Zustandes des resistiven Speicherelements (11) anliegt.
Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass ein Spannungspegel, der an die Referenz elektrode (12) angelegt wird, zwischen der ersten Spannung und der zweiten Spannung liegt.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der Spannungspegel, der an der Referenzelektrode (3) angelegt wird, zwischen 50% und 150% einer mittleren Spannung liegt, wobei die mittlere Spannung der zweiten Spannung plus der Hälfte des Unterschieds zwischen der ersten Spannung und der zweiten Spannung entspricht.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der Spannungspegel, der an der Referenzelektrode (3) angelegt wird, zwischen 75% und 125% einer mittleren Spannung liegt, wobei die mittlere Spannung der zweiten Spannung plus der Hälfte des Unterschieds zwischen der ersten Spannung und der zweiten Spannung entspricht.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der Spannungspegel, der an der Referenzelektrode (3) angelegt wird, in etwa einer mittleren Spannung entspricht, wobei die mittlere Spannung der zweiten Spannung plus der Hälfte des Unterschieds zwischen der ersten Spannung und der zweiten Spannung entspricht.