[go: up one dir, main page]

DE102006043163B4 - Halbleiterschaltungsanordnungen - Google Patents

Halbleiterschaltungsanordnungen Download PDF

Info

Publication number
DE102006043163B4
DE102006043163B4 DE102006043163.4A DE102006043163A DE102006043163B4 DE 102006043163 B4 DE102006043163 B4 DE 102006043163B4 DE 102006043163 A DE102006043163 A DE 102006043163A DE 102006043163 B4 DE102006043163 B4 DE 102006043163B4
Authority
DE
Germany
Prior art keywords
semiconductor
fibers
circuit arrangement
arrangement according
semiconductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006043163.4A
Other languages
English (en)
Other versions
DE102006043163A1 (de
Inventor
Dr. Koblinski Carsten von
Dr. Kröner Friedrich
Francisco Javier Santos Rodriguez
Dr. Kraft Daniel
Dr. Hellmund Oliver
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006043163.4A priority Critical patent/DE102006043163B4/de
Priority to US11/855,506 priority patent/US8025783B2/en
Publication of DE102006043163A1 publication Critical patent/DE102006043163A1/de
Priority to US13/218,222 priority patent/US8922016B2/en
Application granted granted Critical
Publication of DE102006043163B4 publication Critical patent/DE102006043163B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/24997—Of metal-containing material

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

Halbleiterschaltungsanordnung mit einem Halbleitersubstrat (1); zumindest einem Halbleiterbauelement (2), das im Halbleitersubstrat (1) ausgebildet ist; einer Isolierschicht (4), die über dem Halbleitersubstrat (1) ausgebildet ist; und einer Vertiefung (V), die zumindest in der Isolierschicht (4) ausgebildet ist, wobei die Vertiefung (V) mit einem Verbundwerkstoff (VW) aufgefüllt ist, der eine Vielzahl von elektrisch leitenden Fasern (W1), die lose aufeinander liegen, und eine Verbindungsstruktur zum mechanischen und elektrischen Verbinden der Vielzahl von lose aufeinander liegenden Fasern (W1) aufweist, wobei die Verbindungsstruktur aus einem galvanisch abgeschiedenen elektrisch leitenden Werkstoff (W2) gebildet ist, der in durch die Vielzahl von Fasern (W1) gebildeten Hohlräumen angeordnet ist.

Description

  • Die vorliegende Erfindung bezieht sich auf Halbleiterschaltungsanordnungen und insbesondere auf Halbleiterschaltungsanordnungen mit galvanisch ausgebildetem Verbundwerkstoff.
  • In der Halbleitertechnik müssen oftmals elektrisch leitende Schichten mit einer Dicke größer 100 Mikrometer ausgebildet und/oder Vertiefungen bzw. Löcher oder Gräben mit einer Tiefe von ebenfalls größer 100 Mikrometer aufgefüllt werden. Ein derartiges Herstellen von dicken, elektrisch leitenden Schichten und/oder Auffüllen von entsprechenden Vertiefungen wird üblicherweise mit galvanischen Abscheideverfahren durchgeführt. Naturgemäß ist hierbei jedoch ein Zeitaufwand sehr hoch.
  • Ferner können so genannte Lötdepots in Form fester Plättchen (so genannte preforms) zur Verfügung gestellt werden. Häufig erfüllen derartige Metallplättchen in keiner Weise die für eine Vielzahl von Anwendungen gewünschten Leitfähigkeitseigenschaften, insbesondere dann, wenn stark verschiedene thermische Ausdehnungskoeffizienten von Chip zu Substrat ausgeglichen werden sollen.
  • Ferner ist es bekannt, Edelmetallpasten im Siebdruckverfahren aufzubringen, wodurch man ebenfalls bis zu 50 Mikrometer dicke Schichten ausbilden, bzw. bis zu 50 Mikrometer tiefe Vertiefungen auffüllen kann.
  • Aus der Druckschrift US 4 132 828 A ist ein Verfahren zur Herstellung eines Verbundwerkstoffes bekannt, wobei Kohlefasern verwendet werden, welche mit einem metallischen Material als weiteren Werkstoff beschichtet und dadurch verbunden werden. Das Aufbringen des weiteren Werkstoffs erfolgt hierbei mit einem Ionen-Plattierverfahren (Plasma gestütztes Verfahren) oder einem Vakuum-Abscheideverfahren.
  • Die Druckschrift US 2003/0024611 A1 offenbart ein weiteres Verfahren zur Herstellung eines Metall/Kohlefaser-Verbundwerkstoffs als Wärmesenke bzw. Kühlkörper, der auf einem gehäusten Halbleiterbaustein befestigt werden kann. Der Verbundwerkstoff bestehend aus Kohlenstoffteilchen und einem metallischen Verbindungsmaterial wird hierbei mittels eines Sinterverfahrens, d. h. unter Druck, hergestellt.
  • Die Druckschrift US 2006/0091557 A1 offenbart ferner eine Halbleiterschaltungsanordnung, wobei zur Verbesserung eines Leitungswiderstandes der Verdrahtung ein spezieller Verbundwerkstoff in eine Vertiefung wie z. B. ein Kontaktloch eingebracht wird. Hierbei werden aufrecht stehende Kohlenstoff-Nano-Röhren verwendet, welche mit dem Untergrund fest verankert sind.
  • Schließlich zeigt die Druckschrift DE 100 15 962 C2 eine hochtemperaturfeste Lotverbindung für Halbleiterbauelemente, wobei auf einen Metallfilm Körner oder Kugeln aufgebracht werden, die Hohlräume ausbilden. Diese schwammartige Struktur bzw. Folie mit ihren Hohlräumen, kann ferner mit einem galvanischen Verfahren metallisiert werden.
  • Der Erfindung liegt demgegenüber die Aufgabe zugrunde, eine Halbleiterschaltungsanordnung zu schaffen, wobei sich insbesondere für ultradünne Halbleiterwafer eine vereinfachte Handhabung ergibt und ein Waferbruch verringert ist.
  • Erfindungsgemäß wird diese Aufgabe durch die Merkmale der Patentansprüche 1 und 5 gelöst.
  • Demgemäß kann eine Halbleiterschaltungsanordnung eine Vertiefung aufweisen, die zumindest in einer Isolierschicht ausgebildet ist und mit einem Verbundwerkstoff aufgefüllt ist. Der Verbundwerkstoff bzw. die stabilisierende Füllschicht besteht hierbei aus lose aufeinander liegenden Fasern und einer aus einem galvanisch abgeschiedenen Werkstoff bestehenden Verbindungsstruktur, wodurch insbesondere Schubspannungen im (ultradünnen) Wafer zuverlässig aufgefangen werden und so z. B. ein Waferbruch verringert ist.
  • Alternativ kann die Halbleiterschaltungsanordnung auch mit einer ganzflächigen Stabilisierungsschicht aus dem oben genannten Verbundwerkstoff mit lose aufeinander liegenden Fasern hergestellt werden, wodurch sich ebenfalls eine wesentlich vereinfachte Handhabung ergibt und wiederum ein Waferbruch verringert ist.
  • In den Unteransprüchen sind weitere bevorzugte Ausführungsbeispiele der Erfindung gekennzeichnet.
  • Nachfolgend werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnung näher beschrieben.
  • Es zeigen:
  • 1 eine vereinfachte Schnittansicht einer Vorrichtung zur Durchführung eines nicht beanspruchten Verfahrens gemäß einem Beispiel der Erfindung;
  • 2 eine vereinfachte Schnittansicht einer Halbleiterschaltungsanordnung mit erfindungsgemäßem Verbundwerkstoff gemäß einem Ausführungsbeispiel;
  • 3 eine vereinfachte Schnittansicht einer Halbleiterschaltungsanordnung mit einem Verbundwerkstoff gemäß einem Ausführungsbeispiel;
  • 4 eine vereinfachte Draufsicht eines Halbleiterwafers zur Veranschaulichung eines beispielhaften Anwendungsfalles;
  • 5 eine vereinfachte vergrößerte Teilansicht von 4;
  • 6 eine vereinfachte Schnittansicht einer Halbleiterschaltungsanordnung gemäß einem weiteren Ausführungsbeispiel; und
  • 7 eine teilvergrößerte Schnittansicht eines in 6 realisierten Halbleiterbauelementes.
  • Gemäß der vorliegenden Erfindung wird durch das Aufbringen einer Vielzahl von elektrisch leitenden Fasern, die auf einem Trägersubstrat lose aufeinander liegen, und dem nachfolgenden galvanischen Abscheiden eines weiteren elektrisch leitenden Werkstoffs an der Oberfläche der Fasern zum Verbinden der Vielzahl von lose aufeinander liegenden Fasern und zum Erzeugen des Verbundwerkstoffs eine Zeitdauer für die Herstellung des Verbundwerkstoffs wesentlich reduziert. Ferner können bisher nicht mögliche Schichtdicken hergestellt bzw. Vertiefungen wirtschaftlich aufgefüllt werden. Insbesondere ist jedoch ein derartiges Verfahren sehr gut in der Halbleitertechnik zu realisieren, da weder hohe Temperaturen noch hohe Drücke zum Erlangen der resultierenden Schichten notwendig sind.
  • Bei einem Ausführungsbeispiel weisen die Fasern einen Durchmesser auf, der größer als 1 Mikrometer ist. Beispielsweise werden Fasern mit einem Durchmesser größer 1 Mikrometer aufgebracht, wodurch sich die außerordentlich hohen Schichtdicken größer 100 Mikrometer schnell und einfach realisieren lassen. Die Durchmesser der Fasern liegen bei einem Ausführungsbeispiel bei etwa 1 μm. Als Fasern können sowohl metallische Materialien als auch Kohlenstoff und insbesondere Kohlefasern verwendet werden. Insbesondere bei Verwendung eines metallischen Materials, wie beispielsweise Kupfer als weiterem Werkstoff, erhält man für den aus Kohlefasern und Kupfer bestehenden Verbundwerkstoff ein thermisches Verhalten, welches sehr ähnlich dem von Halbleitermaterialien und insbesondere von Silizium ist, wodurch sich Stabilisierungsschichten realisieren lassen, die zu einem verwendeten Halbleitermaterial sehr ähnliche thermische Ausdehnungskoeffizienten aufweisen, aber elektrische Leitfähigkeiten eines Metalls haben. Das Trägersubstrat weist in diesem Falle ein Halbleitersubstrat und insbesondere ein Si-Halbleitersubstrat auf.
  • Bei einem Ausführungsbeispiel können die Fasern einen Durchmesser von geringer als 10 Mikrometer aufweisen.
  • Für das Herstellungsverfahren kann nach dem Aufbringen der Fasern beispielsweise eine Anpressplatte die Fasern auf dem Trägersubstrat anpressen, wobei die Anpressplatte Öffnungen aufweist, die für eine beim galvanischen Abscheiden verwendete Galvanik-Flüssigkeit durchlässig und für die Fasern undurchlässig sind.
  • Beispielsweise kann das Trägersubstrat eine Isolierschicht mit Vertiefungen aufweisen, an deren Oberfläche eine Keimschicht ausgebildet ist. Auf diese Weise können auch Kontakte schnell und kostengünstig hergestellt werden.
  • Die zwischen den Fasern bestehenden Hohlräume können beispielsweise nur teilweise aufgefüllt werden, wodurch sich sowohl ein Zeitbedarf als auch die Kosten wesentlich reduzieren lassen. Die zwischen den Fasern existierenden Hohlräume können jedoch auch vollständig mit dem weiteren Werkstoff aufgefüllt werden, wodurch sich ein mechanisch besonders stabiler Verbundwerkstoff ergibt.
  • Bei der Realisierung einer Halbleiterschaltungsanordnung mit einer Vertiefung, die zumindest in einer Isolierschicht ausgebildet ist, können demzufolge nicht nur Kontakte zu im Halbleitersubstrat realisierten Halbleiterbauelementen, sondern auch stabilisierende Füllschichten aus schubspannungsfestem Material schnell und kostengünstig hergestellt werden, die einen Waferbruch wesentlich verringern.
  • Alternativ kann jedoch auch eine Halbleiterschaltungsanordnung mit einer ganzflächigen Stabilisierungsschicht aus dem Verbundwerkstoff gemäß Ausführungsbeispielen der vorliegenden Erfindung hergestellt werden, wodurch sich besondere für ultradünne Halbleiterwafer eine wesentlich vereinfachte Handhabung ergibt und wiederum ein Waferbruch verringert ist.
  • Im Folgenden werden einige Ausführungsbeispiele der Erfindung anhand von Figuren dargestellt, die lediglich der Illustration dienen und den Umfang der Erfindung nicht beschränken.
  • 1 zeigt eine vereinfachte Schnittansicht einer Vorrichtung zur Durchführung des Verfahrens gemäß einem nicht beanspruchten Beispiel zur Herstellung eines Verbundwerkstoffs.
  • Gemäß 1 kann ein Trägersubstrat TS beispielsweise von einer Haltevorrichtung, wie beispielsweise einem Vakuumchuck CH gehalten werden. Der Vakuumchuck CH weist hierbei Kanäle auf, die bei Anlegen eines Unterdrucks bzw. von Vakuum das Trägersubstrat TS ansaugen und an der Oberfläche des Chucks CH festhalten. Ferner weist die Vorrichtung seitliche Halteelemente HE1 auf, die ein seitliches Verrutschen des Trägersubstrats TS verhindern. Das Trägersubstrat TS kann beispielsweise einen Halbleiterwafer aufweisen, der unprozessiert, teilprozessiert oder vollständig prozessiert ist. Der Halbleiterwafer kann hierbei beispielsweise ein Silizium-Halbleiterwafer sein.
  • Die Vorrichtung gemäß 1 kann ferner ein zweites Halteelement HE2 aufweisen, welches über Dichtelemente DE, wie beispielsweise einen O-Ring, sowohl auf das erste Halteelement HE1 als auch auf das Trägersubstrat TS angedrückt wird.
  • Nach diesem Vorbereiten des Trägersubstrats TS werden nunmehr eine Vielzahl von ersten elektrisch leitenden Fasern W1 auf dem Trägersubstrat TS aufgebracht. Beispielsweise können elektrisch leitende Fasern W1 und insbesondere Kohlefasern auf das Trägersubstrat TS aufgebracht werden. Erfindungsgemäß werden die Fasern so aufgebracht, dass diese lose aufeinander liegen und nicht miteinander verbunden oder fest verankert sind.
  • Bei einem Ausführungsbeispiel kann zu dem beispielhaft verwendeten Kohlenstoff-Material ebenfalls metallisches Material und insbesondere Kupfer für die Fasern W1 verwendet werden.
  • Zur Realisierung der gewünschten dicken Schichten von größer 100 Mikrometer weisen die Fasern beispielsweise einen Durchmesser größer 1 Mikrometer auf.
  • Optional kann an der Oberfläche der Fasern W1 eine Anpressplatte AP mit Öffnungen O aufgelegt werden, welche ein Wegschwimmen bzw. sich Verteilen der Fasern in einer nachfolgend hinzugefügten Galvanik-Flüssigkeit GF zuverlässig verhindert. Die Öffnungen O in der Anpressplatte AP sind hierbei derart dimensioniert, dass sie für eine jeweils verwendete Galvanik-Flüssigkeit GF ausreichend durchlässig und für die jeweils verwendeten Fasern W1 ausreichend undurchlässig sind.
  • Anschließend wird die gesamte Vorrichtung oder nur das Trägersubstrat TS mit den darauf liegenden Fasern in ein Galvanik-Bad mit der Galvanik-Flüssigkeit GF gelegt und ein Galvanisieren durchgeführt. Beispielsweise weist die Galvanik-Flüssigkeit GF Kupferionen Cu+ auf, wodurch als weiterer Werkstoff W2 eine Kupfer-Schicht an der Oberfläche der Fasern W1 zum Verbinden der Vielzahl von Fasern W1 und zum Erzeugen einer an der Oberfläche des Trägersubstrats TS ausgebildeten Stabilisierungsschicht mit großer Dicke (größer 100 Mikrometer) ausgebildet wird.
  • Je nach Bedarf kann hierbei ein zwischen den Fasern W1 ausgebildeter Hohlraum entweder nur teilweise oder vollständig mit dem weiteren Werkstoff W2 aufgefüllt werden. Auf diese Weise erhält man entweder sehr schnell und kostengünstig den gewünschten Verbundwerkstoff VW oder aber einen mechanisch äußerst stabilen Verbundwerkstoff VW, der sich insbesondere als Stabilisierungsschicht für ultradünne Halbleiterwafer bzw. Trägersubstrate TS eignet.
  • Insbesondere bei Verwendung von Kohlefasern als Fasern W1 und von Kupfer als weiteren Werkstoff W2 erhält man als Verbundwerkstoff VW ein kohlefaserverstärktes Metall (KFM), das hinsichtlich seiner thermischen Ausdehnungskoeffizienten kaum Unterschiede zum thermischen Ausdehnungskoeffizienten von Silizium aufweist und hinsichtlich seiner mechanischen Festigkeit sehr stabil ist, aber hinsichtlich seiner elektronischen Leitfähigkeit dem Kupfer sehr nahe kommt.
  • Darüber hinaus können gemäß dem vorliegenden Verfahren 100 bis 200 Mikrometer dicke Schichten in außerordentlich kurzer Zeit realisiert werden. Herkömmliche galvanische Abscheideverfahren besitzen demgegenüber sehr hohe Prozesszeiten von typischen 1 Mikrometer/min und sind somit nicht wirtschaftlich.
  • Die Kohlefasern werden beispielsweise im Wesentlichen parallel zur Oberfläche des Trägersubstrats TS ausgerichtet, wodurch sich ein besonders stabiler Verbundwerkstoff VW realisieren lässt. Insbesondere sind Geflechte von Kohlefasern verwendbar.
  • Ferner kann zwischen Verbundwerkstoff VW und Trägersubstrat TS eine (nicht dargestellte) Keimschicht ausgebildet werden, die die Herstellung des Verbundwerkstoffs VW weiter vereinfacht. Beispielhafte Materialien für eine derartige Keimschicht sind Ni, Ti, TiN. In diesem Fall wirkt die Keimschicht darüber hinaus als Diffusions-Barrierenschicht gegenüber dem als weiteren Werkstoff W2 verwendeten Kupfer.
  • 2 und 3 zeigen vereinfachte Schnittansichten zur Veranschaulichung einer Halbleiterschaltungsanordnung, bei der der vorstehend genannte Verbundwerkstoff VW als Kontakt zu einem im Halbleitersubstrat ausgebildeten Halbleiterbauelement dient.
  • Gemäß 2 kann das Trägersubstrat TS ein Halbleitersubstrat 1, wie beispielsweise ein einkristallines Si-Halbleitersubstrat aufweisen, in dem zumindest ein Halbleiterbauelement 2 bzw. eine Halbleiterschaltung ausgebildet ist. An der Oberfläche des Halbleiterbauelementes 2 kann beispielsweise ein Kontaktanschlussbereich bzw. Kontaktpad 3 aus einem elektrisch leitenden Material, wie beispielsweise Aluminium, ausgebildet sein.
  • An der Oberfläche des Halbleitersubstrats 1 kann ferner eine dicke Isolierschicht 4 ausgebildet sein, die größer 100 Mikrometer dick ist. Ferner können an den Kontaktanschlussbereichen 3 in der Isolierschicht 4 Kontaktlöcher bzw. Vertiefungen V ausgebildet sein, die nunmehr mit dem Verbundwerkstoff gemäß Ausführungsbeispielen aufgefüllt werden sollen.
  • Hierbei kann wiederum an der Oberfläche der Kontaktanschlussbereiche 3 und der Vertiefung V bzw. der Isolierschicht 4 eine Keimschicht 5 ausgebildet werden, die z. B. Ni, Ti oder TiN aufweist.
  • Wie vorstehend bereits beschrieben wurde, werden anschließend Fasern W1 beispielsweise ganzflächig an der Oberfläche des Trägersubstrats TS aufgebracht. Bei einem Ausführungsbeispiel füllen die Fasern W1 auch die Vertiefung V vollständig mit Ausnahme der gebildeten Hohlräume zwischen den Fasern W1 auf.
  • Die Anzahl der Fasern in einer Vertiefung V kann bei einem Ausführungsbeispiel 1000 oder mehr betragen. Bei einem Ausführungsbeispiel kann die Anzahl der Fasern 1000 deutlich überschreiten und beispielsweise mehr als 100 000 betragen.
  • Die Anzahl der gebildeten Hohlräume zwischen den Fasern kann bei einem Ausführungsbeispiel größer als 1000 sein. Bei einem Ausführungsbeispiel ist die Anzahl der gebildeten Hohlräume deutlich größer als 10 000, beispielsweise größer als 100 000 sein.
  • Anschließend kann wiederum optional die Anpressplatte AP die Fasern W1 auf dem Trägersubstrat TS anpressen, wobei sie grundsätzlich jedoch auch entfallen kann.
  • Das Trägersubstrat TS wird nunmehr wiederum in ein Galvanik-Bad bzw. in eine galvanische Flüssigkeit GF eingetaucht und ein galvanisches Abscheiden von elektrisch leitendem Material als weiteren Werkstoff an der Oberfläche der Fasern W1 durchgeführt. Beispielsweise wird als weiterer Werkstoff Kupfer galvanisch abgeschieden, wobei die zwischen den Fasern W1 vorliegenden Hohlräume H nur teilweise aufgefüllt werden. Für diesen Fall ergibt sich die in 2 dargestellte Halbleiterschaltungsanordnung, die sehr schnell und kostengünstig Vertiefungen mit einer Tiefe größer 100 Mikrometer auffüllen kann und daher insbesondere für Kontaktlöcher bzw. deren Kontakte geeignet ist.
  • Alternativ kann jedoch gemäß 3 der zwischen den Fasern W1 bestehende Hohlraum H auch vollständig mit dem weiteren Werkstoff W2 aufgefüllt werden, wodurch sich ein wesentlich kompakterer und insbesondere hinsichtlich mechanischer Stabilität verbesserter Verbundwerkstoff VW ergibt.
  • Obwohl auch ein derartig hergestellter Verbundwerkstoff VW wiederum als Kontakt geeignet ist, dient er insbesondere auch als stabilisierende Füllschicht und insbesondere als schubspannungsfestes Material, wie er in Trenngräben von so genannten Sägerahmen ausgebildet werden kann.
  • 4 zeigt eine Teil-Draufsicht eines scheibenförmigen Gegenstands, wie er insbesondere als ultradünner Halbleiterwafer W gemäß der vorliegenden Erfindung vorliegen kann.
  • Gemäß 4 weist der ultradünne Halbleiterwafer W eine Vielzahl von integrierten Halbleiterschaltungen bzw. Halbleiterbausteinen IC auf, die durch dazwischen liegende Säge- bzw. Ritzrahmen SR voneinander beabstandet sind. Da ein derartiger Wafer üblicherweise in einer Horde abgelegt wird, können an einem Ablagepunkt außerordentlich hohe mechanische Spannungen auftreten, die zu einem (nicht dargestellten) Riss im Halbleiterwafer W führen können. Dieser Riss kann sich gegebenenfalls durch den gesamten Wafer W ausbreiten und schließlich zu einem Waferbruch führt.
  • 5 zeigt eine teilvergrößerte Ansicht der 4, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente bezeichnen.
  • Gemäß 5 können nunmehr in den Sägerahmen SR jeweils zwei voneinander beabstandete Gräben bzw. Trenngräben G ausgebildet sein, welche mit einem der vorstehend beschriebenen Verfahren aufgefüllt werden können. Bei einem Ausführungsbeispiel 'kann der Verbundwerkstoff VW nicht nur in Kontaktlöcher aufgefüllt werden, sondern auch in die gemäß 5 dargestellten Trenngräben G, wodurch der Verbundwerkstoff VW als schubspannungsfestes Material zur Vermeidung des vorstehend beschriebenen Waferbruchs zum Tragen kommt. Einerseits kann somit ein auftretender Haarriss (nicht dargestellt), der von einem Waferrand sich zu einer Wafermitte hin ausbreitet, zuverlässig gestoppt werden. Andererseits kann bei einem Sägen oder Schneiden des Wafers W im Sägerahmenbereich SR ein Ausbreiten von mechanischen Spannungen entlang eines Sägerandes R zuverlässig verhindert werden, wodurch wiederum zu vereinzelnde Halbleiterbausteine bzw. integrierte Schaltungen IC vor einer Beschädigung geschützt werden.
  • Bei einem Ausführungsbeispiel kann im Sägerahmen SR auch lediglich ein einziger Trenngraben G mit einer entsprechend größeren Breite ausgebildet werden, der wiederum mit dem Verbundwerkstoff VW, entsprechend zu den oben beschriebenen Ausführungsbeispielen, schnell und kostengünstig aufgefüllt werden kann.
  • Neben den bereits beschriebenen Materialien Kupfer und Kohlenstoff für die Werkstoffe des Verbundwerkstoffs können darüber hinaus auch Ag-Fasern mit einer Cu-Galvanik galvanisiert werden. Grundsätzlich sind auch andere metallische oder nicht-metallische Materialien als Werkstoffe denkbar.
  • 6 zeigt eine vereinfachte Schnittansicht einer Halbleiterschaltungsanordnung, bei der der Verbundwerkstoff gemäß einem weiteren Ausführungsbeispiel angewendet werden kann.
  • Die Halbleiterschaltung gemäß 6 bezieht sich hierbei auf einen in der Leistungselektronik verwendeten IGBT (Insulated Gate Bipolar Transistor), der außerordentlich hohe Ströme schalten und darüber hinaus sehr hohe Spannungen zuverlässig sperren kann.
  • Bei derartigen insbesondere in der Leistungs-Elektronik verwendeten Leistungshalbleitern ist insbesondere eine Anpassung der thermischen Ausdehnungskoeffizienten von Bedeutung, wobei ferner eine qualitativ hochwertige Wärmesenke zum Abführen der entstehenden Wärme gefordert und eine doppelseitige Prozessierung erforderlich ist.
  • Der vorstehend beschriebene Verbundwerkstoff VW eignet sich für derartige Leistungshalbleiterbausteine als Stabilisierungsschicht.
  • 7 zeigt eine teilvergrößerte Schnittansicht zur Veranschaulichung der prinzipiellen Funktionsweise eines derartigen IGBTs.
  • In einem Halbleitersubstrat 1 werden hierbei an einer Vorderseite VS eine Vielzahl von Steuergräben SG ausgebildet, an deren Oberfläche eine Gateisolationsschicht GOX ausgebildet ist. Die Steuergräben SG werden ferner mit einem elektrisch leitenden Material (z. B. dotiertes Polysilizium) zur Realisierung einer Steuerelektrode SE aufgefüllt, wodurch man eine vertikale Feldeffekttransistorstruktur erhält. Das Halbleitersubstrat (body) ist beispielsweise n–-dotiert und weist an seiner Rückseite RS eine p-Wanne und an seiner Vorderseite VS n+-Wannen auf, die sich in einer weiteren vorderseitigen p-Wanne befinden.
  • Der Steuergraben SG erstreckt sich hierbei über die vorderseitige p-Wanne hinaus bis in den n–-Body des Halbleitersubstrats 1. Ferner ist im Bereich der n+-Wanne ein Anschlussgraben AG im Halbleitersubstrat 1 ausgebildet, der sich über die n+-Wanne hinaus bis in die p-Wanne erstreckt, jedoch nicht den n–-Body berührt. Die Steuerelektrode SE wird von einer Steuerelektroden-Isolierschicht SEI isoliert, wobei der Anschlussgraben AG mit einer Anschlusselektrode AE aus beispielsweise Aluminium aufgefüllt wird. Die Anschlusselektrode kann gemäß 7 beispielsweise ganzflächig an der Oberfläche der Steuerelektroden-Isolierschicht SEI und des Halbleitersubstrats 1 ausgebildet und strukturiert werden. Auf diese Weise erhält man einen Bipolartransistor mit einer Basis B, einem Emitter E und einem Kollektor C, wobei die Basis B durch die (von der Steuerelektrode SE gebildete) Feldeffekttransistorstruktur bzw. den Basisstrom IB angesteuert werden kann. Derartige Leistungs-Bauelemente weisen eine sehr hohe Spannungsfestigkeit auf, wobei sie sehr hohe Ströme schalten können.
  • Gemäß 6 können nach einer Fertigung aller Vorderseitenstrukturen im Halbleitersubstrat 1 ferner Trenngräben G am Orte der vorstehend beschriebenen Sägerahmen SR beispielsweise mit einem wasserstrahlgeführten Laser ausgebildet werden. Zur Passivierung der Ränder kann ferner an der Oberfläche und an den Seitenwänden der Trenngräben G Fotoimid P ausgebildet werden.
  • Anschließend kann beispielsweise ein Glasträger GT an der Vorderseite VS des Halbleitersubstrats 1 mit einem Verbindungsmittel VM, wie beispielsweise einem Epoxidharz, befestigt werden. Anschließend erfolgt ein Dünnen des zunächst ungedünnten Halbleitersubstrats 1, bis die Böden der Trenngräben G erscheinen. Unter Verwendung der an der Rückseite RS erscheinenden Trenngräben G als Justiermarken kann nunmehr eine Rückseitenprozessierung des gedünnten Halbleiterwafers bzw. des gedünnten Halbleitersubstrats 1 durchgeführt werden. Dies kann beispielsweise das Implantieren der Emitter-Dotiergebiete, ein gepulstes Laser-Ausheilen, eine Protonenimplantation, das Ausbilden einer Kontakt-Schichtstruktur KS und von Barriereschichten sein.
  • Die Kontaktschicht-Struktur KS kann beispielsweise eine Mehrschichtstruktur aufweisen, die als erste Kontaktschicht K1 eine Aluminiumschicht, als zweite Kontaktschicht K2 eine Ti-Schicht, und als dritte Kontaktschicht K3 eine Au/Sn-Doppelschicht besitzt.
  • Anschließend erfolgt das Ausbilden einer aus dem Verbundwerkstoff VW bestehenden ganzflächigen Stabilisierungsschicht ST entsprechend zu den oben beschriebenen Ausführungsbeispielen. Beispielsweise werden hierbei die vorstehend bereits genannten Kohlefasern als Fasern W1 und Kupfer als weiterer Werkstoff W2 galvanisch verbunden, wodurch sich eine Stabilisierungsschicht ST ergibt, die einen zum Halbleitersubstrat 1 sehr ähnlichen thermischen Ausdehnungskoeffizienten aufweist, darüber hinaus als Wärmesenke hervorragend geeignet ist und ferner eine außerordentlich hohe mechanische Festigkeit besitzt.
  • Abschließend kann der Glasträger GT (sowie das Verbindungsmittel VM) von der Vorderseite des Halbleitersubstrats 1 gelöst werden und die dadurch bereits vereinzelten Halbleiterbausteine bzw. Chips mittels Diffusionslot gebondet werden. Abschließend kann ferner ein Protonen-Ausheilen durchgeführt werden, wodurch man den in 6 dargestellten Feldstopp FS aus beispielsweise H-Atomen im n–-Body des Halbleitersubstrats 1 realisieren kann.
  • Nach einem Wafer-Test können beispielsweise durch konventionelles Sägen die jeweiligen Halbleiterbausteine bzw. integrierten Schaltungen IC vollständig vereinzelt werden.
  • Auf diese Weise erhält man eine Halbleiterschaltungsanordnung, die auf besonders einfache Art und Weise auch von ihrer Rückseite prozessiert werden kann, wobei sie eine außerordentlich hohe Bruchfestigkeit aufweist und für Leistungshalbleiterbauelemente in besonderer Weise geeignet ist.
  • Die Erfindung wurde vorstehend anhand eines IGBTs beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in gleicher Weise auch andere Halbleiterbauelemente.
  • Bezugszeichenliste
    • 1
    Halbleitersubstrat
    2
    Halbleiterbauelement
    3
    Kontaktanschlussbereich
    4
    Isolierschicht
    5
    Keimschicht
    TS
    Trägersubstrat
    W1
    Fasern
    W2
    weiterer Werkstoff
    VW
    Verbundwerkstoff
    V
    Vertiefung
    O
    Öffnungen
    AP
    Anpressplatte
    GF
    Galvanik-Flüssigkeit
    HE1, HE2
    Halteelemente
    DE
    Dichtelement
    CH
    Haltevorrichtung
    SR
    Sägerahmen
    IC
    Halbleiterbaustein
    W
    Halbleiterwafer
    R
    Sägerand
    RS
    Rückseite
    VS
    Vorderseite
    FS
    Feldstopp
    ST
    Stabilisierungsschicht
    K1, K2, K3, KS
    Kontakt-Schichten
    P
    Fotoimid
    SEI
    Steuerelektroden-Isolierschicht
    SE
    Steuerelektrode
    GOX
    Gate-Isolierschicht
    IB
    Basisstrom
    B
    Basis
    E
    Emitter
    C
    Kollektor
    AE
    Anschlusselektrode
    SG
    Steuergraben
    AG
    Anschlussgraben

Claims (16)

  1. Halbleiterschaltungsanordnung mit einem Halbleitersubstrat (1); zumindest einem Halbleiterbauelement (2), das im Halbleitersubstrat (1) ausgebildet ist; einer Isolierschicht (4), die über dem Halbleitersubstrat (1) ausgebildet ist; und einer Vertiefung (V), die zumindest in der Isolierschicht (4) ausgebildet ist, wobei die Vertiefung (V) mit einem Verbundwerkstoff (VW) aufgefüllt ist, der eine Vielzahl von elektrisch leitenden Fasern (W1), die lose aufeinander liegen, und eine Verbindungsstruktur zum mechanischen und elektrischen Verbinden der Vielzahl von lose aufeinander liegenden Fasern (W1) aufweist, wobei die Verbindungsstruktur aus einem galvanisch abgeschiedenen elektrisch leitenden Werkstoff (W2) gebildet ist, der in durch die Vielzahl von Fasern (W1) gebildeten Hohlräumen angeordnet ist.
  2. Halbleiterschaltungsanordnung nach Patentanspruch 1, wobei die Vertiefung (V) ein Kontaktloch bis zum zumindest einen Halbleiterbauelement (2) und der Verbundwerkstoff (VW) einen Kontakt zum Halbleiterbauelement (2) darstellt.
  3. Halbleiterschaltungsanordnung nach Patentanspruch 1 oder 2, wobei die Vertiefung (V) einen Graben (G) im Bereich eines Sägerahmens (SR) darstellt, der sich bis in das Halbleitersubstrat (1) erstreckt, und der Verbundwerkstoff (VW) ein schubspannungsfestes Material darstellt.
  4. Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 3, wobei die Vertiefungen (V) eine Tiefe größer 100 Mikrometer aufweisen.
  5. Halbleiterschaltungsanordnung mit einem Halbleitersubstrat (1); zumindest einem Halbleiterbauelement (2), das im Halbleitersubstrat (1) ausgebildet ist; und einer Stabilisierungsschicht (ST), die an einer Rückseite (RS) des Halbleitersubstrats (1) ganzflächig ausgebildet ist, wobei die Stabilisierungsschicht (ST) einen Verbundwerkstoff (VW) aufweist, der eine Vielzahl von elektrisch leitenden Fasern (W1), die lose aufeinander liegen, und eine Verbindungsstruktur zum mechanischen und elektrischen Verbinden der Vielzahl von lose aufeinander liegenden Fasern (W1) aufweist, wobei die Verbindungsstruktur aus einem galvanisch abgeschiedenen elektrisch leitenden Werkstoff (W2) gebildet ist, der in durch die Vielzahl von Fasern (W1) gebildeten Hohlräumen angeordnet ist.
  6. Halbleiterschaltungsanordnung nach Patentanspruch 5, wobei Gräben (G) im Halbleitersubstrat (1) als Justiermarken für eine Rückseitenprozessierung ausgebildet sind.
  7. Halbleiterschaltungsanordnung nach einem der Patentansprüche 5 oder 6, wobei im Halbleitersubstrat (1) eine Vorderseite (VS) und eine Rückseite (RS) zur Erzeugung eines vertikalen Halbleiterbauelementes (2) prozessiert ist.
  8. Halbleiterschaltungsanordnung nach Patentanspruch 7, wobei das zumindest eine Halbleiterbauelement (2) einen IGBT darstellt.
  9. Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 8, wobei die lose aufeinander liegenden Fasern (W1) einen Durchmesser größer 1 Mikrometer aufweisen.
  10. Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 9, wobei die lose aufeinander liegenden Fasern (W1) metallisches Material aufweisen.
  11. Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 9, wobei die lose aufeinander liegenden Fasern (W1) Kohlenstoff enthalten.
  12. Halbleiterschaltungsanordnung nach Patentanspruch 11, wobei die lose aufeinander liegenden Fasern (W1) Kohlefasern aufweisen.
  13. Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 12, wobei der galvanisch abgeschiedene Werkstoff (W2) ein metallisches Material darstellt.
  14. Halbleiterschaltungsanordnung nach Patentanspruch 13, wobei der galvanisch abgeschiedene Werkstoff (W2) Kupfer darstellt.
  15. Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 14, wobei zwischen den lose aufeinander liegenden Fasern (W1) existierende Hohlräume (H) nur teilweise mit dem galvanisch abgeschiedenen Werkstoff (W2) aufgefüllt sind.
  16. Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 14, wobei zwischen den lose aufeinander liegenden Fasern (W1) ausgebildete Hohlräume (H) vollständig mit dem galvanisch abgeschiedenen Werkstoff (W2) aufgefüllt sind.
DE102006043163.4A 2006-09-14 2006-09-14 Halbleiterschaltungsanordnungen Expired - Fee Related DE102006043163B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006043163.4A DE102006043163B4 (de) 2006-09-14 2006-09-14 Halbleiterschaltungsanordnungen
US11/855,506 US8025783B2 (en) 2006-09-14 2007-09-14 Method for producing a composite material, associated composite material and associated semiconductor circuit arrangements
US13/218,222 US8922016B2 (en) 2006-09-14 2011-08-25 Method for producing a composite material, associated composite material and associated semiconductor circuit arrangements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006043163.4A DE102006043163B4 (de) 2006-09-14 2006-09-14 Halbleiterschaltungsanordnungen

Publications (2)

Publication Number Publication Date
DE102006043163A1 DE102006043163A1 (de) 2008-03-27
DE102006043163B4 true DE102006043163B4 (de) 2016-03-31

Family

ID=39104734

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006043163.4A Expired - Fee Related DE102006043163B4 (de) 2006-09-14 2006-09-14 Halbleiterschaltungsanordnungen

Country Status (2)

Country Link
US (2) US8025783B2 (de)
DE (1) DE102006043163B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8947886B2 (en) * 2011-07-19 2015-02-03 Infineon Technologies Ag Electronic component
CN105637125B (zh) * 2013-11-14 2017-10-13 丰田自动车株式会社 金属被膜的成膜装置及其成膜方法
US9683306B2 (en) * 2014-08-25 2017-06-20 Infineon Techologies Ag Method of forming a composite material and apparatus for forming a composite material
US9536851B2 (en) 2014-09-05 2017-01-03 Infineon Technologies Ag Preform structure for soldering a semiconductor chip arrangement, a method for forming a preform structure for a semiconductor chip arrangement, and a method for soldering a semiconductor chip arrangement

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132828A (en) * 1976-11-26 1979-01-02 Toho Beslon Co., Ltd. Assembly of metal-coated carbon fibers, process for production thereof, and method for use thereof
EP1055650A1 (de) * 1998-11-11 2000-11-29 Advanced Materials International Company, Ltd. Kohlenstoffhaltige metall-komposit-materialien, herstellungsverfahren und verwendung
DE10015962C2 (de) * 2000-03-30 2002-04-04 Infineon Technologies Ag Hochtemperaturfeste Lotverbindung für Halbleiterbauelement
US20030024611A1 (en) * 2001-05-15 2003-02-06 Cornie James A. Discontinuous carbon fiber reinforced metal matrix composite
US20040066610A1 (en) * 2002-09-12 2004-04-08 Kabushiki Kaisha Toyota Chuo Kenkyusho Pressure-welded semiconductor device
US20040203235A1 (en) * 2003-01-15 2004-10-14 Seiko Epson Corporation Formation method for metal element, production method for semiconductor device, production method for electronic device, semiconductor device, electronic device, and electronic equipment
US20040266065A1 (en) * 2003-06-25 2004-12-30 Yuegang Zhang Method of fabricating a composite carbon nanotube thermal interface device
US20060091557A1 (en) * 2002-11-29 2006-05-04 Nec Corporation Semiconductor device and its manufacturing method

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2313104C3 (de) * 1973-03-16 1982-02-18 Heyes, Josef, Dr.phil., 4000 Düsseldorf Verfahren zum Aufbringen einer festhaftenden Schicht nichtmetallischer Stoffe auf einer elektrisch leitenden Unterlage
JPS5116302B2 (de) 1973-10-22 1976-05-22
JPS5253720A (en) 1975-10-29 1977-04-30 Hitachi Ltd Non-orientated cu-carbon fiber compoite and its manufacturing method
JPS603776B2 (ja) 1977-06-03 1985-01-30 株式会社日立製作所 半導体素子
US4465741A (en) * 1980-07-31 1984-08-14 Sumitomo Chemical Company, Limited Fiber-reinforced metal composite material
JPS57130441A (en) * 1981-02-06 1982-08-12 Hitachi Ltd Integrated circuit device
US4613388A (en) * 1982-09-17 1986-09-23 Rockwell International Corporation Superplastic alloys formed by electrodeposition
US6238454B1 (en) * 1993-04-14 2001-05-29 Frank J. Polese Isotropic carbon/copper composites
IT1267672B1 (it) * 1994-01-17 1997-02-07 Hydor Srl Composto resistivo termosensibile, suo metodo di realizzazione ed uso
JP3197835B2 (ja) * 1997-02-03 2001-08-13 日本碍子株式会社 ベリリウム、銅合金およびステンレス鋼の複合接合体および複合接合方法
EP0911419A1 (de) * 1997-10-21 1999-04-28 Ykk Corporation Kupferlegierung ohne Nickel
US6274486B1 (en) * 1998-09-02 2001-08-14 Micron Technology, Inc. Metal contact and process
US6218711B1 (en) * 1999-02-19 2001-04-17 Advanced Micro Devices, Inc. Raised source/drain process by selective sige epitaxy
US6624105B2 (en) * 2000-09-28 2003-09-23 Mitsui Mining Material Co., Ltd. Oxide ceramic fiber/oxide ceramic composite material and process for production thereof
JP2002134911A (ja) * 2000-10-16 2002-05-10 Internatl Business Mach Corp <Ibm> 導電ビアを有する回路基板の製造方法
WO2002067324A1 (en) * 2001-02-22 2002-08-29 Ngk Insulators, Ltd. Member for electronic circuit, method for manufacturing the member, and electronic part
DE10135805A1 (de) * 2001-07-23 2003-02-13 Infineon Technologies Ag Vorrichtung und Verfahren zur Erfassung einer Zuverlässigkeit von integrierten Halbleiterbauelementen bei hohen Temperaturen
US6995032B2 (en) * 2002-07-19 2006-02-07 Cree, Inc. Trench cut light emitting diodes and methods of fabricating same
US6740392B1 (en) * 2003-04-15 2004-05-25 Micron Technology, Inc. Surface barriers for copper and silver interconnects produced by a damascene process
JP4180980B2 (ja) * 2003-06-10 2008-11-12 本田技研工業株式会社 半導体装置
US7193323B2 (en) * 2003-11-18 2007-03-20 International Business Machines Corporation Electroplated CoWP composite structures as copper barrier layers
JP4378239B2 (ja) * 2004-07-29 2009-12-02 株式会社日立製作所 半導体装置及びそれを使用した電力変換装置並びにこの電力変換装置を用いたハイブリッド自動車。
US20060290000A1 (en) * 2005-06-28 2006-12-28 Wojciech Worwag Composite metal layer formed using metal nanocrystalline particles in an electroplating bath
US7494890B2 (en) * 2005-09-12 2009-02-24 United Microelectronics Corp. Trench capacitor and method for manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132828A (en) * 1976-11-26 1979-01-02 Toho Beslon Co., Ltd. Assembly of metal-coated carbon fibers, process for production thereof, and method for use thereof
EP1055650A1 (de) * 1998-11-11 2000-11-29 Advanced Materials International Company, Ltd. Kohlenstoffhaltige metall-komposit-materialien, herstellungsverfahren und verwendung
DE10015962C2 (de) * 2000-03-30 2002-04-04 Infineon Technologies Ag Hochtemperaturfeste Lotverbindung für Halbleiterbauelement
US20030024611A1 (en) * 2001-05-15 2003-02-06 Cornie James A. Discontinuous carbon fiber reinforced metal matrix composite
US20040066610A1 (en) * 2002-09-12 2004-04-08 Kabushiki Kaisha Toyota Chuo Kenkyusho Pressure-welded semiconductor device
US20060091557A1 (en) * 2002-11-29 2006-05-04 Nec Corporation Semiconductor device and its manufacturing method
US20040203235A1 (en) * 2003-01-15 2004-10-14 Seiko Epson Corporation Formation method for metal element, production method for semiconductor device, production method for electronic device, semiconductor device, electronic device, and electronic equipment
US20040266065A1 (en) * 2003-06-25 2004-12-30 Yuegang Zhang Method of fabricating a composite carbon nanotube thermal interface device

Also Published As

Publication number Publication date
US20080067630A1 (en) 2008-03-20
US20110304047A1 (en) 2011-12-15
US8922016B2 (en) 2014-12-30
US8025783B2 (en) 2011-09-27
DE102006043163A1 (de) 2008-03-27

Similar Documents

Publication Publication Date Title
DE102013104337B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE102013022619B3 (de) Verfahren zum Herstellen eines Halbleiterkörpers
DE102016116499B4 (de) Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
DE102013112797B4 (de) Anordnung mit halbleitervorrichtung einschliesslich eines chipträgers, halbleiterwafer und verfahren zum herstellen einer halbleitervorrichtung
DE102011051823A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
EP0666595A1 (de) Verfahren zur Herstellung einer kubisch integrierten Schaltungsanordnung
DE112012003228T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102016100565B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102015114304B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung und Halbleiterkomponente
DE102018116051A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102006046789A1 (de) Elektronisches Bauteil und Verfahren zur Herstellung elektronischer Bauteile
DE102016107031A1 (de) Laminatpackung von Chip auf Träger und in Kavität
DE102012111520B4 (de) Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses
DE102006028342A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
DE102014105077B4 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat, sowie Halbleiterbauelement
DE102006043163B4 (de) Halbleiterschaltungsanordnungen
DE102017109670A1 (de) Chippackage mit Seitenwandmetallisierung
DE102008036285B4 (de) Integrierte Schaltung mit einer durch einen galvanischen Prozess erzeugten Verbindung mit einem Kühlkörper und Verfahren dazu
DE102009043740B4 (de) Rückseitenmetallisierung mit besserer Haftung in Hochleistungshalbleiterbauelementen
DE102007031490A1 (de) Halbleitermodul
DE102005030466B4 (de) Halbleiterwafer mit Verdrahtungsstrukturen und Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE102014103295B4 (de) Chipanordnungen und verfahren zur herstellung einer chipanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/288 AFI20071205BHDE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021288000

Ipc: H01L0029417000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021288000

Ipc: H01L0029417000

Effective date: 20130607

R016 Response to examination communication
R082 Change of representative

Representative=s name: KINDERMANN, PETER, DIPL.-ING.UNIV., DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee