DE102006045903B4

DE102006045903B4 - Prozessoranordnung mit einer Kopplungsvorrichtung zum Koppeln eines Speichers mit einem Prozessor, Datenverarbeitungsanordnung und Verfahren zum Übertragen von Daten

Info

Publication number: DE102006045903B4
Application number: DE102006045903.2A
Authority: DE
Inventors: Daniel Bergmann; Christian Erben; Eric Labarre
Original assignee: Intel Deutschland GmbH
Current assignee: Intel Deutschland GmbH
Priority date: 2006-09-28
Filing date: 2006-09-28
Publication date: 2016-06-02
Anticipated expiration: 2026-09-29
Also published as: CN102637153A; DE102006045903A1; CN101154206B; CN101154206A; CN102637153B

Abstract

Prozessoranordnung mit einem Prozessor, der eine parallele Datenschnittstelle hat, und mit einer Kopplungsvorrichtung, wobei die Kopplungsvorrichtung aufweist: – eine serielle Datenschnittstelle eingerichtet zum Senden von Daten in seriellem Datenformat zu einer seriellen Datenschnittstelle eines Speichers und zum Empfangen von Daten in seriellem Datenformat von der seriellen Datenschnittstelle des Speichers, – eine parallele Datenschnittstelle, die einen parallelen Daten-Bus und einen parallelen Adress-Bus aufweist, die mit der parallelen Datenschnittstelle des Prozessors gekoppelt sind, und die eingerichtet ist zum Senden von Daten in parallelem Datenformat an den Prozessor und zum Empfangen von Daten in parallelem Datenformat von dem Prozessor, – einen Cache-Speicher, der mit der seriellen Datenschnittstelle und der parallelen Datenschnittstelle verbunden ist und der eingerichtet ist, Daten zu speichern, welche die serielle Datenschnittstelle empfangen hat, und gespeicherte Daten an die parallele Datenschnittstelle auszugeben, und – einen Puffer-Speicher, der mit der seriellen Datenschnittstelle und der parallelen Datenschnittstelle verbunden ist, wobei der Puffer-Speicher unabhängig von dem Cache-Speicher organisiert ist und eingerichtet ist, Daten unter Umgehung des Cache-Speichers über die serielle Datenschnittstelle einzulesen und über die parallele Datenschnittstelle auszugeben, wobei die Kopplungsvorrichtung derart eingerichtet ist, dass sie das bei der seriellen Datenschnittstelle des Speichers benutzte serielle Datenformat in das bei der parallelen Datenschnittstelle des Prozessors benutzte parallele Datenformat umsetzt und umgekehrt und dass das Einlesen von Daten über die serielle Datenschnittstelle in den Puffer-Speicher zeitgleich zum Ausgeben von in dem Cache-Speicher gespeicherten Daten an die parallele Datenschnittstelle erfolgt.

Description

Die Erfindung betrifft eine Kopplungsvorrichtung zum Koppeln eines Speichers, der einen seriellen Datenausgang hat, mit einem Prozessor, der einen parallelen Dateneingang hat, eine Prozessoranordnung, eine Datenverarbeitungsanordnung und Verfahren zum Übertragen von Daten.
Bei einer Vielzahl von Anordnungen, die einen Prozessor aufweisen, ist es erforderlich, daß Daten zwischen einem außerhalb des Prozessors angeordneten Speicher und dem Prozessor übertragen werden müssen. Dabei kann der Prozessor eine parallele Datenschnittstelle haben und der Speicher eine serielle Datenschnittstelle. Es ist wünschenswert, daß solche Anordnungen leistungsfähig und kostengünstig sind.
Das Dokument US 2002/0049888 A1 zeigt ein Prozessor-Speicher-System mit einem parallelen Datenbus, an den ein Prozessor und mehrere andere Komponenten angeschlossen sind. Ein RAM-Speicher ist direkt an den Datenbus angeschlossen. Ein externer, serieller Flash-Speicher ist nur mit einer Seriell-Parallel-Interface-Komponente verbunden, die mit ihrer anderen Interface-Seite an den Datenbus angeschlossen ist. Der externe Flash-Speicher liefert serielle Daten, die durch die Seriell-Parallel-Interface-Komponente in parallele Daten umgewandelt werden und als solche in den Datenbus geleitet werden. Auf diese Weise können sie zu dem RAM-Speicher gelangen und dort gespeichert werden. Im RAM-Speicher vorhandene Daten können über den parallelen Datenbus schneller zum Prozessor übertragen werden als Daten aus dem langsamen externen Flash-Speicher.
Gemäß einem Ausführungsbeispiel der Erfindung wird eine Kopplungsvorrichtung zum Koppeln eines Speichers, der einen seriellen Datenausgang hat, mit einem Prozessor, der einen parallelen Dateneingang hat, bereitgestellt. Die Kopplungsvorrichtung weist auf: eine serielle Datenschnittstelle eingerichtet zum Empfangen von Daten, eine parallele Datenschnittstelle eingerichtet zum Senden von Daten, und einen Cache-Speicher, der mit der seriellen Datenschnittstelle und der parallelen Datenschnittstelle verbunden ist und der eingerichtet ist, Daten zu speichern, welche die serielle Datenschnittstelle empfangen hat, und gespeicherte Daten an die parallele Datenschnittstelle auszugeben.
1 zeigt eine Datenverarbeitungsanordnung mit einer Kopplungsvorrichtung gemäß einem Ausführungsbeispiel der Erfindung.
2 zeigt eine Kopplungsvorrichtung gemäß einem Ausführungsbeispiel der Erfindung.
Ausführungsbeispiele, die nachfolgend in Zusammenhang mit der Kopplungsvorrichtung beschrieben sind, gelten sinngemäß auch für die Verfahren zum Übertragen von Daten und umgekehrt.
Gemäß mehreren Ausführungsbeispielen der Erfindung ist die parallele Datenschnittstelle zum Empfangen von Daten eingerichtet.
Gemäß einem Ausführungsbeispiel der Erfindung ist die parallele Datenschnittstelle zum Empfangen von Instruktionsdaten eingerichtet, die spezifizieren, daß bzw. welche Daten von der parallelen Datenschnittstelle gesendet werden sollen.
Gemäß einem Ausführungsbeispiel der Erfindung weist die parallele Datenschnittstelle einen parallelen Daten-Bus und einen parallelen Adress-Bus auf.
Gemäß mehreren Ausführungsbeispielen der Erfindung ist die serielle Datenschnittstelle zum Senden von Daten eingerichtet.
Gemäß einem Ausführungsbeispiel der Erfindung kann die serielle Datenschnittstelle zum Senden von Instruktionsdaten eingerichtet, die spezifizieren, daß bzw. welche Daten aus einem Speicher ausgelesen werden sollen und von der seriellen Datenschnittstelle empfangen werden sollen.
Gemäß einem Ausführungsbeispiel der Erfindung ist der Cache-Speicher eingerichtet, um zu prüfen, ob mittels von der parallelen Datenschnittstelle empfangener Instruktionsdaten angeforderte Daten im Cache-Speicher gespeichert sind, und für den Fall, daß die angeforderten Daten im Cache-Speicher gespeichert sind, sie unmittelbar an die parallele Datenschnittstelle auszugeben, und für den Fall, daß die angeforderten Daten nicht im Cache-Speicher gespeichert sind, die serielle Datenschnittstelle zu veranlassen, Instruktionsdaten zu senden, die spezifizieren, daß die angeforderten Daten aus einem Speicher ausgelesen werden sollen und von der seriellen Datenschnittstelle empfangen werden sollen.
Gemäß einem Ausführungsbeispiel der Erfindung ist der Cache-Speicher eingerichtet, für den Fall, daß die angeforderten Daten nicht im Cache-Speicher gespeichert sind, die serielle Datenschnittstelle zu veranlassen, Instruktionsdaten zu senden, die spezifizieren, daß eine Datenmenge, welche größer als die angeforderten Daten ist und welche die angeforderten Daten enthält, aus einem Speicher ausgelesen werden soll und von der seriellen Datenschnittstelle empfangen werden soll.
Gemäß einem Ausführungsbeispiel der Erfindung ist die Datenmenge, welche größer als die angeforderten Daten ist und welche die angeforderten Daten enthält, mindestens so groß sein, daß sie eine Speicherzeile des Cache-Speichers füllen kann.
Gemäß einem Ausführungsbeispiel der Erfindung weist der Cache-Speicher einen Cache-Datenbereich und eine Cache-Steuerlogik auf. In dem Cache-Datenbereich können Daten gespeichert werden. Die Daten können Nutzdaten enthalten und Adressen enthalten, welche die Nutzdaten kennzeichnen. Die Cache-Steuerlogik ist eingerichtet, in Reaktion auf eine erhaltene Adresse zu prüfen, ob diese Adresse bzw. das zugehörige Nutzdatum im Cache-Datenbereich gespeichert ist, und in diesem Fall das Nutzdatum aus dem Cache-Datenbereich auszulesen und weiterzugeben, oder andernfalls das Nutzdatum zum Einlesen in den Cache anzufordern. Der Cache-Speicher kann dazu dienen, Daten kurzfristig zu speichern und einen schnellen Zugriff auf diese Daten zu ermöglichen.
Gemäß einem Ausführungsbeispiel der Erfindung enthalten die angeforderten Daten Instruktionscode, der von einem Prozessor, der eine parallele Datenschnittstelle hat, mittels dieser empfangen werden soll und von dem Prozessor unmittelbar ausgeführt werden soll.
Gemäß mehreren Ausführungsbeispielen der Erfindung weist die Kopplungsvorrichtung einen Pufferspeicher auf, der mit der seriellen Datenschnittstelle und mit der parallelen Datenschnittstelle verbunden ist, wobei der Pufferspeicher eingerichtet ist, Daten zu speichern, welche die serielle Datenschnittstelle empfangen hat, und in ihm gespeicherte Daten an die parallele Datenschnittstelle auszugeben.
Gemäß mehreren Ausführungsbeispielen der Erfindung weist der Pufferspeicher einen Puffer-Datenbereich und eine Puffer-Steuerlogik auf. Gemäß Ausführungsbeispielen der Erfindung ist die Kopplungsvorrichtung eingerichtet, Daten, welche die serielle Datenschnittstelle empfangen hat, unter Umgehung des Cache-Datenbereichs oder unter Umgehung des Cache-Speichers in dem Pufferspeicher zu speichern und sie kann in Zusammenhang damit oder unabhängig davon eingerichtet sein, die in dem Pufferspeicher gespeicherten Daten unter Umgehung des Cache-Datenbereichs oder unter Umgehung des Cache-Speichers an die parallele Datenschnittstelle auszugeben.
Gemäß einem Ausführungsbeispiel der Erfindung sind eine oder mehrere Steuerleitungen vorhanden sein, die den Pufferspeicher mit einer externen Einrichtung koppeln können. Die externe Einrichtung kann dabei zur Übertragung von Daten in parallelem Format an die parallele Datenschnittstelle angeschlossen sein.
Gemäß einem Ausführungsbeispiel der Erfindung ist der Pufferspeicher eingerichtet, Daten zu speichern, welche die parallele Datenschnittstelle empfangen hat, und in ihm gespeicherte Daten an die serielle Datenschnittstelle auszugeben.
Gemäß einem Ausführungsbeispiel der Erfindung ist der Cache-Speicher eingerichtet, Daten entgegenzunehmen, welche die parallele Datenschnittstelle empfangen hat, und die entgegengenommenen Daten an die serielle Datenschnittstelle auszugeben.
Gemäß einem Ausführungsbeispiel der Erfindung weist der Cache-Speicher einen Speicherbereich zur Zwischenspeicherung der entgegengenommenen Daten auf.
Gemäß einem Ausführungsbeispiel der Erfindung ist die Cache-Steuerlogik eingerichtet, Daten entgegenzunehmen, welche die parallele Datenschnittstelle empfangen hat, und die entgegengenommenen Daten direkt an die serielle Datenschnittstelle auszugeben.
Gemäß mehreren Ausführungsbeispielen der Erfindung weist eine Prozessoranordnung eine Kopplungsvorrichtung gemäß einem Ausführungsbeispiel der Erfindung und einen Prozessor, der eine parallele Datenschnittstelle hat, die mit der parallelen Datenschnittstelle der Kopplungsvorrichtung gekoppelt ist, auf.
Gemäß einem Ausführungsbeispiel der Erfindung ist der Prozessor ein Prozessor eines Kommunikationsendgeräts.
Gemäß einem Ausführungsbeispiel der Erfindung ist der Prozessor ein Prozessor eines Mobilfunktelefons.
Gemäß einem Ausführungsbeispiel der Erfindung ist die Prozessoranordnung in einem integrierten Schaltkreis enthalten.
Gemäß mehreren Ausführungsbeispielen der Erfindung weist eine Datenverarbeitungsanordnung eine Prozessoranordnung gemäß einem Ausführungsbeispiel der Erfindung und einen Speicher, der eine serielle Datenschnittstelle hat, die mit der seriellen Datenschnittstelle der Kopplungsvorrichtung gekoppelt ist, auf.
Gemäß einem Ausführungsbeispiel der Erfindung ist der Speicher ein serieller Flash-Speicher sein.
Gemäß einem Ausführungsbeispiel der Erfindung ist die Datenverarbeitungsanordnung in Form von Schaltkreisen auf einem gemeinsamen Substrat ausgeführt.
Gemäß einem Ausführungsbeispiel der Erfindung wird ein Verfahren bereitgestellt zum Übertragen von Daten von einem Speicher, der einen seriellen Datenausgang hat, zu einem Prozessor, der einen parallelen Dateneingang hat, aufweisend: Die Daten werden in seriellem Format von dem Speicher zu einem Cache-Speicher übertragen, die übertragenen Daten werden in dem Cache-Speicher gespeichert, die gespeicherten Daten werden aus dem Cache-Speicher ausgelesen, und die ausgelesenen Daten werden in parallelem Format zu dem Prozessor übertragen.
Gemäß einem Ausführungsbeispiel der Erfindung werden die zu übertragenden Daten von dem Prozessor angefordert.
Gemäß einem Ausführungsbeispiel der Erfindung weist das Verfahren zum Übertragen von Daten von einem Speicher, der einen seriellen Datenausgang hat, zu einem Prozessor, der einen parallelen Dateneingang hat, auf: Es wird geprüft, ob die von dem Prozessor angeforderten Daten in dem Cache-Speicher gespeichert sind. Falls die angeforderten Daten in dem Cache-Speicher gespeichert sind, werden sie aus dem Cache-Speicher ausgelesen und unmittelbar zu dem Prozessor übertragen. Falls die angeforderten Daten nicht in dem Cache-Speicher gespeichert sind, werden sie von dem Speicher angefordert.
Gemäß einem Ausführungsbeispiel der Erfindung enthalten die angeforderten Daten Instruktionscode, der von dem Prozessor unmittelbar ausgeführt werden soll.
Gemäß einem Ausführungsbeispiel der Erfindung wird ein Verfahren bereitgestellt zum Übertragen von Daten von einem Prozessor, der einen parallelen Datenausgang hat, zu einem Speicher, der einen seriellen Dateneingang hat, aufweisend: Die Daten werden in parallelem Format von dem Prozessor zu einem Cache-Speicher übertragen, die übertragenen Daten werden von dem Cache-Speicher entgegengenommen, die entgegengenommenen Daten werden von dem Cache-Speicher ausgegeben, die ausgegebenen Daten werden in seriellem Format zu dem Speicher übertragen.
Bezugnehmend auf 1 wird eine Datenverarbeitungsanordnung mit einer Kopplungsvorrichtung gemäß einem Ausführungsbeispiel der Erfindung nachfolgend näher beschrieben. Die in dem Blockschaltbild eingezeichneten Blöcke symbolisieren jeweils Funktions- bzw. Schaltungsblöcke, die eingezeichneten Doppelpfeile symbolisieren jeweils Verbindungen oder Kopplungen zwischen den verschiedenen Blöcken.
1 zeigt eine Datenverarbeitungsanordnung 100 mit einem seriellen Flash-Speicher 101, in der Figur beschriftet mit „Serial Flash” 102 (serielles Flash), einer Kopplungsvorrichtung 103 und einem Prozessor 106, in der Figur gekennzeichnet durch die Beschriftung „Core” 107 (Prozessor, Prozessorkernel). Innerhalb der Kopplungsvorrichtung 103 ist ein Cache-Speicher 104 mit der Beschriftung „Cache” 105 dargestellt. Zwischen dem seriellen Flash-Speicher 101 und der Kopplungsvorrichtung 103 besteht eine als Doppelpfeil dargestellte serielle Datenverbindung 108. Durch eine gestrichelte Trennlinie 109 zwischen dem Speicher und der Kopplungsvorrichtung und ihre Beschriftung „Serial Interface” 110 (serielle Schnittstelle) wird symbolisiert, daß der serielle Flash-Speicher 101 und die Kopplungsvorrichtung 103 mittels serieller Datenschnittstellen gekoppelt sind. Die Kopplungsvorrichtung 103 und der Prozessor 106 sind durch einen als Doppelpfeil dargestellten parallelen Adress-Bus 111 verbunden. Außerdem sind sie durch einen als weiteren Doppelpfeil dargestellten parallelen Daten-Bus 112 verbunden. Durch die gestrichelte Trennlinie 113 zwischen der Kopplungsvorrichtung und dem Prozessor sowie die Beschriftung „Parallel Interface” 114 (parallele Schnittstelle) wird symbolisiert, daß die Kopplungsvorrichtung 103 und der Prozessor 106 mittels paralleler Datenschnittstellen gekoppelt sind.
Die Kopplungsvorrichtung 103 kann als Umsetzungseinrichtung oder Brücke verstanden werden, welche das bei der seriellen Datenschnittstelle des Speichers benutzte serielle Datenformat in das bei der parallelen Datenschnittstelle des Prozessors benutzte parallele Datenformat umsetzt und umgekehrt. Aufgrund des vorhandenen Cache-Speichers 104 weist diese Seriell-Parallel-Brücke zusätzlich Cache-Fähigkeiten auf. Dadurch werden der mögliche Datendurchsatz durch die Kopplungsvorrichtung 103 und somit die mögliche Verarbeitungsgeschwindigkeit im Prozessor 106 erhöht, wenn beispielsweise eine von dem Prozessor ausgeführte Software Applikation Daten aus dem seriellen Flash-Speicher 101 benötigt oder der Prozessor zur Ausführung einer Applikation einen Instruktionscode benötigt, der von dem seriellen Flash-Speicher 101 zum Prozessor 106 übertragen werden muß, bevor er von dem Prozessor ausgeführt werden kann. Mit der beschriebenen Anordnung wird eine sogenannte „Code execution in place” ermöglicht, d. h. sinngemäß übersetzt eine direkte, unmittelbare Ausführung von aus dem Speicher in den Prozessor geladenen Instruktionscodes. Unmittelbare Ausführung von Instruktionscode bedeutet, daß der Code nicht weiter kopiert werden muß, beispielsweise in einen weiteren Speicher mit schneller paralleler Zugriffsmöglichkeit, bevor er von dem Prozessor ausgeführt werden kann.
Die Kopplungsvorrichtung 103 wickelt das Protokoll für die Ansteuerung und die Kommunikation des seriellen Flash-Speichers 101 und des Cache-Speichers 104 ab. Der Arbeitsablauf, beispielsweise zum Laden von auszuführendem Instruktionscode in den Prozessor, ist folgender: Über die parallele Schnittstelle fragt der Prozessor ein Datenwort des Instruktionscodes mit spezifischer Adresse zur Ausführung an. Die angefragte spezifische Adresse wird über den parallelen Adress-Bus 111 an die Kopplungsvorrichtung 103 übertragen. Falls die angefragte Adresse 104 im Cache-Speicher gespeichert ist (genannt „Cache-Hit”), wird der dazugehörige, in diesem Fall ebenfalls im Cache-Speicher gespeicherte Dateninhalt über den parallelen Daten-Bus 112 an den Prozessor übertragen. Falls die angefragte Adresse nicht im Cache-Speicher gespeichert ist (genannt „Cache-Miss”), wird über die serielle Datenverbindung 108 auf den Inhalt des seriellen Flash-Speichers 101 zugegriffen. Mehrere Datenworte, welche das angefragte Datenwort enthalten – allgemein ausgedrückt: eine größere Menge an Daten, welche den angefragten Instruktionscode oder die angefragten Daten als Anteil enthalten –, werden über die serielle Datenverbindung 108 übertragen, und es wird beispielsweise eine Speicherzeile des Cache-Speichers 104 komplett neu gefüllt. Das angefragte Datenwort wird in diesem Fall zuerst in seriellem Format vom Speicher zur Kopplungsvorrichtung übertragen, und dann im parallelen Datenformat von der Kopplungsvorrichtung zum Prozessor übertragen.
Die Kopplungsvorrichtung 103 und der Prozessor 106 können gemeinsam in einem einzigen integrierten Schaltkreis untergebracht sein. Sie können durch parallele Daten-Bus-Strukturen verbunden sein. Dies stellt eine leistungsfähige, effiziente und kostengünstige Anordnung dar. Der serielle Flash-Speicher 101 kann als externer Speicher an den integrierten Schaltkreis angeschlossen werden, wobei der Speicher und der integrierte Schaltkreis beispielsweise auf einer gemeinsamen Leiterplatte untergebracht sein können. Die Verwendung eines seriellen Flash-Speichers in einer solchen Anordnung anstelle eines parallelen Flash-Speichers ermöglicht es, die Komplexität und die Kosten der Anordnung zu reduzieren. Durch einen seriellen externen Speicher anstelle eines parallelen externen Speichers werden unter anderem die Anzahl der benötigten Verbindungsanschlüsse des integrierten Schaltkreises und die Komplexität der Verbindungsleitungen auf der Leiterplatte reduziert. Führt der Prozessor 106 eine Software-Applikation aus, deren Instruktionscode in dem externen Speicher gespeichert ist, und fordert ein bestimmtes benötigtes Datenwort des Codes an, so kann dieses häufig aus dem Cache-Speicher 104 entnommen und dem Prozessor sehr schnell übergeben werden. Es wird eine direkte, unmittelbare Ausführung des Instruktionscodes ermöglicht. Es ist nicht erforderlich, den Instruktionscode einer Applikation vor deren Ausführung aus dem seriellen externen Speicher auszulesen und in einem zusätzlichen Speicher für den schnellen Zugriff während der Ausführung der Applikation zwischenzuspeichern. Der Prozessor benötigt für diesen Zweck keine serielle Schnittstelle, da kein direkter Zugriff des Prozessors auf den seriellen Flash-Speicher 101 erforderlich ist. Das Speicher-Interface des Prozessors muss nicht um die Unterstützung eines seriellen Interface ergänzt werden. Das üblicherweise vorhandene parallele Interface reicht aus. Durch die Kopplungsvorrichtung 103 wird die Leistungsfähigkeit einer Anordnung mit einem Prozessor und einem externen seriellen Speicher erhöht, beispielsweise in Bezug auf das Echtzeitverhalten von Software-Applikationen.
Die in 1 gezeigte Datenverarbeitungsanordnung eignet sich zur Verwendung in einem Kommunikationsendgerät, beispielsweise einem Mobilfunktelefon.
Bezugnehmend auf 2 wird eine Kopplungsvorrichtung gemäß einem Ausführungsbeispiel der Erfindung nachfolgend näher beschrieben. Die in dem Blockschaltbild eingezeichneten Blöcke symbolisieren jeweils Funktions- bzw. Schaltungsblöcke, die eingezeichneten Doppelpfeile symbolisieren jeweils Verbindungen oder Kopplungen zwischen den verschiedenen Blöcken.
2 zeigt eine Kopplungsvorrichtung 201 ähnlich der Kopplungsvorrichtung 103 aus 1, jedoch mit mehr dargestellten Details. Beispielsweise hat sie einen Cache-Datenbereich 202 und eine Cache-Steuerlogik 203, die miteinander gekoppelt sind, was durch den Doppelpfeil 204 symbolisiert wird. Der Cache-Datenbereich 202 und die Cache-Steuerlogik 203 können als ein Cache-Speicher von ähnlicher Art wie der Cache-Speicher 104 in 1 aufgefaßt werden.
Die Kopplungsvorrichtung 201 hat weiterhin eine erste Schnittstellensteuerung 205, die mit einer parallelen Datenverbindung 206 zum Anschluß externer Einheiten, die ein paralleles Datenformat zur Datenübertragung verwenden, verbunden ist. Die erste Schnittstellensteuerung 205 ist gekoppelt mit der Cache-Steuerlogik 203 (Doppelpfeil 207). Die erste Schnittstellensteuerung 205 und die parallele Datenverbindung 206 können aufgefaßt werden als eine parallele Datenschnittstelle, wobei die Steuerung quasi die in die Schnittstelle eingebaute „Intelligenz” darstellt. Die erste Schnittstellensteuerung 205 kann beispielsweise einen parallelen Daten-Bus ansteuern, kann Daten multiplexen, codieren und decodieren sowie Betriebszustände bei dem Daten-Bus umschalten.
Die Kopplungsvorrichtung 201 hat weiterhin eine zweite Schnittstellensteuerung 208, die verbunden ist mit einer seriellen Datenverbindung 209 zum Anschluß externer Einheiten, die ein serielles Datenformat zur Datenübertragung verwenden. Die zweite Schnittstellensteuerung 208 ist ebenfalls mit der Cache-Steuerlogik 203 gekoppelt (Doppelpfeil 210). Die zweite Schnittstellensteuerung 208 und die serielle Datenverbindung 209 können aufgefaßt werden als eine serielle Datenschnittstelle, wobei die Steuerung quasi die in die Schnittstelle eingebaute „Intelligenz” darstellt. Die zweite Schnittstellensteuerung 208 ist beispielsweise eine Steuerung für den Schnittstellentyp „SPI”.
Der Cache-Datenbereich 202 und die Cache-Steuerlogik 203 können auf verschiedene Weise organisiert sein, was beispielsweise durch die Größe einer Speicherzeile, die Anzahl der Wege und die Gesamtgröße charakterisiert werden kann. In dem Ausführungsbeispiel wird angenommen, daß der Cache-Datenbereich 202 mehrere Speicherzeilen hat, die jeweils vier Datenworte groß sind. Wird über die parallele Datenverbindung 206 eine Anforderung eines Datenworts einer bestimmten Adresse empfangen, stellt die Cache-Steuerlogik 203 fest, ob das dieser Adresse zugeordnetes Datenwort in dem Cache-Datenbereich 202 gespeichert ist. Ist es dort gespeichert, wird es über die parallele Datenverbindung 206 ausgegeben. Ist das angeforderte Datenwort nicht in dem Cache-Datenbereich 202 gespeichert, wird über die serielle Datenverbindung 209 ein komplettes Nachladen der betreffenden Speicherzeile des Cache-Datenbereichs 202 angefordert. Der Bus-Zyklus der parallelen Datenverbindung 206 wird in diesem Fall so lange verzögert, bis das Nachladen der Speicherzeile mit vier Datenworten beendet ist. Dann wird das angeforderte Datenwort, das in den vier nachgeladenen Datenworten enthalten ist, über die parallele Datenverbindung 206 ausgegeben.
Das in 2 gezeigte Ausführungsbeispiel weist außerdem einen Puffer-Datenbereich 211 und eine Puffer-Steuerlogik 212 auf, die miteinander gekoppelt sind, was durch den Doppelpfeil 213 symbolisiert wird. Der Puffer-Datenbereich 211 und die Puffer-Steuerlogik 212 können als Puffer-Speicher aufgefaßt werden, der unabhängig von dem Cache-Speicher organisiert ist, aber mit diesem und den anderen Komponenten gekoppelt ist, so daß eine abgestimmte Steuerung der verschiedenen Komponenten ermöglicht wird. Der Puffer-Datenbereich 211 ist mit der ersten Schnittstellensteuerung 205 gekoppelt (Doppelpfeil 214), die Puffer-Steuerlogik 212 ist mit der Cache-Steuerlogik 203 gekoppelt (Doppelpfeil 215) sowie mit der zweiten Schnittstellensteuerung 208 (Doppelpfeil 216). Weiterhin sind eine oder mehrere Steuerleitungen 217 vorgesehen, um die Puffer-Steuerlogik 212 mit einer externen Einheit zu koppeln, die an die parallele Datenverbindung 206 angeschlossen ist.
Mittels des Puffer-Speichers können größere Datenblöcke bzw. – allgemeiner ausgedrückt – solche Datenblöcke, welche mit einer gewissen Wahrscheinlichkeit nicht im Cache-Datenbereich 102 gespeichert sind, unter Umgehung des Cache-Speichers über die serielle Datenverbindung 209 eingelesen und über die parallele Datenverbindung 206 ausgegeben werden. Dazu werden die Startadresse und die Größe des betreffenden Datenblocks der Puffer-Steuerlogik 212 übergeben. Die Puffer-Steuerlogik 212 stößt über die zweite Schnittstellensteuerung 208 das Einlesen der Daten des Datenblocks an und speichert die seriell eingelesenen Daten in dem Puffer-Datenbereich 211, bis der komplette angefragte Datenblock eingelesen ist.
Das Einlesen eines Datenblocks über die serielle Datenverbindung 209 in den Puffer-Datenbereich 211 kann parallel zum Anfragen und Ausgeben über die parallele Datenverbindung 206 von in dem Cache-Datenbereich 202 gespeicherten Daten erfolgen. Falls Daten angefordert werden, die nicht in dem Cache-Speicher gespeichert sind, und ein komplettes Nachladen einer Speicherzeile des Cache-Datenbereichs 202 erfolgen muß, wird ein eventuell gerade laufendes Einlesen von Daten über die serielle Datenschnittstelle 209 in den Puffer-Datenbereich 211 vorübergehend unterbrochen, und das Nachladen der Speicherzeile in den Cache-Datenbereich 202 über die serielle Datenverbindung 209 hat Vorrang.
Die Puffer-Steuerlogik 112 zeigt nach dem Einlesen des kompletten angefragten Datenblocks in den Puffer-Datenbereich 211 der angeschlossenen externen Einheit, beispielsweise einem Prozessor, der den Datenblock angefordert hat, über die Steuerleitungen 217 an, daß der Datenblock komplett im Puffer-Speicher vorliegt. Dann wird über die parallele Datenverbindung 206 der Datenblock an die externe Einheit übertragen. Das kann beispielsweise über einen DMA-Datentransfer (Direct Memory Access, direkter Speicherzugriff) erfolgen, oder falls die externe Einheit ein Prozessor des Typs „C166” ist, mittels eines sogenannten PEC-Transfers.
Bei dem beschriebenen Zusammenspiel der Komponenten erzeugt das Umgehen des Cache-Speichers durch den Puffer-Speicher keine Verzögerung, wenn Daten, die im Cache-Speicher erwartet werden und die möglicherweise zeitkritisch sind, zum Ausgeben über die parallele Datenverbindung 206 angefordert werden. Das relativ langsame Einlesen von Daten über die serielle Datenverbindung 209 in den Puffer-Datenbereich 211 kann parallel zum Anfordern und Ausgeben anderer Daten über die parallele Datenverbindung 206 erfolgen, und das Nachladen von Daten über die serielle Datenverbindung 209 in den Cache-Speicher hat Vorrang vor dem Einlesen in den Puffer-Speicher. Sobald ein kompletter Datenblock im Puffer-Datenbereich 211 vorliegt, kann dieser relativ schnell über die parallele Datenverbindung 206 ausgegeben werden. Auf diese Weise kann beispielsweise eine komplette SMS (Short Message Service, Kurznachrichten-Kommunikationsdienst) aus einem seriellen Flash-Speicher eines Mobilfunktelefons in einen Prozessor des Mobilfunktelefons geladen werden, ohne die sonstigen Datenanforderungen des Prozessors zu stören.

Claims

Prozessoranordnung mit einem Prozessor, der eine parallele Datenschnittstelle hat, und mit einer Kopplungsvorrichtung, wobei die Kopplungsvorrichtung aufweist: – eine serielle Datenschnittstelle eingerichtet zum Senden von Daten in seriellem Datenformat zu einer seriellen Datenschnittstelle eines Speichers und zum Empfangen von Daten in seriellem Datenformat von der seriellen Datenschnittstelle des Speichers, – eine parallele Datenschnittstelle, die einen parallelen Daten-Bus und einen parallelen Adress-Bus aufweist, die mit der parallelen Datenschnittstelle des Prozessors gekoppelt sind, und die eingerichtet ist zum Senden von Daten in parallelem Datenformat an den Prozessor und zum Empfangen von Daten in parallelem Datenformat von dem Prozessor, – einen Cache-Speicher, der mit der seriellen Datenschnittstelle und der parallelen Datenschnittstelle verbunden ist und der eingerichtet ist, Daten zu speichern, welche die serielle Datenschnittstelle empfangen hat, und gespeicherte Daten an die parallele Datenschnittstelle auszugeben, und – einen Puffer-Speicher, der mit der seriellen Datenschnittstelle und der parallelen Datenschnittstelle verbunden ist, wobei der Puffer-Speicher unabhängig von dem Cache-Speicher organisiert ist und eingerichtet ist, Daten unter Umgehung des Cache-Speichers über die serielle Datenschnittstelle einzulesen und über die parallele Datenschnittstelle auszugeben, wobei die Kopplungsvorrichtung derart eingerichtet ist, dass sie das bei der seriellen Datenschnittstelle des Speichers benutzte serielle Datenformat in das bei der parallelen Datenschnittstelle des Prozessors benutzte parallele Datenformat umsetzt und umgekehrt und dass das Einlesen von Daten über die serielle Datenschnittstelle in den Puffer-Speicher zeitgleich zum Ausgeben von in dem Cache-Speicher gespeicherten Daten an die parallele Datenschnittstelle erfolgt.
Prozessoranordnung nach Anspruch 1, wobei die Kopplungsvorrichtung eingerichtet ist, ein Einlesen von Daten über die serielle Datenschnittstelle in den Puffer-Speicher vorübergehend zu unterbrechen, wobei ein Nachladen von Daten in den Cache-Speicher über die serielle Datenschnittstelle Vorrang hat.
Prozessoranordnung nach einem der vorstehenden Ansprüche, wobei die parallele Datenschnittstelle eingerichtet ist, Instruktionsdaten zu empfangen, die spezifizieren, daß bzw. welche Daten von der parallelen Datenschnittstelle gesendet werden sollen.
Prozessoranordnung nach einem der vorstehenden Ansprüche, wobei die serielle Datenschnittstelle eingerichtet ist, Instruktionsdaten zu senden, die spezifizieren, daß bzw. welche Daten aus einem Speicher ausgelesen werden sollen und von der seriellen Datenschnittstelle empfangen werden sollen.
Prozessoranordnung mit den Merkmalen der Ansprüche 3 und 4, wobei der Cache-Speicher eingerichtet ist, zu prüfen, ob mittels von der parallelen Datenschnittstelle empfangener Instruktionsdaten angeforderte Daten im Cache-Speicher gespeichert sind, und für den Fall, daß die angeforderten Daten im Cache-Speicher gespeichert sind, sie unmittelbar an die parallele Datenschnittstelle auszugeben, und für den Fall, daß die angeforderten Daten nicht im Cache-Speicher gespeichert sind, die serielle Datenschnittstelle zu veranlassen, Instruktionsdaten zu senden, die spezifizieren, daß die angeforderten Daten aus einem Speicher ausgelesen werden sollen und von der seriellen Datenschnittstelle empfangen werden sollen.
Prozessoranordnung nach Anspruch 5, wobei der Cache-Speicher eingerichtet ist, für den Fall, daß die angeforderten Daten nicht im Cache-Speicher gespeichert sind, die serielle Datenschnittstelle zu veranlassen, Instruktionsdaten zu senden, die spezifizieren, daß eine Datenmenge, welche größer als die angeforderten Daten ist und welche die angeforderten Daten enthält, aus einem Speicher ausgelesen werden soll und von der seriellen Datenschnittstelle empfangen werden soll.
Prozessoranordnung nach Anspruch 6, wobei die Datenmenge mindestens so groß ist, daß sie eine Speicherzeile des Cache-Speichers füllen kann.
Prozessoranordnung nach einem der Ansprüche 5 bis 7, wobei die angeforderten Daten Instruktionscode enthalten, der von einem Prozessor, der eine parallele Datenschnittstelle hat, mittels dieser empfangen werden soll und von dem Prozessor unmittelbar ausgeführt werden soll.
Prozessoranordnung nach Anspruch 1, wobei der Cache-Speicher eingerichtet ist, Daten entgegenzunehmen, welche die parallele Datenschnittstelle empfangen hat, und entgegengenommenen Daten an die serielle Datenschnittstelle auszugeben.
Prozessoranordnung nach einem der vorstehenden Ansprüche, wobei der Prozessor ein Prozessor eines Kommunikationsendgeräts ist.
Prozessoranordnung nach einem der vorstehenden Ansprüche, wobei der Prozessor ein Prozessor eines Mobilfunktelefons ist.
Prozessoranordnung nach einem der Ansprüche 10 oder 11, die in einem integrierten Schaltkreis enthalten ist.
Datenverarbeitungsanordnung mit einer Prozessoranordnung nach einem der Ansprüche 1 bis 12 und mit dem Speicher, der die serielle Datenschnittstelle hat, die mit der seriellen Datenschnittstelle der Kopplungsvorrichtung gekoppelt ist.
Datenverarbeitungsanordnung nach Anspruch 13, wobei der Speicher ein serieller Flash-Speicher ist.
Datenverarbeitungsanordnung nach einem der Ansprüche 13 oder 14, die in Form von Schaltkreisen auf einem gemeinsamen Substrat ausgeführt ist.
Verfahren zum Übertragen von Daten von einem Speicher, der einen seriellen Datenausgang und Dateneingang hat, zu einem Prozessor, der einen parallelen Dateneingang und Datenausgang mit einem parallelen Daten-Bus und einem parallelen Adress-Bus hat, und zum Übertragen von Daten von dem Prozessor zu dem Speicher aufweisend: – Die Daten zum Übertragen von dem Speicher zu dem Prozessor werden in seriellem Format von dem Speicher in einem ersten Modus zu einem Cache-Speicher und in einem zweiten Modus unter Umgehung des Cache-Speichers zu einem Puffer-Speicher übertragen, – die übertragenen Daten werden in dem Cache-Speicher bzw. dem Puffer-Speicher gespeichert, – die gespeicherten Daten werden aus dem Cache-Speicher bzw. dem Puffer-Speicher ausgelesen, – die ausgelesenen Daten werden in parallelem Format zu dem Prozessor übertragen, wobei das Übertragen von Daten in seriellem Format von dem Speicher zu dem Puffer-Speicher zumindest zeitweise zeitgleich zum Übertragen von Daten in parallelem Format von dem Cache-Speicher zu dem Prozessor erfolgt; und – die Daten zum Übertragen von dem Prozessor zu dem Speicher in parallelem Format von dem Prozessor zu dem Cache-Speicher übertragen werden, – die übertragenen Daten werden von dem Cache-Speicher entgegengenommen, – die entgegengenommenen Daten werden von dem Cache-Speicher ausgegeben, – die ausgegebenen Daten werden in seriellem Format zu dem Speicher übertragen.
Verfahren nach Anspruch 16, aufweisend: – Ein Einlesen von Daten in den Puffer-Speicher im zweiten Modus wird vorübergehend unterbrochen, wobei ein Nachladen von Daten in den Cache-Speicher im ersten Modus Vorrang hat.
Verfahren nach Anspruch 16 oder 17, aufweisend: – Die Daten werden von dem Prozessor angefordert.
Verfahren nach Anspruch 18, aufweisend: – Es wird geprüft, ob die von dem Prozessor angeforderten Daten in dem Cache-Speicher gespeichert sind, – falls die angeforderten Daten in dem Cache-Speicher gespeichert sind, werden sie aus dem Cache-Speicher ausgelesen und unmittelbar zu dem Prozessor übertragen, – falls die angeforderten Daten nicht in dem Cache-Speicher gespeichert sind, werden sie von dem Speicher angefordert.
Verfahren nach einem der Ansprüche 18 oder 19, aufweisend: – Die angeforderten Daten enthalten Instruktionscode, der von dem Prozessor unmittelbar ausgeführt werden soll.