DE102006030820A1

DE102006030820A1 - Differenzierende Superpositionsschaltung zur Linearisierung

Info

Publication number: DE102006030820A1
Application number: DE102006030820A
Authority: DE
Inventors: Yoo Sam Dongjak Na; Byung Sung Suwon Kim; Won Jin Uiwang Baek; Moon Sun Suwon Kim
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2005-08-17
Filing date: 2006-06-30
Publication date: 2007-03-22
Also published as: JP4550014B2; US20070044024A1; JP2007053734A; US7570935B2; KR100614928B1

Abstract

Die Erfindung betrifft eine differenzierende Superpositionsschaltung zur Linearisierung. Die differenzierende Superpositionsschaltung zur Linearisierung umfasst ein erstes aktives Element mit Anschlüssen 1 bis 3, wobei die Größe und Richtung des Stromflusses des zweiten zum dritten Anschluss in Abhängigkeit der Größe der Spannung zwischen erstem und zweitem Anschluss variiert; und ein zweites aktives Element mit Anschlüssen 1 bis 3, das zum ersten aktiven Element komplementäre Eigenschaften aufweist. Die ersten Anschlüsse des ersten und zweiten aktiven Elements sind miteinander verbunden, so dass eine vorbestimmte operative Vorspannung durch eine erste und zweite Spannungsversorgung über eine erste Impedanz aufrechterhalten wird, und die ersten Anschlüsse sind über eine zweite Impedanz mit einer Eingangsklemme verbunden. Die dritten Anschlüsse des ersten und zweiten aktiven Elements sind mit einer Ausgangsklemme verbunden, und die zweiten Anschlüsse des ersten und zweiten aktiven Elements sind mit der zweiten Spannungsversorgung über eine dritte Impedanz verbunden.

Description

Verweis auf verbundene Anmeldungen
Diese Anmeldung stützt sich auf die koreanische Patentanmeldung Nr. 2005-0075165, die am 17. August 2005 beim Koreanischen Amt für geistiges Eigentum eingereicht wurde, und deren Offenbarung durch Bezugnahme mit eingebunden ist.

Hintergrund der Erfindung

Technisches Gebiet

Die vorliegende Erfindung bezieht sich auf eine differenzierende Superpositionsschaltung zur Linearisierung, bei der Transistoren mit verschiedenen Gatelängen, die durch ein gewöhnliches CMOS-Verfahren hergestellt werden, verwendet werden, so dass eine stabile Linearisierung ohne Feineinstellung ermöglicht wird und eine Mehrzahl von Transistoren nur durch eine einzige Vorspannung betrieben werden kann, so dass eine Vorspannungsschaltung in einfacher Weise entworfen werden kann und die Gesamtausmaße der Schaltung dadurch verringert werden können.

In jüngster Zeit werden durch Standardisierung drahtlose Kommunikationssysteme mit unterschiedlichen Einsatzzwecken allgemein verwendet. Dementsprechend kommt es vermehrt dazu, dass unerwünschte Signalanteile miteinander interferieren.

Des Weiteren verwenden diese Kommunikationssysteme unterschiedliche Frequenzbereiche. Aus diesem Grund können die betreffenden Systeme ohne Interferenz miteinander kommunizieren, sofern alle Systeme perfekt linearisiert sind. Jedoch bestehen Sender und Empfänger der meisten real existierenden Kommunikationssysteme aus nichtlinearen Schaltkreisen, so dass diese Probleme auftreten, die durch ein Mischen und Modulieren von Signalen hervorgerufen werden, wenn die Signale die nichtlinearen Systeme durchlaufen. Insbesondere Intermodulationsverzerrungen dritten Grades (nachfolgend als IMD3 bezeichnet), die dadurch entstehen, dass zwei starke Signale benachbarter Frequenzbereiche miteinander gemischt werden, während sie ein nichtlineares System durchlaufen, stören ein gewünschtes Signal im operativen Frequenzbereich des Systems. Aus diesem Grund wird ein Schnittpunkt dritter Ordnung definiert (nachfolgend als IP3 bezeichnet), der einen Index für die Linearisierung des Systems darstellt.

Davon ausgehend wurden verschiedene Studien zur Verbesserung solcher Linearisierungen durchgeführt, bei denen der Schwerpunkt auf die Linearisierung des Systems gelegt wurde. In jüngster Zeit wurde häufig ein differenzierendes Superpositionsverfahren verwendet, das eine Verbesserung des IP3 eines rauscharmen CMOS-Verstärkers bewirken kann.

1 zeigt in einem Schaltplan eine differenzierende Superpositionsschaltung 100 entsprechend dem Stand der Technik. Wie in 1 dargestellt, umfasst die differenzierende Superpositionsschaltung 100 einen ersten MOSFET 101 und einen zweiten MOSFET 102, der eine komplementäre Charakteristik zum ersten MOSFET 101 aufweist.

Die Gates des ersten und zweiten MOSFETs 101 und 102 sind mit einer Eingangsklemme IN über eine erste Impedanz 10 verbunden, die Drains des ersten und zweiten MOSFETs 101 und 102 sind mit einer Ausgangsklemme verbunden, und die Sources der ersten und zweiten MOSFETs 101 und 102 sind mit einer Masse 105 über eine dritte Impendanz 108 verbunden.

Auf dem Gate des ersten MOSFETs 101 wird eine vorbestimmte operative Vorspannung durch eine Gate-Source-Spannung (V_GS) 103 aufrechterhalten, und eine Masseversorgung 105 wird über einen ersten Widerstand 106a der ersten Impedanz 106 geliefert. Auf dem Gate des zweiten MOSFETs 102 wird eine vorbestimmte operative Vorspannung durch eine Gate-Source-Spannung (V_GS) 103 aufrechterhalten, und eine Offset-Spannung (V_off) 105 wird über einen zweiten Widerstand 106b der ersten Impedanz 106 bereitgestellt.

2 zeigt in einem Graphen Simulationsergebnisse einer zweiten Ableitung gm'' einer Transkonduktanz in Bezug auf die Gate-Source-Spannung V_GS entsprechend dem Stand der Technik.

Sofern eine Offsetspannung an das Gate des zweiten MOSFETs angelegt wird, um die operative Vorspannung des zweiten MOSFETs einzustellen, zeigen der Maximalwertebereich der zweiten Ableitung gm_A'' der Transkonduktanz des ersten MOSFETs und der Minimalwertebereich der zweiten Ableitung gm_B'' der Transkonduktanz des zweiten MOSFETs, wie in 2 dargestellt, entgegengesetzte Vorzeichen. Folglich weisen die von den beiden MOSFETs erzeugten IMD3-Signale einen Offset in der Größe von ungefähr der Schwellspannung der ersten und zweiten MOSFETs auf, der es ermöglicht, eine zweite Ableitung gm'' der Transkonduktanz zu erreichen, die weitestgehend linearisiert ist.

3 zeigt in einem Schaltplan eine differenzierende Superpositionsschaltung entsprechend einem anderen Stand der Technik. Die 4A bis 4C sind Graphen, die Simulationsergebnisse der zweiten Ableitung gm'' der Transkonduktanz im Hinblick auf die Gate-Source-Spannung V_GS entsprechend dem Stand der Technik darstellen.

3A zeigt eine differenzierende Superpositionsschaltung, die einen ersten MOSFET M1 umfasst, der durch eine konstante Gate-Source-Spannung V_GS betrieben wird, und eine differenzierende Superpositionsschaltung, die einen zweiten MOSFET M2 umfasst, der von einer Vorspannung (V_GS – V_B1) betrieben wird, bei der eine vorbestimme Spannung V_B1 (= 0,3 Volt) von der Gate-Source-Vorspannung V_GS subtrahiert wird. 3B zeigt eine differenzierende Superpositionsschaltung, bei der die üblicherweise mit einer Signaleingangsklemme verbundenen ersten und zweiten MOSFETs miteinander verbunden sind, und eine differenzierende Superpositionsschaltung, die einen dritten MOSFET M3 umfasst, der von einer Vorspannung (V_GS – V_B2) betrieben wird, bei der eine voreingestellte Spannung V_GS (=0,53 Volt) von einer Gate-Source-Vorspannung V_GS subtrahiert wird. 3C zeigt eine differenzierende Superpositionsschaltung, bei der der erste, zweite und dritte MOSFET, die üblicherweise mit einer Signaleingangsklemme verbunden sind, miteinander verbunden sind.

Wenn der Spitzenwert der zweiten Ableitung der Transkonduktanz wie in den 4A und 4B dargestellt, positiv ist, wird ein negativer Wert der zweiten Ableitung der Transkonduktanz der Ableitungsschaltung, die den ersten MOSFET M1 umfasst, oder der Ableitungsschaltung, bei der der erste und zweite MOSFET M1 und M2 miteinander verbunden sind, durch einen positiven Wert der zweiten Ableitung der Transkonduktanz des zweiten MOSFETs M2 oder des dritten MOSFETs M3 ausgeglichen. Falls ein MOSFET entsprechender Größe und Vorspannung hinzugefügt wird, wird der Linearisierungsbereich zunehmend ausgeweitet, wie in 4C dargestellt.

In den oben beschriebenen, differenzierenden Superpositionsschaltungen entsprechend dem Stand der Technik sollten die Offset-Spannung V_off der 1, oder die voreingestellten Spannungen V_B1 und V_B2 der 3 allerdings durch eine Feinabstimmung eingestellt werden, um eine stabile Linearisierung durchzuführen.

Des Weiteren sollte eine Vorspannungsschaltung hinzugefügt werden, um die Offset-Spannung V_Off der 1 oder die voreingestellten Spannungen V_B1 und V_B2 der 3 zu steuern, so dass sich der Entwurf einer solchen Schaltung nicht nur einfach gestaltet, sondern auch die gesamte Schaltung erweitert wird.

Kurzbeschreibung der Erfindung

Ein Vorteil der vorliegenden Erfindung ist es, eine differenzierende Superpositionsschaltung zur Linearisierung bereitzustellen, bei der Transistoren, die unterschiedliche Gatelängen aufweisen und durch einen gewöhnlichen CMOS-Prozess hergestellt werden, zur Ermöglichung einer stabilen Linearisierung verwendet werden, ohne eine Feinabstimmung vorzunehmen und eine Mehrzahl von Transistoren durch eine einzige Vorspannung betrieben werden kann, so dass eine Vorspannungsschaltung in einfacher Weise entworfen werden kann und die Gesamtfläche der Schaltung verringert werden kann.

Weitere Aspekte und Vorteile des vorliegenden allgemeinen erfinderischen Konzepts werden zum Teil in der folgenden Beschreibung erläutert und sind teilweise durch die Beschreibung offensichtlich oder können durch Anwendung des allgemeinen erfinderischen Konzepts aufgefunden werden.

Entsprechend einem weiteren Aspekt der Erfindung umfasst die differenzierende Superpositionsschaltung zur Linearisierung ein erstes aktives Element mit Anschlüssen 1 bis 3, wobei die Größe und Richtung des Stromflusses des zweiten zum dritten Anschlusses in Abhängigkeit der Spannung zwischen erstem und zweitem Anschluss variiert; und ein zweites aktives Element mit Anschlüssen 1 bis 3, das zum ersten aktiven Element komplementäre Eigenschaften aufweist. Die ersten Anschlüsse des ersten und zweiten aktiven Elements sind miteinander verbunden, so dass eine vorbestimmte operative Vorspannung durch eine erste und zweite Spannungsversorgung über eine erste Impedanz aufrecht erhalten wird, und die ersten Anschlüsse sind über eine zweite Impedanz mit einer Eingangsklemme verbunden. Die dritten Anschlüsse des ersten und zweiten aktiven Elements sind mit einer Ausgangsklemme verbunden, und die zweiten Anschlüsse des ersten und zweiten aktiven Elements sind mit einer zweiten Spannungsversorgung über eine dritte Impedanz verbunden.

Die erste Spannungsversorgung ist eine Spannungsversorgung, die eine vorbestimmte positive Spannung zwischen den ersten und zweiten Anschlüssen anlegt, und die zweite Spannungsversorgung stellt eine Masse dar.

Die ersten, zweiten und dritten Anschlüsse des ersten und zweiten aktiven Elements sind jeweils Gate, Source und Drain.

Die Längen der Gates des ersten und zweiten aktiven Elements sind unterschiedlich, und die Gatelänge des ersten aktiven Elements ist kürzer als die Gatelänge des zweiten aktiven Elements.

Die zweite Ableitung der Transkonduktanz des vom Drain zur Source fließenden Stroms in Bezug auf die erste Spannungsversorgung nimmt ihren Maximalwert im ersten aktiven Element an, die zweite Ableitung der Transkonduktanz des vom Drain zur Source fließenden Stroms in Bezug auf die erste Spannungsversorgung nimmt ihren Minimalwert im zweiten aktiven Element an, und der Maximalwertebereich des ersten aktiven Elements und der Minimalwertebereich des zweiten aktiven Elements fallen so zusammen, dass die beiden sich gegenseitig ausgleichen.

Die erste Impedanz ist ein Widerstand.

Die zweite Impedanz ist eine Kapazität.

Die dritte Impedanz ist eine Induktivität.

Die ersten und zweiten aktiven Elemente sind MOSFETs.

Kurze Beschreibungen der Zeichnungen
Diese und/oder weitere Aspekte und Vorteile des vorliegenden allgemeinen erfinderischen Konzepts werden offensichtlich und können aus der folgenden Beschreibung der Ausführungsformen in Verbindung mit den beiliegenden Zeichnungen besser erkannt werden, wobei:
1 eine Schaltung einer differenzierenden Superpositionsschaltung entsprechend dem Stand der Technik darstellt;
2 einen Graphen zur Veranschaulichung der Simulationsergebnisse einer zweiten Ableitung einer Transkonduktanz in Bezug auf die Gate-Source-Spannung entsprechend dem Stand der Technik darstellt;
3 eine Schaltung einer differenzierenden Superpositionsschaltung entsprechend einem weiteren Stand der Technik darstellt;
die 4A bis 4C Graphen der Simulationsergebnisse einer zweiten Ableitung einer Transkonduktanz in Bezug auf die Gate-Source-Spannung entsprechend dem Stand der Technik darstellen;
5 eine Schaltung einer differenzierenden Superpositionsschaltung entsprechend der vorliegenden Erfindung darstellt; und
6 einen Graphen der Simulationsergebnisse einer zweiten Ableitung der Transkonduktanz in Bezug auf die Gate-Source-Spannung entsprechend der Erfindung zeigt.
Detaillierte Beschreibung bevorzugter Ausführungsformen
Im Detail wird nun auf die Ausführungsformen der vorliegenden allgemeinen erfinderischen Idee Bezug genommen, wobei Beispiele durch die beiliegenden Zeichnungen dargestellt sind, und identische Bezugszeichen durchgängig identische Elemente bezeichnen. Die Ausführungsformen werden nachfolgend nacheinander erläutert, um das vorliegende allgemeine erfinderische Konzept unter Bezugnahme auf die Figuren zu erläutern.
Nachfolgend wird eine bevorzugte Ausführungsform der vorliegenden Erfindung im Detail unter Bezugnahme auf die beiliegenden Zeichnungen erläutert.
5 zeigt eine Schaltung einer differenzierenden Superpositionsschaltung 500 entsprechend der vorliegenden Erfindung. Wie in 5 dargestellt, umfasst die differenzierende Superpositionsschaltung 500 ein erstes aktives Element 501 und eine zweites aktives Element 502, das komplementäre Charakteristiken hinsichtlich des ersten aktiven Elements 501 besitzt.
Das erste aktive Element 501 weist ein Gate, eine Source und einen Drain auf. Entsprechend der Größe und Polarität der zwischen Gate und Source anliegenden Spannung wird die Richtung und die Größe des von der Source zum Drain oder vom Drain zur Source fließenden Stromes bestimmt. Des Weiteren ist das zweite aktive Element 502 ebenso mit einem Gate, einer Source und einem Drain ausgestattet. In Abhängigkeit der Größe und der Polarität der Gate-Source-Spannung wird die Größe und Richtung des Stroms, der von der Source zum Drain oder vom Drain zur Source fließt, bestimmt. In diesem Fall wird die Größe und Richtung des im zweiten aktiven Elements 502 fließenden Stroms komplementär hinsichtlich des ersten Elements 501 bestimmt.
Mit anderen Worten, wenn sich die Größe des Stroms vom Drain zur Source proportional zur Größe der Gate-Source-Spannung des ersten aktiven Elements 501 ändert, ändert sich die Größe des Stroms von der Source zum Drain im Verhältnis zur Größe der Gate-Source-Spannung des zweiten aktiven Elements 502.
Als solche aktiven Elemente können Bipolar-Transistoren (BJT), Sperrschicht-Feldeffekt-Transistoren (JFET), Metalloxid-Feldeffekt-Transistoren (MOSFET), Metall-Halbleiter-Feldeffekt-Transistoren (MESFET) und Ähnliches verwendet werden.
Ein bestimmtes aktives Element kann des Weiteren mit einem Gehäuseanschluss zusätzlich zum Gate, Source und Drain ausgerüstet sein. Bei solch einem aktiven Element wird die Größe und Richtung des Stroms, der von der Source zum Drain oder vom Drain zur Source fließt, durch die Größe und Polarität der Spannung, die zwischen Gate und Gehäuse anliegt, bestimmt.
In diesem Fall kann als aktives Element ein Metalloxid-Halbleiter-Feldeffekt-Transistor (MOSFET) verwendet werden.
Im Nachfolgenden wird bei der Beschreibung des aktiven Elements ein MOSFET betrachtet. Jedoch kann die technische Idee der vorliegenden Erfindung gleichwohl auf alle aktiven Elemente angewendet werden, die als Verstärker genauso wie ein MOSFET eingesetzt werden können. Aus diesem Grund sind, obwohl die Beschreibung sich auf einen MOSFET beschränkt, das Konzept und die Tragweite der Erfindung nicht auf MOSFETs beschränkt.
Die Gates der ersten und zweiten aktiven Elemente 501 und 502 sind miteinander so verbunden, dass eine vorbestimmte Betriebsvorspannung durch eine erste und zweite Spannungsversorgung 503 und 504 über eine erste Impedanz 505 geliefert wird, und sie sind mit einem Eingangsanschluss IN über eine zweite Impedanz 506 verbunden.
Entsprechend einer bevorzugten Ausführungsform der Erfindung ist die erste Spannungsversorgung 503 eine Spannungsversorgung, die eine vorbestimmte positive Spannung zwischen Gate und Source anlegt, so dass eine Spannungsversorgung, die eine positive Spannung der gleichen Größe wie die Gate-Source-Spannung aufweist, bereitgestellt wird, und die zweite Spannungsversorgung 504 entspricht einer Masse. Des Weiteren, da die Impedanz 505 eine vorbestimmte Betriebsvorspannung im ersten aktiven Element 501 bereitstellt, wird bevorzugt ein Widerstand verwendet. Da die zweite Impedanz 506 mit dem Eingangsanschluss IN verbunden ist, wird bevorzugt eine Kapazität verwendet.
Da die Gates der ersten und zweiten aktiven Elemente 501 und 502 miteinander verbunden sind, wird nur eine Gatevorspannung benötigt, da dieselbe operative Vorspannung durch die erste und zweite Spannungsversorgung 503 und 504 bereitgestellt wird. Aus diesem Grund ist der Entwurf der Vorspannungsschaltung sehr einfach, und die Gesamtgröße der Schaltung kann verringert werden.
Die Drains der ersten und zweiten aktiven Elemente 501 und 502 sind mit einem Ausgangsanschluss OUT verbunden, und die Sources der ersten und zweiten aktiven Elemente 501 und 502 sind mit der zweiten Spannungsversorgung 504 über eine dritte Impedanz 507 verbunden.
Als dritte Impedanz 507, die die zweite Spannungsversorgung 504 mit den Sources der ersten und zweiten aktiven Elemente 501 und 502 verbindet, wird bevorzugt eine Induktivität verwendet.
6 zeigt in einem Graphen Simulationsergebnisse der zweiten Ableitung der Transkonduktanz bezogen auf die Gate-Source-Spannung entsprechend der vorliegenden Erfindung.
Die ersten und zweiten aktiven Elemente werden durch ein gewöhnliches CMOS-Verfahren hergestellt. Die entsprechenden Gatelängen der Elemente unterscheiden sich voneinander, und die Gatelänge des ersten aktiven Elements ist kürzer als die Gatelänge des zweiten aktiven Elements. Typischerweise wird als erstes aktives Element ein Element verwendet, dessen Gatelänge 0,18 μm beträgt. Als zweites aktives Element wird ein aktives Element mit einer bestimmten Charakteristik unter allen aktiven Elementen ausgewählt, bei denen die Gatelänge größer als die des ersten aktiven Elements ist.
Da die ersten und zweiten aktiven Elemente, die durch verschiedene CMOS-Verfahren hergestellt werden, prinzipiell eine unterschiedliche Dicke der Oxide aufweisen, unterscheiden sich die Gatelängen der Elemente. Dementsprechend weisen die ersten und zweiten aktiven Elemente unterschiedliche Charakteristiken in verschiedenen Aspekten, wie beispielsweise der Schwellspannung, auf.
Aus diesem Grund wird bei dem in dieser Erfindung vorgeschlagenen Verfahren zur Verbesserung der Linerarität eine komplementäre Charakteristik zwischen den aktiven Elementen, bei denen die Gatelänge voneinander abweicht, verwendet. Beispielsweise besitzen die aktiven Elemente unterschiedliche Schwellspannungen.
Falls die Gates der ersten und zweiten aktiven Elemente, die komplementär zueinander sind, miteinander verbunden werden, indem Transistoren verwendet werden, deren Gatelängen unterschiedlich sind, und eine Vorspannung zwischen Gate und Source geeignet eingestellt wird, so dass dasselbe Eingangssignal an den Gates anliegt, können der Bereich der Maximalwerte der zweiten Ableitungen gm_A'' der Transkonduktanz des ersten aktiven Elements und der Bereich der Minimalwerte der zweiten Ableitung gm_B'' der Transkonduktanz des zweiten aktiven Elements so eingestellt werden, dass sie in etwa um eine Schwellspannung des ersten und zweiten aktiven Elements zusammenfallen, wie in 6 dargestellt.
Der Maximalwertebereich der zweiten Ableitung gm_A'' der Transkonduktanz des ersten aktiven Elements und der Minimalwertebereich der zweiten Ableitung gm_B'' der Transkonduktanz des zweiten aktiven Elements sind so ausgewählt, dass sie gegensätzliche Vorzeichen aufweisen. Dies kann auch umgekehrt möglich sein.
Aus diesem Grund sind IMD3-Signale, die von zwei der aktiven Elemente erzeugt werden, mit einem Offset behaftet, um somit eine Linearisierung der zweiten Ableitung gm'' der Transkonduktanz zu erreichen, bei der die IP3-Charakteristiken verbessert sind.
Des Weiteren, da die operative Vorspannung der ersten und zweiten aktiven Elemente durch Verwendung von Transistoren mit unterschiedlichen Gatelängen eingestellt wird, kann eine zusätzliche Vorspannungsschaltung, wie beispielsweise zur Erzeugung einer Offest-Spannung V_Off oder Ähnlichem, im Gegensatz zum Stand der Technik vermieden werden. Aus diesem Grund ist eine stabile Linearisierung ohne Feineinstellung möglich, und eine Vorspannungsschaltung kann in einfacher Weise entworfen werden. Des Weiteren werden die Gesamtmaße der Schaltung verringert.
Entsprechend der differenzierenden Superpositionsschaltung der vorliegenden Erfindung werden Transistoren, die durch ein gewöhnliches CMOS-Verfahren bereitgestellt werden und bei denen sich die Gatelängen unterscheiden, verwendet, so dass eine stabile Linearisierung ohne Feineinstellung ermöglicht wird.
Des Weiteren, da eine Vielzahl von Transistoren durch eine einzige Vorspannung betrieben werden kann, kann die Vorspannungsschaltung in einfacher Weise entworfen und die Gesamtfläche der Schaltung reduziert werden.
Obwohl einige Ausführungsformen des vorliegenden allgemeinen erfinderischen Konzepts dargestellt und erläutert wurden, können vom Fach mann Änderungen in diesen Ausführungsformen gemacht werden, ohne von den Prinzipien und dem Boden des allgemeinen erfinderischen Konzepts abzuweichen, dessen Umfang in den beigefügten Ansprüchen und ihren Entsprechungen dargelegt ist.

Claims

Differenzierende Superpositionsschaltung zur Linearisierung, umfassend: ein erstes aktives Element mit Anschlüssen 1 bis 3, wobei die Größe und Richtung des Stromflusses des zweiten zum dritten Anschluss in Abhängigkeit der Größe der Spannung zwischen erstem und zweitem Anschluss variiert; und ein zweites aktives Element mit Anschlüssen 1 bis 3, das zum ersten aktiven Element komplementäre Eigenschaften aufweist, dadurch gekennzeichnet, dass die ersten Anschlüsse des ersten und zweiten aktiven Elements miteinander verbunden sind, so dass eine vorbestimmte operative Vorspannung durch eine erste und zweite Spannungsversorgung über eine erste Impedanz aufrechterhalten wird und dass die ersten Anschlüsse über eine zweite Impedanz mit einer Eingangsklemme verbunden sind; und dass die dritten Anschlüsse des ersten und zweiten aktiven Elements mit einer Ausgangsklemme verbunden sind, und dass die zweiten Anschlüsse des ersten und zweiten aktiven Elements mit der zweiten Spannungsversorgung über eine dritte Impedanz verbunden sind.
Differenzierende Superpositionsschaltung zur Linearisierung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Spannungsversorgung eine Spannungsversorgung ist, die eine vorbestimmte positive Spannung zwischen den ersten und zweiten Anschlüssen anlegt, und dass die zweite Spannungsversorgung eine Masse darstellt.
Differenzierende Superpositionsschaltung zur Linearisierung nach Anspruch 2, dadurch gekennzeichnet, dass die ersten, zweiten und dritten Anschlüsse des ersten und zweiten aktiven Elements jeweils Gate, Source und Drain sind.
Differenzierende Superpositionsschaltung zur Linearisierung nach Anspruch 3, dadurch gekennzeichnet, dass die Längen der Gates des ersten und zweiten aktiven Elements sich unterscheiden, und die Gatelänge des ersten aktiven Elements kürzer als die Gatelänge des zweiten aktiven Elements ist.
Differenzierende Superpositionsschaltung zur Linearisierung nach Anspruch 4, dadurch gekennzeichnet, dass die zweite Ableitung der Transkonduktanz (Steilheit) des vom Drain zur Source fließenden Stroms in Bezug auf die erste Spannungsversorgung ihren Maximalwert im ersten aktiven Element annimmt, die zweite Ableitung der Transkonduktanz (Steilheit) des vom Drain zur Source fließenden Stroms in Bezug auf die erste Spannungsversorgung ihren Minimalwert im zweiten aktiven Element annimmt, und der Maximalwertebereich des ersten aktiven Elements mit dem Minimalwertebereich des zweiten aktiven Elements so zusammenfällt, dass die beiden sich gegenseitig ausgleichen.
Differenzierende Superpositionsschaltung zur Linearisierung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Impedanz ein Widerstand ist.
Differenzierende Superpositionsschaltung zur Linearisierung nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Impedanz eine Kapazität ist.
Differenzierende Superpositionsschaltung zur Linearisierung nach Anspruch 1, dadurch gekennzeichnet, dass die dritte Impedanz eine Induktivität ist.
Differenzierende Superpositionsschaltung zur Linearisierung nach Anspruch 1, dadurch gekennzeichnet, dass die ersten und zweiten aktiven Elemente MOSFETs sind.