[go: up one dir, main page]

DE102006017260A1 - Verfahren zur Schaltkreisüberprüfung - Google Patents

Verfahren zur Schaltkreisüberprüfung Download PDF

Info

Publication number
DE102006017260A1
DE102006017260A1 DE102006017260A DE102006017260A DE102006017260A1 DE 102006017260 A1 DE102006017260 A1 DE 102006017260A1 DE 102006017260 A DE102006017260 A DE 102006017260A DE 102006017260 A DE102006017260 A DE 102006017260A DE 102006017260 A1 DE102006017260 A1 DE 102006017260A1
Authority
DE
Germany
Prior art keywords
circuit
electronic circuit
impedance
peripheral circuit
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006017260A
Other languages
English (en)
Inventor
Toshiro Kariya Nishimura
Hideki Kariya Kabune
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102006017260A1 publication Critical patent/DE102006017260A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52Testing for short-circuits, leakage current or ground faults
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2839Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G01R31/2841Signal generators

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren zur Überprüfung eines elektronischen Schaltkreises (12), der auf einer Platine oder Schaltkreiskarte (10) mit einem Peripherieschaltkreis (15) ausgebildet ist, umfasst die Schritte der Bereitstellung eines Anschlusses (27) zur Eingabe und Ausgabe eines elektronischen Signals, des Bereitstellens einer Impedanzerhöhungsvorrichtung (11) zur Erhöhung einer Impedanz einer elektrischen Verbindung zwischen dem elektronischen Schaltkreis (12) und dem Peripherieschaltkreis (15) und des Bereitstellens einer Überprüfungsvorrichtung (24) zur Überprüfung des elektronischen Schaltkreises (12). Die Impedanz des elektronischen Schaltkreises (12) wird erhöht, um Einflüsse des Peripherieschaltkreises (15) vor und während der Überprüfung des elektronischen Schaltkreises (12) zu verhindern, und die Erhöhung der Impedanz wird nach der Überprüfung aufgehoben.

Description

  • Die vorliegende Erfindung betrifft allgemein ein Verfahren zur Schaltkreisüberprüfung.
  • Üblicherweise werden elektronische Schaltkreise auf einem Substrat implementiert, indem gepackte (in Kunstharz vergossene) ICs und Mikrocomputer aufgrund der einfachen Handhabung und der Widerstandsfähigkeit gegenüber Umgebungseinflüssen verwendet werden. Die Anforderung nach hoher Funktionalität und immer kompliziertere Systeme in elektronischen Steuereinheiten (ECUs) erzwingen jedoch einen Anstieg der Größe der elektronischen Schaltkreise, trotz eines für die ECUs reservierten begrenzten Raums.
  • Die den ECUs auferlegten Beschränkungen fördern eine Volumenverkleinerung der elektronischen Schaltkreise unter Verwendung kleinerer ICs (gepackte Teile, Packungen nur in Chipgröße, blanke Chips [IC-Chips ohne Kunstharzverguss] oder dergleichen). In diesem Fall macht es der verringerte Abstand zwischen den Anschlüssen und/oder eine verringerte Größe der Anschlüsse an den kleineren ICs schwieriger, eine Qualitätsüberprüfung durch Kontaktierung der Anschlüsse durchzuführen.
  • Das japanische Patentdokument JP-A-H5-72280 beschreibt ein Verfahren zur Überprüfung eines elektronischen Schaltkreises für dessen Qualitätssicherung, bei dem die elektronischen Schaltkreise in einem Zustand überprüft werden, in welchem sie auf einer Karte oder Platine implementiert sind. Der elektronische Schaltkreis, der auf der Karte implementiert ist, hat jedoch hiermit in Verbindung stehende Peripherieschaltkreise, so dass Einflüsse von den Peripherieschaltkreisen während der Überprüfung vorliegen und das Überprüfungsergebnis ungenau machen können. D.h., kritische Überprüfungen hinsichtlich Produktqualität, beispielsweise eine Leckstrom untersuchung, eine Funktionsüberprüfung oder dergleichen können an den elektronischen Schaltkreis nicht durchgeführt werden, wenn dieser auf der Karte implementiert ist.
  • Angesichts des oben beschriebenen und weiterer Probleme ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zur Überprüfung eines elektronischen Schaltkreises in dessen Zustand einer Implementierung auf einer Karte oder Platine bereitzustellen, ohne dass Einflüsse von anderen Schaltkreisen erfolgen, welche an der Überprüfung nicht teilnehmen.
  • Bei dem Überprüfungsverfahren gemäß der vorliegenden Erfindung zur Überprüfung eines elektronischen Schaltkreises, der auf einer Karte oder Platine angeordnet ist, weist das Verfahren die Schritte auf des Bereitstellens eines Anschlusses zum Eingeben und Ausgeben eines elektronischen Signals in/aus dem elektronischen Schaltkreis, des Bereitstellens eines Periperhieschaltkreises, des Bereitstellens einer Impedanzerhöhungseinheit zur Erhöhung einer Impedanz einer elektronischen Verbindung zwischen dem elektronischen Schaltkreis und dem Peripherieschaltkreis, und das Bereitstellen einer Überprüfungseinheit zur Überprüfung des elektronischen Schaltkreises. Die Impedanzerhöhungseinheit führt einen Prozess des Verhinderns eines Fließens eines elektrischen Stroms von dem Peripherieschaltkreis in den elektronischen Schaltkreis oder einen Prozess des Verhinderns des Fließens des elektrischen Stroms aus dem elektronischen Schaltkreis heraus zu dem Peripherieschaltkreis vor der Durchführung des Überprüfungsvorgangs des elektronischen Schaltkreises mit der Überprüfungseinheit durch. Die Überprüfungseinheit führt den Überprüfungsprozess an dem elektronischen Schaltkreis durch elektrisches Verbinden des Anschlusses mit der Überprüfungseinheit und durch entweder die Bereitstellung eines Überprüfungssignals für oder eines Empfangsüberprüfungssignals von dem elektronischen Schaltkreis durch. Die Impedanzerhöhungseinheit führt einen elektrischen Verbindungsprozess zwischen dem elektronischen Schaltkreis und dem Peripherieschaltkreis nach dem Überprüfungsprozess durch.
  • Der betreffende zu überprüfende elektronische Schaltkreis kann einen Einfluss durch andere Schaltkreise vermeiden, indem die Impedanz des betreffenden elektronischen Schaltkreises selbst relativ zu dem Peripherieschaltkreis erhöht wird. Auf diese Weise kann eine Leckstromüberprüfung oder Funktionsüberprüfung des elektronischen Schaltkreises in einem Zustand dessen Implementierung auf der Karte oder Platine durchgeführt werden.
  • Das Verfahren zur Überprüfung des elektronischen Schaltkreises, der auf einer Karte ausgebildet ist, kann auch als die Zustände elektronischer Schaltkreises in Relation zu dem Peripherieschaltkreis beschrieben werden. D.h., das Hineinfließen, Herausfließen des elektrischen Stroms in/aus dem elektronischen Schaltkreis wird durch eine Erhöhung der Impedanz des elektronischen Schaltkreises mit der Impedanzerhöhungseinheit als Anfangsbedingung verhindert und ein Unterbrechungszustand des elektrischen Stroms wird während der Überprüfung aufrechterhalten. Das Überprüfungssignal wird von der Überprüfungseinheit während der Überprüfung an den Anschluss angelegt. Die Impedanz des elektronischen Schaltkreises wird nach der Überprüfung abgesenkt, um die elektrische Verbindung zwischen dem elektronischen Schaltkreis und dem Peripherieschaltkreis herzustellen.
  • Die dritte Version einer Beschreibung der Überprüfung ist direkter als die voranstehenden. Die Überprüfung des elektronischen Schaltkreises erfolgt durch Erhöhen der Impedanz des elektronischen Schaltkreises mit der Impedanzerhöhungseinheit und das Überprüfungssignal wird an den Schaltkreis geliefert, wobei die erhöhte Impedanz auf dem gleichen Wert gehalten wird. Nach der Überprüfung wird die Impedanz abgesenkt, um die elektri sche Verbindung zwischen dem elektronischen Schaltkreis und dem Peripherieschaltkreis wieder aufzunehmen.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist die Impedanzerhöhungseinheit als Schalter ausgeführt. Beispielsweise kann ein MOS-Schalter verwendet werden, um die Impedanz des elektronischen Schaltkreises mit Sicherheit zu erhöhen, wobei ein kleiner Steuerstrom in einem einfachen Schaltkreisaufbau verwendet wird, ohne dass ein Leckstrom bewirkt wird.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung kann die Impedanzerhöhungseinheit bereitgestellt werden, indem eine Schaltkreisverdrahtung zwischen dem elektronischen Schaltkreis und dem Peripherieschaltkreis für eine elektrische Verbindung weggelassen wird. D.h., die Impedanz der elektrischen Verbindung zwischen Kontaktkissen wird ohne Verwendung eines Schalters oder dergleichen gesteuert, wenn die Schaltkreisverdrahtung zwischen den Kontaktkissen nicht vorliegt.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung kann die Impedanz des elektronischen Schaltkreises erhöht werden, indem eine Diode derart angeordnet wird, dass sie das Fließen eines elektrischen Stroms von dem Peripherieschaltkreis in den elektronischen Schaltkreis und/oder das Herausfließen von elektrischem Strom aus dem elektronischen Schaltkreis in den Peripherieschaltkreis verhindert. Auf diese Weise kann der elektronische Schaltkreis als vollständiges Produkt nach der Überprüfung verschickt werden, ohne dass irgendeine Bearbeitung der Verdrahtung erfolgt. Weiterhin lässt sich die Charakteristik der Diode, welche in einem IC des Peripherieschaltkreises liegt, nach der Überprüfung zur Steuerung der Impedanz problemlos ändern.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung kann die Erhöhung der Impedanz erreicht werden, indem ein Dreizustandsschaltkreis verwendet wird, der selektiv den elektrischen Strom entweder von einer Energieversorgung, von Masse (GND) oder dem Peripherieschaltkreis für den elektronischen Schaltkreis in einem ersten, zweiten und dritten Betriebszustand unterbricht. Auf diese Weise kann der elektronische Schaltkreis als vollständiges Produkt überprüft werden, da nach der Überprüfung die Verdrahtung nicht notwendigerweise bearbeitet werden muss.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung kann eine Erhöhung der Impedanz erreicht werden, indem keine Verdrahtung zwischen einem ersten Kontaktkissen und einem zweiten Kontaktkissen erfolgt, welche jeweils mit Bündeln von Schaltkreisverdrahtungen auf gleichem Potential verbunden sind. Auf diese Weise wird die Anzahl von Kontaktkissen zur Erhöhung der Impedanz verringert.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung sind der elektronische Schaltkreis und der Peripherieschaltkreis auf der gleichen Karte oder Platine angeordnet. Auf diese Weise kann das zu überprüfende Objekt, d.h. kann der elektronische Schaltkreis und der Peripherieschaltkreis auf der gleichen Karte implementiert werden, um als annähernd vollständiges Produkt zur Erreichung einer verbesserten Produktqualität überprüft werden zu können.
  • Weitere Einzelheiten, Aspekte und Vorteil der vorliegenden Erfindung ergeben sich besser aus der folgenden detaillierten Beschreibung unter Bezugnahme auf die beigefügte Zeichnung.
  • Es zeigt:
  • 1 im Blockdiagramm den Schaltkreisaufbau einer Karte oder Platine gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 2 schematisch den Aufbau des Schaltkreises auf der Karte in einer ersten Ausführungsform;
  • 3 schematisch den Aufbau des Schaltkreises auf der Karte in einer zweiten Ausführungsform;
  • 4 schematisch den Aufbau des Schaltkreises auf der Karte in einer dritten Ausführungsform;
  • 5 schematisch den Aufbau des Schaltkreises auf der Karte in einer vierten Ausführungsform;
  • 6 schematisch den Aufbau des Schaltkreises auf der Karte in einer fünften Ausführungsform;
  • 7 schematisch den Aufbau des Schaltkreises auf der Karte in einer sechsten Ausführungsform;
  • 8 schematisch den Aufbau des Schaltkreises auf der Karte in einer siebten Ausführungsform;
  • 9 schematisch den Aufbau des Schaltkreises auf der Karte in einer achten Ausführungsform; und
  • 10 schematisch den Aufbau des Schaltkreises auf der Karte in einer neunten Ausführungsform.
  • Ausführungsformen der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnung beschrieben.
  • 1 zeigt ein Blockdiagramm des Schaltkreisaufbaus auf einer Karte oder Platine 10 gemäß einer Ausführungsform der vorliegenden Erfindung. Wie die Impedanz eines Teils des Schaltkreises durch eine Impedanzerhöhungseinheit (HiZ-Einheit) 11 in Relation zu einer Überprüfung eines IC auf der Karte erhöht wird, ist ein wesentlicher Punkt der vorliegenden Erfindung.
  • Die Karte 10 hat hierauf einen IC1 12 als Testobjekt implementiert und jeder Anschluss des IC1 12 ist mit der HiZ-Einheit 11 über eine Verdrahtung 13 verbunden. Ein IC2 14 und ein Pull-Down-Widerstand etc. sind ebenfalls mit dem IC1 12 über eine weitere Verdrahtung 13 verbunden. Zusätzlich sindeine Energieversorgung 16 und Masse (GND) 17 mit dem IC1 12 und dem IC2 14 zur Bereitstellung eines Betriebsstroms verbunden. In diesem Fall sind der IC2 14, die Versorgung 16, GND 17, elektrische Elemente wie der Pull-Down-Widerstand etc. als Peripherieschaltkreis 15 eingestuft. Die Impedanz des IC1 12 wird erhöht durch Verwendung der HiZ-Einheit 11 an jedem der Anschlüsse des IC1 12 zur Durchführung von Überprüfungen, beispielsweise auf Leckströme und Funktionen. Auf diese Weise wird ein Hineinfließen/Herausfließen von elektrischem Strom zwischen dem IC1 12 und dem Peripherieschaltkreis 15 verhindert. Die HiZ-Einheit 11 als praktischer Schaltkreis wird nachfolgend noch beschrieben.
  • <Erste Ausführungsform>
  • 2 zeigt schematisch den Aufbau des Schaltkreises auf der Schaltkreiskarte oder Platine 10 in einer ersten Ausführungsform. In der ersten Ausführungsform ist der IC1 12 als das Testobjekt mit einem Schalter 26, der die HiZ-Einheit 11 bildet, mit dem Peripherieschaltkreis 15 auf der Karte 10 verbunden, welcher den IC2 14, einen Pull-Down-Widerstand 20 und ei nen Kondensator 21 enthält, sowie mit einer Überprüfungseinheit 24, einem Ampermeter 22 und einem Signalgenerator 23 zum Testen des Testobjekts.
  • Der Pull-Down-Widerstand 20 und der Kondensator 21 sind mit dem IC1 12 über die Verdrahtung 13 verbunden und der IC2 14 enthält einen analogen Ausgangsschaltkreis, beispielsweise einen Operationsverstärker (Op. Amp.) 25, wie in 2 gezeigt. Der IC1 12 steht in Verbindung mit dem Pull-Down-Widerstand 20, dem Kondensator 21 und dem IC2 14 über den Schalter 26 als HiZ-Einheit 11. In den folgenden Ausführungsformen sind der Pull-Down-Widerstand 20 und der Kondensator 21 mit GND 17 verbunden, solange nicht anders angegeben. Weiterhin hat der IC1 12 einen TP-Anschluss 27 zum Anschluss externer Vorrichtungen, beispielsweise einer Überprüfungseinheit 24.
  • Der Testvorgang für den IC1 12 wird nachfolgend erläutert.
  • Der IC1 12 wird vom Peripherieschaltkreis 15 durch Betätigen des Schalters 26 als HiZ-Einheit 11 elektrisch isoliert. Der Einfluss vom Peripherieschaltkreis 15 wird auf diese Weise verhindert. Dann wird der TP-Anschluss 27 verwendet, um die Überprüfungseinheit 24 mit dem IC1 12 für die Lecküberprüfung und die Funktionsüberprüfung zu verbinden, ohne dass Einflüsse von Peripherieschaltkreis 15 vorliegen.
  • Der Schalter 26 kann als mechanischer Schalter ausgelegt sein oder er kann ein Halbleiterschalter unter Verwendung eines Halbleiterelements sein, beispielsweise eines p-MOS, eines n-MOS oder eines Analogschalters.
  • <Zweite Ausführungsform>
  • 3 zeigt schematisch den Schaltkreisaufbau auf der Platine bei einer zweiten Ausführungsform. Der Unterschied zwischen dieser Ausführungs form und der voranstehenden Ausführungsform liegt darin, dass die HiZ-Einheit 11 durch Weglassen der Verdrahtung geschaffen ist. Bei dieser Ausführungsform haben gleiche Teile wie in der voranstehenden Ausführungsform gleiche Bezugszeichen und eine nochmalige Beschreibung dieser Teile erfolgt nicht.
  • Die Impedanzerhöhung bei der zweiten Ausführungsform erfolgt durch eine Nicht-Anordnung der Verdrahtung 13 zwischen zwei Kissen 30, welche anstelle des Schalters 26 verwendet werden, wie in 30 gezeigt. Auf diese Weise wird die Impedanz erhöht, ohne dass irgendein zusätzlicher Schaltkreis, beispielsweise der Schalter 26 hinzugefügt wird, wobei der gleiche Effekt wie in der ersten Ausführungsform erreicht wird. Weiterhin werden die Kontaktkissen 30 als TP-Anschlüsse 27 während der Überprüfung verwendet. Die Kontaktkissen 30 werden nach der Überprüfung elektrisch verbunden. Auf diese Weise wird die Anzahl von TP-Anschlüssen 27 verringert.
  • <Dritte Ausführungsform>
  • 4 zeigt schematisch den Schaltkreisaufbau auf der Karte bei einer dritten Ausführungsform. Der Unterschied zwischen dieser Ausführungsform und den voranstehenden Ausführungsformen liegt darin, dass der Pull-Down-Widerstand 20 und der Kondensator 21 auf der Karte 10 nach der Inspektion implementiert werden und der Schalter 26 zwischen dem IC1 12 und dem Operationsverstärker 25 im IC2 14 liegt. Bei dieser Ausführungsform haben gleiche Teile wie in den voranstehenden Ausführungsformen gleiche Bezugszeichen und eine nochmalige Beschreibung erfolgt nicht.
  • Der IC1 12 wird von GND 17 isoliert, indem der Kondensator 21 und der Widerstand 20 nicht angeordnet sind und der Schalter 26 im IC2 14 wird verwendet, den Operationsverstärker 25 vom IC1 12 zu isolieren, um die Impedanz zu erhöhen und Einflüsse vom Peripherieschaltkreis 15 zu unterbinden, wie in 4 gezeigt. Die TP-Anschlüsse 27 werden verwendet, ein Überprüfungssignal einzugeben. Nach der Überprüfung werden der Kondensator 21 und der Widerstand 20 auf der Karte 10 implementiert. Auf diese Weise werden Einflüsse vom Peripherieschaltkreis 15 mit dem IC2 14, GND 17 oder dergleichen während der Überprüfung des IC1 12 verhindert. Ein zusätzliche Schaltkreis oder dergleichen ist auf der Karte 10 zur Durchführung der Überprüfung nicht notwendig.
  • In diesem Fall kann der Schalter 26 auf einem Teil der Verdrahtung in Richtung eines Punkts A anstelle des Inneren des IC2 14 angeordnet sein. Die zur Isolierung des IC1 12 verwendeten Teile müssen nicht notwendigerweise der Kondensator 21 und der Widerstand 20 sein. D.h., andere elektronische Teile können auf der Karte 10 während der Überprüfung noch nicht implementiert sein.
  • <Vierte Ausführungsform>
  • 5 zeigt schematisch den Schaltkreisaufbau auf der Karte gemäß einer vierten Ausführungsform. Der Unterschied zwischen der vierten Ausführungsform und voranstehenden Ausführungsformen besteht darin, dass die Schalter 26 zwischen dem Pull-Down-Widerstand 20/dem Kondensator 21 und GND 17 angeordnet sind. Bei der vorliegenden Ausführungsform haben gleiche oder einander entsprechende Teile gleiche Bezugszeichen wie in den voranstehenden Ausführungsformen und eine nochmalige Beschreibung erfolgt nicht.
  • Der Schalter 26 zwischen dem Widerstand 20 und GND 17 und der Schalter 26 zwischen dem Kondensator 21 und GND 17 werden jeweils ausgeschaltet, um den Widerstand 20/den Kondensator 21 gegenüber GND 17 zu isolieren, wie in 5 gezeigt. Der Schalter 26, der während der Über prüfung abgeschaltet ist, kann die Impedanz erhöhen und der Schalter 26 wird eingeschaltet, um den IC1 12 nach der Überprüfung mit GND 17 zu verbinden. Auf diese Weise werden Einflüsse seitens des Peripherieschaltkreises während der Überprüfung verhindert. D.h., diese Ausführungsform hat die gleichen Auswirkungen wie die voranstehenden Ausführungsformen.
  • Der Schalter 26 kann als mechanischer Schalter ausgeführt sein oder er kann als Halbleiterschalter unter Verwendung eines Halbleiterelements ausgeführt sein, beispielsweise eines p-MOS, eines n-MOS oder eines Analogschalters.
  • <Fünfte Ausführungsform>
  • 6 zeigt schematisch den Schaltkreisaufbau auf der Karte bei einer fünften Ausführungsform. Der Unterschied zwischen der fünften Ausführungsform und voranstehenden Ausführungsformen liegt darin, dass die Verdrahtung 13 zwischen dem Pull-Down-Widerstand 20/dem Kondensator 21 und GND 17 nicht vorhanden ist. Bei der fünften Ausführungsform haben gleiche oder einander entsprechende Teile wie in den voranstehenden Ausführungsformen gleiche Bezugszeichen und eine nochmalige Beschreibung erfolgt nicht.
  • Der Schalter 26 zwischen dem Widerstand 20/dem Kondensator 21 und GND 17 wird durch zwei Kontaktkissen 30 ersetzt und die Isolierung des Widerstands 20/des Kondensators 21 gegenüber GND 17 wird erreicht, indem die beiden Kontaktkissen 30 nicht verbunden werden. Die beiden Kontaktkissen 30 werden durch die Verdrahtung 13 oder durch eine Bondierung nach der Überprüfung unter Verwendung der TP-Anschlüsse 27 kurzgeschlossen. Die Verdrahtungen 13 haben eine Äquipotentialspannung und sind mit einem einzelnen Kontaktkissen 30 als Bündel verbunden, wie in
  • 6 gezeigt, um eine geringere Anzahl von Kontaktkissen 30 zu haben.
  • Auf diese Weise ermöglicht die vorliegende Erfindung weniger Bearbeitungsschritte und Teilekosten zum Bondieren oder Neuverdrahten nach der Überprüfung und eine verringerte Schaltkreisgröße zusätzlich zu den Effekten, welche in den voranstehenden Ausführungsformen erhaltbar sind.
  • <Sechste Ausführungsform>
  • 7 zeigt schematisch den Schaltkreisaufbau auf der Karte oder Platine bei der sechsten Ausführungsform. Der Unterschied zwischen der sechsten Ausführungsform und den voranstehenden Ausführungsformen liegt darin, dass der IC1 12 eine externe Energieversorgung 16 hat. Bei der sechsten Ausführungsform haben gleiche oder einander entsprechende Teile wie in den voranstehenden Ausführungsformen gleiche Bezugszeichen und eine nochmalige Beschreibung erfolgt nicht.
  • Der IC1 12 weist die externe Energieversorgung 16 auf. An diesem Fall ist der Schalter 26 zwischen der Energieversorgung 16 und dem Pull-up-Widerstand 20 als HiZ-Einheit 11 vorgesehen. Auf diese Weise wird ein einfacher Aufbau zum Unterbrechen des elektrischen Stroms von/zu dem Peripherieschaltkreis 15 geschaffen. Der Schalter 26 kann in einem Abschnitt zwischen dem Pull-up-Widerstand 20 und einem Punkt B anstelle eines Abschnitts zwischen der Energieversorgung 16 und dem Pull-up-Widerstand 20 angeordnet sein.
  • <Siebte Ausführungsform>
  • 8 zeigt den schematischen Aufbau des Schaltkreises auf der Karte oder Platine bei einer siebten Ausführungsform.
  • Der Unterschied zwischen der vorliegenden Ausführungsform und den voranstehenden Ausführungsformen liegt darin, dass als HiZ-Einheit 11 eine Zenerdiode 80 verwendet wird. Bei der Ausführungsform haben gleiche oder einander entsprechende Teile wie in den voranstehenden Ausführungsformen gleiche Bezugszeichen und eine nochmalige Beschreibung erfolgt nicht.
  • Gemäß 8 wird anstelle des Schaltkreises 26 die Zenerdiode 80 als HiZ-Einheit 11 verwendet. In diesem Fall kann eine Zenerdiode 80 nicht verwendet werden, wenn die Überprüfung eine Spannung VTP anlegt, welche größer als eine Durchbruchspannung Vf der Zenerdiode 80 ist und am TP-Anschluss 27 anliegt, da die Spannung VTP größer als Vf einen Stromfluss in Richtung Energieversorgung 16 verursacht. Die Überprüfung kann mit Sicherheit durchgeführt werden, wenn der Schaltkreisaufbau die Spannung V23 der Energieversorgung 16 erlaubt. D.h., die Überprüfung kann durchgeführt werden, wenn die Spannung V23 größer als die Summe der Spannungen von VTP und Vf gemacht ist.
  • Auf diese Weise wird ein elektrischer Strom von der Energieversorgung 16 (d.h. vom Periperieschaltkreis 15) nur durch ein einzelnes Bauteil, nämlich die Zenerdiode 80 unterbunden.
  • <Achte Ausführungsform>
  • 9 zeigt schematisch den Schaltkreisaufbau auf der Karte oder Platine bei einer achten Ausführungsform. Der Unterschied zwischen dieser Ausführungsform und den voranstehenden Ausführungsformen liegt im Wesentlichen darin, dass ein Digitalausgangsschaltkreis mit drei Schaltzuständen in dem IC2 14 verwendet wird. Bei dieser Ausführungsform haben gleiche oder einander entsprechende Teile wie in den voranstehenden Ausführungsformen wieder gleiche Bezugszeichen und eine nochmalige Beschreibung erfolgt nicht.
  • Der IC1 12 ist mit dem Kondensator 21 und einem Transistor 90 verbunden und der IC2 14 hat in sich einen digitalen Ausgangsschaltkreis (CMOS oder dergleichen) ausgebildet, wie in 9 gezeigt. Der Kondensator 21 und der Transistor 90 sind vom IC1 12 durch den Schalter 26 isoliert. Die Impedanz des Schaltkreises dieser Ausführungsform wird in drei Stufen unter Verwendung eines Schaltkreises erhöht, der einen p-MOS 91 und einen n-MOS 92 hat (d.h. durch einen Push-Pull-Schaltkreis). Mit anderen Worten, ein Zustand H mit einer Ausgangsspannung von der Energieversorgung 16, ein Zustand L mit einer Ausgangsspannung auf GND 17 und ein HiZ-Zustand, der als keiner der beiden anderen Zustände eingestuft ist, sind zu erwarten. Die Überprüfung des IC1 12 wird in dem HiZ-Zustand durch Verbinden der Überprüfungseinheit 24 mit den TP-Anschlüssen 27 durchgeführt. Nach der Überprüfung werden der HiZ-Zustand des Push-Pull- Schaltkreises aufgehoben und der Schalter 26 eingeschaltet. Der Push-Pull-Schaltkreis mit den drei Schaltzuständen kann in den IC2 14 ohne irgendeinen Einfluss auf den Peripherieschaltkreis 15 auf der Schaltkreiskarte 10 erreicht werden.
  • Der Push-Pull-Schaltkreis kann die Impedanz nur dann erhöhen, wenn der Push-Pull-Schaltkreis einen Signaleingang hat (d.h. ein Überprüfungssignal oder dergleichen). Der Schalter 26 kann mit dem Kissen 30 zur Isolation des Transistors 90 und des Kondensators 21 vom IC1 12 ersetzt werden, wie in den 3 und 6 gezeigt.
  • <Neunte Ausführungsform>
  • 10 zeigt schematisch den Schaltkreisaufbau auf der Karte oder Platine bei der neunten Ausführungsform. Der Unterschied zwischen dieser Ausführungsform und voranstehenden Ausführungsformen besteht darin, dass die HiZ-Einheit 11 mit dem Pull-Down-Widerstand 20 und der Zenerdiode 80 im IC2 14 gebildet ist. Auch bei dieser Ausführungsform haben gleiche oder einander entsprechende Teile wie in den voranstehenden Ausführungsformen gleiche Bezugszeichen und eine nochmalige Beschreibung erfolgt nicht.
  • Der IC1 12 ist mit dem IC2 14 verbunden und der Pull-Down-Widerstand 20 ist im IC2 14 ausgebildet. Die Zenerdiode 80 ist zwischen GND 17 und den Pull-Down-Widerstand 20 gesetzt, um den Widerstand 20 im IC2 14 gegenüber GND 17 im IC2 14 zu isolieren. Die Anordnung der Zenerdiode 80 erhöht die Impedanz und verhindert Einflüsse des Pull-Down-Widerstands 20 auf den IC2 14. Die Überprüfung des IC1 12 erfolgt in diesem Zustand erhöhter Impedanz, indem die Überprüfungseinheit 24 mit den TP-Anschlüssen 27 verbunden wird. Die Überprüfung kann nicht richtig durchgeführt werden, wenn die an den TP-Anschlüssen 27 anliegende Spannung größer als eine Durchbruchspannung VB der Zenerdiode 80 ist. Die Zenerdiode 80 kann nach Durchführung der Überprüfung durch "Zapping" kurzgeschlossen werden (ein Einstellprozess an der Widerstands/Spannungscharakteristik eines Halbleiters während des Herstellungsprozesses unter Verwendung eines Lasers), so dass es möglich wird, Einflüsse der Zenerdiode 80 bei einem normalen Betrieb des IC2 14 auszuschließen.
  • Die Zenerdiode 80 der neunten Ausführungsform kann durch den Schalter 26 gemäß 7 ersetzt werden.
  • Ein Verfahren zur Überprüfung eines elektronischen Schaltkreises, der auf einer Platine oder Schaltkreiskarte zusammen mit einem Peripherieschaltkreis ausgebildet ist, umfasst insoweit zusammenfassend die Schritte der Bereitstellung eines Anschlusses zur Eingabe und Ausgabe eines elektronischen Signals, des Bereitstellens einer Impedanzerhöhungsvorrichtung zur Erhöhung einer Impedanz einer elektrischen Verbindung zwischen dem elektronischen Schaltkreis und dem Peripherieschaltkreis und des Bereitstellens einer Überprüfungsvorrichtung zur Überprüfung des elektronischen Schaltkreises. Die Impedanz des elektronischen Schaltkreises wird erhöht, um Einflüsse des Peripherieschaltkreises vor und während der Überprüfung des elektronischen Schaltkreises zu verhindern und die Erhöhung der Impedanz wird nach der Überprüfung aufgehoben.
  • Obgleich die vorliegende Erfindung im Zusammenhang mit bevorzugten Ausführungsformen hiervon unter Bezugnahme auf die beigefügte Zeichnung beschrieben wurde, versteht sich, dass eine Vielzahl von Änderungen und Abwandlungen für den Fachmann auf diesem Gebiet möglich ist. Derartige Änderungen und Abwandlungen liegen im Rahmen der vorliegenden Erfindung, wie er durch die beigefügten Ansprüche und deren Äquivalente definiert ist.

Claims (10)

  1. Ein Verfahren zur Überprüfung eines elektronischen Schaltkreises (12), der mit einem Peripherieschaltkreis (15) auf einer Platine (10) implementiert ist, aufweisend die Schritte von: Bereitstellen eines Anschlusses (27) zur Eingabe und zur Ausgabe eines elektronischen Signals; Bereitstellen einer Impedanzerhöhungsvorrichtung (11) zur Erhöhung einer Impedanz einer elektrischen Verbindung zwischen dem elektronischen Schaltkreis (12) und dem Peripherieschaltkreis (15); und Bereitstellen einer Überprüfungsvorrichtung (24) zur Überprüfung des elektronischen Schaltkreises (12), wobei: die Impedanzerhöhungsvorrichtung (11) einen Prozess durchführt, der das Einfließen eines elektrischen Stroms von dem Peripherieschaltkreis (15) in den elektronischen Schaltkreis (12) verhindert oder einen Prozess durchführt, der ein Herausfließen des elektrischen Stroms aus dem elektronischen Schaltkreis (12) zu dem Peripherieschaltkreis (15) verhindert, bevor der Überprüfungsprozess des elektronischen Schaltkreises (12) mittels der Überprüfungsvorrichtung (24) durchgeführt wird, die Überprüfungsvorrichtung (24) den Überprüfungsprozess des elektronischen Schaltkreises (12) durch elektrische Verbindung des Anschlusses (27) mit der Überprüfungsvorrichtung (24) und durch Durchführung einer Eingabe und Ausgabe eines Überprüfungssignals zwischen der Überprüfungsvorrichtung (24) und dem elektronischen Schaltkreis (12) durchführt, und die Impedanzerhöhungsvorrichtung (11) einen elektrischen Verbindungsprozess zwischen den elektronischen Schaltkreis (12) und dem Peripherieschaltkreis (15) nach dem Überprüfungsprozess durchführt.
  2. Ein Verfahren zur Überprüfung eines elektronischen Schaltkreises (12), der mit einem Peripherieschaltkreis (15) auf einer Platine (10) implementiert ist, aufweisend die Schritte von: Bereitstellen eines Anschlusses (27) zur Eingabe und zur Ausgabe eines elektronischen Signals; Bereitstellen einer Impedanzerhöhungsvorrichtung (11) zur Erhöhung einer Impedanz einer elektrischen Verbindung zwischen dem elektronischen Schaltkreis (12) und dem Peripherieschaltkreis (15); und Bereitstellen einer Überprüfungsvorrichtung (24) zur Überprüfung des elektronischen Schaltkreises (12), wobei: die Impedanzerhöhungsvorrichtung (11) das Fließen eines elektrischen Stroms von dem Peripherieschaltkreis (15) in den elektronischen Schaltkreis (12) verhindert und/oder ein Herausfließen des elektrischen Stroms aus dem elektronischen Schaltkreis (12) in den Peripherieschaltkreis (15) verhindert, indem ein Überprüfungssignalunterbrechungszustand durch die Überprüfungsvorrichtung (12) an den elektronischen Schaltkreis (12) angelegt wird, die Impedanzerhöhungsvorrichtung das Verhindern des Hineinfließens eines elektrischen Stroms von dem Peripherieschaltkreis (15) in den elektronischen Schaltkreis (12) aufrechterhält, indem ein Überprüfungssignalbereitstellungszustand an den elektronischen Schaltkreis (12) durch die Überprüfungsvorrichtung (24) in einer elektrischen Verbindung mit dem Anschluss (27) bereitgestellt wird, und die Impedanzerhöhungsvorrichtung (11) eine elektrische Verbindung zwischen dem elektronischen Schaltkreis (12) und dem Peripherieschaltkreis (15) mit einer Bereitstellung des Überprüfungssignalunterbrechungszustands an den elektronischen Schaltkreis (12) durch die Überprüfungsvorrichtung (24) schafft.
  3. Ein Verfahren zur Überprüfung eines elektronischen Schaltkreises (12), der mit einem Peripherieschaltkreis (15) auf einer Platine (10) imple mentiert ist, unter Verwendung einer Überprüfungsvorrichtung (24), aufweisend die Schritte von: Bereitstellen einer Impedanzerhöhungsvorrichtung (11); und Bereitstellen eines Anschlusses (25), wobei: die Impedanzerhöhungsvorrichtung verwendet wird, jeweils vor der Überprüfung das Fließen eines elektrischen Stroms von dem Peripherieschaltkreis (15) in den elektronischen Schaltkreis (12) zu verhindern und/oder das Herausfließen des elektrischen Stroms von dem elektronischen Schaltkreis (12) zu dem Peripherieschaltkreis (15) zu verhindern, die Überprüfungsvorrichtung (24) verwendet wird, ein Überprüfungssignal an den elektronischen Schaltkreis (12) mittels einer elektrischen Verbindung zwischen dem elektronischen Schaltkreis (12) und der Überprüfungsvorrichtung (24) durch den Anschluss (25) bereitzustellen, zusätzlich zu einer Verwendung der Impedanzerhöhungsvorrichtung (11) zum Aufrechterhalten des Verhinderns eines Fließens von elektrischem Strom von dem Peripherieschaltkreis (15) in den elektronischen Schaltkreis (12) während der Überprüfung, und die Impedanzerhöhungsvorrichtung (11) verwendet wird, die elektrische Verbindung zwischen dem elektronischen Schaltkreis (12) und dem Peripherieschaltkreis (15) nach der Überprüfung bereitzustellen.
  4. Das Verfahren nach einem der Ansprüche 1 bis 3, wobei die Impedanzerhöhungsvorrichtung (11) durch Verwenden eines Schalters (26) geschaffen wird.
  5. Das Verfahren nach einem der Ansprüche 1 bis 3, wobei die Impedanzerhöhungsvorrichtung (11) geschaffen wird, indem eine Schaltkreisverdrahtung (13) zur elektrischen Verbindung des elektronischen Schaltkreises (12) mit dem Peripherieschaltkreis (15) weggelassen wird.
  6. Das Verfahren nach einem der Ansprüche 1 bis 3, wobei die Impedanzerhöhungsvorrichtung (11) geschaffen wird, indem eine Diode (80) derart verwendet wird, dass das Fließen des elektrischen Stroms von dem Peripherieschaltkreis (15) in den elektronischen Schaltkreis (12) verhindert wird und/oder das Herausfließen des elektrischen Stroms von dem elektronischen Schaltkreis (12) zu dem Peripherieschaltkreis (15) verhindert wird.
  7. Das Verfahren nach einem der Ansprüche 1 bis 3, wobei die Impedanzerhöhungsvorrichtung (11) gebildet wird durch Verwenden eines Schaltkreises mit drei Zuständen, der einen Energiepegel in einem ersten Betriebszustand, einen Massepegel (GND-Pegel) in einem zweiten Betriebszustand und eine Trennung des Peripherieschaltkreis (15) von dem elektronischen Schaltkreis (12) in einem dritten Betriebszustand liefert.
  8. Das Verfahren nach Anspruch 5, wobei die Impedanzerhöhungsvorrichtung (11) ein Bündel der Schaltkreisverdrahtung (13) hat, welches äquipotential mit einem ersten Kontaktkissen (30) verbunden ist und der Peripherieschaltkreis (15) ein Bündel der Schaltkreisverdrahtung (13) hat, welches äquipotential mit einem zweiten Kontaktkissen (30) verbunden ist, welches vom ersten Kontaktkissen (30) isoliert ist.
  9. Das Verfahren nach einem der Ansprüche 1 bis 8, wobei der elektronische Schaltkreis (12) und der Peripherieschaltkreis (15) auf der gleichen Platine (10) angeordnet sind.
  10. Ein Überprüfungssystem zur Überprüfung eines elektronischen Schaltkreises (12), der mit einem Peripherieschaltkreis (15) auf einer Platine (10) angeordnet ist, aufweisend: einen Anschluss (27) zur Eingabe und Ausgabe eines elektronischen Signals; eine Impedanzerhöhungsvorrichtung (11) zur Erhöhung einer Impedanz einer elektrischen Verbindung zwischen dem elektronischen Schaltkreis (12) und dem Peripherieschaltkreis (15); und eine Überprüfungsvorrichtung (24) zur Überprüfung des elektronischen Schaltkreises (12), wobei: die Impedanzerhöhungsvorrichtung (11) das Fließen eines elektrischen Stroms vom Peripherieschaltkreis (15) in den elektronischen Schaltkreis (12) hinein verhindert und/oder das Herausfließen des elektrischen Stroms von dem elektronischen Schaltkreis (12) zu dem Peripherieschaltkreis (15) vor der Überprüfung des elektronischen Schaltkreises (12) durch die Überprüfungsvorrichtung (24) verhindert, die Überprüfungsvorrichtung (25) den elektronischen Schaltkreis (12) überprüft, indem der Anschluss (27) mit dem elektronischen Schaltkreis (12) verbunden wird, und indem eine Eingabe und Ausgabe eines Überprüfungssignals zwischen der Überprüfungsvorrichtung (24) und dem elektronischen Schaltkreis (12) durchgeführt wird, und die Impedanzerhöhungsvorrichtung (11) den elektronischen Schaltkreis (12) mit dem Peripherieschaltkreis (15) nach der Überprüfung verbindet.
DE102006017260A 2005-04-13 2006-04-12 Verfahren zur Schaltkreisüberprüfung Withdrawn DE102006017260A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005116295A JP2006292638A (ja) 2005-04-13 2005-04-13 ボード上に実装された回路の検査方法
JP2005-116295 2005-04-13

Publications (1)

Publication Number Publication Date
DE102006017260A1 true DE102006017260A1 (de) 2006-10-19

Family

ID=37055664

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006017260A Withdrawn DE102006017260A1 (de) 2005-04-13 2006-04-12 Verfahren zur Schaltkreisüberprüfung

Country Status (5)

Country Link
US (1) US7164277B2 (de)
JP (1) JP2006292638A (de)
CN (1) CN100462732C (de)
DE (1) DE102006017260A1 (de)
FR (1) FR2891916A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060100666A1 (en) * 2000-04-20 2006-05-11 Pulmosonix Pty. Ltd. Apparatus and method for lung analysis
US8790335B2 (en) 2009-08-28 2014-07-29 Covidien Lp Electrosurgical generator
JP6301620B2 (ja) * 2013-09-26 2018-03-28 日本電波工業株式会社 発振器及び発振器の製造方法
US9214802B2 (en) * 2014-03-27 2015-12-15 Hamilton Sundstrand Corporation Fault protection of a variable differential transformer (VDT) excitation circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719418A (en) * 1985-02-19 1988-01-12 International Business Machines Corporation Defect leakage screen system
JPH07117575B2 (ja) * 1987-03-19 1995-12-18 日本電気株式会社 半導体集積回路
JPS6428858A (en) * 1987-07-24 1989-01-31 Hitachi Ltd Semiconductor integrated circuit device
JPH0365807A (ja) * 1989-08-03 1991-03-20 Nissan Motor Co Ltd 半導体フィルタ回路
JPH0572280A (ja) 1991-09-13 1993-03-23 Fujitsu Ltd チツプオンボードユニツトの試験方法
US5659257A (en) * 1994-07-05 1997-08-19 Ford Motor Company Method and circuit structure for measuring and testing discrete components on mixed-signal circuit boards
US5721495A (en) * 1995-10-24 1998-02-24 Unisys Corporation Circuit for measuring quiescent current
JPH10247398A (ja) * 1997-03-05 1998-09-14 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその検査方法
JPH11258307A (ja) 1998-03-09 1999-09-24 Seiko Epson Corp 半導体集積回路装置とその試験方法
CN1235056C (zh) * 2000-05-19 2006-01-04 Oht株式会社 电路基板导通检查装置、导通检查方法及导通检查用夹具
JP2002040113A (ja) 2000-07-26 2002-02-06 Sony Corp テスト回路及びそのテスト方法
JP3950646B2 (ja) * 2001-05-21 2007-08-01 株式会社日立製作所 負荷電流出力回路一体形ドライバ回路及、それを備えたピンエレクトロニクスic及びicテスタ
JP2003121504A (ja) * 2001-10-15 2003-04-23 Seiko Epson Corp 半導体装置の検査方法および半導体装置並びに電子機器の検査方法および電子機器

Also Published As

Publication number Publication date
CN100462732C (zh) 2009-02-18
JP2006292638A (ja) 2006-10-26
CN1847870A (zh) 2006-10-18
FR2891916A1 (fr) 2007-04-13
US20060232283A1 (en) 2006-10-19
US7164277B2 (en) 2007-01-16

Similar Documents

Publication Publication Date Title
EP0090255B1 (de) Tristate-Treiberschaltung
DE68918040T2 (de) Integrierte Halbleiterschaltung mit Ein- und Ausgangsanschlüssen, die einen unabhängigen Verbindungstest erlauben.
DE398605T1 (de) Integrierter schaltungschip mit metallzwischenverbindungen.
EP1970720B1 (de) Halbleiterbauelement und Verfahren zum Testen eines solchen
EP0074417B1 (de) Verfahren und Schaltungsanordnung zum Prüfen des mit einer Tristate-Treiberschaltung integrierten Schaltnetzes, das diese in den Zustand hoher Ausgangsimpedanz steuert
DE102017100879A1 (de) Elektrische Schaltung und Verfahren zum Betrieb einer elektrischen Schaltung
EP0093947A1 (de) Programmierbare Logikanordnung
EP1314095B1 (de) Erkennung eines geräte-anschlusszustands beim usb
DE19936606C1 (de) Schaltungsanordnung zur Spannungsversorgung einer integrierten Schaltung über ein Pad mit Konfiguriermöglichkeit der integrierten Schaltung
DE69737378T2 (de) Schutzschaltung
DE102006017260A1 (de) Verfahren zur Schaltkreisüberprüfung
DE69619987T2 (de) Hochzuverlässige Leiterplatteneinfügungsschaltung für Rückwandverdrahtungen
EP0124761A1 (de) Einrichtung zur Prüfung von elektrische Schaltkreise enthaltenden Prüflingen
DE19813503C1 (de) Schaltungsanordnung zum Verhindern von bei Kontaktfehlern auftretenden falschen Ergebnissen beim Testen einer integrierten Schaltung
DE2534502C3 (de) Individuell prüfbarer, integrierter Baustein
EP3652860B1 (de) Pegelwandler und ein verfahren zum wandeln von pegelwerten in fahrzeugsteuergeräten
DE102005062422A1 (de) Schaltkreis-Anordnung mit Exschutz
DE102014209435A1 (de) Integrierte Halbleiterschaltung
DE3423768C2 (de)
DE10131386A1 (de) Verfahren zur Überprüfung einer leitenden Verbindung zwischen Kontaktstellen
DE102020104129A1 (de) Logikpufferschaltung und verfahren
DE112020007869T5 (de) Gate-treiberschaltung und leistungswandlereinrichtung
DE102005038895B4 (de) Schaltung mit kapazitiven Elementen
DE102019114323B4 (de) Elektronische Vorrichtung und Feldgerät
DE19610556A1 (de) Bussegment beziehungsweise Busanschaltung zum Anschließen einer Baugruppe einer speicherprogrammierbaren Steuerung an einen Bus

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination

Effective date: 20130413