-
Die
vorliegende Erfindung betrifft eine Speicherzellenanordnung.
-
Eine
Vielzahl von Speicherzellen bildet üblicherweise eine Matrix aus
Halbleiterspeicher-Zellen. Jede Zelle kann über eine Wortleitung und eine
Bitleitung getrennt angesteuert werden.
-
Als
Speicherzellen könnten
insbesondere Flash-Speicher bzw. EEPROM-Zellen eingesetzt werden.
Die Bezeichnung EEPROM ist eine englische Abkürzug für „Electrically Erasable Programmable
Read-Only Memory",
auf Deutsch: elektrisch löschbarer,
programmierbarer Nur-Lese-Speicher. Es handelt sich dabei um einen
nichtflüchtigen
Speicher, d.h. die Speicherinformation bleibt erhalten, selbst wenn
der Speicher nicht mit Energie versorgt wird. Der Speicherinhalt
kann durch elektrische Impulse programmiert werden.
-
Die
Speicherzelle eines EEPROMs besteht aus einem Feldeffekt-Transistor,
der ein so genanntes Floating-Gate besitzt. Das Floating-Gate ist
ein Leiterstück
oberhalb des Source-Drain-Kanals der EEPROM-Zelle. Es ist elektrisch
von seiner Umgebung isoliert, so dass auf dem Floating-Gate befindliche
Ladungen nicht ohne weiteres abfließen können. Die Programmierung der
Speicherzelle erfolgt dadurch, dass Ladungen auf das Floating-Gate
aufgebracht oder von dem Floating-Gate entfernt werden.
-
Die
auf dem Floating-Gate liegende Ladung erzeugt eine Spannung, welche
den Kanal zwischen Source und Drain der EEPROM-Zelle vergrößert oder
verkleinert; d.h. die Leitfä higkeit
des Source-Drain-Kanals wird durch das Floating-Gate beeinflusst. Zum Auslesen der Speicherinformation
wird beispielsweise eine konstante Spannung auf die Bitleitung der
Speicherzelle gelegt, welche mit dem Drain verbunden ist. Die Source
der EEPROM-Zelle liegt vorzugsweise auf Masse. Das Steuer-Gate der EEPROM-Zelle
wird üblicherweise
mit einer Auslesespannung angesteuert. Daraufhin wird der von Drain nach
Source fließende
Strom gemessen. Die gemessene Stromstärke ist ein Maß dafür, wie stark
das Floating-Gate
aufgeladen ist.
-
Im
ungeladenen Zustand des Floating-Gate kann durch die Source-Drain-Strecke
(den Kanal) der EEPROM-Zelle ein Strom fließen. Dazu muss eine geeignet
(relativ niedrige) Spannung auf das Steuer-Gate angelegt werden.
Ist das Floating-Gate
mit Elektronen aufgeladen, so ist der Kanal geschlossen. Das negative
Potential der Elektronen auf dem Floating-Gate verhindert, dass
Elektronen durch den angrenzenden Kanal fließen können. Es fließt kein Strom
in der Bitleitung.
-
Das
Steuergate jeder Speicherzelle kann beispielsweise angesteuert werden,
um eine bestimmte Speicherzelle auszuwählen. Zum Auslesen der bestimmten
Speicherzelle wird üblicherweise eine
Spannung auf die Bitleitung angelegt; die Source wird beispielsweise
geerdet. Der Stromfluss in der Bitleitung wird beispielsweise erfasst,
um festzustellen, ob das Floating-Gate aufgeladen ist oder nicht. Ein
geladenes Floating-Gate unterbindet normalerweise den Stromfluss
durch den Kanal der ausgewählten
Speicherzelle.
-
Vor
dem Beschreiben von geschalteten EEPROM-Zellen eines Speichersektors
werden üblicherweise
zunächst
alle Speicherzellen gelöscht. Beispielsweise
kann eine hohe Potentialdifferenz zwischen Steuergate und Source/Drain-Kanal
dazu verwendet werden, um eine Programmierung oder Löschung der
Speicherzelle zu bewirken. In Abhängigkeit von der Polarität des Potentialunterschiedes werden
die Elektronen von dem Floating-Gate entfernt oder auf das Floating-Gate
aufgebracht. Nach dem Löschen
können
die einzelnen Speicherzellen des Speichersektors mittels der jeweiligen
Steuergates beschrieben werden. Zum Ansteuern werden die jeweiligen
Zellen üblicherweise
selektiv durch Lese-Schalter mit der Lese-Leitung und durch Lösch-Schalter
mit der Löschleitung
verbunden.
-
Die
unterschiedlichen Schalter sind notwendig, da die Lösch-Spannungen
zum Entfernen von Ladungen aus den Floating-Gates deutlich größer sind
als die Lese-Spannungen. Üblicherweise
haben die Lösch-Spannungen
eine Größenordnung
von ca. 5 bis 20 Volt. Die Lesespannungen sind üblicherweise kleiner als 2
Volt. Die Höhe
der Lösch-Spannung wird
jedoch allein von den EEPROM-Zellen vorgegeben. Diejenige Spannung,
die ausreicht, um das Floating-Gate zu entladen oder aufzuladen,
kann als Lösch-Spannung
oder Programmierspannung der Speicherzelle bezeichnet werden. Unter
Lese-Spannung ist
diejenige Spannung zu verstehen, die ausreicht oder dazu verwendet
wird, um den Speicherinhalt der EEPROM-Zelle auszulesen, ohne die Ladung auf
dem Floating-Gate zu verändern.
-
Als
Lösch-Schalter
werden Transistoren eingesetzt, deren Durchbruchspannung über dem
Source/Drain-Kanal oberhalb von der Lösch-Spannung liegt. Ein solcher
Transistor ist in der Regel größer als ein
Transistor mit einer geringeren Durchbruchspannung. Ferner werden
höhere
Steuer-Spannungen am Gate des Transistors benötigt, um den Transistor zu schalten.
Die zum Schalten erforderliche Gate-Spannung des Lösch-Transistors
liegt beispielsweise im Bereich von 10 Volt. Zum Ansteuern der Lösch-Schalter
werden Level-Shifter benötigt,
die die üblicherweise
relativ niedrige Steuerspannung von 1 bis 2 Volt auf die erforderliche
Spannung des Gates des Lösch-Schalters
konvertieren. Der Level-Shifter ist
ein relativ langsam schaltendes Bauteil, weshalb die Lösch-Schalter
nicht so schnell angesteuert werden können wie die Lese-Schalter.
In der Regel sind die Lösch-Schalter demzufolge
im Vergleich zu den Lese-Schaltern langsamer und größer. Die Lösch-Schalter
werden jedoch für
die höheren Lösch-Spannungen
benötigt.
-
Die
bekannte Parallelschaltung mehrerer EEPROM-Zellen hat den Vorteil,
dass die Anzahl der Lösch-
und Lese-Schalter zum Ansteuern der EEPROM-Zellen reduziert werden
kann. Damit wird die Größe und Komplexität der Schaltung
reduziert und die Kosten werden gesenkt. Nachteilig an der vorbekannten
Schaltungskonfiguration ist, dass zum Programmieren der Schaltung
zunächst
ganze Speichersektoren gelöscht
werden müssen.
Dieser Nachteil wiegt jedoch nicht schwer, wenn die Speicheranordnung
sehr selten programmiert wird.
-
Beispielsweise
kann die bekannte EEPROM-Speicheranordnung als Festwert-Speicher verwendet
werden, in dem ein Programm zum Steuern eines Fahrzeugsystems (beispielsweise
die Motorsteuerung oder das Antiblockiersystem) abgelegt ist. Ein
solches Programm wird selten umgeschrieben, so dass die große Löschgranularität nicht
ins Gewicht fällt.
Andererseits soll ein derartiges Programm möglichst schnell ausführbar sein.
Denn insbesondere ein Antiblockiersystem soll möglichst schnell das Blockieren
eines Reifens erfassen und beheben. Demzufolge müssen die Speicherzellen schnell
auslesbar sein, um das Programm durchführen zu können. Die Anzahl der parallel
geschalteten Speicherzellen erhöht
jedoch die Kapazität
der angeschlossenen Leitung und damit die Zugriffszeit auf die einzelnen
Speicherzellen. Das Erfordernis eines schnellen Speicherzugriffs
steht also im Wi derspruch zu dem Wunsch, eine möglichst kleine und kostengünstige Schaltung
bereitzustellen.
-
Aus
der
DE 102 25 398
B4 ist eine Speicherzellenanordnung bekannt, bei der beim
Lesen eines Sub-Blocks weniger Speicherzellen mit einer Bitleitung
verbunden sind, als beim Löschen.
-
Es
ist Aufgabe der vorliegenden Erfindung, eine Speicherzellen-Anordnung
bereitzustellen, die preiswert ist und einen schnellen Zugriff auf
die Speicherzellen ermöglicht.
-
Die
Aufgabe wird durch den Gegenstand des beigefügten Anspruchs 1 gelöst. Der
Lösung
liegt die Erkenntnis zugrunde, dass es für die Lesezugriffszeit und
Lösch-Granularität unterschiedliche
Optima gibt. Die erforderlichen Zugriffszeiten hängen von der spezifischen Anwendung
ab. Herkömmlicherweise
wird jedoch die Speicherstruktur durch die Löschgranularität bestimmt.
D.h. die Anzahl der an die Löschleitungen
angeschlossenen Speicherzellen entspricht der Anzahl der Speicherzellen
beim Auslesen.
-
Die
erfindungsgemäße Speicherzellenanordnung
umfasst eine Vielzahl von Speicherzellen. Es ist eine Lösch-Leitung
zum Löschen
der Speicherzellen und eine Lese-Leitung zum Auslesen der Speicherzellen
vorgesehen. Als Lösch-Leitung
und als Lese-Leitung kann eine einzelne Leitung oder aber zwei unterschiedliche
Leitungen vorgesehen werden. Es ist ferner eine Anzahl von zuminest
einem Lösch-Speichersektor
vorgesehen. Jeder Lösch-Speichersektor
umfasst eine Menge der Speicherzellen. Ein Lösch-Speichersektor stellt die kleinste
Anzahl von Speicherzellen dar, die gleichzeitig gelöscht werden
können.
Die erfindungsgemäße Speicheranordnung
umfasst auch eine Anzahl von mindestens einem Lese-Speichersektor. Auch
die Lese-Speichersektoren umfassen ei ne Menge der Speicherzellen.
Unterschiedliche Lösch-
beziehungsweise Lese-Speichersektoren haben dabei vorzugsweise keine
gemeinsamen Speicherzellen. Die Speicherzellenanordnung ist derart
ausgestaltet, dass die Anzahl der Speicherzellen eines Lösch-Speichersektors
nicht mit der Anzahl der Speicherzellen eines Lese-Speichersektors übereinstimmt.
Jede Speicherzelle ist jedoch in einem Lese-Speichersektor und einem
Lösch-Speichersektor angeordnet.
-
Die
Löschleitung
kann beispielsweise parallel an die Speicherzellen eines Lösch-Speichersektors
schaltbar sein. Dann entspricht die Anzahl der Speicherzellen eines
Lösch-Speichersektors der
Anzahl der Speicherzellen die gleichzeitig gelöscht werden können. Die
Leseleitung können
jeweils parallel an die Speicherzellen eines Lese-Speichersektors angeschlossen
werden. Die Anzahl der parallel schaltbaren Lese-Speicherzellen
bestimmt die Lese-zugriffszeit
auf die Speicheranordnung, während die
Anzahl von Speicherzellen pro Lösch-Speichersektor
die Lösch-Granularität festlegt.
Weil die Lösch-Speichersektoren
und Lese-Speichersektoren unterschiedlich groß sind, kann die Lese-Zugriffzeit und
die Programmierbarkeit den jeweiligen Anforderungen entsprechend
gewählt
werden.
-
Vorzugsweise
werden EEPROM-Zellen bzw. Flash-Speicherzellen eingesetzt. Sie haben
den Vorteil, dass sie nichtflüchtige
Speicher darstellen, die programmierbar sind. Jede Speicherzelle
besitzt ein Steuer-Gate, eine Source und eine Drain.
-
Die
Sources der Speicherzellen eines Lösch-Speichersektors sind vorzugsweise
parallel geschaltet. Entsprechend sind die Drains der Speicherzellen
eines Lösch-Speichersektors
parallel geschaltet. Die Löschleitung
ist über
einen Lösch-Schalter entweder
mit den Sources oder mit den Drains eines Lösch-Speichersektors verbunden. Sofern
der Lösch-Schalter
durchgeschaltet ist, können
die Lösch-Speicherzellen
eines Speichersektors gleichzeitig gelöscht werden. Die Anzahl der
Speicherzellen innerhalb eines Lösch-Speichersektors entspricht
demnach der minimalen Anzahl von Speicherzellen, die über die
Lösch-Leitung
gleichzeitig angesteuert und gelöscht
werden können.
-
Die
Leseleitung ist vorzugsweise über
einen Lese-Schalter entweder mit den Sources oder mit den Drains
eines Lese-Speichersektors
verbunden. Es ist zwar auch denkbar, mittels eines Lösch-Schalters
die Lese-Leitung von den Speicherzellen zu trennen. Denn der Lösch-Schalter
ist dazu ausgelegt, höhere
Spannungen zu schalten als der Lese-Schalter. Die Nachteile des Lösch-Schalters,
insbesondere die langsamere Ansteuerung, bedingen, dass bevorzugt kleinere
und schnellere Lese-Schalter eingesetzt werden. Die Lese-Speichersektoren
werden folglich bevorzugt über
die Lese-Schalter angesteuert, während
die Lösch-Speichersektoren über die Lösch-Schalter
angesteuert werden.
-
Gemäß einem
Ausführungsbeispiel
umfassen die Lösch-Speichersektoren
jeweils mehrere Lese-Speichersektoren. Ein Lösch-Speichersektor ist folglich
deutlich größer als
ein Lese-Speichersektor. Eine derartige Anordnung ist vorteilhaft,
wenn die geforderte Lese-Geschwindigkeit relativ hoch ist, während die
Anforderung an die Programmier-Geschwindigkeit
relativ gering ist. Die großen
Lösch-Speichersektoren,
haben zwar zur Folge, dass große
Sektoren vollkommen gelöscht
werden müssen,
um einzelne Bereich daraus umzuprogrammieren. Die Anzahl der notwendigen
Lösch-Schalter zum Ansteuern
der Lösch-Sektoren
kann jedoch bei diesem Aufbau reduziert werden, so dass die Speicheranordnung
kleiner und preiswerter ist. Andererseits müssen in diesem Fall bei der
Lese-Geschwindigkeit keine Kompromisse eingegangen werden.
-
Die
Organisation der Speicherzellen in ineinander geschachtelte Lösch- und
Lese-Speichersektoren vereinfacht die Ansteuerung der einzelnen
Sektoren. Sofern bekannt ist, in welchem Lese-Speichersektor eine
Zelle enthalten ist, ist auch bekannt in welchem Lösch-Speichersektor
sie sich befindet. Denn alle Speicherzellen eines Lese-Speichersektors
sind in genau einem Lösch-Speichersektor
enthalten. Die Adressierung der Speicherzellen ist folglich weniger
aufwendig.
-
Die
Lese-Schalter der in einem Lösch-Speichersektor
enthaltenen Lese-Speichersektoren sind vorzugsweise jeweils über eine
subglobale Leitung parallel geschaltet und die subglobale Leitung
ist über
einen Lösch-Schalter
an die Lösch- bzw. Lese-Leitung
angeschlossen. Die Verwendung einer subglobalen Leitung ist notwendig,
wenn ein und dieselbe Leitung als Lösch- und Lese-Leitung fungiert. In
diesem Fall wird das Lösch-
und Lese-Signal über die
subglobale Leitung an die Speicherzellen ausgegeben.
-
Die
Lese-Speichersektoren können
jeweils mehrere Lösch-Speichersektoren
umfassen. Bei dieser Speicheranordnung wird größeren Wert auf die Lösch-Granularität gelegt
als auf die Lese-Geschwindigkeit. Es sind durchaus Anwendungen denkbar,
bei denen kleinere Datenpakete ausgetauscht d.h. gelöscht und
programmiert werden, während
der Speicher relativ langsam ausgelesen werden kann. In diesem Fall
ist es vorteilhaft, dass möglichst
wenige Speicherzellen gelöscht
werden müssen,
bevor neue Daten in die Speicherzellen geschrieben werden können. Ein
relativ kleiner Lösch-Speichersektor ist in
diesem Fall von Vorteil. Wenn eine einzige Leitung als globale Lösch- und
Leseleitung fungiert, sind die Lösch-Schalter
der in einem Lese-Speichersektor enthaltenen
Lösch-Speichersektoren
jeweils über eine
subglobale Leitung parallel geschaltet und die subglobale Leitung
ist über
einen einzigen Lese-Schalter an die Lösch/Lese-Leitung angeschlossen.
-
Vorteilhafte
Ausführungsbeispiele
der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf
die beigefügten
Figuren beschrieben.
-
Es
zeigen:
-
1 eine
Speicheranordnung eines ersten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung;
-
2.
eine Speicheranordnung eines zweiten bevorzugten Ausführungsbeispiels
der vorliegenden Erfindung;
-
3.
eine schematisierte Darstellung der Speicheranordnung von 2;
-
4 eine
Speicheranordnung eines dritten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung.
-
Die
in 1 gezeigte Speicheranordnung gemäß dem ersten
Ausführungsbeispiel
besitzt zwei getrennte Leitungen zum Löschen bzw. Lesen von Speicherzellen.
Die Lese-Leitung 10 und die Lösch-Leitung 20 verlaufen
parallel zueinander. Sie schließen
eine Vielzahl von Speicherzellen 50ax, 50bx, 50cy, 50dy ein.
Die Sources der Speicherzellen 50ax sind jeweils miteinander
verbunden. Zwischen die Lese-Leitung und die Speicherzellen 50ax ist
ein Lese-Schalter 30a geschaltet. Die Speicherzellen 50ax bilden
einen Lese-Speichersektor.
Auch die Speicherzellen 50bx, 50cy und 50dy bilden
jeweils einen Lese-Speichersektor. Denn jede der Speicherzellengruppen 50bx, 50cy und 50dy ist über genau einen
entsprechenden Lese-Schalter 30b, 30c und 30d an
die Lese-Leitung schaltbar. Als Speicherzellen werden bevorzugt
EEPROM-Zellen eingesetzt.
-
In
der Regel können
die Sources und Drains der Speicherzellen vertauscht werden, ohne
die Funktionalität
der Speicheranordnung zu beeinflussen.
-
Zum
Auslesen einer ausgewählten
Speicherzelle, wird eine Auslese-Spannung auf das (nicht gezeigte)
Gate der EEPROM-Speicherzelle
angelegt. Alle Speicherzellen des die ausgewählte Speicherzelle enthaltenden
Lese-Speichersektors werden durch den entsprechenden Lese-Schalter
mit der Lese-Leitung 10 verbunden.
Die übrigen
Speicherzellen werden von der Lese-Leitung 10 elektrisch
isoliert. Die Drains der Speicherzellen des die ausgewählte Speicherzelle
enthaltenden Lese-Speichersektors werden über einen (nicht gezeigten
Schalter) geerdet. Eine Auslese-Spannung wird auf die Lese-Leitung gelegt und
der Strom durch die Lese-Leitung wird erfasst. Wenn das Floating-Gate
der auszulesenden Speicherzelle keine Ladungsträger enthält, fließt ein Strom von der Lese-Leitung
durch die ausgewählte
Speicherzelle. Die übrigen
Speicherzellen lassen keinen Stromfluss zu.
-
Die
Drains der Speicherzellen 50ax und 50bx sind miteinander
kurzgeschlossen und gemeinsam über
den Lösch-Schalter 40x mit
der Lösch-Leitung 20 verbunden.
Entsprechend sind die Drains der Speicherzellen 50cy und 50dy miteinander
kurzgeschlossen und gemeinsam über
den Lösch-Schalter 40y mit
der Lösch-Leitung 20 verbunden.
Die Speicherzellen 50ax und 50bx bilden gemeinsam
einen Lösch-Speicherzellensektor.
Sie können
gleichzeitig gelöscht
werden, indem der Lösch-Schalter geschlossen
wird und eine Lösch-Spannung
auf die Lösch-Leitung
angelegt wird. Da die Speicherzellen 50ax und 50bx parallel
geschaltet sind, liegt am Drain jeder der Speicherzellen 50ax und 50bx dieselbe
Lösch-Spannung
an. Die Lösch-Spannung
bewirkt, dass die Floating-Gates jeder angeschlossenen Speicherzelle
entladen werden.
-
Das
in 2 gezeigte zweite Ausführungsbeispiel der erfindungsgemäßen Speicheranordnung besitzt
im Gegensatz zum ersten Ausführungsbeispiel
nur eine globale Leitung 60, die sowohl als Lese-Leitung
als auch als Lösch-Leitung
eingesetzt wird. Die globale Lösch-/Lese-Leitung 60 ist über eine
Lese-Schaltergruppe 90 an eine subglobale Leitung 70 angeschlossen.
Parallel zur subglobalen Leitung 70 sind Lösch-Schalter 100 vorgesehen,
die wiederum die subglobale Leitung 70 mit den lokalen Leitungen 80 der
Lösch-Speichersektoren 110a, 110b und 110c verbindet.
-
In 3 ist
die entsprechende Anordnung der Lese-Schalter 90, der Lösch-Schalter 100 und der
einzelnen Speicherzellen 114 schematisch dargestellt. Es
ist zu erkennen, dass sich eine baumartige Struktur ergibt, deren
Stamm die globale Leitung 60 ist. Die über einen einzigen Lese-Schalter 90 an die
globale Leitung 60 angeschlossenen Speicherzellen 114 bilden
die Lese-Speichersektoren. Die über
einen einzigen Lösch-Schalter 100 an
eine subglobale Leitung 70 angeschlossenen Speicherzellen 114 bilden
die Lösch-Speichersektoren.
Jeder Lese-Speichersektor besitzt eine Vielzahl von Lösch-Speichersektoren.
-
2 ilustriert
ferner den genaueren Aufbau einzelner Komponenten. Der Lösch-Schalter 100 besteht
lediglich aus einem Hochspannungs-Transistor 120. Unter
Hochspannungs-Transistoren 120 sind diejenigen
Transistoren zu verstehen, die die zum Löschen der Speicherzellen benötigte Spannung
zuschalten und isolieren können.
-
Der
Lese-Schalter 90 umfasst sowohl Hochspannungs-Transistoren 120 als
auch einen Niederspannungs-Transistor 180. Der Niederspannungstransistor 180 ist
mit Source und Drain zwischen zwei Hochspannungs-Transistoren 120 geschaltet.
Diese Hochspannungs-Transistoren 120 schützen den
Niederspannungsschalter vor hohen Spannungen, wenn die globale Leitung 60 als
Löschleitung
betrieben wird. Der parallel zum Niederspannungstransistor 180 geschaltete
Hochspannungs-Transistor 120 leitet die Hochspannung von
der globalen Leitung 60 auf die subglobale Leitung 70 durch.
-
Wenn
allerdings die globale Leitung 60 als Lese-Leitung betrieben
wird, ist der parallel geschaltete Hochspannungs-Transistor des Lese-Schalters 90 offen.
D.h. er isoliert die globale Leitung 60 von der subglobalen
Leitung 70. Die übrigen
Hochspannungstransistoren 120 des Lese-Schalters sind geschlossen,
so dass allein der Niederspannungs-Transistor 180 zum Durchleiten
der niedrigen Spannung geschaltet werden muss. Auch die übrigen Hochspannungs-Transistoren 120 zwischen
der subglobalen Leitung 70 und den lokalen Leitungen 80 sind
im Lesebetrieb durchgeschaltet. Somit gelangt die Lese-Spannung
zu den einzelnen Speicherzellen 140, so dass der zu messende
Lesestrom durch die globale Leitung 60 fließt. An die
lokale Leitung 80 sind jeweils eine Vielzahl von Speicherzellen 140 mit
der Source oder Drain angeschlossen. Der entgegengesetzte Anschluss
(Drain oder Source) ist im Lesebetrieb über einen Hochspannungs-Transistor 120 auf Erde
gelegt. Als Speicherzellen kommen bevorzugt EEPROM-Zellen zum Einsatz.
-
4 zeigt
das dritte bevorzugte Ausführungsbeispiel
der vorliegenden Erfindung. Es handelt sich bei diesem Ausführungsbeispiel
wiederum um eine Speicheranordnung mit getrennten Lösch- und Leseleitungen.
Es ist eine globale Lösch-Leitung 20 vorgesehen.
Ferner sind zwei unterschiedliche Leseleitungen 10a und 10b in 4 gezeigt.
-
Neben
der globalen Löschleitung 20 ist
eine subglobale Löschleitung 70a in 4 gezeigt.
Ein Hoch-Spannungstransistor 240 ist
vorgesehen, der als Schalter betrieben die globale Löschleitung 20 von
der subglobalen Löschleitung 70a trennt.
Der Hochspannungs-Transistor 240 ist Bestandteil eines Ankopplungsbereichs 150 zum
Ankoppeln der Lösch-
und Leseleitungen 10a, 10b und 20 an
die subglobalen Leitungen 70a und 70b. Ein weiterer Hochspannungstransistor 230 ist
vorgesehen, um die globale Löschleitung 20 und
die subglobale Löschleitung 70a von
der globalen und subglobalen Leseleitung 10a, 10b und 70b zu
isolieren.
-
Die
subglobale Löschleitung 70a ist
wiederum über
ein oder mehrere Hochspannungs-Transistoren 270a mit lokalen
Löschleitungen 80a verbunden.
Es ergibt sich für
die globale Löschleitung 20, die
subglobale Löschleitung 70a und
die lokale Löschleitung 80a wiederum
eine ähnliche
Baumstruktur wie in 3 gezeigt. Zum Löschen können einzelne
Lösch-Speichersektoren 170 über die
Hochspannungs-Transistoren 240 und 270a ausgewählt werden.
Eine Vielzahl von Speicherzellen 140 ist in einem Löschspeicher-Sektor 170 parallel
an die lokale Löschleitung 80a angeschlossen.
-
Für den Lesezweig
der Schaltung von 4 ergibt sich ein entsprechender
Aufbau. Anstelle von einer Leseleitung sind jedoch zwei Leseleitungen 10a und 10b vorgesehen,
die jeweils über
einen Niederspannungsschalter 210a und 210b an
einen Hoch-Spannungsschalter 220 angeschlossen sind. Dieser
Hochspannungsschalter 220 verbindet die Leseleitungen 10a und 10b mit
einer subglobalen Leseleitung 70b. Jeder Lösch-Speichersektor 170 ist über einen
Hochspannungs-Transistor 270 mit der subglobalen Leseleitung 70b verbunden.
Im Lese betrieb sind diese Hochspannungs-Transistoren 270b durchgeschaltet,
so dass mehrere (zwei) Löschsektoren 170 einen
Lesesektor bilden. Die lokale Leseleitung 80b verbindet
die Speicherzellen 140 eines Löschsektors 170 miteinander.
Die subglobale Leseleitung 70b verbindet die Leseleitungen 80b mehrerer Löschsektoren 170 miteinander.
-
- 10
- Leseleitung
- 10a
- Leseleitung
- 10b
- Leseleitung
- 20
- Löschleitung
- 30a
- Leseschalter
- 30b
- Leseschalter
- 30c
- Leseschalter
- 30d
- Leseschalter
- 40x
- Löschschalter
- 40y
- Löschschalter
- 50ax
- mit
Leseschalter 30a und Lösch-Schalter 40x verbundenen
Speicherzellen
- 50bx
- mit
Leseschalter 30b und Lösch-Schalter 40x verbundenen
Speicherzellen
- 50cy
- mit
Leseschalter 30c und Lösch-Schalter 40y verbundenen
Speicherzellen
- 50dy
- mit
Leseschalter 30c und Lösch-Schalter 40y verbundenen
Speicherzellen
- 60
- globale
Lösch-
und Lese-Leitung
- 70
- subglobale
Leitung
- 70a
- subglobale
Löschleitung
- 70b
- subglobale
Leseleitung
- 80
- lokale
Leitung
- 80a
- lokale
Löschleitung
- 80b
- lokale
Leseleitung
- 90
- Lese-Schaltergruppe
- 100
- Lösch-Schalter
- 110
- Lösch-Speichersektor
- 110a
- Lösch-Speichersektor
- 110b
- Lösch-Speichersektor
- 110c
- Lösch-Speichersektor
- 120
- Hochspannungs-Transistor
- 140
- Speicherzelle
- 150
- Ankopplungsbereich
- 160
- Löschschalter-Bereich
- 170
- Lösch-Speichersektor
- 180
- Niederspannungs-Transistor
- 210a
- Niederspannungs-Transistor
- 210b
- Niederspannungs-Transistor
- 220
- Hochspannungs-Transistor
- 230
- Hochspannungs-Transistor
- 240
- Hochspannungs-Transistor
- 250
- Hochspannungs-Transistor
- 260
- Niederspannungs-Transistor
- 270
- Hochspannungs-Transistor