DE102006007094B3 - Verfahren zur Synchronisation eines Taktsignals auf ein Referenzsignal und Phasenregelkreis - Google Patents

Abstract

Verfahren zur Synchronisation eines Taktsignals auf ein Referenzsignal mit - einem ersten Synchronisationsteil, welches ein Bitmuster mit einer bestimmten Taktperiode aufweist, - einer Pause, deren Länge ein Vielfaches dieser Taktperiode plus einen Bruchteil der Taktperiode beträgt, und - einem zweiten Synchronisationsteil mit der bestimmten Taktperiode, welches folgende Schritte umfasst: - Erzeugen eines Phasendifferenzsignals, welches proportional zu einer Phasendifferenz zwischen Taktsignal und Referenzsignal ist, - Filtern des Phasendifferenzsignals und Bereitstellen eines gefilterten Phasendifferenzsignals, - Ansteuern eines digitalen Oszillators derart, dass die Frequenz des Taktsignals in Abhängigkeit des gefilterten Phasendifferenzsignals verändert wird, wobei bei einem Ende der Pause des Referenzsignals die Phase des Taktsignals innerhalb einer Taktperiode um einen dem Bruchteil der Taktperiode entsprechenden Wert korrigiert wird.

Description

• Die Erfindung betrifft ein Verfahren zur Synchronisation eines Taktsignals auf ein Referenzsignal mit Hilfe eines Phasenregelkreises.
• In einem digitalen Übertragungssystem wird ein Datenwort von einem Sender mit einem Sende-Takt über einen Übertragungskanal zu einem Empfänger übertragen. Um das digital übertragene Wort aus einer empfangenen Signalfolge zurückgewinnen zu können, benötigt der Empfänger das Sende-Taktsignal, mit welchem das Wort gesendet wurde. Da dieses Taktsignal bei vielen Anwendungen nicht mitübertragen wird, muss der Empfänger das Taktsignal aus der empfangenen Signalfolge rekonstruieren. Dazu beinhaltet eine gesendete Signalfolge in der Regel einen Synchronisationsteil, der dem Datenteil vorangestellt ist. Der Empfänger kann das Sende-Taktsignal hierbei aus der Signalfolge rekonstruieren kann, was typischerweise mit Hilfe eines Phasenregelkreises erfolgt. Diese Signalfolgen sind oft genormt und vom Anwender nicht beliebig gestaltbar.
• Eine spezielle Signalfolge, die beispielsweise bei fernbedienbaren Zentralverriegelungssystemen bei Kraftfahrzeugen zum Einsatz kommt und die im Datenteil einen Code zum Öffnen oder Schließen des Fahrzeugs beinhaltet, ist in 1 dargestellt. Die Signalfolge 50 umfasst einen ersten Synchronisationsteil 53, eine Pause, einen zweiten Synchronisationsteil 54 und Datenworte 55, die beispielsweise einen Code zum Öffnen eines Fahrzeuges beinhalten. Die Synchronisationsteile 53, 54 umfassen eine Bitfolge, die auch im Sendetakt vorliegt. Die Taktperiode dieses Sende-Taktes wird nachfolgend mit T_Z bezeichnet. Eine Länge T_P der Pause 51 ist gleich einem ganzzahligen Vielfachen der Sende-Taktperiode T_Z plus ei nem Bruchteil der Sende-Taktperiode T_Z. Der Zeitpunkt t₁ bezeichnet den Beginn der Pause 51 und der Zeitpunkt t₂ das Ende der Pause 51.
• Die beiden Synchronisationsteile 53, 54 bilden das Referenzsignal x, welches von der Pause 51 unterbrochen ist und mit dessen Hilfe ein empfängerseitig angeordneter Phasenregelkreis (in 1 nicht dargestellt) das Sende-Taktsignal rekonstruieren kann. Das rekonstruierte Taktsignal steht am Ausgang des Phasenregelkreises zur Verfügung und weist die eine gleiche Frequenz und eine gleiche Phase wie das Referenzsignal x auf.
• Bei einem herkömmlichen Phasenregelkreis wird während des ersten Synchronisationsteils 53 des Referenzsignals x das rekonstruierte Sende-Taktsignal am Ausgang des Phasenregelkreises solange nachgeregelt bis dessen Phase und Frequenz mit der Phase und der Frequenz des übertragenen Referenzsignals x übereinstimmen. Dieses Nachregeln hat einen transienten Vorgang zur Folge, währenddessen die Frequenz des rekonstruierten Taktsignals leicht variieren kann. Während der Pause 51 des Referenzsignals ist die Regelung unterbrochen und das Taktsignal am Ausgang des Phasenregelkreises schwingt mit jener Frequenz und jener Phase, die es zu Beginn t₁ der Pause 51 hatte. Nach dem Ende t₂ der Pause 51 soll jedoch die Regelung des Ausgangssignals wieder fortgesetzt werden. Wäre die Länge T_P der Pause ein ganzzahliges Vielfaches der Taktperiode T_Z des Referenzsignals, dann wäre während des zweiten Synchronisationsteils maximal ein kleiner Regelfehler in der Phase auszuregeln. Da aber die Länge der Pause ein nicht ganzzahliges Vielfaches der Taktperiode T_Z beträgt, weisen zu Beginn des zweiten Synchronisationsteils Taktsignal und Referenzsignal x eine relativ große Phasendifferenz auf, was wiederum einen verhältnismäßigen langen transienten Regelvorgang zur Folge hat, währenddessen sich auch die Frequenz des Ausgangssignals des Phasenregelkreises ändert.
• Dieser transiente Vorgang beim Ausregeln der Phasendifferenz ist bei den bekannten Phasenregelkreisen zwangsläufig vorhanden und ist durch das Prinzip der Rückkopplung begründet. Die US 5,334,952 beschreibt einen analogen Phasenregelkreis mit sogenanntem "pretuning". Dies ist vorteilhaft, wenn der Phasenregelkreis auf sprunghafte Frequenzänderungen reagieren soll (z. B. bei "frequency hopping"), ohne einen langen transienten Einschwingvorgang aufzuweisen. Durch Voreinstellen ("pretuning") des Frequenzsprunges am Oszillator wird ein solcher transienter Vorgang vermieden bzw. stark verkürzt.
• Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Synchronisation eines Taktsignals auf ein Referenzsignal und einen entsprechenden Phasenregelkreis zur Verfügung zu stellen, welches eine möglichst kurzen Einschwingvorgang bei einem Phasensprung im Referenzsignal ermöglicht.
• Diese Aufgabe wird durch ein Verfahren gemäß dem unabhängigen Anspruch 1 und einen Phasenregelkreis gemäß dem unabhängigen Anspruch 5 gelöst. Vorteilhafte Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
• Bei dem erfindungsgemäßen Verfahren wird ein Taktsignal, auf ein Referenzsignal synchronisiert. Das Referenzsignal umfasst dabei einen ersten Synchronisationsteil mit einem Bitmuster einer bestimmten Taktperiode, eine Pause, deren Länge T_P ein Vielfaches dieser Taktperiode plus einen Bruchteil dieser Taktperiode beträgt, und einen zweiten Synchronisationsteil mit dieser bestimmten Taktperiode.
• Bei dem erfindungsgemäßen Verfahren wird ein Phasendifferenzsignals erzeugt, welches proportional zu einer Phasendifferenz zwischen Taktsignal und Referenzsignal ist. Des Weiteren umfasst das Verfahren das Filtern des Phasendifferenzsignals und das Bereitstellen eines gefilterten Phasendifferenzsig nal. Darüber hinaus wird ein digitaler Oszillators derart angesteuert, dass die Frequenz des Taktsignals in Abhängigkeit des gefilterten Phasendifferenzsignals verändert wird. Ein wesentlicher Aspekt der Erfindung besteht darin, dass bei einem Ende der Pause des Referenzsignals die Phase des Taktsignals innerhalb einer Taktperiode um einen dem Bruchteil der Taktperiode entsprechenden Wert korrigiert wird.
• Diese Korrektur ist deshalb möglich, weil die Länge der Pause und die daraus resultierende Phasendifferenz zwischen rekonstruiertem Taktsignal und Referenzsignal bekannt sind. Dieser bekannte Phasenkorrekturwert wird während einer dem Ende der Pause folgenden Taktperiode einem das Taktsignal erzeugenden Oszillator zugeführt, der dadurch sprunghaft die Phase des Taktsignals (das Ausgangssignal des Oszillators) ändert, ohne dabei jedoch dessen Frequenz zu verändern.
• Damit der Phasenregelkreis während der Pause 51 des Referenzsignals x nicht weiterregelt und der das Taktsignal erzeugende Oszillator in seinem Zustand verharrt (d.h. Frequenz und Phase des Taktsignals verharren auf jenem Wert, den sie zu Beginn der Pause hatten), wird das Phasendifferenzsignal beispielsweise zu Beginn t₁ der Pause 51 zu Null gesetzt.
• Der digitale Oszillator kann ein Akkumulator-Register, zumindest einen Zustandsspeicher und einen Addierer aufweisen. Bei diesem Oszillator wird in jeder Taktperiode der aktuelle Wert des gefilterten Phasendifferenzsignal zu dem im Akkumulator-Register gespeicherten Wert addiert und nur in jenem Taktzyklus, in dem auch das Ende t₂ der Pause 51 detektiert wird, wird zusätzlich der bekannte Phasenkorrekturwert zum Akkumulator-Register addiert und so die Phase des Taktsignals sprunghaft korrigiert.
• Die vorliegende Erfindung wird nachfolgend anhand von in Figuren dargestellten Ausführungsbeispiele näher erläutert.
• 1 zeigt ein Referenzsignal mit einer Pause gemäß dem Stand der Technik.
• 2 zeigt einen erfindungsgemäßen Phasenregelkreis mit einer Phasendetektor-Einheit, einer Schleifenfilter-Einheit, einer Oszillator-Einheit und einer Phasenkorrektur-Einheit.
• 3 zeigt ein Realisierungsbeispiel der Oszillator-Einheit aus 2.
• In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
• 1 zeigt eine Signalfolge 50, wie sie beispielsweise bei fernbedienbaren zentralen Schließsystemen von Kraftfahrzeugen verwendet wird. Das Referenzsignal x umfasst zeitlich aufeinanderfolgend einen ersten Synchronisationsteil 53, eine Pause 51 der Länge T_P zwischen den dem Anfangszeitpunkt t₁ der Pause und dem Endzeitpunkt t₂ und einen zweiten Synchronisationsteil 54. Auf diesen folgt ein Datenteil 55 mit zu übertragenden Datenworten, die beispielsweise einen Code zum Öffnen oder Schließen eines Fahrzeuges enthalten.
• Der erste Synchronisationsteil 53 besteht aus einem Bitmuster (z. B 101010101), welches eine Sende-Taktperiode T_Z aufweist. Der zweite Synchronisationsteil 54 besteht aus einem weiteren Bitmuster mit derselben Sende-Taktperiode T_Z. Dieses weitere Bitmuster kann aber muss nicht identisch sein mit dem Bitmuster des ersten Synchronisationsteils. Die Länge der Pause T_P ist dabei immer ein nicht ganzzahliges Vielfaches der Taktperiode T_Z. Mit Hilfe des erfindungsgemäßen Verfahrens wird ein Taktsignal auf das eine Pause 51 aufweisende Referenzsignal x synchronisiert und damit das Sende-Taktsignal rekonstruiert, das benötigt wird um die im Datenteil 55 der Signalfolge 50 gesendeten Datenworte korrekt zu empfangen.
• 2 zeigt einen erfindungsgemäßen Phasenregelkreis mit einer Phasenkorrektur-Einheit 41. Der Phasenregelkreis umfasst außerdem eine Phasendetektor-Einheit 10 mit einem ersten und einen zweiten Eingang. Dem ersten Eingang der Phasendetektor-Einheit 10 wird das Referenzsignal x und dem zweiten Eingang der Phasendetektor-Einheit 10 das Taktsignal y zugeführt, welches gleichzeitig das Ausgangssignal des Phasenregelkreises darstellt. Die Phasendetektor-Einheit 10 ist dazu ausgebildet, die Phasendifferenz zwischen Referenzsignal x und Taktsignal y zu ermitteln und an einem ersten Ausgang der Phasendetektor-Einheit 10 ein von dieser Phasendifferenz abhängiges Phasendifferenzsignal s zur Verfügung zu stellen. Die Phasendetektor-Einheit 10 ist auch dazu ausgebildet, an einem zweiten Ausgang der Phasendetektor-Einheit 10 das Ende t₂ der Pause 51 des Referenzsignals x durch ein Ausgangssignal en zu signalisieren.
• Der Phasenregelkreis umfasst außerdem eine Schleifenfilter-Einheit 20 mit einem Eingang und einem Ausgang. Dem Eingang der Schleifenfilter-Einheit 20 wird das Phasendifferenzsignal s zugeführt. Die Schleifenfilter-Einheit besitzt typischerweise die Charakteristik eines PI-Filters oder eines P-Filters und ist dazu ausgebildet, ein gefiltertes Phasendifferenzsignal s' an ihrem Ausgang zur Verfügung zu stellen.
• Dieses gefilterte Phasendifferenzsignal s' wird einer Oszillator-Einheit 30 an einem ersten Eingang zugeführt. Die Oszillator-Einheit 30 ist dazu ausgebildet, entsprechend diesem Phasendifferenzsignal die Frequenz des Taktsignals y, welches an einem ersten Ausgang der Oszillator-Einheit bereitgestellt wird, zu verändern. Wenn am zweiten Ausgang des Phasendetektors 10 das Ende t₂ der Pause 51 des Referenzsignals x durch das Ausgangssignal en signalisiert wird, wird dem Oszillator an einem zweiten Eingang zusätzlich ein in einem Speicher 40 gespeicherter Phasenkorrekturwert y_korr zugeführt, der dazu dient, die Phase des Taktsignal y in einer Taktperiode um jenen Phasenkorrekturwert y_korr zu korrigieren. Die Detektion und Signalisieren des Endes t₂ der Pause 51 übernimmt die Phasenkorrektur-Einheit 41.
• 3 zeigt eine mögliche Realisierung der Oszillator-Einheit 30. Diese umfasst einen Zustandsspeicher 31, einen Addierer 32, einen Modulo-2ⁿ-Operator 33 und ein Akkumulator-Register 34. Dem Addierer werden das gefilterte Phasendifferenzsignal s', der im Zustandsspeicher 31 gespeicherte Wert und, abhängig von dem Signal en, auch der Phasenkorrekturwert y_korr zugeführt. Der Ausgang des Addierers ist mit dem Eingang des Modulo-2ⁿ-Operators 33 verbunden, dessen Ausgang wiederum mit dem Akkumulator-Register 34 verbunden ist. In diesem Ackumulator-Register 34 ist der jeweils aktuelle Wert des rekonstruierten Sende-Taktsignals y gespeichert. Dieser wird zusätzlich in dem Zustandsspeicher 31 gespeichert, welcher auf den Addierer rückgekoppelt ist, damit der Wert des rekonstruierten Sende-Taktsignals y bei der nächsten Addition wieder als Summand zur Verfügung zu steht.
• Der Addierer addiert zum im Zustandsspeicher 31 gespeicherten Wert des Taktsignals y den Wert des gefilterten Phasendifferenzsignals s' und abhängig davon ob die Phasendetektor-Einheit ein Ende einer Pause des Referenzsignals x signalisiert auch noch einen Phasenkorrekturwert y_korr.
• Der Modulo-2ⁿ-Operator 33 wird in der Praxis durch den Überlauf des Akkumulator-Register mit einer Wortbreite von n Bit automatisch realisiert, wobei das Akkumulator-Register das Ergebnisregister des Addierers darstellt. Ergibt die Addition einen Wert größer als 2ⁿ, wobei n die Wortbreite des Akkumulator-Registers ist, läuft das Register über, d.h. auf Additionsergebnis wird noch die Operation mod 2ⁿ angewandt. Das Überlaufen des Akkumulator-Registers entspricht dem Ende einer einzelnen Taktperiode T_Z.

10

Phasendetektor-Einheit

20

Schleifenfilter-Einheit

30

Oszillator-Einheit

31

Zustandsspeicher

32

Addierer

33

Modulo-Operator

34

Akkumulator-Register

40

Register

50

Referenzsignal

51

Pause

53

erster Synchronisationsteil

54

zweiter Synchronisationsteil

55

Datenteil

x

Referenzsignal

y

(rekonstruiertes) Taktsignal

Y_korr

Phasen-Korrekturwert

en

Signal bei Pausenende

T_P

Länge der Pause

T_Z

Taktperiode

t₁

Beginn der Pause

t₂

Ende der Pause

n

Auflösung des Oszillators in Bit

Claims (7)

1. Verfahren zur Synchronisation eines von einem digitalen Oszillator erzeugten Taktsignals (y) auf ein Referenzsignal (x) mit – einem ersten Synchronisationsteil, welches ein Bitmuster mit einer bestimmten Taktperiode (T_Z) aufweist, – einer Pause, deren Länge (T_P) ein Vielfaches dieser Taktperiode (T_Z) plus einen Bruchteil der Taktperiode (T_Z) beträgt, und – einem zweiten Synchronisationsteil mit der bestimmten Taktperiode (T_Z), welches folgende Schritte umfasst: – Erzeugen eines Phasendifferenzsignals (s), welches proportional zu einer Phasendifferenz zwischen Taktsignal (y) und Referenzsignal (x) ist, – Filterndes Phasendifferenzsignals (s) und Bereitstellen eines gefilterten Phasendifferenzsignal (s'), – Ansteuern des digitalen Oszillators derart, dass die Frequenz des Taktsignals (y) in Abhängigkeit des gefilterten Phasendifferenzsignals (s') verändert wird, wobei bei einem Ende (52) der Pause des Referenzsignals (x) die Phase des Taktsignals (y) innerhalb einer Taktperiode (T_Z) um einen dem Bruchteil der Taktperiode (T_Z) entsprechenden Wert (y_korr) korrigiert wird.
2. Verfahren nach Patentanspruch 1, bei dem zu Beginn (51) der Pause des Referenzsignals (x), das Phasendifferenzsignal (s) zu Null gesetzt wird.
3. Verfahren nach einem der vorangegangenen Patentansprüche, bei dem der Oszillator einen Akkumulator-Register, zumindest einen Zustandsspeicher und einen Addierer aufweist.
4. Verfahren nach einem der vorangegangenen Patentansprüche, bei dem der dem Bruchteil der Taktperiode (T_Z) entspre chende Wert (y_korr) in einer Taktperiode (T_P) zu dem im Akkumulator-Register gespeicherten Wert addiert wird.
5. Phasenregelkreis zur Synchronisation eines Taktsignals (y) auf ein Referenzsignal (x) umfassend – eine Phasendetektor-Einheit (10), welche dazu ausgebildet ist, ein Phasendifferenzsignal (s) als Ausgangssignal bereitzustellen, welches proportional zur Phasendifferenz zweier Eingangssignale (x, y) ist, – eine Filter-Einheit (20), welche dazu ausgebildet ist, das Phasendifferenzsignal zu filtern, sodass ein gefiltertes Phasendifferenzsignal (s') entsteht, – ein Register (40), welches dazu ausgebildet ist, einen Korrekturwert (y_korr) zu speichern, und – eine Oszillator-Einheit (30) mit einem Akkumulator-Register, welche dazu ausgebildet ist, ein Taktsignal (y) zu erzeugen, dessen Frequenz vom gefilterten Phasendifferenzsignal (s') abhängt, und welche dazu ausgebildet ist, den gespeicherten Korrekturwert (y_korr) zu dem im Akkumulator-Register gespeicherten Wert zu addieren.
6. Phasenregelkreis nach Patentanspruch 5, bei dem die Phasendetektor-Einheit geeignet ist, das Ende (52) der Pause des Referenzsignals (x) zu detektieren und zu signalisieren.
7. Phasenregelkreis nach Patentanspruch 5 oder 6, bei dem ein Ausgang der Phasendetektor-Einheit (10) mit einem Eingang der Filter-Einheit (20) und ein Ausgang der Filter-Einheit (20) mit einem Eingang der Oszillator-Einheit (30) verbunden ist und bei dem der Ausgang der Oszillator-Einheit (30) zu einem anderen Eingang der Phasendetektor-Einheit (10) rückgekoppelt ist.