DE102006006825A1

DE102006006825A1 - Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements

Info

Publication number: DE102006006825A1
Application number: DE102006006825A
Authority: DE
Inventors: Soo Gil Park; Kenneth Rebibis
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2006-02-14
Filing date: 2006-02-14
Publication date: 2007-08-23

Abstract

Die Erfindung betrifft die Kontaktierung von Halbleiterchips in Halbleiterbauelementen. Die Halbleiterchips werden mit Hilfe von elektrisch leitenden Elementen direkt auf einen Verbindungsträger montiert, wobei die Kontaktfinger des Verbindungsträgers mit der geometrischen Anordnung der Kontaktflächen des Halbleiterchips übereinstimmen. Unter dem Verbindungsträger ist eine elektrisch isolierende Schicht mit Durchbrüchen angebracht, in denen Lotkugeln elektrisch leitend mit dem Verbindungsträger montiert sind.

Description

Die Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements.
Zur Kontaktierung von Halbleiterchips in Halbleiterbauelementen werden Halbleiterchips mit Hilfe von Bonddrähten auf einen Verbindungsträger, beispielsweise einem Lead Frame montiert.

Ein üblicher Aufbau eines solchen Halbleiterbauelementes mit einem Lead Frame ist in 1 gezeigt. Der Halbleiterchip 101 und der Lead Frame 102 sind in einem Halbleiterchip-Gehäuse 105 angeordnet. Der Lead Frame 102 verläuft vom Inneren des Gehäuses 105 nach außen in Form von metallischen Anschlussstiften 106, die sich an den Seiten des Halbleiterchip-Gehäuses 105 befinden. Das Drahtbonden des Halbleiterchips mit dem Lead Frame muss für jede Kontaktfläche des Halbleiterchips separat durchgeführt werden.

Die zunehmende Miniaturisierung und Integration von Halbleiterbauelementen führt sowohl zu verkleinerten Gehäusebauformen sowie einer steigenden Funktionalität, was häufig eine steigende Anzahl von Anschlusskontakten bedingt. Deshalb ist es bei hochintegrierten Halbleiterbauelementen nicht länger möglich, alle Anschlusskontakte an den Seiten des Gehäuses anzuordnen, was zur Bildung des sogenannten BGA-Standards (Ball Grid Array) führte.

Bei einem BGA-Halbleiterbauelement erfolgt die Kontaktierung mittels Lotkugeln, die in einem Raster, dem Ball Grid Array, unterhalb des Halbleiterbauelementes angeordnet sind. Die weiter fortschreitende Miniaturisierung führte zur Entwicklung des FBGA- oder FPBGA-Standards (Fine Pitch Ball Grid Ar ray) mit einem noch feineren Raster der Lotkugeln. Die vorliegende Erfindung schließt FBGA- und FPBGA-Halbleiterbauelemente als Untergruppe von BGA-Halbleiterbauelementen ein.

Der Aufbau eines herkömmlichen BGA-Halbleiterbauelements 200 ist in 2 gezeigt. Ein Halbleiterchip 201 ist mit seiner aktiven Seite nach oben auf einem Substrat 202 aufgebracht und mittels Drahtbondverbindungen 203 elektrisch mit dem Substrat 202 verbunden. Das Substrat 202 ist hinsichtlich Material und Aufbau einer mehrlagigen Leiterplatte ähnlich, jedoch sind die Außenabmessungen und die in dem Substrat 202 gebildeten Strukturen wesentlich kleiner. Die Unterseite des Substrates 202 enthält Kontaktflächen, auf denen die Lotkugeln 204 angeordnet sind. Der Halbleiterchip 201 ist in einem Gehäuse 205 angeordnet, welches auf einer Seite durch das Substrat 202 begrenzt wird.

3 zeigt den Aufbau eines anderen herkömmlichen BGA-Halbleiterbauelements 300, wobei der Halbleiterchip 301 mit seiner aktiven Seite nach unten mittels Lotbumps 303 elektrisch und mechanisch mit dem Substrat 302 verbunden ist. Die Unterseite des Substrates 302 enthält Kontaktflächen, auf denen Lotkugeln 304 angeordnet sind. Der Halbleiterchip 301 ist in einem Gehäuse 305 angeordnet, welches auf einer Seite durch das Substrat 302 begrenzt wird.

Die Halbleiterbauelemente 200, 300 gemäß 2 und 3 haben unter anderem den Nachteil, dass das Substrat, hergestellt aus glasfaserverstärktem Kunstharz und der Halbleiterchip (aus Silizium) ein stark unterschiedliches thermisches Ausdehnungsverhalten haben, was zu mechanischen Spannungen und damit zu Zuverlässigkeitsproblemen bei den gebildeten Halbleiterbauelementen 200, 300 führt. Zudem stellen die relativ hohen Materialkosten des Substrates 202, 302 einen erheblichen Anteil der Gesamtkosten der Halbleiterbauelemente 200, 300 dar.

Der Erfindung liegt das Problem zugrunde, ein zuverlässiges und zugleich kostengünstiges Halbleiterbauelement zu schaffen.

Das Problem wird durch das Halbleiterbauelement sowie durch das Verfahren zum Herstellen eines Halbleiterbauelements mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst. Beispielhafte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Ansprüchen. Die Ausgestaltungen der Erfindung gelten sowohl für das Halbleiterbauelement als auch, für das Verfahren zum Herstellen eines Halbleiterbauelements.

Ein Halbleiterbauelement weist mindestens einen Halbleiterchip auf, welcher Kontaktflächen aufweist, die in einem vorgegebenen geometrischen Raster auf dem Halbleiterchip angeordnet sind. Das Halbleiterbauelement weist einen elektrisch leitfähigen Verbindungsträger auf mit Kontaktfingern, die entsprechend dem geometrischen Raster der Kontaktflächen des Halbleiterchips angeordnet sind, sowie mehrere elektrisch leitfähige Elemente, die zwischen einem Kontaktfinger des Verbindungsträgers und einer Kontaktfläche des Halbleiterchips angeordnet sind und eine elektrische Verbindung herstellen. Auf dem Verbindungsträger ist eine elektrisch isolierende Schicht mit Durchbrüchen angebracht, die zur Aufnahme von Lotkugeln dienen, wobei die Lotkugeln mit dem Verbindungsträger elektrisch leitend verbunden sind. Ferner weist das Halbleiterbauelement eine Schutz-Umhüllung des Halbleiterchips auf, wobei das Gehäuse des Halbleiterbauelementes auf einer Seite durch die elektrisch isolierende Schicht mit den Lotkugeln begrenzt wird.

Ein Aspekt der Erfindung gem. 4 kann darin gesehen werden, dass ein leitfähiger Verbindungsträger 402 vorgesehen ist, welcher einerseits direkt mit einem oder mehreren Halbleiterchips 401 gekoppelt ist und andererseits mit Lotkugeln 405 verbunden ist, welche in Durchbrüchen einer auf dem Verbindungsträger angeordneten elektrisch isolierenden Schicht 404 angeordnet sind, damit das Halbleiterbauelement mittels dieser Lotkugeln beispielsweise auf einer übergeordneten Leiterplatte montiert werden kann.

Gemäß einem Aspekt der Erfindung kann ein Vorteil gegenüber dem 1 dargestellten Halbleiterbauelement darin gesehen werden, dass die Erfindung wegen des BGA Anschluss-Schemas für hochintegrierte Halbleiterbauelemente 200, 300, wie sie beispielsweise in 2 oder 3 dargestellt sind, verwendet werden kann. Dabei wird das kostenintensive Substrat durch einen Verbindungsträger ersetzt.

Gemäß einem Teil-Aspekt der Erfindung kann zudem das sequentielle und damit zeitintensive Drahtbonden gegenüber den in 2 und 3 dargestellten Halbleiterbauelementen durch einen Verfahren ersetzt werden, bei welchem alle Verbindungen zwischen Halbleiterchip und Verbindungsträger in wenigen Fertigungsschritten parallel hergestellt werden.

Der Halbleiterchip kann ein Speicherchip oder ein anderer" Halbleiterchip sein. Als Speicherchip kommen grundsätzlich alle Halbleiterspeicher in Frage, z.B. Dynamic-RAM (DRAM), Flash-RRM, Conducting-bridge-RAM (CBRAM), Magnetic-RAM (MRAM), Ferroelektric-RAM (FeRAM), Phase-change-RAM (PCRAM).

Es können mehrere gleichartige oder unterschiedliche Halbleiterchips nebeneinander auf einem Verbindungsträger und somit in einem Halbleiterbauelement angeordnet werden.

Die elektrisch leitfähigen Elemente haben die Aufgabe, eine elektrische Verbindungen zwischen den Kontaktflächen des Halbleiterchips und dem Verbindungsträger herzustellen und zugleich einen bestimmten Abstand zwischen Halbleiterchip und Verbindungsträger zu gewährleisten, der notwendig ist, damit der Raum zwischen Halbleiterchip und Verbindungsträger später vollständig mit Pressmasse für die Schutz-Umhüllung gefüllt werden kann. Auf dem Halbleiterchip können weitere elektrisch leitfähige Elemente angeordnet sein, die allein für die Abstandshaltung zwischen Halbleiterchip und Verbindungsträger bestimmt sind, beispielsweise an den Außenkanten des Halbleiterchips.

Die elektrisch leitfähigen Elemente können aus Metall hergestellt werden. Beispielsweise können sie aus Gold (Au), Kupfer (Cu), Silber (Ag) oder Aluminium (Al) oder einer Legierung bestehen, die überwiegend eines der genannten Metalle enthält.

Die elektrisch leitfähigen Elemente können, sofern sie aus Metall bestehen, auf dem Halbleiterchip gebildet werden, indem auf den Kontaktflächen des Halbleiterchips Bondkontakte mittels Drahtbonden hergestellt werden und der Bonddraht am Bondkontakt abgetrennt wird. Dieses Verfahren kann für eine Kontaktfläche des Halbleiterchips mehrfach wiederholt werden, so dass mehrere Bondkontakte übereinander erzeugt werden.

Ein weiteres Verfahren zur Herstellung der elektrisch leitfähigen Elemente besteht in folgenden Schritten:

– ganzflächiges Aufbringen einer dünnen metallischen Schicht, z.B. mittels Zerstäubung (PVD) oder Abscheidung aus der Gasphase (CVD),
– Strukturierung der dünnen metallischen Schicht durch photolithografische Schritte (Aufbringen, Belichten und Entwickeln von Photolack) und nachfolgendes Ätzen; z.B. Plasma-Ätzen oder Nass-Ätzen und anschließende Entfernung des Photolackes
– Aufbringen eines Metalls, beispielsweise mittels elektrogalvanischer Abscheidung bis zur gewünschten Größe der elektrisch leitfähigen Elemente.

In einer anderen Ausgestaltung der Erfindung können die elektrisch leitfähigen Elemente aus einem leitfähigen Kunstharz oder leitfähigem Polymer gebildet sein. Zum Erreichen der geforderten Leitfähigkeit ist der Kunstharz oder Polymer durchgängig, also im vollen Volumen, mit leitfähigen Partikeln angereichert.

Diese elektrisch leitfähigen Elemente können aus elektrisch leitfähigem Kunstharz oder elektrisch leitfähigem Polymer mittels Schablonen-Siebruckverfahren oder im Dispersionsverfahren aufgebracht werden. Anschließend werden die aufgebrachten Strukturen verfestigt, beispielsweise durch eine Wärmebehandlung oder ultraviolettes Licht.

– ganzflächiges Aufbringen einer Folie aus leitfähigem Kunststoff oder leitfähigem Polymer auf die Oberfläche des Halbleiterchips
– Strukturierung der leitfähigen Folie durch photolithografische Schritte (Aufbringen, Belichten und Entwickeln von Photolack) und nachfolgendes Ätzen; z.B. Plasma-Ätzen oder Nass-Ätzen

Gemäß einer Ausgestaltung der Erfindung ist der elektrisch leitfähige Verbindungsträger aus Metall gebildet.

Als Metall kommen in Frage vorzugsweise Silber (Ag), Kupfer (Cu) oder Aluminium (Al) oder einer Legierung, die überwiegend eines der genannten Metalle enthält.

Das thermische Ausdehnungsverhalten der Kombination von Halbleiterchip und metallischem Verbindungsträger ist wesentlich günstiger als das Ausdehnungsverhalten der Kombination von Halbleiterchip und Substrat gemäß dem Stand der Technik, was zu einer verbesserten Zuverlässigkeit des Halbleiterbauelementes führt.

Der Verbindungsträger wird als ein vorgefertigtes Teil für die Montage des Halbleiterbauelementes verwendet.

Die Kontaktierung zwischen dem Verbindungsträger und den elektrisch leitfähigen Elementen, soweit diese aus Metall bestehen, erfolgt mittels Ultraschall-Bonden.

Die Kontaktierung zwischen dem Verbindungsträger und den elektrisch leitfähigen Elementen, soweit diese aus leitfähi gem Kunststoff oder leitfähigem Polymer bestehen, erfolgt mittels elektrisch leitfähigem Kleber.

Gemäß einer Ausgestaltung der Erfindung kann die elektrisch isolierende Schicht aus Kunstharz gebildet sein.

Die elektrisch isolierende Schicht kann in folgenden Schritten hergestellt werden:

– ganzflächiges Aufbringen eines flüssigen Kunstharzes auf den Verbindungsträger, beispielsweise im Schleuder- oder Sprühverfahren und anschließendes dem Aushärten des Harzes
– Strukturierung der Harzschicht durch photolithografische Schritte (Aufbringen, Belichten und Entwickeln von Photolack) und nachfolgendes Ätzen; z.B. Plasma-Ätzen oder Nass-Ätzen und anschließende Entfernung des Photolackes

Die elektrisch isolierende Schicht kann in einer anderen Ausgestaltung der Erfindungsmeldung als ein vorgefertigtes Teil für die Montage des Halbleiterbauelementes verwendet werden, welches bereits die Durchbrüche für die Lotkugeln aufweist. In diesem Fall besteht die elektrisch isolierende Schicht aus Kunstharz, welches aus mechanischen Gründen mit Glasfasern verstärkt ist. Die elektrisch isolierende Schicht wird auf den Verbindungsträger durch Kleben aufgebracht.

Dazu kann die elektrisch isolierende Schicht in der Vorfertigung einseitig mit einer klebenden Beschichtung versehen werden. Alternativ dazu kann zwischen der elektrisch isolierenden Schicht und dem Verbindungsträger eine Klebefolie verwendet werden.

Gemäß einer anderen Ausgestaltung der Erfindung ist die Schutz-Umhüllung aus Epoxidharz-Pressmasse gebildet, die Füllstoffe zur Angleichung der thermischen Ausdehnungskoeffizienten zwischen Halbleiterchip und Epoxidharz-Pressmasse enthält.

Ein Halbleiterbauelement wird gemäß einem Aspekt der Erfindung hergestellt, indem auf den Kontaktflächen des Halbleiterchips elektrisch leitfähige Elemente angeordnet werden und diese mit dem Verbindungsträger kontaktiert werden wird und die Anordnung von Halbleiterchip, elektrisch leitfähigen Elementen und Verbindungsträger mit einer Schutz-Umhüllung versehen wird, welche die Außenseite des Verbindungsträgers freilässt. Auf dieser Außenseite des Verbindungsträgers wird eine elektrisch isolierende Schicht aufgebracht, die Durchbrüche enthält, in denen Lotkugeln angeordnet und elektrisch leitend mit dem Verbindungsträger verbunden werden. Die Lotkugeln dienen der elektrischen und mechanischen Verbindung des Halbleiterbauelementes mit einem übergeordneten System, beispielsweise der Leiterplatte einer elektronischen Baugruppe.

Die Herstellung eines Halbleiterbauelementes kann sowohl einzeln als auch im Verbund erfolgen. Bei Verbundfertigung sind Verbindungsträger und elektrisch isolierende Schicht sind so beschaffen, dass mehrere matrixartig nebeneinander angeordnete Halbleiterchips in einem Arbeitsgang jeweils gemeinsam bearbeitet werden und erst nach dem Herstellen der Schutz-Umhüllung, dem Aufbringen der elektrisch isolierenden Schicht und dem Anordnen der Lotkugeln in einzelne Halbleiterbauelemente vereinzelt werden.

Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert. In den Figuren werden, soweit sinnvoll, gleiche oder ähnliche Elemente mit identischen Bezugszeichen versehen. Die Figuren sind schematisch und nicht unbedingt maßstabsgetreu.

Es zeigen
1 eine Querschnittsansicht eines Halbleiterbauelements gemäß dem Stand der Technik;
2 eine Querschnittsansicht eines Halbleiterbauelements gemäß dem Stand der Technik;
3 eine Querschnittsansicht eines Halbleiterbauelements gemäß dem Stand der Technik;
4 eine Querschnittsansicht eines Halbleiterbauelements gemäß einem Ausführungsbeispiel der Erfindung;
5 bis 10 den Ablauf der Herstellung eines Halbleiterbauelementes gemäß einem Ausführungsbeispiel dieser Erfindung.
1 zeigt den Aufbau eines Halbleiterbauelementes 100 mit Lead Frame gemäß dem Stand der Technik. Ein Halbleiterchip 101 ist auf einem metallischen Lead Frame 102 aufgebracht. Die Kontaktflächen des Halbleiterchips 101 sind mittels Drahtbondverbindungen 103 mit den zugeordneten Kontaktfingern des Lead Frame 102 verbunden. Der Halbleiterchip 101 und der Lead Frame 102 sind in einem Halbleiterchip-Gehäuse 105 angeordnet. Der Lead Frame 102 verläuft vom Inneren des Gehäuses 105 nach außen in Form von metallischen Anschlussstiften 106, die sich an den Seiten des Halbleiterchip-Gehäuses 105 befinden.
2 zeigt der Aufbau eines BGA-Halbleiterbauelements 200 gemäß dem Stand der Technik. Ein Halbleiterchip 201 ist mit seiner aktiven Seite nach oben auf einem Substrat 202 aufgebracht und mittels Drahtbondverbindungen 203 elektrisch mit dem Substrat 202 verbunden. Die Unterseite des Substrates 202 enthält Kontaktflächen, auf denen die Lotkugeln 204 angeordnet sind. Der Halbleiterchip 201 ist in einem Gehäuse 205 angeordnet, welches auf einer Seite durch das Substrat 202 begrenzt wird.
3 zeigt den Aufbau eines anderen BGA-Halbleiterbauelements 300 gemäß dem Stand der Technik. Der Halbleiterchip 301 ist mit seiner aktiven Seite nach unten mittels Lotbumps 303 elektrisch mit dem Substrat 302 verbunden. Die Unterseite des Substrates 302 enthält Kontaktflächen, auf denen Lotkugeln 304 angeordnet sind. Der Halbleiterchip 301 ist in einem Gehäuse 305 angeordnet, welches auf einer Seite durch das Substrat 302 begrenzt wird.
4 zeigt ein Halbleiterbauelement 400 gemäß einem Ausführungsbeispiel der Erfindung.
Das Halbleiterbauelement 400 weist mindestens einen Halbleiterchip 401 auf, der Kontaktflächen 409 aufweist, die in einem vorgegebenen geometrischen Raster auf dem Halbleiterchip 401 angeordnet sind. Die Kontaktflächen des Halbleiterchips 401 sind durch das Layout des Halbleiterchips 401 vorgegeben. Sie können jedoch alternativ mittels einer Umverdrahtungsebene 407, bestehend aus einer Kombination von Isolierschichten und strukturierten Leiterzügen, anders angeordnet werden.
Das Halbleiterbauelement 400 weist einen elektrisch leitfähigen Verbindungsträger 402 auf, wobei der Verbindungsträger 402 Kontaktfinger aufweist, die entsprechend dem geometrischen Raster der Kontaktflächen des Halbleiterchips 401 angeordnet sind, sowie mehrere elektrisch leitfähige Elemente 403, die zwischen einem Kontaktfinger des Verbindungsträgers 402 und einer Kontaktfläche des Halbleiterchips 401 angeordnet sind und eine elektrische Verbindung herstellen und/oder der Abstandshaltung zwischen Halbleiterchip 401 und Verbindungsträger 402 dienen. Auf dem Verbindungsträger 402 (anders ausgedrückt: auf der dem Halbleiterchip gegenüberliegenden Seite des Verbindungsträgers) ist eine elektrisch isolierende Schicht (auch bezeichnet als Isolierschicht) 404 mit Durchbrüchen 907 angebracht, die zur Aufnahme der Lotkugeln 405 dienen, wobei die Lotkugeln 405 mit dem Verbindungsträger 402 elektrisch leitend verbunden sind. Das Gehäuse des Halbleiterbauelementes 400 weist eine formschlüssige Schutz-Umhül lung 406 auf, wobei die Isolierschicht 404 mit den Lotkugeln 405 die Begrenzung des Halbleiterbauelementes 400 auf einer Seite darstellt.
Die Lotkugeln 405 dienen der elektrischen und mechanischen Verbindung des Halbleiterbauelementes 400 mit einem übergeordneten System, beispielsweise der Leiterplatte einer elektronischen Baugruppe.
Die Herstellung eines Halbleiterbauelementes 400 kann auch im Verbund erfolgen: Verbindungsträger 402 und elektrisch isolierende Schicht 404 sind in diesem Fall so beschaffen, dass mehrere matrixartig nebeneinander angeordnete Halbleiterchips 401 in einem Arbeitsgang jeweils gemeinsam bearbeitet werden und erst nach dem Herstellen der Schutz-Umhüllung 406 in einzelne Halbleiterbauelemente 400 vereinzelt werden.
5 zeigt einen Halbleiterchip 501 auf welchem direkt oder über eine Umverdrahtungsebene 502 die Kontaktflächen des Halbleiterchips angeordnet sind.
6 zeigt den Halbleiterchip 601 auf welchem direkt oder über eine Umverdrahtungsebene 602 elektrisch leitfähigen Elementen 603 auf den Kontaktflächen des Halbleiterchips 601 aufgebracht wurden.
7 zeigt den Halbleiterchip 701 mit der Umverdrahtungsebene 702 nach dem Aufbringen eines elektrisch leitfähigen Verbindungsträgers 704, der mit den elektrisch leitfähigen Elementen 703 kontaktiert wird.
Danach werden, wie in 8 dargestellt, der Halbleiterchip 801 mit der Umverdrahtungsebene 802, die elektrisch leitfähigen Elemente 803 und der Verbindungsträger 804 von einer Schutz-Umhüllung 805 eingeschlossen, wobei die vom Halbleiterchip abgewandte Seite des Verbindungsträgers 804 frei bleibt. Die Nachfolgend wird gemäß 9 auf die frei gebliebene Seite des Verbindungsträgers 904 der Anordnung des Halbleiterchips 901, der Umverdrahtungsebene 902, den elektrisch leitfähigen Elementen 903 und dem Verbindungsträger 904, eingeschlossen von der Schutz-Umhüllung 905, eine elektrisch isolierende Schicht 906 aufgebracht, in welche Durchbrüche 907 eingebracht werden. Alternative kann eine elektrisch isolierende Schicht 904 aufgebracht werden, die bereits Durchbrüche 907 enthält.
Danach werden gemäß 10 auf die Anordnung des Halbleiterchips 1001, der Umverdrahtungsebene 1002, den elektrisch leitfähigen Elementen 1003 und dem Verbindungsträger 1004, eingeschlossen von der Schutz-Umhüllung 1005, eine elektrisch isolierende Schicht 1006 aufgebracht, in deren Durchbrüchen 907 die Lotkugeln 1008 angeordnet und mit dem Verbindungsträger 1004 elektrisch kontaktiert werden.

1

100: Halbleiterbauelement mit Verbindungsträger
101: Halbleiterchip
102: Lead Frame
103: Drahtbondverbindungen
104: Verbindungsträger-Kontaktfinger
105: Gehäuse
106: Verbindungsträger-Anschlussstifte

2

200: BGA-Halbleiterbauelement
201: Halbleiterchip
202: Substrat
203: Drahtbondverbindungen
204: Lotkugeln
205: Gehäuse

3

300: BGA-Halbleiterbauelement
301: Halbleiterchip
302: Substrat
303: Lotbumps
304: Lotkugeln
305: Gehäuse

4

400: Halbleiterbauelement
401: Halbleiterchip
402: Verbindungsträger-Kontaktfinger
403: elektrisch leitfähige Elemente
404: elektrisch isolierende Schicht
405: Lotkugeln
406: Schutz-Umhüllung
407: Passivierungsschicht oder Umverdrahtungsebene
409: Kontaktflächen des Halbleiterchips

5

501: Halbleiterchip
502: Passivierungsschicht oder Umverdrahtungsebene

6

601: Halbleiterchip
602: Passivierungsschicht oder Umverdrahtungsebene
603: elektrisch leitfähige Elemente

7

701: Halbleiterchip
702: Passivierungsschicht oder Umverdrahtungsebene
703: elektrisch leitfähige Elemente
704: Verbindungsträger-Kontaktfinger

8

801: Halbleiterchip
802: Passivierungsschicht oder Umverdrahtungsebene
803: elektrisch leitfähige Elemente
804: Verbindungsträger-Kontaktfinger
805: Schutz-Umhüllung

9

901: Halbleiterchip
902: Passivierungsschicht oder Umverdrahtungsebene
903: elektrisch leitfähige Elemente
904: Verbindungsträger-Kontaktfinger
905: Schutz-Umhüllung
906: elektrisch isolierende Schicht
907: Durchbrüche

10

1001: Halbleiterchip
1002: Passivierungsschicht oder Umverdrahtungsebene
1003: elektrisch leitfähige Elemente
1004: Verbindungsträger-Kontaktfinger
1005: Schutz-Umhüllung
1006: elektrisch isolierende Schicht
1008: Lotkugeln
1009: Kontaktflächen des Halbleiterchips

Claims

Halbleiterbauelement, • mit mindestens einem Halbleiterchip (401), welcher Kontaktflächen (409) aufweist, • mit einem elektrisch leitfähigen Verbindungsträger (402), welcher Kontaktfinger aufweist (402), die entsprechend den Kontaktflächen (409) des Halbleiterchips (401) angeordnet sind, • mit mehreren elektrisch leitfähigen Elementen (403), die zwischen einem Kontaktfinger des Verbindungsträgers (402) und einer Kontaktfläche (409) des Halbleiterchips (401) angeordnet sind und eine elektrische Verbindung sowie eine mechanische Abstandshaltung herstellen, • mit einer auf dem Verbindungsträger (402) aufgebrachten elektrisch isolierenden Schicht (404) mit Durchbrüchen (907), • mit Lotkugeln (405), die in den Durchbrüchen (907) der elektrisch isolierenden Schicht (404) angeordnet sind und mit dem Verbindungsträger (402) elektrisch leitend verbunden sind, • mit einer Schutz-Umhüllung (406) des Halbleiterchips (401).
Halbleiterbauelement gemäß Anspruch 1, wobei der Halbleiterchip (401) als Speicherchip ausgebildet ist.
Halbleiterbauelement gemäß einem der Ansprüche 1 bis 2, wobei die elektrisch leitfähigen Elemente (403) aus Metall gebildet sind.
Halbleiterbauelement gemäß Anspruch 3, wobei die elektrisch leitfähigen Elemente (403) aus den Metallen Gold oder Silber oder Kupfer oder Aluminium oder aus einer Legierung mit einem dieser Metalle bestehen.
Halbleiterbauelement gemäß einem der Ansprüche 1 bis 2, wobei die elektrisch leitfähigen Elemente (403) aus leitfähigem Kunstharz oder Polymer gebildet sind.
Halbleiterbauelement gemäß einem der Ansprüche 3 bis 5, mit weiteren elektrisch leitfähigen Elementen (403), welche zwischen Verbindungsträger (402) und Halbleiterchip (401) angeordnet sind und keine elektrische Verbindung, sondern allein eine mechanische Abstandshaltung herstellen.
Halbleiterbauelement gemäß einem der Ansprüche 1 bis 6, wobei der elektrisch leitfähige Verbindungsträger (402) aus Metall gebildet ist.
Halbleiterbauelement gemäß Anspruch 7, wobei der elektrisch leitfähige Verbindungsträger (402) aus Gold oder Silber oder Kupfer oder Aluminium oder aus einer Legierung mit einem dieser Metalle besteht.
Halbleiterbauelement gemäß einem der Ansprüche 1 bis 8, wobei die elektrisch isolierende Schicht (404) aus reinem oder glasfaserverstärktem Kunstharz gebildet ist.
verfahren zum Herstellen eines Halbleiterbauelementes mit mindestens einem Halbleiterchip (401), welcher Kontaktflächen (409) aufweist, mit einem elektrisch leitfähigen Verbindungsträger (402), welcher Kontaktfinger aufweist (402), die entsprechend den Kontaktflächen (409) des Halbleiterchips (401) angeordnet sind, • mit mehreren elektrisch leitfähigen Elementen (403), die zwischen einem Kontaktfinger des Verbindungsträgers (402) und einer Kontaktfläche (409) des Halblei terchips (401) angeordnet sind und eine elektrische Verbindung sowie eine mechanische Abstandshaltung herstellen, • mit einer auf dem Verbindungsträger (402) aufgebrachten elektrisch isolierenden Schicht (404) mit Durchbrüchen (907), • mit Lotkugeln (405), die in den Durchbrüchen (907) der elektrisch isolierenden Schicht (404) angeordnet sind und mit dem Verbindungsträger (402) elektrisch leitend verbunden sind, • mit einer Schutz-Umhüllung (406) des Halbleiterchips (401), wobei – auf den Kontaktflächen (409) des Halbleiterchips (401) die elektrisch leitenden Elemente (403) gebildet werden – der Halbleiterchip (401) auf dem Verbindungsträger (402) angeordnet wird, – die Kontaktfinger des Verbindungsträgers (402) mit den elektrisch leitenden Elementen (403) verbunden werden, – der Halbleiterchip, mit den elektrisch leitenden Elementen (403) und dem Verbindungsträgers (402) mit einer Schutz-Umhüllung (406) umgeben wird, die die vom Halbleiterchip (401) angewandte Seite des Verbindungsträgers (402) freilässt – auf dem Verbindungsträger (402) eine elektrisch isolierende Schicht (404) angeordnet wird, – die Lotkugeln (405) in den Durchbrüchen (907) der elektrisch isolierenden Schicht (404) angeordnet und elektrisch leitend mit dem Verbindungsträger (402) verbunden werden.
Verfahren gemäß Anspruch 10, wobei die elektrisch leitenden Elemente (403) auf der Kontaktfläche (409) des Halbleiterchips (401) durch Drahtbonden und nachfolgendes Abtrennen des Drahtes am Bondkontakt hergestellt werden.
Verfahren gemäß Anspruch 11, wobei das Drahtbonden für jede Kontaktfläche (409) ein- oder mehrmals wiederholt wird.
verfahren gemäß Anspruch 10, wobei die elektrisch leitenden Elemente (403) durch eine ganzflächige Metallisierung des Halbleiterchips (401), eine photolithografische Strukturierung und eine galvanische Verstärkung der metallischen Strukturen hergestellt werden.
Verfahren gemäß Anspruch 10, wobei die elektrisch leitenden Elemente (403) durch das Aufbringen von leitfähigen Kunstharz oder Polymeren mittels Siebdruck- oder Dispersionsverfahren strukturiert und anschließend verfestigt werden.
Verfahren gemäß Anspruch 10, wobei die elektrisch leitenden Elemente (403) durch das ganzflächige Aufkleben einer leitfähigen Folie aus Kunststoff und deren nachfolgender photolithografischer Strukturierung hergestellt werden.
Verfahren gemäß einem der Ansprüche 10 bis 14, wobei die elektrisch leitenden Elemente (403) mittels Ultraschall-Bonden mit dem Verbindungsträger (402) verbunden werden.
Verfahren gemäß einem der Ansprüche 15 bis 16, wobei die elektrisch leitenden Elemente (403) mittels elektrisch leitfähigem Kleber mit dem Verbindungsträger (402) kontaktiert werden.
Verfahren gemäß einem der Ansprüche 10 bis 17, wobei die elektrisch isolierende Schicht (404) mittels Schleuder- oder Sprühverfahren auf den Verbindungsträger (402) aufgebracht wird und die Durchbrüche (907) für die Lotkugeln (405) mittels photolithografischer Strukturierung gebildet werden.
Verfahren gemäß einem der Ansprüche 10 bis 17, wobei die elektrisch isolierende Schicht (404) mit vorhandenen Durchbrüchen (907) auf den Verbindungsträger (402) aufgeklebt wird.