[go: up one dir, main page]

DE102005046480B4 - Method of fabricating a vertical transistor device and vertical transistor device - Google Patents

Method of fabricating a vertical transistor device and vertical transistor device Download PDF

Info

Publication number
DE102005046480B4
DE102005046480B4 DE102005046480A DE102005046480A DE102005046480B4 DE 102005046480 B4 DE102005046480 B4 DE 102005046480B4 DE 102005046480 A DE102005046480 A DE 102005046480A DE 102005046480 A DE102005046480 A DE 102005046480A DE 102005046480 B4 DE102005046480 B4 DE 102005046480B4
Authority
DE
Germany
Prior art keywords
semiconductor
layer
zone
semiconductor substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005046480A
Other languages
German (de)
Other versions
DE102005046480A1 (en
Inventor
Martin Pölzl
Walter Dr. Rieger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005046480A priority Critical patent/DE102005046480B4/en
Publication of DE102005046480A1 publication Critical patent/DE102005046480A1/en
Application granted granted Critical
Publication of DE102005046480B4 publication Critical patent/DE102005046480B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/63Vertical IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/63Vertical IGFETs
    • H10D30/635Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • H10D64/117Recessed field plates, e.g. trench field plates or buried field plates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6708Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing the kink effect or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung eines vertikalen Transistorbauelements, das folgende Verfahrensschritte aufweist:
– Bereitstellen eines Halbleitersubstrats (100),
– Aufbringen einer Hilfsschicht (110) auf das Halbleitersubstrat (100),
– Strukturieren der Hilfsschicht (110) zur Herstellung wenigstens eines Grabens (114), der sich bis an das Halbleitersubstrat (100) erstreckt und der gegenüberliegende Seitenwände (115) aufweist,
– Herstellen einer einkristallinen Halbleiterschicht (132) an wenigstens einer der Seitenwände (115) des Grabens (114),
– Herstellen einer Elektrode (140) in dem wenigstens einen Graben (114), die gegenüber der einkristallinen Halbleiterschicht (132) an der wenigstens einen Seitenwand (115) des Grabens (114) und gegenüber dem Halbleitersubstrat (100) durch eine Isolationsschicht (162) isoliert ist,
– Entfernen der Hilfsschicht (110), so dass ein weiterer Graben (116) entsteht,
– Implantieren von Dotierstoffen des zu dem Halbleitersubstrat (100) komplementären Leitungstyps am Boden des weiteren Grabens (116) in das Halbleitersubstrat (100 zur Herstellung einer komplementär zu dem Halbleitersubstrat (100) dotierten...
Method for producing a vertical transistor component, comprising the following method steps:
Providing a semiconductor substrate (100),
Applying an auxiliary layer (110) to the semiconductor substrate (100),
Patterning the auxiliary layer (110) to produce at least one trench (114) which extends as far as the semiconductor substrate (100) and has opposite side walls (115),
Producing a monocrystalline semiconductor layer (132) on at least one of the side walls (115) of the trench (114),
Producing an electrode (140) in the at least one trench (114) which is opposite to the monocrystalline semiconductor layer (132) on the at least one side wall (115) of the trench (114) and opposite the semiconductor substrate (100) by an insulating layer (162). is isolated,
Removing the auxiliary layer (110) so that a further trench (116) is formed,
Implanting dopants of the conductivity type complementary to the semiconductor substrate (100) at the bottom of the further trench (116) into the semiconductor substrate (100 for producing a complementary doped to the semiconductor substrate (100)).

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines vertikalen Transistorbauelements, insbesondere eines MOS-Transistorbauelements.The The present invention relates to a process for producing a vertical transistor device, in particular of a MOS transistor device.

Vertikale MOS-Transistoren sind hinlänglich bekannt und beispielsweise in Stengl/Tihanyi: ”Leistungs-MOSFET-Praxis”, Pflaum Verlag, München, 1994, Seiten 29 bis 40, beschrieben. Bei geeigneter Ansteuerung verläuft bei derartigen vertikalen Bauelementen ein stromführender Pfad zwischen einer Drain-Zone und einer Source-Zone in einer vertikalen Richtung senkrecht zu einer Vorderseite und einer Rückseite eines Halbleitekörpers/Halbleiterchips, in dem das Bauelement integriert ist. Die Ansteuerung erfolgt über eine Gate-Elektrode, die isoliert gegenüber dem Halbleiterkörper und benachbart zu einer zwischen Source und Drain liegenden Body-Zone angeordnet ist.vertical MOS transistors are well known and, for example, in Stengl / Tihanyi: "Power MOSFET Practice", Pflaum Verlag, Munich, 1994, Pages 29 to 40, described. With suitable control runs at such vertical components, a current-carrying path between a drain zone and a source zone in a vertical direction perpendicular to a front and a back a half-body / semiconductor chip, in which the component is integrated. The control is via a Gate electrode, which is insulated from the semiconductor body and disposed adjacent to a lying between the source and drain body zone is.

Bei sogenannten Graben-Transistoren ist die Gate-Elektrode in einem Graben angeordnet, der sich ausgehend von einer der Seiten in den Halbleiterkörper hinein erstreckt. Die Source-Zone befindet sich bei diesen Graben-Transistoren üblicherweise im Bereich der Vorderseite des Halbleiterkörpers, ausgehend von der sich der Graben in den Halbleiterkörper hinein erstreckt. Die Drain-Zone befindet sich üblicherweise im Bereich der der Vorderseite abgewandten Rückseite, wobei bei Leistungstransistoren zwischen der Drain-Zone und der Body-Zone üblicherweise eine schwächer als die Drain-Zone dotierte Driftzone angeordnet ist.at So-called trench transistors, the gate electrode in one Trench arranged, starting from one of the sides in the Semiconductor body extends into it. The source zone is located in these trench transistors usually in the range of Front of the semiconductor body, starting from which the trench extends into the semiconductor body. The Drain zone is usually located in the area of the rear side facing away from the front, wherein in power transistors between the drain zone and the body zone usually a weaker one is arranged as the drain zone doped drift zone.

Vertikale MOS-Transistoren finden als Leistungstransistoren Anwendung in unterschiedlichsten Bereichen. Ein Anwendungsbereich sind Schaltwandler, bei denen getaktet angesteuerte Leistungstransistoren zur Regelung der Leistungsaufnahme des Schaltwandlers, und damit zur Regelung der Ausgangsspannung eingesetzt werden.vertical MOS transistors are used as power transistors in a wide variety of applications. Areas of application are switching converters in which clocked, controlled power transistors for regulating the power consumption of the switching converter, and thus be used to control the output voltage.

Eine maßgebliche Betriebsgröße solcher MOS-Leistungstransistoren ist deren Einschaltwiderstand (Ron), der den elektrischen Widerstand zwischen Drain und Source bei leitend angesteuertem Bauelement bezeichnet, und deren Gate-Drain-Kapazität (CGD), die die parasitäre Kapazität zwischen der Gate-Elektrode und der Drain-Zone bzw. der sich an die Drain-Zone anschließenden Driftzone des Bauelements bezeichnet.A significant operating variable of such MOS power transistors is their on-resistance (Ron), which designates the electrical resistance between the drain and source in the case of the on-state-driven component, and their gate-drain capacitance (C GD ), which determines the parasitic capacitance between the gate electrode and the drain zone or the subsequent to the drain zone drift zone of the device.

Eine Verringerung des Einschaltwiderstandes kann bei derartigen Bauelementen durch das Vorsehen sogenannter Feldplatten erreicht werden, die auf Gate-Potential liegen. Bei Grabentransistoren ist dabei beispielsweise eine Feldplatte, die einstückig mit der Gate-Elektrode ausgebildet sein kann, in dem Graben unterhalb der Gate-Elektrode und benachbart zu der Driftzone angeordnet. Ein solches Bauelement ist beispielsweise in der US 4,941,026 oder der US 5,973,360 A beschrieben.A reduction of the on-resistance can be achieved in such devices by the provision of so-called field plates, which are at gate potential. In the case of trench transistors, a field plate, for example, which may be formed in one piece with the gate electrode, is arranged in the trench below the gate electrode and adjacent to the drift zone. Such a device is for example in the US 4,941,026 or the US 5,973,360 A described.

Das Vorsehen einer auf Gate-Potential liegenden Feldelektrode erhöht die Gate-Drain-Kapazität, so dass in der US 5,283,201 oder der US 2003/0073287 A1 vorgeschlagen ist, eine zu der Gate-Elektrode separate Feldelektrode vorzusehen, die auf einem zu dem Gate-Potential verschiedenen Potential, beispielsweise Source-Potential liegt.The provision of a gate potential lying at the field electrode increases the gate-drain capacitance, so that in the US 5,283,201 or the US 2003/0073287 A1 it is proposed to provide a separate to the gate electrode field electrode which is at a different potential to the gate potential, for example source potential.

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung eines MOS-Transistorbauelements in Grabentechnologie (Trench-Technologie) zur Verfügung zu stellen, das eine verringerte Gate-Drain-Kapazität aufweist, und ein vertikales Transistorbauelement mit verringerter Gate-Drain-Kapazität zur Verfügung zu stellen.task The present invention is a process for the preparation of a MOS transistor device in trench technology (trench technology) to disposal having a reduced gate-drain capacitance, and a vertical transistor device with reduced gate-to-drain capacitance put.

Diese Aufgabe wird durch Verfahren nach den Ansprüchen 1 und 18 und durch ein vertikales Transistorbauelement nach An spruch 26 gelöst. Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.These The object is achieved by methods according to claims 1 and 18 and by a vertical transistor device according to claim 26 solved. advantageous Embodiments are the subject of the dependent claims.

Der Grundgedanke der erfindungsgemäßen Verfahren besteht darin, die Body-Zone des Transistorbauelements selbstjustiert zu dem Graben, in dem die Gate-Elektrode angeordnet ist, herzustellen.Of the Basic idea of the inventive method consists in self-adjusting the body zone of the transistor device to the trench in which the gate electrode is arranged to produce.

Hierzu ist bei einer Ausführungsform des erfindungsgemäßen Verfahrens vorgesehen, ein Halbleitersubstrat bereitzustellen, eine Hilfsschicht auf dieses Halbleitersubstrat aufzubringen und die Hilfsschicht zu strukturieren, um wenigstens einen in der Hilfsschicht ausgebildeten Graben herzustellen, der sich bis an das Halbleitersubstrat erstreckt und der gegenüberliegende Seitenwände aufweist.For this is in one embodiment the method according to the invention provided to provide a semiconductor substrate, an auxiliary layer to apply to this semiconductor substrate and the auxiliary layer to structure at least one formed in the auxiliary layer Trench to produce, which extends to the semiconductor substrate and the opposite side walls having.

Die Hilfsschicht besteht dabei vorzugsweise aus einem Material, das selektiv gegenüber dem Halbleitersubstrat ätzbar ist. Geeignete Materialien für die Hilfsschicht sind Oxide, insbesondere abscheidbare Oxide, wie beispielsweise TEOS (Tetraethoxysilan), oder thermische Oxide.The Auxiliary layer is preferably made of a material that selectively opposite the etchable semiconductor substrate is. Suitable materials for the auxiliary layer are oxides, in particular depositable oxides, such as For example, TEOS (tetraethoxysilane), or thermal oxides.

Unter dem Begriff Halbleitersubstrat ist nachfolgend entweder ein homogen dotierter Halbleiterkörper zu verstehen oder eine Anordnung mit einem Halbleiterkörper auf den bereits wenigstens eine weitere Halbleiterschicht – beispielsweise mittels eines Epitaxieverfahrens – aufgebracht ist.Under The term semiconductor substrate is hereinafter either a homogeneous doped semiconductor body to understand or an arrangement with a semiconductor body already at least one further semiconductor layer - for example by means of an epitaxy process - is applied.

An wenigstens einer der Seitenwände des Grabens der Hilfsschicht wird anschließend eine einkristalline Halbleiterschicht hergestellt, die abschnittsweise die spätere Body-Zone des Bauelements bildet. Das Herstellen dieser einkristallinen Halbleiterschicht, kann durch Abscheiden einer zunächst amorphen Halbleiterschicht bzw. einer polykristallinen Halbleiterschicht und anschließendes Kristallisieren Halbleiterschicht erfolgen. Die Kristallisation der amorphen Halbleiterschicht erfolgt beispielsweise durch einen Temperschritt, bei dem die Halbleiterschicht für eine vorgegebene Zeitdauer, z. B. 6 Std. bis 10 Std., auf eine vorgegebene Temperatur, z. B. ca. 590°C, aufgeheizt wird.Subsequently, a monocrystalline semiconductor layer is produced on at least one of the sidewalls of the trench of the auxiliary layer, which partially forms the later body zone of the component. The manufacture of these monocrystalline Semiconductor layer can be made by depositing an initially amorphous semiconductor layer or a polycrystalline semiconductor layer and then crystallizing semiconductor layer. The crystallization of the amorphous semiconductor layer is effected for example by an annealing step, in which the semiconductor layer for a predetermined period of time, for. B. 6 hours to 10 hours., To a predetermined temperature, for. B. about 590 ° C, is heated.

Des weiteren wird eine gegenüber der einkristallinen Halbleiterschicht und dem am Boden des Grabens freiliegenden Halbleitersubstrat isolierte Elektrode hergestellt, die die spätere Gate-Elektrode des Bauelements bildet.Of another one is opposite the monocrystalline semiconductor layer and at the bottom of the trench exposed semiconductor substrate made of insulated electrode, the later Gate electrode of the device forms.

Bei dem mittels des erfindungsgemäßen Verfahrens hergestellten Bauelements ist die Body-Zone in der einkristallinen Halbleiterschicht angeordnet, die an der Seitenwand des Grabens der Hilfsschicht hergestellt wurde. Die Dotierung dieser einkristallinen, in vertikaler Richtung verlaufenden Halbleiterschicht wird dabei abhängig von den gewünschten Eigenschaften des Bauelements gewählt.at the means of the method according to the invention manufactured component is the body zone in the monocrystalline Semiconductor layer arranged on the side wall of the trench the auxiliary layer was prepared. The doping of these monocrystalline, in the vertical direction extending semiconductor layer is doing dependent from the desired ones Properties of the device selected.

Bei einem selbstsperrenden MOSFET ist diese Halbleiterschicht komplementär zu dem Halbleitersubstrat dotiert und weist an einem dem Substrat abgewandten Ende eine Halbleiterzone vom gleichen Leitungstyp wie das Substrat auf, die die Source-Zone des Bauelements bildet. Gegebenenfalls wird an dem dem Substrat zugewandten Ende der einkristallinen Halbleiterschicht ebenfalls eine Halbleiterzone vom gleichen Leitungstyp wie das Substrat erzeugt, die zum Anschließen der Body-Zone an das Substrat dient, welches die Driftzone bzw. die Drain-Zone des Bauelements bildet.at a self-blocking MOSFET, this semiconductor layer is complementary to the Semiconductor substrate doped and has on a side facing away from the substrate End of a semiconductor zone of the same conductivity type as the substrate on that the source zone of the component forms. Optionally, at which the substrate facing end of the monocrystalline semiconductor layer also generates a semiconductor region of the same conductivity type as the substrate, the to connect the body zone the substrate is used, which is the drift zone or the drain zone of the Component forms.

Bei einem selbstleitenden MOSFET, bei dem die Gate-Elektrode dazu dient, einen leitenden Kanal in der Body-Zone ”abzuschnüren” ist die Body-Zone vom gleichen Leitungstyp wie das Halbleitersubstrat, wobei an einem dem Substrat abgewandten Ende der Halbleiterschicht vorzugsweise eine stärker als die Body-Zone dotierte Halbleiterzone vorhanden ist, die die Source-Zone des Bauelements bildet.at a normally-on MOSFET in which the gate electrode serves to to "cut off" a conductive channel in the body zone is the body zone of the same Conduction type as the semiconductor substrate, wherein on a the substrate opposite end of the semiconductor layer, preferably one stronger than the Body zone doped semiconductor zone is present, which is the source zone of the component forms.

Die Dotierung der einkristallinen Halbleiterschicht zur Einstellung der Bauelementeigenschaften kann in herkömmlicher Weise durch Implantation von Dotierstoffatomen und anschließendes Aktivieren der Dotierstoffatome mittels eines Tem perschrittes erfolgen. Die zur Herstellung der einkristallinen Halbleiterschicht abgeschiedene amorphe Halbleiterschicht kann undotiert sein oder kann bereits in-situ mit Dotierstoffatomen eines Leitungstyps dotiert sein. Die Herstellung der gegebenenfalls erforderlichen Halbleiterzone des selben Leitungstyps wie das Substrat an dem dem Substrat zugewandten Ende der einkristallinen Halbleiterschicht erfolgt beispielsweise durch einen Temperschritt, dessen Temperatur und Dauer so gewählt sind, dass Dotierstoffatome aus dem Substrat in die einkristalline Halbleiterschicht diffundieren.The Doping of the monocrystalline semiconductor layer for adjustment The device properties can be achieved in a conventional manner by implantation of dopant atoms and then activating the dopant atoms take place by means of a Tem perstep. The for the production of single crystal semiconductor layer deposited amorphous semiconductor layer can be undoped or may already in situ with dopant atoms of a Be doped line type. The preparation of any necessary Semiconductor zone of the same conductivity type as the substrate on the Substrate-facing end of the monocrystalline semiconductor layer takes place, for example, by an annealing step whose temperature and duration so chosen are that dopant atoms from the substrate into the monocrystalline Diffuse semiconductor layer.

Die Abmessungen der einkristallinen Halbleiterschicht in vertikaler Richtung der Anordnung, die maßgeblich die Abmessungen der Body-Zone des Bauelements, und damit die Kanallänge bestimmen sind bei dem erfindungsgemäßen Verfahren über die Höhe der zu Beginn des Verfahrens abgeschiedenen Hilfsschicht einstellbar.The Dimensions of the monocrystalline semiconductor layer in vertical Direction of the arrangement, which is relevant the dimensions of the body zone of the device, and thus determine the channel length in the inventive method over the height of the Beginning of the process deposited auxiliary layer adjustable.

Der benachbart zu dem Graben der Hilfsschicht angeordnete säulenförmige Abschnitt der Hilfsschicht, der zur Herstellung der einkristallinen Halbleiterschicht dient, wird nach dem Herstellen der einkristallinen Halbleiterschicht vorzugsweise entfernt. Der dadurch entstehende, bis an das Substrat reichende Graben kann beispielsweise dazu genutzt werden, eine Diode zu realisieren, die als sogenannte Rückwärtsdiode des MOSFET dient. Hierzu wird das Substrat am Boden des durch Entfernen der Hilfsschicht entstehenden Grabens komplementär zu den übrigen Abschnitten des Substrats dotiert, wobei anschließend eine Anschlusselektrode dieser Diode in dem Graben hergestellt wird. Diese Anschlusselektrode kann so hergestellt werden, dass sie gleichzeitig die einkristalline Halbleiterschicht kontaktiert, um bei einem selbstsperrenden MOSFET in bekannter Weise Source-Zone und die Body-Zone kurzzuschließen. Darüber hinaus kann die Anschlusselektrode auch so hergestellt werden, dass sie durch eine Abstandsschicht (Spacer) von der einkristallinen Halbleiterschicht getrennt ist.Of the arranged columnar portion adjacent to the trench of the auxiliary layer the auxiliary layer used for producing the monocrystalline semiconductor layer is used after the production of the monocrystalline semiconductor layer preferably removed. The resulting, reaching to the substrate For example, digging can be used to make a diode as a so-called reverse diode the MOSFET is used. This is done by removing the substrate at the bottom of the substrate the auxiliary layer resulting trench complementary to the remaining portions of the substrate doped, followed by a terminal electrode of this diode is produced in the trench. This terminal electrode can be made to be simultaneously contacted the single crystal semiconductor layer to a self-blocking MOSFET short in a known manner source zone and the body zone. Furthermore The connection electrode can also be made so that they by a spacer layer (spacer) of the monocrystalline semiconductor layer is disconnected.

Bei einem Verfahren gemäß einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung eines MOS-Transistorbauelements in Grabentechnologie ist vorgesehen, ein Halbleitersubstrat zur Verfügung zu stellen, eine Hilfsschicht auf das Halbleitersubstrat aufzubringen und diese zu strukturieren, um wenigstens einen Graben herzustellen, der sich bis an das Halbleitersubstrat erstreckt.at a method according to a another embodiment the method according to the invention for producing a MOS transistor device In grave technology is provided, a semiconductor substrate for disposal to provide an auxiliary layer on the semiconductor substrate and to structure them to make at least one trench, which extends to the semiconductor substrate.

In diesem wenigstens einen Graben der Hilfsschicht wird anschließend eine einkristalline Halbleiterzone hergestellt, die abschnittweise die spätere Body-Zone des Bauelements bildet. Die Herstellung dieser einkristallinen Halbleiterzone erfolgt beispielsweise mittels eines selektiven Epitaxieverfahrens, bei welchem die Halbleiterzone einkristallin auf dem Substrat aufwächst. Ein derartiges selektives Epitaxieverfahren ist beispielsweise beschrieben in Liu et al.: ”A Novel 3-D BiCMOS Technology Using Selective Epitaxy Growth (SEG) and Lateral Solid Phase Epitaxial (LSPE)”, Electron Device Letters IEEE, Vol. 23, 2002. Die mittels selektiver Epitaxie hergestellten Halbleiterzone kann dabei bereits bei der Herstellung in-situ mit Dotierstoffatomen eines gewünschten Leistungstyps dotiert sein.In this at least one trench of the auxiliary layer, a monocrystalline semiconductor zone is subsequently produced, which forms in sections the later body zone of the component. The production of this monocrystalline semiconductor zone takes place, for example, by means of a selective epitaxy process in which the semiconductor zone grows monocrystalline on the substrate. Such a selective epitaxy method is described, for example, in Liu et al .: "A Novel 3-D BiCMOS Technology Using Selective Epitaxy Growth (SEG) and Lateral Solid Phase Epitaxial (LSPE)", Electron Device Letters IEEE, Vol. 23, 2002 Already produced by selective epitaxy semiconductor zone can at in-situ doped with dopant atoms of a desired power type.

Nach dem Herstellen der einkristallinen Halbleiterzone wird die Hilfsschicht entfernt, wodurch jeweils ein Graben zwischen zwei benachbarten einkristallinen Halbleiterzonen entsteht. In diesem Graben wird anschließend eine gegenüber der einkristallinen Halbleiterzone und dem Halbleitersubstrat isolierten Elektrode hergestellt wird, die die spätere Gate-Elektrode es Bauelements bildet.To the production of the monocrystalline semiconductor region becomes the auxiliary layer away, creating a ditch between two adjacent ones monocrystalline semiconductor zones is formed. In this ditch will be subsequently one opposite the single-crystal semiconductor region and the semiconductor substrate isolated Electrode is made, which forms the later gate of this device.

Auch mittels dieses Verfahrens lassen sich abhängig von der Dotierung der einkristallinen Halbleiterzone sowohl selbstsperrende als auch selbstleitende MOSFET herstellen.Also By means of this method, depending on the doping of the single-crystal semiconductor zone both self-blocking and self-conducting Produce MOSFET.

Die vorliegende Erfindung wird nachfolgend anhand von Figuren näher erläutert.The The present invention will be explained in more detail below with reference to figures.

1 veranschaulicht ein erfindungsgemäßes Verfahren zur Herstellung eines vertikalen MOS-Transistorbauelements anhand von Darstellungen des Bauelements während verschiedener Verfahrensschritte. 1 illustrates an inventive method for producing a vertical MOS transistor device based on representations of the device during various process steps.

2 veranschaulicht eine Abwandlung des Verfahrens nach 1. 2 illustrates a modification of the method according to 1 ,

3 veranschaulicht die Vorgehensweise zur Kontaktierung der Gate-Elektrode bei einem nach dem Verfahren gemäß der 1 oder 2 hergestellten Bauelement. 3 illustrates the procedure for contacting the gate electrode in a according to the method according to the 1 or 2 manufactured component.

4 veranschaulicht ein weiteres erfindungsgemäßes Verfahren zur Herstellung eines vertikalen MOS-Transistorbauelements anhand von Darstellungen des Bauelements während verschiedener Verfahrensschritte. 4 illustrates another inventive method for producing a vertical MOS transistor device based on representations of the device during various process steps.

5 veranschaulicht eine Abwandlung des Verfahrens nach 4, bei dem neben einer Gate-Elektrode zusätzlich eine Feldelektrode in einem Graben hergestellt wird. 5 illustrates a modification of the method according to 4 in which, in addition to a gate electrode, a field electrode is additionally produced in a trench.

In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile und Bauelementbereiche mit gleicher Bedeutung.In denote the figures, unless otherwise indicated, like reference numerals same parts and component areas with the same meaning.

Ein erstes erfindungsgemäßes Verfahren zur Herstellung eines MOS-Transistorbauelements mit kleiner Gate-Drain-Kapazität wird nachfolgend anhand von 1 erläutert.A first inventive method for producing a MOS transistor device with a small gate-drain capacitance is described below with reference to 1 explained.

Ausgangspunkt des Verfahrens bildet die Bereitstellung eines Halbleitersubstrats 100. Dieses Halbleitersubstrat 100 kann dabei homogen dotiert sein oder kann unterschiedlich dotierte Abschnitte 102, 104 aufweisen, was in 1a gestrichelt dargestellt ist. Ein stärker dotierter Abschnitt 104 im Bereich einer Rückseite des Substrats kann dabei die spätere Drain-Zone des Bauelements bilden, während eine schwächer dotierte Halbleiterschicht 102, die beispielsweise durch Epitaxie auf der stärker dotierten Halbleiterschicht 104 hergestellt ist, die spätere Driftzone des Bauelements bilden kann. Sofern keine Driftzone – die zur Erhöhung der Spannungsfestigkeit des Bauelements dient – hergestellt werden soll, ist das Halbleitersubstrat 100 vorzugsweise stark dotiert und bildet die spätere Drain-Zone des Bauelements.The starting point of the method is the provision of a semiconductor substrate 100 , This semiconductor substrate 100 can be homogeneously doped or differently doped sections 102 . 104 show what's in 1a is shown in dashed lines. A more heavily doped section 104 In the region of a rear side of the substrate can thereby form the later drain zone of the device, while a weakly doped semiconductor layer 102 , for example, by epitaxy on the more heavily doped semiconductor layer 104 is manufactured, which can form later drift zone of the device. If no drift zone - which serves to increase the dielectric strength of the component - is to be produced, is the semiconductor substrate 100 preferably heavily doped and forms the later drain zone of the device.

Auf das Halbleitersubstrat 100 wird bei dem erfindungsgemäßen Verfahren eine Hilfsschicht 110 aufgebracht, die vorzugsweise selektiv gegenüber dem Halbleitersubstrat 100 ätzbar ist. Diese Hilfsschicht besteht beispielsweise aus einem abgeschiedenen Oxid, wie beispielsweise TEOS oder einem aufgewachsenen thermischen Oxid.On the semiconductor substrate 100 becomes in the inventive method an auxiliary layer 110 applied, which is preferably selective with respect to the semiconductor substrate 100 is etchable. This auxiliary layer consists for example of a deposited oxide, such as TEOS or a grown thermal oxide.

Diese Hilfsschicht 110 wird anschließend strukturiert, um wenigstens einen bis an das Halbleitersubstrat 100 reichenden Graben 114 zu erzeugen. Bezug nehmend auf 1b wird hierzu eine strukturierte Maske 300, beispielsweise eine Hartmaske, auf der Oberfläche der Hilfsschicht 110 erzeugt, deren Struktur die Abmessungen des späteren Grabens in lateraler Richtung vorgibt. Anschließend wird die Hilfsschicht 110 in den durch die Maske 300 freigelassenen Bereichen mittels eines Ätzverfahrens entfernt, um einen bis an das Halbleitersubstrat 100 reichenden Graben 114 zu erzeugen.This auxiliary layer 110 is then patterned to at least one to the semiconductor substrate 100 reaching ditch 114 to create. Referring to 1b becomes a structured mask 300 For example, a hard mask on the surface of the auxiliary layer 110 whose structure specifies the dimensions of the later trench in the lateral direction. Subsequently, the auxiliary layer 110 in through the mask 300 released areas by means of an etching process to one to the semiconductor substrate 100 reaching ditch 114 to create.

1c zeigt die Anordnung nach diesem Ätzschritt zur Herstellung des Grabens 114 und nach Entfernen der Maskenschicht 300. Das Ätzverfahren zur Herstellung des Grabens 114 ist vorzugsweise ein anisotropes Ätzverfahren, durch welches die Hilfsschicht 110 im wesentlichen senkrecht zu der durch die Maske 300 freigelassenen Oberfläche der Hilfsschicht 110 ge ätzt wird und wodurch im wesentlichen senkrecht zu der Oberfläche der Hilfsschicht 110 und senkrecht zu der nach dem Ätzen freiliegenden Oberfläche 101 des Halbleitersubstrats 100 verlaufende Seitenwände 115 des Grabens 114 erzeugt werden. Mit dem Bezugszeichen 112 sind in 1c säulenförmige Abschnitte 112 der Hilfsschicht bezeichnet, die zwischen zwei benachbarten Gräben 114 angeordnet sind. 1c shows the arrangement after this etching step for the preparation of the trench 114 and after removing the mask layer 300 , The etching process for the production of the trench 114 is preferably an anisotropic etching process, by which the auxiliary layer 110 substantially perpendicular to that through the mask 300 released surface of the auxiliary layer 110 is etched and thereby substantially perpendicular to the surface of the auxiliary layer 110 and perpendicular to the exposed surface after etching 101 of the semiconductor substrate 100 running side walls 115 of the trench 114 be generated. With the reference number 112 are in 1c columnar sections 112 the auxiliary layer, between two adjacent trenches 114 are arranged.

Während weiterer Verfahrensschritte wird an den Seitenwänden 115 des Grabens, die gleichzeitig die Seitenwände der säulenförmigen Abschnitte 112 der Hilfsschicht sind, eine einkristalline Halbleiterschicht 130 hergestellt, die die spätere Body-Zone des MOS-Transistors bildet. Bezug nehmend auf 1d kann hierzu eine zunächst amorphe Halbleiterschicht 130, beispielsweise eine amorphe Siliziumschicht, ganzflächig auf die Anordnung mit dem Substrat 100 und den säulenförmigen Abschnitten 112 der Hilfsschicht abgeschieden werden. Eine Dicke d1 dieser amorphen Halbleiterschicht 130 beträgt zwischen 50 nm und 250 nm, vorzugsweise etwa 100 nm.During further process steps will be on the side walls 115 the trench, which at the same time the side walls of the columnar sections 112 the auxiliary layer are, a monocrystalline semiconductor layer 130 made, which forms the later body zone of the MOS transistor. Referring to 1d For this purpose, an initially amorphous semiconductor layer 130 , For example, an amorphous silicon layer, over the entire surface of the arrangement with the substrate 100 and the columnar sections 112 the auxiliary layer are deposited. A thickness d1 of this amorphous semiconductor layer 130 is between 50 nm and 250 nm, preferably about 100 nm.

Diese amorphe Halbleiterschicht 130 wird anschließend durch einen Temperschritt kristallisiert, so dass eine einkristalline Halbleiterschicht 130 entsteht. Bei diesem Temperschritt wird die Anordnung für eine vorgegebene Zeitdauer auf eine Kristallisationstemperatur des Halbleitermaterials aufgeheizt. Diese Kristallisationstemperatur beträgt bei Verwendung von amorphem Silizium als Halbleitermaterial etwa 590°C, die Dauer des Temperschrittes beträgt bei Silizium zwischen 6 Stunden und 10 Stunden. Die Durchführung des Temperschrittes erfolgt in hinlänglich bekannter Weise beispielsweise in einem hierzu geeigneten Ofen.This amorphous semiconductor layer 130 is subsequently crystallized by an annealing step, so that a monocrystalline semiconductor layer 130 arises. In this annealing step, the arrangement is heated for a predetermined period of time to a crystallization temperature of the semiconductor material. This crystallization temperature is when using amorphous silicon as the semiconductor material about 590 ° C, the duration of the annealing step is in silicon between 6 hours and 10 hours. The execution of the annealing step takes place in a well-known manner, for example in a suitable oven.

Um die einkristalline Halbleiterschicht 130 lediglich an den Seitenwänden 115 des Grabens 114 bzw. der säulenförmigen Hilfsschichtabschnitte 112 zu erhalten, muss die einkristalline Halbleiterschicht 130 vom Boden des Grabens 114, d. h. von der Oberfläche 101 des Substrats 100 und von der Oberset te der säulenförmigen Hilfsschichtabschnitte 112 entfernt werden. Dies kann mittels eines anisotropen Ätzverfahrens erfolgen, durch welches Material der einkristallinen Schicht 130 nur in Richtung senkrecht zu der Oberfläche 101 des Substrats 130 entfernt wird.Around the monocrystalline semiconductor layer 130 only on the side walls 115 of the trench 114 or the columnar auxiliary layer sections 112 To obtain, the monocrystalline semiconductor layer must 130 from the bottom of the trench 114 ie from the surface 101 of the substrate 100 and from the top set of the auxiliary columnar layer portions 112 be removed. This can be done by means of an anisotropic etching process, by which material of the monocrystalline layer 130 only in the direction perpendicular to the surface 101 of the substrate 130 Will get removed.

Da ein Ätzen der an den Seitenwänden 115 des Grabens 114 aufgebrachten einkristallinen Halbleiterschicht 130 bei einem solchen Ätzverfahren üblicherweise nicht vollständig vermieden werden kann, wird vorzugsweise eine Schutzschicht auf den an den Seitenwänden 115 des Grabens 114 angeordneten Abschnitte der einkristallinen Halbleiterschicht 130 erzeugt. Hierzu wird Bezug nehmend auf 1d zunächst ganzflächig eine Schutzschicht 140, beispielsweise ein Oxid, abgeschieden. Diese Schutzschicht 140 wird anschließend mittels eines anisotropen Ätzverfahrens im Bodenbereich des Grabens 114 und von der Oberseite der säulenförmigen Hilfsschichtabschnitte 112 entfernt, um im Bodenbereich des Grabens und auf der Oberseite der Hilfsschichtsäulen 112 die einkristalline Halbleiterschicht 130 freizulegen. Diese Halbleiterschicht 130 wird anschließend mittels eines weiteren Ätzverfahrens in den freigelegten Bereichen entfernt. Ein Ätzen des Substrates 100 am Boden des Grabens 114 wird durch eine sog. ”Endpunktüberwachung” verhindert, bei der die Gaszusammensetzung der beim Ätzen entstehenden Gase überwacht wird. Da sich die Gaszusammensetzung ändert, kann der Ätzprozess gezielt gestoppt werden, sobald beim Ätzen die Oberfläche 101 des Substrates 100 erreicht ist.As an etching on the side walls 115 of the trench 114 applied monocrystalline semiconductor layer 130 In such an etching process usually can not be completely avoided, preferably a protective layer on the on the side walls 115 of the trench 114 arranged portions of the monocrystalline semiconductor layer 130 generated. For this, reference is made to 1d initially a full surface of a protective layer 140 , For example, an oxide, deposited. This protective layer 140 is then by means of an anisotropic etching process in the bottom region of the trench 114 and from the top of the auxiliary columnar layer portions 112 removed to the bottom of the trench and on top of the auxiliary layer columns 112 the monocrystalline semiconductor layer 130 expose. This semiconductor layer 130 is then removed by means of a further etching process in the exposed areas. An etching of the substrate 100 at the bottom of the ditch 114 is prevented by a so-called "end point monitoring", in which the gas composition of the gases produced during the etching is monitored. Since the gas composition changes, the etching process can be stopped selectively as soon as the surface is etched 101 of the substrate 100 is reached.

1e zeigt die Anordnung nach Durchführung dieser Verfahrensschritte, d. h. nach Entfernen der Schutzschicht 140 vom Boden des Grabens 114 und von der Oberseite der Säulen 112 sowie nach Entfernen der kristallinen Halbleiterschicht 130 in diesen Bereichen. Mit dem Bezugszeichen 132 sind in 1e die an den Seitenwänden 115 des Grabens 114 verbliebenen Abschnitte der nach dem Temperschritt einkristallinen Halb leiterschicht 130/132 und mit dem Bezugszeichen 142 sind die verbliebenen Abschnitte der Schutzschicht 140 bezeichnet. 1e shows the arrangement after performing these steps, ie after removing the protective layer 140 from the bottom of the trench 114 and from the top of the pillars 112 and after removing the crystalline semiconductor layer 130 in these areas. With the reference number 132 are in 1e the on the side walls 115 of the trench 114 remaining portions of the monocrystalline after the heat treatment step semiconductor layer 130 / 132 and with the reference numeral 142 are the remaining portions of the protective layer 140 designated.

Anschließend werden die verbliebenen Abschnitte 142 der Schutzschicht entfernt, was im Ergebnis in 1f dargestellt ist. Das Entfernen der Schutzschicht 142 erfolgt beispielsweise mittels eines Ätzverfahrens, das die Schutzschicht 142 selektiv gegenüber dem Halbleitermaterial des Substrats 100 und der Halbleiterschicht 132 ätzt. Vorzugsweise wird hierbei auch der säulenförmige Abschnitt 112 der Hilfsschicht in vertikaler Richtung etwas zurückgeätzt, wodurch die sich im wesentlichen in vertikaler Richtung erstreckende Halbleiterschicht 132 die Oberfläche der Hilfsschicht 112 nach oben hin etwas überragt. Sofern sowohl die Schutzschicht 142 als auch die Hilfsschicht 112 aus einem Oxid bestehen, kann das Zurückätzen der Hilfsschicht 112 und das Entfernen der Schutzschicht 142 in einem gemeinsamen Verfahrensschritt erfolgen. Andernfalls sind zwei separate Verfahrensschritte zum Entfernen der Schutzschicht 142 und zum Zurückätzen der Hilfsschicht 112 erforderlich.Subsequently, the remaining sections 142 the protective layer removed, resulting in 1f is shown. Removing the protective layer 142 For example, by means of an etching process, the protective layer 142 selective to the semiconductor material of the substrate 100 and the semiconductor layer 132 etched. Preferably, in this case, the columnar portion 112 the auxiliary layer etched back slightly in the vertical direction, whereby the semiconductor layer extending substantially in the vertical direction 132 the surface of the auxiliary layer 112 towering slightly above. Provided both the protective layer 142 as well as the auxiliary layer 112 consist of an oxide, the etching back of the auxiliary layer 112 and removing the protective layer 142 take place in a common process step. Otherwise, there are two separate process steps for removing the protective layer 142 and etching back the auxiliary layer 112 required.

Wie bereits erläutert, bildet die einkristalline Halbleiterschicht 132 die spätere Body-Zone des MOS-Transistors. Zur Steuerung eines leitenden Kanals ist eine Gate-Elektrode erforderlich, die isoliert gegenüber der Body-Zone und den übrigen Halbleiterbereichen des Bauelements und benachbart zu der Body-Zone angeordnet ist. Ein mögliches Verfahren zur Herstellung dieser Gate-Elektrode in dem Graben 114 wird nachfolgend anhand der 1g und 1h erläutert.As already explained, forms the monocrystalline semiconductor layer 132 the later body zone of the MOS transistor. To control a conductive channel, a gate electrode is required that is isolated from the body zone and the remaining semiconductor regions of the device and adjacent to the body zone. A possible method of making this gate electrode in the trench 114 is described below on the basis of 1g and 1h explained.

Zunächst wird auf den freiliegenden Halbleiterbereichen in dem Graben 114, d. h. auf der einkristallinen Halbleiterschicht 132 an den Grabenseitenwänden und auf dem Halbleitersubstrat 100 am Boden des Grabens eine Isolationsschicht 160, beispielsweise ein Oxid, hergestellt, wobei Abschnitte 162 dieser Isolationsschicht, die auf der einkristallinen Halbleiterschicht 132 angeordnet sind, die eigentliche Gate- Isolation bzw. das eigentliche Gate-Oxid bilden. Die Isolationsschicht 160 besteht beispielsweise aus einem thermischen Oxid, das durch einen Temperschritt, bei dem die Anordnung für eine vorgegebene Zeitdauer auf eine Oxidationstemperatur aufgeheizt wird, hergestellt wird. Vorzugsweise wird dabei am Boden des Grabens 114 eine dickere Isolationsschicht auf dem Halbleitersubstrat 100 als auf der einkristallinen Halbleiterschicht 132 an den Grabenseitenwänden erzeugt. Die Herstellung dieser dicken Isolationsschicht erfolgt beispielsweise durch Implantation von Argon-Ionen in das Halbleitersubstrat 100 vor Durchführung des Oxidationsschrittes.First, on the exposed semiconductor regions in the trench 114 ie on the monocrystalline semiconductor layer 132 at the trench sidewalls and on the semiconductor substrate 100 an insulation layer at the bottom of the trench 160 , for example an oxide, made with sections 162 this insulating layer, on the monocrystalline semiconductor layer 132 are arranged to form the actual gate insulation or the actual gate oxide. The insulation layer 160 For example, it is made of a thermal oxide prepared by an annealing step in which the assembly is heated to an oxidation temperature for a predetermined period of time. Preferably, at the bottom of the trench 114 a thicker insulation layer on the semiconductor substrate 100 as on the monocrystalline semiconductor layer 132 generated at the trench sidewalls. The production of this thick insulation layer is effected, for example, by implantation of argon ions in the semiconductor substrate 100 before carrying out the oxidation step.

Davon ausgehend, dass die Hilfsschicht 112 aus einem Oxid besteht, wächst die Oxidschicht während des Oxidationsschrittes sowohl auf den Halbleiterbereichen als auch auf der Hilfsschicht 112 auf. Die gestrichelte Linie in 1g zeigt schematisch die Oberkante der Hilfsschicht 112 vor Durchführung des Oxidationsschrittes.Assuming that the auxiliary layer 112 is an oxide, the oxide layer grows on both the semiconductor regions and the auxiliary layer during the oxidation step 112 on. The dashed line in 1g schematically shows the upper edge of the auxiliary layer 112 before carrying out the oxidation step.

Nach Herstellen der Oxidschicht 160 wird die Gate-Elektrode 140 hergestellt. Hierzu wird beispielsweise eine Schicht aus Elektrodenmaterial auf die Anordnung abgeschieden, um insbesondere die Gräben 114 mit Elektrodenmaterial aufzufüllen. Anschließend wird das Elektrodenmaterial, beispielsweise hochdotiertes Polysilizium, zurückgeätzt, um in den Gräben 114 angeordnete Gate-Elektroden 140 zu erhalten, was im Ergebnis in 1g dargestellt ist.After making the oxide layer 160 becomes the gate electrode 140 produced. For this purpose, for example, a layer of electrode material is deposited on the arrangement, in particular the trenches 114 filled with electrode material. Subsequently, the electrode material, for example highly doped polysilicon, is etched back to be in the trenches 114 arranged gate electrodes 140 to get what is in result in 1g is shown.

Die Gate-Elektrode 140 wurde dabei so hergestellt, dass deren dem Substrat 100 abgewandte Oberseite unterhalb des dem Substrat 100 abgewandten Endes der Halbleiterschicht 132 endet, d. h. die Halbleiterschicht 132 ragt nach oben über die Gate-Elektrode 140 hinaus.The gate electrode 140 was made so that the substrate 100 opposite upper side below the substrate 100 remote end of the semiconductor layer 132 ends, ie the semiconductor layer 132 protrudes upwards over the gate electrode 140 out.

Abschließend wird die Isolationsschicht 160 teilweise von der Halbleiterschicht 132 entfernt, so dass die verbleibenden Abschnitte der Isolierschicht 160 ausschließlich zwischen der Gate-Elektrode 140 und der Halbleiterschicht 132 bzw. zwischen der Gate-Elektrode 140 und dem Halbleitersubstrat 100 angeordnet sind. Die Isolationsschicht 160 wird dabei zwischen der Gate-Elektrode 140 und der Halbleiterschicht 132 vorzugsweise etwas zurückgeätzt, so dass die Oberkante der Isolationsschicht 162 unterhalb der Oberkante der kristallinen Halbleiterschicht 132 liegt. Die Anordnung nach Durchführung dieser Verfahrensschritte zur teilweisen Entfernung der Isolationsschicht ist in 1h dargestellt.Finally, the insulation layer 160 partly from the semiconductor layer 132 removed, leaving the remaining portions of the insulating layer 160 exclusively between the gate electrode 140 and the semiconductor layer 132 or between the gate electrode 140 and the semiconductor substrate 100 are arranged. The insulation layer 160 is doing between the gate electrode 140 and the semiconductor layer 132 preferably etched back slightly so that the top edge of the insulation layer 162 below the upper edge of the crystalline semiconductor layer 132 lies. The arrangement after performing these method steps for the partial removal of the insulating layer is in 1h shown.

Bezug nehmend auf 1i wird eine weitere, beispielsweise aus Nitrid gebildete Schutzschicht 150, auf die Anordnung abgeschieden, die als Schutzschicht für die Gate-Elektrode 140 während weiterer Verfahrensschritte des erfindungsgemäßen Verfahrens dient. Die Dicke dieser abgeschiedenen Schutzschicht 150 ist vorzugsweise größer als die Hälfte des Abstandes zwischen gegenüberliegenden einkristallinen Halbleiterschichten 132 an gegenüberliegenden Seitenwänden 115 des Grabens 114. Da die Halbleiterschicht 132, auf deren Seitenflächen die Schutzschicht 150 ebenfalls gleichmäßig abgeschieden wird, nach oben über die Gate-Elektrode 140 hinausragt, resultiert hieraus eine Dicke der Schutzschicht 150 oberhalb der Gate-Elektrode 140, die mehr als doppelt so groß ist, wie die Dicke der Schutzschicht an einer planaren, keine Erhebung aufweisenden Fläche. In diesem Zusammenhang sei darauf hingewiesen, dass die Breite des Grabens 114 geringer ist als die Breite des zwischen zwei Gräben verbleibenden säulenförmigen Abschnittes 112 der Hilfsschicht, wodurch oberhalb des säulenförmigen Hilfsschichtabschnittes 112 ein dünnerer Abschnitt 154 der Schutzschicht 150 resultiert, als oberhalb der Gate-Elektrode 140. Die Schutzschicht 150 wird anschließend isotrop zurückgeätzt, wodurch die Schutzschicht 150 oberhalb der säulenförmigen Abschnitte 112 der Hilfsschicht vollständig entfernt wird, und wodurch ein Bereich 152 der Schutzschicht oberhalb der Gate-Elektrode 140 verbleibt, was im Ergebnis in 1k dargestellt ist.Referring to 1i becomes another, for example, nitrile formed protective layer 150 , deposited on the arrangement, serving as a protective layer for the gate electrode 140 during further process steps of the method according to the invention. The thickness of this deposited protective layer 150 is preferably greater than half the distance between opposed monocrystalline semiconductor layers 132 on opposite side walls 115 of the trench 114 , As the semiconductor layer 132 on whose side surfaces the protective layer 150 is also deposited evenly, up over the gate electrode 140 protrudes, resulting in a thickness of the protective layer 150 above the gate electrode 140 which is more than twice the thickness of the protective layer on a planar, non-protrusive surface. In this context, it should be noted that the width of the trench 114 is less than the width of the remaining between two trenches columnar portion 112 the auxiliary layer, whereby above the columnar auxiliary layer section 112 a thinner section 154 the protective layer 150 results than above the gate electrode 140 , The protective layer 150 is then etched back isotropically, whereby the protective layer 150 above the columnar sections 112 the auxiliary layer is completely removed and creating an area 152 the protective layer above the gate electrode 140 remains in the result in 1k is shown.

Die in 1k dargestellte Bauelementstruktur eignet sich sowohl zur Realisierung selbstsperrender MOSFET als auch zur Realisierung selbstleitender MOSFET. Die weiteren Verfahrensschritte zur Herstellung des Bauelementes werden dabei zunächst für die Herstellung eines selbstsperrenden MOSFET erläutert, der eine Body-Zone aufweist, die komplementär zu dessen Source-Zone und Drain-Zone dotiert ist.In the 1k shown component structure is suitable both for the realization of self-blocking MOSFET and to implement self-conducting MOSFET. The further method steps for the production of the component are first explained for the production of a self-blocking MOSFET, which has a body zone which is doped complementary to its source zone and drain zone.

Wie bereits erläutert wurde, bildet das Halbleitersubstrat 100 einen Teil der Drain-Zone bzw. der Driftzone des Bauelementes. Wie aus 1k ersichtlicht ist, ist die Gate-Elektrode 140 in vertikaler Richtung des Bauelementes beabstandet zu dem Halbleitersubstrat 100 angeordnet. Bei geeigneter Ansteuerung der Gate-Elektrode 140 kann sich in der einkristallinen Halbleiterschicht 132 eine Anreicherungszone im wesentlichen in dem Bereich ausbilden, der sich in vertikaler Richtung entlang der Gate-Elektrode 140 erstreckt. In einem Abschnitt 134 der Halbleiterschicht 132, der in vertikaler Richtung zwischen der Unterkante der Gate-Elektrode 140 und dem Halbleitersubstrat 100 liegt, kann sich bei geeigneter Ansteuerung der Gate-Elektrode nur in geringem Maß eine solche Anreicherungszone ausbilden. Vorteilhafterweise wird dieser Abschnitt 134 der Halbleiterschicht 132 zwischen dem Substrat 100 und der Unterkante der Gate-Elektrode 140 daher mit Dotierstoffatomen desselben Leitfähigkeitstyps wie das Halbleitersubstrat 100 dotiert. Zur Herstellung dieser Halbleiterzone 134 wird vorzugsweise ein Temperschritt durchgeführt, während dem die Anordnung für eine vorgegebene Dauer auf eine geeignete Diffusionstemperatur aufgeheizt wird, wodurch Dotierstoffatome aus dem Halbleitersubstrat 100 nach oben in die Halbleiterschicht 132 diffundieren.As already explained, the semiconductor substrate forms 100 a part of the drain zone or the drift zone of the device. How out 1k is seen, is the gate electrode 140 in the vertical direction of the component spaced from the semiconductor substrate 100 arranged. With suitable control of the gate electrode 140 may be in the monocrystalline semiconductor layer 132 form an enrichment zone substantially in the region extending in the vertical direction along the gate electrode 140 extends. In a section 134 the semiconductor layer 132 moving in the vertical direction between the bottom edge of the gate electrode 140 and the semiconductor substrate 100 If the gate electrode is suitably actuated, only such an enrichment zone can form to a small extent. Advantageously, this section 134 the semiconductor layer 132 between the substrate 100 and the bottom edge of the gate electrode 140 therefore with dopant atoms of the same conductivity type as the semiconductor substrate 100 doped. For the production of this semiconductor zone 134 For example, an annealing step is preferably performed during which the assembly is heated to a suitable diffusion temperature for a predetermined duration, thereby removing dopant atoms from the semiconductor substrate 100 up into the semiconductor layer 132 diffuse.

Ein Abschnitt 135 der Halbleiterschicht 132, der in lateraler Richtung benachbart zu der Gate-Elektrode 140 liegt, ist bei einem selbstsperrenden MOSFET komplementär zu dem Halbleitersubstrat 100 dotiert und bildet die eigentliche Body-Zone des Bauelements, in der sich bei geeigneter Ansteuerung der Gate- Elektrode 140 eine Anreicherungszone ausbildet. Zur Herstellung dieser komplementär dotierten Halbleiterzone 135 besteht die Möglichkeit, bereits die abgeschiedene amorphe Halbleiterschicht 130 (vgl. 1d) in-situ mit zu dem Halbleitersubstrat 100 komplementären Dotierstoffatomen zu dotieren. Zur Herstellung einer p-dotierten Halbleiterschicht 132 kann diese beispielsweise in-situ mit Boratomen dotiert sein.A section 135 the semiconductor layer 132 in the lateral direction adjacent to the gate electrode 140 is, is self-locking the MOSFET complementary to the semiconductor substrate 100 doped and forms the actual body zone of the device, in which, with suitable control of the gate electrode 140 forms an enrichment zone. For the preparation of this complementary doped semiconductor zone 135 there is the possibility already the deposited amorphous semiconductor layer 130 (see. 1d ) in-situ with the semiconductor substrate 100 Doping complementary dopant atoms. For producing a p-doped semiconductor layer 132 This may be doped in-situ with boron atoms, for example.

Des Weiteren besteht die Möglichkeit, die Halbleiterzone 135 nach Herstellen der Schutzschicht 152 auf der Gate-Elektrode 140 durch ein Implantationsverfahren herzustellen. Hierbei werden Dotierstoffatome von oben in die Halbleiterschicht 132 implantiert und anschließend mittels eines Temperschrittes aktiviert.Furthermore, there is the possibility of the semiconductor zone 135 after making the protective layer 152 on the gate electrode 140 by an implantation process. Here, dopant atoms from above into the semiconductor layer 132 implanted and then activated by means of a heat treatment step.

Vorzugsweise erfolgt die Herstellung der die Body-Zone bildenden Halbleiterzone 135 derart, dass sie einen Gradienten der Dotierungskonzentration derart aufweist, dass die Dotierungskonzentration in lateraler Richtung ausgehend von der Isolationsschicht 162 zunimmt.The production of the semiconductor zone forming the body zone preferably takes place 135 such that it has a gradient of the doping concentration such that the doping concentration in the lateral direction starting from the insulating layer 162 increases.

Die Herstellung einer, vorzugsweise hochdotierten, weiteren Halbleiterzone 133 desselben Leitungstyps wie des Substrats 100, die die Source-Zone des Bauelements bildet, erfolgt vorzugsweise ebenfalls mittels eines Implantationsverfahrens, bei dem Dotierstoffatome von oben in die Halbleiterschicht 132 implantiert und anschließend mittels eines Temperschrittes aktiviert werden. Die Eindringtiefe der Dotierstoffatome bei Implantationsverfahren ist in hinlänglich bekannter Weise über die Implantationsenergie einstellbar, wobei die Implantationsenergie zur Herstellung der tiefer liegenden Body-Zone 135 höher ist, als die Implantationsenergie der weiter oben liegenden Source-Zone 133. Die Source-Zone 133 wird vorzugsweise so hergestellt, dass sie das Gate-Oxid 162 überlappt, um sicherzustellen, dass bei leitend angesteuerter Gate-Elektrode 140 eine Anreicherungszone zwischen der Source-Zone 133 und der Halbleiterzone 134, die einen Teil der Driftzone bzw. Drain-Zone bildet, in der Halbleiterschicht 132 entsteht.The production of a, preferably highly doped, further semiconductor zone 133 of the same conductivity type as the substrate 100 , which forms the source zone of the component, preferably also takes place by means of an implantation method, wherein the dopant atoms from above into the semiconductor layer 132 implanted and then activated by means of a heat treatment step. The penetration depth of the dopant atoms in implantation method can be set in a well-known manner on the implantation energy, the implantation energy for the production of the deeper body zone 135 is higher than the implantation energy of the higher-lying source zone 133 , The source zone 133 is preferably made to be the gate oxide 162 overlaps to ensure that with gate energized 140 an enrichment zone between the source zone 133 and the semiconductor zone 134 , which forms part of the drift zone or drain zone, in the semiconductor layer 132 arises.

Bei einem selbstleitenden MOSFET ist die Halbleiterschicht 132 vom selben Leitungstyp wie das Substrat 100, wobei vorzugsweise eine höher dotierte Source-Zone 133 des selben Leitungstyps hergestellt wird. Auf die Verbindungszone 134 kann hierbei verzichtet werden. Die Dotierung der Halbleiterschicht 132 mit Dotierstoffatomen des selben Leitungstyps wie das Substrat 100 kann in erläuterter Weise bereits bei Abscheidung der amorphen Halbleiterschicht erfolgen, die in-situ mit Dotierstoffatomen dotiert sein kann.In a normally-on MOSFET, the semiconductor layer is 132 of the same conductivity type as the substrate 100 , wherein preferably a higher doped source zone 133 of the same conductivity type is produced. On the connection zone 134 can be omitted here. The doping of the semiconductor layer 132 with dopant atoms of the same conductivity type as the substrate 100 can already take place during deposition of the amorphous semiconductor layer, which may be doped in situ with dopant atoms in the manner explained.

Zum besseren Verständnis ist in 1k das elektrische Ersatzschaltbild des nach den bislang erläuterten Verfahrenschritten vorhandenen selbstsperrenden MOS-Transistors dargestellt.For better understanding is in 1k the electrical equivalent circuit diagram of the self-blocking MOS transistor present according to the method steps explained so far.

Body-Zone 135 und Source-Zone 133 sind bei dem Bauelement bis dahin noch nicht kurzgeschlossen, so dass das Bauelement bei Anlegen einer Spannung in Rückwärtsrichtung (Source-Drain-Richtung) sperrt.Body zone 135 and source zone 133 are not yet short-circuited in the device so far, so that the device blocks when applying a voltage in the reverse direction (source-drain direction).

Vorzugsweise werden die Source-Zone 133 und die Body Zone 135 in bekannter Weise kurzgeschlossen. Die weiteren Verfahrensschritte zur Herstellung eines MOS-Transistors, bei dem Source- und Body-Zone kurzgeschlossen sind, werden nachfolgend anhand der 1l und 1m erläutert.Preferably, the source zone 133 and the body zone 135 shorted in a known manner. The further method steps for producing a MOS transistor in which the source and body zones are short-circuited are described below with reference to FIG 1l and 1m explained.

Bezug nehmend auf 1l werden zunächst die säulenförmigen Abschnitte 112 der Hilfsschicht entfernt. Hierzu wird beispielsweise ein Ätzverfahren durchgeführt, das die säulenförmigen Abschnitte 112 der Hilfsschicht selektiv gegenüber dem Halbleitermaterial ätzt. Hierdurch entsteht ein Graben 116 zwischen beabstandet zueinander angeordneten, sich in vertikaler Richtung der Anordnung erstreckenden, kristallinen Halbleiterschichten 132. Am Boden dieses Grabens werden an schließend Dotierstoffatome des zu dem Halbleitersubstrat 100 komplementären Leitungstyps in das Halbleitersubstrat 100 implantiert und der Graben 116 wird anschließend mit einem elektrisch leitenden Material, beispielsweise dotiertem Polysilizium aufgefüllt. Hierdurch entsteht eine Elektrode 170, die zum Einen die Body-Zone 135 des MOS-Transistors und zum Anderen die aus der Implantation resultierende Halbleiterzone 106, die komplementär zu übrigen Abschnitten des Halbleitersubstrats 100 dotiert ist, kontaktiert. Diese Halbleiterzone 106 bildet zusammen mit übrigen Bereichen des Halbleitersubstrats 100 einen pn-Übergang, und damit eine Diode, die durch die Anschlusselektrode 170 kontaktiert ist. Zum besseren Verständnis sind die Schaltsymbole des MOSFET und der Diode in der in 1m dargestellten Halbleiteranordnung ebenfalls dargestellt, wobei davon ausgegangen ist, dass das Halbleitersubstrat 100 n-dotiert ist, und dass die Halbleiterzone 106 und die Body-Zone 135 entsprechend p-dotiert sind.Referring to 1l First, the columnar sections 112 removed the auxiliary layer. For this purpose, for example, an etching process is carried out, which is the columnar sections 112 the auxiliary layer selectively etches against the semiconductor material. This creates a ditch 116 between spaced apart, in the vertical direction of the device extending, crystalline semiconductor layers 132 , At the bottom of this trench are at closing dopant atoms of the semiconductor substrate to the 100 complementary conductivity type in the semiconductor substrate 100 implanted and the trench 116 is then filled with an electrically conductive material, such as doped polysilicon. This creates an electrode 170 on the one hand the body zone 135 the MOS transistor and on the other hand resulting from the implantation of the semiconductor zone 106 that is complementary to other portions of the semiconductor substrate 100 is doped, contacted. This semiconductor zone 106 forms together with other areas of the semiconductor substrate 100 a pn junction, and thus a diode passing through the terminal electrode 170 is contacted. For a better understanding, the switching symbols of the MOSFET and the diode are in the in 1m shown semiconductor device, wherein it is assumed that the semiconductor substrate 100 n-doped, and that the semiconductor zone 106 and the body zone 135 are correspondingly p-doped.

Der Dotierungstyp der Anschlusselektrode 170 ist so gewählt, dass er dem Dotierungstyp der Body-Zone 135 entspricht. Die Elektrode 170 ist damit komplementär zu der Source-Zone 133 und komplementär der Halbleiterzone 134, die einen Teil der Driftzone bildet, dotiert. Hierdurch wird verhindert, dass die Elektrode 170 in dem Graben die Source-Zone 133 und den Driftzonenabschnitt 134 unter Umgehung der Body-Zone 135 kurzschließt.The doping type of the terminal electrode 170 is chosen to be the doping type of the body zone 135 equivalent. The electrode 170 is thus complementary to the source zone 133 and complementary to the semiconductor zone 134 , which forms part of the drift zone, doped. This will prevent the electrode 170 in the ditch the source zone 133 and the drift zone section 134 bypassing the body zone 135 shorts.

Bezug nehmend auf Figur in wird abschließend eine Kontaktschicht 180, beispielsweise eine Metallschicht, auf die Anordnung abgeschieden, die die Source-Zonen 133 der einzelnen Transistorzellen und die Elektroden 170 kontaktiert und miteinander verbindet. Über diese Kontaktschicht 180 wird ein Kurzschluss zwischen der Source-Zone 113 und der durch die Anschlusselektrode 170 kontaktierten Body-Zone 135 gebildet. Jeweils eine Transistorzelle umfasst dabei eine der sich ausgehend von dem Halbleitersubstrat 100 in vertikaler Richtung erstreckenden einkristallinen Halbleiterschichten 132. Die Kontaktschicht 180 sowie das Halbleitersubstrat 100, das die Drain-Zone oder Drain-Zone und Driftzone bildet, ist allen Transistorzellen gemeinsam.Referring to Figure 1, in the end, a contact layer is formed 180 , For example, a metal layer, deposited on the array, the source zones 133 the individual transistor cells and the electrodes 170 contacted and connected with each other. About this contact layer 180 will be a short between the source zone 113 and the through the connection electrode 170 contacted Body Zone 135 educated. In each case, a transistor cell comprises one of them starting from the semiconductor substrate 100 vertically extending monocrystalline semiconductor layers 132 , The contact layer 180 and the semiconductor substrate 100 that forms the drain zone or drain zone and drift zone is common to all transistor cells.

2 veranschaulicht eine Abwandlung des zuvor anhand von 1 erläuterten Verfahrens. Bei diesem Verfahren wird nach Entfernen der säulenförmigen Abschnitte 112 der Hilfsschicht (siehe hierzu Bezugszeichen 112 in 1k) und vor Herstellen der Anschlusselektrode eine Abstandsschicht 172 (Spacer), auf die einkristalline Halbleiterschicht 132 im Bereich des Grabens 116 aufgebracht, die nach Herstellen der Anschlusselektrode, die in 2 bereits gestrichelt dargestellt ist, verhindert, dass diese Anschlusselektrode 170 die Source-Zone 133 und die Body-Zone 135 des MOS-Transistors kurzschließt. Der Spacer 172, der vorzugsweise noch vor Implantation der Dotierstoffatome zur Herstellung der Halbleiterzone 106 hergestellt wird, begrenzt darüber hinaus die Ausdehnung dieser Halbleiterzone 106 in lateraler Richtung der Anordnung. Damit sich dabei die Halbleiterzone 106 nicht in lateraler Richtung bis unter die einkristalline Halbleiterschicht 132 erstreckt, wird der zur Aktivierung der Halbleiterzone 106 erforderliche Aktivierungsschritt entsprechend kurz dauernd angewendet. 2 illustrates a modification of the above with reference to 1 explained method. In this method, after removal of the columnar sections 112 the auxiliary layer (see reference numerals 112 in 1k ) and prior to making the terminal electrode a spacer layer 172 (Spacer), on the monocrystalline semiconductor layer 132 in the area of the ditch 116 applied after making the connection electrode, which in 2 already shown in dashed lines, prevents this connection electrode 170 the source zone 133 and the body zone 135 shorted the MOS transistor. The spacer 172 which preferably still before implantation of the dopant atoms for producing the semiconductor zone 106 Moreover, the expansion of this semiconductor zone is limited 106 in the lateral direction of the arrangement. So that thereby the semiconductor zone 106 not in the lateral direction to below the monocrystalline semiconductor layer 132 extends, which is used to activate the semiconductor zone 106 required activation step correspondingly short duration applied.

In dem in 2 dargestellten Beispiel überdeckt die Abstandsschicht die Body-Zone 135 und den Driftzonenabschnitt 134 in dem Graben vollständig und die Source-Zone 133 abschnittsweise. In nicht näher dargestellter Weise besteht hierbei auch die Möglichkeit, die Abstandsschicht 172 so herzustellen, dass dieser die Source-Zone 133 in dem Graben freilässt und die Body-Zone 135 wenigstens abschnittsweise freilässt, den Driftzonenabschnitt 134 jedoch vollständig überdeckt. Die Anschlusselektrode 170 kontaktiert in diesem Fall die Source-Zone 133 und die Body-Zone in dem Graben, ist von dem Driftzonenabschnitt 134 jedoch isoliert. Die Elektrode 170 besteht vorzugsweise aus einem entarteten, d. h. einem extrem hoch dotierten Halbleitermaterial oder aus einem Metall.In the in 2 As shown, the spacer layer covers the body zone 135 and the drift zone section 134 in the trench completely and the source zone 133 sections. In a manner not shown here is also possible, the spacer layer 172 to make this the source zone 133 in the ditch leaves and the body zone 135 at least partially releases the drift zone section 134 but completely covered. The connection electrode 170 In this case, contact the source zone 133 and the body zone in the trench is from the drift zone section 134 however isolated. The electrode 170 preferably consists of a degenerate, ie an extremely highly doped semiconductor material or of a metal.

Die Herstellung der Abstandsschicht 172, die beispielsweise aus einem Dielektrikum, wie beispielsweise einem Oxid, besteht, kann dadurch erfolgen, dass eine zur Herstellung der Abstandsschicht geeignete Schicht (nicht dargestellt) zunächst ganzflächig auf den Seitenwänden und dem Boden des Grabens 116 hergestellt wird und dass diese Schicht anschließend anisotrop geätzt wird, um sie vom Boden des Grabens zu entfernen. Während eines solchen anisotropen Ätzverfahrens wird die Schicht von oben her auch an den Seitenwänden des Grabens entfernt. Die am Ende des Ätzschrittes vorhandene Höhe der Abstandsschicht 172, bezogen auf den Boden des Grabens, ist dabei um so geringer, je länger geätzt wird. Um eine Abstandsschicht 172 zu erhalten, die im wesentlichen nur den Driftzonenabschnitt überdeckt, ist die Dauer des Ätzverfahrens länger einzustellen als bei der Herstellung einer Abstandsschicht, die auch die Body-Zone 135 vollständig überdeckt.The preparation of the spacer layer 172 , which consists for example of a dielectric, such as an oxide, can be effected in that a suitable for the preparation of the spacer layer layer (not shown) initially over the entire surface on the side walls and the bottom of the trench 116 and that this layer is then anisotropically etched to remove it from the bottom of the trench. During such an anisotropic etching process, the layer is also removed from above on the sidewalls of the trench. The height of the spacer layer present at the end of the etching step 172 , relative to the bottom of the trench, is the lower the longer it is etched. To a spacer layer 172 to obtain, which covers only the drift zone section substantially, the duration of the etching process is to be set longer than in the production of a spacer layer, which is also the body zone 135 completely covered.

Die zu Beginn des Verfahrens in der Hilfsschicht 110 hergestellten Gräben 114 verlaufen in einer Richtung senkrecht zu der Zeichenebene vorzugsweise langgestreckt, woraus ein Transistorbauelement mit sogenannten Streifenzellen resultiert, d. h. Transistorzellen, bei denen die Gate-Elektroden 140 streifenförmig langgestreckt in den Gräben 114 verlaufen.The at the beginning of the process in the auxiliary layer 110 prepared trenches 114 extend in a direction perpendicular to the plane preferably elongated, resulting in a transistor device with so-called stripe cells results, ie transistor cells in which the gate electrodes 140 stripe-shaped elongated in the trenches 114 run.

3a zeigt einen Querschnittsdarstellung des Bauelements gemäß Figur in in einer Schnittebene A-A, woraus der streifenförmige Verlauf der einzelne Transistorzellen deutlich wird. 3a shows a cross-sectional view of the device according to Figure in a sectional plane AA, from which the strip-shaped course of the individual transistor cells is clear.

Vorzugsweise erfolgt die Herstellung der Gräben 114 in der Hilfsschicht 110 derart, dass die Gräben abschnittsweise verbreitert gegenüber übrigen Abschnitten verlaufen. Hieraus resultiert eine Gate-Elektrode 140, die lokal gegenüber übrigen Abschnitten der Gate-Elektrode in lateraler Richtung verbreitert ist. In diesem verbreiterten Abschnitt 142 ist die Gate-Elektrode von oben kontaktierbar, wie nachfolgend anhand der 3b und 3c erläutert wird.Preferably, the trenches are made 114 in the auxiliary layer 110 in such a way that the trenches extend widened in sections compared to other sections. This results in a gate electrode 140 which is widened locally relative to other portions of the gate electrode in the lateral direction. In this widened section 142 the gate electrode is contactable from above, as described below with reference to 3b and 3c is explained.

3b zeigt einen Querschnitt durch den verbreiterten Abschnitt 142 der Gate-Elektrode nach Abscheiden der Schutzschicht 150. Wegen der größeren Breite des Grabens bzw. der Gate-Elektrode 140 in diesem Abschnitt 142 weist die Schutzschicht 150 einen Bereich 156 geringerer Dicke als über schmalen Abschnitten der Gate-Elektrode 140 auf. Dieser dünnere Bereich 156 führt dazu, dass bei dem nachfolgenden Ätzschritt die Schutzschicht 150 oberhalb des verbreiterten Bereiches 142 der Gate-Elektrode 140 entfernt wird, was im Ergebnis in 3c dargestellt ist. Die Gate-Elektrode ist in diesem Bereich von oben kontaktierbar bzw. über eine geeignete Verbindungsschicht mit den anderen Gate-Elektroden des Bauelements kurzschließbar. Indem die Schutzschicht 150 oberhalb des verbreiterten Bereiches 142 der Gate-Elektrode 140 zumindest abschnittweise entfernt wird, erfolgt die Kontaktierung der Gate-Elektroden selbstjustierend. Die Breite des Grabens bzw. der Gate-Elektrode 140 im Bereich 142 der Gate-Elektrode beträgt bevorzugt mehr als das doppelte der Dicke der Schutzschicht 150, da hierdurch die Ausbildung des Grabens 156 begünstigt wird. 3b shows a cross section through the widened section 142 the gate electrode after deposition of the protective layer 150 , Because of the greater width of the trench or the gate electrode 140 In this section 142 has the protective layer 150 an area 156 Thinner thickness than over narrow portions of the gate electrode 140 on. This thinner area 156 causes the protective layer in the subsequent etching step 150 above the widened area 142 the gate electrode 140 is removed, which results in 3c is shown. The gate electrode can be contacted from above in this region or can be short-circuited via a suitable connection layer with the other gate electrodes of the component. By the protective layer 150 above the widened area 142 the gate electrode 140 is removed at least in sections, the contact takes place the gate electrodes self-adjusting. The width of the trench or the gate electrode 140 in the area 142 the gate electrode is preferably more than twice the thickness of the protective layer 150 , as a result of the formation of the trench 156 is favored.

Eine weitere Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung eines MOS-Transistors mit reduzierter Gate-Drain-Kapazität wird nachfolgend anhand von 4 erläutert.A further embodiment of the method according to the invention for producing a MOS transistor with a reduced gate-drain capacitance is described below with reference to FIG 4 explained.

Ausgangspunkt des Verfahrens bildet die Bereitstellung eines Halbleitersubstrats 200, das entsprechend des zuvor erläuterten Halbleitersubstrats 100 entweder homogen dotiert sein kann oder gegebenenfalls mehrere unterschiedlich dotierte Halbleiterschichten oder -zonen umfassen kann. Auf dieses Halbleitersubstrat 200 wird eine Hilfsschicht 210 aufge bracht, was im Ergebnis in 4a dargestellt ist. Die Hilfsschicht 210 ist vorzugsweise selektiv gegenüber dem Halbleitersubstrat 200 ätzbar und besteht beispielsweise aus einem thermisch aufgewachsenen Oxid oder einem abgeschiedenen Oxid, wie beispielsweise TEOS. Die Dicke dieser Hilfsschicht 210 beträgt beispielsweise zwischen 1 μm und 5 μm.The starting point of the method is the provision of a semiconductor substrate 200. according to the semiconductor substrate explained above 100 may be either homogeneously doped or may optionally comprise a plurality of differently doped semiconductor layers or zones. On this semiconductor substrate 200. becomes an auxiliary layer 210 brought in what resulted in 4a is shown. The auxiliary layer 210 is preferably selective to the semiconductor substrate 200. Etchable and consists for example of a thermally grown oxide or a deposited oxide, such as TEOS. The thickness of this auxiliary layer 210 is for example between 1 micron and 5 microns.

Diese Hilfsschicht 210 wird anschließend strukturiert, um Gräben 213 zu erzeugen, die in vertikaler Richtung der dargestellten Anordnung bis an das Halbleitersubstrat 200 reichen. Diese Gräben 213 verlaufen in einer Richtung senkrecht zu der dargestellten Zeichenebene langgestreckt, sind in dieser Richtung also wesentlich länger als die Grabenbreite ausgebildet. Zwischen benachbarten Gräben 213 der Hilfsschicht 210 verbleiben nach dem Strukturieren säulenförmige Abschnitte 211, die in einer Richtung senkrecht zu der dargestellten Zeichenebene ebenfalls langgestreckt verlaufend ausgebildet sind.This auxiliary layer 210 is then structured to ditches 213 in the vertical direction of the arrangement shown up to the semiconductor substrate 200. pass. These trenches 213 extend in a direction perpendicular to the plane of the drawing shown elongated, so much longer than the trench width are formed in this direction. Between adjacent ditches 213 the auxiliary layer 210 remain after structuring columnar sections 211 which are also formed elongated in a direction perpendicular to the plane of the drawing shown.

Die Strukturierung der Hilfsschicht 210 zur Herstellung der Gräben 213 bzw. der säulenförmigen Abschnitte 211 ist im Ergebnis in 4b dargestellt und erfolgt in einer bereits anhand der 1b und 1c erläuterten Weise beispielsweise unter Verwendung einer strukturierten Maskenschicht 300.The structuring of the auxiliary layer 210 for the production of the trenches 213 or the columnar sections 211 is in result in 4b shown and takes place in an already using the 1b and 1c explained, for example, using a patterned mask layer 300 ,

Wie in 4c dargestellt ist, wird anschließend in den in der Hilfsschicht 210 erzeugten Gräben 213 eine einkristalline Halbleiterzone 230 auf dem Halbleitersubstrat 200 erzeugt. Diese Halbleiterzone 230 bildet abschnittsweise die spätere Body-Zone des Bauelements. Zur Herstellung eines selbstsperrenden MOS-Transistors ist diese Halbleiterzone 230 komplementär zu dem Halbleitersubstrat 200 dotiert, während sie zur Herstellung eines selbstleitenden MOS-Transistors vom gleichen Leitungstyp wie das Halbleitersubstrat 200 ist. Die Herstellung dieser einkristallinen Halbleiterzone 230 auf dem Halbleitersubstrat 200 erfolgt beispielsweise mittels eines selektiven Epitaxieverfahrens.As in 4c is then in the in the auxiliary layer 210 created trenches 213 a single crystal semiconductor zone 230 on the semiconductor substrate 200. generated. This semiconductor zone 230 forms in sections the later body zone of the component. For producing a self-locking MOS transistor, this semiconductor zone 230 complementary to the semiconductor substrate 200. while producing a self-conducting MOS transistor of the same conductivity type as the semiconductor substrate 200. is. The production of this monocrystalline semiconductor zone 230 on the semiconductor substrate 200. for example, by means of a selective epitaxy.

In nächsten Verfahrensschritten, deren Ergebnis in 4d dargestellt ist, wird zur Herstellung der späteren Source-Zone des Bauelements eine hochdotierte Halbleiterschicht, beispielsweise hochdotiertes Polysilizium, abgeschieden und anschließend selektiv geätzt, so dass Abschnitte dieser hochdotierten Halbleiterschicht an Seitenwänden der säulenförmigen Hilfsschicht-Abschnitte 211, die die einkristalline Halbleiterschicht 230 nach oben hin überragen, verbleiben. Diese hochdotierten Zonen sind in 4d mit dem Bezugszeichen 233 bezeichnet.In next process steps, the result in 4d In order to produce the later source zone of the component, a highly doped semiconductor layer, for example highly doped polysilicon, is deposited and subsequently selectively etched so that portions of this highly doped semiconductor layer are provided on sidewalls of the columnar auxiliary layer sections 211 containing the monocrystalline semiconductor layer 230 tower over, remain. These heavily doped zones are in 4d with the reference number 233 designated.

Das Ätzen der zuvor abgeschiedenen, nicht näher dargestellten hochdotierten Halbleiterschicht zur Erzeugung dieser Halbleiterzonen 233 erfolgt vorzugsweise derart, dass die einkristalline Halbleiterzone 230 in Bereichen, in denen die Halbleiterzonen 233 nicht angeordnet sind, etwas zurückgeätzt wird.The etching of the previously deposited, not shown highly doped semiconductor layer for producing these semiconductor zones 233 is preferably such that the monocrystalline semiconductor zone 230 in areas where the semiconductor zones 233 are not arranged, something is etched back.

In nächsten Verfahrensschritten, deren Ergebnis in 4e dargestellt ist, werden die nach der ersten Strukturierung verbliebenen säulenförmigen Abschnitte 211 der Hilfsschicht entfernt, wodurch Gräben 215 zwischen benachbarten einkristallinen Halbleiterzonen 230 entstehen. Die Entfernung dieser Abschnitte 211 der Hilfsschicht erfolgt vorzugsweise mittels eines nasschemischen Ätzverfahrens.In next process steps, the result in 4e is shown, the remaining after the first structuring columnar sections 211 removed the auxiliary layer, creating trenches 215 between adjacent single crystal semiconductor zones 230 arise. The removal of these sections 211 the auxiliary layer is preferably carried out by means of a wet-chemical etching process.

Anschließend wird eine Isolationsschicht 260 auf den nach dem Entfernen der säulenförmigen Abschnitte 211 der Hilfsschicht freiliegenden Abschnitten der Halbleiterzonen, d. h. auf dem Halbleitersubstrat 211 am Boden der Gräben 215, an den Seitenwänden der Halbleiterzone 230 in den Gräben sowie auf der hochdotierten Halbleiterschicht 230, erzeugt. Diese Isolationsschicht 260 bildet abschnittsweise die spätere Gate-Isolation des Bauelements. Diese Isolationsschicht 260 ist beispielsweise eine Oxidschicht, die hergestellt wird, indem das Bauelement für eine vorgegebene Zeitdauer auf eine vorge gebene Oxidationstemperatur aufgeheizt wird, wodurch freiliegende Bereiche der Halbleiterzonen oxidiert werden.Subsequently, an insulation layer 260 on the after removing the columnar sections 211 the auxiliary layer exposed portions of the semiconductor regions, ie on the semiconductor substrate 211 at the bottom of the trenches 215 , on the sidewalls of the semiconductor zone 230 in the trenches as well as on the highly doped semiconductor layer 230 , generated. This isolation layer 260 partially forms the later gate insulation of the device. This isolation layer 260 For example, an oxide layer is formed by heating the device for a predetermined period of time to a pre-given oxidation temperature, whereby exposed areas of the semiconductor zones are oxidized.

In die Gräben zwischen den säulenförmigen Halbleiterzonen 230 wird anschließend ein Elektrodenmaterial eingebracht, das die spätere Gate-Elektrode 240 des Bauelements bildet. Das Einbringen dieses Elektrodenmaterials erfolgt beispielsweise durch Abscheiden einer Elektrodenschicht auf der Anordnung und Zurückätzen der Elektrodenschicht soweit, bis nur noch die Gräben 215 mit Elektrodenmaterial aufgefüllt sind. Das Elektrodenmaterial ist beispielsweise ein hochdotiertes Polysilizium.Into the trenches between the columnar semiconductor zones 230 Subsequently, an electrode material is introduced, which is the later gate electrode 240 of the component forms. The introduction of this electrode material takes place, for example, by depositing an electrode layer on the arrangement and etching back the electrode layer until only the trenches remain 215 filled with electrode material. The electrode material is, for example, a highly doped polysilicon.

Ein Querschnitt durch die Anordnung nach Herstellung der Gate-Elektrode 240 ist in 4f dargestellt.A cross section through the arrangement after production of the gate electrode 240 is in 4f is posed.

4g zeigt die Anordnung im Querschnitt nach Durchführung weiterer Verfahrensschritte, bei denen die Anordnung für eine vorgegebene Zeitdauer auf eine Oxidations- und Diffusionstemperatur aufgeheizt wird. In Folge dieses Temperaturschrittes diffundieren Dotierstoffatome aus den hochdotierten Halbleiterzonen 233, die polykristalline Halbleiterzonen sein können, in die einkristalline Halbleiterzone 230 ein, um die eigentlichen Source-Zonen 234 des Bauelements zu bilden. Außerdem diffundieren Dotierstoffatome aus dem Halbleitersubstrat 200 nach oben in die einkristalline Halbleiterzone 230 ein. Die Tiefe, mit der die Dotierstoffatome von unten in die einkristalline Halbleiterzonen 230 eindiffundieren, bestimmt den sogenannten Gate-Drain-Überlapp und damit die Gate-Drain-Kapazität des Bauelements. Dieser Gate-Drain-Überlapp kann insbesondere über die Dauer des Temperaturschrittes und die Dotierungskonzentration des Halbleitersubstrats 200 eingestellt werden. Des weiteren entsteht insbesondere an der Oberseite der Gate-Elektrode 240 eine Oxidschicht, die die Isolationsschicht 260 vergrößert. Da das Wachstum derartiger Oxidschichten über dotiertem, insbesondere über stark dotiertem Halbleitermaterial besonders ausgeprägt ist, ist der Ab schnitt der Isolationsschicht 260 an der Oberseite der Gate-Elektrode 240 vorzugsweise dicker als über der einkristallinen Halbleiterzone 230 und über den hochdotierten Zonen 233. 4g shows the arrangement in cross section after performing further process steps in which the arrangement is heated for a predetermined period of time to an oxidation and diffusion temperature. As a result of this temperature step, dopant atoms diffuse out of the highly doped semiconductor zones 233 , which may be polycrystalline semiconductor zones, into the single crystal semiconductor zone 230 one to the actual source zones 234 of the component. In addition, dopant atoms diffuse from the semiconductor substrate 200. up into the single-crystal semiconductor zone 230 one. The depth at which the dopant atoms from below into the monocrystalline semiconductor zones 230 diffuse, determines the so-called gate-drain overlap and thus the gate-drain capacitance of the device. This gate-drain overlap can in particular over the duration of the temperature step and the doping concentration of the semiconductor substrate 200. be set. Furthermore, in particular arises at the top of the gate electrode 240 an oxide layer covering the insulation layer 260 increased. Since the growth of such oxide layers over doped, in particular over heavily doped semiconductor material is particularly pronounced, is from the section of the insulating layer 260 at the top of the gate electrode 240 preferably thicker than over the monocrystalline semiconductor zone 230 and over the heavily doped zones 233 ,

Wie in 4h dargestellt, wird anschließend die Isolationsschicht 260 oberhalb der Halbleiterzonen, d. h. oberhalb der einkristallinen Halbleiterzone 230 und der die Source-Zone bildenden Halbleiterzonen 233, 234 entfernt, um anschließend eine Elektrodenschicht 270 abzuscheiden, die die Source-Elektrode des Bauelements bildet. Diese Source-Elektrode, die beispielsweise aus einem hochdotierten Polysilizium besteht, schließt die Body-Zone 230 und die Source-Zone 233, 234 kurz. Die Elektrodenschicht 270 ist isoliert gegenüber der Gate-Elektrode 240 angeordnet. Da – wie oben erläutert – der Abschnitt der Isolationsschicht 260 an der Oberseite der Gate-Elektrode 240 dicker ausgebildet sein kann als über der einkristallinen Halbleiterzone 230 bzw. über den hochdotierten Zonen 233, kann die Isolationsschicht 260 auf einfache Weise, z. B. mittels eines ätztechnisches Verfahrens, teilweise so entfernt werden, dass sie oberhalb der einkristallinen Halbleiterzone 230 und oberhalb der die Source-Zone bildenden Halbleiterzonen 233, 234 vollständig abgetragen ist, während oberhalb der Gate-Elektrode 240 ein diese isolierender Abschnitt der Isolationsschicht 260 verbleibt.As in 4h is shown, then the insulation layer 260 above the semiconductor zones, ie above the monocrystalline semiconductor zone 230 and the source zone forming semiconductor zones 233 . 234 removed, then an electrode layer 270 to deposit, which forms the source electrode of the device. This source electrode, which consists for example of a heavily doped polysilicon, closes the body zone 230 and the source zone 233 . 234 short. The electrode layer 270 is isolated from the gate electrode 240 arranged. Since - as explained above - the section of the insulation layer 260 at the top of the gate electrode 240 may be thicker than over the monocrystalline semiconductor zone 230 or over the heavily doped zones 233 , the insulation layer can 260 in a simple way, for. Example, by means of an etching process, partially removed so that they are above the monocrystalline semiconductor zone 230 and above the source zone forming semiconductor zones 233 . 234 completely eroded while above the gate electrode 240 an insulating section of the insulating layer 260 remains.

Anhand von 5 wird nachfolgend eine Abwandlung des Herstellungsverfahrens gemäß 4 erläutert, bei dem neben einer Gate-Elektrode 240 auch eine Feldelektrode hergestellt wird. Bezug nehmend auf 5a wird in die Hilfsschicht 210 hierzu eine elektrisch leitende Schicht 244 eingebettet, die abschnittsweise die spätere Feldelektrode bildet. Hierzu wird zunächst ein erster Abschnitt 210A der Hilfsschicht 210 auf das Halbleitersubstrat 200 aufgebracht, wobei die Hilfsschicht 210 beispielsweise ein thermisches Oxid oder ein abgeschiedenes Oxid ist. Auf diesen ersten Abschnitt 210A wird anschließend die Elektrodenschicht 244 aufgebracht, auf die wiederum ein weiterer, im Vergleich zum ersten Abschnitt 210A wesentlich dickerer Abschnitt 210B der Hilfsschicht 210 aufgebracht wird.Based on 5 is a modification of the manufacturing method according to 4 explained in which, in addition to a gate electrode 240 also a field electrode is produced. Referring to 5a gets into the auxiliary layer 210 For this purpose, an electrically conductive layer 244 embedded, which forms sections of the later field electrode. For this purpose, first a first section 210A the auxiliary layer 210 on the semiconductor substrate 200. applied, wherein the auxiliary layer 210 for example, a thermal oxide or a deposited oxide. On this first section 210A then becomes the electrode layer 244 applied, in turn, another, compared to the first section 210A much thicker section 210B the auxiliary layer 210 is applied.

Die Hilfsschicht 210 und die Elektrodenschicht 244 werden anschließend gemeinsam strukturiert, um Gräben 213 zu erzeugen, die bis an das Halbleitersubstrat 200 reichen. Die Anordnung ist in 5b nach Durchführung dieser Verfahrensschritte dargestellt. Mit dem Bezugszeichen 211A ist in 5b ein unterer Abschnitt des verbliebenen Abschnittes 210A der Hilfsschicht und mit dem Bezugszeichen 211B ist ein oberer Abschnitt des verbliebenen Abschnitts 210B der Hilfsschicht bezeichnet. Das Bezugszeichen 245 bezeichnet den zwischen den Abschnitten 210A und 210B der Hilfsschicht 210 verbliebenen Abschnitt der Elektrodenschicht 214.The auxiliary layer 210 and the electrode layer 244 are then structured together to trenches 213 to generate, which up to the semiconductor substrate 200. pass. The arrangement is in 5b shown after performing these steps. With the reference number 211A is in 5b a lower portion of the remaining section 210A the auxiliary layer and the reference numeral 211B is an upper portion of the remaining portion 210B the auxiliary layer. The reference number 245 denotes the between the sections 210A and 210B the auxiliary layer 210 remaining portion of the electrode layer 214 ,

Anschließend werden in bereits erläuterter Weise in den Gräben 213 einkristalline Halbleiterzonen 235 und 230 hergestellt, was im Ergebnis in 5c dargestellt ist. Die Halbleiterzone 235 kann beispielsweise die Bodyzone eines MOSFET bilden. Dabei ist die Grenzfläche zwischen der Halbleiterzone 235 und der Halbleiterzone 230 weiter vom Substrat beabstandet als die Grenzfläche zwischen dem Abschnitt 245 der Elektrodenschicht 244 und dem Abschnitt 211B des Hilfsschichtabschnitts 210B.Subsequently, in already explained manner in the trenches 213 single crystal semiconductor zones 235 and 230 produced, which resulted in 5c is shown. The semiconductor zone 235 can for example form the body zone of a MOSFET. Here, the interface between the semiconductor zone 235 and the semiconductor zone 230 further apart from the substrate than the interface between the section 245 the electrode layer 244 and the section 211B the auxiliary layer portion 210B ,

An das Herstellen dieser einkristallinen Halbleiterzonen 230 schließt sich das Herstellen der hochdotierten Halbleiterschichten 233 im oberen Bereich der oberen Hilfsschichtabschnitte 211B an, die die einkristallinen Halbleiterzonen 230 zuvor nach oben hin überragt haben. Das Ergebnis der entsprechenden Verfahrensschritte ist in 5d gezeigt.To the production of these monocrystalline semiconductor zones 230 Closes the production of highly doped semiconductor layers 233 in the upper region of the upper auxiliary layer sections 211B on which the monocrystalline semiconductor zones 230 previously towered above. The result of the corresponding process steps is in 5d shown.

Anschließend werden die oberen Abschnitte 211B der Hilfsschicht, d. h. die oberhalb der Elektrodenabschnitte 245 angeordneten Abschnitte 211B der Hilfsschicht 210 entfernt, was beispielsweise mittels eines nasschemischen Ätzverfahrens erfolgt. Das Ätzen der Hilfsschicht erfolgt vorzugsweise selek tiv zu der Elektrodenschicht 245, wodurch nur der obere Abschnitt 211B der Hilfsschicht, nicht jedoch die Elektrodenschicht 245 entfernt wird.Subsequently, the upper sections 211B the auxiliary layer, ie the above the electrode sections 245 arranged sections 211B the auxiliary layer 210 removed, which is done for example by means of a wet chemical etching process. The etching of the auxiliary layer is preferably carried out selectively to the electrode layer 245 , whereby only the upper section 211B the auxiliary layer, but not the electrode layer 245 Will get removed.

Nach dem Entfernen der oberen Abschnitte 211B der Hilfsschicht, durch das Gräben 215 zwischen den einkristallinen Halbleiterzonen 230 entstehen, wird eine Isolationsschicht 260 auf den freiliegenden Halbleiterbereichen und den nach oben freiliegenden Bereichen der Elektroden 245 erzeugt. Diese Isolationsschicht 260 ist beispielsweise eine Oxidschicht, die mittels eines Oxidationsschrittes hergestellt wird. Dieser Oxidationsschritt wird vorzugsweise bezüglich Dauer und Temperatur so gesteuert, dass auch eine Oxidschicht zwischen den einkristallinen Halbleiterzonen 230 und den Elektroden 245 gebildet wird. Die Dicke der über den Elektroden 245 abgeschiedenen Bereich der Isolationsschicht 260 und die Dicke der einkristallinen Halbleiterzone 235 sind so aufeinander abgestimmt, dass die Oberseite der einkristallinen Halbleiterzone 235 weiter vom Substrat 200 beabstandet ist als die Oberseite des auf den Elektroden 245 angeordneten Abschnittes der Isolationsschicht 260. Das Ergebnis dieser Schritte ist in 5e gezeigt.After removing the upper sections 211B the auxiliary layer, through the trenches 215 between the monocrystalline semiconductor zones 230 entste hen, becomes an insulating layer 260 on the exposed semiconductor areas and the exposed areas of the electrodes 245 generated. This isolation layer 260 is, for example, an oxide layer which is produced by means of an oxidation step. This oxidation step is preferably controlled in terms of duration and temperature so that also an oxide layer between the monocrystalline semiconductor zones 230 and the electrodes 245 is formed. The thickness of the over the electrodes 245 deposited area of the insulation layer 260 and the thickness of the single crystal semiconductor zone 235 are coordinated so that the top of the single-crystal semiconductor zone 235 further from the substrate 200. is spaced as the top of the on the electrodes 245 arranged portion of the insulating layer 260 , The result of these steps is in 5e shown.

An diesen Oxidationsschritt schließt sich das Herstellen der Gate-Elektroden 240 in den Gräben 215 oberhalb der Feldelektroden 245 an, was im Ergebnis in 5f dargestellt ist. Die zur Herstellung dieser Gate-Elektroden 240 erforderlichen Verfahrensschritte entsprechen den bereits anhand von 4 erläuterten Verfahrensschritten.This oxidation step is followed by the production of the gate electrodes 240 in the trenches 215 above the field electrodes 245 at what in result 5f is shown. The for the production of these gate electrodes 240 required process steps correspond to those already based on 4 explained method steps.

Anschließend erfolgt ein bereits zuvor anhand von 4 erläuterter Diffusions- und Oxidationsschritt, durch welchen eine Isolationsschicht auf den nach oben hin freiliegenden Bereichen der Gate-Elektrode 240 erzeugt wird, und durch welchen Dotierstoffatome aus den hochdotierten Halbleiterzonen 233 in die einkristalline Halbleiterzone 230 eindiffundieren, um die Source-Zone 234 des Bauelements zu bilden. Das Ergebnis dieser Schritte ist in 5g gezeigt.Subsequently, an already previously by means of 4 explained diffusion and oxidation step, through which an insulating layer on the upwardly exposed portions of the gate electrode 240 is generated, and by which dopant atoms from the heavily doped semiconductor regions 233 in the monocrystalline semiconductor zone 230 diffuse to the source zone 234 of the component. The result of these steps is in 5g shown.

Anschließend wird die Isolationsschicht 260 oberhalb der die Source- und Body-Zonen bildenden Halbleiterzonen entfernt, bevor eine Elektrodenschicht 270 abgeschieden wird, die die Body-Zone und die Source-Zonen kurzschließt, was im Ergebnis in 5h dargestellt ist.Subsequently, the insulation layer 260 above the semiconductor zones forming the source and body zones, before an electrode layer 270 which shorts the body zone and the source zones, resulting in 5h is shown.

100100
HalbleitersubstratSemiconductor substrate
101101
Oberfläche des HalbleitersubstratsSurface of the Semiconductor substrate
102, 104102 104
unterschiedlich dotierte Zone des Halbleitersubstratsdifferently doped zone of the semiconductor substrate
106106
komplementär zu dem Halbleitersubstrat dotierte Halbleiterzonecomplementary to that Semiconductor substrate doped semiconductor zone
110110
Hilfsschicht, OxidschichtAuxiliary layer, oxide
112112
säulenförmiger Abschnitt der Hilfsschichtcolumnar section the auxiliary layer
114114
Graben der Hilfsschichtdig the auxiliary layer
115115
Seitenwand des GrabensSide wall of the trench
116116
Grabendig
130130
HalbleiterschichtSemiconductor layer
132132
einkristalline Halbleiterschichtmonocrystalline Semiconductor layer
133133
Source-ZoneSource zone
134134
Verbindungszoneconnecting zone
135135
Body-ZoneBody zone
140140
Gate-ElektrodeGate electrode
140140
Isolationsschicht, Spacer-SchichtInsulating layer, Spacer layer
142142
Spacerspacer
150150
Schutzschichtprotective layer
152152
Bereich der SchutzschichtArea the protective layer
154154
dünner Abschnitt der Schutzschichtthin section the protective layer
160160
Isolationsschichtinsulation layer
162162
Gate-Isolation, Gate-OxidGate insulation, Gate oxide
170170
Anschlusskontaktconnection contact
172172
Abstandsschicht, SpacerSpacer layer, spacer
180180
Elektrodenschichtelectrode layer
200200
HalbleitersubstratSemiconductor substrate
210210
Hilfsschichtauxiliary layer
211211
säulenförmiger Abschnitt der Hilfsschichtcolumnar section the auxiliary layer
211A, 211B211A, 211B
Abschnitte der Hilfsschichtsections the auxiliary layer
213213
Graben der Hilfsschichtdig the auxiliary layer
215215
Grabendig
230230
einkristalline Halbleiterzonemonocrystalline Semiconductor zone
233233
hochdotierte Halbleiterzone, nicht-einkristalline Halbleiterzonehighly doped Semiconductor zone, non-monocrystalline Semiconductor zone
234234
Source-ZoneSource zone
235235
DiffussionszoneDiffusion zone
240240
Gate-IsolationGate insulation
244244
Elektrodenschichtelectrode layer
245245
Feldelektrodefield electrode
260260
Isolationsschichtinsulation layer
270270
Elektrodenschichtelectrode layer
300300
Maskemask

Claims (33)

Verfahren zur Herstellung eines vertikalen Transistorbauelements, das folgende Verfahrensschritte aufweist: – Bereitstellen eines Halbleitersubstrats (100), – Aufbringen einer Hilfsschicht (110) auf das Halbleitersubstrat (100), – Strukturieren der Hilfsschicht (110) zur Herstellung wenigstens eines Grabens (114), der sich bis an das Halbleitersubstrat (100) erstreckt und der gegenüberliegende Seitenwände (115) aufweist, – Herstellen einer einkristallinen Halbleiterschicht (132) an wenigstens einer der Seitenwände (115) des Grabens (114), – Herstellen einer Elektrode (140) in dem wenigstens einen Graben (114), die gegenüber der einkristallinen Halbleiterschicht (132) an der wenigstens einen Seitenwand (115) des Grabens (114) und gegenüber dem Halbleitersubstrat (100) durch eine Isolationsschicht (162) isoliert ist, – Entfernen der Hilfsschicht (110), so dass ein weiterer Graben (116) entsteht, – Implantieren von Dotierstoffen des zu dem Halbleitersubstrat (100) komplementären Leitungstyps am Boden des weiteren Grabens (116) in das Halbleitersubstrat (100 zur Herstellung einer komplementär zu dem Halbleitersubstrat (100) dotierten Halbleiterzone (106), Herstellen einer Anschlusselektrode (170) in dem weiteren Graben (116), die die komplementär zu dem Halbleitersubstrat dotierte Halbleiterzone (106) kontaktiert.A method of fabricating a vertical transistor device comprising the steps of: - providing a semiconductor substrate ( 100 ), - application of an auxiliary layer ( 110 ) on the semiconductor substrate ( 100 ), - structuring the auxiliary layer ( 110 ) for producing at least one trench ( 114 ), which extends as far as the semiconductor substrate ( 100 ) and the opposite side walls ( 115 ), - producing a monocrystalline semiconductor layer ( 132 ) on at least one of the side walls ( 115 ) of the trench ( 114 ), - producing an electrode ( 140 ) in the at least one trench ( 114 ), which are opposite to the monocrystalline semiconductor layer ( 132 ) on the at least one side wall ( 115 ) of the trench ( 114 ) and with respect to the semiconductor substrate ( 100 ) through an insulating layer ( 162 ), - removing the auxiliary layer ( 110 ), leaving another trench ( 116 ), - implanting dopants of the semiconductor substrate to the ( 100 ) of complementary conductivity type at the bottom of the further trench ( 116 ) in the semiconductor substrate ( 100 for making a complementary to the semiconductor substrate ( 100 ) doped semiconductor zone ( 106 ), Making a connection electrode ( 170 ) in the further trench ( 116 ), which comprises the semiconductor zone doped complementary to the semiconductor substrate ( 106 ) contacted. Verfahren nach Anspruch 1, das folgende Verfahrensschritte zur Herstellung der einkristallinen Halbleiterschicht (132) an der wenigstens einen Seitenwand (115) des Grabens (114) umfasst: – Aufbringen einer amorphen Halbleiterschicht (130), – Rekristallisieren der amorphen Halbleiterschicht (130) durch Durchführung eines Temperaturprozesses.Method according to Claim 1, the following method steps for producing the monocrystalline semiconductor layer ( 132 ) on the at least one side wall ( 115 ) of the trench ( 114 ) comprises: - applying an amorphous semiconductor layer ( 130 ), - Recrystallization of the amorphous semiconductor layer ( 130 ) by performing a temperature process. Verfahren nach Anspruch 2, bei dem die amorphe Halbleiterschicht (130) in-situ mit Dotierstoffatomen dotiert wird.Method according to Claim 2, in which the amorphous semiconductor layer ( 130 ) is doped in-situ with dopant atoms. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Hilfsschicht (112) nach Herstellen der einkristallinen Halbleiterschicht (132) zurückgeätzt wird, so dass die Halbleiterschicht (132) die Hilfsschicht an einer dem Substrat (100) abgewandten Seite überragt.Method according to one of the preceding claims, in which the auxiliary layer ( 112 ) after producing the monocrystalline semiconductor layer ( 132 ) is etched back so that the semiconductor layer ( 132 ) the auxiliary layer on a substrate ( 100 ) facing away from the side. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Herstellen der Elektrode (140) folgende Verfahrensschritte umfasst: – Herstellen einer Isolationsschicht (162) wenigstens auf der dem Graben (114) zugewandten Seite der einkristallinen Halbleiterschicht (132) und auf in dem Graben freiliegenden Bereichen des Halbleitersubstrats (100), – Auffüllen des wenigstens einen Grabens (114) mit einem Elektrodenmaterial, um die Elektrode (140) herzustellen.Method according to one of the preceding claims, in which the production of the electrode ( 140 ) comprises the following method steps: - producing an insulating layer ( 162 ) at least on the ditch ( 114 ) facing side of the monocrystalline semiconductor layer ( 132 ) and on areas exposed in the trench of the semiconductor substrate ( 100 ), - filling the at least one trench ( 114 ) with an electrode material around the electrode ( 140 ). Verfahren nach Anspruch 5, bei dem wenigstens abschnittweise eine Schutzschicht (152) auf die Elektrode (140) auf der dem Substrat abgewandten Seite aufgebracht wird.Method according to Claim 5, in which at least in sections a protective layer ( 152 ) on the electrode ( 140 ) is applied on the side facing away from the substrate. Verfahren nach Anspruch 6, bei dem die Schutzschicht (152) oberhalb der Elektrode (140) zumindest abschnittweise entfernt wird, um diese selbstjustierend kontaktierbar zu machen.Method according to Claim 6, in which the protective layer ( 152 ) above the electrode ( 140 ) is removed at least in sections, to make them self-aligning contactable. Verfahren nach einem der vorangehenden Ansprüche, bei dem der wenigstens eine Graben (114) wenigstens einen Abschnitt aufweist, in dem ein verbreiterter Abschnitt (142) der Elektrode (140) gebildet ist, wobei die Elektrode (140) an diesem verbreiterten Abschnitt (142) kontaktiert ist.Method according to one of the preceding claims, in which the at least one trench ( 114 ) has at least one section in which a widened section ( 142 ) of the electrode ( 140 ) is formed, wherein the electrode ( 140 ) at this widened section ( 142 ) is contacted. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Halbleitersubstrat (100) mit Dotierstoffatomen eines ersten Leitungstyps dotiert und bei dem in der einkristallinen Halbleiterschicht (132) – an einer dem Substrat (100) abgewandten Seite eine erste Halbleiterzone (133) vom selben Leitungstyp wie das Substrat (100) hergestellt wird, – im Anschluss an diese erste Halbleiterzone (133) eine komplementär dotierte zweite Halbleiterzone (135) hergestellt wird.Method according to one of the preceding claims, in which the semiconductor substrate ( 100 ) doped with dopant atoms of a first conductivity type and in which in the monocrystalline semiconductor layer ( 132 ) - on a substrate ( 100 ) facing away from a first semiconductor zone ( 133 ) of the same conductivity type as the substrate ( 100 ) is produced after this first semiconductor zone ( 133 ) a complementarily doped second semiconductor region ( 135 ) will be produced. Verfahren nach Anspruch 9, bei dem die erste Halbleiterzone (133) durch Implantation von Dotierstoffatomen und anschließende Aktivierung der Dotierstoffatome hergestellt wird.Method according to Claim 9, in which the first semiconductor zone ( 133 ) is produced by implantation of dopant atoms and subsequent activation of the dopant atoms. Verfahren nach Anspruch 9 oder 10, bei dem die zweite Halbleiterzone (135) durch Implantation von Dotierstoffatomen und anschließende Aktivierung der Dotierstoffatome hergestellt wird.Method according to Claim 9 or 10, in which the second semiconductor zone ( 135 ) is produced by implantation of dopant atoms and subsequent activation of the dopant atoms. Verfahren nach Anspruch 9 oder 10, bei dem die zweite Halbleiterzone (135) durch einen eine Grunddotierung der Halbleiterschicht (132) aufweisenden Abschnitt gebildet ist.Method according to Claim 9 or 10, in which the second semiconductor zone ( 135 ) by a basic doping of the semiconductor layer ( 132 ) having formed section. Verfahren nach einem der vorangehenden Ansprüche, bei dem in der einkristallinen Halbleiterschicht (132) zwischen dem Halbleitersubstrat (100) und der zweiten Halbleiterzone (135) eine dritte Halbleiterzone (134) vom selben Leitungstyp wie das Halbleitersubstrat (100) hergestellt wird.Method according to one of the preceding claims, in which in the monocrystalline semiconductor layer ( 132 ) between the semiconductor substrate ( 100 ) and the second semiconductor zone ( 135 ) a third semiconductor zone ( 134 ) of the same conductivity type as the semiconductor substrate ( 100 ) will be produced. Verfahren nach Anspruch 13, bei dem die dritte Halbleiterzone (134) mittels eines Temperaturschrittes hergestellt wird, dessen Temperatur und Dauer so gewählt sind, dass Dotierstoffatome aus dem Halbleitersubstrat (100) in die einkristalline Halbleiterschicht (132) diffundieren.Method according to Claim 13, in which the third semiconductor zone ( 134 ) is produced by means of a temperature step whose temperature and duration are selected such that dopant atoms from the semiconductor substrate ( 100 ) in the monocrystalline semiconductor layer ( 132 ) diffuse. Verfahren nach einem der Ansprüche 1 bis 8, bei dem die einkristalline Halbleiterschicht (132) mit Dotierstoffatomen desselben Leitungstyps wie das Halbleitersubstrat (100) dotiert ist.Method according to one of Claims 1 to 8, in which the monocrystalline semiconductor layer ( 132 ) with dopant atoms of the same conductivity type as the semiconductor substrate ( 100 ) is doped. Verfahren nach einem der vorangehenden Ansprüche, bei dem in einen Abschnitt (106) des Halbleitersubstrats (100), der sich ausgehend von der der Elektrode (140) zugewandten Oberfläche des Halbleitersubstrates (100) in dieses hinein erstreckt und der auf der der Elektrode (140) abgewandten Seite der einkristallinen Schicht (132) angeordnet ist, Dotierstoffe eingebracht werden, so dass zwischen dem Abschnitt (106) und den an den Abschnitt (106) angrenzenden Bereichen des Halbleitersubstrates (100) ein pn-Übergang ausgebildet wird.Method according to one of the preceding claims, in which a section ( 106 ) of the semiconductor substrate ( 100 ) extending from the electrode ( 140 ) facing surface of the semiconductor substrate ( 100 ) extends into this and the on the electrode ( 140 ) facing away from the monocrystalline layer ( 132 ), dopants are introduced so that between the section ( 106 ) and to the section ( 106 ) adjacent areas of the semiconductor substrate ( 100 ) a pn junction is formed. Verfahren nach einem der vorangehenden Ansprüche, bei dem vor Herstellen der Anschlusselektrode (170) in dem weiteren Graben (126) eine Abstandsschicht (172) auf die einkristalline Halbleiterschicht (132) aufgebracht wird.Method according to one of the preceding claims, wherein before the connection electrode ( 170 ) in the further trench ( 126 ) a spacer layer ( 172 ) on the monocrystalline semiconductor layer ( 132 ) is applied. Verfahren zur Herstellung eines vertikalen Transistorbauelements, das folgende Verfahrensschritte aufweist: – Bereitstellen eines Halbleitersubstrats (200), – Aufbringen einer Hilfsschicht (210) auf das Halbleitersubstrat (200), – Strukturieren der Hilfsschicht (210) zur Herstellung wenigstens eines Grabens (213), der sich bis an das Halbleitersubstrat (200) erstreckt, – Herstellen einer einkristallinen Halbleiterzone (230) in dem wenigstens einen Graben (213), – wenigstens abschnittsweises Entfernen der Hilfsschicht (210), so dass ein weiterer Graben (215) entsteht, – Herstellen einer gegenüber der einkristallinen Halbleiterzone (230) und dem Halbleitersubstrat durch eine Isolationsschicht (260) isolierten Elektrode (240) in dem weiteren Graben (215).A method of fabricating a vertical transistor device comprising the steps of: - providing a semiconductor substrate ( 200. ), - application of an auxiliary layer ( 210 ) on the semiconductor substrate ( 200. ), - structuring the auxiliary layer ( 210 ) for producing at least one trench ( 213 ), which extends as far as the semiconductor substrate ( 200. ), - producing a monocrystalline semiconductor zone ( 230 ) in the at least one trench ( 213 ), - at least partially removing the auxiliary layer ( 210 ), leaving another trench ( 215 ), - producing one opposite the monocrystalline semiconductor zone ( 230 ) and the semiconductor substrate through an insulating layer ( 260 ) isolated electrode ( 240 ) in the further trench ( 215 ). Verfahren nach Anspruch 18, bei dem das Erstellen der Elektrode folgende Verfahrensschritte umfasst: – Herstellen einer Isolationsschicht (260) an Seitenwänden der nach dem Entfernen der Hilfsschicht (210) säulenförmigen einkristallinen Halbleiterzone (230) und auf dem Halbleitersubstrat, – Abscheiden und Rückätzen eines Elektrodenmaterials.The method of claim 18, wherein the creation of the electrode comprises the following method steps: - producing an insulating layer ( 260 ) on side walls of the after removal of the auxiliary layer ( 210 ) columnar monocrystalline semiconductor zone ( 230 ) and on the semiconductor substrate, - depositing and etching back an electrode material. Verfahren nach Anspruch 18 oder 19, bei dem – eine Elektrodenschicht (244) beabstandet zu dem Halbleitersubstrat (200) in die Hilfsschicht (210) eingebettet wird, – die Elektrodenschicht (244) zusammen mit der Hilfsschicht (210) strukturiert wird, – die Hilfsschicht (210) vor Herstellung der Elektrode (240) nur in Bereichen oberhalb der Elektrodenschicht (245) entfernt wird, – eine Isolationsschicht (260) auf der Elektrodenschicht (245) vor Herstellen der Elektrode hergestellt wird.A method according to claim 18 or 19, wherein - an electrode layer ( 244 ) spaced from the semiconductor substrate ( 200. ) in the auxiliary layer ( 210 ), - the electrode layer ( 244 ) together with the auxiliary layer ( 210 ), - the auxiliary layer ( 210 ) before production of the electrode ( 240 ) only in areas above the electrode layer ( 245 ), - an insulation layer ( 260 ) on the electrode layer ( 245 ) is prepared prior to making the electrode. Verfahren nach einem der Ansprüche 18 bis 20, bei dem die einkristalline Halbleiterzone (230) komplementär zu dem Halbleitersubstrat dotiert ist und bei dem an einem dem Halbleitersubstrat abgewandten Ende der einkristallinen Halbleiterzone (230) eine erste Halbleiterzone (234) vom gleichen Leitungstyp wie das Substrat (200) hergestellt wird.Process according to one of Claims 18 to 20, in which the monocrystalline semiconductor zone ( 230 ) is doped in a complementary manner to the semiconductor substrate and in which, at an end of the monocrystalline semiconductor zone facing away from the semiconductor substrate ( 230 ) a first semiconductor zone ( 234 ) of the same conductivity type as the substrate ( 200. ) will be produced. Verfahren nach Anspruch 21, bei dem das Herstellen der ersten Halbleiterzone folgende Verfahrensschritte aufweist: – Herstellen einer Dotierstoffzone (233) auf der einkristallinen Halbleiterzone (230), – Eindiffundieren von Dotierstoffatomen aus der Dotierstoffschicht in die einkristalline Halbleiterzone.The method of claim 21, wherein the production of the first semiconductor zone comprises the following method steps: - producing a dopant zone ( 233 ) on the monocrystalline semiconductor zone ( 230 ), - diffusing dopant atoms from the dopant layer into the monocrystalline semiconductor zone. Verfahren nach Anspruch 22, bei dem die Hilfsschicht (210) die einkristalline Halbleiterzone (230) überragt und bei dem die Dotierstoffzone (233) auf der einkristallinen Halbleiterzone (230) im Bereich einer Seitenwand der Hilfsschicht (210) hergestellt wird.A method according to claim 22, wherein the auxiliary layer ( 210 ) the monocrystalline semiconductor zone ( 230 ) and in which the dopant zone ( 233 ) on the monocrystalline semiconductor zone ( 230 ) in the region of a side wall of the auxiliary layer ( 210 ) will be produced. Verfahren nach einem der Ansprüche 18 bis 23, bei dem im Anschluss an das Halbleitersubstrat (200) eine zweite Halb leiterzone (235) vom selben Leitungstyps wie das Substrat (200) in der einkristallinen Halbleiterzone (230) hergestellt wird.Method according to one of Claims 18 to 23, in which, following the semiconductor substrate ( 200. ) a second semi-conductor zone ( 235 ) of the same conductivity type as the substrate ( 200. ) in the monocrystalline semiconductor zone ( 230 ) will be produced. Verfahren nach Anspruch 24, bei dem die zweite Halbleiterzone (235) mittels eines Temperaturschrittes hergestellt wird, dessen Temperatur und Dauer so gewählt sind, dass Dotierstoffatome aus dem Halbleitersubstrat (200) in die einkristalline Halbleiterzone (230) diffundieren.The method of claim 24, wherein the second semiconductor zone ( 235 ) is produced by means of a temperature step whose temperature and duration are selected such that dopant atoms from the semiconductor substrate ( 200. ) in the monocrystalline semiconductor zone ( 230 ) diffuse. Vertikales Transistorbauelement, das aufweist: – ein Halbleitersubstrat (100), – eine Gate-Elektrode (140), die oberhalb des Halbleitersubstrats (100) angeordnet und gegenüber dem Halbleitersubstrat (100) isoliert ist, – eine einkristalline Halbleiterschicht (132), die in einer lateralen Richtung benachbart zu der Gate-Elektrode (140) und isoliert gegenüber der Gate-Elektrode (140) angeordnet ist, die sich in einer vertikalen Richtung bis an das Halbleitersubstrat (100) erstreckt und die eine Source-Zone (133) und eine sich an die Source-Zone (133) anschließende Body-Zone (135) aufweist, – eine Anschlusselektrode (170), die benachbart zu der einkristallinen Halbleiterschicht (132) oberhalb des Halbleiter substrats (100) angeordnet ist und die das Halbleitersubstrat (100) im Bereich einer Halbleiterzone (106), die komplementär zu übrigen Abschnitten des Halbleitersubstrats dotiert ist, und die beabstandet zu der Body-Zone (135) angeordnet ist, kontaktiert.A vertical transistor device comprising: - a semiconductor substrate ( 100 ), - a gate electrode ( 140 ), which above the semiconductor substrate ( 100 ) and with respect to the semiconductor substrate ( 100 ), - a monocrystalline semiconductor layer ( 132 ) which are in a lateral direction adjacent to the gate electrode (FIG. 140 ) and isolated from the gate electrode ( 140 ) arranged in a vertical direction as far as the semiconductor substrate ( 100 ) and a source zone ( 133 ) and one to the source zone ( 133 ) subsequent body zone ( 135 ), - a connection electrode ( 170 ) adjacent to the monocrystalline semiconductor layer ( 132 ) above the semiconductor substrate ( 100 ) is arranged and which the semiconductor substrate ( 100 ) in the region of a semiconductor zone ( 106 ) doped complementary to other portions of the semiconductor substrate and spaced from the body zone (FIG. 135 ) is contacted. Transistorbauelement nach Anspruch 26, bei dem die Anschlusselektrode (170) durch eine Isolationsschicht (172) isoliert gegenüber der einkristallinen Halbleiterschicht an geordnet ist.Transistor component according to Claim 26, in which the connection electrode ( 170 ) through an insulating layer ( 172 ) is isolated from the monocrystalline semiconductor layer ordered. Transistorbauelement nach Anspruch 26 oder 27, bei dem die einkristalline Halbleiterschicht (132), eine komplementär zu dem Halbleitersubstrat (100) dotierte Body-Zone (135) und eine in vertikaler Richtung an die Body-Zone angrenzende Source-Zone (133) vom selben Leitungstyp wie das Halbleitersubstrat (100) aufweist und bei dem die Anschlusselektrode (170) die Source-Zone und die Body-Zone kurzschließt.Transistor component according to Claim 26 or 27, in which the monocrystalline semiconductor layer ( 132 ), one complementary to the semiconductor substrate ( 100 ) doped body zone ( 135 ) and a vertically adjacent to the body zone source zone ( 133 ) of the same conductivity type as the semiconductor substrate ( 100 ) and in which the connection electrode ( 170 ) shorts the source zone and the body zone. Transistorbauelement nach Anspruch 28, bei dem die einkristalline Halbleiterschicht (132) eine Halbleiterzone (134) vom gleichen Leitfähigkeitstyps wie das Halbleitersubstrat (100) zwischen dem Halbleitersubstrat (100) und der Body-Zone (135) aufweist.Transistor device according to Claim 28, in which the monocrystalline semiconductor layer ( 132 ) a semiconductor zone ( 134 ) of the same conductivity type like the semiconductor substrate ( 100 ) between the semiconductor substrate ( 100 ) and the body zone ( 135 ) having. Transistorbauelement nach einem der Ansprüche 24 bis 29, bei dem die einkristalline Halbleiterschicht (132) in vertikaler Richtung über die Gate-Elektrode (140) hinaus ragt.Transistor component according to one of Claims 24 to 29, in which the monocrystalline semiconductor layer ( 132 ) in the vertical direction via the gate electrode ( 140 protrudes). Transistorbauelement nach einem der Ansprüche 24 bis 30, bei dem die Gate-Elektrode (140) eine Abschnitt (143) aufweist, in dem die Gate-Elektrode (140) im Vergleich zu übrigen Abschnitten der Gate-Elektrode (140) breiter ist.Transistor component according to one of Claims 24 to 30, in which the gate electrode ( 140 ) a section ( 143 ), in which the gate electrode ( 140 ) compared to other sections of the gate electrode ( 140 ) is wider. Transistorbauelement nach einem der Ansprüche 26 bis 31, bei dem das Halbleitersubstrat (100) einen stärker dotierten Abschnitt (104) und einen benachbart zu der Gate-Elektrode (140) und der Anschlusselektrode (170) angeordneten schwächer dotierten Abschnitt (102) aufweist.Transistor component according to one of Claims 26 to 31, in which the semiconductor substrate ( 100 ) a more heavily doped section ( 104 ) and one adjacent to the gate electrode ( 140 ) and the connection electrode ( 170 ) arranged weakly doped section ( 102 ) having. Transistorbauelement nach einem der Ansprüche 29 bis 32, bei dem eine Dotierungskonzentration in der Body-Zone (135) ausgehend von einer die Gate-Elektrode (140) von der Body-Zone (135) isolierenden Isolationsschicht (162) in Richtung der Anschlusselektrode (170) zunimmt.Transistor device according to one of Claims 29 to 32, in which a doping concentration in the body zone ( 135 ) starting from a gate electrode ( 140 ) of the body zone ( 135 ) insulating insulation layer ( 162 ) in the direction of the connection electrode ( 170 ) increases.
DE102005046480A 2004-09-30 2005-09-28 Method of fabricating a vertical transistor device and vertical transistor device Expired - Fee Related DE102005046480B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005046480A DE102005046480B4 (en) 2004-09-30 2005-09-28 Method of fabricating a vertical transistor device and vertical transistor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004047627 2004-09-30
DE102004047627.6 2004-09-30
DE102005046480A DE102005046480B4 (en) 2004-09-30 2005-09-28 Method of fabricating a vertical transistor device and vertical transistor device

Publications (2)

Publication Number Publication Date
DE102005046480A1 DE102005046480A1 (en) 2006-04-06
DE102005046480B4 true DE102005046480B4 (en) 2009-12-10

Family

ID=36062410

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005046480A Expired - Fee Related DE102005046480B4 (en) 2004-09-30 2005-09-28 Method of fabricating a vertical transistor device and vertical transistor device

Country Status (1)

Country Link
DE (1) DE102005046480B4 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017210220A1 (en) * 2017-06-20 2018-12-20 Robert Bosch Gmbh Thin film transistor and method of fabricating a thin film transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process

Also Published As

Publication number Publication date
DE102005046480A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
DE19931324B4 (en) Silicon carbide MOS semiconductor device and method for its production
DE69309565T2 (en) Field effect transistor with trench with a low doped epitaxial region on its surface area
DE60130647T2 (en) METHOD FOR PRODUCING A SEMICONDUCTOR ASSEMBLY WITH A REINFORCED ISOLIER LAYER WITH CHANGING THICKNESS
DE102008039845B4 (en) IGBT with a semiconductor body
DE60035144T2 (en) High-density MOS-gate power device and its manufacturing method
DE102013214196B4 (en) Semiconductor component and method for its production
DE102009016681B4 (en) A method of manufacturing a silicon carbide semiconductor device
DE4001350C2 (en) Semiconductor device
DE102014107325A1 (en) Semiconductor device
EP1204992B1 (en) Method for producing a trench mos power transistor
DE102009028485B4 (en) Method for producing a semiconductor structure with vertical dielectric layers and semiconductor device
DE102009002813B4 (en) Method for producing a transistor device with a field plate
DE102009032274A1 (en) Silicon carbide semiconductor device and method for its production
DE102014117780A1 (en) Semiconductor device with a trench electrode
DE19702102A1 (en) Semiconductor device and method of manufacturing the semiconductor device
DE10234996B4 (en) Method for producing a transistor arrangement with trench transistor cells with field electrode
DE3242736A1 (en) METHOD FOR MANUFACTURING FIELD CONTROLLED ELEMENTS WITH GRILLS SUBMERGED IN VERTICAL CHANNELS, INCLUDING FIELD EFFECT TRANSISTORS AND FIELD CONTROLLED THYRISTORS
DE112016004718T5 (en) Semiconductor unit
DE112017000949T5 (en) METHOD FOR MANUFACTURING A CONNECTING SEMICONDUCTOR AND COMPOUND SEMICONDUCTOR DEVICE
DE19507146C2 (en) Semiconductor device and method for its production
DE102007005347A1 (en) Semiconductor device
DE102009027008A1 (en) Method for producing a material layer in a semiconductor body
DE19750221B4 (en) Method for producing a semiconductor component with MOS gate control
EP0000545A1 (en) Method for forming a semiconducter device with self-alignment
DE10112784A1 (en) Semiconductor device that includes a power MOSFET and a peripheral device, and method of manufacturing the same

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee